WO2024034271A1 - 光検出素子及び電子機器 - Google Patents

Abstract

［課題］解像度を落とすことなくイベント検出の低消費電力化を実現する。 ［解決手段］光検出素子は、画素アレイがと、保持回路と、制御回路と、信号処理回路と、を備える。前記画素アレイは、受光する光の強度差を検出するイベント検出素子が 2 次元のアレイ状に配置される。前記保持回路は、前記イベント検出素子が検出したイベントを保持する。前記制御回路は、前記画素アレイの少なくとも一部の領域に属する前記イベント検出素子及び当該イベント検出素子に対応する前記保持回路について、電源電圧及びクロック信号を制御する。前記信号処理回路は、前記イベント検出素子から出力された信号を処理する。

Description

光検出素子及び電子機器

　本開示は、光検出素子及び電子機器に関する。

　従来のイベント検出画素を備える装置においては、受光領域において、消費電力制御、クロック制御といった低消費制御は、撮像シーンに拘わらず、あらかじめ決められたウィンドウの設定等にしたがって動作している。このため、イベントが発生していない低消費制御をすべき領域に対しても、通常の駆動をし、電力を無駄に消費することがある。

　例えば、イベント検知ではない分野においては、フレーム単位でイベント検出を行った後に低消費制御のためのモードの変更処理が実現されるので、低消費電力化が最短でも次のフレームからという状態に陥る。さらに、低消費電力モード中には、画素加算モードとなり解像度が減少するため、低消費電力化と、解像度と、の間にトレードオフがある。また、設定された領域外の ADC (Analog to Digital Converter) をスタンバイ状態にする技術もあるが、この技術は、撮像シーンに拘わらず、設定にしたがって ADC をスタンバイ状態とするため、やはり、電力と解像度との間にトレードオフがある。

特開2018-022935号公報

　そこで、本開示では、イベント検出において、解像度を落とすことなく低消費電力化を実現する光検出素子を提供する。

　一実施形態によれば、光検出素子は、画素アレイと、保持回路と、制御回路と、信号処理回路と、を備える。前記画素アレイは、受光する光の強度差を検出するイベント検出素子が 2 次元のアレイ状に配置される。前記保持回路は、前記イベント検出素子が検出したイベントを保持する。前記制御回路は、前記画素アレイの少なくとも一部の領域に属する前記イベント検出素子及び当該イベント検出素子に対応する前記保持回路について、電源電圧及びクロック信号を制御する。前記信号処理回路は、前記イベント検出素子から出力された信号を処理する。

　前記画素アレイは、ライン方向及び前記ライン方向に交わるカラム方向にそれぞれ連続した 2 次元のアレイ状に配置された前記イベント検出素子を備えてもよく、前記保持回路は、前記画素アレイにおいてラインごとに前記イベントを保持し、前記制御回路は、前記画素アレイにおける前記ライン方向に連続する前記イベント検出画素を選択し、選択したラインに属する前記イベント検出素子を駆動させ、ラインごとに保持されている前記イベントに基づいて、ラインごとに前記イベント検出素子の前記電源電圧及び前記クロック信号を制御してもよい。

　前記制御回路は、ラインごとに、前記イベント検出素子に関連するバイアス電圧、並びに、当該イベント検出素子に関連する前記信号処理回路の前記電源電圧及び前記クロック信号を制御してもよい。

　前記制御回路は、 1 又は複数のラインごとに出力される前記イベントに基づいて、前記イベント検出素子の前記電源電圧を制御してもよい。

　前記制御回路は、前記 1 又は複数のラインに属する前記イベント検出素子を複数のグループに分割し、前記グループごとに、前記イベント検出素子を制御してもよい。

　前記制御回路は、 1 又は複数のカラムごとに出力される前記イベントに基づいて、前記イベント検出素子の前記電源電圧を制御してもよい。

　前記制御回路は、前記 1 又は複数のカラムに属する前記イベント検出素子を複数のグループに分割し、前記グループごとに、前記イベント検出素子を制御してもよい。

　前記制御回路は、前記イベント検出画素ごとに前記電源電圧を制御してもよい。

　前記制御回路は、過去のフレームにおける前記イベント情報に基づいて、前記電源電圧を制御してもよい。

　前記画素アレイは、さらに、階調情報を取得する階調情報取得素子を備えてもよい。

　前記画素アレイは、さらに、 ToF (Time of Flight) 情報を取得する素子を備えてもよい。

　前記制御回路は、前記イベントが発生していないラインに対してスタンバイ制御をしてもよい。

　前記制御回路は、前記イベント検出素子の前記イベントの発火率に基づいて、駆動モードを切り替えてもよい。

　前記制御回路は、読み出す対象のラインにおける前記イベントの発生状態に基づいて、カラム ADC (Analog to Digital Converter) の処理を切り替えてもよい。

　前記制御回路は、前記イベントが発生したラインに対して、前記イベントの読み出しをしてもよい。

　前記イベント検出素子は、アナログフロントエンドを共有してもよい。

　前記イベント検出素子は、差分回路及び比較回路を共有してもよい。

　前記イベント検出素子は、比較回路を共有してもよい。

　前記イベント検出素子は、前記電源電圧と接続する回路を共有してもよい。

　前記制御回路は、前記イベント検出素子が検出した前記イベントに関する信号に基づいて、周辺回路のクロック制御を実行してもよい。

　前記制御回路は、前記イベントに関する信号に基づいて、前記周辺回路のクロック周波数を切り替えてもよい。

　一実施形態によれば、電子機器は、上記のいずれかに記載の光検出素子と、信号処理回路と、外部処理回路と、を備える。前記信号処理回路は、前記光検出素子から出力された前記イベントに関する信号に基づいた信号処理を実行する。前記外部処理回路は、前記信号処理回路から出力された信号に基づいて、任意の処理を実行する。

　一実施形態によれば、上記の電子機器は、車載装置であってもよい。

一実施形態に係る光検出素子の概略を示すブロック図。 一実施形態に係る制御回路と画素の接続の一例を示す図。 一実施形態に係る画素の一例を示す図。 一実施形態に係るアクセス制御回路の一部の一例を示す図。 一実施形態に係る光検出素子における処理の一例を示すフローチャート。 一実施形態に係る光検出素子のタイミングチャートの一例を示す図。 一実施形態に係るラインにおける処理と、時間との関係の一例を示す図。 一実施形態に係る光検出素子の概略を示すブロック図。 一実施形態に係る光検出素子の処理の一例を示すフローチャート。 一実施形態に係る画素回路の一例を示す図。 一実施形態に係る画素回路の一例を示す回路図。 一実施形態に係るラインにおける処理と、時間との関係の一例を示す図。 一実施形態に係る画素回路の一例を示す回路図。 一実施形態に係る光検出素子のタイミングチャートの一例を示す図。 一実施形態に係る制御回路と画素の接続の一例を示す図。 一実施形態に係る画素回路の一例を示す図。 一実施形態に係る制御回路と画素の接続の一例を示す図。 一実施形態に係る画素回路の一例を示す図。 一実施形態に係る制御回路と画素の接続の一例を示す図。 一実施形態に係る制御回路と画素の接続の一例を示す図。 一実施形態に係る画素回路の一例を示す図。 一実施形態に係る制御回路の一例を示す図。 一実施形態に係る光検出素子の処理の一例を示すフローチャート。 一実施形態に係る画素アレイの周辺回路の一例を示す図。 一実施形態に係る光検出素子の処理の一例を示すフローチャート。 一実施形態に係る画素ブロックの一例を示す図。 一実施形態に係る画素における回路共有の一例を示す図。 一実施形態に係る画素における回路共有の一例を示す図。 一実施形態に係る画素ブロックの一例を示す図。 一実施形態に係る画素の一例を示す図。 一実施形態に係る画素ブロックの一例を示す図。 一実施形態に係る画素アレイの一例を示す図。 一実施形態に係る光検出素子の概略を示すブロック図。 一実施形態に係る光検出素子のモード遷移の一例を示す図。 一実施形態に係る光検出素子のモード遷移の一例を示す図。 一実施形態に係る光検出素子の概略を示すブロック図。 一実施形態に係るラインと時間の関係の一例を示す図。 一実施形態に係るラインと時間の関係の一例を示す図。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。

　以下、図面を参照して本開示における実施形態の説明をする。図面は、説明のために用いるものであり、実際の装置における各部の構成の形状、サイズ、又は、他の構成とのサイズの比等が図に示されている通りである必要はない。また、図面は、簡略化して書かれているため、図に書かれている以外にも実装上必要な構成は、適切に備えるものとする。

　(第 1 実施形態)
　図1は、第 1 実施形態に係る光検出素子 1 の限定されない一例を模式的に示すブロック図である。光検出素子 1 は、画素アレイ 10 と、タイミング制御回路 12 と、アクセス制御回路 14 と、第 1 読出回路 16 と、第 1 信号処理回路 18 と、タイムスタンプ生成回路 20 と、出力インタフェース (以下、出力 I/F 22 と記載) と、を備える。光検出素子 1 は、検知したイベントの情報 (イベントデータ) を高速かつ低消費電力で出力する装置である。この光検出素子 1 は、限定されない例として、車載向けの撮像装置等の電子機器に備えられてもよい。

　画素アレイ 10 は、複数の画素 100 が備えられる。画素 100 は、少なくとも複数のカラム (ライン方向) において配置される。望ましくは、少なくとも複数のライン (カラム方向) に置いても配置され、 2 次元のアレイ状に配置される。画素アレイ 10 は、画素 100 から出力された信号を読出回路 16 へと出力する経路と、画素 100 においてイベントが検知された場合に、イベントを検知したことをアクセス制御回路 14 からどの画素 100 の情報を読み出すかを示す信号が入力される経路と、画素 100 について消費電力を低減する信号 (電源電圧を下げる信号) が入力される経路と、を備える。以下、特に必要のない限り、画素 100 は、イベント検出画素を表す。

　それぞれの画素 100 は、少なくともイベント検知 (検出) が可能な撮像素子 (イベント検出素子) を備える。それぞれの画素 100 は、検知素子を駆動させ、この検知素子からの出力を適切に取得する画素回路を備える。例えば、画素回路は、所定しきい値と、イベント検出素子が取得したアナログ信号に関する値とを比較してイベントを検出し、出力する回路であってもよい。画素 100 は、一例として、前フレームとの差分が所定値を超えた場合に発火するとしてもよいし、別例として、コントラスト比が所定しきい値を超えた場合に発火するとしてもよい。ここで、発火は、画素 100 においてイベントを検出した状態を示す。

　タイミング制御回路 12 及びアクセス制御回路 14 は、画素 100 へのアクセス、画素 100 からの信号の読み出し、読み出した信号処理のタイミング及び画素 100 における消費電力低減を制御する、制御回路を構成する。以下において、タイミング制御回路 12 と、アクセス制御回路 14 とを併せて制御回路と称することがあり、これらの回路の一部又は全部の動作は、制御回路として動作するものであってもよい。この制御回路は、信号処理した信号の出力タイミングの制御をしてもよい。消費電力低減の制御は、例えば、電源電圧の制御又はクロック信号の制御のうち少なくとも一方を含んでいてもよい。

　画素アレイ 10 又は制御回路は、画素アレイ 10 のラインごとに、ラインに属する複数の画素 100 の少なくとも一部の画素 100 においてイベントが検出されたことを保持する保持回路を備えてもよい。この場合、消費電力低減の制御は、この保持回路についての電源電圧及びクロック電圧を制御する構成であってもよい。

　タイミング制御回路 12 は、例えば、入力されるクロック信号に基づいて、フレーム同期信号、水平方向同期信号をアクセス制御回路 14 に出力する。また、タイミング制御回路 12 は、アクセス制御回路 14 から受信した画素 100 の発火状況に応じた信号に基づいて、信号処理を実行するタイミングを生成し、このタイミングを信号処理回路 18 に出力してもよい。

　アクセス制御回路 14 は、タイミング制御回路 12 から取得した水平方向同期信号に基づいて、アクセスする画素 100 を選択する操作信号を出力し、当該画素 100 からのイベント情報を読出回路 16 へと出力させる制御をする。すなわち、本開示におけるイベント検出は、タイミング制御回路 12 から出力されるフレーム情報に基づいて、フレームごとに画素 100 を走査することで実現することができる。

　読出回路 16 は、それぞれの画素 100 から取得した情報を適切に変換し、信号処理回路 18 へと出力する。読出回路 16 は、例えば、 AFE (アナログフロントエンド: Analog Front End) として動作する回路を備えてもよい。なお、この AEF は、読出回路 16 ではなく、読出回路 16 の前段に備えられるイベント受光素子からの出力を制御する画素 100 の画素回路に備えられていてもよい。

　読出回路 16 は、それぞれの画素 100 から出力されたイベント情報を一時的に格納するラッチを、例えば、カラムごとに備えていてもよい。また、画素 100 から出力されるアナログ信号を適切に増幅及び AD (Analog to Digital) 変換して出力する ADC (Analog to Digital Converter) を備えてもよい。この ADC は、例えば、画素ごとに備えられる ADC であってもよいし、カラムごとに備えられる ADC であってもよい。読出回路 16 は、適切に変換したイベント情報を、シリアル又はパラレルの信号として出力する。

　信号処理回路 18 は、読出回路 16 から出力されるイベント情報を、タイミング制御回路 12 を介して取得するアクセス制御回路 14 が制御した画素 100 のアクセス情報に基づいて変換し、出力 I/F 22 を介してイベントデータとして外部、例えば、外部に備えられるプロセッサ等へと出力する。信号処理回路 18 は、例えば、取得したイベント情報の順序を入れ替えて、又はフォーマットを整えて出力する。また、上述したように、タイミング制御回路 12 がアクセス制御回路 14 の出力に基づいて生成した同期タイミングで、信号処理回路 18 は、信号処理を実行してもよい。

　タイムスタンプ生成回路 20 は、タイムスタンプ情報、例えば、単純には時刻情報を信号処理回路 18 へと出力する。信号処理回路 18 は、データに対して適切なタイムスタンプを付与して出力する。このようにタイムスタンプを適切に付与することで、出力されたデータの時刻に関する順序等を外部のプロセッサ等で適切に取得して信号処理を実行することができる。

　出力 I/F 22 は、光検出素子 1 において取得、変換されたイベントデータを外部へと出力するインタフェースである。出力 I/F 22 は、例えば、 MIPI (登録商標) 等のインタフェースを備えていてもよい。光検出素子 1 は、取得したイベント情報をこの出力 I/F 22 を介して外部へと出力する。

　このような構成を用いることで、取得するデータ量に併せて水平方向における静定期間及び水平方向の同期信号のタイミングを適切に制御することが可能となる。

　この構成においては、画素アレイ 10 のアクセス制御 (読出回路 16 における読み出し制御) 及び信号処理回路 18 における信号処理制御の同期信号に、同じ同期信号を用いることができる。このため、光検出素子 1 において、データの出力速度がデータバスに律速する場合において、高速化を実現することができる。

　なお、タイミング制御回路 12 は、必須の構成ではない。例えば、画素 100 へのアクセス及び読み出しのタイミングと、読出回路 16 から信号処理回路 18 へのデータ転送のタイミングと、のいずれか一方を可変としない場合には、同期信号を固定することができるので、タイミング制御回路 12 を備えることなく光検出素子 1 の動作を実現することができる。

　また、図示していないが、信号処理回路 18 は、フレームメモリを有していてもよい。フレームメモリは、フレームの情報を格納するメモリ領域であり、例えば、メモリ回路により構成される。信号処理回路 18 は、読出回路 16 から取得した 1 フレーム分のイベント情報をこのフレームメモリに格納しておいてもよい。そして、信号処理回路 18 は、フレームメモリに格納されたデータを用いてイベント情報を高速にデータ転送が実行できるフォーマットへと変換して出力することができる。

　フレームメモリを備えることで、画素アレイ 10 のアクセス制御と、信号処理回路 18 における処理の制御と、のタイミングを走査ラインごとに分離することができる。すなわち、画素アレイ 10 のアクセスを所定周期の同期信号にしたがって制御する一方で、この制御に拘わらず、信号処理回路 18 における処理を可変の同期信号を用いて、また、画素 100 における画素回路のクロック信号と、信号処理回路 18 における処理に用いるクロック信号とを別個の構成とすることも可能となる。このため、光検出素子 1 の出力が画素 100 へのアクセスに律速する場合、高速化を実現することができる。

　図2は、一実施形態に係る制御回路と画素の接続の一例を示す図である。

　上述した保持回路は、画素アレイ 10 におけるラインごとに検出されたイベントを保持してもよい。そして、制御回路は、画素アレイ 10 におけるラインを選択し、選択したラインに属する画素 100 を駆動する。この駆動は、一般的な水平駆動回路と同様の動作をする回路であってもよいので、詳細な説明は省略する。そして、制御回路は、ラインごとに保持されているイベントに基づいて、ラインごとに、イベント検出素子の電源電圧及びクロック信号の制御をしてもよい。

　このような動作を実現するべく、光検出素子 1 は、アクセス制御回路 14 から、画素アレイ 10 のそれぞれのラインに属する画素 100 に対して、イネーブル信号を送信する信号線を備える。また、光検出素子 1 は、画素アレイ 10 のラインに属する画素 100 から、イベント信号をアクセス制御回路 14 へと送信する信号線を備える。

　アクセス制御回路 14 は、例えば、第 0 ラインに属する画素 100 については、イネーブル信号 EN[0] と、イベント信号 EVENT[0] と、を別々の経路で送受信し、他のラインについてもそれぞれのイネーブル信号 EN と、イベント信号 EVENT と、を別々の経路で送受信する。例えば、 n ラインがある場合には、イネーブル信号 EN[n-1] と、イベント信号 EVENT[n-1] までがそれぞれのラインについて送受信される。

　これらの信号線を備えることで、アクセス制御回路 14 は、ラインごとに、画素 100 に関連する画素回路におけるバイアス電圧をイネーブル信号により制御することができる。また、イベント信号をラインごとに取得することで、アクセス制御回路 14 は、信号処理回路 18 に対してイベント信号に基づいたラインの処理を行うタイミングで電源電圧の制御及びクロック信号の制御をすることもできる。この制御は、タイミング制御回路 12 を介して実現されてもよい。

　例えば、アクセス制御回路 14 は、イベントが検出されていないラインにおいては、画素回路のバイアス電圧を下げたり、信号処理回路 18 において当該ラインの処理をするタイミングで電源電圧を下げたり、クロック周波数を下げ、又は停止したりすることができる。

　また、同一のカラムに属する画素 100 からは、同一の信号線により、読出回路 16 へとイベント信号が送信されてもよい。この形態についても、一般的な垂直駆動回路と同様の動作であるので、詳細な説明は省略する。

　図3は、画素 100 の一例を示す図である。画素 100 は、受光素子 102 と、その画素回路として、検出回路 104 と、記憶回路 106 とを備えていてもよい。

　受光素子 102 は、例えば、入射した光を光電変換する光電変換素子と、この光電変換素子の信号からイベント検出して出力する回路と、を備える。

　検出回路 104 は、例えば、バッファ、差分回路及び比較回路といった受光素子 102 から出力された信号を適切に処理して出力する回路である。

　記憶回路 106 は、例えば、ラッチ、レジスタ等を備えてもよく、イベントが検出されたことを保持する保持回路として動作してもよい。

　上記の 3 つの回路は、イベント検出を実現する一般的な回路と同等の回路でもよいので、詳細な説明は省略する。

　アクセス制御回路 14 からのイネーブル信号は、例えば、画素 100 における電源電圧と、画素回路と、の接続をスイッチングするスイッチ素子のオン／オフを切り替える信号として用いられる。このスイッチ素子がオンである場合には、上記の回路に電源電圧が印加され、イベント検出が実行される。スイッチ素子がオフである場合には、上記の回路は、電源電圧から切り離され、イベント検出をしない待機状態へと遷移する。

　図4は、図3の画素 100 に対するアクセス制御回路 14 の回路の一部の一例を示す図である。アクセス制御回路は、その一部として、低消費制御回路 140 を備えてもよい。低消費制御回路 140 は、画素 100 から取得するラインごとのイベント検出信号に基づいて、図3におけるスイッチングを実行するイネーブル信号を出力する回路である。この低消費制御回路 140 は、例えば、ライン単位で備えられる。

　低消費制御回路 140 は、例えば、イベント保持部 142 と、論理和回路と、論理積回路と、を備える。低消費制御回路 140 は、ラインに属する画素 100 の少なくとも 1 つにおいてイベントが検出された場合には、次のフレーム等の次の走査タイミングにおいて電源電圧とラインに属する画素 100 とを接続し、イベントが検出されない場合には、画素 100 の画素回路と電源電圧との切断を制御する信号を出力する。

　イベント保持部 142 は、例えば、ラッチ回路であってもよい。この他、適切な動作を実現するフリップフロップ等の回路で構成されていてもよい。イベント保持部 142 は、画素アレイ 10 における対応するラインに属する画素 100 からのイベント検出信号と、ラッチ信号 (ラッチイネーブル) が入力される。このイベント検出信号を保持する。イベント保持部 142 は、ラッチ信号が入力されると保持しているイベント信号を出力する。なお、図においては、保持している信号の否定の出力端子があるが、これは必須の構成ではなく、保持している信号の出力端子があれば足りる。

　イベント保持部 142 から出力された信号は、電源供給イネーブル信号とともに論理和回路に入力される。電源供給イネーブル信号は、例えば、タイミング制御回路 12 から出力されてもよい。この論理和回路は、ラインに関するイベントが検出されている、又は、電源供給がされる信号が入力状態であると、 High の信号を出力し、イベントが未検出であり、かつ、電源供給が必要でなと要求されると、 Low の信号を出力する。

　論理積回路は、論理和回路からの出力と、強制的な電源の遮断制御をする強制電源遮断信号と、が入力される。論理積回路は、強制電源遮断が Low 、すなわち、強制的に電源を遮断する信号が入力されると、電源供給イネーブル信号として電源供給を遮断する信号である Low を出力する。一方で、論理積回路は、要請電源遮断をしない信号である High が入力されると、論理和回路からの出力に応じた電源供給イネーブル信号を出力する。

　図5は、図1から図4の回路を用いる場合の処理を示すフローチャートである。以下、電源電圧の停止若しくは印加の抑制、又は、クロック信号の停止若しくはクロック周波数の低減処理等の低消費電力に関する制御を、低消費制御と記載する。

　制御回路は、全ラインにおける低消費制御を終了する (S100) 。低消費制御を終了することで、画素アレイ 10 に属する画素 100 においてイベント検出処理が可能な状態に遷移する。

　次に、制御回路は、全ラインでイベント検出を実行する (S102) 。画素 100 は、入射された光の輝度変化を検出し、検出した結果に基づいて、イベント検出信号を生成して出力する。

　次に、制御回路は、データ取得シーケンスを開始する (S104) 。 S102 において画素アレイ 10 に属する画素 100 でイベント情報を検出しているので、イベント情報が取得されたことを示す信号を画素 100 から送信することで、イベント保持部にラインごとのイベントの検出状態を保持する。

　次に、画素 100 は、ラインごとに備えられる信号線を介してイベントが検出されたラインを制御回路に通知する (S106) 。これは、図2及び図3に示す EVENT 信号を制御回路へと送信することで実現される。

　次に、制御回路は、図4に示す低消費制御回路 140 において、それぞれのラインについてのイベント信号検出の判定をする (S108) 。低消費制御回路 140 は、ラインごとに画素 100 から通知されたイベント信号に基づいて、対応するラインにおいてイベントが検出されたか否かを判定する。

　イベントが検出されない場合 (S108: NO) 、制御回路 (低消費制御回路 140) は、対応するラインの低消費制御を開始する (S110) 。制御回路は、例えば、ラインに属する画素 100 について、図3に示す電源電圧とのスイッチをオフすることにより、低消費制御を実行する。

　低消費制御が終了した後、又は、ラインにおいてイベントが検出された場合 (S108: YES) 、低消費制御回路 140 は、処理を完了し、次のフレームについての処理まで待機する。

　次に、制御回路は、画素アレイ 10 に属する画素 100 について、イベント検出素子の電荷をリセットする (S112) 。

　そして、画素 100 は、制御回路により制御されたカラムにおけるイベント検出信号を順次、読出回路 16 へと出力し、読出回路 16 は、ライン単位で画素 100 ごとのイベント信号を出力する (S114) 。

　制御回路は、画素 100 からの出力が完了した後のタイミングで、画素 100 への電源電圧の供給を切断し、次のフレームにおけるイベント検出のためのブランク期間に遷移する (S116) 。この後、光検出素子 1 は、次のフレームの処理において S100 からの処理を繰り返す。

　図6は、当該処理におけるタイミングチャートを示す図である。丸数字の “1” は、図5の S100 の処理のタイミング、 “2” は、 S104 の処理のタイミング、 “3” は、 S116 の処理のタイミングにそれぞれ対応する。

　最上段の動作は、検出が画素 100 におけるイベント検出タイミング、リセットが画素 100 の受光素子のリセットタイミング、読み出しが画素 100 からイベント検出信号のラインにおけるカラムごとの転送及び読出回路 16 におけるラインごとのイベント検出信号の読み出しタイミング、ブランクがフレーム間の待機タイミングをそれぞれ示す。

　イベント信号 (行単位) は、イベント保持部 142 に保持されるラインごとのイベント検出信号を示す。イベントが検出されていると、イベント信号は、 High となり、未検出であると、 Low となる。

　ラッチイネーブルは、イベント保持部 142 に入力されるラッチ信号を示す。ラッチイネーブルは、ラッチからデータを出力する制御をするタイミングで High となる。

　 Q は、イベント保持部 142 に保持され、出力されるイベント検出信号を示す。

　電力供給イネーブル (入力) は、低消費制御回路 140 に入力される信号であり、画素 100 に電力供給する制御をする信号を示す。電力供給イネーブル (入力) は、電力を供給する制御をするタイミングで High となり、電力を供給しない制御をするタイミングで Low となる。

　強制電源遮断は、例えば、ブランク期間等における画素 100 への電源電圧の通電処理のタイミングを制御する信号を示す。強制電源遮断は、電力を遮断しない制御をするタイミングで High となり、電力を遮断する制御をするタイミングで Low となる。

　電源供給イネーブル (出力) は、低消費制御回路 140 から出力される信号であり、イベント検出結果に基づいた画素 100 に電力供給する制御をする信号を示す。電力供給イネーブル (出力) は、電力供給する制御をするタイミングで High となり、電力供給しない制御をするタイミングで Low となる。

　フレームにおけるイベント検出処理の開始タイミングにおいては、電源供給イネーブル (入力) 及び強制電源遮断が High であり、図4の回路図から、電力供給イネーブル (出力) は、High である。

　ラインにおけるイベント信号が未検出である場合、ラインごとのイベント信号は、イベント未検出を示す Low である。

　この状態において、ラッチイネーブルが入力されると、イベント保持部 142 は、保持されている Low の信号を出力する。ここで、電源供給イネーブル (入力) が画素 100 における検出タイミングの終了に伴い Low になると、低消費制御回路 140 の論理和回路からの出力は、 Low へと遷移する。

　この遷移に伴い、論理積回路からの出力も Low へと遷移し、低消費制御回路 140 は、電源供給イネーブル (出力) として、低消費制御回路 140 が対応するラインの画素 100 に対して、低消費制御をする信号 Low を出力する。低消費制御は、例えば、上述したように、電源電圧と画素回路とを遮断することであってもよい。

　この動作により、制御回路は、ラインに属する画素 100 からイベント検出信号が出力されない場合に、当該ラインにおける低消費制御を実行する。

　ラインにおけるイベント信号が検出されている場合、ラインごとにイベント信号は、イベント検出を示す High である。

　上記と同様のタイミングでラッチ信号が遷移すると、イベント保持部 142 からはイベントとが発生していることを示す High の信号が出力される。論理和回路は、電源供給イネーブル (入力) に拘わらず High を出力し、この結果、低消費制御回路 140 は、電源供給する制御をする High の信号を出力する。

　図7は、上記の構成におけるラインにおける処理と、時間との関係の一例を示す図である。

　ブランク期間においては、全てのラインにおいて低消費制御がされ、制御回路は、例えば、画素 100 の画素回路と電源電圧とを遮断する制御をする。

　検出期間においては、制御回路は、画素 100 の画素回路と電源電圧とを接続する制御をし、受光素子における光の検出と、検出した光のフレーム間との差を取得することでイベント検出処理を実行する。

　制御回路は、検出期間におけるイベント検出の結果をラインごとに取得し、リセット期間及び読み出し期間における低消費制御を実行する。図において低消費制御と示されているラインは、検出期間においてイベントが検出されなかったラインについて適応される制御である。

　以上のように、本実施形態に係る光検出素子によれば、制御回路がラインに属する画素におけるイベント検出結果を取得し、イベントが未検出の場合にラインごと低消費制御とすることで、高速な低消費電力処理を実現することができる。この結果、イベント検出における解像度を下げることなく、光検出素子全体としての低消費電力の制御を実現することが可能となる。

　(第 2 実施形態)
　図8は、一実施形態に係る光検出素子 1 の概略を示すブロック図である。光検出素子 1 は、第 1 実施形態の構成に加え、バイアス生成回路 24 を備えてもよい。また、信号処理回路 18 から読出回路 16 へデータを伝送する信号線を備えてもよい。

　バイアス生成回路 24 は、画素 100 に供給するバイアス電流を生成する回路である。このバイアス生成回路 24 は、アクセス制御回路 14 からの通知により、画素 100 に出力するバイアス電流の大きさを制御することができる。

　図9は、一実施形態に係る光検出素子 1 の処理を示すフローチャートである。 S100 から S112 までの処理は、前述の第 1 実施形態と同様であるので、説明は省略する。

　 S112 において画素 100 をリセットした後に、読出回路 16 は、イベントの読み出しを開始する （S200） 。

　次に、制御回路は、対象となるラインにイベントが検出されているかどうかを判定する (S202) 。

　制御回路は、イベントが検出されていない場合 (S202: NO) 、前述の低消費制御回路 140 の動作に加えて、読出回路 16 及び信号処理回路 18 に出力されるクロック信号のクロック周波数を下げ、又は停止してもよい (S204) 。さらに、制御回路は、バイアス生成回路 24 が出力するバイアス電流を小さくする制御をする。

　制御回路は、イベントが検出されている場合 (S202: YES) 、画素 100 及び読出回路 16 、信号処理回路 18 といった周辺回路に対して、通常のクロック周波数、通常のバイアス電流を流す制御をする (S206) 。

　そして、制御回路は、読み出しアドレスをインクリメントする (S208) 。

　制御回路は、読み出しが完了していない場合 (S210: NO) 、 S208 で設定されたアドレスのイベント情報を読み出す (S200) 処理に戻る。

　制御回路は、読み出しが完了している場合 (S210: YES) 、前述の実施形態と同様に S116 の処理から、次のフレームの処理へと移行する。

　以上のように、本実施形態によれば、前述の実施形態よりもさらに低消費制御を実現することができる。

　(第 3 実施形態)
　前述の各実施形態においては、画素 100 内の画素回路については、一括して低消費制御の処理をしていたが、これに限定されるものではない。

　図10は、一実施形態に係る画素 100 の画素回路を示す図である。画素 100 は、画素回路として、アナログ部 110 と、ロジック部 112 を備えていてもよい。

　アナログ部 110 は、受光素子を含み、受光素子から出力する信号を処理するアナログ回路により形成される。アナログ部 110 は、例えば、受光素子、バッファ、差分回路及び比較回路を備えている。

　ロジック部 112 は、アナログ部 110 において受光素子の信号がイベント検出した／しないを示すバイナリ値を示すデジタル信号に変換される場合、このデジタル信号を処理するデジタル回路により形成される。ロジック部 112 は、例えば、出力回路を備えている。比較回路は、アナログ部 110 ではなくロジック部 112 に備えられるものであってもよい。

　図11は、図10の一例として、画素 100 の画素回路を示す回路図である。この図に示すように、画素回路のアナログ部 110 は、例えば、受光素子を備える受光部と、受光素子からの出力を一時的に保持するバッファと、バッファからの出力と 1 フレーム前の値との差分を出力する差分回路と、差分回路からの出力としきい値とを比較する比較回路と、を備える。

　そして、画素回路のロジック部 112 は、比較回路からの出力結果をラッチする拉致回路を含む出力回路を備える。点線で示されるように、比較回路は、ロジック部 112 の一部として構成されていてもよい。

　図10に戻り、制御回路は、これらアナログ部 110 及びロジック部 112 のそれぞれについて、低消費制御を実行することもできる。すなわち、制御回路は、画素回路におけるイベントを検出するアナログフロントエンドの電源制御と、出力回路を備えるロジック回路の電源制御と、をそれぞれ個別に実行することができる。

　図12は、一実施形態に係るラインにおける処理と、時間との関係の一例を示す図である。本実施形態のように、画素回路におけるアナログ回路とデジタル回路とに別々に電源供給の制御を実現することで、制御回路は、画素回路から出力が完了したラインから順次低消費制御を実行する場合においても、リセット期間におけるラインごとの低消費制御を実現することが可能となる。

　(第 4 実施形態)
　アクセス制御回路 14 は、前述したようにラインごとに発火状態 (イベント検出状態) をイベント保持部 142 に保持している。このため、制御回路側から、画素 100 の画素回路におけるバイアスを制御することができる。

　図13は、制御回路から画素回路のバイアスを制御する場合における画素回路の一例を示す図である。画素回路は、比較回路のしきい値を決定するバイアスとして、検出用バイアスと、リセット用バイアスと、低消費用バイアスと、が選択して印加される形態であってもよい。比較回路は、例えば、これらのバイアスのいずれかを選択するセレクタ (マルチプレクサ) を備えていてもよい。

　検出用バイアスは、イベント検出期間において印加されるバイアスである。リセット用バイアスは、リセット期間において印加されるバイアスである。低消費用バイアスは、低消費期間において印加されるバイアスである。このようにバイアスを選択することでそれぞれの期間において適切な比較結果を出力するとともに、低消費制御を実行することができる。

　このセレクタは、例えば、イベント未発生画素用低消費制御イネーブル信号、イベント検出用バイアスイネーブル信号、リセット用バイアスイネーブル信号及び低消費制御用イネーブル信号に基づいて、バイアスを選択可能に形成される。

　イベント未発生画素用低消費制御イネーブル信号は、イベントが発生しているラインにおいては Low 、発生していないラインにおいては High である信号である。その他のイネーブル信号は、それぞれの状態にバイアスを制御するために High 、 Low が決定される信号である。

　図14は、これらのイネーブル信号のタイミングチャートを示す図である。イベント未発生画素用低消費制御イネーブル信号が High のタイミングにおいては、リセット動作期間において、低消費用バイアスが選択され、イベント未発生画素用低消費制御イネーブル信号が Low のタイミングにおいては、リセット動作期間において、リセット用バイアスが選択される。

　このように、本実施形態によれば、リセット期間における低消費制御をイネーブル信号及びそれぞれの期間における適切なバイアス電流を用いることにより、実現することができる。

　(第 5 実施形態)
　前述の各実施形態においては、ライン方向に配置される画素 100 に対して低消費制御をすることについて説明したが、本開示における光検出素子 1 は、カラム方向に配置される画素 100 についても同様に低消費制御をすることができる。

　図15は、一実施形態に係る制御回路と画素との接続の一例を示す図である。アクセス制御回路 14 は、カラム方向に、同一カラムに属する画素 100 と接続する信号線を備えてもよい。第 1 実施形態と同様に、これらの信号線は、画素 100 における低消費制御をするイネーブル信号を送信する信号線と、画素 100 からイベント検出情報をアクセス制御回路 14 へと送信する信号線である。

　すなわち、アクセス制御回路 14 は、信号線を介してそれぞれのカラムごとに、画素 100 へと低消費制御をするためのイネーブル信号を、信号線を介して送信する。また、画素 100 は、アクセス制御回路 14 においてカラムにおける低消費制御をするイネーブル信号を送信するためのイベント検出信号を、信号線を介して送信する。

　図16は、一実施形態に係る画素回路の一例を示す図である。画素回路は、アクセス制御回路 14 から送信される電源供給イネーブルに基づいて電源電圧との接続が制御される。また、画素回路から出力されるイベント情報は、信号線を介してアクセス制御回路 14 へと送信され、このイベント情報に基づいて、アクセス制御回路 14 がカラムごとにイベント検出をしたかを判定する。

　以上のように、光検出素子 1 は、ライン方向ではなく、カラム方向に連続した画素からのイベント情報に基づいて、カラムごとに低消費制御をすることもできる。

　なお、これらは別々に実装される必要はなく、光検出素子 1 は、ライン方向、カラム方向の双方について、それぞれイベント情報を取得し、ラインごと及びカラムごとに低消費制御をしてもよい。

　図17は、ライン、カラムの双方向についてそれぞれに低消費制御をする制御回路と画素との接続を示す図である。アクセス制御回路 14 は、ライン制御回路 144 と、カラム制御回路 146 を備えてもよい。尤も、このような区別無く、アクセス制御回路 14 が制御をしてもよい。

　ライン制御回路 144 は、図2に示すアクセス制御回路 14 と同じ動作であってもよいし、カラム制御回路 146 は、図15に示すアクセス制御回路 14 と同じ動作であってもよい。

　図18は、図17の場合における画素回路を示す。この図に示すように、画素回路は、ライン制御回路 144 からラインごとのイベント情報に基づいて出力されるライン方向の電源供給イネーブル (Y 方向) と、カラム制御回路 146 からカラムごとのイベント情報に基づいて出力されるカラム方向の電力供給イネーブル (X 方向) と、から受信した信号の論理積により、電源電圧との接続が制御される。

　すなわち、ライン方向のイベント情報と、カラム方向のイベント情報の双方が検出されている場合に、その画素 100 を通常の検出可能な画素し、それ以外の画素については、低消費制御する画素とすることが可能となる。

　また、画素回路は、ライン制御回路 144 にイベント情報 (EVENT_Y) をラインに沿った信号線を介して出力し、カラム制御回路 146 にイベント情報 (EVENT_X) をカラムに沿った信号線を介して出力する。

　このように、同一ラインに属する画素同士を接続する信号線と、同一カラムの画素同士を接続する信号線と、を介して、制御回路と画素回路とは、イベント情報及びイネーブル信号を送受信することができる。

　ライン方向及びカラム方向に低消費制御をすることで、より細かい粒度で低消費制御をすることが可能となり、さらなる低消費電力化を図ることができる。

　(第 6 実施形態)
　前述の各実施形態においては、ラインごと、カラムごと、に低消費制御をする例について説明したが、同一ラインにおける複数カラムごとにグループを形成し、このグループごとに低消費制御をしてもよい。

　図19は、一実施形態に係る制御回路と画素の接続の一例を示す図である。アクセス制御回路 14 は、例えば、ラインごとに、当該ラインに属する画素 100 を複数の画素グループに分割し、この画素グループごとに、低消費制御を実行してもよい。画素 100 は、例えば、この図19に示すように、ライン方向に隣接する 2 つの画素 100 ごとに画素グループが形成されてもよい。

　グループの形成は、任意でよく、隣接しない画素 100 同士が同一のグループに属していてもよい。また、 2 つの画素 100 ごとではなく、さらに多くの画素 100 ごとにグループが形成されていてもよい。一般的に物体は、近接している画素中に収まることが多い。このため、複数の隣接している画素 100 ごとに画素グループが形成されることがより望ましい。

　このように、光検出素子 1 は、ラインごとだけではなく、同一のラインに属する複数のグループに分割して、個々のグループによって低消費制御を実行してもよい。

　なお、本実施形態においては、制御回路は、ラインごとに属するグループにおいて低消費制御をするとしたが、これに限定されることなく、カラムごとに属するグループごとに低消費制御をしてもよい。

　(第 7 実施形態)
　前述の各実施形態においては、制御回路は、 1 ラインごと、又は、 1 カラムごとに低消費制御をするとしたが、これに限定されるものではない。制御回路は、複数ラインごと、又は、複数カラムごとに低消費制御をすることもできる。

　図20は、一実施形態に係る制御回路と画素の接続の一例を示す図である。この図20に示すように、アクセス制御回路 14 と、 2 ラインに属する画素 100とが同じイベント検出信号を送信する信号線及び同じイネーブル信号を送信する信号線と接続される形態であってもよい。

　図20においては、 2 ラインごとに制御する形態となっているが、これに限定されず、 3 以上のラインごとに低消費制御が可能な形態であってもよい。

　(第 8 実施形態)
　前述した各実施形態においては、低消費制御をするために画素 100 から制御回路へとイベント検出情報を送信する信号線系統と、制御回路から画素 100 へとイネーブル信号を送信する信号線系と、が備えられ、ラインごと又はカラムごとにこれらの信号線を介して別々に制御をしていたが、これに限定されるものではない。

　図21は、一実施形態に係る画素回路の一例を示す図である。電源供給イネーブル信号は、制御回路から、例えば、ラインごと又はカラムごとにフレームにおける期間に対応して電源を供給するか否かを制御するイネーブル信号である。具体的には、電源供給イネーブル信号は、例えば、ブランク期間においては、低消費制御し、検出期間においては、通常の電圧等の制御するためのイネーブル信号である。

　画素 100 は、このイネーブル信号と、画素回路において前フレーム等のイベント情報を保持しているラッチ回路等からの出力の論理和により、電源電圧と画素回路との接続を制御してもよい。

　このように制御することで、より細かい粒度、例えば、画素ごとの過去のイベント検出状態によって、低消費制御を実行することができる。

　(第 9 実施形態)
　ラインごとの低消費制御をするに当たり、制御回路は、ラインごとのイベントの発生回数を計数するイベントカウンタを備え、計数値により低消費制御をすることもできる。

　図22は、一実施形態に係る制御回路の一例を示す図である。例えば、アクセス制御回路 14 は、イベントカウンタ 148 と、比較部 150 と、電源制御回路 152 と、を備えてもよい。

　イベントカウンタ 148 は、過去のフレームにおけるイベント数を計数するカウンタである。イベントカウンタ 148 は、所定のタイミングで初期化され、ラインにおけるイベントが検出されるとインクリメントされるカウンタである。

　比較部 150 は、イベントカウンタ 148 の計数値と、所定値とを比較して、比較結果を出力する回路である。

　電源制御回路 152 は、比較部 150 の出力に基づいて、電源の制御信号であるイネーブル信号を出力する回路である。

　図23は、図22の構成を有する場合の光検出素子 1 の処理の一例を示すフローチャートである。

　制御回路は、条件によりカウンタを初期化する (S300) 。条件は、例えば、光検出素子 1 が起動した直後、又は、所定フレーム数ごと、であってもよい。

　制御回路は、全ラインの低消費制御を終了し、ブランク期間から検出期間へと遷移する (S302) 。

　画素 100 は、検出期間において低消費制御ではない状態で検出を実行する (S304) 。

　制御回路は、画素 100 から出力されたイベント情報に基づいて、ライン単位でイベントを記憶、保持する (S306) 。

　制御回路は、ラインごとに、イベントが検出されたか否かを判定する (S308)。

　イベントが検出された場合 (S308: YES) 、制御回路は、イベントカウンタ 148 を用いて計数値をインクリメントする (S310) 。

　計数値がインクリメントされた後、又は、イベントが未検出の場合 (S308: NO) 、制御回路は、比較部 150 において計数値がしきい値より小さいかを比較する (S312) 。

　計数値がしきい値未満である場合 (S312: YES) 、制御回路は、対象ラインの低消費制御を開始する (S314) 。一方で、計数値がしきい値以上である場合 (S312: NO) 、制御回路は、通常の制御を継続する。

　この後の処理 (S316 から S320) は、前述の実施形態と同様である。

　このように、過去の複数のフレームにわたってイベントの発生回数を計数することにより、イベントが発生していた頻度によって、ラインごとに低消費制御をすることが可能となる。また、制御回路は、前述の実施形態において説明したカラムごと、グループごと、又は、画素ごとについても同様に計数値による制御をすることが可能である。

　なお、図23においては、条件によりカウンタを初期化したが、これに限定されるものではない。例えば、 S300 を省略し、制御回路は、イベントが検出されなかった場合 (S308: NO) に、計数値をデクリメントする形態であってもよい。この場合、複数フレームにおいてイベントが検出された後、最後のイベント検出フレームからのイベント検出頻度に基づいて、低消費制御へと遷移することができる。

　(第 10 実施形態)
　イベント検出画素を走査してイベント検知する形態について説明したが、本開示の光検出素子 1 は、この形態に限定されるものではない。光検出素子 1 は、アービタによる制御がされる場合であっても、同様の低消費制御をすることが可能である。

　図24は、一実施形態に係る画素アレイ 10 の周辺回路の一例を示す図である。画素アレイ 10 は、アービタ 26 と、信号処理回路 18 とに接続され、アービタ 26 と信号処理回路 18 は、カウンタ 28 に接続されていてもよい。アービタ 26 及びカウンタ 28 は、制御回路の一部として実装されていてもよい。

　アービタ 26 は、フレームによる制御ではなく、画素 100 から信号が出力されたタイミングで適切にイベント検出情報を非同期で伝播する調停回路である。画素 100 からイベント検出信号を受信すると、アービタ 26 は、当該画素に対して Ack 信号を送信するとともに、カウンタ 28 へとイベント検出信号を送信する。 Ack を受信した画素 100 は、受光素子をリセットしてもよい。

　カウンタ 28 は、イベントの発生回数を計数する回路である。イベント検出信号を受信したカウンタ 28 は、計数値をインクリメントすることで、現在調停中のイベントの回数を計数する。カウンタは、計数値が所定値未満の場合には、アービタ 26 及び信号処理回路 18 に低消費制御信号を出力してもよい。

　図25は、一実施形態に係る光検出素子 1 の処理の一例を示すフローチャートである。

　カウンタ 28 は、アービタ 26 からイベント検出信号を取得する (S400) 。

　イベントがあった場合 (S402: YES) 、カウンタ 28 は、計数値をインクリメントする (S404) 。

　計数値をインクリメントした後、又は、イベントが検出できなかった場合 (S402: NO) 、カウンタ 28 は、イベント信号の取得が完了しているか否かを判定する (S406) 。

　イベント信号の取得が完了していない場合 (S406: NO) 、 S400 の処理から処理を繰り返す。

　イベント信号の取得が完了している場合 (S406: YES) 、カウンタ 28 は、計数値がしきい値未満であるかを判定する (S408) 。

　計数値がしきい値未満である場合 (S408: YES) 、カウンタ 28 は、アービタ 26 及び信号処理回路 18 に対して低消費制御を実行する (S410) 。具体的には、制御回路は、例えば、アービタ 26 及び信号処理回路 18 のクロック周波数を落とすことで、低消費制御をしてもよい。もちろん、上述の実施形態と同様に、制御回路は、電源電圧の接続状態を制御してもよいし、バイアス電流を制御してもよい。

　計数値がしきい値以上である場合 (S408: NO) 、カウンタ 28 は、待機状態へと戦死し (S412) 、待機時間が設定値となるまで (S414: NO) 、待機状態を維持する (S412) 。

　待機時間が設定値以上となったタイミング (S414: YES) で、一端処理を完了させ、再度 S400 からの処理を繰り替えす。

　このように、アービタ 26 とカウンタ 28 を備えることで、光検出素子 1 は、調停中のイベント検出の画素 100 の数に応じた低消費制御を実行することができる。

　(第 11 実施形態)
　前述した実施形態においては、全ての画素 100 は、個別にアナログ部 110 と、ロジック部 112 を有する構成であったが、これに限定されるものではない。

　図26は、一実施形態に係る画素の一例を示す図である。画素 100A 、 100B は、画素ブロックを形成し、一部の回路を共有する。

　画素ブロックは、例えば、画素 100A のアナログ部 110A と、画素 100B のアナログ部 110B と、画素 100A 、 100B が共有するロジック部 112 と、を備える。アナログ部 110A 、 110B と、ロジック部 112 との接続は、任意の切り替え方法により、適切に切り替えられる。画素ブロックは、限定されない一例として、ロジック部 112 に接続されるアナログ部を切り替えるためのトランジスタを備えて構成されていてもよい。

　なお、画素 100A 、 100B は、ロジック部 112 を共有するのではなく、アナログ部 110 のアナログ回路の一部とロジック部 112 とを共有する形態であってもよい。例えば、画素 100A 、 100B は、アナログフロントエンドの一部をそれぞれに備え、それ以外の回路を共有してもよい。

　画素ブロックに入力される EN_A は、画素ブロックにおけるアナログ部に対するイネーブル信号であり、 EN_L は、ロジック部に対するイネーブル信号である。このように、複数の画素は、画素回路の一部を共有した構成を有していてもよい。

　図27は、画素における回路共有の一例を示す図である。例えば、画素 100A と 画素 100B は、アナログ部 110 のうち、受光部及びバッファをそれぞれに備え、差分回路以降の差分回路、比較回路及び出力回路を共有して画素ブロックを形成してもよい。

　図28は、画素における回路共有の別例を示す図である。例えば、画素 100A と 画素 100B は、アナログ部 110 のうち、受光部、バッファ及び差分回路をそれぞれに備え、比較回路以降の比較回路及び出力回路を共有して画素ブロックを形成してもよい。

　このように画素回路の一部を共有することにより、画素回路のレイアウト面積を縮小することもできる。

　(第 12 実施形態)
　前述の各実施形態における光検出素子 1 は、画素 100 として、イベント検出画素が備えられていたが、これに限定されるものではない。画素アレイ 10 には、イベント検出画素のほか、階調画素、 ToF 画素、像面位相差取得画素、偏光状態取得画素、 IR 情報取得画素等、別の種類の情報を取得する画素 100 が備えられていてもよい。

　図29は、一実施形態に係る画素の一例を示す図である。以下においては、階調情報を取得する階調画素を用いて説明するが、上記のように、この階調画素 (又は画素回路の一部) は、 ToF 画素、像面位相差画素、偏光状態画素、 IR 画素等の別の画素 (又は画素回路の一部) に置き換えることもできるし、さらに、同一の又は異なる複数種類の画素 (又は画素回路の一部) をイベント検出画素とともに備える形態であってもよい。

　画素ブロックは、画素 100 として、イベント画素回路 114 を備える画素 100 と、階調画素回路 116 を備える画素 100 と、を有してもよい。

　イベント画素回路 114 は、画素 100 においてイベントを検出する回路である。例えば、前述の各実施形態における画素 100 は、このイベント画素回路 114 を備える画素である。

　階調画素回路 116 は、画素 100 において階調情報を取得する回路である。階調画素回路 116 は、一般的なイメージセンサに用いられる階調を取得するための任意の回路を備えていてもよい。

　このような画素ブロックにおいて、光検出素子 1 は、前述の実施形態と同様に、イベント画素回路 114 についての低消費制御を実行することが可能である。この形態によれば、階調画像を取得するとともに、イベント情報を取得する場合においても、低消費制御をすることができる。

　図30は、画素 100 の一例を示す図である。この図に示すように、光検出素子 1 は、画素ブロックとしてイベント情報を取得する画素 100 と、階調情報を取得する画素 100 を備えるのではなく、 1 つの画素 100 が、イベント画素回路 114 と階調画素回路 116 と、を適切に切り替えることにより、イベント検出画素として、又は、階調画素として動作できるような形態であってもよい。この場合も、イベント画素回路 114 に対して低消費制御をすることが可能である。

　図31は、画素ブロックの別の例を示す図である。この図に示すように、画素ブロックは、 3 以上の画素を備えて構成されていてもよい。

　図32は、図31のような画素ブロックを備える場合の画素アレイ 10 における制御の様子を示す図である。制御回路は、イベントが発生した行を含む画素ブロックについて、イベント検出画素に対しては通常の制御をするとともに、階調画素に対しても通常の ADC の動作の制御をしてもよい。

　一方で、制御回路は、イベントが検出されない行を含む画素ブロックについて、イベント検出画素に対する低消費制御とともに、 ADC 、信号処理回路 18 の対応する画素の処理についてもスタンバイ状態 (低消費状態) に制御してもよい。これは、イベントが検出されない行においては、そもそも当該画素ブロックが撮像する階調情報等に変化がないことが多いため、階調情報等の取得についても低消費制御をしても大きな問題が発生しないために適用することができる。

　このように、イベントが発生していない行においては、スタンバイ状態とすることで、消費電力を抑制することができる。

　画素 100 に対して、 ADC が必要である場合には、制御回路は、 ADC に印加する電源電圧、バイアス電圧等を下げることで、低消費制御をすることができる。 ADC は、 1 画素ごとに備えられる画素 ADC でもよいし、所定エリアごとに備えられるエリア ADC であってもよい。また、ラインの制御ではなく、カラムごとに低消費制御をする場合には、制御回路は、カラム ADC に対して低消費制御をすることもできる。

　(第 13 実施形態)
　上記の実施形態においては、画素アレイ 10 は、イベント検出画素とともに階調画素等を備える形態について説明したが、このように他の種類の信号を取得可能な場合、イベントの状況に応じて光検出素子 1 の動作モードを設定することもできる。

　図33は、一実施形態に係る光検出素子の概略を示すブロック図である。光検出素子 1 は、図1の構成に加え、 ADC 30 、階調信号処理回路 32 、及びモード制御回路 34 をさらに備える。

　 ADC 30 は、階調画素等の AD 変換が必要となる画素 100 から出力されたアナログ信号をデジタル信号に変換して出力する回路である。

　階調信号処理回路 32 は、 ADC 30 から出力されたデジタル信号に対して、任意の信号処理及び／又は画像処理を施すことにより、望ましいデジタル画像信号を生成する回路である。

　モード制御回路 34 は、イベント検出の状態に応じて、光検出素子 1 の撮像モードを切り替える回路である。

　図34は、一実施形態に係る光検出素子のモード遷移の一例を示す図である。この形態では、イベント検出モードと、イベント検出及び階調情報取得をするハイブリッドモードとの切り替えの例を示す。

　光検出素子 1 は、例えば、起動していない状態、又は、撮影可能ではない待機状態を初期状態とする。この初期状態から、開始操作をすると、光検出素子 1 は、イベント検出モードへと遷移する (S500) 。

　光検出素子 1 は、イベント検出モードにおいて、終了操作がされると初期状態へと遷移する (S502) 。

　光検出素子 1 は、イベント検出するラインが所定しきい値以上となる場合に、イベント検出と併せて階調情報を取得するハイブリッドモードへと遷移する (S504) 。ハイブリッドモードにおいては、イベント検出をするとともに、任意のタイミングで階調画像の撮像をすることができる。

　光検出素子 1 は、ハイブリッドモードにおいて、終了操作がされると初期状態へと遷移する (S506) 。

　光検出素子 1 は、ハイブリッドモードにおいて、階調画像を撮像した場合、再度ハイブリッドモードへと遷移する (S508) 。この場合、所定数、例えば、 N 枚の画像を撮像した後に、イベント検出モードへと遷移してもよい (S510) 。

　図35は、光検出素子のモード遷移の別の例を示す図である。この図に示すように、光検出素子 1 は、イベント検出及び階調情報を取得するハイブリッドモードではなく、階調モードを備えていてもよい。この図35に示すように、光検出素子 1 は、上記の図34と同様に、イベント検出モードから、イベントの発火率に基づいて階調モードへと遷移してもよい。

　さらに別の例としては、光検出素子 1 は、イベント検出画素の発火率に基づいて、イベント検出モード、ハイブリッドモード及び階調モードの 3 つのモードを切り替える形態であってもよい。

　以上のように、光検出素子 1 は、イベント検出画素の発火率に基づいて駆動モードを切り替えることも可能である。この場合も、前述の実施形態と同様に、ラインごと、カラムごと、又は、グループごと等の判定基準又は低消費制御の適用範囲基準に基づいて、低消費制御を実行することが可能であり、階調を取得するといったイベント検出以外の用途においても、消費電力の低減をすることが可能となる。

　(第 14 実施形態)
　イベント検出画素と、階調画素等との混載をする場合には、上述したように ADC 等の制御をすることも可能である。本実施形態では、カラム ADC の制御について一例を挙げて説明する。

　図36は、一実施形態に係る光検出素子の概略を示すブロック図である。前述の実施形態の構成と比較すると、モード制御回路 34 がない構成である。

　アクセス制御回路 14 Hは、タイミング制御回路 12 へとイベント検出をしなかったラインの情報を通知する。タイミング制御回路 12 は、受信したラインの情報を ADC 30 及び階調信号処理回路 32 へと通知する。

　このラインの情報に基づいて、 ADC 30 は、例えば、カラム ADC の低消費制御をしてもよいし、階調信号処理回路 32 は、信号処理について適切なエリアにおける低消費制御をしてもよい。

　図37は、一実施形態に係るラインの状態と時間の関係の一例を示す図である。イベント検出画素は、基本的には図7の動作と同じであるが、イベント検出画素のイベント検出の状態に応じて、階調画素に関連する周辺画素の動作も制御される。

　制御回路は、イベント検出画素における低消費制御をしたラインについて、アクセス制御回路 14 からタイミング制御回路 12 にラインの情報を通知する。この通知に基づいて、タイミング制御回路 12 は、当該低消費制御をしたラインの制御をするタイミングで ADC 30 を低消費制御する。

　このタイミングにおいては、 ADC 30 によるデジタル信号への変換が不要である、例えば、前のフレームの情報を用いることができるので、 ADC 30 に印加される電源電圧等を制御することにより、階調画像に大きな影響を及ぼすことなく、電力の消費を低減することができる。

　なお、この低消費制御は、前述した実施形態と同様に、ラインごと、カラムごと、グループごと又は画素ごとに実行することもできる。

　図38は、ラインの状態と時間の関係の別の例を示す図である。図37の場合に加えて、さらに、シャッタの低消費制御を実行している。制御回路は、イベント検出をしていないラインについてシャッタの動作をスキップするとともに、シャッタ制御により情報が取得できていないラインの AD 変換をスキップして階調情報を読み出すことができる。

　この場合、図に示すように、次のフレームにおけるブランク期間を前倒しできるため、フレームレートを向上させることも可能となる。

　このように、制御回路は、イベントが発生したラインに対して、イベントの読み出し、及び、階調情報の読み出しをしてもよい。上述したように、撮像のフレームレートを向上するとともに、消費電力の低減をすることができる。

　本開示における光検出素子 1 は、種々の電子機器に搭載することができる。例えば、光検出素子 1 と、外部の信号処理回路と、外部のその他の外部処理回路と、を組み合わせて電子機器を構成することができる。

　外部の信号処理回路は、例えば、光検出素子から出力された前記イベントに関する信号に基づいた信号処理を実行する。外部処理回路は、外部の信号処理回路から出力された信号に基づいて、任意の処理を実行する。例えば、以下に示すような種々の装置における処理を実現する電子機器に光検出素子 1 を備えることができる。

　本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット、建設機械、農業機械（トラクター）などのいずれかの種類の移動体に搭載される装置として実現されてもよい。

　図39は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システム７０００の概略的な構成例を示すブロック図である。車両制御システム７０００は、通信ネットワーク７０１０を介して接続された複数の電子制御ユニットを備える。図39に示した例では、車両制御システム７０００は、駆動系制御ユニット７１００、ボディ系制御ユニット７２００、バッテリ制御ユニット７３００、車外情報検出ユニット７４００、車内情報検出ユニット７５００、及び統合制御ユニット７６００を備える。これらの複数の制御ユニットを接続する通信ネットワーク７０１０は、例えば、ＣＡＮ（Controller　Area　Network）、ＬＩＮ（Local　Interconnect　Network）、ＬＡＮ（Local　Area　Network）又はＦｌｅｘＲａｙ（登録商標）等の任意の規格に準拠した車載通信ネットワークであってよい。

　各制御ユニットは、各種プログラムにしたがって演算処理を行うマイクロコンピュータと、マイクロコンピュータにより実行されるプログラム又は各種演算に用いられるパラメータ等を記憶する記憶部と、各種制御対象の装置を駆動する駆動回路とを備える。各制御ユニットは、通信ネットワーク７０１０を介して他の制御ユニットとの間で通信を行うためのネットワークＩ／Ｆを備えるとともに、車内外の装置又はセンサ等との間で、有線通信又は無線通信により通信を行うための通信Ｉ／Ｆを備える。図39では、統合制御ユニット７６００の機能構成として、マイクロコンピュータ７６１０、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０、音声画像出力部７６７０、車載ネットワークＩ／Ｆ７６８０及び記憶部７６９０が図示されている。他の制御ユニットも同様に、マイクロコンピュータ、通信Ｉ／Ｆ及び記憶部等を備える。

　駆動系制御ユニット７１００は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット７１００は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。駆動系制御ユニット７１００は、ＡＢＳ（Antilock　Brake　System）又はＥＳＣ（Electronic　Stability　Control）等の制御装置としての機能を有してもよい。

　駆動系制御ユニット７１００には、車両状態検出部７１１０が接続される。車両状態検出部７１１０には、例えば、車体の軸回転運動の角速度を検出するジャイロセンサ、車両の加速度を検出する加速度センサ、あるいは、アクセルペダルの操作量、ブレーキペダルの操作量、ステアリングホイールの操舵角、エンジン回転数又は車輪の回転速度等を検出するためのセンサのうちの少なくとも一つが含まれる。駆動系制御ユニット７１００は、車両状態検出部７１１０から入力される信号を用いて演算処理を行い、内燃機関、駆動用モータ、電動パワーステアリング装置又はブレーキ装置等を制御する。

　ボディ系制御ユニット７２００は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット７２００は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット７２００には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット７２００は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。

　バッテリ制御ユニット７３００は、各種プログラムにしたがって駆動用モータの電力供給源である二次電池７３１０を制御する。例えば、バッテリ制御ユニット７３００には、二次電池７３１０を備えたバッテリ装置から、バッテリ温度、バッテリ出力電圧又はバッテリの残存容量等の情報が入力される。バッテリ制御ユニット７３００は、これらの信号を用いて演算処理を行い、二次電池７３１０の温度調節制御又はバッテリ装置に備えられた冷却装置等の制御を行う。

　車外情報検出ユニット７４００は、車両制御システム７０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット７４００には、撮像部７４１０及び車外情報検出部７４２０のうちの少なくとも一方が接続される。撮像部７４１０には、ＴｏＦ（Time　Of　Flight）カメラ、ステレオカメラ、単眼カメラ、赤外線カメラ及びその他のカメラのうちの少なくとも一つが含まれる。車外情報検出部７４２０には、例えば、現在の天候又は気象を検出するための環境センサ、あるいは、車両制御システム７０００を搭載した車両の周囲の他の車両、障害物又は歩行者等を検出するための周囲情報検出センサのうちの少なくとも一つが含まれる。

　環境センサは、例えば、雨天を検出する雨滴センサ、霧を検出する霧センサ、日照度合いを検出する日照センサ、及び降雪を検出する雪センサのうちの少なくとも一つであってよい。周囲情報検出センサは、超音波センサ、レーダ装置及びＬＩＤＡＲ（Light　Detection　and　Ranging、Laser　Imaging　Detection　and　Ranging）装置のうちの少なくとも一つであってよい。これらの撮像部７４１０及び車外情報検出部７４２０は、それぞれ独立したセンサないし装置として備えられてもよいし、複数のセンサないし装置が統合された装置として備えられてもよい。

　ここで、図40は、撮像部７４１０及び車外情報検出部７４２０の設置位置の例を示す。撮像部７９１０，７９１２，７９１４，７９１６，７９１８は、例えば、車両７９００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部のうちの少なくとも一つの位置に設けられる。フロントノーズに備えられる撮像部７９１０及び車室内のフロントガラスの上部に備えられる撮像部７９１８は、主として車両７９００の前方の画像を取得する。サイドミラーに備えられる撮像部７９１２，７９１４は、主として車両７９００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部７９１６は、主として車両７９００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部７９１８は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。

　なお、図40には、それぞれの撮像部７９１０，７９１２，７９１４，７９１６の撮影範囲の一例が示されている。撮像範囲ａは、フロントノーズに設けられた撮像部７９１０の撮像範囲を示し、撮像範囲ｂ，ｃは、それぞれサイドミラーに設けられた撮像部７９１２，７９１４の撮像範囲を示し、撮像範囲ｄは、リアバンパ又はバックドアに設けられた撮像部７９１６の撮像範囲を示す。例えば、撮像部７９１０，７９１２，７９１４，７９１６で撮像された画像データが重ね合わせられることにより、車両７９００を上方から見た俯瞰画像が得られる。

　車両７９００のフロント、リア、サイド、コーナ及び車室内のフロントガラスの上部に設けられる車外情報検出部７９２０，７９２２，７９２４，７９２６，７９２８，７９３０は、例えば超音波センサ又はレーダ装置であってよい。車両７９００のフロントノーズ、リアバンパ、バックドア及び車室内のフロントガラスの上部に設けられる車外情報検出部７９２０，７９２６，７９３０は、例えばＬＩＤＡＲ装置であってよい。これらの車外情報検出部７９２０～７９３０は、主として先行車両、歩行者又は障害物等の検出に用いられる。

　図39に戻って説明を続ける。車外情報検出ユニット７４００は、撮像部７４１０に車外の画像を撮像させるとともに、撮像された画像データを受信する。また、車外情報検出ユニット７４００は、接続されている車外情報検出部７４２０から検出情報を受信する。車外情報検出部７４２０が超音波センサ、レーダ装置又はＬＩＤＡＲ装置である場合には、車外情報検出ユニット７４００は、超音波又は電磁波等を発信させるとともに、受信された反射波の情報を受信する。車外情報検出ユニット７４００は、受信した情報に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。車外情報検出ユニット７４００は、受信した情報に基づいて、降雨、霧又は路面状況等を認識する環境認識処理を行ってもよい。車外情報検出ユニット７４００は、受信した情報に基づいて、車外の物体までの距離を算出してもよい。

　また、車外情報検出ユニット７４００は、受信した画像データに基づいて、人、車、障害物、標識又は路面上の文字等を認識する画像認識処理又は距離検出処理を行ってもよい。車外情報検出ユニット７４００は、受信した画像データに対して歪補正又は位置合わせ等の処理を行うとともに、異なる撮像部７４１０により撮像された画像データを合成して、俯瞰画像又はパノラマ画像を生成してもよい。車外情報検出ユニット７４００は、異なる撮像部７４１０により撮像された画像データを用いて、視点変換処理を行ってもよい。

　車内情報検出ユニット７５００は、車内の情報を検出する。車内情報検出ユニット７５００には、例えば、運転者の状態を検出する運転者状態検出部７５１０が接続される。運転者状態検出部７５１０は、運転者を撮像するカメラ、運転者の生体情報を検出する生体センサ又は車室内の音声を集音するマイク等を含んでもよい。生体センサは、例えば、座面又はステアリングホイール等に設けられ、座席に座った搭乗者又はステアリングホイールを握る運転者の生体情報を検出する。車内情報検出ユニット７５００は、運転者状態検出部７５１０から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。車内情報検出ユニット７５００は、集音された音声信号に対してノイズキャンセリング処理等の処理を行ってもよい。

　統合制御ユニット７６００は、各種プログラムにしたがって車両制御システム７０００内の動作全般を制御する。統合制御ユニット７６００には、入力部７８００が接続されている。入力部７８００は、例えば、タッチパネル、ボタン、マイクロフォン、スイッチ又はレバー等、搭乗者によって入力操作され得る装置によって実現される。統合制御ユニット７６００には、マイクロフォンにより入力される音声を音声認識することにより得たデータが入力されてもよい。入力部７８００は、例えば、赤外線又はその他の電波を利用したリモートコントロール装置であってもよいし、車両制御システム７０００の操作に対応した携帯電話又はＰＤＡ（Personal　Digital　Assistant）等の外部接続機器であってもよい。入力部７８００は、例えばカメラであってもよく、その場合搭乗者はジェスチャにより情報を入力することができる。あるいは、搭乗者が装着したウェアラブル装置の動きを検出することで得られたデータが入力されてもよい。さらに、入力部７８００は、例えば、上記の入力部７８００を用いて搭乗者等により入力された情報に基づいて入力信号を生成し、統合制御ユニット７６００に出力する入力制御回路などを含んでもよい。搭乗者等は、この入力部７８００を操作することにより、車両制御システム７０００に対して各種のデータを入力したり処理動作を指示したりする。

　記憶部７６９０は、マイクロコンピュータにより実行される各種プログラムを記憶するＲＯＭ（Read　Only　Memory）、及び各種パラメータ、演算結果又はセンサ値等を記憶するＲＡＭ（Random　Access　Memory）を含んでいてもよい。また、記憶部７６９０は、ＨＤＤ（Hard　Disc　Drive）等の磁気記憶デバイス、半導体記憶デバイス、光記憶デバイス又は光磁気記憶デバイス等によって実現してもよい。

　汎用通信Ｉ／Ｆ７６２０は、外部環境７７５０に存在する様々な機器との間の通信を仲介する汎用的な通信Ｉ／Ｆである。汎用通信Ｉ／Ｆ７６２０は、ＧＳＭ（登録商標）（Global　System　of　Mobile　communications）、ＷｉＭＡＸ（登録商標）、ＬＴＥ（登録商標）（Long　Term　Evolution）若しくはＬＴＥ－Ａ（LTE－Advanced）などのセルラー通信プロトコル、又は無線ＬＡＮ（Ｗｉ－Ｆｉ（登録商標）ともいう）、Ｂｌｕｅｔｏｏｔｈ（登録商標）などのその他の無線通信プロトコルを実装してよい。汎用通信Ｉ／Ｆ７６２０は、例えば、基地局又はアクセスポイントを介して、外部ネットワーク（例えば、インターネット、クラウドネットワーク又は事業者固有のネットワーク）上に存在する機器（例えば、アプリケーションサーバ又は制御サーバ）へ接続してもよい。また、汎用通信Ｉ／Ｆ７６２０は、例えばＰ２Ｐ（Peer　To　Peer）技術を用いて、車両の近傍に存在する端末（例えば、運転者、歩行者若しくは店舗の端末、又はＭＴＣ（Machine　Type　Communication）端末）と接続してもよい。

　専用通信Ｉ／Ｆ７６３０は、車両における使用を目的として策定された通信プロトコルをサポートする通信Ｉ／Ｆである。専用通信Ｉ／Ｆ７６３０は、例えば、下位レイヤのＩＥＥＥ８０２．１１ｐと上位レイヤのＩＥＥＥ１６０９との組合せであるＷＡＶＥ（Wireless　Access　in　Vehicle　Environment）、ＤＳＲＣ（Dedicated　Short　Range　Communications）、又はセルラー通信プロトコルといった標準プロトコルを実装してよい。専用通信Ｉ／Ｆ７６３０は、典型的には、車車間（Vehicle　to　Vehicle）通信、路車間（Vehicle　to　Infrastructure）通信、車両と家との間（Vehicle　to　Home）の通信及び歩車間（Vehicle　to　Pedestrian）通信のうちの１つ以上を含む概念であるＶ２Ｘ通信を遂行する。

　測位部７６４０は、例えば、ＧＮＳＳ（Global　Navigation　Satellite　System）衛星からのＧＮＳＳ信号（例えば、ＧＰＳ（Global　Positioning　System）衛星からのＧＰＳ信号）を受信して測位を実行し、車両の緯度、経度及び高度を含む位置情報を生成する。なお、測位部７６４０は、無線アクセスポイントとの信号の交換により現在位置を特定してもよく、又は測位機能を有する携帯電話、ＰＨＳ若しくはスマートフォンといった端末から位置情報を取得してもよい。

　ビーコン受信部７６５０は、例えば、道路上に設置された無線局等から発信される電波あるいは電磁波を受信し、現在位置、渋滞、通行止め又は所要時間等の情報を取得する。なお、ビーコン受信部７６５０の機能は、上述した専用通信Ｉ／Ｆ７６３０に含まれてもよい。

　車内機器Ｉ／Ｆ７６６０は、マイクロコンピュータ７６１０と車内に存在する様々な車内機器７７６０との間の接続を仲介する通信インタフェースである。車内機器Ｉ／Ｆ７６６０は、無線ＬＡＮ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＮＦＣ（Near　Field　Communication）又はＷＵＳＢ（Wireless　USB）といった無線通信プロトコルを用いて無線接続を確立してもよい。また、車内機器Ｉ／Ｆ７６６０は、図示しない接続端子（及び、必要であればケーブル）を介して、ＵＳＢ（Universal　Serial　Bus）、ＨＤＭＩ（登録商標）（High-Definition　Multimedia　Interface、又はＭＨＬ（Mobile　High-definition　Link）等の有線接続を確立してもよい。車内機器７７６０は、例えば、搭乗者が有するモバイル機器若しくはウェアラブル機器、又は車両に搬入され若しくは取り付けられる情報機器のうちの少なくとも１つを含んでいてもよい。また、車内機器７７６０は、任意の目的地までの経路探索を行うナビゲーション装置を含んでいてもよい。車内機器Ｉ／Ｆ７６６０は、これらの車内機器７７６０との間で、制御信号又はデータ信号を交換する。

　車載ネットワークＩ／Ｆ７６８０は、マイクロコンピュータ７６１０と通信ネットワーク７０１０との間の通信を仲介するインタフェースである。車載ネットワークＩ／Ｆ７６８０は、通信ネットワーク７０１０によりサポートされる所定のプロトコルに則して、信号等を送受信する。

　統合制御ユニット７６００のマイクロコンピュータ７６１０は、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０及び車載ネットワークＩ／Ｆ７６８０のうちの少なくとも一つを介して取得される情報に基づき、各種プログラムにしたがって、車両制御システム７０００を制御する。例えば、マイクロコンピュータ７６１０は、取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット７１００に対して制御指令を出力してもよい。例えば、マイクロコンピュータ７６１０は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced　Driver　Assistance　System）の機能実現を目的とした協調制御を行ってもよい。また、マイクロコンピュータ７６１０は、取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行ってもよい。

　マイクロコンピュータ７６１０は、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０及び車載ネットワークＩ／Ｆ７６８０のうちの少なくとも一つを介して取得される情報に基づき、車両と周辺の構造物や人物等の物体との間の３次元距離情報を生成し、車両の現在位置の周辺情報を含むローカル地図情報を作成してもよい。また、マイクロコンピュータ７６１０は、取得される情報に基づき、車両の衝突、歩行者等の近接又は通行止めの道路への進入等の危険を予測し、警告用信号を生成してもよい。警告用信号は、例えば、警告音を発生させたり、警告ランプを点灯させたりするための信号であってよい。

　音声画像出力部７６７０は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図39の例では、出力装置として、オーディオスピーカ７７１０、表示部７７２０及びインストルメントパネル７７３０が例示されている。表示部７７２０は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。表示部７７２０は、ＡＲ（Augmented　Reality）表示機能を有していてもよい。出力装置は、これらの装置以外の、ヘッドホン、搭乗者が装着する眼鏡型ディスプレイ等のウェアラブルデバイス、プロジェクタ又はランプ等の他の装置であってもよい。出力装置が表示装置の場合、表示装置は、マイクロコンピュータ７６１０が行った各種処理により得られた結果又は他の制御ユニットから受信された情報を、テキスト、イメージ、表、グラフ等、様々な形式で視覚的に表示する。また、出力装置が音声出力装置の場合、音声出力装置は、再生された音声データ又は音響データ等からなるオーディオ信号をアナログ信号に変換して聴覚的に出力する。

　なお、図39に示した例において、通信ネットワーク７０１０を介して接続された少なくとも二つの制御ユニットが一つの制御ユニットとして一体化されてもよい。あるいは、個々の制御ユニットが、複数の制御ユニットにより構成されてもよい。さらに、車両制御システム７０００が、図示されていない別の制御ユニットを備えてもよい。また、上記の説明において、いずれかの制御ユニットが担う機能の一部又は全部を、他の制御ユニットに持たせてもよい。つまり、通信ネットワーク７０１０を介して情報の送受信がされるようになっていれば、所定の演算処理が、いずれかの制御ユニットで行われるようになってもよい。同様に、いずれかの制御ユニットに接続されているセンサ又は装置が、他の制御ユニットに接続されるとともに、複数の制御ユニットが、通信ネットワーク７０１０を介して相互に検出情報を送受信してもよい。

　なお、図1から図38を用いて説明した本実施形態に係る光検出素子 1 の一部の機能を実現するためのコンピュータプログラムを、いずれかの制御ユニット等に実装することができる。また、このようなコンピュータプログラムが格納された、コンピュータで読み取り可能な記録媒体を提供することもできる。記録媒体は、例えば、磁気ディスク、光ディスク、光磁気ディスク、フラッシュメモリ等である。また、上記のコンピュータプログラムは、記録媒体を用いずに、例えばネットワークを介して配信されてもよい。

　前述した実施形態は、以下のような形態としてもよい。

　(1)
　受光する光の強度差を検出するイベント検出素子が 2 次元のアレイ状に配置される、画素アレイと、
　前記イベント検出素子が検出したイベントを保持する、保持回路と、
　前記画素アレイの少なくとも一部の領域に属する前記イベント検出素子及び当該イベント検出素子に対応する前記保持回路について、電源電圧及びクロック信号を制御する、制御回路と、
　前記イベント検出素子から出力された信号を処理する、信号処理回路と、
　を備える、光検出素子。

　(2)
　前記画素アレイは、ライン方向及び前記ライン方向に交わるカラム方向にそれぞれ連続した 2 次元のアレイ状に配置された前記イベント検出素子を備え、
　前記保持回路は、前記画素アレイにおいてラインごとに前記イベントを保持し、
　前記制御回路は、
　　前記画素アレイにおける前記ライン方向に連続する前記イベント検出画素を選択し、選択したラインに属する前記イベント検出素子を駆動させ、
　　ラインごとに保持されている前記イベントに基づいて、ラインごとに前記イベント検出素子の前記電源電圧及び前記クロック信号を制御する、
　(1)に記載の光検出素子。

　(3)
　前記制御回路は、ラインごとに、前記イベント検出素子に関連するバイアス電圧、並びに、当該イベント検出素子に関連する前記信号処理回路の前記電源電圧及び前記クロック信号を制御する、
　(2)に記載の光検出素子。

　(4)
　前記制御回路は、 1 又は複数のラインごとに出力される前記イベントに基づいて、前記イベント検出素子の前記電源電圧を制御する、
　(2)又は(3)に記載の光検出素子。

　(5)
　前記制御回路は、前記 1 又は複数のラインに属する前記イベント検出素子を複数のグループに分割し、前記グループごとに、前記イベント検出素子を制御する、
　(4)に記載の光検出素子。

　(6)
　前記制御回路は、 1 又は複数のカラムごとに出力される前記イベントに基づいて、前記イベント検出素子の前記電源電圧を制御する、
　(2)又は(3)に記載の光検出素子。

　(7)
　前記制御回路は、前記 1 又は複数のカラムに属する前記イベント検出素子を複数のグループに分割し、前記グループごとに、前記イベント検出素子を制御する、
　(6)に記載の光検出素子。

　(8)
　前記制御回路は、前記イベント検出画素ごとに前記電源電圧を制御する、
　(2)に記載の光検出素子。

　(9)
　前記制御回路は、過去のフレームにおける前記イベント情報に基づいて、前記電源電圧を制御する、
　(2)に記載の光検出素子。

　(10)
　前記画素アレイは、さらに、階調情報を取得する階調情報取得素子を備える、
　(1)から(9)のいずれかに記載の光検出素子。

　(11)
　前記画素アレイは、さらに、 ToF (Time of Flight) 情報を取得する素子を備える、
　(1)から(10)のいずれかに記載の光検出素子。

　(12)
　前記制御回路は、前記イベントが発生していないラインに対してスタンバイ制御をする、
　(2)から(11)のいずれかに記載の光検出素子。

　(13)
　前記制御回路は、前記イベント検出素子の前記イベントの発火率に基づいて、駆動モードを切り替える、
　(2)から(12)のいずれかに記載の光検出素子。

　(14)
　前記制御回路は、読み出す対象のラインにおける前記イベントの発生状態に基づいて、カラム ADC (Analog to Digital Converter) の処理を切り替える、
　(2)から(13)のいずれかに記載の光検出素子。

　(15)
　前記制御回路は、前記イベントが発生したラインに対して、前記イベントの読み出しをする、
　(2)から(14)のいずれかに記載の光検出素子。

　(16)
　前記イベント検出素子は、アナログフロントエンドを共有する、
　(1)から(15)のいずれかに記載の光検出素子。

　(17)
　前記イベント検出素子は、差分回路及び比較回路を共有する、
　(16)に記載の光検出素子。

　(18)
　前記イベント検出素子は、比較回路を共有する、
　(16)に記載の光検出素子

　(19)
　前記イベント検出素子は、前記電源電圧と接続する回路を共有する、
　(16)に記載の光検出素子。

　(20)
　前記制御回路は、前記イベント検出素子が検出した前記イベントに関する信号に基づいて、周辺回路のクロック制御を実行する、
　(1)から(19)のいずれかに記載の光検出素子。

　(21)
　前記制御回路は、前記イベントに関する信号に基づいて、前記周辺回路のクロック周波数を切り替える、
　(20)に記載の光検出素子。

　(22)
　(1)から(21)のいずれかに記載の光検出素子と、
　前記光検出素子から出力された前記イベントに関する信号に基づいた信号処理を実行する、信号処理回路と、
　前記信号処理回路から出力された信号に基づいて、任意の処理を実行する、外部処理回路と、
　を備える、電子機器。

　(23)
　車載装置である、
　(22)に記載の電子機器。

　本開示の態様は、前述した実施形態に限定されるものではなく、想到しうる種々の変形も含むものであり、本開示の効果も前述の内容に限定されるものではない。各実施形態における構成要素は、適切に組み合わされて適用されてもよい。すなわち、特許請求の範囲に規定された内容及びその均等物から導き出される本開示の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更及び部分的削除が可能である。

　1: 光検出素子、
　 10: 画素アレイ、
　  100: 画素、
　  102: 受光素子、
　  104: 検出回路、
　  106: 記憶回路、
　  110: アナログ部、
　  112: ロジック部、
　  114: イベント画素回路、
　  116: 階調画素回路、
　 12: タイミング制御回路、
　 14: アクセス制御回路、
　  140: 低消費制御回路、
　  142: イベント保持部、
　  144: ライン制御回路、
　  146: カラム制御回路、
　  148: イベントカウンタ、
　  150: 比較部、
　  152: 電源制御回路、
　 16: 読出回路、
　 18: 信号処理回路、
　 20: タイムスタンプ生成回路、
　 22: 出力I/F、
　 24: バイアス生成回路、
　 26: アービタ、
　 28: カウンタ、
　 30: ADC、
　 32: 階調信号処理回路、
　 34: モード制御回路

Claims (20)

1. 　受光する光の強度差を検出するイベント検出素子が 2 次元のアレイ状に配置される、画素アレイと、
   　前記イベント検出素子が検出したイベントを保持する、保持回路と、
   　前記画素アレイの少なくとも一部の領域に属する前記イベント検出素子及び当該イベント検出素子に対応する前記保持回路について、電源電圧及びクロック信号を制御する、制御回路と、
   　前記イベント検出素子から出力された信号を処理する、信号処理回路と、
   　を備える、光検出素子。
2. 　前記画素アレイは、ライン方向及び前記ライン方向に交わるカラム方向にそれぞれ連続した 2 次元のアレイ状に配置された前記イベント検出素子を備え、
   　前記保持回路は、前記画素アレイにおいてラインごとに前記イベントを保持し、
   　前記制御回路は、
   　　前記画素アレイにおける前記ライン方向に連続する前記イベント検出素子を選択し、選択したラインに属する前記イベント検出素子を駆動させ、
   　　ラインごとに保持されている前記イベントに基づいて、ラインごとに前記イベント検出素子の前記電源電圧及び前記クロック信号を制御する、
   　請求項1に記載の光検出素子。
3. 　前記制御回路は、ラインごとに、前記イベント検出素子に関連するバイアス電圧、並びに、当該イベント検出素子に関連する前記信号処理回路の前記電源電圧及び前記クロック信号を制御する、
   　請求項2に記載の光検出素子。
4. 　前記制御回路は、 1 又は複数のラインごとに出力される前記イベントに基づいて、前記イベント検出素子の前記電源電圧を制御する、
   　請求項2に記載の光検出素子。
5. 　前記制御回路は、前記 1 又は複数のラインに属する前記イベント検出素子を複数のグループに分割し、前記グループごとに、前記イベント検出素子を制御する、
   　請求項4に記載の光検出素子。
6. 　前記制御回路は、 1 又は複数のカラムごとに出力される前記イベントに基づいて、前記イベント検出素子の前記電源電圧を制御する、
   　請求項2に記載の光検出素子。
7. 　前記制御回路は、前記 1 又は複数のカラムに属する前記イベント検出素子を複数のグループに分割し、前記グループごとに、前記イベント検出素子を制御する、
   　請求項6に記載の光検出素子。
8. 　前記制御回路は、前記イベント検出素子ごとに前記電源電圧を制御する、
   　請求項2に記載の光検出素子。
9. 　前記制御回路は、過去のフレームにおける前記イベントの情報に基づいて、前記電源電圧を制御する、
   　請求項2に記載の光検出素子。
10. 　前記画素アレイは、さらに、階調情報を取得する階調情報取得素子を備える、
    　請求項1に記載の光検出素子。
11. 　前記画素アレイは、さらに、 ToF (Time of Flight) 情報を取得する素子を備える、
    　請求項1に記載の光検出素子。
12. 　前記制御回路は、前記イベントが発生していないラインに対してスタンバイ制御をする、
    　請求項2に記載の光検出素子。
13. 　前記制御回路は、前記イベント検出素子の前記イベントの発火率に基づいて、駆動モードを切り替える、
    　請求項2に記載の光検出素子。
14. 　前記制御回路は、読み出す対象のラインにおける前記イベントの発生状態に基づいて、カラム ADC (Analog to Digital Converter) の処理を切り替える、
    　請求項2に記載の光検出素子。
15. 　前記制御回路は、前記イベントが発生したラインに対して、前記イベントの読み出しをする、
    　請求項2に記載の光検出素子。
16. 　前記イベント検出素子は、アナログフロントエンドを共有する、
    　請求項1に記載の光検出素子。
17. 　複数の前記イベント検出素子が
    　　差分回路及び比較回路、
    　　比較回路、又は、
    　　前記電源電圧と接続する回路、
    　を共有する、
    　請求項16に記載の光検出素子。
18. 　前記制御回路は、前記イベント検出素子が検出した前記イベントに関する信号に基づいて、周辺回路のクロック制御を実行する、
    　請求項1に記載の光検出素子。
19. 　前記制御回路は、前記イベントに関する信号に基づいて、前記周辺回路のクロック周波数を切り替える、
    　請求項18に記載の光検出素子。
20. 　請求項1に記載の光検出素子と、
    　前記光検出素子から出力された前記イベントに関する信号に基づいた信号処理を実行する、信号処理回路と、
    　前記信号処理回路から出力された信号に基づいて、任意の処理を実行する、外部処理回路と、
    　を備える、電子機器。