WO2020080383A1 - 撮像装置及び電子機器 - Google Patents

撮像装置及び電子機器 Download PDF

Info

Publication number
WO2020080383A1
WO2020080383A1 PCT/JP2019/040590 JP2019040590W WO2020080383A1 WO 2020080383 A1 WO2020080383 A1 WO 2020080383A1 JP 2019040590 W JP2019040590 W JP 2019040590W WO 2020080383 A1 WO2020080383 A1 WO 2020080383A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixel
pixels
unit
signal
detection signal
Prior art date
Application number
PCT/JP2019/040590
Other languages
English (en)
French (fr)
Inventor
風太 望月
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to US17/284,627 priority Critical patent/US11683606B2/en
Publication of WO2020080383A1 publication Critical patent/WO2020080383A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters

Definitions

  • the pixel of interest and the pixel array of a plurality of pixels are skipped by one pixel in one direction with respect to the pixel of interest.
  • the configuration may be a combination of adjacent pixels, or may be a combination of a target pixel and a pixel adjacent to the target pixel by skipping one pixel in two directions in a matrix arrangement of a plurality of pixels.
  • an imaging system 10 to which the technology according to the present disclosure is applied includes an imaging lens 11, an imaging device 20, a recording unit 12, and a control unit 13.
  • the imaging system 10 is an example of an electronic device according to the present disclosure, and examples of the electronic device include a camera system mounted on an industrial robot and an in-vehicle camera system.
  • FIG. 4 is a circuit diagram showing an example of the circuit configuration of the pixel 30.
  • each of the plurality of pixels 30 includes the light receiving unit 31, the pixel signal generating unit 32, and the address event detecting unit 33.
  • the light receiving section 31 has a configuration including a light receiving element (photoelectric conversion element) 311, a transfer transistor 312, and an OFG (Over Flow Gate) transistor 313.
  • a light receiving element photoelectric conversion element
  • a transfer transistor 312 As the transfer transistor 312 and the OFG transistor 313, for example, N-type MOS (Metal Oxide Semiconductor) transistors are used.
  • the transfer transistor 312 and the OFG transistor 313 are connected in series with each other.
  • the control signal OFG is supplied from the drive unit 22 to the gate electrode of the OFG transistor 313.
  • the OFG transistor 313 supplies the electric signal generated by the light receiving element 311 to the address event detection unit 33 in response to the control signal OFG.
  • the electric signal supplied to the address event detector 33 is a photocurrent composed of electric charges.
  • FIG. 5 is a block diagram showing a first configuration example of the address event detection unit 33.
  • the address event detection unit 33 according to the present configuration example has a configuration including a current / voltage conversion unit 331, a buffer 332, a subtractor 333, a quantizer 334, and a transfer unit 335.
  • a laminated chip structure is a structure in which at least two chips, that is, a light receiving chip 201 that is a first chip and a detection chip 202 that is a second chip are laminated. Has become. Then, in the circuit configuration of the pixel 30 shown in FIG. 4, each of the light receiving elements 311 is arranged on the light receiving chip 201, and all the elements other than the light receiving element 311 and the elements of other circuit parts of the pixel 30 are detection chips. It is arranged on 202.
  • the light receiving chip 201 and the detection chip 202 are electrically connected to each other via a via (VIA), a Cu—Cu joint, a bump or the like.
  • the analog-digital converter 241 may be arranged in units of a plurality of pixel columns, and the analog-digital converter 241 may be used in a time division manner between the plurality of pixel columns.
  • the fourth embodiment is a modification of the second embodiment, and is an example in which, for example, when there is an RGB Bayer array color filter, an arithmetic circuit is shared between two adjacent pixels in two directions in a matrix array.
  • FIG. 18 shows a block diagram of a configuration of a main part of the pixel array section 21 according to the fourth embodiment.
  • the in-vehicle information detection unit 7500 may calculate the degree of tiredness or concentration of the driver based on the detection information input from the driver state detection unit 7510, and determines whether the driver is asleep. You may.
  • the in-vehicle information detection unit 7500 may perform processing such as noise canceling processing on the collected audio signal.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本開示の撮像装置は、入射光を光電変換して電気信号を生成する受光素子を含み、電気信号の変化量が所定の閾値を超えたことを検出して検出信号を出力する複数の画素、及び、注目画素を含む２画素以上の画素の組み合わせが共に検出信号を出力したとき、検出信号の読出しを行う制御部を備える。また、本開示の電子機器は、上記の構成の複数の画素及び検知部を備える撮像装置を有する。

Description

撮像装置及び電子機器
　本開示は、撮像装置及び電子機器に関する。
　イベントドリブン方式の撮像装置の一つとして、ＤＶＳ(Dynamic Vision Sensor)と呼ばれる非同期型の撮像装置が提案されている（例えば、特許文献１参照）。非同期型の撮像装置では、シーンの中で何らかのイベント（例えば、動き）が発生したときだけ、当該イベントによって生じる輝度レベルの変化した部分のデータの取得が行われる。従って、非同期型の撮像装置は、固定フレームレートで不必要に画像の全てのデータを取得する一般的な同期型の撮像装置よりも遥かに高速に画像データを取得することができる。
特表２０１７－５３５９９９号公報
　非同期型の撮像装置では、本来、シーンの中で何らかのイベント（以下、「真イベント」と記述する場合がある）が発生したとき、当該真イベントの発生に起因するデータの取得が行われる。しかし、非同期型の撮像装置では、イベントの発生の無いシーンでも、センサノイズ等のノイズイベントによって輝度感知部の電位が変化した場合には、無駄に、データの取得が行われることになる。
　そこで、本開示は、センサノイズ等のノイズイベントの影響を緩和し、真イベントの発生時にのみデータの取得を行うことができる撮像装置、及び、当該撮像装置を有する電子機器を提供することを目的とする。
　上記の目的を達成するための本開示の撮像装置は、
　入射光を光電変換して電気信号を生成する受光素子を含み、電気信号の変化量が所定の閾値を超えたことを検出して検出信号を出力する複数の画素、及び、
　注目画素を含む２画素以上の画素の組み合わせの各画素が共に検出信号を出力したときに、検出信号の読出しを行う制御部を備える。
　上記の目的を達成するための本開示の電子機器は、上記の構成の複数の画素及び制御部を備える撮像装置を有する。
図１は、本開示に係る技術が適用される撮像システムのシステム構成の一例を示すブロック図である。 図２は、本開示の第１構成例に係る撮像装置の構成の一例を示すブロック図である。 図３は、画素アレイ部の構成の一例を示すブロック図である。 図４は、画素の回路構成の一例を示す回路図である。 図５は、アドレスイベント検出部の第１構成例を示すブロック図である。 図６は、アドレスイベント検出部における電流電圧変換部の構成の一例を示す回路図である。 図７は、アドレスイベント検出部における減算器及び量子化器の構成の一例を示す回路図である。 図８は、アドレスイベント検出部の第２構成例を示すブロック図である。 図９は、本開示の第２構成例に係る撮像装置の構成の一例を示すブロック図である。 図１０は、撮像装置の積層型のチップ構造の概略を示す分解斜視図である。 図１１は、第１構成例に係る撮像装置のカラム処理部の構成の一例を示すブロック図である。 図１２は、本開示の実施形態に係る撮像装置の要部の構成の一例を示すブロック図である。 図１３は、隣接する２つの画素で共にイベントが発生し、アービタ部から供給されるリセット信号によってリセット動作が行われる場合の画素１及び画素２の出力信号の波形図である。 図１４Ａは、制御部の論理回路の回路例を示すブロック図であり、図１４Ｂは、制御部の遅延回路の回路例を示すブロック図である。 図１５は、実施例１に係る画素アレイ部の要部の構成を示すブロック図である。 図１６は、実施例２に係る画素アレイ部の要部の構成を示すブロック図である。 図１７は、実施例３に係る画素アレイ部の要部の構成を示すブロック図である。 図１８は、実施例４に係る画素アレイ部の要部の構成を示すブロック図である。 図１９は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。 図２０は、撮像部の設置位置の例を示す図である。
　以下、本開示に係る技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。本開示に係る技術は実施形態に限定されるものではない。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
１．本開示の撮像装置及び電子機器、全般に関する説明
２．本開示に係る技術が適用される撮像システム
　２－１．撮像システムの構成例
　２－２．第１構成例に係る撮像装置（アービタ方式）
　　２－２－１．画素アレイ部の構成例
　　２－２－２．画素の回路構成例
　　２－２－３．アドレスイベント検出部の第１例
　　２－２－４．電流電圧変換部の構成例
　　２－２－５．減算器及び量子化器の構成例
　　２－２－６．アドレスイベント検出部の第２構成例
　２－３．第２構成例に係る撮像装置（スキャン方式）
　２－４．チップ構造の構成例
　２－５．カラム処理部の構成例
　２－６．ノイズイベントについて
３．本開示の撮像装置
　３－１．実施例１（行列配列における１方向で隣接する２画素間で演算回路を共有する例）
　３－２．実施例２（行列配列における２方向のそれぞれで隣接する２画素間で演算回路を共有する例）
　３－３．実施例３（実施例１の変形例：ＲＧＢベイヤ配列のカラーフィルタがある場合の例）
　３－４．実施例４（実施例２の変形例：ＲＧＢベイヤ配列のカラーフィルタがある場合の例）
４．変形例
５．本開示に係る技術の適用例（移動体に適用する例）
６．本開示がとることができる構成
＜本開示の撮像装置及び電子機器、全般に関する説明＞
　本開示の撮像装置及び電子機器にあっては、制御部について、注目画素が検出信号を出力したとき、注目画素との組み合わせの画素が、一定期間内に検出信号を出力しない場合に、注目画素をリセットする構成とすることができる。
　上述した好ましい構成を含む本開示の撮像装置及び電子機器にあっては、画素の組み合わせについて、注目画素と、複数の画素の行列配列において注目画素に対して１方向で隣り合う画素との組み合わせから成る構成、又は、注目画素と、複数の画素の行列配列において注目画素に対して２方向で隣り合う画素との組み合わせから成る構成とすることができる。
　あるいは又、上述した好ましい構成を含む本開示の撮像装置及び電子機器にあっては、画素の組み合わせについて、注目画素と、複数の画素の行列配列において注目画素に対して１方向で１画素飛ばして隣り合う画素との組み合わせから成る構成、又は、注目画素と、複数の画素の行列配列において注目画素に対して２方向で１画素飛ばして隣り合う画素との組み合わせから成る構成とすることができる。
　また、上述した好ましい構成を含む本開示の撮像装置及び電子機器にあっては、制御部について、２画素以上の画素の組み合わせの各画素から出力される検出信号を論理演算する演算回路を有する構成とすることができる。そして、演算回路について、論理積回路から成る構成、否定論理積回路及びインバータ回路の組み合わせから成る構成、又は、２つのインバータ回路及び否定論理和回路の組み合わせから成る構成とすることができる。
　また、本開示の撮像装置にあっては、入射光を光電変換して電気信号を生成する受光素子を含み、電気信号の変化量が所定の閾値を超えたことを検出して検出信号を出力する複数の画素、並びに、複数の画素の行列配列の少なくとも１方向において隣接する第１の画素及び第２の画素に接続され、第１の画素及び第２の画素が共に検出信号を出力したとき、検出信号の読出しを行う制御部を備える構成とすることができる。また、複数の画素にカラーフィルタが配置されているとき、第１の画素及び第２の画素について、同色の画素である構成とすることができる。
＜本開示に係る技術が適用される撮像システム＞
［撮像システムの構成例］
　図１は、本開示に係る技術が適用される撮像システムのシステム構成の一例を示すブロック図である。
　図１に示すように、本開示に係る技術が適用される撮像システム１０は、撮像レンズ１１、撮像装置２０、記録部１２、及び、制御部１３を備える構成となっている。この撮像システム１０は、本開示の電子機器の一例であり、当該電子機器としては、産業用ロボットに搭載されるカメラシステムや、車載カメラシステムなどを例示することができる。
　上記の構成の撮像システム１０において、撮像レンズ１１は、被写体からの入射光を取り込んで撮像装置２０の撮像面上に結像する。撮像装置２０は、撮像レンズ１１によって取り込まれた入射光を画素単位で光電変換して撮像データを取得する。この撮像装置２０として、後述する本開示の撮像装置が用いられる。
　撮像装置２０は、撮像した画像データに対して、画像認識処理等の所定の信号処理を実行し、その処理結果と、後述するアドレスイベントの検出信号（以下、単に「検出信号」と記述する場合がある）とを示すデータを記録部１２に出力する。アドレスイベントの検出信号の生成方法については後述する。記録部１２は、信号線１４を介して撮像装置２０から供給されるデータを記憶する。制御部１３は、例えば、マイクロコンピュータによって構成され、撮像装置２０における撮像動作の制御を行う。
［第１構成例に係る撮像装置（アービタ方式）］
　図２は、本開示に係る技術が適用される撮像システム１０における撮像装置２０として用いられる、第１構成例に係る撮像装置の構成の一例を示すブロック図である。
　図２に示すように、本開示の撮像装置としての第１構成例に係る撮像装置２０は、ＤＶＳと呼ばれる非同期型の撮像装置であり、画素アレイ部２１、駆動部２２、アービタ部（調停部）２３、カラム処理部２４、及び、信号処理部２５を備える構成となっている。
　上記の構成の撮像装置２０において、画素アレイ部２１には、複数の画素３０が行列状（アレイ状）に２次元配列されている。この行列状の画素配列に対して、画素列毎に、後述する垂直信号線ＶＳＬが配線される。
　複数の画素３０のそれぞれは、光電流に応じた電圧のアナログ信号を画素信号として生成する。また、複数の画素３０のそれぞれは、光電流の変化量が所定の閾値を超えたか否かにより、アドレスイベントの有無を検出する。そして、アドレスイベントが生じた際に画素３０は、リクエストをアービタ部２３に出力する。
　駆動部２２は、複数の画素３０のそれぞれを駆動して、各画素３０で生成された画素信号をカラム処理部２４に出力させる。
　アービタ部２３は、複数の画素３０のそれぞれからのリクエストを調停し、調停結果に基づく応答を画素３０に送信する。アービタ部２３からの応答を受け取った画素３０は、検出結果を示す検出信号（アドレスイベントの検出信号）を駆動部２２及び信号処理部２５に供給する。画素３０からの検出信号の読出しについては、複数行読出しとすることも可能である。
　カラム処理部２４は、例えば、アナログ－デジタル変換器から成り、画素アレイ部２１の画素列毎に、その列の画素３０から出力されるアナログの画素信号をデジタル信号に変換する処理を行う。そして、カラム処理部２４は、アナログ－デジタル変換後のデジタル信号を信号処理部２５に供給する。
　信号処理部２５は、カラム処理部２４から供給されるデジタル信号に対して、ＣＤＳ（Correlated Double Sampling）処理や画像認識処理などの所定の信号処理を実行する。そして、信号処理部２５は、処理結果を示すデータと、アービタ部２３から供給される検出信号とを信号線１４を介して記録部１２（図１参照）に供給する。
［画素アレイ部の構成例］
　図３は、画素アレイ部２１の構成の一例を示すブロック図である。
　複数の画素３０が行列状に２次元配列されて成る画素アレイ部２１において、複数の画素３０のそれぞれは、受光部３１、画素信号生成部３２、及び、アドレスイベント検出部３３を有する構成となっている。
　上記の構成の画素３０において、受光部３１は、入射光を光電変換して光電流を生成する。そして、受光部３１は、駆動部２２（図２参照）の制御に従って、画素信号生成部３２及びアドレスイベント検出部３３のいずれかに、光電変換して生成した光電流を供給する。
　画素信号生成部３２は、受光部３１から供給される光電流に応じた電圧の信号を画素信号ＳＩＧとして生成し、この生成した画素信号ＳＩＧを垂直信号線ＶＳＬを介してカラム処理部２４（図２参照）に供給する。
　アドレスイベント検出部３３は、受光部３１のそれぞれからの光電流の変化量が所定の閾値を超えたか否かにより、アドレスイベントの有無を検出する。アドレスイベントは、例えば、光電流の変化量が上限の閾値を超えた旨を示すオンイベント、及び、その変化量が下限の閾値を下回った旨を示すオフイベントから成る。また、アドレスイベントの検出信号は、例えば、オンイベントの検出結果を示す１ビット、及び、オフイベントの検出結果を示す１ビットから成る。なお、アドレスイベント検出部３３については、オンイベントのみを検出する構成とすることもできる。
　アドレスイベントが発生した際に、アドレスイベント検出部３３は、アドレスイベントの検出信号の送信を要求するリクエストをアービタ部２３（図２参照）に供給する。そして、アドレスイベント検出部３３は、リクエストに対する応答をアービタ部２３から受け取ると、アドレスイベントの検出信号を駆動部２２及び信号処理部２５に供給する。
［画素の回路構成例］
　図４は、画素３０の回路構成の一例を示す回路図である。上述したように、複数の画素３０のそれぞれは、受光部３１、画素信号生成部３２、及び、アドレスイベント検出部３３を有する構成となっている。
　上記の構成の画素３０において、受光部３１は、受光素子（光電変換素子）３１１、転送トランジスタ３１２、及び、ＯＦＧ（Over Flow Gate）トランジスタ３１３を有する構成となっている。転送トランジスタ３１２及びＯＦＧトランジスタ３１３としては、例えば、Ｎ型のＭＯＳ（Metal Oxide Semiconductor）トランジスタが用いられる。転送トランジスタ３１２及びＯＦＧトランジスタ３１３は、互いに直列に接続されている。
　受光素子３１１は、転送トランジスタ３１２とＯＦＧトランジスタ３１３との共通接続ノードＮ1とグランドとの間に接続されており、入射光を光電変換して入射光の光量に応じた電荷量の電荷を生成する。
　転送トランジスタ３１２のゲート電極には、図２に示す駆動部２２から転送信号ＴＲＧが供給される。転送トランジスタ３１２は、転送信号ＴＲＧに応答して、受光素子３１１で光電変換された電荷を画素信号生成部３２に供給する。
　ＯＦＧトランジスタ３１３のゲート電極には、駆動部２２から制御信号ＯＦＧが供給される。ＯＦＧトランジスタ３１３は、制御信号ＯＦＧに応答して、受光素子３１１で生成された電気信号をアドレスイベント検出部３３に供給する。アドレスイベント検出部３３に供給される電気信号は、電荷からなる光電流である。
　画素信号生成部３２は、リセットトランジスタ３２１、増幅トランジスタ３２２、選択トランジスタ３２３、及び、浮遊拡散層３２４を有する構成となっている。リセットトランジスタ３２１、増幅トランジスタ３２２、及び、選択トランジスタ３２３としては、例えば、Ｎ型のＭＯＳトランジスタが用いられる。
　画素信号生成部３２には、受光部３１から転送トランジスタ３１２によって、受光素子３１１で光電変換された電荷が供給される。受光部３１から供給される電荷は、浮遊拡散層３２４に蓄積される。浮遊拡散層３２４は、蓄積した電荷の量に応じた電圧値の電圧信号を生成する。すなわち、浮遊拡散層３２４は、電荷を電圧に変換する。
　リセットトランジスタ３２１は、電源電圧ＶDDの電源ラインと浮遊拡散層３２４との間に接続されている。リセットトランジスタ３２１のゲート電極には、駆動部２２からリセット信号ＲＳＴが供給される。リセットトランジスタ３２１は、リセット信号ＲＳＴに応答して、浮遊拡散層３２４の電荷量を初期化（リセット）する。
　増幅トランジスタ３２２は、電源電圧ＶDDの電源ラインと垂直信号線ＶＳＬとの間に、選択トランジスタ３２３と直列に接続されている。増幅トランジスタ３２２は、浮遊拡散層３２４で電荷電圧変換された電圧信号を増幅する。
　選択トランジスタ３２３のゲート電極には、駆動部２２から選択信号ＳＥＬが供給される。選択トランジスタ３２３は、選択信号ＳＥＬに応答して、増幅トランジスタ３２２によって増幅された電圧信号を画素信号ＳＩＧとして垂直信号線ＶＳＬを介してカラム処理部２４（図２参照）へ出力する。
　上記の構成の画素３０が２次元配置されて成る画素アレイ部２１を有する撮像装置２０において、駆動部２２は、図１に示す制御部１３によりアドレスイベントの検出開始が指示されると、受光部３１のＯＦＧトランジスタ３１３に制御信号ＯＦＧを供給することによって当該ＯＦＧトランジスタ３１３を駆動してアドレスイベント検出部３３に光電流を供給させる。
　そして、ある画素３０においてアドレスイベントが検出されると、駆動部２２は、その画素３０のＯＦＧトランジスタ３１３をオフ状態にしてアドレスイベント検出部３３への光電流の供給を停止させる。次いで、駆動部２２は、転送トランジスタ３１２に転送信号ＴＲＧを供給することによって当該転送トランジスタ３１２を駆動して、受光素子３１１で光電変換された電荷を浮遊拡散層３２４に転送させる。
　このようにして、上記の構成の画素３０が２次元配置されて成る画素アレイ部２１を有する撮像装置２０は、アドレスイベントが検出された画素３０の画素信号のみをカラム処理部２４に出力する。これにより、アドレスイベントの有無に関わらず、全画素の画素信号を出力する場合と比較して、撮像装置２０の消費電力や、画像処理の処理量を低減することができる。
　尚、ここで例示した画素３０の構成は一例であって、この構成例に限定されるものではない。例えば、画素信号生成部３２を備えない画素構成とすることもできる。この画素構成の場合は、受光部３１において、ＯＦＧトランジスタ３１３を省略し、当該ＯＦＧトランジスタ３１３の機能を転送トランジスタ３１２に持たせるようにすればよい。
［アドレスイベント検出部の第１構成例］
　図５は、アドレスイベント検出部３３の第１構成例を示すブロック図である。図５に示すように、本構成例に係るアドレスイベント検出部３３は、電流電圧変換部３３１、バッファ３３２、減算器３３３、量子化器３３４、及び、転送部３３５を有する構成となっている。
　電流電圧変換部３３１は、画素３０の受光部３３からの光電流を、その対数の電圧信号に変換する。電流電圧変換部３３１は、変換した電圧信号をバッファ３３２に供給する。バッファ３３２は、電流電圧変換部３３１から供給される電圧信号をバッファリングし、減算器３３３に供給する。
　減算器３３３には、駆動部２２から行駆動信号が供給される。減算器３３３は、行駆動信号に従って、バッファ３３２から供給される電圧信号のレベルを低下させる。そして、減算器３３３は、レベル低下後の電圧信号を量子化器３３４に供給する。量子化器３３４は、減算器３３３から供給される電圧信号をデジタル信号に量子化してアドレスイベントの検出信号として転送部３３５に出力する。
　転送部３３５は、量子化器３３４から供給されるアドレスイベントの検出信号をアービタ部２３等に転送する。この転送部３３５は、アドレスイベントが検出された際に、アドレスイベントの検出信号の送信を要求するリクエストをアービタ部２３に供給する。そして、転送部３３５は、リクエストに対する応答をアービタ部２３から受け取ると、アドレスイベントの検出信号を駆動部２２及び信号処理部２５に供給する。
　続いて、アドレスイベント検出部３３における電流電圧変換部３３１、減算器３３３、及び、量子化器３３４の構成例について説明する。
［電流電圧変換部の構成例］
　図６は、アドレスイベント検出部３３における電流電圧変換部３３１の構成の一例を示す回路図である。図６に示すように、本例に係る電流電圧変換部３３１は、Ｎ型トランジスタ３３１１、Ｐ型トランジスタ３３１２、及び、Ｎ型トランジスタ３３１３を有する回路構成となっている。これらのトランジスタ３３１１～３３１３としては、例えば、ＭＯＳトランジスタが用いられる。
　Ｎ型トランジスタ３３１１は、電源電圧ＶDDの電源ラインと信号入力線３３１４との間に接続されている。Ｐ型トランジスタ３３１２及びＮ型トランジスタ３３１３は、電源電圧ＶDDの電源ラインとグランドとの間に直列に接続されている。そして、Ｐ型トランジスタ３３１２及びＮ型トランジスタ３３１３の共通接続ノードＮ2には、Ｎ型トランジスタ３３１１のゲート電極と、図５に示すバッファ３３２の入力端子とが接続されている。
　Ｐ型トランジスタ３３１２のゲート電極には、所定のバイアス電圧Ｖbiasが印加される。これにより、Ｐ型トランジスタ３３１２は、一定の電流をＮ型トランジスタ３３１３に供給する。Ｎ型トランジスタ３３１３のゲート電極には、信号入力線３３１４を通して、受光部３１から光電流が入力される。
　Ｎ型トランジスタ３３１１及びＮ型トランジスタ３３１３のドレイン電極は電源側に接続されており、このような回路はソースフォロワと呼ばれる。これらのループ状に接続された２つのソースフォロワにより、受光部３１からの光電流は、その対数の電圧信号に変換される。
（減算器及び量子化器の構成例）
　図７は、アドレスイベント検出部３３における減算器３３３及び量子化器３３４の構成の一例を示す回路図である。
　本例に係る減算器３３３は、容量素子３３３１、インバータ回路３３３２、容量素子３３３３、及び、スイッチ素子３３３４を有する構成となっている。
　容量素子３３３１の一端は、図５に示すバッファ３３２の出力端子に接続され、その他端は、インバータ回路３３３２の入力端子に接続されている。容量素子３３３３は、インバータ回路３３３２に対して並列に接続されている。スイッチ素子３３３４は、容量素子３３３３の両端間に接続されている。スイッチ素子３３３４にはその開閉制御信号として、駆動部２２から行駆動信号が供給される。スイッチ素子３３３４は、行駆動信号に応じて、容量素子３３３３の両端を接続する経路を開閉する。インバータ回路３３３２は、容量素子３３３１を介して入力される電圧信号の極性を反転する。
　上記の構成の減算器３３３において、スイッチ素子３３３４をオン（閉）状態とした際に、容量素子３３３１のバッファ３３２側の端子に電圧信号Ｖinitが入力され、その逆側の端子は仮想接地端子となる。この仮想接地端子の電位を、便宜上、ゼロとする。このとき、容量素子３３３１に蓄積されている電荷Ｑinitは、容量素子３３３１の容量値をＣ1とすると、次式（１）により表される。一方、容量素子３３３３の両端は、短絡されているため、その蓄積電荷はゼロとなる。
　　Ｑinit＝Ｃ1×Ｖinit　　　　　　　　　　　　　・・・（１）
　次に、スイッチ素子３３３４がオフ（開）状態となり、容量素子３３３１のバッファ３３２側の端子の電圧が変化してＶafterになった場合を考えると、容量素子３３３１に蓄積される電荷Ｑafterは、次式（２）により表される。
　　Ｑafter＝Ｃ1×Ｖafter  　　　　　　　　　　　　・・・（２）
　一方、容量素子３３３３に蓄積される電荷Ｑ2は、容量素子３３３３の容量値をＣ2とし、出力電圧をＶoutとすると、次式（３）により表される。
　　Ｑ2＝－Ｃ2×Ｖout　　　　　　　　　　　　　　・・・（３）
　このとき、容量素子３３３１及び容量素子３３３３の総電荷量は変化しないため、次の式（４）が成立する。
　　Ｑinit＝Ｑafter＋Ｑ2  　　　　　　　　　　　　・・・（４）
　式（４）に式（１）乃至式（３）を代入して変形すると、次式（５）が得られる。
　　Ｖout＝－（Ｃ1／Ｃ2）×（Ｖafter－Ｖinit） 　・・・（５）
　式（５）は、電圧信号の減算動作を表し、減算結果の利得はＣ1／Ｃ2となる。通常、利得を最大化することが望まれるため、Ｃ1を大きく、Ｃ2を小さく設計することが好ましい。一方、Ｃ2が小さすぎると、ｋＴＣノイズが増大し、ノイズ特性が悪化するおそれがあるため、Ｃ2の容量削減は、ノイズを許容することができる範囲に制限される。また、画素３０毎に減算器３３３を含むアドレスイベント検出部３３が搭載されるため、容量素子３３３１や容量素子３３３３には、面積上の制約がある。これらを考慮して、容量素子３３３１，３３３３の容量値Ｃ1，Ｃ2が決定される。
　図７において、量子化器３３４は、コンパレータ３３４１を有する構成となっている。コンパレータ３３４１は、インバータ回路３３３２の出力信号、即ち、減算器４３０からの電圧信号を非反転（＋）入力とし、所定の閾値電圧Ｖthを反転（－）入力としている。そして、コンパレータ３３４１は、減算器４３０からの電圧信号と所定の閾値電圧Ｖthとを比較し、比較結果を示す信号をアドレスイベントの検出信号として転送部３３５に出力する。
［アドレスイベント検出部の第２構成例］
　図８は、アドレスイベント検出部３３の第２構成例を示すブロック図である。図８に示すように、構成例に係るアドレスイベント検出部３３は、電流電圧変換部３３１、バッファ３３２、減算器３３３、量子化器３３４、及び、転送部３３５の他に、記憶部３３６及び制御部３３７を有する構成となっている。
　記憶部３３６は、量子化器３３４と転送部３３５との間に設けられており、制御部３３７から供給されるサンプル信号に基づいて、量子化器３３４の出力、即ち、コンパレータ３３４１の比較結果を蓄積する。記憶部３３６は、スイッチ、プラスチック、容量などのサンプリング回路であってもよいし、ラッチやフリップフロップなどのデジタルメモリ回路でもあってもよい。
　制御部３３７は、コンパレータ３３４１の反転（－）入力端子に対して所定の閾値電圧Ｖthを供給する。制御部３３７からコンパレータ３３４１に供給される閾値電圧Ｖthは、時分割で異なる電圧値であってもよい。例えば、制御部３３７は、光電流の変化量が上限の閾値を超えた旨を示すオンイベントに対応する閾値電圧Ｖth1、及び、その変化量が下限の閾値を下回った旨を示すオフイベントに対応する閾値電圧Ｖth2を異なるタイミングで供給することで、１つのコンパレータ３３４１で複数種類のアドレスイベントの検出が可能になる。
　記憶部３３６は、例えば、制御部３３７からコンパレータ３３４１の反転（－）入力端子に、オフイベントに対応する閾値電圧Ｖth2が供給されている期間に、オンイベントに対応する閾値電圧Ｖth1を用いたコンパレータ３３４１の比較結果を蓄積するようにしてもよい。尚、記憶部３３６は、画素３０の内部にあってもよいし、画素３０の外部にあってもよい。また、記憶部３３６は、アドレスイベント検出部３３の必須の構成要素ではない。すなわち、記憶部３３６は、無くてもよい。
［第２構成例に係る撮像装置（スキャン方式）］
　上述した第１構成例に係る撮像装置２０は、非同期型の読出し方式にてイベントを読み出す非同期型の撮像装置である。但し、イベントの読出し方式としては、非同期型の読出し方式に限られるものではなく、同期型の読出し方式であってもよい。同期型の読出し方式が適用される撮像装置は、所定のフレームレートで撮像を行う通常の撮像装置と同じ、スキャン方式の撮像装置である。
　図９は、本開示に係る技術が適用される撮像システム１０における撮像装置２０として用いられる、第２構成例に係る撮像装置、即ち、スキャン方式の撮像装置の構成の一例を示すブロック図である。
　図９に示すように、本開示の撮像装置としての第２構成例に係る撮像装置２０は、画素アレイ部２１、駆動部２２、信号処理部２５、読出し領域選択部２７、及び、信号生成部２８を備える構成となっている。
　画素アレイ部２１は、複数の画素３０を含む。複数の画素３０は、読出し領域選択部２７の選択信号に応答して出力信号を出力する。複数の画素３０のそれぞれについては、例えば図７に示すように、画素内にコンパレータを持つ構成とすることもできる。複数の画素３０は、光の強度の変化量に対応する出力信号を出力する。複数の画素３０は、図９に示すように、行列状に２次元配置されていてもよい。
　駆動部２２は、複数の画素３０のそれぞれを駆動して、各画素３０で生成された画素信号を信号処理部２５に出力させる。尚、駆動部２２及び信号処理部２５については、階調情報を取得するための回路部である。従って、イベント情報のみを取得する場合は、駆動部２２及び信号処理部２５は無くてもよい。
　読出し領域選択部２７は、画素アレイ部２１に含まれる複数の画素３０のうちの一部を選択する。具体的には、読出し領域選択部２７は、画素アレイ部２１の各画素３０からのリクエストに応じて選択領域を決定する。例えば、読出し領域選択部２７は、画素アレイ部２１に対応する２次元行列の構造に含まれる行のうちのいずれか１つもしくは複数の行を選択する。読出し領域選択部２７は、予め設定された周期に応じて１つもしくは複数の行を順次選択する。
　信号生成部２８は、読出し領域選択部２７によって選択された画素の出力信号に基づいて、選択された画素のうちのイベントを検出した活性画素に対応するイベント信号を生成する。イベントは、光の強度が変化するイベントである。活性画素は、出力信号に対応する光の強度の変化量が予め設定された閾値を超える、又は、下回る画素である。例えば、信号生成部２８は、画素の出力信号を基準信号と比較し、基準信号よりも大きい又は小さい場合に出力信号を出力する活性画素を検出し、当該活性画素に対応するイベント信号を生成する。
　信号生成部２８については、例えば、信号生成部２８に入ってくる信号を調停するような列選択回路を含む構成とすることができる。また、信号生成部２８については、イベントを検出した活性画素の情報の出力のみならず、イベントを検出しない非活性画素の情報を出力する構成とすることができる。
　信号生成部２８からは、出力線１５を通して、イベントを検出した活性画素のアドレス情報及びタイムスタンプ情報（例えば、（Ｘ，Ｙ，Ｔ））が出力される。但し、信号生成部２８から出力されるデータについては、アドレス情報及びタイムスタンプ情報だけでなく、フレーム形式の情報（例えば、（０，０，１，０，・・・））であってもよい。
［チップ構造の構成例］
　上述した第１構成例又は第２構成例に係る撮像装置２０のチップ（半導体集積回路）構造としては、例えば、積層型のチップ構造を採ることができる。図１０は、撮像装置２０の積層型のチップ構造の概略を示す分解斜視図である。
　図１０に示すように、積層型のチップ構造、所謂、積層構造は、第１のチップである受光チップ２０１、及び、第２のチップである検出チップ２０２の少なくとも２つのチップが積層された構造となっている。そして、図４に示す画素３０の回路構成において、受光素子３１１のそれぞれが受光チップ２０１上に配置され、受光素子３１１以外の素子の全てや、画素３０の他の回路部分の素子などが検出チップ２０２上に配置される。受光チップ２０１と検出チップ２０２とは、ビア（ＶＩＡ）、Ｃｕ－Ｃｕ接合、バンプなどの接続部を介して電気的に接続される。
　尚、ここでは、受光素子３１１を受光チップ２０１に配置し、受光素子３１１以外の素子や画素３０の他の回路部分の素子などを検出チップ２０２に配置する構成例を例示したが、この構成例に限られるものではない。
　例えば、図４に示す画素３０の回路構成において、受光部３１の各素子を受光チップ２０１に配置し、受光部３１以外の素子や画素３０の他の回路部分の素子などを検出チップ２０２に配置する構成とすることができる。また、受光部３１の各素子、及び、画素信号生成部３２のリセットトランジスタ３２１、浮遊拡散層３２４を受光チップ２０１に配置し、それ以外の素子を検出チップ２０２に配置する構成とすることができる。更には、アドレスイベント検出部３３を構成する素子の一部を、受光部３１の各素子などと共に受光チップ２０１に配置する構成とすることができる。
［カラム処理部の構成例］
　図１１は、第１構成例に係る撮像装置２０のカラム処理部２４の構成の一例を示すブロック図である。図１１に示すように、本例に係るカラム処理部２４は、画素アレイ部２１の画素列毎に配置された複数のアナログ－デジタル変換器（ＡＤＣ）２４１を有する構成となっている。
　尚、ここでは、画素アレイ部２１の画素列に対して、１対１の対応関係でアナログ－デジタル変換器２４１を配置する構成例を例示したが、この構成例に限定されるものではない。例えば、複数の画素列を単位としてアナログ－デジタル変換器２４１を配置し、当該アナログ－デジタル変換器２４１を複数の画素列間で時分割で用いる構成とすることもできる。
　アナログ－デジタル変換器２４１は、垂直信号線ＶＳＬを介して供給されるアナログの画素信号ＳＩＧを、先述したアドレスイベントの検出信号よりもビット数の多いデジタル信号に変換する。例えば、アドレスイベントの検出信号を２ビットとすると、画素信号は、３ビット以上（１６ビットなど）のデジタル信号に変換される。アナログ－デジタル変換器２４１は、アナログ－デジタル変換で生成したデジタル信号を信号処理部２５に供給する。
［ノイズイベントについて］
　ところで、第１構成例に係る撮像装置２０は、画素アドレス毎に、その画素の光量が所定の閾値を超えた旨をアドレスイベントとしてリアルタイムに検出する検出部（即ち、アドレスイベント検出部３３）を画素３０毎に備えたＤＶＳと呼ばれる非同期型の撮像装置である。
　この非同期型の第１構成例に係る撮像装置では、本来、シーンの中で何らかのイベント（即ち、真イベント）が発生したとき、当該真イベントの発生に起因するデータの取得が行われる。しかし、非同期型の撮像装置では、真イベントの発生の無いシーンでも、センサノイズ等のノイズイベント（偽イベント）に起因して、無駄に、データの取得が行われる場合がある。これにより、ノイズ信号が読み出されてしまうだけでなく、信号出力のスループットを低下させることになる。
＜本開示の撮像装置＞
　センサノイズ等のノイズイベントは、画素毎に単独で発生する。これに対し、動物体はある程度の大きさを持っているため、真イベントは、一定領域の画素に跨って固まって発生する。この点に鑑み、本開示の実施形態では、電気信号の変化量が所定の閾値を超えたことを検出して、アドレスイベントの検出信号を出力する画素が複数配置されて成る撮像装置において、注目画素を含む２画素以上の画素の組み合わせの各画素が共に、アドレスイベントの検出信号を出力したときに、アドレスイベントの検出信号の読出しを行う。また、２画素以上の画素の組み合わせの各画素が共に、一定期間内にアドレスイベントの検出信号を出力しないときは、注目画素について、アドレスイベントの検出信号を出力しない状態にリセットする。
　本開示の実施形態に係る撮像装置において、注目画素を含む２画素以上の画素の組み合わせの各画素については、図２に示す画素アレイ部２１における画素３０の行列配列の少なくとも１方向において隣接する第１の画素及び第２の画素とする。本開示の実施形態に係る撮像装置の要部の構成の一例を図１２に示す。図１２には、画素３０の行列配列における、ある１画素行の互いに隣接する３つの画素３０を図示している。ここでは、３つの画素３０を、画素１、画素２、画素３とする。画素１、画素２、画素３のそれぞれには、自身を注目画素（例えば、画素１）とするとき、注目画素及び隣接画素（例えば、画素２）が共にアドレスイベントの検出信号を出力したときに、アドレスイベントの検出信号の読出しを行う制御部４０を備えている。ここでは、注目画素（例えば、画素１）を第１の画素とし、隣接画素（例えば、画素２）を第２の画素とする。
　図１２に示すように、制御部４０は、演算回路４１、遅延回路４２、論理積回路４３、及び、マルチプレクサ４４を有する構成となっている。演算回路４１は、隣接する２つの画素、例えば、第１の画素である注目画素（例えば、画素１）、及び、第２の画素である隣接画素（例えば、画素２）に接続され、第１の画素及び第２の画素が共にアドレスイベントの検出信号を出力したときに、当該検出信号の読出しを行う。
　遅延回路４２は、一定期間の遅延時間を有しており、対応する画素（画素１，２，・・・）が出力するアドレスイベントの検出信号を入力とし、当該検出信号を一定期間（待機期間）だけ遅延し、対応する画素のリセット信号とする。論理積回路４３は、隣接する２つの画素の各演算回路４１から出力されるアドレスイベントの検出信号を２入力とし、その出力信号をマルチプレクサ４４にその切替え制御信号として供給する。
　マルチプレクサ４４は、遅延回路４２から出力されるリセット信号を一方の入力とし、アービタ部２３（図２参照）から供給されるリセット信号を他方の入力とする。そして、マルチプレクサ４４は、論理積回路４３から出力される切替え制御信号に基づいて、２入力の切替えを行う。
　具体的には、演算回路４１の出力が低レベルのとき、即ち、隣接する２つの画素において、注目画素（例えば、画素１）のみがアドレスイベントの検出信号を出力したときは、マルチプレクサ４４は、遅延回路４２から出力されるリセット信号を選択して、対応する画素、即ち、画素１をリセットする。これにより、注目画素（例えば、画素１）について、遅延回路４２を通してセルフリセットが行われる。
　また、演算回路４１の出力が高レベルのとき、即ち、隣接する２つの画素が共にアドレスイベントの検出信号を出力したときは、マルチプレクサ４４は、アービタ部２３から供給されるリセット信号を選択して、対応する画素のリセット信号とする。このように、隣接する２つの画素で共にイベントが発生し、アービタ部２３から供給されるリセット信号によってリセット動作が行われる場合の画素１及び画素２の出力信号の波形図を図１３に示す。
　上記の構成の制御部４０の作用により、注目画素を含む２画素以上の画素の組み合わせの各画素が共にアドレスイベントの検出信号を出力したとき、当該検出信号の読出しが行われる。また、注目画素が検出信号を出力したとき、注目画素との組み合わせの画素が、一定期間内にアドレスイベントの検出信号を出力しない場合に、注目画素のリセット、即ち、セルフリセットが行われる。
　演算回路４１としては、図１４Ａに示す、論理積回路４１１から成る構成、否定論理積回路４１２及びインバータ回路４１３の組み合わせから成る構成、あるいは、２つのインバータ回路４１４，４１５及び否定論理和回路４１６の組み合わせから成る構成を例示することができる。遅延回路４２としては、図１４Ｂに示す、複数段ｎのインバータ回路４１７1～４１７nが直列接続されて成る構成を例示することができる。この遅延回路４２では、インバータ回路４１７1～４１７nの段数ｎによって一定期間を設定することができる。
　上述したように、ＤＶＳと呼ばれる非同期型の撮像装置において、注目画素を含む２画素以上の画素の組み合わせの各画素が共にアドレスイベントの検出信号を出力したとき、アドレスイベントの検出信号の読出しを行うようにすることで、画素毎に単独で発生するセンサノイズ等のノイズイベントの影響を緩和できる。これにより、真イベントの発生時にのみデータの取得を行うことができるため、ノイズ信号が読み出されてしまうことがなく、信号出力のスループットを低下させることもない。そして、真イベントの発生を確実に、かつ、迅速に感知することができる。
　以下に、アドレスイベントの検出信号を出力する注目画素を含む２画素以上の画素の組み合わせが、一定期間内にアドレスイベントの検出信号を出力するための、本実施形態の具体的な実施例について説明する。以下に説明する各実施例においては、図面の簡略化のために、制御部４０の遅延回路４２、論理積回路４３、及び、マルチプレクサ４４については図示を省略し、演算回路４１のみを図示することとする。
［実施例１］
　実施例１は、複数の画素の行列配列における１方向、例えば行方向で隣接する２画素間で演算回路４１を共有する例である。実施例１に係る画素アレイ部２１の要部の構成のブロック図を図１５に示す。
　実施例１では、画素３０の行列配列において、行方向で隣接する２つの画素３０，３０を単位として演算回路４１が配置されている。演算回路４１は、第１の画素及び第２の画素としての２つの画素３０，３０に接続され、２つの画素３０，３０が共にアドレスイベントの検出信号を出力したとき、アドレスイベントの検出信号の読出しを行う。
　実施例１によれば、第１の画素を注目画素とするとき、注目画素を含む２画素、即ち、第１の画素及び第２の画素が共にアドレスイベントの検出信号を出力したとき、アドレスイベントの検出信号の読出しが行われる。これにより、画素毎に単独で発生するセンサノイズ等のノイズイベントの影響を緩和できるため、真イベントの発生時にのみデータの取得を行うことができる。
　尚、実施例１では、行列配列における行方向で隣接する２画素で演算回路を共有する構成の場合を例に挙げて説明したが、列方向で隣接する２画素で演算回路４１を共有する構成とすることも可能である。
［実施例２］
　実施例２は、複数の画素の行列配列における２方向、即ち、行方向及び列方向のそれぞれで隣接する２画素間で演算回路４１を共有する例である。実施例２に係る画素アレイ部２１の要部の構成のブロック図を図１６に示す。
　実施例２では、画素３０の行列配列において、行方向で隣接する２つの画素３０，３０を単位として演算回路４１1が配置され、列方向で隣接する２つの画素３０，３０を単位として演算回路４１2が配置されている。演算回路４１1，４２2は、対となる２つの画素３０，３０が共にアドレスイベントの検出信号を出力したとき、アドレスイベントの検出信号の読出しを行う。
　実施例２によれば、イベントを感知したか否かの判断に用いる、注目画素の近傍の画素が実施例１の場合よりも多いため、ノイズイベントの影響をより緩和でき、特に、ある程度の大きさを持っている動物体に対するイベントの感知能力を上げることができる。
［実施例３］
　実施例３は、実施例１の変形例であり、カラーフィルタがある場合に、行列配列における１方向で隣接する２画素間で演算回路４１を共有する例である。ここでは、画素アレイ部２１の各画素に対して、Ｒ（赤色）Ｇ（緑色）Ｂ（青色）ベイヤ配列のカラーフィルタが配置されている場合を例示する。実施例３に係る画素アレイ部２１の要部の構成のブロック図を図１７に示す。
　実施例３では、演算回路４１を共有する第１の画素及び第２の画素については、第１の画素を注目画素とするとき、第２の画素は、行列配列における１方向、例えば行方向で１画素飛ばして隣り合う同色の画素となる。すなわち、注目画素と、行方向で１画素飛ばして隣り合う同色の画素とで、演算回路４１を共有することになる。
　具体的には、ｉ－１行においては、ｊ－１列の画素３０Ｒと１画素飛ばして隣り合う同色のｊ＋１列の画素３０Ｒとで演算回路４１を共有し、ｊ列の画素３０Ｇと１画素飛ばして隣り合う同色のｊ＋２列の画素３０Ｇとで演算回路４１を共有することになる。ｉ行においては、ｊ－１列の画素３０Ｇと１画素飛ばして隣り合う同色のｊ＋１列の画素３０Ｇとで演算回路４１を共有し、ｊ列の画素３０Ｂと１画素飛ばして隣り合う同色のｊ＋２列の画素３０Ｂとで演算回路４１を共有することになる。
　実施例３の作用、効果については、実施例１の場合と同様である。また、実施例１の場合と同様に、注目画素と、列方向で１画素飛ばして隣り合う同色の画素とで演算回路４１を共有する構成とすることも可能である。具体的には、ｊ－１列においては、ｉ－１行の画素３０Ｒと１画素飛ばして隣り合う同色のｉ＋１行の画素３０Ｒとで演算回路４１を共有し、ｊ列においては、ｉ－１行の画素３０Ｇと１画素飛ばして隣り合う同色のｉ＋１行の画素３０Ｇとで演算回路４１を共有することになる。
［実施例４］
　実施例４は、実施例２の変形例であり、例えばＲＧＢベイヤ配列のカラーフィルタがある場合に、行列配列における２方向でそれぞれ隣接する２画素間で演算回路を共有する例である。実施例４に係る画素アレイ部２１の要部の構成のブロック図を図１８に示す。
　実施例４では、画素３０の行列配列において、行方向で１画素飛ばして隣り合う同色の２つの画素３０，３０間で演算回路４１を共有し、列方向で１画素飛ばして隣り合う同色の２つの画素３０，３０間で演算回路４１を共有することになる。
　具体的には、ｉ行においては、ｊ－１列の画素３０Ｇと１画素飛ばして隣り合う同色のｊ＋１列の画素３０Ｇとで演算回路４１1を共有し、ｊ列の画素３０Ｂと１画素飛ばして隣り合う同色のｊ＋２列の画素３０Ｂとで演算回路を共有することになる。ｊ列においては、ｉ－１行の画素３０Ｇと１画素飛ばして隣り合う同色のｉ＋１行の画素３０Ｇとで演算回路４１2を共有し、ｊ＋１列においては、ｉ－１行の画素３０Ｒと１画素飛ばして隣り合う同色のｉ＋１行の画素３０Ｒとで演算回路４１2を共有することになる。実施例４の作用、効果については、実施例２の場合と同様である。
＜変形例＞
　以上、本開示に係る技術について、好ましい実施形態に基づき説明したが、本開示に係る技術は当該実施形態に限定されるものではない。上記の実施形態において説明した撮像装置の構成、構造は例示であり、適宜、変更することができる。例えば、上記の実施形態では、受光部３１毎に画素信号生成部３２を設けて画素３０を構成するとしたが、複数の受光部３１を単位としてブロック化し、各画素ブロックに画素信号生成部３２を１つずつ設けて、当該画素信号生成部３２を画素ブロック内の複数の受光部３１を共有する構成とすることもできる。
＜本開示に係る技術の適用例＞
　本開示に係る技術は、様々な製品に適用することができる。以下に、より具体的な適用例について説明する。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット、建設機械、農業機械（トラクター）などのいずれかの種類の移動体に搭載される測距装置として実現されてもよい。
［移動体］
　図１９は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システム７０００の概略的な構成例を示すブロック図である。車両制御システム７０００は、通信ネットワーク７０１０を介して接続された複数の電子制御ユニットを備える。図１９に示した例では、車両制御システム７０００は、駆動系制御ユニット７１００、ボディ系制御ユニット７２００、バッテリ制御ユニット７３００、車外情報検出ユニット７４００、車内情報検出ユニット７５００、及び統合制御ユニット７６００を備える。これらの複数の制御ユニットを接続する通信ネットワーク７０１０は、例えば、ＣＡＮ（Controller　Area　Network）、ＬＩＮ（Local　Interconnect　Network）、ＬＡＮ（Local　Area　Network）又はＦｌｅｘＲａｙ（登録商標）等の任意の規格に準拠した車載通信ネットワークであってよい。
　各制御ユニットは、各種プログラムにしたがって演算処理を行うマイクロコンピュータと、マイクロコンピュータにより実行されるプログラム又は各種演算に用いられるパラメータ等を記憶する記憶部と、各種制御対象の装置を駆動する駆動回路とを備える。各制御ユニットは、通信ネットワーク７０１０を介して他の制御ユニットとの間で通信を行うためのネットワークＩ／Ｆを備えるとともに、車内外の装置又はセンサ等との間で、有線通信又は無線通信により通信を行うための通信Ｉ／Ｆを備える。図１９では、統合制御ユニット７６００の機能構成として、マイクロコンピュータ７６１０、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０、音声画像出力部７６７０、車載ネットワークＩ／Ｆ７６８０及び記憶部７６９０が図示されている。他の制御ユニットも同様に、マイクロコンピュータ、通信Ｉ／Ｆ及び記憶部等を備える。
　駆動系制御ユニット７１００は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット７１００は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。駆動系制御ユニット７１００は、ＡＢＳ（Antilock　Brake　System）又はＥＳＣ（Electronic　Stability　Control）等の制御装置としての機能を有してもよい。
　駆動系制御ユニット７１００には、車両状態検出部７１１０が接続される。車両状態検出部７１１０には、例えば、車体の軸回転運動の角速度を検出するジャイロセンサ、車両の加速度を検出する加速度センサ、あるいは、アクセルペダルの操作量、ブレーキペダルの操作量、ステアリングホイールの操舵角、エンジン回転数又は車輪の回転速度等を検出するためのセンサのうちの少なくとも一つが含まれる。駆動系制御ユニット７１００は、車両状態検出部７１１０から入力される信号を用いて演算処理を行い、内燃機関、駆動用モータ、電動パワーステアリング装置又はブレーキ装置等を制御する。
　ボディ系制御ユニット７２００は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット７２００は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット７２００には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット７２００は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　バッテリ制御ユニット７３００は、各種プログラムにしたがって駆動用モータの電力供給源である二次電池７３１０を制御する。例えば、バッテリ制御ユニット７３００には、二次電池７３１０を備えたバッテリ装置から、バッテリ温度、バッテリ出力電圧又はバッテリの残存容量等の情報が入力される。バッテリ制御ユニット７３００は、これらの信号を用いて演算処理を行い、二次電池７３１０の温度調節制御又はバッテリ装置に備えられた冷却装置等の制御を行う。
　車外情報検出ユニット７４００は、車両制御システム７０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット７４００には、撮像部７４１０及び車外情報検出部７４２０のうちの少なくとも一方が接続される。撮像部７４１０には、ＴｏＦ（Time　Of　Flight）カメラ、ステレオカメラ、単眼カメラ、赤外線カメラ及びその他のカメラのうちの少なくとも一つが含まれる。車外情報検出部７４２０には、例えば、現在の天候又は気象を検出するための環境センサ、あるいは、車両制御システム７０００を搭載した車両の周囲の他の車両、障害物又は歩行者等を検出するための周囲情報検出センサのうちの少なくとも一つが含まれる。
　環境センサは、例えば、雨天を検出する雨滴センサ、霧を検出する霧センサ、日照度合いを検出する日照センサ、及び降雪を検出する雪センサのうちの少なくとも一つであってよい。周囲情報検出センサは、超音波センサ、レーダ装置及びＬＩＤＡＲ（Light　Detection　and　Ranging、Laser　Imaging　Detection　and　Ranging）装置のうちの少なくとも一つであってよい。これらの撮像部７４１０及び車外情報検出部７４２０は、それぞれ独立したセンサないし装置として備えられてもよいし、複数のセンサないし装置が統合された装置として備えられてもよい。
　ここで、図２０は、撮像部７４１０及び車外情報検出部７４２０の設置位置の例を示す。撮像部７９１０，７９１２，７９１４，７９１６，７９１８は、例えば、車両７９００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部のうちの少なくとも一つの位置に設けられる。フロントノーズに備えられる撮像部７９１０及び車室内のフロントガラスの上部に備えられる撮像部７９１８は、主として車両７９００の前方の画像を取得する。サイドミラーに備えられる撮像部７９１２，７９１４は、主として車両７９００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部７９１６は、主として車両７９００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部７９１８は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　尚、図２０には、それぞれの撮像部７９１０，７９１２，７９１４，７９１６の撮影範囲の一例が示されている。撮像範囲ａは、フロントノーズに設けられた撮像部７９１０の撮像範囲を示し、撮像範囲ｂ，ｃは、それぞれサイドミラーに設けられた撮像部７９１２，７９１４の撮像範囲を示し、撮像範囲ｄは、リアバンパ又はバックドアに設けられた撮像部７９１６の撮像範囲を示す。例えば、撮像部７９１０，７９１２，７９１４，７９１６で撮像された画像データが重ね合わせられることにより、車両７９００を上方から見た俯瞰画像が得られる。
　車両７９００のフロント、リア、サイド、コーナ及び車室内のフロントガラスの上部に設けられる車外情報検出部７９２０，７９２２，７９２４，７９２６，７９２８，７９３０は、例えば超音波センサ又はレーダ装置であってよい。車両７９００のフロントノーズ、リアバンパ、バックドア及び車室内のフロントガラスの上部に設けられる車外情報検出部７９２０，７９２６，７９３０は、例えばＬＩＤＡＲ装置であってよい。これらの車外情報検出部７９２０～７９３０は、主として先行車両、歩行者又は障害物等の検出に用いられる。
　図１９に戻って説明を続ける。車外情報検出ユニット７４００は、撮像部７４１０に車外の画像を撮像させるとともに、撮像された画像データを受信する。また、車外情報検出ユニット７４００は、接続されている車外情報検出部７４２０から検出情報を受信する。車外情報検出部７４２０が超音波センサ、レーダ装置又はＬＩＤＡＲ装置である場合には、車外情報検出ユニット７４００は、超音波又は電磁波等を発信させるとともに、受信された反射波の情報を受信する。車外情報検出ユニット７４００は、受信した情報に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。車外情報検出ユニット７４００は、受信した情報に基づいて、降雨、霧又は路面状況等を認識する環境認識処理を行ってもよい。車外情報検出ユニット７４００は、受信した情報に基づいて、車外の物体までの距離を算出してもよい。
　また、車外情報検出ユニット７４００は、受信した画像データに基づいて、人、車、障害物、標識又は路面上の文字等を認識する画像認識処理又は距離検出処理を行ってもよい。車外情報検出ユニット７４００は、受信した画像データに対して歪補正又は位置合わせ等の処理を行うとともに、異なる撮像部７４１０により撮像された画像データを合成して、俯瞰画像又はパノラマ画像を生成してもよい。車外情報検出ユニット７４００は、異なる撮像部７４１０により撮像された画像データを用いて、視点変換処理を行ってもよい。
　車内情報検出ユニット７５００は、車内の情報を検出する。車内情報検出ユニット７５００には、例えば、運転者の状態を検出する運転者状態検出部７５１０が接続される。運転者状態検出部７５１０は、運転者を撮像するカメラ、運転者の生体情報を検出する生体センサ又は車室内の音声を集音するマイク等を含んでもよい。生体センサは、例えば、座面又はステアリングホイール等に設けられ、座席に座った搭乗者又はステアリングホイールを握る運転者の生体情報を検出する。車内情報検出ユニット７５００は、運転者状態検出部７５１０から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。車内情報検出ユニット７５００は、集音された音声信号に対してノイズキャンセリング処理等の処理を行ってもよい。
　統合制御ユニット７６００は、各種プログラムにしたがって車両制御システム７０００内の動作全般を制御する。統合制御ユニット７６００には、入力部７８００が接続されている。入力部７８００は、例えば、タッチパネル、ボタン、マイクロフォン、スイッチ又はレバー等、搭乗者によって入力操作され得る装置によって実現される。統合制御ユニット７６００には、マイクロフォンにより入力される音声を音声認識することにより得たデータが入力されてもよい。入力部７８００は、例えば、赤外線又はその他の電波を利用したリモートコントロール装置であってもよいし、車両制御システム７０００の操作に対応した携帯電話又はＰＤＡ（Personal　Digital　Assistant）等の外部接続機器であってもよい。入力部７８００は、例えばカメラであってもよく、その場合搭乗者はジェスチャにより情報を入力することができる。あるいは、搭乗者が装着したウェアラブル装置の動きを検出することで得られたデータが入力されてもよい。さらに、入力部７８００は、例えば、上記の入力部７８００を用いて搭乗者等により入力された情報に基づいて入力信号を生成し、統合制御ユニット７６００に出力する入力制御回路などを含んでもよい。搭乗者等は、この入力部７８００を操作することにより、車両制御システム７０００に対して各種のデータを入力したり処理動作を指示したりする。
　記憶部７６９０は、マイクロコンピュータにより実行される各種プログラムを記憶するＲＯＭ（Read　Only　Memory）、及び各種パラメータ、演算結果又はセンサ値等を記憶するＲＡＭ（Random　Access　Memory）を含んでいてもよい。また、記憶部７６９０は、ＨＤＤ（Hard　Disc　Drive）等の磁気記憶デバイス、半導体記憶デバイス、光記憶デバイス又は光磁気記憶デバイス等によって実現してもよい。
　汎用通信Ｉ／Ｆ７６２０は、外部環境７７５０に存在する様々な機器との間の通信を仲介する汎用的な通信Ｉ／Ｆである。汎用通信Ｉ／Ｆ７６２０は、ＧＳＭ（登録商標）（Global　System　of　Mobile　communications）、ＷｉＭＡＸ、ＬＴＥ（Long　Term　Evolution）若しくはＬＴＥ－Ａ（LTE－Advanced）などのセルラー通信プロトコル、又は無線ＬＡＮ（Ｗｉ－Ｆｉ（登録商標）ともいう）、Ｂｌｕｅｔｏｏｔｈ（登録商標）などのその他の無線通信プロトコルを実装してよい。汎用通信Ｉ／Ｆ７６２０は、例えば、基地局又はアクセスポイントを介して、外部ネットワーク（例えば、インターネット、クラウドネットワーク又は事業者固有のネットワーク）上に存在する機器（例えば、アプリケーションサーバ又は制御サーバ）へ接続してもよい。また、汎用通信Ｉ／Ｆ７６２０は、例えばＰ２Ｐ（Peer　To　Peer）技術を用いて、車両の近傍に存在する端末（例えば、運転者、歩行者若しくは店舗の端末、又はＭＴＣ（Machine　Type　Communication）端末）と接続してもよい。
　専用通信Ｉ／Ｆ７６３０は、車両における使用を目的として策定された通信プロトコルをサポートする通信Ｉ／Ｆである。専用通信Ｉ／Ｆ７６３０は、例えば、下位レイヤのＩＥＥＥ８０２．１１ｐと上位レイヤのＩＥＥＥ１６０９との組合せであるＷＡＶＥ（Wireless　Access　in　Vehicle　Environment）、ＤＳＲＣ（Dedicated　Short　Range　Communications）、又はセルラー通信プロトコルといった標準プロトコルを実装してよい。専用通信Ｉ／Ｆ７６３０は、典型的には、車車間（Vehicle　to　Vehicle）通信、路車間（Vehicle　to　Infrastructure）通信、車両と家との間（Vehicle　to　Home）の通信及び歩車間（Vehicle　to　Pedestrian）通信のうちの１つ以上を含む概念であるＶ２Ｘ通信を遂行する。
　測位部７６４０は、例えば、ＧＮＳＳ（Global　Navigation　Satellite　System）衛星からのＧＮＳＳ信号（例えば、ＧＰＳ（Global　Positioning　System）衛星からのＧＰＳ信号）を受信して測位を実行し、車両の緯度、経度及び高度を含む位置情報を生成する。尚、測位部７６４０は、無線アクセスポイントとの信号の交換により現在位置を特定してもよく、又は測位機能を有する携帯電話、ＰＨＳ若しくはスマートフォンといった端末から位置情報を取得してもよい。
　ビーコン受信部７６５０は、例えば、道路上に設置された無線局等から発信される電波あるいは電磁波を受信し、現在位置、渋滞、通行止め又は所要時間等の情報を取得する。尚、ビーコン受信部７６５０の機能は、上述した専用通信Ｉ／Ｆ７６３０に含まれてもよい。
　車内機器Ｉ／Ｆ７６６０は、マイクロコンピュータ７６１０と車内に存在する様々な車内機器７７６０との間の接続を仲介する通信インタフェースである。車内機器Ｉ／Ｆ７６６０は、無線ＬＡＮ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＮＦＣ（Near　Field　Communication）又はＷＵＳＢ（Wireless　USB）といった無線通信プロトコルを用いて無線接続を確立してもよい。また、車内機器Ｉ／Ｆ７６６０は、図示しない接続端子（及び、必要であればケーブル）を介して、ＵＳＢ（Universal　Serial　Bus）、ＨＤＭＩ（登録商標）（High-Definition　Multimedia　Interface）、又はＭＨＬ（Mobile　High-definition　Link）等の有線接続を確立してもよい。車内機器７７６０は、例えば、搭乗者が有するモバイル機器若しくはウェアラブル機器、又は車両に搬入され若しくは取り付けられる情報機器のうちの少なくとも１つを含んでいてもよい。また、車内機器７７６０は、任意の目的地までの経路探索を行うナビゲーション装置を含んでいてもよい。車内機器Ｉ／Ｆ７６６０は、これらの車内機器７７６０との間で、制御信号又はデータ信号を交換する。
　車載ネットワークＩ／Ｆ７６８０は、マイクロコンピュータ７６１０と通信ネットワーク７０１０との間の通信を仲介するインタフェースである。車載ネットワークＩ／Ｆ７６８０は、通信ネットワーク７０１０によりサポートされる所定のプロトコルに則して、信号等を送受信する。
　統合制御ユニット７６００のマイクロコンピュータ７６１０は、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０及び車載ネットワークＩ／Ｆ７６８０のうちの少なくとも一つを介して取得される情報に基づき、各種プログラムにしたがって、車両制御システム７０００を制御する。例えば、マイクロコンピュータ７６１０は、取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット７１００に対して制御指令を出力してもよい。例えば、マイクロコンピュータ７６１０は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced　Driver　Assistance　System）の機能実現を目的とした協調制御を行ってもよい。また、マイクロコンピュータ７６１０は、取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行ってもよい。
　マイクロコンピュータ７６１０は、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０及び車載ネットワークＩ／Ｆ７６８０のうちの少なくとも一つを介して取得される情報に基づき、車両と周辺の構造物や人物等の物体との間の３次元距離情報を生成し、車両の現在位置の周辺情報を含むローカル地図情報を作成してもよい。また、マイクロコンピュータ７６１０は、取得される情報に基づき、車両の衝突、歩行者等の近接又は通行止めの道路への進入等の危険を予測し、警告用信号を生成してもよい。警告用信号は、例えば、警告音を発生させたり、警告ランプを点灯させたりするための信号であってよい。
　音声画像出力部７６７０は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１９の例では、出力装置として、オーディオスピーカ７７１０、表示部７７２０及びインストルメントパネル７７３０が例示されている。表示部７７２０は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。表示部７７２０は、ＡＲ（Augmented　Reality）表示機能を有していてもよい。出力装置は、これらの装置以外の、ヘッドホン、搭乗者が装着する眼鏡型ディスプレイ等のウェアラブルデバイス、プロジェクタ又はランプ等の他の装置であってもよい。出力装置が表示装置の場合、表示装置は、マイクロコンピュータ７６１０が行った各種処理により得られた結果又は他の制御ユニットから受信された情報を、テキスト、イメージ、表、グラフ等、様々な形式で視覚的に表示する。また、出力装置が音声出力装置の場合、音声出力装置は、再生された音声データ又は音響データ等からなるオーディオ信号をアナログ信号に変換して聴覚的に出力する。
　尚、図１９に示した例において、通信ネットワーク７０１０を介して接続された少なくとも二つの制御ユニットが一つの制御ユニットとして一体化されてもよい。あるいは、個々の制御ユニットが、複数の制御ユニットにより構成されてもよい。さらに、車両制御システム７０００が、図示されていない別の制御ユニットを備えてもよい。また、上記の説明において、いずれかの制御ユニットが担う機能の一部又は全部を、他の制御ユニットに持たせてもよい。つまり、通信ネットワーク７０１０を介して情報の送受信がされるようになっていれば、所定の演算処理が、いずれかの制御ユニットで行われるようになってもよい。同様に、いずれかの制御ユニットに接続されているセンサ又は装置が、他の制御ユニットに接続されるとともに、複数の制御ユニットが、通信ネットワーク７０１０を介して相互に検出情報を送受信してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部７９１０，７９１２，７９１４，７９１６，７９１８や、車外情報検出部７９２０，７９２２，７９２４，７９２６，７９２８，７９３０や、運転者状態検出部７５１０等に適用され得る。具体的には、これらの撮像部や検出部に対して、本開示の撮像装置を有する図１の撮像システム１０を適用することができる。そして、本開示に係る技術を適用することにより、センサノイズ等のノイズイベントの影響を緩和し、真イベントの発生を確実に、かつ、迅速に感知することができるため、安全な車両走行を実現することが可能となる。
＜本開示がとることができる構成＞
　尚、本開示は、以下のような構成をとることもできる。
≪Ａ．撮像装置≫
［Ａ－１］入射光を光電変換して電気信号を生成する受光素子を含み、電気信号の変化量が所定の閾値を超えたことを検出して検出信号を出力する複数の画素、及び、
　注目画素を含む２画素以上の画素の組み合わせの各画素が共に検出信号を出力したときに、検出信号の読出しを行う制御部を備える、
　撮像装置。
［Ａ－２］制御部は、注目画素が検出信号を出力したとき、注目画素との組み合わせの画素が、一定期間内に検出信号を出力しない場合に、注目画素をリセットする、
　上記［Ａ－１］に記載の撮像装置。
［Ａ－３］画素の組み合わせは、注目画素と、複数の画素の行列配列において注目画素に対して１方向で隣り合う画素との組み合わせから成る、
　上記［Ａ－１］又は上記［Ａ－２］に記載の撮像装置。
［Ａ－４］画素の組み合わせは、注目画素と、複数の画素の行列配列において注目画素に対して２方向で隣り合う画素との組み合わせから成る、
　上記［Ａ－１］又は上記［Ａ－２］に記載の撮像装置。
［Ａ－５］画素の組み合わせは、注目画素と、複数の画素の行列配列において注目画素に対して１方向で１画素飛ばして隣り合う画素との組み合わせから成る、
　上記［Ａ－１］又は上記［Ａ－２］に記載の撮像装置。
［Ａ－６］画素の組み合わせは、注目画素と、複数の画素の行列配列において注目画素に対して２方向で１画素飛ばして隣り合う画素との組み合わせから成る、
　上記［Ａ－１］又は上記［Ａ－２］に記載の撮像装置。
［Ａ－７］制御部は、２画素以上の画素の組み合わせの各画素から出力される検出信号を論理演算する演算回路を有する、
　上記［Ａ－１］乃至上記［Ａ－６］のいずれかに記載の撮像装置。
［Ａ－８］演算回路は、論理積回路から成る、
　上記［Ａ－７］に記載の撮像装置。
［Ａ－９］演算回路は、否定論理積回路及びインバータ回路の組み合わせから成る、
　上記［Ａ－７］に記載の撮像装置。
［Ａ－１０］演算回路は、２つのインバータ回路及び否定論理和回路の組み合わせから成る、
　上記［Ａ－７］に記載の撮像装置。
［Ａ－１１］入射光を光電変換して電気信号を生成する受光素子を含み、電気信号の変化量が所定の閾値を超えたことを検出して検出信号を出力する複数の画素、並びに、
　複数の画素の行列配列の少なくとも１方向において隣接する第１の画素及び第２の画素に接続され、第１の画素及び第２の画素が共に検出信号を出力したとき、検出信号の読出しを行う制御部を備える、
　撮像装置。
［Ａ－１２］複数の画素には、カラーフィルタが配置されており、
　第１の画素及び第２の画素は、同色の画素である、
　上記［Ａ－１１］に記載の撮像装置。
≪Ｂ．電子機器≫
［Ｂ－１］撮像装置、及び、
　入射光を取り込んで撮像装置に導く撮像光学系を備え、
　撮像装置は、
　撮像光学系によって取り込まれた入射光を光電変換して電気信号を生成する受光素子を含み、電気信号の変化量が所定の閾値を超えたことを検出して検出信号を出力する複数の画素、及び、
　検出信号を出力する注目画素を含む２画素以上の画素の組み合わせの各画素が共に検出信号を出力したときに、検出信号の読出しを行う制御部を備える、
　電子機器。
［Ｂ－２］制御部は、注目画素が検出信号を出力したとき、注目画素との組み合わせの画素が、一定期間内に検出信号を出力しない場合に、注目画素をリセットする、
　上記［Ｂ－１］に記載の電子機器。
［Ｂ－３］画素の組み合わせは、注目画素と、複数の画素の行列配列において注目画素に対して１方向で隣り合う画素との組み合わせから成る、
　上記［Ｂ－１］又は上記［Ｂ－２］に記載の電子機器。
［Ｂ－４］画素の組み合わせは、注目画素と、複数の画素の行列配列において注目画素に対して２方向で隣り合う画素との組み合わせから成る、
　上記［Ｂ－１］又は上記［Ｂ－２］に記載の電子機器。
［Ｂ－５］画素の組み合わせは、注目画素と、複数の画素の行列配列において注目画素に対して１方向で１画素飛ばして隣り合う画素との組み合わせから成る、
　上記［Ｂ－１］又は上記［Ｂ－２］に記載の電子機器。
［Ｂ－６］画素の組み合わせは、注目画素と、複数の画素の行列配列において注目画素に対して２方向で１画素飛ばして隣り合う画素との組み合わせから成る、
　上記［Ｂ－１］又は上記［Ｂ－２］に記載の電子機器。
［Ｂ－７］制御部は、２画素以上の画素の組み合わせの各画素から出力される検出信号を論理演算する演算回路を有する、
　上記［Ｂ－１］乃至上記［Ｂ－６］のいずれかに記載の電子機器。
［Ｂ－８］演算回路は、論理積回路から成る、
　上記［Ｂ－７］に記載の電子機器。
［Ｂ－９］演算回路は、否定論理積回路及びインバータ回路の組み合わせから成る、
　上記［Ｂ－７］に記載の電子機器。
［Ｂ－１０］演算回路は、２つのインバータ回路及び否定論理和回路の組み合わせから成る、
　上記［Ｂ－７］に記載の電子機器。
　１０・・・撮像システム、１１・・・撮像レンズ、１２・・・記憶部、１３・・・制御部、２０・・・撮像装置、２１・・・画素アレイ部、２２・・・駆動部、２３・・・アービタ部、２４・・・カラム処理部、２５・・・信号処理部、２７・・・読出し領域選択部、２８・・・信号生成部、画素・・・３０、３１・・・受光部、３２・・・画素信号生成部、３３・・・アドレスイベント検出部、４０・・・制御部、４１（４１1，４１2）・・・演算回路、４２・・・遅延回路、４３・・・論理積回路、４４・・・マルチプレクサ、３１１・・・受光素子、３１２・・・転送トランジスタ、３１３・・・ＯＦＧトランジスタ、３２１・・・リセットトランジスタ、３２２・・・増幅トランジスタ、３２３・・・選択トランジスタ、３２４・・・浮遊拡散層

Claims (13)

  1. 　入射光を光電変換して電気信号を生成する受光素子を含み、電気信号の変化量が所定の閾値を超えたことを検出して検出信号を出力する複数の画素、及び、
    　注目画素を含む２画素以上の画素の組み合わせの各画素が共に検出信号を出力したときに、検出信号の読出しを行う制御部を備える、
    　撮像装置。
  2. 　制御部は、注目画素が検出信号を出力したとき、注目画素との組み合わせの画素が、一定期間内に検出信号を出力しない場合に、注目画素をリセットする、
    　請求項１に記載の撮像装置。
  3. 　画素の組み合わせは、注目画素と、複数の画素の行列配列において注目画素に対して１方向で隣り合う画素との組み合わせから成る、
    　請求項１に記載の撮像装置。
  4. 　画素の組み合わせは、注目画素と、複数の画素の行列配列において注目画素に対して２方向で隣り合う画素との組み合わせから成る、
    　請求項１に記載の撮像装置。
  5. 　画素の組み合わせは、注目画素と、複数の画素の行列配列において注目画素に対して１方向で１画素飛ばして隣り合う画素との組み合わせから成る、
    　請求項１に記載の撮像装置。
  6. 　画素の組み合わせは、注目画素と、複数の画素の行列配列において注目画素に対して２方向で１画素飛ばして隣り合う画素との組み合わせから成る、
    　請求項１に記載の撮像装置。
  7. 　制御部は、２画素以上の画素の組み合わせの各画素から出力される検出信号を論理演算する演算回路を有する、
    　請求項１に記載の撮像装置。
  8. 　演算回路は、論理積回路から成る、
    　請求項７に記載の撮像装置。
  9. 　演算回路は、否定論理積回路及びインバータ回路の組み合わせから成る、
    　請求項７に記載の撮像装置。
  10. 　演算回路は、２つのインバータ回路及び否定論理和回路の組み合わせから成る、
    　請求項７に記載の撮像装置。
  11. 　入射光を光電変換して電気信号を生成する受光素子を含み、電気信号の変化量が所定の閾値を超えたことを検出して検出信号を出力する複数の画素、並びに、
    　複数の画素の行列配列の少なくとも１方向において隣接する第１の画素及び第２の画素に接続され、第１の画素及び第２の画素が共に検出信号を出力したときに、検出信号の読出しを行う制御部を備える、
    　撮像装置。
  12. 　複数の画素には、カラーフィルタが配置されており、
    　第１の画素及び第２の画素は、同色の画素である、
    　請求項１１に記載の撮像装置。
  13. 　撮像装置、及び、
    　入射光を取り込んで撮像装置に導く撮像光学系を備え、
    　撮像装置は、
    　撮像光学系によって取り込まれた入射光を光電変換して電気信号を生成する受光素子を含み、電気信号の変化量が所定の閾値を超えたことを検出して検出信号を出力する複数の画素、及び、
    　検出信号を出力する注目画素を含む２画素以上の画素の組み合わせの各画素が共に検出信号を出力したときに、検出信号の読出しを行う制御部を備える、
    　電子機器。
PCT/JP2019/040590 2018-10-19 2019-10-16 撮像装置及び電子機器 WO2020080383A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/284,627 US11683606B2 (en) 2018-10-19 2019-10-16 Imaging device and electronic equipment

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018197188 2018-10-19
JP2018-197188 2018-10-19
JP2019181896 2019-10-02
JP2019-181896 2019-10-02

Publications (1)

Publication Number Publication Date
WO2020080383A1 true WO2020080383A1 (ja) 2020-04-23

Family

ID=70284375

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/040590 WO2020080383A1 (ja) 2018-10-19 2019-10-16 撮像装置及び電子機器

Country Status (2)

Country Link
US (1) US11683606B2 (ja)
WO (1) WO2020080383A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3930312A1 (en) * 2020-06-26 2021-12-29 Alpsentek GmbH Delta image sensor with digital pixel storage
WO2022152619A1 (en) * 2021-01-14 2022-07-21 Sony Semiconductor Solutions Corporation Dynamic vision sensor, method, and noise filtering circuit for a dynamic vision sensor
WO2024070523A1 (ja) * 2022-09-30 2024-04-04 ソニーセミコンダクタソリューションズ株式会社 光検出素子及び電子機器
US11962926B2 (en) 2020-08-14 2024-04-16 Alpsentek Gmbh Image sensor with configurable pixel circuit and method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11177892A (ja) * 1997-12-08 1999-07-02 Nikon Corp 動き検出用固体撮像装置
JP2014003462A (ja) * 2012-06-19 2014-01-09 Olympus Corp 画像処理装置、内視鏡装置及び孤立点ノイズ補正方法
CN105721772A (zh) * 2016-01-20 2016-06-29 天津师范大学 一种异步时域视觉信息成像方法
WO2017013806A1 (ja) * 2015-07-23 2017-01-26 オリンパス株式会社 固体撮像装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4982343A (en) * 1988-10-11 1991-01-01 Next, Inc. Method and apparatus for displaying a plurality of graphic images
JPH09129864A (ja) * 1995-10-30 1997-05-16 Canon Inc 半導体装置及びそれを用いた半導体回路、相関演算装置、信号処理システム
US6624849B1 (en) 1997-12-08 2003-09-23 Nikon Corporation Solid-state imaging apparatus for motion detection
US20130075590A1 (en) * 2011-09-28 2013-03-28 Truesense Imaging, Inc. Image sensors having multiple row-specific integration times
JP6274788B2 (ja) * 2013-08-28 2018-02-07 キヤノン株式会社 撮像装置、撮像システム及び撮像装置の駆動方法
US9986179B2 (en) 2014-09-30 2018-05-29 Qualcomm Incorporated Sensor architecture using frame-based and event-based hybrid scheme

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11177892A (ja) * 1997-12-08 1999-07-02 Nikon Corp 動き検出用固体撮像装置
JP2014003462A (ja) * 2012-06-19 2014-01-09 Olympus Corp 画像処理装置、内視鏡装置及び孤立点ノイズ補正方法
WO2017013806A1 (ja) * 2015-07-23 2017-01-26 オリンパス株式会社 固体撮像装置
CN105721772A (zh) * 2016-01-20 2016-06-29 天津师范大学 一种异步时域视觉信息成像方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3930312A1 (en) * 2020-06-26 2021-12-29 Alpsentek GmbH Delta image sensor with digital pixel storage
WO2021260102A1 (en) 2020-06-26 2021-12-30 Alpsentek Gmbh Delta image sensor with digital pixel storage
WO2021260121A1 (en) 2020-06-26 2021-12-30 Alpsentek Gmbh Delta image sensor with digital pixel storage with event output with magnitude and direction
WO2021260122A1 (en) 2020-06-26 2021-12-30 Alpsentek Gmbh Delta image sensor with digital pixel storage with long term interruptable operation
WO2021260106A1 (en) 2020-06-26 2021-12-30 Alpsentek Gmbh Delta image sensor with digital pixel storage
WO2021260105A1 (en) 2020-06-26 2021-12-30 Alpsentek Gmbh Delta image sensor with digital pixel storage using different ramps for storage and comparison
WO2021260116A1 (en) 2020-06-26 2021-12-30 Alpsentek Gmbh Delta image sensor with externally writeable digital pixel storage
US11962926B2 (en) 2020-08-14 2024-04-16 Alpsentek Gmbh Image sensor with configurable pixel circuit and method
WO2022152619A1 (en) * 2021-01-14 2022-07-21 Sony Semiconductor Solutions Corporation Dynamic vision sensor, method, and noise filtering circuit for a dynamic vision sensor
WO2024070523A1 (ja) * 2022-09-30 2024-04-04 ソニーセミコンダクタソリューションズ株式会社 光検出素子及び電子機器

Also Published As

Publication number Publication date
US11683606B2 (en) 2023-06-20
US20210400222A1 (en) 2021-12-23

Similar Documents

Publication Publication Date Title
US11863911B2 (en) Imaging system, method of controlling imaging system, and object recognition system
US11895398B2 (en) Imaging device and imaging system
WO2020080383A1 (ja) 撮像装置及び電子機器
WO2020105314A1 (ja) 固体撮像素子、および、撮像装置
WO2020196092A1 (ja) 撮像システム及び撮像システムの制御方法、並びに、物体認識システム
TWI788818B (zh) 攝像裝置及攝像方法
WO2022009664A1 (ja) 撮像装置及び撮像方法
US20220148432A1 (en) Imaging system
WO2019073726A1 (ja) 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器
WO2021256095A1 (ja) 撮像装置及び撮像方法
WO2021235323A1 (ja) 撮像装置及び撮像方法
WO2021153428A1 (ja) 撮像装置、電子機器及び撮像方法
WO2022065032A1 (ja) 撮像装置及び撮像方法
CN113647089B (zh) 成像系统
WO2024106169A1 (ja) 光検出素子及び電子機器
US20230108884A1 (en) Imaging device and imaging method
WO2022239345A1 (ja) 撮像素子、撮像装置及び撮像素子の制御方法
WO2022209256A1 (ja) 撮像素子、撮像装置及び撮像素子の制御方法
WO2022054742A1 (ja) 撮像素子及び撮像装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19873075

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19873075

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP