WO2020195103A1 - 回路基板及び、回路基板を含む電気接続箱の製造方法 - Google Patents

Abstract

回路基板は、並設された第１端子及び第２端子を含む電子部品が実装される回路基板であって、絶縁性の保持部材と、導電板と、チップ端子と、信号回路とを備え、前記導電板は、前記保持部材によって保持され、前記第１端子は、前記導電板に接合され、前記チップ端子は、前記保持部材の表面に形成された孔に篏合され、前記第２端子は、前記チップ端子に接合され、前記信号回路は、導電性ナノインクによって、前記保持部材の表面上に形成され、前記信号回路の端部は、前記チップ端子と接合してある。

Description

回路基板及び、回路基板を含む電気接続箱の製造方法

　本発明は、回路基板及び、回路基板を含む電気接続箱の製造方法に関する。
　本出願は、２０１９年３月２７日出願の日本出願第２０１９－０６０９３７号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用するものである。

　所定の配線パターン状に打ち抜いた金属板と高熱伝導性の複合絶縁材料とにより構成され、前記高熱伝導性の複合絶縁材料は前記金属板をこの金属板の少なくとも部品搭載部分を露出させた状態で一体化形成した電子部品搭載用放熱基板が知られている（例えば、特許文献１参照）。特許文献１の電子部品搭載用放熱基板（回路基板）を構成する金属板は、所定の配線パターン状に打ち抜くとともに少なくとも一部に折り曲げ加工あるいは絞り加工が施されている。

特開平０９－３２１３９５号公報

　本開示の一態様に係る回路基板は、並設された第１端子及び第２端子を含む電子部品が実装される回路基板であって、
　絶縁性の保持部材と、導電板と、チップ端子と、信号回路とを備え、
　前記導電板は、前記保持部材によって保持され、
　前記第１端子は、前記導電板に接合され、
　前記チップ端子は、前記保持部材の表面に形成された孔に篏合され、
　前記第２端子は、前記チップ端子に接合され、
　前記信号回路は、導電性ナノインクによって、前記保持部材の表面上に形成され、
　前記信号回路の端部は、前記チップ端子と接合してある。

実施の形態１に係る回路基板を含む電気接続箱の斜視図である。 導電板の構成を示す説明図である。 導電板と保持部材とが一体化した状態の斜視図である。 保持部材の実装板部にチップ端子及び信号回路が設けられた状態の平面図である。 チップ端子及び信号回路の接合部の説明図である。 回路基板を含む電気接続箱の平面図である。 回路基板の要部（Ａ－Ａ）の模式的断面図である。 回路基板の要部（Ｂ－Ｂ）の模式的断面図である。 電子部品が実装された状態でのチップ端子及び信号回路の接合部の説明図である。 回路基板を含む電気接続箱製造方法の説明図である。 回路基板を含む電気接続箱製造方法の説明図である。 回路基板を含む電気接続箱製造方法の説明図である。 回路基板を含む電気接続箱製造方法の説明図である。 回路基板を含む電気接続箱製造方法の説明図である。 回路基板を含む電気接続箱製造方法の説明図である。 回路基板を含む電気接続箱製造方法の説明図である。 回路基板を含む電気接続箱製造方法の説明図である。 回路基板を含む電気接続箱製造方法の説明図である。 回路基板を含む電気接続箱製造方法の説明図である。

本開示を実施するための形態

［本開示が解決しようとする課題］
　回路基板に搭載される電子部品の小型化に伴い、当該電子部品の端子間の距離、すなわち端子ピッチが狭小する傾向にあり、特許文献１の回路基板では、このように端子ピッチが狭小な電子部品を搭載することが困難となることが懸念される。

　本開示は、端子ピッチが狭小な電子部品を搭載することができる回路基板等を提供することを目的とする。

［本開示の効果］
　本開示の一態様によれば、端子ピッチが狭小な電子部品を搭載することができる回路基板等を提供することができる。

［本開示の実施形態の説明］
　最初に本開示の実施態様を列挙して説明する。また、以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。

（１）本開示の一態様に係る回路基板は、並設された第１端子及び第２端子を含む電子部品が実装される回路基板であって、
　絶縁性の保持部材と、導電板と、チップ端子と、信号回路とを備え、
　前記導電板は、前記保持部材によって保持され、
　前記第１端子は、前記導電板に接合され、
　前記チップ端子は、前記保持部材の表面に形成された孔に篏合され、
　前記第２端子は、前記チップ端子に接合され、
　前記信号回路は、導電性ナノインクによって、前記保持部材の表面上に形成され、
　前記信号回路の端部は、前記チップ端子と接合してある。

　本態様にあたっては、並設された第１端子及び第２端子を含む電子部品を回路基板に実装するにあたり、第１端子は導電板に接合し、第２端子はチップ端子に接合する。チップ端子と接合される信号回路は導電性ナノインクによって形成されているため、並設される第１端子及び第２端子の端子ピッチ（端子間の距離）が狭小な電子部品を実装した回路基板を提供することができる。導電板は保持部材により保持され、チップ端子及び導電性ナノインクによって形成された信号回路は、保持部材の表面に設けられる。保持部材は絶縁性であるため、導電板と、チップ端子及び信号回路との絶縁を担保することができる。

（２）本開示の一態様に係る回路基板は、前記孔の内周縁は、円形をなし、
　前記チップ端子は、円板であり、
　前記円板の外周縁が前記孔の内周縁に嵌り込んで、前記チップ端子は前記孔に篏合してある。

　本態様にあたっては、チップ端子は円形状の板であり、保持部材の表面に形成された孔の内周縁及び、孔の内周縁に対向するチップ端子の外周縁は、共に円形をなす。従って、回路基板の製造する際、チップ端子を孔に篏合する工程において、孔の内周縁に対するチップ端子の外周縁の回転角度を合わせることを不要とし、当該製造工程の効率化を図ることができる。

（３）本開示の一態様に係る回路基板は、前記チップ端子は、銅製又は銅を主成分とする合金製であり、
　前記導電性ナノインクは、銅ナノ粒子が液中分散した導電性銅ナノインクである。

　本態様にあたっては、チップ端子は銅製又は銅を主成分とする合金製（銅合金製）であるため、チップ端子及び導電性ナノインクによる信号回路は、電気的に接合される。すなわち、チップ端子の表面に導電性銅ナノインクを焼成させることで、チップ端子と導電性銅ナノインクにより形成される信号回路とは、電気的に接続され導通する。銅を主成分とする合金とは、Ｃ１９０２０，Ｃ１９７２０等の導電率が５０％ＩＡＣＳ（international annealed copper standard）以上の銅合金である。導電性ナノインクは、塗布乾燥させることにより銅ナノ粒子が緻密に並んだ薄膜が形成され、これを熱処理すると銅ナノ粒子特有の融点降下により銅ナノ粒子が融着し、金属結合を形成する。形成された銅ナノ粒子による金属結合と、銅性又は銅合金製のチップ端子とは、同種金属間による接合が行われるため、接合強度を向上させることができる。同種金属間による接合を行うことにより、当該接合部位において、チップ端子及び導電性ナノインクによる信号回路の線膨張係数を近似させることができ、熱衝撃に対する接合強度を向上させることができる。

（４）本開示の一態様に係る回路基板は、前記導電性ナノインクにより形成された前記信号回路の端部は、前記チップ端子上に設けられ、
　前記信号回路の端部には、欠落部が形成されており、
　前記チップ端子は、前記欠落部から露出している露出部を含み、
　前記露出部には、前記チップ端子と前記第２端子とを接合するための半田が塗布され、
　前記第２端子は、前記露出部に接合されている。

　本態様にあたっては、導電性ナノインクの半田に対する濡れ性が低い場合であっても、第２端子をチップ端子の露出部に接合することにより、第２端子及びチップ端子を直接接合し、接合強度を向上させることができる。

（５）本開示の一態様に係る回路基板は、前記欠落部によって前記信号回路の端部は、前記電子部品側に向けて開口した凹状をなし、
　前記開口の幅は、前記露出部に接合される前記第２端子の幅よりも広い。

　本態様にあたっては、欠落部が設けられた信号回路の端部の開口の幅は、露出部に接続される第２端子の幅よりも広いため、第２端子が信号回路の端部に重なることを防止して第２端子及びチップ端子の露出部とを接合し、接合強度を向上させることができる。

（６）本開示の一態様に係る回路基板は、前記導電板の一面には、前記一面から垂線方向に突出した凸部が設けられており、
　前記第１端子は、前記凸部上に接合されている。

　本態様にあたっては、導電板に設けられた凸部を、第１端子を実装する部位として用いることにより、導電板と第１端子との間に介在される他の接続部品（接続点）を不要とし、第１端子と導電板との間の電気抵抗を減少させ、通電時の発熱量を抑制することができる。

（７）本開示の一態様に係る回路基板を含む電気接続箱の製造方法は、回路基板を含む電気接続箱の製造方法であって、
　導電板を金型内に配置し、前記金型に樹脂を注入して、外枠及び実装板部を含む保持部材を形成すると共に、前記外枠内に前記導電板の少なくとも一部が収納されるように前記導電板と前記保持部材とを一体化する工程と、
　前記実装板部に設けられた孔にチップ端子及び第２チップ端子を圧入する工程と、
　前記実装板部上に導電性ナノインクによって、前記チップ端子及び前記第２チップ端子を電気的に接続する信号回路を印刷する工程と、
　前記導電板の所定の領域及び前記チップ端子に半田ペーストを塗布する工程と、
　前記半田ペーストが塗布された前記導電板の所定の領域及び前記チップ端子の夫々に、電子部品の第１端子及び第２端子の夫々を位置合わせして前記電子部品を載置し、リフロー炉により半田付けする工程と、
　前記外枠内に前記電子部品を制御するための制御回路基板を収納し、前記外枠の両端の開口部を塞ぐように上蓋及びヒートシンクを固定する工程と
　を含む。

　本態様にあたっては、端子ピッチが狭小な電子部品を搭載することができる回路基板を含む電気接続箱を提供することができる。

［本開示の実施形態の詳細］
　本開示の実施態様に係る回路基板１及び回路基板１を含む電気接続箱１００の製造方法の具体例を以下に図面を参照しつつ説明する。なお、本開示はこれらの例示に限定されるものではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

（実施形態１）
　図１は、実施の形態１に係る回路基板１を含む電気接続箱１００の斜視図である。図１においては、回路基板１を説明するにあたり、電気接続箱１００の上蓋１０２及び制御回路基板１０１（図１４参照）を取り外した状態を示している。電気接続箱１００には、回路基板１が収納されている。回路基板１は、保持部材２、電子部品５、導電板３、第２導電板４、コネクタ端子１０５及び基板接続用コネクタ１０６を含む。

　保持部材２は、電気接続箱１００の外郭を構成する矩形状の外枠２１と、信号回路６が形成される実装板部２２とを含み、導電板３、第２導電板４及びコネクタ端子１０５を保持する。実装板部２２、導電板３及び第２導電板４により、回路基板１の基部が構成される。実装板部２２の表面には、電子部品５、チップ端子７及び第２チップ端子８が実装され、チップ端子７と第２チップ端子８との間には信号回路６が形成してある。複数の電子部品５は、回路基板１上に並設されており、当該複数の電子部品５は、導電板３及び第２導電板４を跨ぐように配置（実装）されている。複数の電子部品５夫々は、信号回路６により基板接続用コネクタ１０６に接続されている。

　基板接続用コネクタ１０６に接続された制御回路基板１０１（図１４参照）は、電子部品５を制御するための制御信号を、基板接続用コネクタ１０６を介して出力し、出力された制御信号は、例えば半導体スイッチ等の電子部品５に入力される。制御信号を受信した電子部品５（半導体スイッチ）は、スイッチを閉（オン）とすることにより、導電板３と第２導電板４との間を通電させる。このように構成される回路基板１を含む電気接続箱１００は、例えば車両に搭載されたリチウム電池等の蓄電装置（図示せず）と車載負荷（図示せず）の間に介在され、車両用の給電装置として用いられる。

　図２は、導電板３の構成を示す説明図である。上述のごとく、回路基板１は、導電部材として、導電板３及び第２導電板４を含む。図２は、保持部材２を除いた状態での導電板３及び第２導電板４を示すものである。

　導電板３は、例えば純銅又は銅合金（銅等）の導電性の良い金属製であり、バスバと称される。導電板３は表面にニッケルメッキが施されたものであってもよい。導電板３は、平面視にて凸形状をなし、肉厚部３２と、肉厚部３２よりも板厚が小さい肉薄部３３を含む。

　肉厚部３２には、凸形状における突出片部が形成されており、突出片部の中央部には孔が設けられている。図１に示すごとく、突出片部は、外枠２１から外部に突出するように設けられ、電気接続箱１００を車両に搭載するにあたり、他の電気部品と電気的に接続するための締結部として用いられる。

　肉薄部３３は矩形状となし、肉薄部３３の短手方向長辺側の端縁側には、肉薄部３３の表面から垂線方向に突出した複数の凸部３１が並設されている。複数の凸部３１夫々は矩形をなし、凸部３１の短手方向の端縁（凸部３１の長辺）は、肉薄部３３の短手方向の端縁（肉薄部３３の長辺）に沿うように、複数の凸部３１夫々は、肉薄部３３の表面に設けられている。詳細は後述するが、凸部３１は電子部品５の端子を実装する部位として用いられる。

　肉厚部３２の板厚（板幅）の大きさと、肉薄部３３及び凸部３１の板厚（板幅）の合計値の大きさは、同じである。すなわち、肉厚部３２の表面と、凸部３１の上面（表面）とは、同一平面上に位置し、いわゆる面一の形態を構成する。

　第２導電板４は、例えば銅等の導電性の良い金属製であり、導電板３と同じ材質であることが望ましい。第２導電板４は表面にニッケルメッキが施されたものであってもよい。第２導電板４は、導電板３と同様に凸形状をなし、凸形状における突出片部の中央部には孔が設けられている。第２導電板４の突出片部も、導電板３と同様に外枠２１から外部に突出するように設けられ、電気接続箱１００を車両に搭載するにあたり他の電気部品と電気的に接続するための締結部として用いられる。

　導電板３及び第２導電板４は、突出片部が設けられていない長手方向の側面夫々を対向させて、配置されている。すなわち、導電板３の突出片部が設けられていない長手方向の側面と、第２導電板４の突出片部が設けられていない長手方向の側面との間には、隙間が形成されている。当該隙間によって、導電板３及び第２導電板４は、非接触状態となるように配置されている。当該隙間には保持部材２を構成する樹脂が充填され、導電板３及び第２導電板４の絶縁が担保される。導電板３の肉厚部３２の表面と、第２導電板４の表面とは、同一平面上に位置し、いわゆる面一の形態を構成する。

　図３は、導電板３と保持部材２とが一体化した状態の斜視図である。導電板３、第２導電板４及びＬ字状の２つのコネクタ端子１０５は、絶縁性を有する樹脂により構成された保持部材２により保持される。

　導電板３及び第２導電板４は図２に示すような配置形態にて金型内に固定され、金型内には更にコネクタ端子１０５が固定されており、当該金型に保持部材２の材料となる樹脂が射出成形されるインサート成型により、導電板３、第２導電板４、コネクタ端子１０５及び保持部材２（実装板部２２）が一体化した回路基板１（バスバインサート基板）が構成される。

　保持部材２は、絶縁性の樹脂から成形され、当該樹脂は、例えばＰＰＳ（ポリネニレンサルファイド）等の熱可塑性樹脂である。保持部材２は、外枠２１及び実装板部２２を含む。

　外枠２１は、矩形状の枠体をなし、電気接続箱１００の外郭をなす。外枠２１の内側に、導電板３、第２導電板４及び実装板部２２から構成される回路基板１が位置するものとなる。

　実装板部２２は、矩形状をなし、導電板３の肉厚部３２と、第２導電板４との間に設けられている。すなわち、実装板部２２は、導電板３の肉薄部３３の表面に覆うように積層されている。従って、実装板部２２の表面の形状及び面積は、導電板３の肉薄部３３の表面の形状及び面積と同一である。導電板３の肉薄部３３に突設された凸部３１の上面（表面）は、露出するように実装板部２２の肉厚は設定されている。従って、導電板３の肉厚部３２の表面、実装板部２２の表面、導電板３の肉薄部３３に突設された凸部３１の上面（表面）及び、第２導電板４の表面は、同一平面上に位置し、いわゆる面一の形態を構成する。

　実装板部２２の表面には、複数の嵌合孔２２１が設けられている。嵌合孔２２１は、チップ端子７が篏合される嵌合孔２２１と、第２チップ端子８が篏合される嵌合孔２２１を含む。

　チップ端子７が篏合される嵌合孔２２１夫々は、並設された凸部３１の間に設けられている。すなわち、凸部３１と当該嵌合孔２２１は、実装板部２２の長手方向に沿って、交互となるように並設されている。嵌合孔２２１の内周縁は円形をなす。嵌合孔２２１の内周縁の直径は、隣接する凸部３１の短手方向の長さよりも小さい。

　第２チップ端子８が篏合される嵌合孔２２１は、実装板部２２の長手方向の端部側（短辺夫々の近傍）に、短手方向（短辺）に沿うように並設されている。第２チップ端子８が篏合される嵌合孔２２１の内周縁は円形をなし、内周縁の直径は、チップ端子７が篏合される嵌合孔２２１の直径と同一である。

　外枠２１の外周面には筒状のコネクタハウジング２３が設けられている。コネクタハウジング２３が設けられた外枠２１の場所には、コネクタ端子１０５を挿通するための穴が設けられ、コネクタ端子１０５は、外枠２１を貫通するようにコネクタハウジング２３の内部に設けられ、外枠２１の内外における電気的接続を可能としている。

　図４は、保持部材２の実装板部２２にチップ端子７及び信号回路６が設けられた状態の平面図である。実装板部２２には、チップ端子７、第２チップ端子８及び信号回路６が設けられている。チップ端子７は、実装板部２２の長手方向（長辺）に沿って並設された嵌合孔２２１に篏合される。第２チップ端子８は、実装板部２２の短手方向（短辺）に沿って並設された嵌合孔２２１に篏合される。

　チップ端子７及び第２チップ端子８は、銅等の導電性の良い金属製の円形の板（円板）により構成される。当該円板の外径は嵌合孔２２１の内径と同一又は、円板の外径は嵌合孔２２１の内径より若干大きく、チップ端子７及び第２チップ端子８（円板）を嵌合孔２２１に圧入することにより嵌め込み、篏合するものであってもよい。又は、チップ端子７及び第２チップ端子８を嵌合孔２２１に挿入して嵌め込み、例えば超音波溶着により固着するものであってもよい。チップ端子７は電子部品５側の端子として機能し、第２チップ端子８は電子部品５に制御信号を出力する制御部品が搭載される制御回路基板１０１側の端子として機能する。

　実装板部２２には、チップ端子７及び第２チップ端子８を電気的に接続するための信号回路６が設けられている。チップ端子７と、当該チップ端子７に対応する第２チップ端子８（当該チップ端子７に接続される電子部品５への制御信号が入力される第２チップ端子８）とは、実装板部２２の表面に印刷（形成）された信号回路６によって、電気的に接続され、導通する。

　信号回路６は、例えば導電性銅ナノインクにより形成されるものであり、すなわち導電性銅ナノインクを実装板部２２の表面に印刷することにより形成される。導電性銅ナノインクとは、数から数十ナノメートルの銅ナノ粒子が液中分散したものである。導電性銅ナノインクを実装板部２２の表面に印刷（塗布乾燥）させると、銅ナノ粒子が緻密に並んだ薄膜を得ることができる。当該薄膜（塗布膜）となった銅ナノ粒子を熱処理すると、ナノ粒子特有の融点降下によって粒子同士が融着し、金属結合を形成する。これにより、銅ナノインクによって得られる塗布膜は、金属箔（銅箔）に近いものとなる。導電性銅ナノインクの具体的な成分、組成は、例えば国際公開番号（ＷＯ２０１６／１９９８１１）の再公表公報によるものであってもよい。導電性銅ナノインクにより実装板部２２の表面に印刷（形成）された信号回路６は、Ｌ字をなし、チップ端子７及び第２チップ端子８を電気的に接続する。信号回路６の端部６１夫々は、チップ端子７及び第２チップ端子８の場所に位置する。

　図５は、チップ端子７及び信号回路６の接合部の説明図である。図５は、図４における信号回路６の端部６１夫々を拡大したものである。導電性銅ナノインクにより形成された信号回路６の夫々の端部６１は、円形状において欠落部６２を有する形状をなしている。円状をなす端部６１の直径は、チップ端子７及び第２チップ端子８の外径（直径）と略同一となるように、信号回路６が形成されている。従って、円状をなす信号回路６の端部６１は、チップ端子７及び第２チップ端子８を、実装板部２２の表面側から覆うように設けられている。円状をなす信号回路６の端部６１には、欠落部６２（切り欠き部）が形成されている。信号回路６の端部６１は、当該欠落部６２により電子部品５側に開口する凹状（コ状／Ｃ状）をなしている。

　上述のごとく、信号回路６の端部６１は、チップ端子７及び第２チップ端子８を覆うように設けられているが、当該欠落部６２によって、チップ端子７及び第２チップ端子８は、実装板部２２の表面側に対し露出する露出部７１を含む。詳細は後述するが、チップ端子７及び第２チップ端子８の露出部７１には、半田ペースト９が塗布される。

　図６は、回路基板１を含む電気接続箱１００の平面図である。図６は、電子部品５が実装された状態を示すものであり、図１に示す回路基板１を含む電気接続箱１００の平面図に相当する。第２導電板４及び実装板部２２を跨ぐように複数の電子部品５が、実装板部２２の長手方向に沿って並設されている。

　電子部品５は、電気回路がパッケージ（内包）された矩形状の外周器５４及び、外周器５４の周縁部から突出して設けられた第１端子５１、第２端子５２及び第３端子５３を備え、例えばｎ型ＦＥＴ（Field effect transistor）である。第１端子５１及び第２端子５２は、外周器５４の同じ縁部（辺、側面）から突出し、並設してある。電子部品５がｎ型ＦＥＴである場合、第１端子５１はソース端子に相当し、第２端子５２はゲート端子に相当し、第３端子５３はドレイン端子に相当する（図９参照）。第１端子５１（ソース端子）は、導電板３（出力側バスバ）の凸部３１の上面（表面）に半田ペースト９により接合される。第２端子５２（ゲート端子）は、チップ端子７の露出部７１に半田ペースト９により接合される。第３端子５３（ドレイン端子）は、第２導電板４（入力側バスバ）の表面に半田ペースト９により接合される。

　第２チップ端子８は、実装板部２２の長手方向の端部側（短辺夫々の近傍）に設けられた基板接続用コネクタ１０６と電気的に接続される。第２チップ端子８も、チップ端子７と同様に露出部７１を含み、第２チップ端子８の露出部７１と基板接続用コネクタ１０６とが半田ペースト９により接合される。

　図７は、回路基板１の要部（Ａ－Ａ）の模式的断面図である。図７は、図６における（Ａ－Ａ）断面を模式的に示すものであり、チップ端子７を含む模式的断面図である。チップ端子７は、実装板部２２に設けられた嵌合孔２２１に嵌め込まれて、篏合されている。

　第２導電板４の表面（上面）、チップ端子７の表面（上面）、実装板部２２の表面及び、導電板３の肉厚部３２の表面（上面）は、同一平面上に位置し、いわゆる面一の形態を構成する。実装板部２２を構成する樹脂、すなわち保持部材２の樹脂は、第２導電板４及び導電板３の隙間に充填されている。

　第２導電板４の裏面（下面）、第２導電板４及び導電板３の隙間に充填された樹脂の裏面（第２導電板４の裏面側に露出している面）及び、導電板３の肉薄部３３の裏面（下面）は、同一平面上に位置し、いわゆる面一の形態を構成する。

　電子部品５は、実装板部２２の表面側（回路基板１の基部の表面側）に、電子部品５の外周器５４が第２導電板４及びチップ端子７を跨ぐように実装されている。電子部品５がｎ型ＦＥＴである場合、電子部品５（ｎ型ＦＥＴ）の第２端子５２（ゲート端子）は、チップ端子７上に載置され、チップ端子７と接合している。上述のごとくチップ端子７の露出部７１には、半田ペースト９が塗布されており、第２端子５２とチップ端子７とは、半田ペースト９により接合されている。電子部品５（ｎ型ＦＥＴ）の第３端子５３（ドレイン端子）は、第２導電板４（入力側バスバ）の表面上に載置され、当該表面上に塗布された半田ペースト９により、第３端子５３と第２導電板４とは、接合されている。

　実装板部２２の表面には、複数の信号回路６が導電性銅ナノインクによって形成されている。チップ端子７と信号回路６の端部６１とは、信号回路６を形成する導電性銅ナノインクが焼成することにより固着してある。チップ端子７の表面に導電性銅ナノインクを焼成させることで、チップ端子７と導電性銅ナノインクにより形成される信号回路６とが、電気的に接続され導通する。

　図８は、回路基板１の要部（Ｂ－Ｂ）の模式的断面図である。図８は、図６における（Ｂ－Ｂ）断面を模式的に示すものであり、凸部３１を含む模式的断面図である。図７と共通する部位についての説明は省略する。

　電子部品５は、実装板部２２の表面側（回路基板１の基部の表面側）に、電子部品５の外周器５４が第２導電板４及び導電板３の凸部３１を跨ぐように実装されている。電子部品５（ｎ型ＦＥＴ）の第１端子５１（ソース端子）は、導電板３の凸部３１の上面上（表面上）に載置され、当該表面上に塗布された半田ペースト９により、第１端子５１と導電板３とは、接合されている。

　図９は、電子部品５が実装された状態でのチップ端子７及び信号回路６の接合部の説明図である。図９は、図６における信号回路６の端部６１と、チップ端子７との接合部を拡大したものである。上述のごとく、信号回路６の端部６１は、円形状において欠落部６２を有する形状をなし、チップ端子７の表面の一部を覆うように形成されている。すなわち、チップ端子７に接合される信号回路６の端部６１には、その一部が切り欠かれた欠落部６２（切り欠き部）が設けられている。欠落部６２は、電子部品５側に設けられている。従って、信号回路６の端部６１は、欠落部６２により、電子部品５側に向けて開口する凹状（コ状／Ｃ状）をなしている。

　欠落部６２から露出するチップ端子７の露出部７１は、電子部品５側に形成される。チップ端子７の露出部７１には半田ペースト９が塗布されるところ、欠落部６２により信号回路６の端部６１に凹状（コ状／Ｃ状）の開口を形成することにより、露出部７１に塗布された半田ペースト９が露出部７１から流れ出ることを抑制することができる。信号回路６の端部６１において、当該欠落部６２により欠落した以外の領域である残部が、チップ端子７と接合し、信号回路６及びチップ端子７が電気的に接続している。

　本実施形態にて、信号回路６の端部６１は、欠落部６２により電子部品５側に向けて開口した凹状（Ｃ状）をなすとしたが、これに限定されない。欠落部６２は、円形をなす信号回路６の端部６１に設けられた孔であってもよい。端部６１に設けられた孔によって形成された欠落部６２からは、チップ端子７の表面が露出し、当該露出している部分が、チップ端子７の露出部７１に相当する。信号回路６の端部６１に設けられた孔（欠落部６２）の内周縁の形状は、チップ端子７の露出部７１の外周縁の形状と同じとなる。チップ端子７の露出部７１には半田ペースト９が塗布されるところ、信号回路６の端部６１の欠落部６２を孔により形成することにより、チップ端子７の露出部７１は外周縁（閉ループ）により囲まれた形態となり、塗布された半田ペースト９が露出部７１から流れ出ることを抑制することができる。

　本実施形態にて、信号回路６の端部６１は、円形をなしチップ端子７を覆うように形成されているとしたが、これに限定されない。信号回路６の端部６１は、矩形等の多角形であってもよく、チップ端子７の表面を覆うように形成されていればよい。

　電子部品５（ｎ型ＦＥＴ）の第２端子５２（ゲート端子）は、矩形状をなし、チップ端子７の露出部７１上に載置してある。第２端子５２（ゲート端子）の短手方向（外周器５４からの突出方向）の幅は、信号回路６の端部６１に形成された開口の幅よりも小さくしてある。従って、第２端子５２（ゲート端子）を開口の内側に載置することができ、すなわち信号回路６の端部６１に重なることなく、第２端子５２（ゲート端子）をチップ端子７の露出部７１に載置することができる。

　チップ端子７の露出部７１には、半田ペースト９が塗布されており、チップ端子７と第２端子５２（ゲート端子）とは、半田ペースト９により接合される。第２端子５２（ゲート端子）及びチップ端子７との接合部をこのような接合形態とすることにより、第２端子５２（ゲート端子）と信号回路６とを半田ペースト９により接合することを不要とすることができる。本実施形態のように信号回路６を導電性銅ナノインクで形成する場合、導電性銅ナノインクがフラックスとして機能する成分を含んでいない場合、導電性銅ナノインクの半田に対する濡れ性は低いものとなる。しかしながら、導電性銅ナノインクで形成した信号回路６の端部６１に欠落部６２を設け、当該欠落部６２から露出したチップ端子７の露出部７１と第２端子５２（ゲート端子）とを半田ペースト９で接合することにより接合力を担保することができる。

　本実施形態によれば、チップ端子７と接合される信号回路６は導電性銅ナノインクによって形成されているため、並設される第１端子５１及び第２端子５２の端子ピッチ（端子間の距離）が狭小な電子部品５を実装した回路基板１を提供することができる。

　電子部品５がｎ型ＦＥＴである場合、制御信号が入力される第２端子５２（ゲート端子）を、チップ端子７を介して導電性銅ナノインクによって形成した信号回路６と電気的に接続することにより、第２端子５２（ゲート端子）用のバスバを不要とすることができる。チップ端子７及び信号回路６の端部６１の大きさは、バスバ等の板部材と比較すると小さい。従って、導電板３（出力バスバ）に接合される第１端子５１（ソース端子）と、チップ端子７に接合される第２端子５２（ゲート端子）との端子ピッチが小さい電子部品５を、導電板３及び第２導電板４を用いてインサート成型した回路基板１（バスバインサート基板）に実装することができる。

　チップ端子７は円形状の板であり、チップ端子７が嵌め込まれる嵌合孔２２１も円形をなす。従って、回路基板１の製造する際、チップ端子７を嵌合孔２２１に圧入する工程において、孔の内周縁に対するチップ端子７の外周縁の回転角度を合わせることを不要とし、当該製造工程の効率化を図ることができる。

　導電性銅ナノインクにより印刷（形成）された信号回路６の端部６１は、チップ端子７の表面を覆うように設けられ、信号回路６の端部６１には、欠落部６２が設けられている。当該欠落部６２により、信号回路６の端部６１は、電子部品５側に向けて開口した凹状をなしている。従って、欠落部６２によりチップ端子７の表面には、導電性銅ナノインクが印刷されていない露出部７１が、形成されている。チップ端子７と第２端子５２とを接合するための半田ペースト９は、露出部７１に塗布されているため、導電性銅ナノインク（導電性ナノインク）の半田に対する濡れ性が低い場合であっても、第２端子５２及びチップ端子７を直接、半田ペースト９により接合し、接合強度を向上させることができる。

　導電板３に設けられた凸部３１を、第１端子５１を実装する部位として用いることにより、導電板３と第１端子５１との間に介在される他の接続部品（接続点）を不要とし、電子部品５の第１端子５１と導電板３との間の電気抵抗を減少させ、通電時の発熱量を抑制することができる。

　図１０、図１１、図１２、図１３及び図１４は、回路基板１を含む電気接続箱１００の製造方法の説明図である。実施形態１に係る回路基板１を含む電気接続箱１００の製造方法について、図１０、図１１、図１２、図１３及び図１４に基づき、以下に説明する。

　まず、導電板３（出力バスバ）及び第２導電板４（入力バスバ）の側面（端縁）を対向させ、側面間の間隔を開けて、この順番で並設する（図１０参照）。導電板３及び第２導電板４は、例えば板厚が２ｍｍから３ｍｍの純銅又は銅合金の板材を切削又はプレス加工により生成する。導電板３及び第２導電板４の表面には、ニッケルメッキが施されたものであってもよい。導電板３の表面の短手方向の端縁側には、例えば切削又はプレス加工により凸部３１が設けられている。導電板３は、凸部３１がもうけられている端縁を、第２導電板４の短手方向の端縁に対向してある。更にコネクタ端子１０５を用意する。

　次に、導電板３、第２導電板４及びコネクタ端子１０５をインサート成型用金型内に配置し、射出成型機にて一体成形する。成形樹脂は、例えばＰＰＳ（ポリフェニレンサウファイド）等の耐熱性の高い熱可塑性樹脂を用いる（図１１参照）。ケース状となるように電気接続箱１００の外郭をなす外枠２１が成形される。導電板３の凸部３１の上面（表面）、導電板３の肉厚部３２の表面及び第２導電板４の表面を露出させる共に、これら表面夫々と、導電板３の肉薄部３３の表面上に樹脂により形成された実装板部２２の表面（実装面）とが、同一平面上（面一）となるように実装板部２２が形成される。このように同一平面上に形成された導電板３、第２導電板４及び実装板部２２により、回路基板１（バスバインサート基板）の基部が構成される。実装板部２２の表面には、複数の嵌合孔２２１が形成される。これら複数の嵌合孔２２１は、後に搭載される電子部品５の第２端子５２の位置又は基板接続用コネクタ１０６の位置に合わせて形成される。

　次に、純銅又は銅合金製のチップ端子７を、実装板部２２に形成された嵌合孔２２１に圧入し、チップ端子７を嵌合孔２２１に嵌合する（図１２、図１３参照）。当該篏合工程において、超音波振動圧入機を用いてチップ端子７を嵌合孔２２１に圧入し、実装板部２２に固着するものであってもよい。チップ端子７の上面（表面）が、実装板部２２の表面と同一平面上（面一）となるようにチップ端子７は嵌合孔２２１に圧入される。チップ端子７は円形の板であり、嵌合孔２２１の内周縁も円形であるため、チップ端子７を嵌合孔２２１に圧入するにあたり、嵌合孔２２１の内周縁に対し、チップ端子７の外周縁の角度を合わせることを不要とし、篏合工程の所要時間を低減させることができる。

　次に、スクリーン印刷機を用いて、樹脂により形成された実装板部２２の表面（実装面）に、導電性銅ナノインクを信号回路６の形状に印刷する（図１４参照）。導電性銅ナノインクは、焼成で溶融して導電性を発現する特徴を有し、銅等の金属は超微粒子化により劇的に融点が低下する。従って、１２０℃程度の温度で焼成することで銅配線が形成され、電気的接合が可能な信号回路６が形成される。

　チップ端子７上の導電性銅ナノインク（信号回路６の端部６１）は、チップ端子７の表面の一部を覆うように印刷される。チップ端子７上の導電性銅ナノインクの形状（信号回路６の端部６１の形状）を、第２導電板４側に向かって開口する凹状（コ状／Ｃ状）となるように導電性銅ナノインクを印刷する（図５参照）。導電性銅ナノインクが印刷されていないチップ端子７の表面の領域により、チップ端子７の露出部７１が形成される。

　チップ端子７上において、導電性銅ナノインクが印刷されていない領域は、信号回路６の端部６１における欠落部６２に相当する。チップ端子７上において、導電性銅ナノインクが印刷されている領域は、信号回路６の端部６１における残部（チップ端子７の表面の一部を覆う領域）に相当する。すなわち、信号回路６の端部６１における残部と、チップ端子７とが接合することにより、信号回路６及びチップ端子７は電気的に接続される。

　第２チップ端子８上の導電性銅ナノインク（信号回路６の端部６１）は、チップ端子７と同様に、第２チップ端子８の表面の一部を覆うように印刷される。第２チップ端子８上の導電性銅ナノインクの形状（信号回路６の端部６１の形状）を、信号回路６の配線方向とは逆に向かって開口する凹状（コ状／Ｃ状）となるように導電性銅ナノインクを印刷する（図５参照）。チップ端子７と同様に、導電性銅ナノインクが印刷されていない第２チップ端子８の表面の領域により、第２チップ端子８の露出部７１が形成される。

　次に、チップ端子７の露出部７１、導電板３の凸部３１の上面の所定箇所、及び第２導電板４の上面の所定箇所に、半田ペースト９が塗布される（図１５参照）。塗布された半田ペースト９上に、夫々の端子（５１，５２，５３）が載置されるように複数の電子部品５（図面上は７つ）を並設し、これら電子部品５夫々が、第２導電版及び導電板３の凸部３１を跨ぐように実装する。従って、複数の電子部品５は、実装板部２２と第２導電板４との境界線に沿うように並設される。

　電子部品５は、例えばｎ型ＦＥＴ等の半導体スイッチである。電子部品５がｎ型ＦＥＴである場合、第１端子５１（ソース端子）を導電板３の凸部３１における半田ペースト９が塗布された領域に載置する。第２端子５２（ゲート端子）をチップ端子７の露出部７１における半田ペースト９が塗布された領域に載置する。第３端子５３（ドレイン端子）を第２導電板４における半田ペースト９が塗布された領域に載置する。

　更に、夫々の基板接続用コネクタ１０６を実装板部２２の長手方向の端部側（短辺の近傍）に設けられた第２チップ端子８に位置合わせして、実装板部２２の表面上に実装する。複数の電子部品５及び基板接続用コネクタ１０６が実装された状態となったものをリフロー炉にて、半田付けを行う。これにより、電子部品５が実装された回路基板１（バスバインサート基板）を内包（収納）する電気接続箱１００が生成される（図１６参照）。

　次に、マイコン等を搭載した制御回路基板を、外枠２１の内側に嵌め込み、制御回路基板の端子（図示せず）とコネクタ端子１０５とを半田により接合し、電気的に接続する（図１７参照）。制御回路基板を外枠２１の内側に嵌め込むことにより、制御回路基板上に設けられた信号用端子を基板接続用コネクタ１０６と接合し、制御回路基板から出力される制御信号となる電圧（デューティ）は、電子部品５（ｎ型ＦＥＴ）の第２端子５２（ゲート端子）に印加（入力）される。制御回路基板の端子とコネクタ端子１０５とを半田により接合することより、電気接続箱１００の外部から送信された信号が制御回路基板に入力され、当該信号を受信した制御回路基板上のマイコンは、電子部品５に制御信号を出力し電子部品５（ｎ型ＦＥＴ）のオンオフ動作を可能とすることができる。

　次に、アルミニウム等の伝熱性の高い金属を用いたヒートシンク１０３を、ネジにより保持部材２に固定する（図１８参照）。ヒートシンク１０３の表面には、薄板状又はシート状の放熱材１０４（伝熱促進材）が設けられている。放熱材１０４は絶縁性を有し、ヒートシンク１０３と、導電板３及び第２導電板４とを絶縁しつつ、これらを接触させて熱的に接続する。ヒートシンク１０３を保持部材２に固定するにあたり、放熱材１０４の表面と、導電板３及び第２導電板４の裏面とを接触させて、ヒートシンク１０３は、ネジにより保持部材２に固定される。放熱材１０４は、ヒートシンク１０３と、導電板３及び第２導電板４との間に介在しており、導電板３及び第２導電板４と、ヒートシンク１０３とは、放熱材１０４を介して熱的に接続されている。従って、電子部品５等にて発生した熱を導電板３及び第２導電板４を介してヒートシンク１０３に伝熱し、放熱性を向上させることができる。

　次に、上蓋１０２を保持部材２に固定する（図１８参照）。上蓋１０２を導電板３及び第２導電板４の表面側から被せるように保持部材２に固定することにより、電気接続箱１００が完成する。（図１９参照）

 本製造方法によれば、端子ピッチが狭小な電子部品５を搭載することができる回路基板１を含む電気接続箱１００を効率的に製造することができる。

　電子部品５がｎ型ＦＥＴ等の半導体スイッチである場合、第２端子５２（ゲート端子）を接続するためのバスバに代わり、実装板部２２の上に導電性銅ナノインクを印刷して形成した金属膜を用いる。これにより、第１端子５１（ソース端子）を接続する導電板３（出力バスバ）と近接して、第２端子５２（ゲート端子）に接続する信号回路６の端部６１を配置することができる。従って、インサート成型により生成される回路基板１（バスバインサート基板）に端子間ピッチの狭い電子部品５を実装することができ、高密度実装により小型化した電気接続箱１００を製造することができる。

　今回開示された実施形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本開示の範囲は、上記した意味ではなく、請求の範囲によって示され、請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。

　１　回路基板
　２　保持部材
　２１　外枠
　２２　実装板部
　２２１　嵌合孔（孔）
  ２３　コネクタハウジング
　３　導電板（出力バスバ）
　３１　凸部
　３２　肉厚部
　３３　肉薄部
　４　第２導電板（入力バスバ）
　５　電子部品（ｎ型ＦＥＴ）
　５１　第１端子（ソース端子）
　５２　第２端子（ゲート端子）
　５３　第３端子（ドレイン端子）
　５４　外周器
　６　信号回路
　６１　端部
　６２　欠落部
　７　チップ端子
　７１　露出部
　８　第２チップ端子
　９　半田ペースト
　１００　電気接続箱
　１０１　制御回路基板
　１０２　上蓋
　１０３　ヒートシンク
　１０４　放熱材
　１０５　コネクタ端子
　１０６　基板接続用コネクタ
 

Claims (7)

1. 　並設された第１端子及び第２端子を含む電子部品が実装される回路基板であって、
   　絶縁性の保持部材と、導電板と、チップ端子と、信号回路とを備え、
   　前記導電板は、前記保持部材によって保持され、
   　前記第１端子は、前記導電板に接合され、
   　前記チップ端子は、前記保持部材の表面に形成された孔に篏合され、
   　前記第２端子は、前記チップ端子に接合され、
   　前記信号回路は、導電性ナノインクによって、前記保持部材の表面上に形成され、
   　前記信号回路の端部は、前記チップ端子と接合してある
   　回路基板。
2. 　前記孔の内周縁は、円形をなし、
   　前記チップ端子は、円板であり、
   　前記円板の外周縁が前記孔の内周縁に嵌り込んで、前記チップ端子は前記孔に篏合してある
   　請求項１に記載の回路基板。
3. 　前記チップ端子は、銅製又は銅を主成分とする合金製であり、
   　前記導電性ナノインクは、銅ナノ粒子が液中分散した導電性銅ナノインクである
   　請求項１又は請求項２に記載の回路基板。
4. 　前記導電性ナノインクにより形成された前記信号回路の端部は、前記チップ端子上に設けられ、
   　前記信号回路の端部には、欠落部が形成されており、
   　前記チップ端子は、前記欠落部から露出している露出部を含み、
   　前記露出部には、前記チップ端子と前記第２端子とを接合するための半田が塗布され、
   　前記第２端子は、前記露出部に接合されている
   　請求項１から請求項３のいずれか一項に記載の回路基板。
5. 　前記欠落部によって前記信号回路の端部は、前記電子部品側に向けて開口した凹状をなし、
   　前記開口の幅は、前記露出部に接合される前記第２端子の幅よりも広い
   　請求項４に記載の回路基板。
6. 　前記導電板の一面には、前記一面から垂線方向に突出した凸部が設けられており、
   　前記第１端子は、前記凸部上に接合されている
   　請求項１から請求項５のいずれか一項に記載の回路基板。
7. 　回路基板を含む電気接続箱の製造方法であって、
   　導電板を金型内に配置し、前記金型に樹脂を注入して、外枠及び実装板部を含む保持部材を形成すると共に、前記外枠内に前記導電板の少なくとも一部が収納されるように前記導電板と前記保持部材とを一体化する工程と、
   　前記実装板部に設けられた孔にチップ端子及び第２チップ端子を圧入する工程と、
   　前記実装板部上に導電性ナノインクによって、前記チップ端子及び前記第２チップ端子を電気的に接続する信号回路を印刷する工程と、
   　前記導電板の所定の領域及び前記チップ端子に半田ペーストを塗布する工程と、
   　前記半田ペーストが塗布された前記導電板の所定の領域及び前記チップ端子の夫々に、電子部品の第１端子及び第２端子の夫々を位置合わせして前記電子部品を載置し、リフロー炉により半田付けする工程と、
   　前記外枠内に前記電子部品を制御するための制御回路基板を収納し、前記外枠の両端の開口部を塞ぐように上蓋及びヒートシンクを固定する工程と
   　を含む回路基板を含む電気接続箱の製造方法。
    

Images