WO2020189007A1 - 表示装置 - Google Patents

Abstract

表示装置（１）は、表示領域（Ａ）、及び表示領域（Ａ）よりも外側の周辺領域（Ｂ）を有する第１基板（ＳＵＢ１）と、表示領域（Ａ）に設けられて、画素に接続されて画素に信号を供給する配線と、周辺領域（Ｂ）に設けられる出力端子（Ｔ０）（第１端子）及びスイッチ端子（ＴＢ）（第２端子）と、表示領域（Ａ）の第１方向（Ｙ１）側の周辺領域（Ｂ）である第１周辺領域（Ｂ１）に設けられ、配線に接続されてドライバＩＣが接続可能なドライバ端子（Ｄ）と、第１周辺領域（Ｂ１）内の、ドライバ端子（Ｄ）よりも表示領域（Ａ）側に設けられ、出力端子（Ｔ０）と配線との接続及び遮断を切り替え可能に構成される第１スイッチ（ＳＷＡ）と、表示領域（Ａ）の第１方向（Ｙ１）と反対方向の第２方向（Ｙ２）側の周辺領域（Ｂ）である第２周辺領域（Ｂ２）に設けられ、スイッチ端子（ＴＢ）及び配線に接続される第２スイッチ（ＳＷＢ）と、を有する。

Description

表示装置

　本発明は、表示装置に関する。

　表示装置の信頼性を確保するために、表示装置を検査する技術が種々検討されている。例えば特許文献１には、表示装置に、画素に接続された信号線に接続される検査用端子を設ける旨が記載されている。特許文献１によると、検査用端子から検査用データ信号を入力することで、画素に検査用データ信号に応じた発色を行わせて、発色状態の検査を行う。

特開２０１０－２４３５２４号公報

　近年では、表示装置の高精細化に伴い、配線の本数が増加し各配線が細線化される傾向にあり、局所的に線幅が細くなる配線が製造されることが考えられる。このような表示装置は、駆動時間の経過に伴い駆動電流が流れる積算時間が長くなると、配線の局所的に線幅が細くなる箇所が、駆動電流のストレスに起因して断線するおそれがある。また、このように局所的に線幅が細くなる箇所以外にも、断線のおそれがあったり断線したりしている箇所を検出することも求められる。従って、断線のおそれがある箇所などがあるかを検出可能にしておくことで、信頼性の低下を抑制することが求められている。

　本発明は、上記の課題に鑑みてなされたもので、信頼性の低下を抑制することが可能な表示装置を提供することを目的とする。

　本発明の一態様による表示装置は、複数の画素が設けられる表示領域、及び前記表示領域よりも外側の周辺領域を有する第１基板と、前記表示領域に設けられて、前記画素に接続されて前記画素に信号を供給する配線と、前記周辺領域に設けられる第１端子及び第２端子と、前記表示領域の第１方向側の前記周辺領域である第１周辺領域に設けられ、前記配線に接続されてドライバＩＣが接続可能なドライバ端子と、前記第１周辺領域内の、前記ドライバ端子よりも前記表示領域側に設けられ、前記第１端子と前記配線との接続及び遮断を切り替え可能に構成される第１スイッチと、前記表示領域の前記第１方向と反対方向の第２方向側の前記周辺領域である第２周辺領域に設けられ、前記第２端子及び前記配線に接続される第２スイッチと、を有する。

図１は、本実施形態に係る表示装置を模式的に示す平面図である。 図２は、本実施形態に係る表示装置の画素配列を示す模式図である。 図３は、本実施形態に係る表示装置の模式的な断面図である。 図４は、本実施形態に係る表示装置の構成の模式図である。 図５は、エージング処理の一例を示す模式図である。 図６は、エージング処理の一例を示す模式図である。 図７は、変形例に係る表示装置を模式的に示す平面図である。 図８は、変形例におけるドライバ端子と第３スイッチとの接続の例を示す模式図である。 図９は、変形例におけるドライバ端子と第３スイッチとの接続の例を示す模式図である。

　以下に、本発明の各実施形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

　（表示装置の構成）
　図１は、本実施形態に係る表示装置を模式的に示す平面図である。図１に示すように、本実施形態に係る表示装置１は、アレイ基板である第１基板ＳＵＢ１と、対向基板である第２基板ＳＵＢ２とを備えている。以下、第１基板ＳＵＢ１及び第２基板ＳＵＢ２の表面に平行な方向を、方向Ｘとする。また、第１基板ＳＵＢ１及び第２基板ＳＵＢ２の表面に平行な方向であって、方向Ｘと交差する方向、ここでは方向Ｘと直交する方向を、方向Ｙとする。また、方向Ｙのうちの一方側に向かう方向を、第１方向Ｙ１とし、方向Ｙのうちの他方側に向かう方向、すなわち第１方向Ｙ１と反対方向を、第２方向Ｙ２とする。同様に、方向Ｘのうちの一方側に向かう方向を、第３方向Ｘ１とし、方向Ｘのうちの他方側に向かう方向、すなわち第３方向Ｘ１と反対方向を、第４方向Ｘ２とする。また、方向Ｘ及び方向Ｙに直交する方向、すなわち第１基板ＳＵＢ１及び第２基板ＳＵＢ２の表面に直交する方向を、方向Ｚとする。

　第１基板ＳＵＢ１と第２基板ＳＵＢ２とは、方向Ｚに積層されている。第１基板ＳＵＢ１は、第２基板ＳＵＢ２よりも面積が広い。第１基板ＳＵＢ１は、方向Ｚから見て、第１方向Ｙ１側の部分が、第２基板ＳＵＢ２よりも第１方向Ｙ１側に突出するように積層されている。すなわち、表示装置１は、第１基板ＳＵＢ１と第２基板ＳＵＢ２とが重畳する重畳領域ＡＲ１と、第２基板ＳＵＢ２が設けられず第１基板ＳＵＢ１のみが設けられる張出領域ＡＲ２とを有している。張出領域ＡＲ２は、重畳領域ＡＲ１の第１方向Ｙ１側に隣接する。

　表示装置１は、表示領域Ａと周辺領域Ｂとを有する。表示領域Ａは、複数の画素が配置されて画像が表示される領域である。周辺領域Ｂは、画素が配置されずに画像が表示されない領域である。周辺領域Ｂは、Ｚ方向から見た表示領域Ａの外側の領域である。本実施形態では、周辺領域Ｂは、表示領域Ａを囲う枠状であり、額縁領域ともいえる。表示領域Ａは、第１基板ＳＵＢ１と第２基板ＳＵＢ２とが重畳する重畳領域ＡＲ１内に設けられている。周辺領域Ｂは、第１基板ＳＵＢ１内の領域である。さらに言えば、周辺領域Ｂは、一部が重畳領域ＡＲ１内に設けられ、他の一部が張出領域ＡＲ２に設けられている。すなわち、周辺領域Ｂは、重畳領域ＡＲ１から張出領域ＡＲ２にわたって設けられている。従って、第１基板ＳＵＢ１は、表示領域Ａと周辺領域Ｂとを有するといえ、さらに言えば、表示領域Ａと周辺領域Ｂとに区分けされているといえる。

　周辺領域Ｂは、第１周辺領域Ｂ１と、第２周辺領域Ｂ２と、第３周辺領域Ｂ３と、第４周辺領域Ｂ４とを含む。第１周辺領域Ｂ１は、表示領域Ａの第１方向Ｙ１側の周辺領域Ｂである。第２周辺領域Ｂ２は、表示領域Ａの第２方向Ｙ２側の周辺領域Ｂであり、言い換えれば、表示領域Ａを隔てて第１周辺領域Ｂ１の反対側にある周辺領域Ｂである。第３周辺領域Ｂ３は、表示領域Ａの第３方向Ｘ１側の周辺領域Ｂである。第４周辺領域Ｂ４は、表示領域Ａの第４方向Ｘ２側の周辺領域Ｂであり、言い換えれば、表示領域Ａを隔てて第３周辺領域Ｂ３の反対側にある周辺領域Ｂである。

　第１周辺領域Ｂ１は、重畳領域ＡＲ１から、重畳領域ＡＲ１より第１方向Ｙ１側の張出領域ＡＲ２にわたって設けられている。すなわち、第１周辺領域Ｂ１は、重畳領域ＡＲ１内に位置する内側周辺領域Ｂ１ａと、張出領域ＡＲ２内に位置する外側周辺領域Ｂ１ｂとを含んでいる。第２周辺領域Ｂ２、第３周辺領域Ｂ３、及び第４周辺領域Ｂ４は、重畳領域ＡＲ１内に位置している。すなわち、重畳領域ＡＲ１は、表示領域Ａ、内側周辺領域Ｂ１ａ、第２周辺領域Ｂ２、第３周辺領域Ｂ３、及び第４周辺領域Ｂ４によって占められており、張出領域ＡＲ２は、外側周辺領域Ｂ１ｂによって占められている。

　第１周辺領域Ｂ１の外側周辺領域Ｂ１ｂには、配線基板１０１が設けられている。配線基板１０１は、例えばフレキシブル配線基板（ＦＰＣ：Ｆｌｅｘｉｂｌｅ　Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔｓ）によって構成される。配線基板１０１には、ドライバＩＣ（Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）１１０が設けられている。ドライバＩＣ１１０は、表示装置１の表示を制御する制御回路、検出回路、アナログフロントエンド等を含む。なお、表示装置１は、配線基板１０１及びドライバＩＣ１１０に接続可能な構成であればよく、配線基板１０１及びドライバＩＣ１１０を含まない構成を表示装置１としてよい。また、配線基板１０１及びドライバＩＣ１１０を含めて、表示装置１としてもよい。なお、図１の例では、表示装置１は、ＦＰＣである配線基板１０１上にドライバＩＣ１１０が実装されるＣＯＦ（Ｃｈｉｐ　Ｏｎ　Ｆｉｌｍ）の構成であるが、それに限られず、例えば、張出領域ＡＲ２にドライバＩＣ１１０が実装されるＣＯＧ（Ｃｈｉｐ　ｏｎ　Ｇｌａｓｓ）の構成であってもよい。

　表示装置１は、さらに、周辺領域Ｂに設けられた複数のドライバ端子Ｄと、周辺領域Ｂに設けられた複数の検査端子Ｔとを有する。本実施形態では、ドライバ端子Ｄ及び検査端子Ｔは、第１周辺領域Ｂ１に設けられ、さらに言えば、第１周辺領域Ｂ１の外側周辺領域Ｂ１ｂに設けられている。検査端子Ｔは、図１の例ではドライバ端子Ｄの第４方向Ｘ２側に設けられているが、それに限られない。

　ドライバ端子Ｄは、ドライバＩＣ１１０に接続可能な端子である。ドライバ端子Ｄは、接続されたドライバＩＣ１１０から出力された各種信号を、表示装置１の配線に供給するための端子である。検査端子Ｔは、配線の検査、ここではエージング処理を行うための端子である。エージング処理については後述する。

　図２は、本実施形態に係る表示装置の画素配列を示す模式図である。図２に示すように、表示装置１は、表示領域Ａにおいて、複数の画素ＰＸを備えている。複数の画素ＰＸは、方向Ｘ及び方向Ｙにおいて、マトリクス状に並んで配置されている。また、表示装置１は、表示領域Ａにおいて、複数の配線を有している。表示装置１は、表示領域Ａに設けられる配線として、ｍ本の走査線Ｇ（Ｇ１～Ｇｍ）と、ｎ本の信号線Ｓ（Ｓ１～Ｓｎ）と、コモン線ＣＬと、を備えている。なお、ｍ及びｎは、いずれも２以上の整数である。走査線Ｇは、ゲートドライバＧＤに接続されている。ゲートドライバＧＤの動作に必要な信号は、ドライバＩＣ１１０から供給される。信号線Ｓ及びコモン線ＣＬは、ドライバＩＣ１１０に接続されている。走査線Ｇ、ゲートドライバＧＤ、信号線Ｓ、及び、コモン線ＣＬは、図１に示した第１基板ＳＵＢ１に形成されている。　

　画素ＰＸは、スイッチング素子Ｗ、画素電極ＰＥ、共通電極ＣＥ、及び液晶層ＬＣを備えている。スイッチング素子Ｗは、例えば薄膜トランジスタ（ＴＦＴ；Ｔｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）によって構成され、走査線Ｇ及び信号線Ｓと電気的に接続されている。画素電極ＰＥは、スイッチング素子Ｗと電気的に接続されている。共通電極ＣＥは、コモン線ＣＬと電気的に接続されている。　

　ゲートドライバＧＤは、走査線Ｇに接続されたスイッチング素子Ｗを導通状態とする制御信号を、走査線Ｇに出力する。ドライバＩＣ１１０は、スイッチング素子Ｗが導通状態の期間に、信号線Ｓに映像信号を出力する。これにより、画素電極ＰＥには、所望の画素電位が書き込まれる。また、ドライバＩＣ１１０は、コモン線ＣＬにコモン電位を供給する。これにより、共通電極ＣＥは、コモン電位となる。各画素ＰＸにおいて、画素電極ＰＥの各々は、共通電極ＣＥと対向しており、液晶層ＬＣは、画素電極ＰＥの画素電位と共通電極ＣＥのコモン電位との電位差によって生じる電界によって駆動される。保持容量ＣＳは、例えば、共通電極ＣＥと同電位の電極、及び、画素電極ＰＥと同電位の電極の間に形成される。

　図３は、本実施形態に係る表示装置の模式的な断面図である。図３に示すように、表示装置１は、方向Ｚにおいて第１基板ＳＵＢ１と第２基板ＳＵＢ２とが積層されている。第１基板ＳＵＢ１は、絶縁基板１０、絶縁層１１、１２、１３、１４、１５、下側遮光層ＵＳ、半導体層ＳＣ、走査線Ｇ、信号線Ｓ、接続電極ＲＥ、共通電極ＣＥ、画素電極ＰＥ、及び、配向膜ＡＬ１を備えている。絶縁基板１０は、ガラス基板や樹脂基板などの透明基板である。下側遮光層ＵＳは、絶縁基板１０と絶縁層１１との間に位置している。下側遮光層ＵＳは、図３の例では、両ゲート電極に跨って重畳するように形成されているが、ゲート電極毎に離間して形成されていてもよい。半導体層ＳＣは、絶縁層１１と絶縁層１２との間に位置している。半導体層ＳＣは、例えば、多結晶シリコンによって形成されているが、アモルファスシリコンや酸化物半導体によって形成されていてもよい。走査線Ｇの一部である２つのゲート電極ＧＥは、絶縁層１２と絶縁層１３との間に位置している。信号線Ｓ及び接続電極ＲＥは、絶縁層１３と絶縁層１４との間に位置している。信号線Ｓ及び接続電極ＲＥは、それぞれ半導体層ＳＣにコンタクトしている。共通電極ＣＥは、絶縁層１４と絶縁層１５との間に位置している。画素電極ＰＥは、絶縁層１５と配向膜ＡＬ１との間に位置している。画素電極ＰＥの一部は、絶縁層１５を介して共通電極ＣＥと対向している。共通電極ＣＥ及び画素電極ＰＥは、ＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）やＩＺＯ（Ｉｎｄｉｕｍ　Ｚｉｎｃ　Ｏｘｉｄｅ）などの透光性を有する導電材料によって形成されている。画素電極ＰＥは、共通電極ＣＥの開口部ＡＰと重畳する位置において、絶縁層１４及び１５を貫通するコンタクトホールＣＨを介して接続電極ＲＥに接触している。なお、絶縁層１１乃至１３、及び、絶縁層１５は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物などの透明な無機絶縁層であり、単層構造であってもよいし、多層構造であってもよい。絶縁層１４は、アクリル樹脂などの透明な有機絶縁層である。

　第２基板ＳＵＢ２は、絶縁基板２０、遮光層ＢＭ、カラーフィルタ層ＣＦ、オーバーコート層ＯＣ、及び、配向膜ＡＬ２を備えている。絶縁基板２０は、ガラス基板や樹脂基板などの透明基板である。遮光層ＢＭ及びカラーフィルタ層ＣＦは、絶縁基板２０とオーバーコート層ＯＣとの間に位置している。配向膜ＡＬ２は、オーバーコート層ＯＣを覆っている。

　液晶層ＬＣは、第１基板ＳＵＢ１及び第２基板ＳＵＢ２の間に位置し、配向膜ＡＬ１と配向膜ＡＬ２との間に保持されている。液晶層ＬＣは、ポジ型（誘電率異方性が正）の液晶材料、あるいは、ネガ型（誘電率異方性が負）の液晶材料によって構成されている。偏光板ＰＬ１は、第１基板ＳＵＢ１の下方（第２基板ＳＵＢ２と反対側）に配置されている。偏光板ＰＬ２は、第２基板ＳＵＢ２の上方（第１基板ＳＵＢ１と反対側）に配置されている。なお、偏光板ＰＬ１、ＰＬ２の他に、必要に応じて位相差板、散乱層、反射防止層などを含んでいてもよい。照明装置ＩＬは、偏光板ＰＬ１の下方（第１基板ＳＵＢ１と反対側）に位置している。

　このように、図３の例では、表示装置１は、横電界モード、さらに言えばＦＦＳ（Ｆｒｉｎｇｅ　Ｆｉｅｌｄ　Ｓｗｉｔｃｈｉｎｇ）モードの液晶表示装置である。ただし、表示装置１は、ＦＦＳモードに限られず、縦電界モードなど、任意の表示装置であってよい。

　表示装置１は、配線の検査のためのエージング処理を行うための構成を有している。エージング処理とは、表示装置１の出荷前に行う処理であり、配線に電流を流すことで、配線の局所的に線幅が細くなる箇所を断線させて、配線の不良箇所を予め検出する処理である。以下、エージング処理を行うための構成について説明する。

　図４は、本実施形態に係る表示装置の構成の模式図である。図４に示すように、表示装置１が有するドライバ端子Ｄは、配線であるビデオ線Ｖと、接続回路ＭＵとを介して、配線である信号線Ｓに接続されている。図４は、説明の便宜上、ドライバ端子Ｄとして、２つのドライバ端子Ｄ１、Ｄ２を示しているが、実際のドライバ端子Ｄの数は２つより多くてよい。ドライバ端子Ｄ１は、ビデオ線Ｖ１を介して、接続回路ＭＵに接続されている。ドライバ端子Ｄ２は、ビデオ線Ｖ２を介して、接続回路ＭＵに接続されている。また、ドライバ端子Ｄ３は、ビデオ線Ｖ３を介して接続回路ＭＵに接続されており、ドライバ端子Ｄ４は、ビデオ線Ｖ４を介して接続回路ＭＵに接続されている。また、ドライバ端子Ｄ５は、ビデオ線Ｖ５を介して接続回路ＭＵに接続されており、ドライバ端子Ｄ６は、ビデオ線Ｖ６を介して接続回路ＭＵに接続されている。接続回路ＭＵは、ドライバ端子Ｄの第２方向Ｙ２側に設けられており、第１周辺領域Ｂ１の内側周辺領域Ｂ１ａに位置している。従って、ビデオ線Ｖは、ドライバ端子Ｄ側の外側周辺領域Ｂ１ｂから、接続回路ＭＵ側の内側周辺領域Ｂ１ａまでにわたって設けられている。

　接続回路ＭＵは、ビデオ線Ｖと信号線Ｓとに接続されており、ビデオ線Ｖと信号線Ｓとの接続を切り替える。さらに言えば、接続配線ＭＵは、複数の信号線Ｓのうち選択された少なくとも１つの信号線Ｓと、ビデオ線Ｖとを接続する。本実施形態では、接続回路ＭＵは、ビデオ線Ｖ１、すなわちドライバ端子Ｄ１に対し、信号線Ｓ１を接続する。また、接続回路ＭＵは、ビデオ線Ｖ２、すなわちドライバ端子Ｄ２に対し、信号線Ｓ２を接続する。同様に、接続回路ＭＵは、ビデオ線Ｖ３（ドライバ端子Ｄ３）と信号線Ｓ３とを接続し、ビデオ線Ｖ４（ドライバ端子Ｄ４）と信号線Ｓ４とを接続し、ビデオ線Ｖ５（ドライバ端子Ｄ５）と信号線Ｓ５とを接続し、ビデオ線Ｖ６（ドライバ端子Ｄ６）と信号線Ｓ６とを接続する。なお、図４の例では、説明の便宜上、ビデオ線Ｖとしてビデオ線Ｖ１からＶ６が示されているが、ビデオ線Ｖの数は６本に限られない。

　このように、表示装置１は、ドライバ端子Ｄが、ビデオ線Ｖ及び接続回路ＭＵを介して、信号線Ｓに接続されている。従って、ドライバ端子ＤがドライバＩＣ１１０に接続された状態でドライバＩＣ１１０から信号が出力されると、ドライバＩＣ１１０からの信号は、ドライバ端子Ｄ、ビデオ線Ｖ、及び接続回路ＭＵを介して、映像信号として、信号線Ｓに出力される。

　また、表示装置１は、第１基板ＳＵＢ１内に、第１スイッチＳＷ_Ａ、第２スイッチＳＷ_Ｂ、及び第３スイッチＳＷ_Ｃを有する。第１スイッチＳＷ_Ａ、第２スイッチＳＷ_Ｂ、及び第３スイッチＳＷ_Ｃは、スイッチング素子、ここではトランジスタである。また、表示装置１は、検査端子Ｔとして、スイッチ端子Ｔ_Ａ、Ｔ_Ｂ、Ｔ_Ｃと、出力端子Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６とを有する。スイッチ端子Ｔ_Ａ、Ｔ_Ｂ、Ｔ_Ｃは、第１スイッチＳＷ_Ａ、第２スイッチＳＷ_Ｂ、及び第３スイッチＳＷ_Ｃにゲート信号を出力するための端子である。出力端子Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６は、信号線Ｓにエージング処理用の電流を出力するための端子である。出力端子Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６の数は、６つに限られず任意である。

　第１端子としての出力端子Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６は、それぞれ、配線である接続線Ｌ１、Ｌ２、Ｌ３、Ｌ４、Ｌ５、Ｌ６に接続されている。接続線Ｌ１、Ｌ２、Ｌ３、Ｌ４、Ｌ５、Ｌ６は、出力端子Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６に接続されている外側周辺領域Ｂ１ｂ内の箇所から、内側周辺領域Ｂ１ａまで延在し、内側周辺領域Ｂ１ａ内を、第３方向Ｘ１に延在している。以下、出力端子Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６を区別しない場合は、出力端子Ｔ０と記載し、接続線Ｌ１、Ｌ２、Ｌ３、Ｌ４、Ｌ５、Ｌ６を区別しない場合は、接続線Ｌ０と記載する。すなわち、出力端子Ｔ０は、接続線Ｌ０に接続されているといえる。

　第１スイッチＳＷ_Ａは、第１周辺領域Ｂ１内に設けられ、第１周辺領域Ｂ１内において、ドライバ端子Ｄよりも表示領域Ａ側（ドライバ端子Ｄの第２方向Ｙ２側）に設けられる。本実施形態では、第１スイッチＳＷ_Ａは、内側周辺領域Ｂ１ａに設けられる。さらに言えば、第１スイッチＳＷ_Ａは、第１基板ＳＵＢ１と第２基板ＳＵＢ２とが重畳する内側周辺領域Ｂ１ａにおいて、方向Ｚから見てカラーフィルタ層ＣＦに重畳する位置に設けられていてもよい。第１スイッチＳＷ_Ａは、接続線Ｌ０及びビデオ線Ｖに接続されている。すなわち、第１スイッチＳＷ_Ａは、接続線Ｌ０を介して出力端子Ｔ０に接続されている。また、第１スイッチＳＷ_Ａは、ビデオ線Ｖを介して信号線Ｓに接続されており、ビデオ線Ｖを介してドライバ端子Ｄに接続されているともいえる。具体的には、第１スイッチＳＷ_Ａは、ドレイン電極Ｄｒが、接続線Ｌ０を介して出力端子Ｔ０に接続されている。また、第１スイッチＳＷ_Ａは、ソース電極Ｓｏが、ビデオ線Ｖを介して信号線Ｓ及びドライバ端子Ｄに接続されている。

　第１スイッチＳＷ_Ａは、複数設けられており、図４の例では、第１スイッチＳＷ_Ａ１、ＳＷ_Ａ２、ＳＷ_Ａ３、ＳＷ_Ａ４、ＳＷ_Ａ５、ＳＷ_Ａ６が設けられている。第１スイッチＳＷ_Ａ１は、ドレイン電極Ｄｒが接続線Ｌ１に接続され、ソース電極Ｓｏがビデオ線Ｖ１に接続されている。第１スイッチＳＷ_Ａ２は、ドレイン電極Ｄｒが接続線Ｌ２に接続され、ソース電極Ｓｏがビデオ線Ｖ２に接続されている。第１スイッチＳＷ_Ａ３は、ドレイン電極Ｄｒが接続線Ｌ３に接続され、ソース電極Ｓｏがビデオ線Ｖ３に接続されている。第１スイッチＳＷ_Ａ４は、ドレイン電極Ｄｒが接続線Ｌ４に接続され、ソース電極Ｓｏがビデオ線Ｖ４に接続されている。第１スイッチＳＷ_Ａ５は、ドレイン電極Ｄｒが接続線Ｌ５に接続され、ソース電極Ｓｏがビデオ線Ｖ５に接続されている。第１スイッチＳＷ_Ａ６は、ドレイン電極Ｄｒが接続線Ｌ６に接続され、ソース電極Ｓｏがビデオ線Ｖ６に接続されている。すなわち、第１スイッチＳＷ_Ａは、ドレイン電極Ｄｒが接続線Ｌ１、Ｌ２、Ｌ３、Ｌ４、Ｌ５、Ｌ６のうちいずれかに接続され、ソース電極Ｓｏがビデオ線Ｖ１、Ｖ２、Ｖ３、Ｖ４、Ｖ５、Ｖ６のいずれかに接続されている。なお、第１スイッチＳＷ_Ａの数は任意であるが、信号線Ｓと同じ数だけあることが好ましい。

　第４端子としてのスイッチ端子Ｔ_Ａは、接続線Ｌ_Ａに接続されている。接続線Ｌ_Ａは、スイッチ端子Ｔ_Ａに接続されている外側周辺領域Ｂ１ｂ内の箇所から、内側周辺領域Ｂ１ａまで延在し、内側周辺領域Ｂ１ｂ内を、第３方向Ｘ１に延在している。接続線Ｌ_Ａは、内側周辺領域Ｂ１ａ内において、第１スイッチＳＷ_Ａに接続されている。より詳しくは、接続線Ｌ_Ａは、第１スイッチＳＷ_Ａのゲート電極Ｇａに接続されている。すなわち、第１スイッチＳＷ_Ａは、ゲート電極Ｇａが、接続線Ｌ_Ａを介してスイッチ端子Ｔ_Ａに接続されている。接続線Ｌ_Ａは、複数の第１スイッチＳＷ_Ａのゲート電極Ｇａのそれぞれに、図４では第１スイッチＳＷ_Ａ１、ＳＷ_Ａ２、ＳＷ_Ａ３、ＳＷ_Ａ４、ＳＷ_Ａ５、ＳＷ_Ａ６のゲート電極Ｇａのそれぞれに、接続されている。すなわち、一本の接続線Ｌ_Ａが、複数の第１スイッチＳＷ_Ａのそれぞれに接続されている。

　このように、第１スイッチＳＷ_Ａは、ドレイン電極Ｄｒが接続線Ｌ０を介して出力端子Ｔ０に接続され、ソース電極Ｓｏがビデオ線Ｖを介して信号線Ｓに接続され、ゲート電極Ｇａが接続線Ｌ_Ａを介してスイッチ端子Ｔ_Ａに接続されている。従って、第１スイッチＳＷ_Ａは、スイッチ端子Ｔ_Ａを介してゲート電極Ｇａに電流（ゲート信号）が入力されると、接続線Ｌ０とビデオ線Ｖとを、すなわち出力端子Ｔ０と信号線Ｓとを、電気的に接続する。一方、第１スイッチＳＷ_Ａは、ゲート電極Ｇａに電流（ゲート信号）が入力されていない状態では、接続線Ｌ０とビデオ線Ｖとを、すなわち出力端子Ｔ０と信号線Ｓとを、電気的に遮断（非接続に）する。このように、第１スイッチＳＷ_Ａは、出力端子Ｔ０（第１端子）と信号線Ｓとの接続及び遮断を切り替え可能に構成される。さらに言えば、第１スイッチＳＷ_Ａは、スイッチ端子Ｔ_Ａ（第４端子）からのゲート信号により、第１端子である出力端子Ｔ０と信号線Ｓとの接続及び遮断を切り替える。

　第２スイッチＳＷ_Ｂは、第２周辺領域Ｂ２に設けられている。すなわち、第２スイッチＳＷ_Ｂは、第１周辺領域Ｂ１に設けられる第１スイッチＳＷ_Ａ、及び、表示領域Ａ内に設けられる信号線Ｓよりも、第２方向Ｙ２側に設けられている。第２スイッチＳＷ_Ｂは、複数の信号線Ｓに接続されており、本実施形態では、２つの信号線Ｓに接続されている。具体的には、第２スイッチＳＷ_Ｂは、ドレイン電極Ｄｒが、２つの信号線Ｓのうちの一方の信号線Ｓに接続され、ソース電極Ｓｏが、２つの信号線Ｓのうちの他方の信号線Ｓに接続されている。なお、第２スイッチＳＷ_Ｂは、それぞれの信号線Ｓの、第２方向Ｙ２側の端部に接続されることが好ましい。

　第２スイッチＳＷ_Ｂは、複数設けられており、図４の例では、第２スイッチＳＷ_Ｂ１、ＳＷ_Ｂ２、ＳＷ_Ｂ３が設けられている。第２スイッチＳＷ_Ｂ１は、ドレイン電極Ｄｒが信号線Ｓ１に接続され、ソース電極Ｓｏが信号線Ｓ２に接続されている。第２スイッチＳＷ_Ｂ２は、ドレイン電極Ｄｒが信号線Ｓ３に接続され、ソース電極Ｓｏが信号線Ｓ４に接続されている。第２スイッチＳＷ_Ｂ３は、ドレイン電極Ｄｒが信号線Ｓ５に接続され、ソース電極Ｓｏが信号線Ｓ６に接続されている。なお、第２スイッチＳＷ_Ｂ１、ＳＷ_Ｂ２、ＳＷ_Ｂ３は、ソース電極Ｓｏとドレイン電極Ｄｒとが逆に設けられていてもよい。なお、第２スイッチＳＷ_Ｂの数は任意であるが、信号線Ｓの数の半分の数だけあることが好ましい。

　第２端子としてのスイッチ端子Ｔ_Ｂは、接続線Ｌ_Ｂに接続されている。接続線Ｌ_Ｂは、スイッチ端子Ｔ_Ｂに接続されている外側周辺領域Ｂ１ｂ内の箇所から、内側周辺領域Ｂ１ａ、第４周辺領域Ｂ４（又は第３周辺領域Ｂ３）を経て、第２周辺領域Ｂ２まで延在し、第２周辺領域Ｂ２内を、第３方向Ｘ１に延在している。接続線Ｌ_Ｂは、第２周辺領域Ｂ２内において、第２スイッチＳＷ_Ｂに接続されている。より詳しくは、接続線Ｌ_Ｂは、第２スイッチＳＷ_Ｂのゲート電極Ｇａに接続されている。すなわち、第２スイッチＳＷ_Ｂは、ゲート電極Ｇａが、接続線Ｌ_Ｂを介してスイッチ端子Ｔ_Ｂに接続されている。接続線Ｌ_Ｂは、複数の第２スイッチＳＷ_Ｂのゲート電極Ｇａのそれぞれに、図４では第２スイッチＳＷ_Ｂ１、ＳＷ_Ｂ２、ＳＷ_Ｂ３のゲート電極Ｇａのそれぞれに、接続されている。すなわち、一本の接続線Ｌ_Ｂが、複数の第２スイッチＳＷ_Ｂのそれぞれに接続されている。

　このように、第２スイッチＳＷ_Ｂは、ドレイン電極Ｄｒが２つの信号線Ｓのうちの一方に接続され、ソース電極Ｓｏが２つの信号線Ｓのうちの他方に接続され、ゲート電極Ｇａが接続線Ｌ_Ｂを介してスイッチ端子Ｔ_Ｂに接続されている。従って、第２スイッチＳＷ_Ｂは、スイッチ端子Ｔ_Ｂを介してゲート電極Ｇａに電流（ゲート信号）が入力されると、２つの信号線Ｓ同士を、電気的に接続する。一方、第２スイッチＳＷ_Ｂは、ゲート電極Ｇａに電流（ゲート信号）が入力されていない状態では、２つの信号線Ｓ同士を、電気的に遮断（非接続に）する。このように、第２スイッチＳＷ_Ｂは、スイッチ端子Ｔ_Ｂ（第２端子）及び信号線Ｓに接続され、スイッチ端子Ｔ_Ｂからのゲート信号により、複数の信号線Ｓ同士の接続と遮断とを切り替え可能に構成される。

　第３スイッチＳＷ_Ｃは、第１周辺領域Ｂ１内であって、ドライバ端子Ｄよりも表示領域Ａと反対側（第１方向Ｙ１側）に設けられる。すなわち、第３スイッチＳＷ_Ｃは、外側周辺領域Ｂ１ｂ内であって、ドライバ端子Ｄよりも表示領域Ａと反対側（ドライバ端子Ｄの第１方向Ｙ１側）に設けられる。従って、ドライバ端子Ｄは、方向Ｙにおいて、第１スイッチＳＷ_Ａと第３スイッチＳＷ_Ｃとの間に設けられているといえる。

　第３スイッチＳＷ_Ｃは、配線Ｒを介して、複数のドライバ端子Ｄに接続されており、本実施形態では、２つのドライバ端子Ｄに接続されている。図４の例では、第３スイッチＳＷ_Ｃとして、ドライバ端子Ｄ１、Ｄ２に接続される第３スイッチＳＷｃ_１と、ドライバ端子Ｄ３、Ｄ４に接続される第３スイッチＳＷｃ_２と、ドライバ端子Ｄ５、Ｄ６に接続される第３スイッチＳＷｃ_３とが示されている。第３スイッチＳＷ_Ｃは、ドライバ端子Ｄを介して、ビデオ線Ｖに接続されているといえる。さらに言えば、第３スイッチＳＷ_Ｃは、ドレイン電極Ｄｒが、２つのドライバ端子Ｄのうちの一方のドライバ端子Ｄに接続され、ソース電極Ｓｏが、２つのドライバ端子Ｄのうちの他方のドライバ端子Ｄに接続されている。図４の例では、第３スイッチＳＷ_Ｃ１は、ドレイン電極Ｄｒがドライバ端子Ｄ１に接続され、ソース電極Ｓｏがドライバ端子Ｄ２に接続されている。ただし、第３スイッチＳＷ_Ｃは、ソース電極Ｓｏとドレイン電極Ｄｒとが逆に設けられていてもよい。第３スイッチＳＷ_Ｃは、複数設けられている。第３スイッチＳＷＣの数は任意であるが、ドライバ端子Ｄの数の半分の数だけあることが好ましい。

　第３端子としてのスイッチ端子Ｔ_Ｃは、接続線Ｌ_Ｃに接続されている。接続線Ｌ_Ｃは、外側周辺領域Ｂ１ｂ内を、第３方向Ｘ１に延在している。接続線Ｌ_Ｃは、外側周辺領域Ｂ１ｂ内において、第３スイッチＳＷ_Ｃに接続されている。より詳しくは、接続線Ｌ_Ｃは、第３スイッチＳＷ_Ｃのゲート電極Ｇａに接続されている。すなわち、第３スイッチＳＷ_Ｃは、ゲート電極Ｇａが、接続線Ｌ_Ｃを介してスイッチ端子Ｔ_Ｃに接続されている。接続線Ｌ_Ｃは、複数の第３スイッチＳＷ_Ｃのゲート電極Ｇａのそれぞれに接続される。すなわち、一本の接続線Ｌ_Ｃが、複数の第３スイッチＳＷ_Ｃのそれぞれに接続されている。

　このように、第３スイッチＳＷ_Ｃは、ドレイン電極Ｄｒが２つのドライバ端子Ｄのうちの一方に接続され、ソース電極Ｓｏが２つのドライバ端子Ｄのうちの他方に接続され、ゲート電極Ｇａが接続線Ｌ_Ｃを介してスイッチ端子Ｔ_Ｃに接続されている。従って、第３スイッチＳＷ_Ｃは、スイッチ端子Ｔ_Ｃを介してゲート電極Ｇａに電流（ゲート信号）が入力されると、２つのドライバ端子Ｄ同士を、すなわち２つのビデオ線Ｖ同士を、電気的に接続する。一方、第３スイッチＳＷ_Ｃは、ゲート電極Ｇａに電流（ゲート信号）が入力されていない状態では、２つのドライバ端子Ｄ同士（２つのビデオ線Ｖ同士）を、電気的に遮断（非接続に）する。このように、第３スイッチＳＷ_Ｃは、スイッチ端子Ｔ_Ｃ（第３端子）及びドライバ端子Ｄに接続され、スイッチ端子Ｔ_Ｃからのゲート信号により、複数のドライバ端子Ｄ同士の接続と遮断とを切り替え可能に構成される。

　（検査方法）
　表示装置１は、以上のような構成になっている。次に、表示装置１の配線の検査方法、すなわちエージング処理について説明する。図５及び図６は、エージング処理の一例を示す模式図である。エージング処理を行う場合、ドライバＩＣ１１０がドライバ端子Ｄに接続されておらず、ドライバＩＣ１１０からの信号がドライバ端子Ｄに入力されない。ただし、ドライバＩＣ１１０からの信号がドライバ端子Ｄに入力されていなければ、ドライバＩＣ１１０がドライバ端子Ｄに接続されていてもよい。

　図５は、第１スイッチＳＷ_Ａと第２スイッチＳＷ_Ｂとを駆動してエージング処理を行う場合の例である。説明の便宜上、信号線Ｓ１、Ｓ２のみをエージング処理した場合の例を示している。図５に示すように、エージング処理を行う場合、検査端子Ｔに検査装置２００が接続される。検査装置２００は、制御部２０１と、検出部２０２と、処理部２０３と、駆動回路２０４とを含む。なお、検査装置２００は、あくまで一例であり、これらの機能の一部を有していなくてもよく、他の機能を有していてもよい。検査装置２００の機能の一部は、ドライバＩＣ１１０（図１参照）が有していてもよい。

　制御部２０１は、検出部２０２、処理部２０３、駆動回路２０４を制御して、表示装置１の検査を行う回路である。検出部２０２は、信号線Ｓから出力される信号（ここでは電流Ｉ）を検出する回路である。検出部２０２は、例えば、電圧検出回路、電流検出回路等である。処理部２０３は、検出部２０２の検出信号に基づいて、信号線Ｓの短絡、断線等の判定を行う判定回路である。駆動回路２０４は、スイッチを駆動するゲート信号と、信号線Ｓに電流Ｉを流すための検査信号とを生成して、表示装置１に出力する。

　図５のように第１スイッチＳＷ_Ａと第２スイッチＳＷ_Ｂとを駆動してエージング処理を行う場合、検査装置２００は、スイッチ端子Ｔ_Ａと、スイッチ端子Ｔ_Ｂと、出力端子Ｔ０とに接続される。実際の検査では全ての出力端子Ｔ０に検査装置２００を接続することが好ましいが、図５の例では、説明の便宜上、出力端子Ｔ１、Ｔ２に検査装置２００が接続されている。

　検査装置２００は、駆動回路２０４から、スイッチ端子Ｔ_Ａ及びスイッチ端子Ｔ_Ｂに、ゲート信号を出力する。ゲート信号は、所定の電位を有する電流であり、一定の固定電位であることが好ましい。検査装置２００は、所定の期間、すなわちエージング処理を行う期間、スイッチ端子Ｔ_Ａ及びスイッチ端子Ｔ_Ｂにゲート信号を出力し続ける。スイッチ端子Ｔ_Ａに出力されたゲート信号は、接続線Ｌ_Ａを介して第１スイッチＳＷ_Ａのゲート電極Ｇａに入力される。第１スイッチＳＷ_Ａは、ゲート電極Ｇａにゲート信号が入力されることで、接続線Ｌ０とビデオ線Ｖとを、すなわち出力端子Ｔ０と信号線Ｓとを、接続する。図５の例では、第１スイッチＳＷ_Ａ１が、接続線Ｌ１とビデオ線Ｖ１とを接続し、第１スイッチＳＷ_Ａ２が、接続線Ｌ２とビデオ線Ｖ２とを接続する。一方、スイッチ端子Ｔ_Ｂに出力されたゲート信号は、接続線Ｌ_Ｂを介して第２スイッチＳＷ_Ｂのゲート電極Ｇａに入力される。第２スイッチＳＷ_Ｂは、ゲート電極Ｇａにゲート信号が入力されることで、信号線Ｓ同士を、図５の例では信号線Ｓ１と信号線Ｓ２とを、接続する。これにより、検査装置２００と、出力端子Ｔ１と、接続線Ｌ１と、第１スイッチＳＷ_Ａ１と、ビデオ線Ｖ１と、信号線Ｓ１と、第２スイッチＳＷ_Ｂ１と、信号線Ｓ２と、ビデオ線Ｖ２と、第１スイッチＳＷ_Ａ２と、接続線Ｌ２と、出力端子Ｔ２との間で、閉回路が形成される。

　さらに、検査装置２００は、駆動回路２０４から、出力端子Ｔ０に検査信号を出力する。検査信号は、所定の電位の電流である。検査装置２００は、対になる出力端子Ｔ０に、異なる電位の検査信号を出力する。検査装置２００は、対になる出力端子Ｔ０に、互いに逆極性の電位の検査信号を出力することが好ましい。対になる出力端子Ｔ０とは、同じ第２スイッチＳＷ_Ｂが接続されている２つの信号線Ｓのそれぞれに接続される２つの出力端子Ｔ０を指し、図５の例では、出力端子Ｔ１及び出力端子Ｔ２である。図５の例では、検査装置２００は、出力端子Ｔ１にプラス極性の電位の検査信号を出力し、出力端子Ｔ２にマイナス極性の電位の検査信号を出力する。上述のように、第１スイッチＳＷ_Ａ及び第２スイッチＳＷ_Ｂにより閉回路が形成されるため、出力端子Ｔ１における検査信号と出力端子Ｔ２における検査信号との電位差により、出力端子Ｔ１から、接続線Ｌ１、第１スイッチＳＷ_Ａ１、ビデオ線Ｖ１、信号線Ｓ１、第２スイッチＳＷ_Ｂ１、信号線Ｓ２、ビデオ線Ｖ２、第１スイッチＳＷ_Ａ２、接続線Ｌ２、及び出力端子Ｔ２の流れで、電流Ｉが流れる。検査装置２００は、出力端子Ｔ１と出力端子Ｔ２との間の電位差を、例えば数十ボルトなど高く設定することで、出力端子Ｔ１と出力端子Ｔ２との間の経路の両端に高電圧を印加して、大きな電流Ｉを流す。出力端子Ｔ１と出力端子Ｔ２との間の経路の両端に印加される電圧は、その電位差が、少なくとも、ドライバＩＣ１１０からの映像信号とコモン信号の電位差の２倍（映像信号の最大振幅）よりも大きくなるように設定される。なお、検査装置２００は、所定時間経過毎に、出力端子Ｔ１と出力端子Ｔ２とに出力する検査信号の極性を入れ替えてもよい。これにより、所定時間毎に流す電流Ｉの方向を逆にすることができる。

　図５に示すエージング処理においては、このようにして信号線Ｓ１及び信号線Ｓ２に電流Ｉを流すことにより、例えば信号線Ｓの亜断線箇所、すなわち局所的に線幅が細くなっている箇所があった場合に、その箇所を断線させることができる。出荷前に破断させておいて破断を検出することで、出荷後の断線を抑制して、信頼性を向上させることができる。例えば、エージング処理後の点灯検査などで信号線Ｓに映像信号を出力した場合に、断線した箇所は色表示されないため、それを例えば目視で検出することで信号線Ｓが断線したかを検出することもできる。また例えば、エージング処理において信号線Ｓが断線した場合、電流が流れなくなるため、検出部２０２及び処理部２０３によって電流や電圧が流れていないことを検出して、信号線Ｓが断線したかを検出してもよい。このように、図５に示すエージング処理を行うと、信号線Ｓに亜断線箇所があるかを検出することができる。なお、図５に示すエージング処理においては、ビデオ線Ｖ（ビデオ線Ｖ１、Ｖ２）の、第１スイッチＳＷ_Ａから接続回路ＭＵまでの区間にも電流Ｉが流れる。従って、信号線Ｓに加え、ビデオ線Ｖの、第１スイッチＳＷ_Ａから接続回路ＭＵまでの区間についても、亜断線箇所があるかを検出することができる。

　なお、図５のエージング処理においては、スイッチ端子Ｔ_Ｃにはゲート信号を出力しないため、ドライバ端子Ｄ同士は非接続となっている。従って、ビデオ線Ｖの、第１スイッチＳＷ_Ａからドライバ端子Ｄまでの区間には、電流Ｉが流れない。ただし、図６に示すように第１スイッチＳＷ_Ａと第３スイッチＳＷ_Ｃとを駆動してエージング処理を行うことで、ビデオ線Ｖの、第１スイッチＳＷ_Ａからドライバ端子Ｄまでの区間に電流Ｉを流して、この区間の亜断線箇所を検出することができる。以下具体的に説明する。

　図６に示すように第１スイッチＳＷ_Ａと第３スイッチＳＷ_Ｃとを駆動してエージング処理を行う場合、検査装置２００は、スイッチ端子Ｔ_Ａと、スイッチ端子Ｔ_Ｃと、出力端子Ｔ０とに接続される。実際の検査では全ての出力端子Ｔ０に検査装置２００を接続することが好ましいが、図６の例では、出力端子Ｔ１、Ｔ２に検査装置２００が接続されている。

　検査装置２００は、駆動回路２０４から、スイッチ端子Ｔ_Ａ及びスイッチ端子Ｔ_Ｃに、ゲート信号を出力する。検査装置２００は、所定の期間、すなわちエージング処理を行う期間、スイッチ端子Ｔ_Ａ及びスイッチ端子Ｔ_Ｃにゲート信号を出力し続ける。スイッチ端子Ｔ_Ａに出力されたゲート信号は、接続線Ｌ_Ａを介して第１スイッチＳＷ_Ａのゲート電極Ｇａに入力される。第１スイッチＳＷ_Ａは、ゲート電極Ｇａにゲート信号が入力されることで、接続線Ｌ０とビデオ線Ｖとを、すなわち出力端子Ｔ０と信号線Ｓとを、接続する。図５の例では、第１スイッチＳＷ_Ａ１が、接続線Ｌ１とビデオ線Ｖ１とを接続し、第１スイッチＳＷ_Ａ２が、接続線Ｌ２とビデオ線Ｖ２とを接続する。一方、スイッチ端子Ｔ_Ｃに出力されたゲート信号は、接続線Ｌ_Ｃを介して第３スイッチＳＷ_Ｃ１のゲート電極Ｇａに入力される。第３スイッチＳＷ_Ｃ１は、ゲート電極Ｇａにゲート信号が入力されることで、ドライバ端子Ｄ同士を、図６の例ではドライバ端子Ｄ１とドライバ端子Ｄ２とを、接続する。これにより、検査装置２００と、出力端子Ｔ１と、接続線Ｌ１と、第１スイッチＳＷ_Ａ１と、ビデオ線Ｖ１と、ドライバ端子Ｄ１と、第３スイッチＳＷ_Ｃ１と、ドライバ端子Ｄ２と、ビデオ線Ｖ２と、第１スイッチＳＷ_Ａ２と、接続線Ｌ２と、出力端子Ｔ２との間で、閉回路が形成される。

　さらに、検査装置２００は、駆動回路２０４から、出力端子Ｔ０に検査信号を出力する。検査装置２００は、図５でのエージング処理と同様に、対になる出力端子Ｔ１、Ｔ２に、異なる電位の検査信号を出力する。図５の例では、検査装置２００は、出力端子Ｔ１にプラス極性の電位の検査信号を出力し、出力端子Ｔ２にマイナス極性の電位の検査信号を出力する。上述のように、第１スイッチＳＷ_Ａ及び第３スイッチＳＷ_Ｃにより閉回路が形成されるため、出力端子Ｔ１における検査信号と出力端子Ｔ２における検査信号との電位差により、出力端子Ｔ１から、接続線Ｌ１、第１スイッチＳＷ_Ａ１、ビデオ線Ｖ１、ドライバ端子Ｄ１、第３スイッチＳＷ_Ｃ、ドライバ端子Ｄ２、ビデオ線Ｖ２、第１スイッチＳＷ_Ａ２、接続線Ｌ２、及び出力端子Ｔ２の流れで、電流Ｉが流れる。

　図６に示すエージング処理においては、ビデオ線Ｖの、第１スイッチＳＷ_Ａからドライバ端子Ｄまでの区間に電流Ｉを流すため、この区間の亜断線箇所を検出することができる。なお、図６のエージング処理においては、スイッチ端子Ｔ_Ｂにはゲート信号を出力しないため、ドライバ端子Ｄ同士は非接続となっている。従って、信号線Ｓと、ビデオ線Ｖの、第１スイッチＳＷ_Ａから接続回路ＭＵまでの区間には電流Ｉが流れない。

　なお、エージング処理が終了したら、表示装置１を出荷する前に、検査端子Ｔは閉塞しておくことが好ましい。また、エージング処理が終了したら、表示装置１を出荷する前に、第１スイッチＳＷ_Ａ、第２スイッチＳＷ_Ｂ、及び第３スイッチＳＷ_Ｃが駆動しないように、ゲート電極Ｇａに電流が流れないように処理しておくことが好ましい。

　このように、本実施形態においては、図５に示すように第１スイッチＳＷ_Ａと第２スイッチＳＷ_Ｂとを駆動してエージング処理を行うと共に、図６に示すように第１スイッチＳＷ_Ａと第３スイッチＳＷ_Ｃとを駆動してエージング処理を行うことで、信号線Ｓに加え、ビデオ線Ｖについても、亜断線箇所を検出することができる。ただし、図５のエージング処理を行うことで、信号線Ｓの亜断線箇所を検出できるため、図６のエージング処理を必ずしも行わなくてもよい。この場合、表示装置１は、スイッチ端子Ｔ_Ｃと第３スイッチＳＷ_Ｃと接続線Ｌ_Ｃと配線Ｒとを設けなくてもよい。図６のエージング処理を行わない場合は、ビデオ線Ｖの、第１スイッチＳＷ_Ａからドライバ端子Ｄまでの区間について、例えば光学検査などで亜断線を検出してよい。図５のようにエージング処理を行っておくことで、光学検査の範囲を小さくすることができる。

　以上説明したように、本実施形態に係る表示装置１は、第１基板ＳＵＢ１と、信号線Ｓ（配線）と、出力端子Ｔ０（第１端子）と、スイッチ端子Ｔ_Ｂ（第２端子）と、ドライバ端子Ｄと、第１スイッチＳＷ_Ａと、第２スイッチＳＷ_Ｂとを有する。第１基板ＳＵＢ１は、複数の画素ＰＸが設けられる表示領域Ａと、表示領域Ａよりも外側の周辺領域Ｂとを有する。信号線Ｓは、表示領域Ａに設けられて、画素ＰＸに接続されて画素ＰＸに信号を供給する。出力端子Ｔ０とスイッチ端子Ｔ_Ｂとは、周辺領域Ｂに設けられる。ドライバ端子Ｄは、表示領域Ａの第１方向Ｙ１側の周辺領域Ｂである第１周辺領域Ｂ１に設けられ、信号線Ｓに接続されてドライバＩＣ１１０が接続可能となっている。第１スイッチＳＷ_Ａは、第１周辺領域Ｂ１内の、ドライバ端子Ｄよりも表示領域Ａ側に設けられ、出力端子Ｔ０と信号線Ｓとの接続及び遮断を切り替え可能に構成される。第２スイッチＳＷ_Ｂは、表示領域Ａの第２方向Ｙ２側の周辺領域Ｂである第２周辺領域Ｂ２に設けられ、スイッチ端子Ｔ_Ｂ及び信号線Ｓに接続される。

　本実施形態に係る表示装置１によると、第１スイッチＳＷ_Ａと第２スイッチＳＷ_Ｂとを駆動させて、出力端子Ｔ０からの検査用の電流Ｉを、信号線Ｓに流すことが可能となる。従って、この表示装置１は、信号線Ｓにおいて、亜断線箇所（線幅が局所的に細くなっている箇所）、すなわち断線のおそれがある箇所があるかを、検出可能にしておくことができる。従って、この表示装置１によると、信頼性の低下を抑制することができる。さらに、この表示装置１は、第１スイッチＳＷ_Ａをドライバ端子Ｄよりも表示領域Ａ側に配置している。従って、例えばドライバ端子ＤやドライバＩＣ１１０に不良があるものの、ドライバ端子Ｄよりも表示領域Ａ側の回路に不良が無い場合、ドライバ端子ＤやドライバＩＣ１１０側の回路のみを除去すればよくなる。すなわち、この場合、第１スイッチＳＷ_Ａなどを含めた、ドライバ端子ＤやドライバＩＣ１１０より表示領域Ａ側の、表示装置１００の主要部分を残すことで、再利用することができる。また、第１スイッチＳＷ_Ａをドライバ端子Ｄよりも表示領域Ａ側に配置することで、エージング処理のための接続線Ｌ_Ａ、Ｌ０を、ドライバ端子Ｄに直接接続する必要がなくなる。これにより、例えばＣＯＥ構成である場合に、配線がドライバＩＣ１１０に重畳することを抑制し、ノイズの侵入を抑えることができる。

　また、信号線Ｓは、複数設けられており、第２スイッチＳＷ_Ｂは、スイッチ端子Ｔ_Ｂ（第２端子）からのゲート信号により、複数の信号線Ｓ同士の接続と遮断とを切り替え可能に構成される。この表示装置１によると、複数の信号線Ｓ同士を接続可能とすることで、一回のエージング処理で複数の信号線Ｓの亜断線を検出することができる。

　また、表示装置１は、周辺領域Ｂに設けられるスイッチ端子Ｔ_Ｃ（第３端子）と、第１周辺領域Ｂ１内の、ドライバ端子Ｄよりも表示領域Ａと反対側に設けられ、スイッチ端子Ｔ_Ｃとドライバ端子Ｄとに接続される第３スイッチＳＷ_Ｃと、をさらに有する。この表示装置１は、第１スイッチＳＷ_Ａ及び第２スイッチＳＷ_Ｂに加えて、スイッチ端子Ｔ_Ｃと第３スイッチＳＷ_Ｃとをさらに有する。従って、この表示装置１によると、信号線Ｓに加え、ドライバ端子Ｄに接続されている他の配線（ここではビデオ線Ｖの第１スイッチＳＷ_Ａからドライバ端子Ｄまでの区間）の亜断線についても検出することができる。ただし、上述のように、スイッチ端子Ｔ_Ｃと第３スイッチＳＷ_Ｃとは、設けられていなくてもよい。

　また、ドライバ端子Ｄは、複数設けられており、第３スイッチＳＷ_Ｃは、スイッチ端子Ｔ_Ｃ（第３端子）からのゲート信号により、複数のドライバ端子Ｄ同士の接続と遮断とを切り替え可能に構成される。この表示装置１によると、ドライバ端子Ｄに接続されている他の配線の亜断線を、好適に検出することができる。

　また、表示装置１は、周辺領域Ｂに設けられて第１スイッチＳＷ_Ａに接続されるスイッチ端子Ｔ_Ａ（第４端子）をさらに有する。第１スイッチＳＷ_Ａは、スイッチ端子Ｔ_Ａからのゲート信号により、出力端子Ｔ０と信号線Ｓとの接続及び遮断を切り替える。この表示装置１によると、信号線Ｓの亜断線を好適に検出することができる。

　また、表示装置１は、第１基板ＳＵＢ１に対向して設けられる第２基板ＳＵＢ２を有する。第１基板ＳＵＢ１と第２基板ＳＵＢ２とが重畳する領域（重畳領域ＡＲ１）内に、表示領域Ａと、第１周辺領域Ｂ１の一部（内側周辺領域Ｂ１ａ）とが設けられる。第１スイッチＳＷ_Ａは、第１周辺領域Ｂ１の、第１基板ＳＵＢ１と第２基板ＳＵＢ２とが重畳する領域、すなわち内側周辺領域Ｂ１ａに設けられる。この表示装置１は、第１スイッチＳＷ_Ａが内側周辺領域Ｂ１ａに設けられることで、ドライバ端子ＤやドライバＩＣ１１０に不良があった場合に、好適に再利用が可能となる。

　出力端子Ｔ０（第１端子）とスイッチ端子Ｔ_Ｂ（第２端子）とは、第１周辺領域Ｂ１に設けられる。出力端子Ｔ０とスイッチ端子Ｔ_Ｂとが、ドライバ端子Ｄと同じ第１周辺領域Ｂ１に設けられることで、エージング検査を容易に実施することができる。

　（変形例）
　次に、本実施形態の変形例について説明する。図７は、変形例に係る表示装置を模式的に示す平面図である。図７に示すように、変形例に係る表示装置１ａは、ドライバ端子Ｄ及び第３スイッチＳＷ_Ｃの配置が、上述の実施形態とは異なる。なお、図７では、説明の便宜上、第３スイッチＳＷ_Ｃを記載しているが、実際には外部に露出しておらず、第１基板ＳＵＢ１の内部に設けられている。

　図７に示すように、ドライバ端子Ｄは、第１方向Ｙ１及び第３方向Ｘ１に、マトリクス状に並んでいる。すなわち、ドライバ端子Ｄは、第１方向Ｙ１に並び、かつ、第３方向Ｘ１に並んでいる。第１方向Ｙ１に並ぶドライバ端子Ｄ同士は、第３方向Ｘ１に沿って位置がずれている。すなわち、所定の行（例えば第１行）において第３方向Ｘ１に並ぶ複数のドライバ端子Ｄは、その所定の行の第１方向Ｙ１側の行（例えば第２行）において第３方向Ｘ１に並ぶ複数のドライバ端子Ｄ１に対して、第３方向Ｘ１に沿って位置がずれている。図７の例では、ドライバ端子Ｄは、第１方向Ｙ１において３行で構成されており、第１行と第２行と第３行とで、第３方向Ｘ１における位置がずれている。ただし、ドライバ端子Ｄの行の数は、複数であれば３つに限られず任意である。また、第３方向Ｘ１に並ぶドライバ端子Ｄの数も、複数であれば任意である。なお、同じ行で第３方向Ｘ１に並ぶドライバ端子Ｄは、第１方向Ｙ１における位置がずれていないが、第１方向Ｙ１における位置がずれていてもよい。

　また、複数の第３スイッチＳＷ_Ｃは、第１方向Ｙ１に沿って並んでおり、第１方向Ｙ１に沿って並んだ第３スイッチＳＷｃの列が、第３方向Ｘ１に複数設けられている。第１方向Ｙ１に沿って並ぶ第３スイッチＳＷ_Ｃは、第３方向Ｘ１における位置がずれておらず、第３方向Ｘ１に沿って並ぶ第３スイッチＳＷ_Ｃは、第１方向Ｙ１における位置がずれていないが、位置がずれていてもよい。

　ここで、複数のドライバ端子Ｄのうち、第１方向Ｙ１及び第３方向Ｘ１に並ぶ複数のドライバ端子Ｄを、ドライバ端子群Ｈ１とする。図７の例では、ドライバ端子群Ｈ１は、第１方向Ｙ１において３つ、第３方向Ｘ１において２つ、すなわち３×２の、合計６個のドライバ端子Ｄで構成されている。ドライバ端子群Ｈ１におけるドライバ端子Ｄの数は、複数であれば任意であるが、第３方向Ｘ１において２つであることが好ましい。また、複数の第３スイッチＳＷ_Ｃのうち、第１方向Ｙ１に並ぶ複数の第３スイッチＳＷ_Ｃを、第３スイッチ群Ｈ２とする。図７の例では、第３スイッチ群Ｈ２は、第１方向Ｙ１において３３つ、第３方向Ｘ１において１つ、すなわち３×１の、合計３個の第３スイッチＳＷ_Ｃで構成されている。第３スイッチ群Ｈ２における第３スイッチＳＷ_Ｃの数は、第１方向Ｙ１において、ドライバ端子群Ｈ１の第１方向Ｙ１における数に等しいことが好ましく、第３方向Ｘ１において１つであることが好ましい。

　第１方向Ｙ１において対向するドライバ端子群Ｈ１と第３スイッチ群Ｈ２とは、配線Ｒ（図４参照）で接続されている。図８は、変形例におけるドライバ端子と第３スイッチとの接続の例を示す模式図である。図８は、第１方向Ｙ１において対向するドライバ端子群Ｈ１と第３スイッチ群Ｈ２を示している。図８に示すように、ドライバ端子群Ｈ１は、ドライバ端子Ｄとして、ドライバ端子Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５、Ｄ６を有している。ドライバ端子Ｄ１は、ドライバ端子群Ｈ１の中で、最も第２方向Ｙ２側で、かつ、最も第４方向Ｘ２側にあり、ドライバ端子Ｄ２は、ドライバ端子Ｄ１に対し第３方向Ｘ１側で隣接している。ドライバ端子Ｄ３は、ドライバ端子Ｄ１に対し第１方向Ｙ１側で隣接しており、ドライバ端子Ｄ４は、ドライバ端子Ｄ３に対し第３方向Ｘ１側で隣接している。ドライバ端子Ｄ５は、ドライバ端子Ｄ３に対し第１方向Ｙ１側で隣接しており、ドライバ端子Ｄ６は、ドライバ端子Ｄ５に対し第３方向Ｘ１側で隣接している。

　さらに言えば、ドライバ端子群Ｈ１は、第３方向Ｘ１に向けて、ドライバ端子Ｄ１、ドライバ端子Ｄ３、ドライバ端子Ｄ５、ドライバ端子Ｄ２、ドライバ端子Ｄ４、ドライバ端子Ｄ６の順で並んでいる。従って、ドライバ端子群Ｈ１の中では、ドライバ端子Ｄ１、Ｄ６が、第３方向Ｘ１において最も外側（すなわち最も第３方向Ｘ１側と、最も第４方向Ｘ２側）に位置しており、ドライバ端子Ｄ２、Ｄ５が、第３方向Ｘ１において最も内側（ドライバ端子群Ｈ１が設けられた領域内で第３方向Ｘ１における最も中心側）に位置しているといえる。

　また、第３スイッチ群Ｈ２は、第３スイッチＳＷ_Ｃとして、第３スイッチＳＷ_Ｃ１、ＳＷ_Ｃ２、ＳＷ_Ｃ３を有している。第３スイッチＳＷ_Ｃ１は、第３スイッチ群Ｈ２の中で、最も第２方向Ｙ２側にあり、第３スイッチＳＷ_Ｃ２は、第３スイッチＳＷ_Ｃ１に対し第１方向Ｙ１側に隣接している。第３スイッチＳＷ_Ｃ３は、第３スイッチＳＷ_Ｃ２に対し第１方向Ｙ１側に隣接しており、第３スイッチ群Ｈ２の中で、最も第１方向Ｙ１側にある。

　このように並んでいるドライバ端子Ｄと第３スイッチＳＷ_Ｃとは、次のように接続されている。第３スイッチＳＷ_Ｃ１は、配線Ｒ１ａによってドライバ端子Ｄ５に接続され、配線Ｒ１ｂによってドライバ端子Ｄ２に接続されている。すなわち、最も第２方向Ｙ２側（最もドライバ端子Ｄに近い側）の第３スイッチＳＷ_Ｃ１は、第３方向Ｘ１において最も内側のドライバ端子Ｄ２、Ｄ５に接続されている。また、第３スイッチＳＷ_Ｃ２は、配線Ｒ２ａによってドライバ端子Ｄ３に接続され、配線Ｒ２ｂによってドライバ端子Ｄ４に接続されている。また、第３スイッチＳＷ_Ｃ３は、配線Ｒ３ａによってドライバ端子Ｄ１に接続され、配線Ｒ３ｂによってドライバ端子Ｄ６に接続されている。すなわち、最も第１方向Ｙ１側（最もドライバ端子Ｄに遠い側）の第３スイッチＳＷ_Ｃ３は、第３方向Ｘ１において最も外側のドライバ端子Ｄ１、Ｄ６に接続されている。

　以上説明したように、変形例に係る表示装置１ａは、第１方向Ｙ１及び第３方向Ｘ１に並ぶ複数のドライバ端子Ｄで構成されるドライバ端子群Ｈ１と、第１方向Ｙ１に並ぶ複数の第３スイッチＳＷ_Ｃで構成される第３スイッチ群Ｈ２と、を有する。第３スイッチ群Ｈ２は、ドライバ端子群Ｈ１に接続される。変形例に係る表示装置１ａは、ドライバ端子Ｄと第３スイッチＳＷ_Ｃとがこのように並ぶことで、狭い領域であっても多くのドライバ端子Ｄと第３スイッチＳＷ_Ｃとを配置することができる。

　また、ドライバ端子群Ｈ１において、第１方向Ｙ１に並ぶドライバ端子Ｄ同士は、第３方向に沿って位置がずれている。第３スイッチ群Ｈ２において、最も第１方向Ｙ１側の第３スイッチＳＷ_Ｃは、ドライバ端子群Ｈ１のうち、第３方向Ｘ１において最も外側のドライバ端子Ｄに接続される。また、最も第２方向Ｙ２側の第３スイッチＳＷ_Ｃは、ドライバ端子群Ｈ１のうち、第３方向Ｘ１において最も内側のドライバ端子Ｄに接続される。変形例に係る表示装置１ａは、このようにドライバ端子Ｄと第３スイッチＳＷ_Ｃとを接続することで、配線Ｒを、交差なくコンパクトに配置することができる。

　図９は、変形例におけるドライバ端子と第３スイッチとの接続の例を示す模式図である。表示装置１ａは、エージング処理が終わった後に、ドライバ端子Ｄと第３スイッチＳＷ_Ｃとの間の配線Ｒを、図９に示すように切断してもよい。このように配線Ｒが切断された後の表示装置１ａは、配線Ｒ同士の間に、切断痕Ｍが設けられる。切断痕Ｍは、第１基板ＳＵＢ１に残っている痕であり、配線Ｒが設けられない領域となる。切断痕Ｍは、例えばレーザで配線Ｒを切断した場合は、レーザ痕となる。なお、配線Ｒの切断は、変形例の表示装置１ａに対して行う事に限られず、図４等に示す実施形態の表示装置１に対して行ってもよい。すなわち、表示装置１も、切断痕Ｍが設けられていてもよい。

　このように、表示装置１、１００ａは、ドライバ端子Ｄに接続される配線Ｒと第３スイッチＳＷ_Ｃに接続される配線Ｒとの間に、切断痕Ｍが設けられている。ドライバ端子Ｄに接続される配線Ｒと第３スイッチＳＷ_Ｃに接続される配線Ｒとは、切断痕Ｍを隔てて互いに非接続となっている。このように、ドライバ端子Ｄと第３スイッチＳＷ_Ｃとの間の配線Ｒを切断して非接続とすることで、エージング処理後に、第３スイッチＳＷ_Ｃが誤作動して、ドライバ端子Ｄ同士を接続してしまうことを抑制することができる。また、エージング処理後に、第３スイッチＳＷ_Ｃのゲート電極Ｇａに信号が入力されないように処理しておくことが不要となる。

　また、本実施形態において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。

　１　表示装置
　１１０　ドライバＩＣ
　Ａ　表示領域
　Ｂ　周辺領域
　Ｂ１　第１周辺領域
　Ｂ１ａ　内側周辺領域
　Ｂ１ｂ　外側周辺領域
　Ｄ　ドライバ端子
　Ｔ_Ｂ　スイッチ端子（第２端子）
　Ｔ０　出力端子（第１端子）
　ＰＸ　画素
　Ｓ　信号線（配線）
　ＳＵＢ１　第１基板
　ＳＵＢ２　第２基板
　ＳＷ_Ａ　第１スイッチ
　ＳＷ_Ｂ　第２スイッチ
　ＳＷ_Ｃ　第３スイッチ
　Ｙ１　第１方向
　Ｙ２　第２方向

Claims (10)

1. 　複数の画素が設けられる表示領域、及び前記表示領域よりも外側の周辺領域を有する第１基板と、
   　前記表示領域に設けられて、前記画素に接続されて前記画素に信号を供給する配線と、
   　前記周辺領域に設けられる第１端子及び第２端子と、
   　前記表示領域の第１方向側の前記周辺領域である第１周辺領域に設けられ、前記配線に接続されてドライバＩＣが接続可能なドライバ端子と、
   　前記第１周辺領域内の、前記ドライバ端子よりも前記表示領域側に設けられ、前記第１端子と前記配線との接続及び遮断を切り替え可能に構成される第１スイッチと、
   　前記表示領域の前記第１方向と反対方向の第２方向側の前記周辺領域である第２周辺領域に設けられ、前記第２端子及び前記配線に接続される第２スイッチと、
   　を有する、表示装置。
2. 　前記配線は、複数設けられており、
   　前記第２スイッチは、前記第２端子からの信号により、複数の前記配線同士の接続と遮断とを切り替え可能に構成される、請求項１に記載の表示装置。
3. 　前記周辺領域に設けられる第３端子と、
   　前記第１周辺領域内の、前記ドライバ端子よりも前記表示領域と反対側に設けられ、前記第３端子と前記ドライバ端子とに接続される第３スイッチと、をさらに有する、請求項１又は請求項２に記載の表示装置。
4. 　前記ドライバ端子は、複数設けられており、
   　前記第３スイッチは、前記第３端子からの信号により、複数の前記ドライバ端子同士の接続と遮断とを切り替え可能に構成される、請求項３に記載の表示装置。
5. 　前記周辺領域に設けられて前記第１スイッチに接続される第４端子をさらに有し、
   　前記第１スイッチは、前記第４端子からの信号により、前記第１端子と前記配線との接続及び遮断を切り替える、請求項１から請求項４のいずれか１項に記載の表示装置。
6. 　前記第１基板に対向して設けられ、前記第１基板と重畳する領域内に、前記表示領域と、前記第１周辺領域の一部とが設けられる第２基板をさらに有し、
   　前記第１スイッチは、前記第１周辺領域の、前記第１基板と前記第２基板とが重畳する領域に設けられる、請求項１から請求項５のいずれか１項に記載の表示装置。
7. 　前記第１端子及び前記第２端子は、前記第１周辺領域に設けられる、請求項１から請求項６のいずれか１項に記載の表示装置。
8. 　前記第１方向、及び前記第１方向に直交する第３方向に並ぶ複数の前記ドライバ端子で構成されるドライバ端子群と、前記第１方向に並ぶ複数の第３スイッチで構成される第３スイッチ群と、を有し、
   　前記第３スイッチ群は、前記ドライバ端子群に接続される、請求項３又は請求項４に記載の表示装置。
9. 　前記ドライバ端子群において、前記第１方向に並ぶ前記ドライバ端子同士は、前記第３方向に沿って位置がずれており、
   　前記第３スイッチ群において、最も前記第１方向側の前記第３スイッチは、前記ドライバ端子群のうち、前記第３方向において最も外側の前記ドライバ端子に接続され、最も前記第２方向側の前記第３スイッチは、前記ドライバ端子群のうち、前記第３方向において最も内側の前記ドライバ端子に接続される、請求項８に記載の表示装置。
10. 　前記ドライバ端子に接続される配線と前記第３スイッチに接続される配線との間に、切断痕が設けられており、前記ドライバ端子に接続される配線と前記第３スイッチに接続される配線とは、前記切断痕を隔てて互いに非接続となっている、請求項３、４、８及び９のいずれか１項に記載の表示装置。

Images