WO2020183580A1 - 半導体チップの製造方法 - Google Patents

半導体チップの製造方法 Download PDF

Info

Publication number
WO2020183580A1
WO2020183580A1 PCT/JP2019/009752 JP2019009752W WO2020183580A1 WO 2020183580 A1 WO2020183580 A1 WO 2020183580A1 JP 2019009752 W JP2019009752 W JP 2019009752W WO 2020183580 A1 WO2020183580 A1 WO 2020183580A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
semiconductor chip
cleavage
semiconductor wafer
manufacturing
Prior art date
Application number
PCT/JP2019/009752
Other languages
English (en)
French (fr)
Inventor
研一 池田
友佑 中南
Original Assignee
株式会社オプト・システム
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社オプト・システム filed Critical 株式会社オプト・システム
Priority to PCT/JP2019/009752 priority Critical patent/WO2020183580A1/ja
Priority to JP2021504653A priority patent/JP7311584B2/ja
Publication of WO2020183580A1 publication Critical patent/WO2020183580A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Definitions

  • the present invention relates to a method for manufacturing a semiconductor chip, which is characterized by individualizing a semiconductor wafer.
  • a manufacturing method for cutting out a power element such as an IGBT or FET from a substrate having a hexagonal crystal orientation of a SiC or GaN series.
  • Patent Documents 1 and 2 As an invention for individualizing a semiconductor wafer, a total cutting method (Patent Documents 1 and 2) in which semiconductor elements are divided at once by a laser beam or a dicer, and a two-stage total cutting method (Patent Documents 3 to 3) in which semiconductor elements are divided into two stages. 4)
  • a scribing & break method (Patent Document 5) has been proposed in which a scribing line provided in a groove shape is pressed from the opposite side to divide the scribing line.
  • a screen can be provided by etching, it is excluded in the following discussion because the processing time (the etching rate of SiC is, for example, about 1 ⁇ m / min) is long and the production line is complicated. Etching.
  • Japanese Unexamined Patent Publication No. 2017-228660 Japanese Unexamined Patent Publication No. 2016-400122 Japanese Unexamined Patent Publication No. 2018-11288 Japanese Unexamined Patent Publication No. 2013-161944 Japanese Unexamined Patent Publication No. 62-108007 Japanese Unexamined Patent Publication No. 2014-068031
  • the bending strength is evaluated by, for example, a three-point bending test based on JIS R1601, and specifically, it is desired that it exceeds 500 MPa, preferably 1000 MPa or more.
  • FIG. 5 is a cross-sectional photograph when the scribe & break method is adopted, and is a cross-sectional view when the semiconductor wafer is pressed at once perpendicular to the surface of the semiconductor wafer in order to expand the straight laser processing line from the back side at once. Is shown.
  • the semiconductor wafer is pressurized in the thickness direction and divided at once, so that the first region A, which is a laser processing line, and the second region B, where cracks spread in multiple directions from the first region A, ,
  • the cleavage region C formed on the multi-step surface which cannot be said to be flush is formed, and the bending strength is limited.
  • Patent Document 6 a cutting starting point region (scheduled cutting line) is formed in a direction along the A plane or the M plane with the C plane as the main plane (paragraph). 0040).
  • the laser focusing points P need to be formed at a pitch that is fairly close to each other (see FIG. 5 of Patent Document 6), and the melt processing region 13 (planned cutting line) that is actually formed is , It is necessary to have a certain thickness and be continuous in a rod shape (see FIG. 12 of Patent Document 6).
  • this planned cutting line is nothing but a scribing line provided inside the substrate, and as with the scribing & break method, a flush surface can be realized even if the cutting line is divided at once from the planned cutting line. It is not possible.
  • the cut surface is formed with subtle irregularities similar to those in the case of adopting the scribe & break method (see comparison with FIG. 4 of the present application).
  • a pressurizing step toward the front surface of the wafer is followed by a pressurizing step in the reverse direction toward the back surface of the wafer, which is complicated.
  • the present invention has been made in view of the above problems, and a power element having excellent bending strength is cut out from a semiconductor wafer by pressurizing in the inclination direction from the starting point of division to form a clean cleavage surface. It is an object of the present invention to provide a method for manufacturing a semiconductor chip capable of capable of manufacturing.
  • the method for manufacturing a semiconductor chip according to the present invention includes a first step of providing one or more cleavage starting points in the vicinity of four corners surrounding one or a plurality of semiconductor chips on a semiconductor wafer, and the above-mentioned. It has a second step of advancing the cleavage opening in a direction inclined from the cleavage starting point to the surface of the semiconductor wafer.
  • the cleavage starting point is preferably formed on one surface of the front and back surfaces of the semiconductor wafer.
  • the "four corners surrounding one or a plurality of semiconductor chips" include not only the four corners of each semiconductor chip in a plurality of semiconductor chips but also the entire four corners of a plurality of semiconductor chips. It is a concept. Normally, in one semiconductor wafer, the crystal planes of the substrate layer are aligned over a plurality of semiconductor chips. Therefore, if the cleavage opening is advanced from one cleavage starting point, a straight cleavage plane is formed over the plurality of semiconductor chips. be able to.
  • the second step as in the embodiment, (1) for example, two plate members are arranged under the semiconductor wafer and an opening groove is formed at both shoulder edges of the semiconductor wafer. Place the semiconductor wafer on a mounting table provided with an opening groove that allows deformation, (2) Place a blade-shaped holding metal fitting (pushing blade) on the upper side of the semiconductor wafer, vertically on the wafer surface and diagonally at the tip of the blade. (3) By moving the push blade in the vertical direction, bending stress is applied to the semiconductor wafer by both shoulder edges of the plate material, and the bending deflection exceeds the limit stress, so that the stress concentration line is reached from the opening point. Wafer breaks along the way.
  • a flush surface is formed in the central portion of the end face of the semiconductor chip in a region of 1/2 or more of the total area of the end face so that no step is observed even at a microscope magnification of 100 times.
  • (1) a case where a cleavage starting point is provided intermittently, and (2) a machined groove having a depth of 1/20 or less of the wafer thickness is formed from the upper and lower surfaces of the semiconductor wafer, and a part of the machined groove is formed. May be used as a starting point for cleavage.
  • the bending strength is deteriorated as compared with the former, but if the groove has a depth of 1/20 or less of the wafer thickness, for example, if the wafer thickness is within 5 ⁇ m on one side, the strength is deteriorated. Is often acceptable.
  • the cleavage starting point when it is provided intermittently, it is typically in the shape of a cross or a cut. However, it is preferable that the cross-sectional shape on the tip side in the cleavage direction is a keel shape that gradually becomes shallower toward the bow. It is sufficient that the processing position of the cleavage starting point avoids the central portion of the end face of the semiconductor chip, which is the problem in claim 2. For example, in response to a request regarding the product shape, an appropriate position can be selected while avoiding the four corners themselves surrounding the semiconductor chip.
  • the inventor's idea is as follows. When deep line scribe processing is performed to divide the wafer so that it opens in the vertical direction with respect to the upper and lower surfaces of the wafer, many vertical streaks can be seen.
  • the direction of stress concentration is greatly affected by the opening starting point of the end face and the ridge line composed of the end faces because the expansion and contraction of the surface is the largest. Also, concentrate on the center rather than the four corners of the block. Therefore, when forming the side surface of the chip, if the opening base points of the cleavage are arranged on the left and right instead of the top and bottom, the cleavage can be opened so as to form a single layer from the side.
  • the composition of the semiconductor chip is such that a number of layers having a compound composition different from that of the newly crystal-grown substrate are deposited on the substrate layer which occupies most of the chip thickness.
  • the thickness is about 5 ⁇ . Since the crystal structure of this layer is not necessarily the same as that of the substrate layer, it is not always possible to share the same cleavage plane. Even if the layer is excised as in claim 3, the bending strength is not so low as long as it is composed of a single cleavage plane that occupies most of the layer.
  • the present invention can also be regarded as a method for dividing a semiconductor wafer.
  • the element chips having the semiconductor layer formed on the single crystal substrate are divided by cutting out the element chips from the semiconductor wafers arranged vertically and horizontally, which is one of the front and back surfaces of the semiconductor wafer.
  • the push blade is pressed along the first pressing line, and a breaking stress is applied to the semiconductor wafer by both shoulders of the push blade and the straight groove to create a first open surface starting from the machined groove.
  • the pressing blade is pressed along the second pressing line, and the pressing blade and the said It is configured to have a fourth step of advancing the opening surface starting from the machined groove along the second pressing line by applying a breaking stress to the semiconductor wafer at both shoulders of the straight groove, and the first pressing.
  • the machined grooves that determine at least one of the line and the second pressing line are intermittently formed at a distance of 1/2 or more of the arrangement pitch of the element chip, and the pushing blade is formed with respect to the semiconductor wafer. It is characterized in that it is pressed in an inclined state.
  • the machined grooves for determining at least one of the first pressing line and the second pressing line are intermittently formed at a distance of 1/2 or more of the arrangement pitch of the element chip to be cut out. ing. Therefore, the cut-out element tip has better bending resistance than the element tip cut out by the full-cut method or the scribe & break method in the three-point bending test in which the dividing starting point surface with the machined groove is downward. Demonstrate. That is, in the three-point bending test in which bending stress is applied to the machined surface provided with the intermittent machined groove, the bending strength is superior to that of the element tip cut out by the scribe & break method.
  • the configuration in which the machined grooves are formed intermittently is suitable for increasing the bending strength, while the structure in which the machined grooves are continuously formed has a clean square shape in the plan view. It looks a little better in that it can be cut out. However, since it is only a matter of appearance, preferably, all the machined grooves should be formed intermittently at a distance of 1/2 or more of the arrangement pitch of the element chips.
  • the machined groove may be formed in a spot shape, but it is preferably formed in a broken line shape. In the configuration in which the machined groove is formed in a broken line shape, it is particularly preferable to form a cut-shaped machined groove at the four corners of the element chip.
  • the cross-sectional shape of the machined groove on the tip side in the cleavage direction is preferably a keel shape, and the depth of the machined groove is gradually shallowed toward the bow.
  • the broken line-shaped processing groove having a length of 200 ⁇ m or more, and more preferably, one or more may be provided in close proximity to the four corners of one or more element chips.
  • the depth of the machined groove is not particularly limited, but it is preferable to form the machined groove to a depth that exceeds the semiconductor layer and reaches the single crystal substrate. In this case, since the semiconductor layer is sufficiently thin, the semiconductor layer is also cut along with the cleavage plane of the single crystal substrate.
  • the second feature of the present invention is that the pushing blade in an inclined state is pressed against the opposite surface of the dividing starting point surface provided with the machined groove.
  • the inclination angle of the push blade with respect to the semiconductor wafer is not particularly limited, but preferably an inclination angle of 10 ⁇ m / 110 mm or more, 100 ⁇ m / 110 mm or less, and more preferably about 50 ⁇ m / 110 mm should be adopted. Is.
  • the pushing blade in the inclined state is pressed along the first pressing line and the second pressing line (hereinafter, collectively referred to as the pressing line) formed on the opposite surface of the division starting point surface. Be done.
  • the pressing line is aligned with the central portion of the width of the straight groove of the mounting table, so that the semiconductor wafer is supported by both shoulders of the straight groove and is slightly inclined.
  • the stress is concentrated so as to expand the outermost machined groove having the largest deflection, and based on this stress, the semiconductor wafer breaks in the plate thickness direction starting from the outermost machined groove, and at the same time, Alternatively, a small number of microcracks proceed in the inclined direction to reach the cleavage plane.
  • the cleavage surface gradually advances diagonally upward corresponding to the tip line of the push blade based on the push pressure of the push blade in the inclined state, so that it is flush with each other.
  • a split section is formed with a clean cleavage plane.
  • the push blade is smoothly lowered, then decelerated until it comes into contact with the wafer, and moved at a speed of about 3 mm / S to 10 mm / S.
  • the moving direction of the push blade is simply the direction orthogonal to the surface of the semiconductor wafer (vertical descent), but it is also preferable to set the push blade to the protruding direction (tilt descent) in the inclined state.
  • the thickness of the semiconductor wafer is generally about 350 ⁇ m to 100 ⁇ m, and the maximum is 500 ⁇ m. Then, a semiconductor wafer having a plate thickness of this degree is supported by both shoulders of the straight groove, and a breaking stress in the inclination direction is applied to the center position thereof. Therefore, the semiconductor wafer is curved in a slightly inclined state and has a cleavage surface. Will proceed smoothly.
  • the maximum distance of the semiconductor wafer in the vertical and horizontal directions is not limited, but is generally about 1 inch to 6 inches in terms of diameter, and typically about 3 inches. Therefore, the minimum length of the straight groove of the mounting table is defined according to the above dimensions.
  • the single crystal substrate is not particularly limited as long as a single crystal having the same crystal axis direction at any portion is used, and silicon (Si) or sapphire may be used, but silicon carbide (SiC) is preferable.
  • silicon carbide (SiC) is preferable.
  • GaN gallium nitride
  • silicon carbide (SiC) is classified into 2H, 4H, 6H, 8H, 10H and the like, but 4H hexagonal SiC is preferably used.
  • the element chip according to the present invention is not particularly limited, but it is preferable to apply the present invention to a power device in which a violent thermal history is repeated.
  • a power device an IGBT (Insulated Gate Bipolar Transistor), a MOSFET (metal-oxide-semiconductor field-effect transistor), a PiN diode in which the I layer (Intrinsic Layer) is sandwiched between the P layer and the N layer, etc. are used. It can be preferably exemplified.
  • the first pressing line and the second pressing line are generally a plurality. Then, a plurality of N pressing lines may be pressed by N pressing blades to collectively process the N pressing lines, or each pressing line may be individually processed. In any case, due to the narrow arrangement interval of the element chips, the third step and the fourth step are executed a plurality of times while changing the positional relationship between the semiconductor wafer and the linear groove.
  • the minus sign "-" prefixed with a number in the crystal lattice plane means a bar.
  • the size of the power element driven by a large current is generally assumed to be about 1 mm ⁇ 1 mm to 10 mm ⁇ 10 mm. This is the size assumed from the balance between the maximum allowable current, the calorific value, and the size of the product used.
  • the width was set to 4 mm, and the minimum required length of 7 mm for examining the bending strength was selected.
  • a semiconductor wafer WAF having a thickness of 350 ⁇ m in which a semiconductor layer is provided on a single crystal substrate of silicon carbide was used.
  • the semiconductor wafer WAF is provided with a first orientation flat OF on the 1-100th surface thereof, and is positioned at 90 ° with the first orientation flat OF as a reference surface.
  • a second orifra IF is provided on the 11th to 20th surfaces.
  • the silicon carbide single crystal substrate is composed of 4H hexagonal SiC, and as shown in FIG. 1 (c), the M plane parallel to the 1-100 plane and the M plane parallel to the 11-20 plane. It has a crystal structure with an A plane. Then, the semiconductor wafer WAF was cut in the first direction perpendicular to the first olifra OF and the second direction parallel to the first olifra OF to cut out a square element chip CHP of about 7 ⁇ 7 mm.
  • the semiconductor wafer WAF is attached to the adhesive sheet SH with the 0001 surface (commonly known as the Si surface) facing the upper surface.
  • This pressure-sensitive adhesive sheet SH has appropriate elasticity and strength so that the element chip CHP after division can be separated in the expanding step.
  • a machined groove GR having the shape shown in FIG. 2A is formed in a SiC crystal at the four corners of the element chip CHP. It was provided intermittently at a depth reaching the substrate (ST1 to ST2).
  • This machined groove GR has a cut shape shown in FIG. 2 (d), and the cross-sectional shape on the tip side in the cleavage direction is a so-called keel shape, which is gradually shallowed toward the bow.
  • the chip size of the element chip CHP to be cut out is about 7 mm ⁇ 7 mm, and fracture grooves are formed at a distance of 1/2 or more of the arrangement pitch (Pih, Piv) of the element chip CHP. It will be.
  • a machined groove GR is provided on the side of the 0001 surface (commonly known as the Si surface) on which the semiconductor layer is provided, and the Si surface is used as the division starting point surface, but the opposite side is 000-1 (commonly known as the C surface). May be provided with a breaking groove.
  • the reflection layer of the laser light does not exist at the formed portion of the processing groove GR, and when the processing groove GR is provided beyond the reflection layer, machining is performed.
  • the order of forming the machined groove GR is not limited in any way, but in this embodiment, the machined groove GR is formed intermittently over N rows in the first direction, which is the orthogonal direction of the first orientation flat OF (ST1). ..
  • N first pressing lines to which the pressing blade DV (FIG. 3) is pressed are defined on the C surface in the subsequent pressing step.
  • a machined groove GR having a length of about 2 mm was intermittently formed over the M row in the second direction, which is the parallel direction of the first orientation flat OF (ST2).
  • M second pressing lines to which the pressing blade DV is pressed are defined in the second direction of the C surface in the subsequent pressing step.
  • the protective tape PR is pressed against the Si surface of the semiconductor wafer WAF and adhered to the adhesive sheet SH on the outer peripheral side of the semiconductor wafer WAF. Then, the semiconductor wafer WAF wrapped in the protective tape PR and the adhesive sheet SH is fixed to the mounting table PL (ST3).
  • the fixed posture is as shown in FIG. 1 (e), and the Si surface provided with the machined groove GR is on the lower side.
  • a straight groove SP that is longer than the maximum diameter of the semiconductor wafer WAF and has a horizontal left-right width that allows bending deformation of the semiconductor wafer WAF is formed (for example). (See FIG. 1 (e)).
  • one pressing blade DV is used to process each pressing line, but a plurality of pressing blade DVs may be used simultaneously to process a plurality of pressing lines together. ..
  • step ST4 the pressing blade DV is slowly lowered along the pressing line in a state where the pressing line to be pressed is positioned at the center position in the width direction of the straight groove SP.
  • the push blade DV is as shown in FIG. 3, and the pressing tip, which is longer than the maximum diameter of the semiconductor wafer WAF and extends in the horizontal direction, is tilted at an inclination angle ⁇ and brought into contact with the pressing line.
  • the machining groove GR is intermittently located in a straight line on the opposite surface of the pressing line to which the pressing blade DV is in contact. Then, when the push blade DV is lowered, the stress is concentrated on the outermost machined groove GR having the largest deflection, so that the semiconductor wafer is broken in the plate thickness direction starting from the outermost machined groove GR, and at the same time, Alternatively, a small number of microcracks proceed in the inclined direction (slightly upper right direction in the figure) to reach the cleavage plane.
  • the cleavage surface gradually advances diagonally upward (see FIG. 1D) corresponding to the tip line of the pushing blade DV based on the pushing pressure of the pushing blade DV in the inclined state.
  • a split section is formed with a clean cleavage plane.
  • the amount of descent of the push blade DV is about 60 ⁇ m, and the processing time of the straight line dividing process is within 1.3 seconds from the start of contact.
  • the semiconductor wafer WAF is rotated by 90 degrees and rearranged on the mounting table PL (ST6).
  • the division process in the second direction is executed by executing the same process as the process in steps ST4 to ST5 in the second direction (ST7, ST8).
  • FIG. 4 is a photograph showing the cleavage cross section (M plane) of the cut out element chip in the second direction, and shows the center portion of the chip and the end portion of the chip. As shown in the figure, a transient surface is generated between the machined groove and the cleavage surface at the end of the insert, but a clean cleavage surface appears flush with the center of the insert.
  • the bending strength when the dividing starting point surface provided with the line groove is on the upper surface is 1172 to It was 1814 Mpa, and when the division starting point surface was the lower surface, the bending strength was 620 to 975 Mpa. From this result, it is confirmed that the effect of the present invention of providing the intermittent processing groove is particularly high in the bending strength ⁇ d when the division starting point surface is the lower surface.
  • the machined groove GR is not limited to the cross shape shown in FIG. 2 (a), and may be a straight cut shape shown in FIG. 2 (b). Also in this case, the cross-sectional shape of the machined groove GR is a so-called keel shape, and the tip side of the machined groove GR in the cleavage direction is gently shallowed toward the bow.
  • one or more machined grooves are provided in the vicinity of the four corners of each semiconductor chip, but there is no limitation.
  • less than N cleavage starting points may be provided intermittently for a plurality of N semiconductor chips provided on one semiconductor wafer.
  • a single cleavage starting point may be provided at an appropriate position (for example, a base end portion) of one pressing line of one semiconductor wafer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Abstract

抗折強度に優れたパワー素子を、半導体ウェハから切り出すことができる半導体チップの製造方法を提供する。　載置台ＰＬの直線溝ＳＰの幅中央部に押圧ラインを整合させた状態で、この押圧ラインに沿うよう押刃ＤＶを押し付け、押刃ＤＶと直線溝ＳＰの両肩で半導体ウェハＷＡＦに割断応力を加えることで、加工溝を起点とする劈開面を押圧ラインに沿って進行させる工程を設ける。

Description

半導体チップの製造方法
　本発明は、半導体ウェハの個片化に特徴のある半導体チップの製造方法に関する。特に、ＳｉＣやＧａＮ系列の六方晶結晶方位を有する基板上からＩＧＢＴやＦＥＴなどのパワー素子を切り出す製造方法に好適に適用される。
　半導体ウェハを個片化する発明として、半導体素子間をレーザ光やダイサーによって一気に分断する全カット法（特許文献１～２）、また、二段階に分断する二段階全カット法（特許文献３～４）、或いは、溝状に設けたスクライブラインを、その反対側から押圧して分断するスクライブ＆ブレイク法（特許文献５）などが提案されている。なお、エッチング処理によってスクライズラインを設けることもできるが、処理時間（ＳｉＣのエッチングレートは、例えば、１μｍ／ｍｉｎ程度）が長い上に、製造ラインが複雑化するので、以下の議論では除外される。
特開２０１７－２２８６６０号公報 特開２０１６－１００４１２号公報 特開２０１８－１１３２８８号公報 特開２０１３－１６１９４４号公報 特開昭６２－１０８００７号公報 特開２０１４－０６８０３１号公報
　ところで、昨今普及が広がっているパワー素子は、動作時に高温化して熱膨張を繰り返すため、特に抗折強度に優れたものが望まれる。ここで、抗折強度は、例えば、ＪＩＳＲ１６０１に基づく三点曲げ試験で評価され、具体的には、５００ＭＰａ超えること、好適には、１０００ＭＰａ以上となることが望まれている。
　しかし、上記の各発明に関し、例えば、ＳｉＣなどの固い基板にダイサーを適用する場合には、(a) ダイサー砥石の摩耗が激しい、(b) 加工速度が遅い、(c) 水冷却が必要となるため素材よっては使用できないなどの問題がある。
　一方、上記の各発明に関して、レーザ光を使用したとしても、スクライブ時に、微小クラックが不可避的に生じるので、抗折強度に限界がある。例えば、スクライブ＆ブレイク法を採った場合、スクライブラインを下方に配置した三点曲げ試験では、高い抗折強度を発揮することができない。また、全カット法や二段階全カット法を採った場合には、何れの面を下方に配置しても、抗折強度に限界がある。
　図５は、スクライブ＆ブレイク法を採った場合の断面写真であり、一直線のレーザ加工ラインを背面側から一気に押し広げるべく、半導体ウェハの表面に直交して半導体ウェハを一気に加圧した場合の断面を示している。
　スクライブ＆ブレイク法では、半導体ウェハを、その厚さ方向に加圧して一気に分断するので、レーザ加工ラインである第１領域Ａと、第１領域Ａから多方向にクラックが広がる第２領域Ｂと、面一とは言い難い多段面に形成された劈開領域Ｃとが形成されることになり、抗折強度に限界がある。
　ここで、ウェハの表裏面を傷つけることなく、基板内部に、レーザ光による改質部分を設ける発明も提案されている（特許文献６）。そして、六方晶系の結晶構造を有する基板において、Ｃ面を主面として、Ａ面、或いはＭ面に沿った方向に切断起点領域（切断予定ライン）を形成することも記載されている（段落００４０）。
　しかし、この発明において、レーザ集光点Ｐは、相当に近接したピッチで形成される必要があり（特許文献６の図５参照）、実際に形成される溶融処理領域１３（切断予定ライン）は、ある太さをもって棒状に連続している必要がある（特許文献６の図１２参照）。
　この切断予定ラインは、要するに、基板内部に設けたスクライブラインに他ならず、この切断予定ラインを起点として、スクライブ＆ブレイク法と同様に、一気に分断しても、面一の劈開面を実現することはできない。実際、特許文献６の図１２から確認される通り、切断面には、スクライブ＆ブレイク法を採った場合と同様の微妙な凹凸が形成されている（本願の図４との対比参照）。
　また、この発明では、ウェハを応力によって分断する場合には、ウェハ表面に向けた加圧工程に続いて、ウェハ裏面に向けた逆向きの加圧工程が必要となり煩雑である。
　本発明は、上記の問題点に鑑みてなされたものであって、分断起点から傾斜方向に加圧してきれいな劈開面を形成することで、抗折強度に優れたパワー素子を、半導体ウェハから切り出すことができる半導体チップの製造方法を提供することを目的とする。
　上記の目的を達成するため、本発明に係る半導体チップの製造方法は、半導体ウェハ上の一又は複数の半導体チップを取り囲む四隅に近接して、一以上の劈開起点を設ける第一工程と、前記劈開起点から、半導体ウェハ表面に傾斜する方向に劈開開口を進める第二工程と、を有している。なお、劈開起点は、好適には、半導体ウェハの表裏面の一方面に形成される。
　本発明において、「一又は複数の半導体チップを取り囲む四隅」とは、複数の半導体チップにおける各半導体チップの四隅である場合だけでなく、複数の半導体チップを纏めた全体の四隅である場合も含む概念である。通常、一の半導体ウェハにおいて、基板層の結晶面は、複数の半導体チップにわたって揃っているので、一の劈開起点から劈開開口を進めれば、複数の半導体チップにわたって、一直線の劈開面を形成することができる。
　第２工程は、好適には、実施例のように、（１）半導体ウェハの下側に、例えば２枚の板材を配置して、その両肩エッジで開口溝を形成するなど、半導体ウェハの変形を許容する開口溝を設けた載置台に半導体ウェハを配置すること、（２）半導体ウェハの上側に、刃物状の押さえ金具（押刃）を、ウェハ面に鉛直かつ刃先端が斜めに配置すること、（３）前記押刃を鉛直方向に移動させることによって、半導体ウェハに、板材の両肩エッジにより曲げ応力をかけ、曲げたわみが限界応力を超えることで、劈開起点から応力集中ラインに沿って劈開破断させていく。
　好ましくは、第二工程において、半導体チップの端面中央部には、端面全面積の１／２以上の領域に、顕微鏡倍率１００倍でも段差が認められない、面一の劈開面が形成される。第１工程では、（１）劈開起点を断続的に設ける場合と、（２）半導体ウェハの上下面からウェハ厚の１／２０以下の深さの加工溝を形成し、この加工溝の一部を劈開起点として利用する場合とが考えられる。後者（２）の場合、抗折強度が前者に比べ劣化するが、ウェハ厚の１／２０以下の深さの加工溝、例えば、ウェハ厚１００μｍに対して片側５μｍ以内であれば、その強度劣化は許容される場合が多い。
　また、劈開起点を断続的に設ける場合、十字状や切傷状の形状であるのが典型的である。但し、劈開方向の先端側の断面形状は、船首に向けて緩やかに浅くなる竜骨形状であるのが好ましい。なお、劈開起点の加工位置は、請求項２で問題にする半導体チップの端面中央部を避ければ足りる。例えば、製品形状に関する要請に応じて、半導体チップを取り囲む四隅そのものを避けた、妥当な位置を選択することが出来る。
　本発明について、発明者の考えは以下の通りである。深いラインスクライブ加工をして、ウェハ上下面に対して垂直方向に開口する分割を行うと、多くの縦筋の段差ラインが見える。この個々の段差ラインは劈開面の層間段差である。層間段差は、ラインスクライブの底の開口起点が結晶層＝劈開面層の幾層にずれて多数出来、それぞれが開口起点となって別の劈開面を露出させているためである。
　半導体チップにおいて、この層間段差が好ましくないのは、デバイスチップが機能すると電流の通断によって頻繁な発熱放熱が起き、それが熱膨張によって応力集中点にストレスを及ぼすことに基づく。すなわち、結晶層＝劈開層の違う多数の応力集中があると、隣接する集中点への開口方向は別の結晶面（１５度以上角度の違う方向）の確率が多くなり、上記ストレス負荷時に、端面平行でない内部への亀裂進展が発生して破断に至りやすくなると考えられるためである。
　応力集中の方向はチップのような厚の薄い四角ブロックの場合、表面の膨張収縮が最も大きいために端面及び端面で構成される稜線の開口起点が大きく影響する。また、ブロックの四隅より中央のほうに集中する。よって、チップ側面を形成するとき、劈開の開口基点を上下ではなく左右に配置すれば、劈開は横から単一層を形成するように開口させることができるのである。
　半導体チップの構成はチップ厚の大部分を占める基板層の上に、新たに結晶成長させた基板とは異なる化合物組成の層を幾層にも堆積している。厚さは～５μ程度である。この層の結晶構造は基板層とは必ずしも同じではないため、同じ劈開面を共有できるとは限らない。そして、請求項３のように当該層を切除しても、大部分を占める単一劈開面で構成されていれば、抗折強度がそれほど下回ることは無い。
　以上、半導体チップの製造方法について説明したが、本発明を、半導体ウェハの分断方法と位置付けることもできる。この場合は、単結晶基板に半導体層が形成された素子チップが、縦横に複数個配置された半導体ウェハから、前記素子チップを切り出す分断方法であって、前記半導体ウェハの表裏面の一方である分断起点面に、前記素子チップを囲むよう加工溝を形成することで、前記分断起点面の反対面に、第１押圧ラインと第２押圧ラインを予定的に確定する第１工程と、前記半導体ウェハの縦横方向の最大距離より長い直線溝を有する載置台に、前記分断起点面を下方にして前記半導体ウェハを固定する第２工程と、前記直線溝の幅中央部に第１押圧ラインを整合させた状態で、第１押圧ラインに沿うよう押刃を押し付け、前記押刃と前記直線溝の両肩で前記半導体ウェハに割断応力を加えることで、加工溝を起点とする劈開面を第１押圧ラインに沿って進行させる第３工程と、前記直線溝の幅中央部に、第２押圧ラインを整合させた状態で、第２押圧ラインに沿うよう前記押刃を押し付け、前記押刃と前記直線溝の両肩で前記半導体ウェハに割断応力を加えることで、加工溝を起点とする劈開面を第２押圧ラインに沿って進行させる第４工程と、を有して構成され、第１押圧ラインと第２押圧ラインの少なくとも一方を確定する加工溝は、前記素子チップの配置ピッチの１／２以上離間して断続的に形成されており、前記押刃は、前記半導体ウェハに対して、傾斜状態で押し付けられることを特徴とする。
　この発明では、第1 の特徴として、第１押圧ラインと第２押圧ラインの少なくとも一方を確定する加工溝は、切り出されるべき素子チップの配置ピッチの１／２以上離間して断続的に形成されている。そのため、切り出された素子チップは、加工溝を設けた分断起点面を下方にした三点曲げ試験において、全カット法や、スクライブ＆ブレイク法で切り出された素子チップより、優れた抗折強度を発揮する。すなわち、断続的な加工溝を設けた加工面に曲げ応力を加える三点曲げ試験では、スクライブ＆ブレイク法によって切出された素子チップより優れた抗折強度を発揮する。
　この発明において、加工溝を断続的に形成する構成は、抗折強度を高める上で好適であるが、一方、加工溝を連続的に形成する構成は、平面視において、きれいな四角状に素子チップを切り出すことができる点で、やや見栄えに優れる。但し、単に見栄えだけの問題であるので、好適には、全ての加工溝を、素子チップの配置ピッチの１／２以上離間して断続的に形成すべきである。
　加工溝は、スポット状に形成しても良いが、破線状に形成するのが好適である。加工溝を破線状に形成する構成では、素子チップの四隅において切傷状の加工溝を形成するのが特に好適である。この加工溝は、劈開方向の先端側の断面形状が、竜骨形状（keel）であるのが好ましく、この加工溝の深さは、船首に向けて緩やかに浅くなっている。
　何れにしても破線状の加工溝は、２００μｍ以上の長さに形成するのが好適であり、より好適には、一又は複数の素子チップの四隅に近接して一以上設ければ良い。
　本発明において、加工溝の深さは特に限定されないが、半導体層を超えて、単結晶基板に達する深さまで、加工溝を形成するのが好適である。この場合、半導体層は、十分に薄いので、単結晶基板の劈開面に付随して半導体層も切断される。
　本発明の第２の特徴は、加工溝を設けた分断起点面の反対面に、傾斜状態の押刃を押し付ける点にある。ここで、押刃の半導体ウェハに対する傾斜角は、特に限定されないが、好適には、１０μｍ／１１０ｍｍ以上、１００μｍ／１１０ｍｍ以下の傾斜姿勢、より好適には、５０μｍ／１１０ｍｍ程度の傾斜角度を採るべきである。
　そして、第３工程や第４工程では、分断起点面の反対面に形成された第１押圧ラインや第２押圧ライン（以下、押圧ラインと総称する）に沿うよう、傾斜状態の押刃が押し付けられる。この押圧状態において、押圧ラインは、載置台の直線溝の幅中央部に整合状態とされているので、半導体ウェハは、直線溝の両肩で支持され、やや傾斜することになる。
　そのため、最も撓みが大きい最外部の加工溝を押し広げるよう、応力が集中することになり、この応力に基づき、最外部の加工溝を起点として、半導体ウェハが板厚方向に破断すると共に、一又は少数の微小クラックが傾斜方向に進行して劈開面に至る。
　第３工程や第４工程では、その後も、傾斜状態の押刃の押圧力に基づき、劈開面が、押刃の先端ラインに対応する斜め上方に向けて、徐々に進行するので、面一のきれいな劈開面による分断面が形成される。
　このような動作を実現するため、押刃を円滑に降下させた後、ウェハに接触するまでに減速して、３ｍｍ／Ｓ～１０ｍｍ／Ｓ程度の速度で移動させるのが好適である。この場合、押刃の移動方向は、半導体ウェハ表面の直交方向（垂直降下）であるのが簡易的であるが、傾斜状態の押刃の突出方向（傾斜降下）とするのも好適である。
　半導体ウェハの厚みは、一般には３５０μｍ～１００μｍ程度、最大でも５００μｍである。そして、この程度の板厚の半導体ウェハが、直線溝の両肩で支持され、且つ、その中央位置に、傾斜方向の割断応力が加わるので、半導体ウェハがやや傾斜した状態で湾曲して劈開面が円滑に進行することになる。
　一方、スクライブ＆ブレイク法や先行文献６の構成を採った場合には、ウェハ面に直交する板厚方向に、多数のクラックが一気に進行するので、面一の劈開面を形成することができない。
　なお、本発明において、半導体ウェハの縦横方向の最大距離は限定されないが、一般には、直径換算で１インチ～６インチ程度であり、典型的には３インチ程度である。したがって、載置台の直線溝の長さは、上記の寸法に対応して、最低長が規定される。
　本発明において、単結晶基板は、結晶軸の方向がどの部分でも揃っている単結晶を使用する限り、特に限定されず、シリコン（Ｓｉ）やサファイアでも良いが、好適には、炭化ケイ素（ＳｉＣ）や、窒化ガリウム（ＧａＮ）系統であって、六方晶結晶方位を有するものが選択される。このうち、炭化ケイ素（ＳｉＣ）は、２Ｈ，４Ｈ，６Ｈ，８Ｈ，１０Ｈなどに分類されるが、好適には、４Ｈの六方晶ＳｉＣが使用される。
　また、本発明に係る素子チップも、特に限定されないが、激しい熱履歴が繰り返されるパワーデバイスに本発明を適用するのが好適である。ここで、パワーデバイスとしては、ＩＧＢＴ（Insulated Gate Bipolar Transistor ）や、ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor ）や、Ｉ層（Intrinsic Layer ）をＰ層とＮ層で挟んだＰｉＮダイオードなどを好適に例示することができる。
　本発明において、第１押圧ラインや、第２押圧ラインは、一般に複数個である。そして、複数Ｎ個の押圧ラインを、Ｎ個の押刃で押圧して、Ｎ個の押圧ラインを纏めて処理しても良いし、一の押圧ライン毎に個々的に処理しても良い。何れにしても、素子チップの配置間隔の狭さから、第３工程や第４工程は、半導体ウェハと直線溝との位置関係を変化させつつ複数回実行される。
　上記した本発明によれば、独特の切断手順を採るので、面一のきれいな劈開面を形成することができ、抗折強度に優れたパワー素子を切り出し、製造することができる。
実施例の分断方法について処理手順を説明する図面である。 加工溝を説明する図面である。 押刃と半導体ウェハの位置関係を示す斜視図である。 劈開面を示す写真である。 スクライブ＆ブレイク法を採った場合の素子チップの断面写真である。
　以下、実施例について更に詳細に説明する。なお、以下の説明において、結晶格子面において、数字に前置されるマイナス記号「－」は、バーを意味する。
　大電流で駆動するパワー素子のサイズは、一般に、１ｍｍ×１ｍｍ～１０ｍｍ×１０ｍｍ程度が想定されている。これは許容される最大電流と発熱量及び使用製品サイズの兼ね合いから想定されたサイズである。
　そこで、本実施例では、幅４ｍｍとし、抗折強度を調べる必要最小限の７ｍｍ長さを選択した。また、特に限定されないが、この実施例では、炭化珪素の単結晶基板に半導体層を設けた厚さ３５０μｍの半導体ウェハＷＡＦを使用した。
　この半導体ウェハＷＡＦには、図１（ｂ）に示すように、その１－１００面に、第一オリフラ（オリエンテーションフラット）ＯＦが設けられ、第一オリフラＯＦを基準面として、９０°の位置の１１－２０面に第二オリフラＩＦが設けられている。
　ここで、炭化珪素の単結晶基板は、４Ｈの六方晶ＳｉＣで構成されており、図１（ｃ）に示すように、１－１００面に平行なＭ面と、１１－２０面に平行なＡ面を有する結晶構造となっている。そして、第１オリフラＯＦに垂直な第１方向と、第１オリフラＯＦに平行な第２方向に半導体ウェハＷＡＦを切断して、７×７ｍｍ程度の角型の素子チップＣＨＰを切り出した。
　以下、この分断手順を図１（ａ）に基づいて説明する。先ず、０００１面（通称Ｓｉ面）を上面にした状態で、粘着シートＳＨに、半導体ウェハＷＡＦを貼り付ける。この粘着シートＳＨは、分断後の素子チップＣＨＰを、エキスパンド工程において、分離できるよう適当な弾性と強度を有している。
　次に、この貼着状態で、波長３５５ｎｍ、パルス幅３６ｎＳ、レーザパワー０．５Ｗのレーザ光を用いて、素子チップＣＨＰの四隅に、図２（ａ）の形状の加工溝ＧＲを、ＳｉＣ結晶基板に達する程度の深さで断続的に設けた（ＳＴ１～ＳＴ２）。この加工溝ＧＲは、図２（ｄ）に示す切傷状であり、劈開方向の先端側の断面形状は、いわゆる竜骨形状（keel）であって、船首に向けて緩やかに浅くなっている。
　図２に示すように、切出すべき素子チップＣＨＰのチップサイズは、７ｍｍ×７ｍｍ程度であり、素子チップＣＨＰの配置ピッチ（Ｐｉｈ，Ｐｉｖ）の１／２以上離間して破断溝が形成されたことになる。
　なお、本実施例では、便宜上、半導体層を設ける０００１面（通称Ｓｉ面）の側に加工溝ＧＲを設け、Ｓｉ面を分断起点面としたが、反対側の０００－１（通称Ｃ面）に破断溝を設けても良い。但し、レーザ光を使用する場合には、加工溝ＧＲの形成箇所にレーザ光の反射層が存在しないことが条件であり、反射層を超えて加工溝ＧＲを設ける場合には機械加工となる。
　加工溝ＧＲの形成順次は、何ら限定されないが、この実施例では、最初、第１オリフラＯＦの直交方向である第１方向に、Ｎ列にわたって、加工溝ＧＲを断続的に形成した（ＳＴ１）。この処理によって、Ｃ面には、その後の押圧工程において、押刃ＤＶ（図３）が押し当てられるＮ本の第１押圧ラインが規定されたことになる。
　なお、実施例では、素子チップＣＨＰの四隅に、加工溝ＧＲを形成するので、第２方向には、素子チップＣＨＰが最大Ｎ－１個存在することになる。
　次に、第１オリフラＯＦの平行方向である第２方向に、Ｍ列にわたって、長さ２ｍｍ程度の加工溝ＧＲを断続的に形成した（ＳＴ２）。この処理によって、Ｃ面の第２方向には、その後の押圧工程において、押刃ＤＶが押し当てられるＭ本の第２押圧ラインが規定されたことになる。
　この場合も、素子チップＣＨＰの四隅に、加工溝ＧＲを形成するので、第１方向には、素子チップＣＨＰが最大Ｍ－１個存在することになる。
　次に、半導体ウェハＷＡＦのＳｉ面に保護テープＰＲを押し付け、半導体ウェハＷＡＦの外周側で粘着シートＳＨに接着させる。そして、保護テープＰＲと粘着シートＳＨに包まれた半導体ウェハＷＡＦを、載置台ＰＬに固定する（ＳＴ３）。固定姿勢は、図１（ｅ）に示す通りであり、加工溝ＧＲを設けたＳｉ面を下側にする。
　ここで、載置台ＰＬには、半導体ウェハＷＡＦの最大径よりも長く、且つ、半導体ウェハＷＡＦの湾曲変形を許容する程度の水平左右幅を有する直線溝ＳＰが、例えば、一筋形成されている（図１（ｅ）参照）。なお、この実施例では、１個の押刃ＤＶを使用して押圧ライン１本ごとに処理するが、複数の押刃ＤＶを同時使用して複数本の押圧ラインを纏めて処理しても良い。
　何れにしても、ステップＳＴ４の処理では、押圧対象となる押圧ラインが、直線溝ＳＰの幅方向中央位置に位置決めされた状態で、押圧ラインに沿うよう、押刃ＤＶがゆっくり降下させる。
　押刃ＤＶは、図３に示す通りであり、半導体ウェハＷＡＦの最大径よりも長く、水平方向に延びた押圧先端を、傾斜角θに傾けて押圧ラインに当接させた。実施例の場合、押刃ＤＶの傾斜角θは、θ＝Ｔａｎ－１（５０μｍ／１１０ｍｍ）である。
　そして、傾斜角θの押刃ＤＶを、１５ｍｍ／Ｓの速度で、鉛直方向に降下させた後、減速してゆっくり降下させた（ＳＴ４）。図１（ｄ）と図１（ｅ）は、押圧刃ＤＶが、ゆっくり降下する切断工程を図示したものであり、側面状態（ｄ）と正面状態（ｅ）とが示されている。
　図示の通り、押刃ＤＶが当接される押圧ラインの反対面には、加工溝ＧＲが一直線上に断続的に位置している。そして、押刃ＤＶが降下すると、最も撓みが大きい最外部の加工溝ＧＲに、応力が集中することで、最外部の加工溝ＧＲを起点として、半導体ウェハが板厚方向に破断すると共に、一又は少数の微小クラックが傾斜方向（図示のやや右上方向）に進行して劈開面に至る。
　その後も、傾斜状態の押刃ＤＶの押圧力に基づき、劈開面が、押刃ＤＶの先端ラインに対応する斜め上方（図１（ｄ）参照）に向けて、徐々に進行するので、面一のきれいな劈開面による分断面が形成される。なお、押刃ＤＶの降下量は、６０μｍ程度であり、一筋の分断処理の処理時間は、当接開始から１．３秒以内である。
　このようにして、例えば、第１方向について、一筋の分断処理が終われば、半導体ウェハＷＡＦの位置をずらせて、別の押圧ラインの処理に移行する（ＳＴ５）。
　そして、第１方向についての全ての分断処理が終われば、半導体ウェハＷＡＦを９０度回転させて、載置台ＰＬに再配置する（ＳＴ６）。次に、第２方向について、ステップＳＴ４～ＳＴ５の処理と同様の処理を実行することで、第２方向についての分断処理を実行する（ＳＴ７，ＳＴ８）。
　そして、最後に、粘着シートを４方向に広げるエキスパンと工程を経て個片化された素子チップについて、その後の処理に移行させる（ＳＴ９）。
　図４は、切出された素子チップについて第２方向に劈開断面（Ｍ面）を示す写真であり、チップ中央部と、チップ端部とを示している。図示の通り、チップ端部では、加工溝と劈開面との間に過渡面が生じるが、チップ中央部は、面一の綺麗な劈開面が現れている。
　長辺（７ｍｍ）についての三点曲げ試験では、断続的な加工溝を設けた分断起点面を上面にした場合の抗折強度は、常に１８１５Ｍｐａ以上を維持し、一方、分断起点面を下面にした場合でも、１１０３～１８１４Ｍｐａの優れた抗折強度が得られた。
　なお、支点間隔Ｌ＝５．７ｍｍ、サンプル幅Ｗ＝７ｍｍ、サンプル厚ｔ＝０．３４ｍｍ、荷重Ｘに対して、抗折強度δｄを、δｄ＝３＊Ｘ＊Ｌ／（２＊Ｗ＊ｔ２）と算出した。
　ちなみに、断続的な加工溝ではなく、連続溝（ライン溝）として場合でも、斜め方向に劈開させる限りには、ライン溝を設けた分断起点面を上面にした場合の抗折強度は、１１７２～１８１４Ｍｐａであり、分断起点面を下面にした場合は、６２０～９７５Ｍｐａの抗折強度となった。この結果より、特に、分断起点面を下面にした場合の抗折強度δｄにおいて、断続的な加工溝を設ける本願発明の効果が確認される。
　以上、本発明の実施例について詳細に説明したが、具体的な記載内容は、特に本発明を限定するものではない。特に、加工溝ＧＲは、図２（ａ）に示す十字形状に何ら限定されず、図２（ｂ）に示す一直線の切傷状でも良い。この場合も、加工溝ＧＲの断面形状は、いわゆる竜骨形状（keel）であり、加工溝ＧＲの劈開方向の先端側は、船首に向けて緩やかに浅くなっている。
　また、実施例では、各半導体チップの四隅に近接して、一以上の加工溝を設けたが、何ら限定されない。例えば、一の半導体ウェハの設けられた複数Ｎ個の半導体チップに対して、Ｎ個未満の劈開起点を断続的に設けても良い。更に、一の半導体ウェハの一の押圧ラインの適所（例えば基端部）に、単一の劈開起点を設けたのでも良い。
ＣＨＰ　素子チップ
ＷＡＦ　半導体ウェハ
ＳＨ　粘着シート
ＰＬ　載置台

Claims (8)

  1. 　半導体ウェハ上の一又は複数の半導体チップを取り囲む四隅に近接して、一以上の劈開起点を設ける第一工程と、
    　前記劈開起点から、半導体ウェハ表面に傾斜する方向に劈開開口を進める第二工程と、を有することを特徴とする半導体チップの製造方法。
  2. 　第二工程において、半導体チップの端面中央部には、端面全面積の１／２以上の領域に、顕微鏡倍率１００倍でも段差が認められない面一の劈開面が形成される請求項１に記載の半導体チップの製造方法。
  3. 　第一工程において、半導体ウェハの上下面からウェハ厚の１／２０以下の深さの加工溝を直線状に形成することで、半導体チップの平面形状が補整され、
    　前記加工溝の一部は、第二工程において前記劈開起点として機能する請求項１又は２に記載の半導体チップの製造方法。
  4. 　前記劈開起点は、半導体ウェハ上に、第１分割ラインと、これに直交する第２分割ラインとを断続的に確定する請求項１又は２に記載の半導体チップの製造方法。
  5. 　前記劈開起点は、半導体単結晶基板に達する加工傷である請求項１～４のいずれかに記載の半導体チップの製造方法。
  6. 　前記加工傷は、平面視が切傷状であって、劈開方向の先端側は、船首に向けて緩やかに浅くなる竜骨形状を有している請求項５に記載の半導体チップの製造方法。
  7. 　請求項１～６の何れかの製造方法で使用される装置であって、
    　三点曲げ式の応力負荷を掛ける機構を有し、三点中央の押し刃を押し下げると被圧点が目的ライン上を順次進行して行くよう構成されている半導体チップの製造装置。
  8. 　前記押刃は、前記半導体ウェハの表面に対して傾斜状態で設置され、前記目的ラインに沿ってかつ垂直もしくは斜め下方向に押圧される請求項７に記載の半導体チップの製造装置。
PCT/JP2019/009752 2019-03-11 2019-03-11 半導体チップの製造方法 WO2020183580A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2019/009752 WO2020183580A1 (ja) 2019-03-11 2019-03-11 半導体チップの製造方法
JP2021504653A JP7311584B2 (ja) 2019-03-11 2019-03-11 半導体チップの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/009752 WO2020183580A1 (ja) 2019-03-11 2019-03-11 半導体チップの製造方法

Publications (1)

Publication Number Publication Date
WO2020183580A1 true WO2020183580A1 (ja) 2020-09-17

Family

ID=72427044

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/009752 WO2020183580A1 (ja) 2019-03-11 2019-03-11 半導体チップの製造方法

Country Status (2)

Country Link
JP (1) JP7311584B2 (ja)
WO (1) WO2020183580A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023243557A1 (ja) * 2022-06-17 2023-12-21 三星ダイヤモンド工業株式会社 ＳｉＣ半導体装置及びＳｉＣ半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02129985A (ja) * 1988-11-09 1990-05-18 Canon Inc 半導体レーザのウエハの劈開方法
JPH08213348A (ja) * 1995-02-03 1996-08-20 Yamaha Corp 結晶ウエハの分割方法
JP2006108472A (ja) * 2004-10-07 2006-04-20 Daitron Technology Co Ltd スクライブ装置
JP2012243866A (ja) * 2011-05-17 2012-12-10 Sharp Corp 半導体発光素子及びその製造方法
JP2016104576A (ja) * 2016-02-26 2016-06-09 三星ダイヤモンド工業株式会社 脆性材料基板の分断装置
WO2017026191A1 (ja) * 2015-08-07 2017-02-16 三星ダイヤモンド工業株式会社 脆性基板の分断方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5658433B2 (ja) * 2009-02-16 2015-01-28 シャープ株式会社 窒化物半導体ウェハ及び窒化物半導体素子の製造方法
JP6497358B2 (ja) * 2016-06-22 2019-04-10 株式会社デンソー 炭化珪素半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02129985A (ja) * 1988-11-09 1990-05-18 Canon Inc 半導体レーザのウエハの劈開方法
JPH08213348A (ja) * 1995-02-03 1996-08-20 Yamaha Corp 結晶ウエハの分割方法
JP2006108472A (ja) * 2004-10-07 2006-04-20 Daitron Technology Co Ltd スクライブ装置
JP2012243866A (ja) * 2011-05-17 2012-12-10 Sharp Corp 半導体発光素子及びその製造方法
WO2017026191A1 (ja) * 2015-08-07 2017-02-16 三星ダイヤモンド工業株式会社 脆性基板の分断方法
JP2016104576A (ja) * 2016-02-26 2016-06-09 三星ダイヤモンド工業株式会社 脆性材料基板の分断装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023243557A1 (ja) * 2022-06-17 2023-12-21 三星ダイヤモンド工業株式会社 ＳｉＣ半導体装置及びＳｉＣ半導体装置の製造方法

Also Published As

Publication number Publication date
JP7311584B2 (ja) 2023-07-19
JPWO2020183580A1 (ja) 2020-09-17

Similar Documents

Publication Publication Date Title
US10304739B2 (en) Method for manufacturing semiconductor substrate, semiconductor substrate, method for manufacturing combined semiconductor substrate, combined semiconductor substrate, and semiconductor-joined substrate
US7008861B2 (en) Semiconductor substrate assemblies and methods for preparing and dicing the same
JP5573832B2 (ja) 半導体素子の製造方法
US9478696B2 (en) Workpiece cutting method
JP5179068B2 (ja) 化合物半導体素子の製造方法
US20080217311A1 (en) Method For Severing Brittle Flat Materials by Laser Beam With Previously Produced Traces
JP6519638B2 (ja) 脆性基板の製造方法
US20150217399A1 (en) Workpiece cutting method
JPH07131069A (ja) 窒化ガリウム系化合物半導体チップの製造方法
TWI703037B (zh) 貼合基板之分割方法及分割裝置
TW201709290A (zh) 元件晶片之製造方法
US20150174698A1 (en) Workpiece cutting method
WO2020183580A1 (ja) 半導体チップの製造方法
JP2910811B2 (ja) 窒化ガリウム系化合物半導体ウエハーの切断方法
JPH07142763A (ja) 窒化ガリウム系化合物半導体チップの製造方法
CN108136618B (zh) 脆性衬底的分断方法
JP4594707B2 (ja) 半導体チップ製造方法
JP2859478B2 (ja) 発光デバイス用の窒化ガリウム系化合物半導体ウエハーの切断方法
JPH11274559A (ja) 窒化ガリウム系半導体ウエハ及びその製造方法
CN112740365B (zh) 附金属膜衬底的分断方法
JP7277782B2 (ja) 半導体素子の製造方法
US10529623B2 (en) Method of manufacturing light emitting element
CN100433261C (zh) 氮化物半导体器件制造方法
JP2020107839A (ja) ＳｉＣ基板の分断方法及び分断装置
JP2014103340A (ja) 板状被加工物の分割方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19919430

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021504653

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19919430

Country of ref document: EP

Kind code of ref document: A1