WO2020162017A1

WO2020162017A1 - 表示データ生成装置および表示装置

Info

Publication number: WO2020162017A1
Application number: PCT/JP2019/047392
Authority: WO
Inventors: 翔仲光
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2019-02-04
Filing date: 2019-12-04
Publication date: 2020-08-13
Anticipated expiration: 2021-08-04
Also published as: JP2022046836A

Abstract

表示データ生成装置は、２値化上位ビットデータ（ｎビット）と２値化下位ビットデータ（ｍビット）とを有する第１の表示データＤｉｎ［ｎ＋ｍ］を生成する第１の表示データ生成部（１）と、２値化上位ビットデータを第２の表示データｘとし、２値化下位ビットデータを第１のディザリングデータｙ（＝ｙ［ｍ］）として分離するデータ分離部（３）と、第２の表示データｘ（＝ｘ［ｎ］）に加算する第２のディザリングデータＹ［１］を、第１のディザリングデータｙ［ｍ］のビット数ｍおよび値に基づく可変の確率で「１」に決定する確率回路（４）と、第２の表示データｘ［ｎ］に第２のディザリングデータＹ［１］を加算して生成した第３の表示データＤｏｕｔ［ｎ］を、表示装置（６）に供給する第２の表示データ生成部（５）と、を備える。

Description

表示データ生成装置および表示装置

　本開示は、アクティブマトリックス方式で駆動される表示装置の単位画素部のそれぞれにディザリングデータを含む表示データを生成し供給する表示データ生成装置および表示装置に関する。

　従来のアクティブマトリクス型の液晶表示装置（Liquid　Crystal　Display：ＬＣＤ）の基本構成の１例が、例えば特許文献１に記載されている。

特開２００４－７８０５９号公報

　本開示の表示データ生成装置は、複数の単位画素部を有しアクティブマトリックス方式で駆動される表示装置の前記単位画素部のそれぞれに、ディザリングデータを含む表示データを生成し供給する表示データ生成装置であって、複数ビットから成る２値化上位ビットデータと、１ビット以上から成る２値化下位ビットデータと、を有する第１の表示データを、生成する第１の表示データ生成部と、前記２値化上位ビットデータを第２の表示データとし、前記２値化下位ビットデータを第１のディザリングデータとして分離するデータ分離部と、前記第２の表示データに加算する第２のディザリングデータを、前記第１のディザリングデータのビット数および値に基づく確率で「１」に決定し、それ以外の場合は「０」に決定するとともに、前記確率を可変とする確率可変部を有する確率回路と、前記第２の表示データに前記第２のディザリングデータを加算して生成した第３の表示データを、前記表示装置に供給する第２の表示データ生成部と、を備える構成である。

　本開示の表示装置は、上記本開示の表示データ生成装置を備える表示装置であって、前記表示データ生成装置で生成した前記第３の表示データを取り込むか否かを選択する選択部を備えている構成である。

　本開示の目的、特色、および利点は、下記の詳細な説明と図面とからより明確になるであろう。
本開示の表示データ生成装置について実施の形態の１例を示すものであり、表示データ生成装置のブロック回路図である。本開示の表示データ生成装置について実施の形態の１例を示すものであり、確率回路において確率を決定する演算式である。本開示の表示データ生成装置について実施の形態の他例を示すものであり、４フレームに１回の割合でディザリング処理を行うことを説明する表である。図１Ａに示す確率回路のブロック回路図である。図１Ａの確率回路に含まれる複数のルックアップテーブルによって確率が可変とされることを説明する表である。図３Ａの確率回路に含まれる複数のルックアップテーブルのうちの１つの動作を説明する表である。図３Ａの確率回路に含まれる複数のルックアップテーブルのうちの１つの動作を説明する表である。図３Ａの確率回路に含まれる複数のルックアップテーブルのうちの１つの動作を説明する表である。第１のディザリングデータのビット数ｍが２、１０進法による値ｙmが０～３、１０進法による最大値ｙmaxが３である場合に、図３Ａの確率回路に含まれる４つのルックアップテーブルのうちの１つの動作を説明する表である。第１のディザリングデータのビット数ｍが２、１０進法による値ｙmが０～３、１０進法による最大値ｙmaxが３である場合に、図３Ａの確率回路に含まれる４つのルックアップテーブルのうちの１つの動作を説明する表である。第１のディザリングデータのビット数ｍが２、１０進法による値ｙmが０～３、１０進法による最大値ｙmaxが３である場合に、図３Ａの確率回路に含まれる４つのルックアップテーブルのうちの１つの動作を説明する表である。第１のディザリングデータのビット数ｍが２、１０進法による値ｙmが０～３、１０進法による最大値ｙmaxが３である場合に、図３Ａの確率回路に含まれる４つのルックアップテーブルのうちの１つの動作を説明する表である。本開示の液晶表示装置が基礎とする構成のＬＣＤの基本構成のブロック回路図である。

　以下、本開示の表示データ生成装置および表示装置の実施の形態について、図面を参照しながら説明する。但し、以下で参照する各図は、本実施の形態の表示データ生成装置および表示装置の主要な構成部材等を示している。従って、本実施の形態の表示データ生成装置および表示装置は、図に示されていない回路基板、配線導体、制御ＩＣ，ＬＳＩ等の周知の構成部材を備えていてもよい。

　まず、図６を参照して、本開示の液晶表示装置が基礎とする構成の液晶表示装置について説明する。

　本開示の液晶表示装置が基礎とする構成のアクティブマトリクス型の液晶表示装置（Liquid　Crystal　Display：ＬＣＤ）の基本構成の１例を図６に示す。例えばＩＰＳ(In-Plane Switching)方式のＬＣＤの場合、ＴＦＴ２１を含む画素電極部P11,P12,P13～Pmnが多数形成されたＴＦＴアレイ側基板２０は、その上の第１の方向（例えば、行方向）に形成された複数本のゲート信号線GL1,GL2,GL3～GLmと、第１の方向と交差する第２の方向（例えば、列方向）にゲート信号線GL1,GL2,GL3～GLmと交差させて形成された複数本の画像信号線（ソース信号線）SL1,SL2,SL3～SLnと、ゲート信号線GL1,GL2,GL3～GLmと画像信号線SL1,SL2,SL3～SLnの交差部に形成された、ＴＦＴ２１、画素電極PE11,PE12,PE13～PEmn及びその画素電極PE11,PE12,PE13～PEmnとの間で液晶に印加する横電界（水平電界）を形成するための共通電極を含む画素電極部と、共通電極に共通電圧（Ｖｃｏｍ）を供給する共通電圧線２２と、を有する構成である。なお、図６において、２３はゲート信号線GL1,GL2,GL3～GLmに順次ゲート信号を入力するゲート信号線駆動回路、２４は画像信号線SL1,SL2,SL3～SLnに順次画像信号を入力する画像信号線駆動回路である。このＩＰＳ方式のＬＣＤは、垂直電界によってツイステッドネマチック（Twisted　Nematic：ＴＮ）液晶を駆動するＬＣＤと比較して、コントラスト、グレー反転、色ずれ等の視野角特性を高めることができる。その結果、広視野角を得ることができるので、大型のＬＣＤに好適に用いられている。

　また、このようなＬＣＤは高解像度化、多諧調化が進んでおり、それらに対応して画質を向上させるために、疑似的に階調数を増やすディザリング法が用いられている。ディザリング法は、実際の色数（階調数）よりも見かけ上多くの色数で画像を表示できるようにする方法である。ディザリング法を用いると、例えば、単一の画素部が特定の色調で必要以上に目立つ場合、その画素部の周辺を中間色として平均化し、必要以上に目立つことを抑えることができる。また、複数の画素部から成る或る画像領域と、その周辺の画像領域との間の色調差が大きいために、画像領域間に境界線が見えるような不自然なグラデーション、色ムラが生じている場合、ディザリング法を用いると、画像領域間の境界線が解消される。その結果、画像領域間が自然なグラデーションに見え、色ムラも解消される。

　本実施の形態の表示データ生成装置は、図１Ａに示すように、複数の単位画素部を有しアクティブマトリックス方式で駆動される表示装置の単位画素部のそれぞれに、ディザリングデータを含む表示データを生成し供給する表示データ生成装置であって、複数ビット（ｎビット／ｎは２以上の整数）から成る２値化上位ビットデータと、１ビット以上（ｍビット／ｍは自然数）から成る２値化下位ビットデータと、を有する第１の表示データＤｉｎ［ｎ＋ｍ］を、生成する第１の表示データ生成部１と、２値化上位ビットデータを第２の表示データｘとし、２値化下位ビットデータを第１のディザリングデータｙ（＝ｙ［ｍ］）として分離するデータ分離部３と、第２の表示データｘ（＝ｘ［ｎ］）に加算する第２のディザリングデータＹ［１］を、第１のディザリングデータｙ［ｍ］のビット数ｍおよび値に基づく確率で「１」に決定し、それ以外の場合は「０」に決定するとともに、確率を可変とする確率可変部を有する確率回路４と、第２の表示データｘ［ｎ］に第２のディザリングデータＹ［１］を加算して生成した第３の表示データＤｏｕｔ［ｎ］を、表示装置６に供給する第２の表示データ生成部５と、備える構成である。なお、図１Ａの構成において、符号２はディザリング部を示し、符号３ａはデータ分離部３における第２の表示データｘの格納部を示し、符号３ｂは第１のディザリングデータｙ（＝ｙ［ｍ］）の格納部を示す。また、第２の表示データ生成部５は加算器等から成る。

　上記の構成により、以下の効果を奏する。第２のディザリングデータＹ［ｎ］を確率をもって「１」または「０」に決定する確率回路４が、確率可変部を有していることから、種々の画像のディザリングを実施するにあたって高画質化が容易になるとともにその自由度が向上する。すなわち、種々の画像の画質を向上させることが容易になる。また、表示装置の各単位画素部で画像表示に用いられる駆動用の表示データとしての第３の表示データを生成し表示装置に直接的に供給できるので、表示メモリ等の表示データを一旦記憶する大容量のメモリが不要となる。その結果、表示装置に転送する表示データの転送速度が速くなるとともに、消費電力が低減され、さらには低コストな表示装置となる、という効果も奏する。なお、確率可変部は、図３Ａに示すセレクタ１０、ルックアップテーブル（ＬＵＴ）（０）１２、ＬＵＴ（１）１３～ＬＵＴ（ｙｍａｘ）１４から構成される部位に相当する。

　なお、本実施の形態の表示データ生成装置は、基本的には或る単位画素部において実行されるディザリング処理に関するものである。従って、或る単位画素部の周辺の単位画素部の表示データを参照して行うディザリング処理に関するものではない。しかしながら、第１の表示データＤｉｎ［ｎ＋ｍ］を生成する第１の表示データ生成部１において、第１の表示データＤｉｎ［ｎ＋ｍ］に、周辺の単位画素部の表示データを断続的、周期的に含ませることによって、周辺の単位画素部の表示データを参照してディザリング処理を実行させることも可能である。

　本実施の形態の表示データ生成装置は、ディザリング処理プログラムがＲＯＭ（Read　Only　Memory），ＲＡＭ（Random　Access　Memory）等に格納されたＩＣ，ＬＳＩ等の駆動素子であってよく、またその駆動素子と周辺回路および電子素子を基板上に搭載した駆動回路装置であってもよい。また、駆動素子、駆動回路装置は、表示装置の内部に配置されていてもよいが、表示装置の外部に外付けの部品として配置されていてもよい。

　ｎビット（ｎは２以上の整数）から成る２値化上位ビットデータと、ｍビット（ｍは自然数）から成る２値化下位ビットデータと、を有する第１の表示データＤｉｎ［ｎ＋ｍ］において、例えば２値化上位ビットデータは２ビット～１２ビット程度である。１２ビットを超えると、表示装置６の駆動回路等の各種回路が複雑化し、回路規模が大きくなる傾向がある。２値化下位ビットデータは、例えば１ビット～４ビット程度である。４ビットを超えると、ディザリング部２が複雑化するとともに確率回路４におけるＬＵＴ等の小容量のメモリサイズが大きくなっていく傾向がある。

　図１Ｂは確率回路４において確率を決定する演算式である。この演算式に基づき、本実施の形態の確率回路４は以下のように動作する。確率回路４は、第１のディザリングデータｙ［ｍ］のビット数をｍ（ｍは自然数）、第１のディザリングデータｙ［ｍ］の１０進法による値をｙm、第１のディザリングデータｙ［ｍ］の１０進法による最大値をｙmaxとしたとき、｛ｙm／（ｙmax＋１）｝×１００（％）の確率で第２のディザリングデータＹ［１］を「１」に決定する。

　図１Ｂの演算式によると、例えば第１のディザリングデータｙ［ｍ］のビット数ｍが２である場合、第１のディザリングデータｙ［ｍ］が「００」の場合に１０進法で「０」、ｙ［ｍ］が「０１」の場合に１０進法で「１」、ｙ［ｍ］が「１０」の場合に１０進法で「２」、ｙ［ｍ］が「１１」の場合に１０進法で「３」であることから、第２のディザリングデータＹ［１］が「１」となる確率Ｐ（Ｙ１）は、０％，１／４（２５％），２／４（５０％），３／４（７５％）のいずれかの確率となる。

　従って、第１のディザリングデータｙ［ｍ］のビット数ｍと１０進法による値ｙmと１０進法による最大値ｙmaxとを種々に設定することによって、確率を可変にすることができる。また、確率は最大でも｛ｙmax／（ｙmax＋１）｝×１００（％）となり、１００（％）にはならないので、１００（％）に相当するルックアップテーブル（ＬＵＴ）の小容量のメモリを省いたり、常時動作させないようにすることができる。その結果、確率回路４の中に用いるルックアップテーブル（ＬＵＴ）等の小容量のメモリの数を抑えたり、消費電力を抑えることができる。

　図２は、本実施の形態の表示データ生成装置について実施の形態の他例を示すものであり、４フレームに１回の割合でディザリング処理を行うことを説明する表である。図２に示すように、本実施の形態の表示データ生成装置の確率回路４は、選択された（ｙmax＋１）個のフレームのうちｙm個のフレームにおいて、第２のディザリングデータＹ［１］を「１」に決定することがよい。この場合、選択されたフレームにおいてディザリング処理を実施することができるので、種々の画像の高画質化に関してその自由度が向上する。なお、ｍが２でｙ［ｍ］が「００」の場合には、１０進法による値ｙmは０であるから、選択された（ｙmax＋１）＝４個のフレームのうちｙm＝０個のフレームにおいて第２のディザリングデータＹ［１］を「１」に決定する。ｍが２でｙ［ｍ］が「０１」の場合には、１０進法による値ｙmは１であるから、選択された（ｙmax＋１）＝４個のフレームのうちｙm＝１個のフレームにおいて第２のディザリングデータＹ［１］を「１」に決定する。ｍが２でｙ［ｍ］が「１０」の場合には、１０進法による値ｙmは２であるから、選択された（ｙmax＋１）＝４個のフレームのうちｙm＝２個のフレームにおいて第２のディザリングデータＹ［１］を「１」に決定する。ｍが２でｙ［ｍ］が「１１」の場合には、１０進法による値ｙmは３であるから、選択された（ｙmax＋１）＝４個のフレームのうちｙm＝３個のフレームにおいて第２のディザリングデータＹ［１］を「１」に決定する。図２に示す構成は、ｍが２でｙ［ｍ］が「０１」の場合であり、１０進法による値ｙmは１であるから、選択された（ｙmax＋１）＝４個のフレームのうちｙm＝１個のフレームにおいて第２のディザリングデータＹ［１］を「１」に決定する場合に相当する。

　図２は、第１の表示データＤｉｎ［８＋２］が、８ビットから成る２値化上位ビットデータと、２ビットから成る２値化下位ビットデータと、を有する場合を示す。なお、２値化上位ビットデータは、表示装置の駆動用の第３の表示データＤｏｕｔ［ｎ］に相当するデータである。２値化下位ビットデータは、第２のディザリングデータＹ［１］に相当し、第２の表示データｘ［ｎ］に加算されることによって、最終的には削減されることとなる。

　図２の例においては、第１フレーム～第４フレームのうち、第３フレームにおいてディザリング処理が実行されている。また、第５フレーム～第８フレームのうち、第５フレームにおいて「１」を加算するディザリング処理が実行されている。

　また本実施の形態の表示データ生成装置は、図２に示すように、（ｙmax＋１）個のフレーム（例えば、４個のフレーム）は、連続した（ｙmax＋１）個のフレームであることがよい。この場合、すべてのフレームをディザリング処理の対象とすることができるので、より効果的に高画質化ができる。

　また本実施の形態の表示データ生成装置は、図３Ａに示すように、確率回路４は、乱数発生回路１１を備えており、乱数発生回路１１は、（ｙmax＋１）個のフレームのうち、第２のディザリングデータＹ［１］を「１」に決定するフレームを選択することがよい。この場合、表示画像において不自然なグラデーション、色ムラが発生することを効果的に抑えることができる。また乱数発生回路１１は、（ｙmax＋１）個のフレームのうち、第２のディザリングデータＹ［１］を「１」に決定するフレームを、確率を可変として選択することもできる。

　図３Ａの確率回路４において、セレクタ１０は、第１のディザリングデータｙ［ｍ］のビット数ｍと値（２進法による値）によって、ＯＵＴ１，ＯＵＴ２～ＯＵＴｙｍａｘ＋１のいずれかの出力信号を選択する。ｍが２でｙ［ｍ］が「００」の場合、出力信号ＯＵＴ１が選択される。ｍが２でｙ［ｍ］が「０１」の場合、出力信号ＯＵＴ２が選択される。ｍが２でｙ［ｍ］が「１１」（＝ｙｍａｘ：１０進法で３）の場合、出力信号ＯＵＴｙｍａｘ＋１が選択される。

　そして、出力信号ＯＵＴ１，ＯＵＴ２～ＯＵＴｙｍａｘ＋１のいずれかは、ＬＵＴ（０），ＬＵＴ（１）～ＬＵＴ（ｙｍａｘ）のいずれかのイネーブルＥＮ端子に入力されて、ＬＵＴ（０），ＬＵＴ（１）～ＬＵＴ（ｙｍａｘ）のいずれか１つを活性化（起動）し動作させる。出力信号ＯＵＴ１はＬＵＴ（０）のイネーブル端子ＥＮに入力されてＬＵＴ（０）を活性化する。出力信号ＯＵＴ２はＬＵＴ（１）のイネーブル端子ＥＮに入力されてＬＵＴ（１）を活性化する。出力信号ＯＵＴｙｍａｘ＋１はＬＵＴ（ｙｍａｘ）のイネーブル端子ＥＮに入力されてＬＵＴ（ｙｍａｘ）を活性化する。

　セレクタ１０からの出力信号ＯＵＴ１，ＯＵＴ２～ＯＵＴｙｍａｘ＋１のいずれかの出力とともに、乱数発生回路１１からＬＵＴ（０），ＬＵＴ（１）～ＬＵＴ（ｙｍａｘ）の各入力端子ＩＮに、ランダム選択信号を入力する。ランダム選択信号は、図４Ａ、図４Ｂおよび図４Ｃに示すように、ＬＵＴ（０），ＬＵＴ（１）～ＬＵＴ（ｙｍａｘ）のうちの活性化した１つにおいて、１個のＯＵＴデータを選択させる。

　例えば、ＬＵＴ（０）が活性化している場合、図４Ａに示すように、ＬＵＴ（０）のＯＵＴデータは全て「０」であるので、ＯＵＴデータは必ず「０」になる。すなわち、ＬＵＴ（０）は、図３ＢのＬＵＴ（０）の欄に示すように、｛０／（ｙｍａｘ＋１）｝×１００（％）の確率で、第２のディザリングデータＹ［１］を「１」に決定する。

　ＬＵＴ（１）が活性化している場合、図４Ｂに示すように、ＬＵＴ（１）のＯＵＴデータは１個だけ「１」で残りは全て「０」であるので、ＯＵＴデータは｛１／（ｙｍａｘ＋１）｝×１００（％）の確率で「１」となる。すなわち、ＬＵＴ（１）は、図３ＢのＬＵＴ（１）の欄に示すように、｛１／（ｙｍａｘ＋１）｝×１００（％）の確率で、第２のディザリングデータＹ［１］を「１」に決定する。

　ＬＵＴ（ｙｍａｘ）が活性化している場合、図４Ｃに示すように、ＬＵＴ（ｙｍａｘ）のＯＵＴデータは１個だけ「０」で残りは全て「１」であるので、ＯＵＴデータは｛ｙｍａｘ／（ｙｍａｘ＋１）｝×１００（％）の確率で「１」となる。すなわち、ＬＵＴ（ｙｍａｘ）は、図３ＢのＬＵＴ（ｙｍａｘ）の欄に示すように、｛ｙｍａｘ／（ｙｍａｘ＋１）｝×１００（％）の確率で、第２のディザリングデータＹ［１］を「１」に決定する。

　このように、ＬＵＴ（０），ＬＵＴ（１）～ＬＵＴ（ｙｍａｘ）のうちの活性化したいずれか１つが、その固有の確率でもって第２のディザリングデータＹ［１］を「１」に決定する。換言すれば、確率を変動させるためには、ＬＵＴ（０），ＬＵＴ（１）～ＬＵＴ（ｙｍａｘ）のうちいずれか１つを活性化させればよいこととなる。

　図５Ａ、図５Ｂ、図５Ｃおよび図５Ｄは、第１のディザリングデータｙ［ｍ］のビット数ｍが２、１０進法による値ｙmが０～３、１０進法による最大値ｙmaxが３である場合に、図３Ａの確率回路に含まれる４つのＬＵＴ（０）～ＬＵＴ（３）のそれぞれの動作を説明する表である。ＬＵＴ（０）は、｛０／（３＋１）｝×１００（％）の確率で、第２のディザリングデータＹ［１］を「１」に決定するように動作する。ＬＵＴ（１）は、｛１／（３＋１）｝×１００（％）の確率で、第２のディザリングデータＹ［１］を「１」に決定するように動作する。ＬＵＴ（２）は、｛２／（３＋１）｝×１００（％）の確率で、第２のディザリングデータＹ［１］を「１」に決定するように動作する。ＬＵＴ（３）は、｛３／（３＋１）｝×１００（％）の確率で、第２のディザリングデータＹ［１］を「１」に決定するように動作する。このように、ＬＵＴ（０）～ＬＵＴ（３）のいずれかを活性化させることにより、０（％），２５（％），５０（％），７５（％）のいずれかの確率で、第２のディザリングデータＹ［１］を「１」に決定することができる。すなわち、第２のディザリングデータＹ［１］を「１」に決定する確率を、０（％），２５（％），５０（％），７５（％）のいずれかに可変とすることができる。

　本実施の形態の表示装置は、上記本実施の形態の表示データ生成装置を備える表示装置であって、表示データ生成装置で生成した第３の表示データＤｏｕｔ［ｎ］を取り込むか否かを選択する選択部を備えている構成である。この構成により、ディザリング処理を実行するか否かの選択が可能となり、種々の画像に対する画像処理の自由度がさらに向上する。選択部は、図１Ａの構成において、例えば第３の表示データ生成部５と表示装置６との間の伝送線に直列に挿入配置することができる。選択部をスイッチ回路とし、スイッチ回路を閉状態（オン状態）とすることによって第３の表示データＤｏｕｔ［ｎ］を取り込むようにすることができる。スイッチ回路を開状態（オフ状態）とすることによって第３の表示データＤｏｕｔ［ｎ］を取り込まないようにすることができる。また、第３の表示データＤｏｕｔ［ｎ］を取り込まない場合、ディザリング処理をしていない表示データを表示装置６に入力してもよい。また、スイッチ回路を常時閉状態（オン状態）とすることによって第３の表示データＤｏｕｔ［ｎ］を常時取り込むようにすることができる。

　本開示の表示装置は、複数の単位画素部を有しアクティブマトリックス方式で駆動される表示装置であればよく、例えばＬＣＤ，有機ＥＬ（Electro　Luminescence）装置、無機ＥＬ装置、プラズマディスプレイ、ＦＥＤ（Field　Emitting　Display）、ＳＥＤ（Surface-conduction　Electron-emitter　Display）、ＧＬＶ（Grating　Light　Valve）装置、ＰＤＰ（Plasma　Display）装置、ＤＭＤ（Digital　micro　Mirror　Device）、圧電セラミックディスプレイ、マイクロＬＥＤディスプレイなどの表示装置であってもよい。

　なお、本開示の表示データ生成装置および表示装置は、上記実施の形態に限定されるものではなく、適宜の設計的な変更、改良を含んでいてもよい。

　本開示は、次の実施の形態が可能である。

　本発明の表示データ生成装置は、前記確率回路は、前記第１のディザリングデータのビット数をｍ（ｍは自然数）、前記第１のディザリングデータの１０進法による値をｙm、前記第１のディザリングデータの１０進法による最大値をｙmaxとしたとき、｛ｙm／（ｙmax＋１）｝×１００（％）の確率で第２のディザリングデータを「１」に決定してもよい。

　また本開示の表示データ生成装置は、前記確率回路は、選択された（ｙmax＋１）個のフレームのうちｙm個のフレームにおいて、前記第２のディザリングデータを「１」に決定してもよい。

　また本開示の表示データ生成装置は、前記確率回路は、乱数発生部を備えており、前記乱数発生部は、前記（ｙmax＋１）個のフレームのうち、前記第２のディザリングデータを「１」に決定するフレームを選択してもよい。

　また本開示の表示データ生成装置は、前記（ｙmax＋１）個のフレームは、連続した（ｙmax＋１）個のフレームであってもよい。

　本開示の表示データ生成装置は、複数の単位画素部を有しアクティブマトリックス方式で駆動される表示装置の前記単位画素部のそれぞれに、ディザリングデータを含む表示データを生成し供給する表示データ生成装置であって、複数ビットから成る２値化上位ビットデータと、１ビット以上から成る２値化下位ビットデータと、を有する第１の表示データを、生成する第１の表示データ生成部と、前記２値化上位ビットデータを第２の表示データとし、前記２値化下位ビットデータを第１のディザリングデータとして分離するデータ分離部と、前記第２の表示データに加算する第２のディザリングデータを、前記第１のディザリングデータのビット数および値に基づく確率で「１」に決定し、それ以外の場合は「０」に決定するとともに、前記確率を可変とする確率可変部を有する確率回路と、前記第２の表示データに前記第２のディザリングデータを加算して生成した第３の表示データを、前記表示装置に供給する第２の表示データ生成部と、を備える構成であることから、以下の効果を奏する。第２のディザリングデータを確率をもって「１」または「０」に決定する確率回路が、確率可変部を有していることから、種々の画像のディザリングを実施するにあたって、高画質化が容易になるとともにその自由度が向上する。すなわち、種々の画像の画質を向上させることが容易になる。また、表示装置の各画素部で画像表示に用いられる駆動用の表示データとしての第３の表示データを生成し表示装置に直接的に供給できるので、表示メモリ等の表示データを一旦記憶する大容量のメモリが不要となる。その結果、表示装置に転送する表示データの転送速度が速くなるとともに、消費電力が低減され、さらには低コストな表示装置となる、という効果も奏する。

　本開示の表示データ生成装置は、前記確率回路は、前記第１のディザリングデータのビット数をｍ（ｍは自然数）、前記第１のディザリングデータの１０進法による値をｙm、前記第１のディザリングデータの１０進法による最大値をｙmaxとしたとき、｛ｙm／（ｙmax＋１）｝×１００（％）の確率で第２のディザリングデータを「１」に決定する場合、第１のディザリングデータのビット数ｍと１０進法による値ｙmと１０進法による最大値ｙmaxとを種々に設定することによって、確率を可変にすることができる。また、確率は最大でも｛ｙmax／（ｙmax＋１）｝×１００（％）となり、１００（％）にはならないので、確率回路の中に用いるルックアップテーブル（ＬＵＴ）等の小容量のメモリの数を抑えることができる。

　また本開示の表示データ生成装置は、前記確率回路は、選択された（ｙmax＋１）個のフレームのうちｙm個のフレームにおいて、前記第２のディザリングデータを「１」に決定する場合、選択されたフレームにおいてディザリング処理を実施することができる。その結果、ディザリング処理による高画質化の自由度が向上する。

　また本開示の表示データ生成装置は、前記確率回路は、乱数発生部を備えており、前記乱数発生部は、前記（ｙmax＋１）個のフレームのうち、前記第２のディザリングデータを「１」に決定するフレームを選択する場合、不自然なグラデーション、色ムラが発生することを効果的に抑えることができる。

　また本開示の表示データ生成装置は、前記（ｙmax＋１）個のフレームは、連続した（ｙmax＋１）個のフレームである場合、すべてのフレームをディザリング処理の対象とすることができる。その結果、より効果的な高画質化ができる。

　本開示の表示装置は、上記本開示の表示データ生成装置を備える表示装置であって、前記表示データ生成装置で生成した前記第３の表示データを取り込むか否かを選択する選択部を備えている構成である。この構成により、ディザリング処理を実行するか否かの選択が可能となり、種々の画像に対する画像処理の自由度がさらに向上する。

　本開示の表示データ生成装置および表示装置は各種の電子機器に適用できる。その電子機器としては、自動車経路誘導システム（カーナビゲーションシステム）、船舶経路誘導システム、航空機経路誘導システム、スマートフォン端末、携帯電話、タブレット端末、パーソナルデジタルアシスタント（ＰＤＡ）、ビデオカメラ、デジタルスチルカメラ、電子手帳、電子書籍、電子辞書、パーソナルコンピュータ、複写機、ゲーム機器の端末装置、テレビジョン、商品表示タグ、価格表示タグ、産業用のプログラマブル表示装置、カーオーディオ、デジタルオーディオプレイヤー、ファクシミリ、プリンター、現金自動預け入れ払い機（ＡＴＭ）、自動販売機、ヘッドアップディスプレイ装置、プロジェクタ装置、デジタル表示式腕時計、スマートウォッチ、頭部装着型画像表示装置（Head　Mounted　Display　device　：ＨＭＤ）などがある。

　本開示は、その精神または主要な特徴から逸脱することなく、他のいろいろな形態で実施できる。したがって、前述の実施形態はあらゆる点で単なる例示に過ぎず、本開示の範囲は特許請求の範囲に示すものであって、明細書本文には何ら拘束されない。さらに、特許請求の範囲に属する変形や変更は全て本開示の範囲内のものである。

１　第１の表示データ生成部
２　ディザリング部
３　データ分離部
４　確率回路
５　第２の表示データ生成部
６　表示装置

Claims

　複数の単位画素部を有しアクティブマトリックス方式で駆動される表示装置の前記単位画素部のそれぞれに、ディザリングデータを含む表示データを生成し供給する表示データ生成装置であって、
　複数ビットから成る２値化上位ビットデータと、１ビット以上から成る２値化下位ビットデータと、を有する第１の表示データを、生成する第１の表示データ生成部と、
　前記２値化上位ビットデータを第２の表示データとし、前記２値化下位ビットデータを第１のディザリングデータとして分離するデータ分離部と、
　前記第２の表示データに加算する第２のディザリングデータを、前記第１のディザリングデータのビット数および値に基づく確率で「１」に決定し、それ以外の場合は「０」に決定するとともに、前記確率を可変とする確率可変部を有する確率回路と、
　前記第２の表示データに前記第２のディザリングデータを加算して生成した第３の表示データを、前記表示装置に供給する第２の表示データ生成部と、を備える表示データ生成装置。
　前記確率回路は、前記第１のディザリングデータのビット数をｍ（ｍは自然数）、前記第１のディザリングデータの１０進法による値をｙm、前記第１のディザリングデータの１０進法による最大値をｙmaxとしたとき、｛ｙm／（ｙmax＋１）｝×１００（％）の確率で第２のディザリングデータを「１」に決定する請求項１に記載の表示データ生成装置。
　前記確率回路は、選択された（ｙmax＋１）個のフレームのうちｙm個のフレームにおいて、前記第２のディザリングデータを「１」に決定する請求項２に記載の表示データ生成装置。
　前記確率回路は、乱数発生部を備えており、
　前記乱数発生部は、前記（ｙmax＋１）個のフレームのうち、前記第２のディザリングデータを「１」に決定するフレームを選択する請求項３に記載の表示データ生成装置。
　前記（ｙmax＋１）個のフレームは、連続した（ｙmax＋１）個のフレームである請求項３または４に記載の表示データ生成装置。
　請求項１～５のいずれか１項に記載の表示データ生成装置を備える表示装置であって、
　前記表示データ生成装置で生成した前記第３の表示データを取り込むか否かを選択する選択部を備えている表示装置。