WO2020158080A1 - 高調波処理回路及び増幅器 - Google Patents

高調波処理回路及び増幅器 Download PDF

Info

Publication number
WO2020158080A1
WO2020158080A1 PCT/JP2019/042186 JP2019042186W WO2020158080A1 WO 2020158080 A1 WO2020158080 A1 WO 2020158080A1 JP 2019042186 W JP2019042186 W JP 2019042186W WO 2020158080 A1 WO2020158080 A1 WO 2020158080A1
Authority
WO
WIPO (PCT)
Prior art keywords
line
harmonic
impedance
harmonic processing
fundamental wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2019/042186
Other languages
English (en)
French (fr)
Inventor
規仁 須田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to US17/423,171 priority Critical patent/US12206366B2/en
Priority to CN201980090199.2A priority patent/CN113366760B/zh
Priority to JP2020569376A priority patent/JPWO2020158080A1/ja
Publication of WO2020158080A1 publication Critical patent/WO2020158080A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/04—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in discharge-tube amplifiers
    • H03F1/06—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in discharge-tube amplifiers to raise the efficiency of amplifying modulated radio frequency waves; to raise the efficiency of amplifiers acting also as modulators
    • H03F1/07—Doherty-type amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/601—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators using FET's, e.g. GaAs FET's

Definitions

  • the present disclosure relates to a harmonic processing circuit and an amplifier.
  • This application claims the priority right based on Japanese application No. 2019-012992 filed on January 29, 2019, and incorporates all the contents described in the above Japanese application.
  • a harmonic processing circuit is a power supply line for supplying power to an amplification element, and a harmonic processing that is connected to the power supply line and performs harmonic processing at a harmonic frequency of a signal output from the amplification element. And a feed line that is connected to the amplification element and is connected to a fundamental wave matching circuit that performs matching at the fundamental wave frequency of the signal.
  • An amplifier is an amplification element, a power supply line for supplying power to the amplification element, and is connected to the power supply line, and performs harmonic processing at a harmonic frequency of a signal output from the amplification element.
  • a harmonics processing unit, and the feed line is connected to a fundamental wave matching circuit that is connected to the amplification element and performs matching at a fundamental frequency of the signal.
  • FIG. 8 is a diagram showing a circuit in which a harmonic processing circuit is provided in the power supply line.
  • a fundamental wave matching circuit 102 that performs impedance matching of a fundamental wave included in a signal output by the amplification element 100 is connected to a drain terminal of the amplification element 100.
  • the power supply line 104 connects the drain terminal of the amplification element 100 and the DC power supply 106.
  • a harmonic processing unit 108 that performs harmonic processing of the signal is connected to the power supply line 104.
  • the load impedance of the harmonic frequency in the fundamental matching circuit 102 is not taken into consideration in the fundamental matching circuit 102, the load impedance of the harmonic frequency when the terminal 102 a of the fundamental matching circuit 102 is viewed from the connecting portion 110.
  • the impedance may be near the short circuit.
  • a harmonic processing circuit is connected to a power feeding line for feeding power to an amplification element, and performs harmonic processing at a harmonic frequency of a signal output from the amplification element.
  • a harmonics processing unit, and the feed line is connected to a fundamental wave matching circuit that is connected to the amplification element and performs matching at a fundamental frequency of the signal.
  • the power feeding line since the power feeding line is connected to the fundamental wave matching circuit, the power feeding line can be connected to any position within the line length of the fundamental wave matching circuit. Therefore, it is possible to adjust the impedance of the harmonic frequency when the fundamental wave matching circuit is viewed from the connecting portion to which the power feeding line is connected so as not to be short-circuited. As a result, the load impedance of the harmonic frequency when the load side is viewed from the amplification element can be adjusted by the impedance of the harmonic frequency set in the harmonic processing unit, and the harmonic processing can be appropriately performed. ..
  • the fundamental wave matching circuit includes a signal line whose one end is connected to the amplification element, and the feed line has a line length from one end of the signal line that is a predetermined length. Preferably, it is connected to the salient position. In this case, by adjusting the position of the connection portion of the power supply line, it is possible to adjust so that the impedance of the harmonic frequency when the other end side portion of the signal line is viewed from the connection portion of the power supply line does not become a short circuit. ..
  • the distributor 6 is connected to the subsequent stage of the input terminal 2 and distributes the RF signal supplied from the input terminal 2 to the carrier amplifier 4 and the peak amplifier 5.
  • the output of the distributor 6 is given to the carrier amplifier 4 via the carrier side input matching circuit 8 and to the peak amplifier 5 via the peak side input matching circuit 9.
  • the carrier side input matching circuit 8 performs impedance matching between the distributor 6 side and the carrier amplifier 4 side at the frequency of the fundamental wave included in the input of the carrier amplifier 4.
  • the peak-side input matching circuit 9 performs impedance matching between the distributor 6 side and the peak amplifier 5 side at the frequency of the fundamental wave included in the input of the peak amplifier 5.
  • the output of the carrier amplifier 4 is given to the combiner 7 via the carrier side output matching circuit 10.
  • the output of the peak amplifier 5 is given to the combiner 7 via the peak side output matching circuit 11.
  • the carrier-side output matching circuit 10 is a circuit for converting the impedance (load impedance) of the carrier amplifier 4 when looking at the load-side combiner 7 side into a desired impedance.
  • the carrier-side output matching circuit 10 performs impedance matching for converting the load impedance into a desired impedance for the frequency of the fundamental wave of the signal output from the carrier amplifier 4.
  • the Doherty amplifier 1 is connected to a first drain power source 30, a second drain power source 40, a first gate power source 60, and a second gate power source 70 provided outside the circuit board 25.
  • the first drain power supply 30 is a DC power supply for supplying power to the drain terminal of the carrier amplifier 4, and is connected to the carrier-side output matching circuit 10 via the first power supply line 31.
  • the second drain power supply 40 is a DC power supply for supplying power to the drain terminal of the peak amplifier 5, and is connected to the peak side output matching circuit 11 via the second power supply line 41.
  • the first gate power supply 60 is a DC power supply for supplying power to the gate terminal of the carrier amplifier 4, and is connected to the gate terminal of the carrier amplifier 4 via the third power supply line 61.
  • the second gate power supply 70 is a DC power supply for supplying power to the gate terminal of the peak amplifier 5, and is connected to the gate terminal of the peak amplifier 5 via the fourth power supply line 71.
  • the first feeding line 31 and the first harmonic processing unit 32 connected to the first feeding line 31 configure a first harmonic processing circuit 33.
  • the first harmonic processing circuit 33 is a circuit for converting the load impedance of the harmonic frequency when the combiner 7 side, which is the load side, is viewed from the carrier amplifier 4 into a desired impedance.
  • the process of converting the load impedance of the harmonic frequency into a desired impedance is the harmonic process.
  • the second power feeding line 41 and the second harmonic processing unit 42 connected to the second power feeding line 41 configure a second harmonic processing circuit 43.
  • the second harmonic processing circuit 43 is also similar to the first harmonic processing circuit 33, and converts the load impedance of the harmonic frequency when the combiner 7 side, which is the load side, is viewed from the peak amplifier 5 into a desired impedance. It is a circuit for doing.
  • the first feeder line 31 of the present embodiment is connected to the carrier side output matching circuit 10.
  • the carrier side output matching circuit 10 is configured to include a first line 21 and a second line 22.
  • One end 21 a of the first line 21 is connected to the carrier amplifier 4.
  • the other end 21b of the first line 21 is connected to one end 22a of the second line 22.
  • the other end of the second line 22 is connected to the combiner 7.
  • the first feeding line 31 is connected to the connecting portion 23 that connects the first line 21 and the second line 22.
  • the line length of the first line 21 is set in the range of ⁇ /16 or more and 3 ⁇ /16 or less, where ⁇ is the wavelength of the fundamental wave.
  • ⁇ is the wavelength of the fundamental wave.
  • the phase angle of the impedance of the carrier-side output matching circuit 10 with respect to the second harmonic can be changed within the range of about 90 degrees to about 270 degrees. Therefore, if the line length of the first line 21 is set within the above range, it is possible to surely perform adjustment so that the impedance of the harmonic frequency when the second line 22 is viewed from the connecting portion 23 does not become a short circuit. ..
  • FIG. 3A shows the impedance when the harmonic processing circuit 33 is seen from the connection portion 23, and FIG. 3B shows the impedance when the one end 22 a of the second line 22 is seen from the connection portion 23.
  • the impedance of the fundamental wave frequency f 0 is almost open as described above.
  • the impedance of the second harmonic frequency 2f 0 is almost open.
  • FIG. 4A shows the impedance when the connection portion 23 is seen from the other end 21b of the first line 21, and FIG. 4B shows the impedance when the one end 21a of the carrier side output matching circuit 10 is seen from the carrier amplifier 4. Is shown. Comparing the impedance shown in FIG. 4A and the impedance shown in FIG. 3A, the two show different characteristics from each other. Further, when the impedance shown in FIG. 4A and the impedance shown in FIG. 3B are compared, the two show characteristics different from each other.
  • the characteristics regarding the saturation power and efficiency of the amplification element used in the example were grasped by the load pull measurement, and based on the result, the target impedance to be converted by the fundamental wave matching circuit and the harmonic processing circuit was specified.
  • FIG. 5B is a graph showing the measurement result of the characteristics regarding the saturation power and the efficiency with respect to the second harmonic in the amplification element.
  • the horizontal axis represents the phase angle
  • the vertical axis represents the saturation power and the efficiency.
  • the line L1 shows the saturation power
  • the line L2 shows the efficiency. From this graph, the phase angle at which the saturated power and the efficiency are the highest was specified and used as the target phase angle of the second harmonic frequency.
  • the target phase angle of the second harmonic frequency is set to 120 degrees.
  • FIG. 6B shows one end 225a of the fundamental wave matching circuit 210 seen from the amplification element when one end 225a of the fundamental wave matching circuit 210 shown in FIG. 6A is connected to the amplification element and a load of 50 ⁇ is connected to the other end 225b. It is a Smith chart which shows impedance at the time.
  • the marker m1 indicates the impedance whose frequency is the fundamental wave frequency (3.8 GHz).
  • the marker m2 indicates the impedance of the second harmonic frequency (7.6 GHz).
  • the line 229 that connects the first inductance element 234 and the harmonic processing circuit 233 constitutes a part of the power feeding line 231, and connects the harmonic processing unit including each element and the harmonic processing circuit 233.
  • the line 229 is connected to a position where the line length from the one end 225a of the signal line 225 is a predetermined length L.
  • the predetermined length L in the embodiment is set to 5.2 mm. This predetermined length L corresponds to ⁇ /8, where ⁇ is the wavelength of the fundamental wave.
  • FIG. 7B shows one end 225a of the fundamental wave matching circuit 210 shown in FIG. 7A when one end 225a of the fundamental wave matching circuit 210 is connected to an amplifying element and the other end 225b is connected to a load of 50 ⁇ . It is a Smith chart which shows impedance at the time.
  • the marker m11 indicates the impedance whose frequency is the fundamental wave frequency (3.8 GHz).
  • the marker m12 indicates the impedance of the second harmonic frequency (7.6 GHz).
  • the fundamental wave matching circuit 210 and the harmonic processing circuit 233 are connected to the output terminal of the amplification element, even if it becomes difficult to adjust the load impedance of the harmonic frequency viewed from the amplification element, By connecting the harmonic processing circuit 233 to the fundamental wave matching circuit 210 as in the example, the load impedance at the harmonic frequency can be appropriately adjusted.
  • the above-mentioned Doherty amplifier 1 is mounted in a wireless communication device such as a base station device in a mobile communication system and amplifies a transmission signal (RF signal) of a radio frequency. That is, the carrier amplifier 4 and the peak amplifier 5 included in the Doherty amplifier perform amplification of a radio frequency transmission modulation signal obtained by modulating a radio frequency carrier with transmission data. Therefore, the above description includes the features additionally described below.
  • a feed line for feeding the amplification element A harmonic processing unit that is connected to the power supply line and performs a harmonic process at a harmonic frequency of a radio frequency transmission modulation signal output from the amplification element;
  • the harmonic processing circuit wherein the power supply line is connected to the amplification element and is connected to a fundamental wave matching circuit that performs matching at the fundamental wave frequency of the transmission modulation signal.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)

Abstract

高調波処理回路は、増幅素子に給電するための給電線路と、前記給電線路に接続され、前記増幅素子にから出力される信号の高調波に対する高調波処理を行う高調波処理部と、を備え、前記給電線路は、前記増幅素子に接続され前記信号の基本波に対する整合を行う基本波整合回路に接続される。

Description

高調波処理回路及び増幅器
　本開示は、高調波処理回路及び増幅器に関する。
　本出願は、２０１９年１月２９日出願の日本出願第２０１９－０１２９９２号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用するものである。
　従来から、増幅器の電力効率を向上させるために行われる高調波処理として、高調波周波数のインピーダンスを適切に調整するためのオープンスタブを含んだ高調波処理回路を信号線路に設けることが一般的に行われている（例えば、特許文献１参照）。
特開２０１１－６６８３９号公報
　一実施形態である高調波処理回路は、増幅素子に給電するための給電線路と、前記給電線路に接続され、前記増幅素子から出力される信号の高調波周波数における高調波処理を行う高調波処理部と、を備え、前記給電線路は、前記増幅素子に接続され前記信号の基本波周波数における整合を行う基本波整合回路に接続される。
　他の実施形態である増幅器は、増幅素子と、前記増幅素子に給電するための給電線路と、前記給電線路に接続され、前記増幅素子から出力される信号の高調波周波数における高調波処理を行う高調波処理部と、を備え、前記給電線路は、前記増幅素子に接続され前記信号の基本波周波数における整合を行う基本波整合回路に接続される。
図１は、一実施形態に係るドハティ増幅器の構成を示すブロック図である。 図２は、第１高調波処理回路の構成を示すブロック図である。 図３Ａは、接続部から高調波処理回路を見たときのインピーダンスを示すスミスチャートである。 図３Ｂは、接続部から第２線路の一端を見たときのインピーダンスを示すスミスチャートである。 図４Ａは、第１線路の他端から接続部を見たときのインピーダンスを示すスミスチャートである。 図４Ｂは、増幅素子からキャリア側出力整合回路の一端を見たときのインピーダンスを示すスミスチャートである。 図５Ａは、増幅素子における基本波に対する飽和電力及び効率に関する特性の測定結果を示す図である。 図５Ｂは、増幅素子における２倍波に対する飽和電力及び効率に関する特性の測定結果を示すグラフである。 図６Ａは、実施例に用いた基本波整合回路のみを示す図である。 図６Ｂは、図６Ａに示す基本波整合回路の一端を増幅素子に接続し、他端に５０Ωの負荷を接続したときに、増幅素子から基本波整合回路の一端を見たときのインピーダンスを示すスミスチャートである。 図７Ａは、図６Ａに示した基本波整合回路に高調波処理回路を接続した場合を示す。 図７Ｂは、図７Ａに示す基本波整合回路の一端を増幅素子に接続し、他端に５０Ωの負荷を接続したときに、増幅素子から基本波整合回路の一端を見たときのインピーダンスを示すスミスチャートである。 図８は、給電線路に高調波処理回路が設けられた回路を示す図である。 図９Ａは、高調波処理部の端子を接続部から見たときのインピーダンスを示すスミスチャートである。 図９Ｂは、基本波整合回路の端子を接続部から見たときのインピーダンスを示すスミスチャートである。 図９Ｃは、増幅素子から接続部を見たときのインピーダンス（負荷インピーダンス）を示すスミスチャートである。
［本開示が解決しようとする課題］
　上記高調波処理回路に含まれるオープンスタブは、処理対象となる信号の波長に応じてその大きさが定まる。つまり、オープンスタブは、一定の大きさを確保する必要あるため、小型化が困難であるという問題を有している。
　ここで、増幅器が備える増幅素子には、ゲート端子やドレイン端子に給電するための給電線路が接続され、この給電線路に高調波処理回路を設けることが考えられる。この場合、新たに線路を設けることなく既存の給電線路に高調波処理回路を設けるので、回路の小型化が可能である。
　一般に、給電線路は、増幅素子の入出力端子に接続される。また、増幅素子の入出力端子には、前記信号に含まれる基本波の整合を行う基本波整合回路が接続される。
　図８は、給電線路に高調波処理回路が設けられた回路を示す図である。
　図８中、増幅素子１００のドレイン端子には、増幅素子１００が出力する信号に含まれる基本波のインピーダンス整合を行う基本波整合回路１０２が接続されている。
　給電線路１０４は、増幅素子１００のドレイン端子と、直流電源１０６とを接続している。給電線路１０４には、前記信号の高調波処理を行う高調波処理部１０８が接続されている。
　基本波整合回路１０２及び高調波処理部１０８は、増幅素子１００から当該増幅素子１００に接続される負荷側を見たときのインピーダンス（負荷インピーダンス）を所望のインピーダンスに変換する。基本波整合回路１０２及び高調波処理部１０８により変換される所望の負荷インピーダンスは、増幅素子１００が高効率となるように適切に設定する必要がある。
　増幅素子１００から見たときの負荷インピーダンスは、高調波処理部１０８の端子１０８ａを接続部１１０から見たときのインピーダンスと、基本波整合回路１０２の端子１０２ａを接続部１１０から見たときのインピーダンスとの合成インピーダンスにより定まる。
　基本波整合回路１０２は、増幅素子１００の基本波周波数の負荷インピーダンスが最適となるように設定されるため、高調波周波数の負荷インピーダンスについては考慮されないことがある。
　よって、高調波処理部１０８の端子１０８ａにおける高調波周波数のインピーダンスは、基本波整合回路１０２の端子１０２ａにおける高調波周波数のインピーダンスに応じて適切に設定される必要がある。
　ここで、基本波整合回路１０２における高調波周波数の負荷インピーダンスについては、基本波整合回路１０２においては考慮されないため、基本波整合回路１０２の端子１０２ａを接続部１１０から見たときの高調波周波数のインピーダンスがショート近傍となることがある。
　基本波整合回路１０２の端子１０２ａを接続部１１０から見たときの高調波周波数のインピーダンスがショート近傍である場合、基本波整合回路１０２が合成インピーダンスに与える影響が、高調波処理部１０８よりも強くなり、高調波処理部１０８を調整し、端子１０８ａにおける高調波周波数のインピーダンスを変更したとしても、増幅素子１００から見たときの高調波周波数の負荷インピーダンスを所望の値に調整することが困難となる場合があった。
　つまり、高調波処理部１０８が接続される接続部１１０から見たときの基本波整合回路１０２の高調波周波数のインピーダンスがショート近傍である場合、高調波処理部１０８による、増幅素子１００から見たときの高調波周波数の負荷インピーダンスの調整が困難となることがあった。
　図９Ａは、高調波処理部１０８の端子１０８ａを接続部１１０から見たときのインピーダンスを示すスミスチャート、図９Ｂは、基本波整合回路１０２の端子１０２ａを接続部１１０から見たときのインピーダンスを示すスミスチャート、図９Ｃは、増幅素子１００から接続部１１０を見たときのインピーダンス（負荷インピーダンス）を示すスミスチャートである。
　図９Ａから図９Ｃには、信号の基本波周波数ｆ０から２倍波周波数２ｆ０まで変化させたときのインピーダンスを示している。
　図９Ｂに示すように、基本波整合回路１０２における２倍波周波数２ｆ０のインピーダンスはほぼショートとなっている。
　また、図９Ｃに示すように、増幅素子１００から見たときの負荷インピーダンスは、図９Ｂに示すインピーダンスとほぼ同じとなっている。
　つまり、増幅素子１００から見たときの負荷インピーダンスには、高調波処理部１０８による影響が及んでいないことが判る。
　このように、接続部１１０から見たときの基本波整合回路１０２における２倍波周波数２ｆ０のインピーダンスがショート近傍であると、高調波処理部１０８における２倍波周波数２ｆ０のインピーダンスを変更したとしても、増幅素子１００から見たときの２倍波周波数２ｆ０のインピーダンスを調整することが困難となる場合があった。
　このため、適切に高調波処理を行うことができないおそれがあった。
　本開示はこのような事情に鑑みてなされたものであり、適切に高調波処理を行うことができる高調波処理回路及び増幅器の提供を目的とする。
［本開示の効果］
　本開示によれば、適切に高調波処理を行うことができる。
　最初に実施形態の内容を列記して説明する。
［実施形態の概要］
（１）一実施形態である高調波処理回路は、増幅素子に給電するための給電線路と、前記給電線路に接続され、前記増幅素子から出力される信号の高調波周波数における高調波処理を行う高調波処理部と、を備え、前記給電線路は、前記増幅素子に接続され前記信号の基本波周波数における整合を行う基本波整合回路に接続される。
　上記構成の高調波処理回路によれば、給電線路が基本波整合回路に接続されるので、給電線路を基本波整合回路における線路長のうちの任意の位置に接続することができる。
　よって、給電線路が接続される接続部から基本波整合回路を見たときの高調波周波数のインピーダンスがショートにならないように調整することができる。
　この結果、増幅素子から負荷側を見たときの高調波周波数の負荷インピーダンスを、高調波処理部において設定される高調波周波数のインピーダンスによって調整が可能となり、適切に高調波処理を行うことができる。
（２）上記高調波処理回路において、前記基本波整合回路は、一端が前記増幅素子に接続された第１線路と、前記第１線路の他端に接続された第２線路と、を含み、前記給電線路は、前記第１線路と前記第２線路とを接続する接続部に接続されることが好ましい。
　この場合、第１線路の線路長を調整することで、接続部から第２線路を見たときの高調波周波数のインピーダンスがショートにならないように調整することができる。
（３）また、上記高調波処理回路において、前記第１線路の線路長は、前記信号の基本波の波長をλとすると、λ／１６以上、３λ／１６以下であることが好ましい。
　この場合、接続部から第２線路を見たときの２次高調波におけるインピーダンスの位相角度を、基本波整合回路を増幅素子から見たときの２次高調波におけるインピーダンスに対して約９０度から約２７０度まで変更することができる。
　よって、第１線路の線路長を上記範囲内で設定すれば、接続部から第２線路を見たときの高調波周波数のインピーダンスがショートにならないような調整を確実に行うことができる。
（４）また、上記高調波処理回路において、前記基本波整合回路は、一端が前記増幅素子に接続された信号線路を含み、前記給電線路は、前記信号線路の一端からの線路長が所定長さの位置に接続されることが好ましい。
　この場合、給電線路の接続部の位置を調整することで、給電線路の接続部から信号線路の他端側部分を見たときの高調波周波数のインピーダンスがショートにならないように調整することができる。
（５）上記高調波処理回路において、前記所定長さは、前記信号の基本波の波長をλとすると、λ／１６以上、３λ／１６以下であることが好ましい。
　この場合、例えば、給電線路の接続部から信号線路の他端側部分を見たときの２次高調波におけるインピーダンスの位相角度を、基本波整合回路を増幅素子から見たときの２次高調波におけるインピーダンスに対して約９０度から約２７０度まで変更することができる。
　よって、接続部から信号線路の他端側部分を見たときの高調波周波数のインピーダンスがショートにならないような調整を確実に行うことができる。
（６）また、他の実施形態である増幅器は、増幅素子と、前記増幅素子に給電するための給電線路と、前記給電線路に接続され、前記増幅素子から出力される信号の高調波周波数における高調波処理を行う高調波処理部と、を備え、前記給電線路は、前記増幅素子に接続され前記信号の基本波周波数における整合を行う基本波整合回路に接続される。
［実施形態の詳細］
　以下、好ましい実施形態について図面を参照しつつ説明する。
　なお、以下に記載する各実施形態の少なくとも一部を任意に組み合わせてもよい。
〔ドハティ増幅器の構成〕
　図１は、一実施形態に係るドハティ増幅器の構成を示すブロック図である。
　このドハティ増幅器１は、移動体通信システムにおける基地局装置などの無線通信装置に搭載され、無線周波数の送信信号（ＲＦ信号）の増幅を行う。
　ドハティ増幅器１は、入力端子２に与えられるＲＦ信号（入力信号）を増幅し、出力端子３から出力する。
　図１に示すように、ドハティ増幅器１は、キャリアアンプ４と、キャリアアンプ４に並列に設けられたピークアンプ５と、分配器６と、キャリアアンプ４及びピークアンプ５それぞれの出力を合成する合成器７と、キャリア側入力整合回路８と、ピーク側入力整合回路９と、キャリア側出力整合回路１０と、ピーク側出力整合回路１１とを備えている。
　分配器６は、入力端子２の後段に接続され、入力端子２から与えられるＲＦ信号をキャリアアンプ４及びピークアンプ５へ分配する。
　分配器６の出力は、キャリア側入力整合回路８を介してキャリアアンプ４へ与えられるとともに、ピーク側入力整合回路９を介してピークアンプ５へ与えられる。
　キャリア側入力整合回路８は、分配器６側と、キャリアアンプ４側との間において、キャリアアンプ４の入力に含まれる基本波の周波数におけるインピーダンス整合を行う。また、ピーク側入力整合回路９は、分配器６側と、ピークアンプ５側との間において、ピークアンプ５の入力に含まれる基本波の周波数におけるインピーダンス整合を行う。
　キャリアアンプ４は、与えられる入力信号を常に増幅するための増幅素子である。一方、ピークアンプ５は、入力信号の電力が所定以上となったときに当該入力信号を増幅するための増幅素子である。キャリアアンプ４及びピークアンプ５は、例えば、窒化ガリウム（ＧａＮ）を用いた高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ）である。
　キャリアアンプ４、及びピークアンプ５は、一つの集積回路上に実装されており、一つのパッケージ１２内に収容されている。
　キャリアアンプ４の出力は、キャリア側出力整合回路１０を介して合成器７へ与えられる。
　また、ピークアンプ５の出力は、ピーク側出力整合回路１１を介して合成器７へ与えられる。
　キャリア側出力整合回路１０は、キャリアアンプ４から負荷側である合成器７側を見たときのインピーダンス（負荷インピーダンス）を所望のインピーダンスへ変換するための回路である。キャリア側出力整合回路１０は、負荷インピーダンスを所望のインピーダンスへ変換するインピーダンス整合を、キャリアアンプ４が出力する信号の基本波の周波数について行う。
　また、ピーク側出力整合回路１１は、ピークアンプ５から負荷側である合成器７側を見たときのインピーダンス（負荷インピーダンス）を所望のインピーダンスへ変換するための回路である。ピーク側出力整合回路１１は、インピーダンス整合を、ピークアンプ５が出力する基本波の周波数について行う。
　合成器７は、キャリアアンプ４の出力とピークアンプ５の出力とを合成する。合成器７は、合成した出力を出力信号として出力端子３へ与える。
　出力端子３は、合成器７から与えられた出力信号を出力する。
　両アンプ４，５が収容されたパッケージ１２や、入出力端子２，３、分配器６、合成器７、整合回路８，９，１０，１１は、回路基板２５上に実装されている。
　また、ドハティ増幅器１には、回路基板２５外に設けられた第１ドレイン電源３０、第２ドレイン電源４０、第１ゲート電源６０、及び第２ゲート電源７０が接続されている。
　第１ドレイン電源３０は、キャリアアンプ４のドレイン端子に給電するための直流電源であり、第１給電線路３１を介してキャリア側出力整合回路１０に接続されている。
　第２ドレイン電源４０は、ピークアンプ５のドレイン端子に給電するための直流電源であり、第２給電線路４１を介してピーク側出力整合回路１１に接続されている。
　第１ゲート電源６０は、キャリアアンプ４のゲート端子に給電するための直流電源であり、第３給電線路６１を介してキャリアアンプ４のゲート端子に接続されている。
　第２ゲート電源７０は、ピークアンプ５のゲート端子に給電するための直流電源であり、第４給電線路７１を介してピークアンプ５のゲート端子に接続されている。
　第１給電線路３１には、キャリアアンプ４の出力に含まれる高調波の周波数における高調波処理を行うための機能を有する第１高調波処理部３２が接続されている。
　また、第２給電線路４１には、ピークアンプ５の出力に含まれる高調波の周波数における高調波処理を行うための機能を有する第２高調波処理部４２が接続されている。
　第１給電線路３１及び第１給電線路３１に接続された第１高調波処理部３２は、第１高調波処理回路３３を構成している。
　第１高調波処理回路３３は、キャリアアンプ４から負荷側である合成器７側を見たときの高調波周波数の負荷インピーダンスを所望のインピーダンスへ変換するための回路である。高調波周波数の負荷インピーダンスを所望のインピーダンスへ変換する処理が、高調波処理である。
　また、第２給電線路４１及び第２給電線路４１に接続された第２高調波処理部４２は、第２高調波処理回路４３を構成している。
　第２高調波処理回路４３も、第１高調波処理回路３３と同様であり、ピークアンプ５から負荷側である合成器７側を見たときの高調波周波数の負荷インピーダンスを所望のインピーダンスへ変換するための回路である。
　図２は、第１高調波処理回路３３の構成を示すブロック図である。なお、第２高調波処理回路４３も第１高調波処理回路３３の構成と同様である。よって、ここでは、第１高調波処理回路３３のみについて説明する。
　図２に示すように、第１高調波処理回路３３は、第１給電線路３１と、第１高調波処理部３２と、を含んで構成される。
　第１高調波処理部３２は、第１インダクタンス素子３４と、第２インダクタンス素子３５と、第１容量素子３６と、第２容量素子３７とを含んで構成されている。
　上記各素子３４，３５，３６，３７は第１給電線路３１に接続された集中定数素子であり、第１高調波処理部３２は、集中定数回路を含んで構成されている。
　第１インダクタンス素子３４及び第２インダクタンス素子３５は、第１給電線路３１に直列に接続されている。
　第１容量素子３６は、一端が第１インダクタンス素子３４と第２インダクタンス素子３５との間の接続点３８に接続され、他端が接地されている。
　第２容量素子３７は、一端が第２インダクタンス素子３５と第１ドレイン電源３０との間の接続点３９に接続され、他端が接地されている。
　このような構成によって、第１高調波処理部３２は、第１インダクタンス素子３４と、第１容量素子３６とからなる第１ＬＣ回路５１と、第２インダクタンス素子３５と、第２容量素子３７とからなる第２ＬＣ回路５２とを含んで構成されている。つまり、第１高調波処理部３２は、ＬＣ回路を２段に接続して構成されている。この構成により２倍波に対する処理が可能となる。
　このように、高調波周波数の負荷インピーダンスを設定する第１高調波処理部３２（第２高調波処理部４２）の少なくとも一部を集中定数回路で構成したので、例えば、オープンスタブを用いて高調波処理を行う場合と比較して当該第１高調波処理部３２（第２高調波処理部４２）を小さくすることができ、回路全体の小型化を図ることができる。
　また、本実施形態では、第１給電線路３１（第２給電線路４１）に、第１高調波処理部３２（第２高調波処理部４２）を設けることで、第１高調波処理回路３３（第２高調波処理回路４３）を設けたので、新たな線路を追加することなく第１高調波処理回路３３（第２高調波処理回路４３）を設けることができる。
　これにより、両アンプ４，５を有するドハティ増幅器１に高調波処理回路を設けたとしても、高調波処理回路の設置によって当該ドハティ増幅器１が大型化するのを抑制することができる。
　また、本実施形態において、第１高調波処理部３２（第２高調波処理部４２）は、第１給電線路３１（第２給電線路４１）が基本波に対してオープンとなるように設定されている。
　この場合、第１高調波処理部３２（第２高調波処理部４２）が基本波に対して与える影響を抑制することができる。
　また、本実施形態において、第１高調波処理部３２は、並列に接続された複数（２つ）の容量素子３６，３７を含み、これら容量素子３６，３７のうち、第１ドレイン電源３０に隣接する位置に接続されている第２容量素子３７は、基本波に対してショートとなる容量に設定されている。
　これにより、給電線路の電源側へ高周波信号が漏洩するのを防止することができる。
　また、本実施形態では、第２インダクタンス素子３５のインダクタンスは、第１インダクタンス素子３４のインダクタンスよりも大きい値に設定され、第２容量素子３７の容量は、第１容量素子３６の容量よりも大きい値に設定されている。
　このような関係を満たすように設定することで、第２容量素子３７の容量や、その他の条件を満たしつつ、各素子の値を適切に設定することができる。
　なお、第１容量素子３６の容量は極めて小さい値に設定されることがある。
　このため、第１インダクタンス素子３４と、第２インダクタンス素子３５との間に第１容量素子３６を接続しない構成とすることができる場合がある。
　図２に示すように、本実施形態の第１給電線路３１は、キャリア側出力整合回路１０に接続されている。
　キャリア側出力整合回路１０は、第１線路２１と、第２線路２２とを含んで構成されている。
　第１線路２１の一端２１ａは、キャリアアンプ４に接続されている。第１線路２１の他端２１ｂは、第２線路２２の一端２２ａに接続されている。
　第２線路２２の他端は合成器７に接続されている。
　第１給電線路３１は、第１線路２１と第２線路２２とを接続する接続部２３に接続されている。
　ここで、本実施形態では、高調波処理回路３３は、キャリア側出力整合回路１０に接続されているが、高調波処理回路３３がキャリアアンプ４のドレイン端子に接続されている場合を考える。
　この場合、キャリア側出力整合回路１０（の一端２１ａ）を高調波処理回路３３の接続部（キャリアアンプ４のドレイン端子）から見たときの２倍波周波数のインピーダンスがショート近傍であるとすると、第１高調波処理部３２を調整し、第１高調波処理回路３３が変換しようとする高調波周波数のインピーダンスを変更したとしても、キャリアアンプ４から見た負荷インピーダンスを所望の値に調整することが困難となる場合かあった。
　この点、上記構成によれば、第１線路２１及び第２線路２２の線路長を変更することで、第１給電線路３１をキャリア側出力整合回路１０における線路長のうちの任意の位置に接続することができる。
　よって、第１給電線路３１（高調波処理回路３３）が接続される接続部２３からキャリア側出力整合回路１０を見たときの高調波周波数のインピーダンスがショートにならないように調整することができる。
　この結果、キャリアアンプ４から負荷側を見たときの高調波周波数の負荷インピーダンスを、第１高調波処理部３２において設定される高調波周波数のインピーダンスによって調整が可能となる。
　これにより、適切に高調波処理を行うことができる。
　また、上記構成では、第１給電線路３１が接続部２３に接続されているので、例えば、キャリアアンプ４から見たときのキャリア側出力整合回路１０の一端２１ａの高調波に対するインピーダンスがショート近傍であるとしても、第１線路２１の線路長を調整することで、接続部２３から第２線路２２の一端２２ａを見たときの高調波周波数のインピーダンスがショートにならないように調整することができる。
　なお、第１線路２１の線路長は、基本波の波長をλとすると、λ／１６以上、３λ／１６以下の範囲で設定される。
　これにより、キャリア側出力整合回路１０の２倍波に対するインピーダンスの位相角度を約９０度から約２７０度の範囲で変更することができる。
　よって、第１線路２１の線路長を上記範囲内で設定すれば、接続部２３から第２線路２２を見たときの高調波周波数のインピーダンスがショートにならないような調整を確実に行うことができる。
　図３Ａ、図３Ｂ、図４Ａ、及び図４Ｂは、図２中のキャリア側出力整合回路１０の各部におけるインピーダンスの一例を示すスミスチャートである。図３Ａ、図３Ｂ、図４Ａ、及び図４Ｂには、基本波周波数ｆ０から２倍波周波数２ｆ０までの周波数に対応するインピーダンスの変化が示されている。
　図３Ａは、接続部２３から高調波処理回路３３を見たときのインピーダンスを示しており、図３Ｂは、接続部２３から第２線路２２の一端２２ａを見たときのインピーダンスを示している。
　図３Ａにおいて、基本波周波数ｆ０のインピーダンスは、上述したように、ほぼオープンとなっている。
　図３Ｂにおいて、２倍波周波数２ｆ０のインピーダンスは、ほぼオープンとなっている。
　本実施形態のキャリア側出力整合回路１０が、例えば、高調波処理回路３３をキャリアアンプ４のドレイン端子に接続したときに、高調波処理回路３３の接続部から見たときの２倍波周波数２ｆ０のインピーダンスがショートとなるような設定であるとする。キャリア側出力整合回路１０が上述の設定であったとしても、本実施形態によれば、第１給電線路３１をキャリア側出力整合回路１０における線路長のうちの任意の位置に接続することができるので、接続部２３から見たときのキャリア側出力整合回路１０（の一端２１ａ）を見たときの高調波周波数のインピーダンスがショートにならないように調整することができる。
　図４Ａは、第１線路２１の他端２１ｂから接続部２３を見たときのインピーダンスを示しており、図４Ｂは、キャリアアンプ４からキャリア側出力整合回路１０の一端２１ａを見たときのインピーダンスを示している。
　図４Ａにて示すインピーダンスと、図３Ａにて示すインピーダンスとを比較すると、両者は互いに異なる特性を示している。また、図４Ａにて示すインピーダンスと、図３Ｂにて示すインピーダンスとを比較すると、両者は互いに異なる特性を示している。
　このことから、キャリア側出力整合回路１０が変換しようとするインピーダンスと、高調波処理回路３３が変換しようとするインピーダンスとは互いに合成され、図４Ａに示すような特性を有する合成インピーダンスとなっていることが判る。
　このように、第１給電線路３１をキャリア側出力整合回路１０に接続することで、第１高調波処理回路３３において設定される高調波周波数のインピーダンスによって、キャリアアンプ４から見た高調波周波数の負荷インピーダンスを調整することが可能となる。この結果、適切に高調波処理を行うことができる。
〔実施例について〕
　以下に、高調波処理回路の実施例について説明する。
　実施例として、周波数３．８ＧＨｚのＲＦ信号を増幅する増幅素子と、この増幅素子の出力端に接続された基本波整合回路と、高調波処理回路とを備えた増幅器を想定し、この増幅器について、基本波整合回路及び高調波処理回路のインピーダンスの設定例について説明する。
　まず、実施例に用いる増幅素子の飽和電力及び効率に関する特性をロードプル測定により把握し、その結果に基づいて、基本波整合回路及び高調波処理回路によって変換すべき目標インピーダンスを特定した。
　図５Ａは、増幅素子における基本波に対する飽和電力及び効率に関する特性の測定結果を示す図である。図５Ａでは、飽和電力及び効率の関する測定結果を示す等値線を、スミスチャート中の一部に重ねて示している。等値線のうち、濃線で示した等値線は飽和電力、薄線で示した等値線は効率を示している。
　なお、図５Ａで示す等値線は、イメージであり、各等値線が示す数値等については省略して示している。
　スミスチャートに重ねて示した飽和電力の等値線及び効率の等値線より、飽和電力及び効率が最も高くなるスミスチャート上の地点を特定し、基本波周波数の目標インピーダンスとした。
　ここでは、図５Ａ中の矢印の地点を基本波周波数の目標インピーダンスとした。
　図５Ａ中の矢印の地点におけるインピーダンスの大きさ（Ｍａｇ）は、０．７７、位相角度（Ａｎｇ）は、－１５５度であった。よって、基本波周波数の目標位相角度を－１５５度とした。
　図５Ｂは、増幅素子における２倍波に対する飽和電力及び効率に関する特性の測定結果を示すグラフである。
　図５Ｂ中、横軸は位相角度を示しており、縦軸は飽和電力及び効率の大きさを示している。図５Ｂ中、線図Ｌ１は飽和電力、線図Ｌ２は効率を示している。
　このグラフから、飽和電力及び効率が最も高くなる位相角度を特定し、２倍波周波数の目標位相角度とした。
　ここでは、位相角度が１２０度において、飽和電力及び効率の両方が高いレベルとなっている。よって、２倍波周波数の目標位相角度を位相角度１２０度とした。
　次に、上述の目標位相角度を実現するための基本波整合回路及び高調波処理回路を設計し、設計した回路のインピーダンスをコンピュータによるシミュレーションによって求め、評価した。
　図６Ａは、実施例に用いた基本波整合回路のみを示す図である。
　図６Ａ中の基本波整合回路２１０は、一端２２５ａが増幅素子に接続される信号線路２２５を含む。信号線路２２５は、線路幅が最も広い幅広部２６と、線路幅が最も狭く負荷等が接続される他端２２５ｂを含む幅狭部２２８と、幅広部２２６と幅狭部２２８とを繋ぐ中間部２２７とを含んで構成されている。
　図６Ａに示す基本波整合回路２１０は、基本波周波数に対するインピーダンスの位相角度が、目標位相角度である－１５５度付近となるように設計される。一方、２倍波周波数に対するインピーダンスについては特に考慮せずに設計される。
　図６Ｂは、図６Ａに示す基本波整合回路２１０の一端２２５ａを増幅素子に接続し、他端２２５ｂに５０Ωの負荷を接続したときに、増幅素子から基本波整合回路２１０の一端２２５ａを見たときのインピーダンスを示すスミスチャートである。
　図６Ｂ中、マーカｍ１は、周波数が基本波周波数（３．８ＧＨｚ）のインピーダンスを示している。また、マーカｍ２は、周波数が２倍波周波数（７．６ＧＨｚ）のインピーダンスを示している。
　マーカｍ１のインピーダンスは、Ｍａｇが０．７７２、Ａｎｇが－１５５．３５３度であり、設計通り、Ａｎｇがほぼ目標位相角度となっている。
　マーカｍ２のインピーダンスは、Ｍａｇが０．８４４、Ａｎｇが１７８．１８６度であり、ほぼショートとなっている。
　この場合、高調波処理回路を増幅素子の出力端に接続すると、高調波処理回路２３３の接続部から基本波整合回路２１０を見たときの２倍波周波数のインピーダンスがほぼショートとなることから、上述のように、高調波処理回路における高調波周波数のインピーダンスを変更したとしても、増幅素子から見た高調波周波数の負荷インピーダンスを所望の値に調整することが困難となることがある。
　図７Ａは、図６Ａに示した基本波整合回路２１０に高調波処理回路２３３を接続した場合を示す。
　図７Ａに示す高調波処理回路２３３は、図３にて示した第１高調波処理回路３３と同様の構成であり、接続点２３９に接続される直流電源（図示せず）と基本波整合回路２１０とを接続する給電線路２３１と、高調波処理部を構成する各素子とを含む。
　高調波処理部を構成する各素子には、第１インダクタンス素子２３４、第２インダクタンス素子２３５、第１容量素子２３６、第２容量素子２３７が含まれる。第１インダクタンス素子２３４と、第２インダクタンス素子２３５は、接続点２３８によって接続されている。
　第１インダクタンス素子２３４、第２インダクタンス素子２３５、第１容量素子２３６、第２容量素子２３７、接続点２３８、及び接続点２３９は、図３に示した、第１インダクタンス素子３４、第２インダクタンス素子３５、第１容量素子３６、第２容量素子３７、接続点３８、及び接続点３９に相当する。
　第１インダクタンス素子２３４と高調波処理回路２３３とを接続する線路２２９は、給電線路２３１の一部を構成しており、各素子からなる高調波処理部と高調波処理回路２３３とを接続する。線路２２９は、信号線路２２５の一端２２５ａからの線路長が所定長さＬの位置に接続されている。
　実施例における所定長さＬは５．２ｍｍに設定される。この所定長さＬは、基本波の波長をλとすると、λ／８に相当する。
　高調波処理回路２３３の各素子は、２倍波周波数に対するインピーダンスの位相角度が、目標位相角度である１２０度付近となるように設計される。
　下記に実施例における各素子の値の設定例を示す。
　　第１インダクタンス素子：１．３ｎＨ
　　第２インダクタンス素子：３．０ｎＨ
　　第１容量素子　　　　　：０．２ｐＦ
　　第２容量素子　　　　　：５．１ｐＦ
　図７Ｂは、図７Ａに示す基本波整合回路２１０の一端２２５ａを増幅素子に接続し、他端２２５ｂに５０Ωの負荷を接続したときに、増幅素子から基本波整合回路２１０の一端２２５ａを見たときのインピーダンスを示すスミスチャートである。
　図７Ｂ中、マーカｍ１１は、周波数が基本波周波数（３．８ＧＨｚ）のインピーダンスを示している。また、マーカｍ１２は、周波数が２倍波周波数（７．６ＧＨｚ）のインピーダンスを示している。
　マーカｍ１１のインピーダンスは、Ｍａｇが０．７７８、Ａｎｇが－１５６．５１９度であり、設計通り、Ａｎｇがほぼ目標位相角度となっている。
　マーカｍ１２のインピーダンスは、Ｍａｇが０．６８６、Ａｎｇが１２２．２３１度であり、設計通り、Ａｎｇがほぼ目標位相角度となっている。
　このように実施例では、基本波周波数に対するインピーダンス、及び２倍波周波数に対するインピーダンスの両方が目標位相角度となっており、インピーダンスを適切に調整できる。
　つまり、基本波整合回路２１０と高調波処理回路２３３とを増幅素子の出力端に接続すると、増幅素子から見た高調波周波数の負荷インピーダンスを調整することが困難となる場合であっても、実施例のように、高調波処理回路２３３を基本波整合回路２１０に接続することで、高調波周波数の負荷インピーダンスを適切に調整できることができる。
　より具体的に、高調波処理回路２３３に含まれる給電線路２３１は、信号線路２２５の一端２２５ａからの線路長が所定長さＬの位置に接続されており、所定長さＬを変更し、給電線路２３１の接続部の位置を調整することで、給電線路２３１の接続部から信号線路２２５の他端側部分を見たときの高調波周波数のインピーダンスがショートにならないように調整することができる。この結果、高調波周波数の負荷インピーダンスを適切に調整できることができる。
　なお、上記実施例では、所定長さＬをλ／８としたが、所定長さＬは、λ／１６以上、３λ／１６以下であってもよい。
　このように設定することで、例えば、給電線路２３１の接続部から信号線路２２５の他端側部分を見たときの高調波周波数のインピーダンスの位相角度を、信号線路２２５を増幅素子から見たときの高調波周波数のインピーダンスに対して１８０度前後変更することができる。
　よって、接続部から信号線路２２５の他端側部分を見たときの高調波周波数のインピーダンスがショートにならないような調整を確実に行うことができる。
〔その他〕
　なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。
　例えば、第１線路２１の線路長が、基本波の波長をλとすると、λ／１６以上、３λ／１６以下の範囲で設定される場合を例示したが、これに限定されるわけではなく、適切に高調波処理が可能であれば、上記数値範囲外でもよい。
　また、実施例において所定長さＬをλ／８に設定した場合を例示したが、第１線路２１の線路長と同様、適切に高調波処理が可能であれば特に数値は限定されない。但し、所定長さＬをλ／１６以上、３λ／１６以下の範囲で設定することで、線路２２９の接続部から信号線路２２５の他端２２５ｂ側を見たときの高調波周波数のインピーダンスがショートにならないように適切に調整することができる。
　また、上記実施形態では、ドハティ増幅器１の場合について説明したが、単一の増幅素子を収容したパッケージを用いた増幅器であってもよい。
　また、上記実施形態では、ＬＣ回路を２段に接続した第１高調波処理部３２を例示したが、ＬＣ回路を３段、又は４段といったように、より多段に接続してもよい。例えば、ＬＣ回路を２段に接続した場合には、２倍波までの高調波処理が可能となり、ＬＣ回路を３段に接続した場合には、３倍波までの高調波処理が可能となる。このように、ＬＣ回路の接続数は、処理対象とする高調波の次数に応じて設定される。
　また、上記実施形態では、各素子３４，３５，３６，３７を集中定数素子で構成した第１高調波処理部３２を例示したが、各素子のうちの一部を分布定数素子で構成してもよいし、全部を分布定数素子で構成してもよい。
　本開示の範囲は、上記した意味ではなく、請求の範囲によって示され、請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。
　なお、上述のドハティ増幅器１は、移動体通信システムにおける基地局装置などの無線通信装置に搭載され、無線周波数の送信信号（ＲＦ信号）の増幅を行う。つまり、ドハティ増幅器が有するキャリアアンプ４及びピークアンプ５は、無線周波数の搬送波を送信データによって変調した無線周波数の送信変調信号の増幅を行う。
　よって、以上の説明は、以下に付記する特徴を含む。
〔付記〕
　増幅素子に給電するための給電線路と、
　前記給電線路に接続され、前記増幅素子から出力される無線周波数の送信変調信号の高調波周波数における高調波処理を行う高調波処理部と、を備え、
　前記給電線路は、前記増幅素子に接続され前記送信変調信号の基本波周波数における整合を行う基本波整合回路に接続される
高調波処理回路。
　１　ドハティ増幅器
　２　入力端子
　３　出力端子
　４　キャリアアンプ
　５　ピークアンプ
　６　分配器
　７　合成器
　８　キャリア側入力整合回路
　９　ピーク側入力整合回路
　１０　キャリア側出力整合回路
　１１　ピーク側出力整合回路
　１２　パッケージ
　２１　第１線路
　２１ａ　一端
　２１ｂ　他端
　２２　第２線路
　２２ａ　一端
　２３　接続部
　２５　回路基板
　３０　第１ドレイン電源
　３１　第１給電線路
　３２　第１高調波処理部
　３３　第１高調波処理回路
　３４　第１インダクタンス素子
　３５　第２インダクタンス素子
　３６　第１容量素子
　３７　第２容量素子
　３８　接続点
　３９　接続点
　４０　第２ドレイン電源
　４１　第２給電線路
　４２　第２高調波処理部
　４３　第２高調波処理回路
　５１　第１ＬＣ回路
　５２　第２ＬＣ回路
　６０　第１ゲート電源
　６１　第３給電線路
　７０　第２ゲート電源
　７１　第４給電線路
　１００　増幅素子
　１０２　基本波整合回路
　１０２ａ　端子
　１０４　給電線路
　１０６　直流電源
　１０８　高調波処理部
　１０８ａ　端子
　１１０　接続部
　２１０　基本波整合回路
　２２５ａ　一端
　２２５　信号線路
　２２６　幅広部
　２２７　中間部
　２２８　幅狭部
　２２５ｂ　他端
　２２９　線路
　２３１　第１給電線路
　２３３　第１高調波処理回路
　２３４　第１インダクタンス素子
　２３５　第２インダクタンス素子
　２３６　第１容量素子
　２３７　第２容量素子
　２３８　接続点
　２３９　接続点

Claims (6)

  1. 　増幅素子に給電するための給電線路と、
    　前記給電線路に接続され、前記増幅素子から出力される信号の高調波周波数における高調波処理を行う高調波処理部と、を備え、
    　前記給電線路は、前記増幅素子に接続され前記信号の基本波周波数における整合を行う基本波整合回路に接続される
    高調波処理回路。
  2. 　前記基本波整合回路は、一端が前記増幅素子に接続された第１線路と、前記第１線路の他端に接続された第２線路と、を含み、
    　前記給電線路は、前記第１線路と前記第２線路とを接続する接続部に接続される
    請求項１に記載の高調波処理回路。
  3. 　前記第１線路の線路長は、前記信号の基本波の波長をλとすると、λ／１６以上、３λ／１６以下である
    請求項２に記載の高調波処理回路。
  4. 　前記基本波整合回路は、一端が前記増幅素子に接続された信号線路を含み、
    　前記給電線路は、前記信号線路の一端からの線路長が所定長さの位置に接続される
    請求項１に記載の高調波処理回路。
  5. 　前記所定長さは、前記信号の基本波の波長をλとすると、λ／１６以上、３λ／１６以下である
    請求項４に記載の高調波処理回路。
  6. 　増幅素子と、
    　前記増幅素子に給電するための給電線路と、
    　前記給電線路に接続され、前記増幅素子から出力される信号の高調波周波数における高調波処理を行う高調波処理部と、を備え、
    　前記給電線路は、前記増幅素子に接続され前記信号の基本波周波数における整合を行う基本波整合回路に接続される
    増幅器。
PCT/JP2019/042186 2019-01-29 2019-10-28 高調波処理回路及び増幅器 Ceased WO2020158080A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US17/423,171 US12206366B2 (en) 2019-01-29 2019-10-28 Harmonic processing circuit and amplifier
CN201980090199.2A CN113366760B (zh) 2019-01-29 2019-10-28 谐波处理电路和放大器
JP2020569376A JPWO2020158080A1 (ja) 2019-01-29 2019-10-28 高調波処理回路及び増幅器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019012992 2019-01-29
JP2019-012992 2019-01-29

Publications (1)

Publication Number Publication Date
WO2020158080A1 true WO2020158080A1 (ja) 2020-08-06

Family

ID=71839961

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/042186 Ceased WO2020158080A1 (ja) 2019-01-29 2019-10-28 高調波処理回路及び増幅器

Country Status (4)

Country Link
US (1) US12206366B2 (ja)
JP (1) JPWO2020158080A1 (ja)
CN (1) CN113366760B (ja)
WO (1) WO2020158080A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024247243A1 (ja) * 2023-06-02 2024-12-05 三菱電機株式会社 高周波増幅器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03114307A (ja) * 1989-09-28 1991-05-15 Fujitsu Ltd マイクロ波トランジスタのバイアス回路定数設定方法
JPH05191176A (ja) * 1992-01-16 1993-07-30 Iwatsu Electric Co Ltd 高周波電力増幅器
JPH05191171A (ja) * 1992-01-10 1993-07-30 Mitsubishi Electric Corp 半導体増幅器
JP2004096379A (ja) * 2002-08-30 2004-03-25 Toshiba Corp 高周波電力増幅器
JP2016127565A (ja) * 2015-01-08 2016-07-11 富士通株式会社 増幅装置及び無線通信装置
WO2017122271A1 (ja) * 2016-01-12 2017-07-20 三菱電機株式会社 高周波増幅器及び増幅器モジュール

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5085179B2 (ja) * 2007-04-12 2012-11-28 株式会社東芝 Ｆ級増幅回路
JP2009065637A (ja) * 2007-08-09 2009-03-26 Panasonic Corp 高周波電力増幅器及び高周波加熱装置
US7944305B2 (en) * 2008-07-28 2011-05-17 Coherent, Inc. RF pre-amplifiers and power amplifiers
WO2011007529A1 (ja) * 2009-07-14 2011-01-20 パナソニック株式会社 高周波電力増幅器
JP5549007B2 (ja) 2009-09-18 2014-07-16 国立大学法人電気通信大学 マイクロ波高調波処理回路
JP5762690B2 (ja) * 2009-10-02 2015-08-12 富士通株式会社 フィルタ及び送受信装置
JP2011176394A (ja) * 2010-02-23 2011-09-08 Hitachi Kokusai Electric Inc 電力増幅器
CN102906998A (zh) * 2010-05-27 2013-01-30 京瓷株式会社 放大电路以及使用该放大电路的发送装置以及通信装置
CN102355222B (zh) * 2011-06-17 2014-09-17 上海华为技术有限公司 阻抗匹配系统和阻抗匹配装置
JP6236934B2 (ja) * 2013-07-02 2017-11-29 富士通株式会社 増幅装置
US9391567B2 (en) * 2014-06-16 2016-07-12 Skyworks Solutions, Inc. Apparatus and methods for power amplifier output matching
CN105978495B (zh) * 2016-06-06 2019-02-15 杭州电子科技大学 一种高线性高效率功率放大器
GB2573288A (en) * 2018-04-27 2019-11-06 Creo Medical Ltd Microwave amplifier
JP7641492B2 (ja) * 2020-12-17 2025-03-07 株式会社村田製作所 電力増幅装置及びｒｆ回路モジュール

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03114307A (ja) * 1989-09-28 1991-05-15 Fujitsu Ltd マイクロ波トランジスタのバイアス回路定数設定方法
JPH05191171A (ja) * 1992-01-10 1993-07-30 Mitsubishi Electric Corp 半導体増幅器
JPH05191176A (ja) * 1992-01-16 1993-07-30 Iwatsu Electric Co Ltd 高周波電力増幅器
JP2004096379A (ja) * 2002-08-30 2004-03-25 Toshiba Corp 高周波電力増幅器
JP2016127565A (ja) * 2015-01-08 2016-07-11 富士通株式会社 増幅装置及び無線通信装置
WO2017122271A1 (ja) * 2016-01-12 2017-07-20 三菱電機株式会社 高周波増幅器及び増幅器モジュール

Also Published As

Publication number Publication date
JPWO2020158080A1 (ja) 2021-12-02
CN113366760B (zh) 2025-04-25
CN113366760A (zh) 2021-09-07
US12206366B2 (en) 2025-01-21
US20220131504A1 (en) 2022-04-28

Similar Documents

Publication Publication Date Title
CN113949347B (zh) 负载调制放大器
US9531329B2 (en) Power amplifier and transmission apparatus
CN109155612B (zh) 多尔蒂放大器
CN111313841B (zh) 多尔蒂型放大器
EP3046253A1 (en) Doherty amplifier and transmission apparatus
US10862440B2 (en) High-frequency amplifier
EP3051695B1 (en) High-frequency semiconductor amplifier
WO2020158080A1 (ja) 高調波処理回路及び増幅器
US11652447B2 (en) Power amplifier
US20180152154A1 (en) Radio frequency power amplifier and wireless communications device
US9054647B2 (en) High frequency power amplifier
US20250119103A1 (en) Harmonic processing circuit and amplifier
US20220045654A1 (en) Power amplifier
US12463598B2 (en) Outphasing amplifier
US20200336120A1 (en) Harmonic processing circuit and amplification circuit
JP5828431B2 (ja) 増幅器及び増幅方法
US12620946B2 (en) Outphasing amplifier and signal processor for outphasing amplifier
US20230412128A1 (en) Outphasing amplifier and signal processor for outphasing amplifier
EP3051694B1 (en) High-frequency semiconductor amplifier
US20210288619A1 (en) Power supply circuit and amplification circuit
US20250192727A1 (en) Amplifier and driver amplifier circuit
US20240372514A1 (en) Amplifier circuit
JP2025088262A (ja) ドハティ増幅回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19912256

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020569376

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19912256

Country of ref document: EP

Kind code of ref document: A1

WWG Wipo information: grant in national office

Ref document number: 201980090199.2

Country of ref document: CN