JPH03114307A - マイクロ波トランジスタのバイアス回路定数設定方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 マイクロ波トランジスタに付加されるバイアス回路のバ
イアス回路定数を設定するための方法に関し、 簡単かつ短時間で最適なＩＭＤを得ることのできるバイ
アス回路定数を設定することを目的とし、（ｉ）前記マ
イクロ波トランジスタにより増幅すべき少なくとも２波
のマルチキャリヤＲＦ信号の各周波数の差信号を割り出
して、該モジュレーション信号に対して低インピーダン
スとなる前記バイアス回路定数を計算により算出し、（
ｉｉ）前記（ｉ）において算出されたバイアス回路定数
を有するバイアス回路を、前記マイクロ波トランジスタ
の出力側に付加して、バイアスを印加すると共に、前記
マルチキャリヤＲＦ信号を前記トランジスタの入力側の
ＲＦ人人情端子印加して、前記の少なくとも２波のマル
チキャリヤＲＦ信号に対する不要波となるモジュレーシ
ョン信号の電圧を、前記トランジスタの出力側における
バイアス入力側子において測定し、前記（１１）におい
て測定した前記モジュレーション信号の電圧が最も小さ
くなるまで、前記（ｉ）における前記バイアス回路定数
を変化させながら前記（ｉ）および（ｉｉ）の各ステッ
プを繰り返し、該モジュレーション信号の電圧が最も小
さくなるときの該バイアス回路定数をもって設定すべき
バイアス回路定数とするように構成する。

〔産業上の利用分野〕 本発明は、マイクロ波トランジスタに付加されるバイア
ス回路のバイアス回路定数を設定するための方法に関す
る。

近年マイクロ波通信システムのディジタル化に伴い、マ
イクロ波通信の基本的な素子であるマイクロ波トランジ
スタ、例えばマイクロ波ＦＥＴ等において良好なりニヤ
リティーが求められている。

ここに、リニャリティーとは、マイクロ波トランジスタ
の入力に対する出力の線形性のことであり、人力レベル
が高い部分においてもリニャリティーをなるべく維持す
ることが理想である。なお、マイクロ波トランジスタと
してＧａＡｓからなるマイクロ波ＦＥＴを用いる場合を
主として例にとって説明するが、本発明の方法はＧａＡ
ｓ以外のＦＥＴやバイポーラトランジスタにも適用可能
である。

上記のりニヤリティーを評価するために通常ＩＭＤが尺
度とされる。ＩＭＤとは周知のとおり、Ｉｎｔｅｒ　Ｍ
ｏｄｕｌａｔｉｏｎ　Ｄｉｓｔｏｒｔｉｏｎ　、すなわ
ち相互変調歪のことである。したがってＩＭＤを改善す
ることが、前記のりニヤリティーを改善することにつな
がる。

ところでこのＩＭＤについては、半導体チップ自身の特
性がかなり影響するが、さらにＧａＡｓ−ＦＢＴに付加
すべきバイアス回路も大なる関連を有する。

このため、ＧａＡｓ−ＦＥＴの設計においては、これに
付加すべきバイアス回路を最適化し、ｒＭＤを十分に改
善しなければならない。

〔従来の技術〕

第９図は一般的なＧａＡｓ−ＦＡＴとそのバイアス回路
を示す図である。本図において、上側がマイクロ波トラ
ンジスタ　（マイクロ波ＦＥＴ）１０（−例としてＧａ
Ａｓ・ＦＡＴ）であり、下側が、マイクロ波ＰＥ７１０
に付加されるバイアス回路１１である。マイクロ波ＦＥ
Ｔ　１０はゲートＧ１　ドレインＤおよびソースＳを有
し、１２はゲートＧのＲＦＦ力端子、１３はバイアス入
力側子であり、通常はゲー）Ｇ側とドレインＤ側の双方
に存在する。かかるバイアス入力を適正に設定して、所
望のＲＦ増幅出力ＯＵＴを得る。なお、１／４波長ライ
ン２１．２２．２３．２４、ＦＥＴ　１０およびバイア
ス回路１１の構成は本発明のもとでもほぼ同様であるか
ら、細部の説明は後述する。

〔発明が解決しようとする課題〕

バイアス回路１１の定数（バイアス回路定数）は、コン
デンサＣＩ＋　Ｃ２、貫通コンデンサＣ３、Ｃ４、外付
はコンデンサＣ５＋　Ｃ８、コイルＬ　ｌ＋　Ｌ　２　
、抵抗Ｒ，，Ｒ，等により定まるものであるが、従来は
これらのうちｃ、、、ｃ２．ｃ５．ｃ８等を適宜調整し
、ＩＭＤが最も改善されるところを試行錯誤的に発見し
、そのところにおけるバイアス回路定数をもってバイア
ス回路１１を形成するということが行われていた。した
がって、従来におけるマイクロ波ＦＥＴのバイアス回路
定数の設定においては、バイアス回路定数が最終的に定
まるまでにかなりの時間を費やしてしまうという問題が
伴った。またその回路定数が最適値かを確認できないと
いう不都合もあった。

本発明は上記問題点に鑑み、簡単かつ短時間で最適なＩ
ＭＤを得ることのできるバイアス回路定数を設定するた
めの方法を提供することを目的とするものである。

〔課題を解決するための手段〕

第１図は本発明の方法を表すステップ図である。

本図において第１ステツプｉは、計算によりバイアス回
路定数を算出するステップであり、第２ステツプｉｉは
、実験によりモジュレーション（ＭＯ）信号電圧を測定
するステップである。

このＭＤ信号電圧が最も小さい値になるまで、ステップ
ｉの計算値から回路定数をわずかずつ変化させ、最も小
さいＭＤ信号電圧になったときのバイアス回路定数をも
って求める値とする。

〔作　用〕

マイクロ波トランジスタ　（マイクロ波ＦＥＴ）１０に
より増幅すべき少なくとも２波のマルチキャリヤＲＦ信
号の各周波数の差信号（Δｆ）を割り出して、該差信号
に対して低インピーダンスとなるバイアス回路定数を計
算により算出するのが前記の第１ステツプである。

前記第１ステツプにおいて算出されたバイアス回路定数
を有するバイアス回路１１を、前記マイクロ波トランジ
スタ１０の出力側＝ｅｉ匁銖に付加して、バイアスを印
加する。例えば、マイクロ波ＦＥＴ　１０のドレインＤ
およびゲートＧのうち少なくともドレインＤ側に付加し
て、ＤＣバイアス電圧（第９図の−Ｖｃｓ、　　＋Ｖｎ
ｓ）を印加する。そして、前記マルチキャリヤＲＦ信号
をマイクロ波トランジスタ１０の入力側、例えばマイク
ロ波ＦＥＴ　１０の前記ゲー）ＧのＲＦ入力側子１２に
印加して、前記マルチキャリヤＲＦ信号に対する不要波
となるモジュレーション信号の電圧を、前記マイクロ波
トランジスタ１０の出力側、例えばマイクロ波ＦＥＴ　
１０のドレインＤおよびゲートＧのうち少なくともドレ
インＤ側におけるバイアス入力側子１３において測定す
るのが前記第２ステツプである。少なくともドレインＤ
側としたのは、ドレイン側での処置がＩＭＤの改善に大
きく寄与するからである。そしてゲートＧ側でも処置を
施せばさらに改善効果は高まる。

前記第２ステツプにおいて測定した前記モジュレーショ
ン信号ＭＤの電圧が最も小さくなるまで、前記第１ステ
ツプにおける前記バイアス回路定数を変化させながら前
記第１および第２ステツプを繰り返し、該モジュレーシ
ョン（ＭＯ）信号の電圧が最も小さくなるときの該バイ
アス回路定数をもって設定すべきバイアス回路定数とす
る。

かくして、試行錯誤による最適Ｉ’ＭＤのサーチを排除
し、簡単にしかも短時間で最適ＩＭＤを得るバイアス回
路定数が定まる。しかも、計算によって狙いをつけた上
で最終的にその最適性を検証するから正確なバイアス回
路定数でもある。

〔実施例〕

第２図は本発明の方法を適用して実現したバイアス回路
の一例を示す図である。本図において、本発明により最
適化されたバイアス回路１１では、バイアス回路定数を
決定するための素子としてコンデンサＣ７およびＣ８が
ドレインＤ側およびゲ−）Ｇ側にそれぞれ設けられてい
る。バイアス回路定数は前述のようにバイアス回路１１
内の抵抗、コイル、コンデンサの各受動素子により定ま
るものであるが、この中で前述のモジュレーション（Ｍ
Ｏ）信号を低インピーダンスにより吸収するためには、
コンデンサを調整して容量性インピーダンスを変えるの
が最も効果的である。このために導入されたのがコンデ
ンサＣ７およびＣ８である。

ちなみに本実施例におけるバイアス回路定数、すなわち
各受動素子の値は、 Ｃ１，Ｃ２：　１０００　ｐＦ Ｌ、、Ｌ２．：　５Ｔ（ターン）または１７４波長ライ
ンＲ＋：２０Ω Ｒ２：５０Ω Ｃｓ、　Ｃ４：　１０００　ｐ　Ｆ ｃｓ、Ｃ８：約１０μＦ（発振防止用）Ｃ７，Ｃ８：　
０．２μＦ である。なお、２１および２２はそれぞれゲー）Ｇ側に
おける高インピーダンス部および低インピーダンス部と
しての１／４波長ラインである。同様に、２３および２
４はそれぞれドレインＤ側における高インピーダンス部
および低インピーダンス部としての１／４波長ラインで
ある。

第３図は本発明の詳細な説明するためのスペクトル図で
ある。本図の横軸は周波数ｆ、縦方向は信号電圧レベル
である。ｆｌおよびｆ２は２波のマルチキャリヤＲＦ信
号の各周波数であり、例えばｆ　Ｉ＝３．９９ＧＨｚ　
、ｆｚ　＝４．００ＧＨｚである。なお、２波としたの
は一例であり、マイクロ波ＦＥＴの使用状況に応じて３
波あるいはそれ以上のこともある。いずれにしても、こ
れらの必要波に対して、不要波となるモジュレーション
（ＭＤ）　信号が発生する。このモジュレーション信号
の周波数はｆｌ−Δｆあるいはｆ２＋Δｆである。ここ
でｆｌ−ｆ２１　　（＝Δｆ）であり、上記の例である
とΔｆ　＝　ｌ　ｆ、−ｆ２＝１０Ｍｌ（ｚ（−４，０
ＯＧＨｚ　−３，９９Ｇｆｌｚ）である。これら不要な
モジュレーション信号（２ｆｌ−ｆ２．２ｆ２−ｒｌ）
のレベルは必要波（ｆｌ。

ｆ２）のレベルに対して十分小さいことが要求される。

このための尺度がＩＭＤであり、第３図中、両波のレベ
ル差ΔＬとして示される。このレベル差ΔＬは当然大き
い方が良い。

結局、ＩＭＤの改善、すなわちレベル差ΔＬの増大のた
めには、そのもとになるモジュレーション信号を極力抑
圧することが必要になる。

そこで本発明の第１ステツプでは、上記の例による２波
のマルチキャリヤＲＦ信号（３，９９ＧＨｚ　。

４、０ＯＧＨｚ）の各周波数の差信号を割り出す。本例
によれば１０ＭＨｚの信号である。そしてこの差信号（
以下、Δｆ倍信号も称す）に対して低インピーダンスと
なるバイアス回路定数を計算により算出する。この低イ
ンピーダンス化には、１０ＭＨｚ　という周波数からみ
て容量性インピーダンスの調整が最も効果的である。そ
こで、ドレインＤ側およびゲー）Ｇ側のバイアス入力側
子１３またはその近傍にそれぞれ低インピーダンス化の
ためのバイアス回路定数を設定する。具体的にはコンデ
ンサＣ７およびＣ８を付加することになる。なお、ゲー
トＧ側では、抵抗Ｒ１を通してコンデンサＣ８を付加す
るようにする。一般にＦＥＴのゲート側が低インピーダ
ンスとなると発振を生じ易いことから、抵抗Ｒ，を設け
るのが普通である。かくして、モジュレーション信号に
対して低インピーダンスとなるコンデンサＣ７およびＣ
８を通して、△ｆ倍信号グランドに吸収される。

ここで計算によりコンデンサＣ１およびＣ８として適当
な値Ｃを算出する。

この算出には なる式を用いる。このときのＺは小さい程良い。

大まかには、Ｚが０．１Ω以下であることが望ましい。

実施例ではＺ＝０．１に設定し、Ｃとして０．２μＦ近
傍の値を得ている。

本発明の第２ステツプ（ｉｉ）では、コンデンサＣ７お
よびＣ８として各々０．２μ４Ｆを選択してバイアス回
路を構成し、ＲＦ入力側子１２に２波（ｆｌ、ｆ２）の
マルチキャリヤＲＦ信号を人力した状態でバイアス入力
側子１３でのΔｆ信号電圧を実測する。この実測のもと
にΔｆ倍信号最も小さくできるＣの値を確認する。

第４図はΔｆ信号電圧の計測概要図である。本図におい
て、３１および３２は２波（ｆｌ、ｆ２）の信号発振源
であり、アンプ３３．３４を介して合成し、テスト試料
であるマイクロ波ＦＥＴ　１０のＲＦ入力側子１２に印
加する。そして、第２図のドレイン側バイアス入力側子
１３およびゲート側バイアス入力側子１３近傍にてそれ
ぞれ、オシロスコープ３５でΔｆ　（３号のレベルを実
測する。この実測は、第１ステツプｉで計算により算出
したコンデンサＣ，，Ｃ，の値を中心として種々変化さ
せながら行い、△ｆ倍信号電圧がほぼ零になるところを
サーチする。はぼ零になったときのＣ７，Ｃ８の値がＩ
ＭＤを十分改善できるものであり、最適のバイアス回路
となる。

第５Ａ図はΔｆ信号電圧の観測波形図であり、横軸およ
び縦軸の各スケールは図中に付記しである。したがって
ドレイン側ＤＣバイアス電圧（＋ＶＤ、）は１０Ｖ１ゲ
ート側ＤＣバイアス電圧（ＶＧＳ）は−２Ｖである。第
５Ａ図の観測波形がｒＭＤを十分改善したもの、すなわ
ち最適化されたバイアス回路のもとで出現したものであ
ることは第５Ｂ図を参照すると明白である。

第５Ｂ図は単にバイアス機能のみをもたせた場合におけ
る観測波形図であり、△ｆ倍信号高いレベルをもって１
０ＭＨｚ間隔で現れる。このように高いレベルでΔｆ倍
信号現れると当然ＩＭＤは劣化し、したがってマイクロ
波ＦＥＴにおける入力対出力の完全なりニヤリティーは
望めない。第５Ａおよび５Ｂ図において、■、はドレイ
ン側でのΔｆ倍信号■、はゲート側でのΔｆ倍信号あり
、ドレイン側での効果が顕著である。

第６図は第５Ｂ図の観測波形を得るのに用いたバイアス
回路を示す図であり、第９図および第２図と対応する図
である。これらの図を比較すると第６図のバイアス回路
は全くシンプルであり、ＩＭＤ対策から見ると最悪の例
である。

第７図は本発明を採用したときの特性の変化を示す実測
データ図である。本図は、富士通社製のマイクロ波ＦＥ
Ｔ″ＦＬＭ３７４２−８Ｂ”を用いた場合のデータを示
し、各カーブは黒丸（第６図の回路を使用）、三角（第
９図の回路を使用）、白丸（第２図の本発明に基づく回
路を使用）で区別されている。また横軸には平均入力レ
ベルＰ　１ｎ　（ａｖ）をとり、左側縦軸は平均出力レ
ベルＰ。ｕｔ　（ａＶ）をとり、右側縦軸にはＩＭＤを
とる。このＩＭＤは下側に向う程数値が大になるスケー
ルで表されており、第３図で説明したとおり、ＩＭＤに
ついては第７図において下側に位置する程、改善度が高
い。

第７図中、右上にＰ、、ｕｔ　　（１波）と付記したの
は１波のＲＦ倍信号入力したときの出力レベルである。

ただしこれは本発明との比較の上では意味がなく、単な
る参考に過ぎない。

第７図中、右上方にＰ、、ｔ　　（２波）と付記したの
は、２波のマルチキャリヤＲＦ信号を印加したときの出
力レベルのカーブであり、本発明に基づくバイアス回路
を用いた場合、他のバイアス回路を用いた場合に比べて
、Ｐ　ｏｕｔが高いレベルを呈することを示す。

第７図中、ＩＭ、と付したカーブは２ｆ２　　Ｌなる周
波数の妨害波（第３図の２ｆ２−ｆ、参照）についてＩ
ＭＤを観測したカーブであり、本発明に基づくバイアス
回路を用いた場合に最もＩＭＤの改善度が高くなってい
ることを示す。

以上の説明はマイクロ波トランジスタ１０としてマイク
ロ波ＦＥＴを用いる場合を例にとって説明したが、バイ
ポーラのマイクロ波トランジスタを用いた増幅器のバイ
アス回路におけるバイアス回路定数を設定する際にも適
用できる。原理は既述のＦＥＴの場合と全く同じである
が、バイポーラトランジスタの場合にはバイアス回路に
一部変形が必要である。

第８図はマイクロ波トランジスタとしてバイポーラトラ
ンジスタを使用した場合のバイアス回路の一例を示す図
である。本図に示すとおり、バイポーラトランジスタＴ
、の入力側（ベース：Ｂ）のバイアスＶ、は、コイルＬ
２を介してベース已に印加されており、その出力側（コ
レクタ：Ｃ）バイアスＶＣＣはコイルし３を介してコレ
クタＣに印加されている。なお、ストリップライン（伝
送線路）ＳＬにはコンデンサＣ，，Ｃ，等やコイルＬ。

が接続されているが、これらはバイポーラトランジスタ
Ｔ、とのマツチングをとるための素子である。

〔発明の効果〕

以上説明したように本発明によればＩＭＤの改善、すな
わち大カー出力のりニャリティー保持という観点から最
適化されたバイアス回路が短時間で決定でき、しかも検
証による確認を行っているからその決定は正しいもので
ある。また本発明は既述のΔｆ　　（”ＩＬ　　ｆ２１
）をパラメータにとっているから、ｆ、、ｆ、としてど
のような値が設定されようとも同一の手順で簡単に最適
化バイアス回路が得られる。

【図面の簡単な説明】

第１図は本発明の方法を表すステップ図、第２図は本発
明の方法を適用して実現したバイアス回路の一例を示す
図、 第３図は本発明の詳細な説明するためのスペクトル図、 第４図は△ｆ信号電圧の計測概要図、 第５Ａ図は△ｆ信号電圧の観測波形図、第５Ｂ図は単に
バイアス機能のみをもたせた場合における観測波形図、 第６図は第５Ｂ図の観測波形を得るのに用いたバイアス
回路を示す図、 第７図は本発明を採用したときの特性の変化を示す実測
データ図、 第８図はマイクロ波トランジスタとしてバイポーラトラ
ンジスタを使用した場合のバイアス回路の一例を示す図
、 第９図は一般的なＧａＡｓ　−ＦＥＴとそのバイアス回
路を示す図である。 図において、 １０・・・マイクロ波トランジスタ、 １１・・・バイアス回路、 １２・・・ＲＦ入力側子、 １３・・・バイアス入力側子。

Claims (1)

1. 【特許請求の範囲】 １、マイクロ波トランジスタ（１０）に付加されるバイ
   アス回路（１１）のバイアス回路定数を設定するための
   方法であって、 （ｉ）前記マイクロ波トランジスタ（１０）により増幅
   すべき少なくとも２波のマルチキャリヤＲＦ信号の各周
   波数の差信号（Δｆ）を割り出して、該差信号（Δｆ）
   に対して低インピーダンスとなる前記バイアス回路定数
   を計算により算出し、（ｉｉ）前記（ｉ）において算出
   されたバイアス回路定数を有するバイアス回路を、前記
   マイクロ波トランジスタ（１０）の出力側に付加して、
   バイアスを印加すると共に、前記マルチキャリヤＲＦ信
   号を前記トランジスタ（１０）の入力側のＲＦ入力端子
   （１２）に印加して、前記の少なくとも２波のマルチキ
   ャリヤＲＦ信号に対する不要波となるモジュレーション
   信号の電圧を、前記トランジスタ（１０）の出力側にお
   けるバイアス入力端子（１３）において測定し、 上記（ｉｉ）において測定した前記モジュレーション信
   号の電圧が最も小さくなるまで、前記（ｉ）における前
   記バイアス回路定数を変化させながら上記（ｉ）および
   （ｉｉ）の各ステップを繰り返し、該モジュレーション
   信号の電圧が最も小さくなるときの該バイアス回路定数
   をもって設定すべきバイアス回路定数とすることを特徴
   とするマイクロ波トランジスタのバイアス回路定数設定
   方法。