WO2020118988A1 - 显示面板及其制作方法 - Google Patents

显示面板及其制作方法 Download PDF

Info

Publication number
WO2020118988A1
WO2020118988A1 PCT/CN2019/082453 CN2019082453W WO2020118988A1 WO 2020118988 A1 WO2020118988 A1 WO 2020118988A1 CN 2019082453 W CN2019082453 W CN 2019082453W WO 2020118988 A1 WO2020118988 A1 WO 2020118988A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
display panel
composite electrode
hole
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2019/082453
Other languages
English (en)
French (fr)
Inventor
张伟彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to US16/475,378 priority Critical patent/US20210335921A1/en
Publication of WO2020118988A1 publication Critical patent/WO2020118988A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80518—Reflective anodes, e.g. ITO combined with thick metallic layers

Definitions

  • an OLED display panel is an important part of OLED display.
  • an OLED display panel generally includes a base substrate (including a PI film layer 11, a barrier layer 12, and a buffer layer 13), and a plurality of thin film transistors arranged on the base substrate and arranged in an array (Thin Film Transistor, TFT), each thin film transistor includes a semiconductor layer 14, gate insulating layers 15, 17, gate 16, 18, interlayer insulating layers 19, 23, source 15 and drain 22, wherein the source 15.
  • TFT Thin Film Transistor
  • the present invention provides a method for manufacturing a display panel as described above.
  • the method includes the following steps: (1) providing an array substrate in which a plurality of thin film transistors are provided; (2) Coating a flat layer on the thin film transistor, and patterning the flat layer to obtain a via, wherein the via includes a through hole penetrating through the flat layer and communicating with the through hole A drain hole, the through hole and the drain hole are integrally formed; and (3) forming a composite electrode on the flat layer, the composite electrode and the thin film transistor semiconductor via the via hole The layers are in contact.
  • the present invention provides a display panel, which includes: an array substrate 300 in which a plurality of thin film transistors arranged in an array are arranged in the array substrate 300; a flat layer 317, the flat layer 317 is disposed on the array substrate 300; a composite electrode 319 is disposed on the flat layer 317 and contacts the semiconductor layer 304 of the thin film transistor through a via 330 (as shown in FIG. 6E) Wherein the via 330 includes a through hole 318 penetrating the flat layer 317 and a drain hole 311 communicating with the through hole 318, the through hole 318 and the drain hole 311 are integrally formed.
  • the composite electrode 319 integrates the anode and the drain of the thin film transistor (see reference numeral 22 shown in FIG. 1) into one body, that is, is integrally formed, and therefore, the anode (see reference numeral 27 shown in FIG. 1) and the drain can be avoided Contact resistance, thereby reducing the metal annealing process.
  • the composite electrode 319 includes a portion (or first composite electrode layer 319A) in contact with the semiconductor layer 304 of the thin film transistor, and the first composite electrode layer 319A
  • the metal layer (or the second composite electrode layer 319B) and the superimposed layer (or the third composite electrode layer 319C) are stacked.
  • the structure of the thin film transistor on the array substrate 300 is not limited, and may be a single gate type, a double gate type, a top gate type, a bottom gate type, etc.
  • the array substrate 300 includes a flexible substrate 301, a barrier layer 302 covering the flexible substrate 301, a buffer layer 303 covering the barrier layer 302, a semiconductor layer 304 provided on the buffer layer 303, covering A first gate insulating layer 305 on the buffer layer 303 and the semiconductor layer 304, a first gate 306 located above the semiconductor layer 304 and provided on the first gate insulating layer 305, covering the first A gate insulating layer 305 and a second gate insulating layer 307 on the first gate 306, and a second gate 308 above the first gate 306 and disposed on the second gate insulating layer 307 , A first interlayer insulating layer 309 covering the second gate insulating layer 307 and the second gate 308, a second interlayer insulating layer
  • a metal thin film is deposited on the second interlayer insulating layer 314, and is etched, leaving only the source electrode 315 formed by a part of the metal film filled into the source hole 310, and then filling The metal film of the drain hole 311 is etched away to expose the drain hole 311.
  • a metal trace layer 316 is formed in the bending area.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明披露一种显示面板及其制作方法，所述显示面板通过将阳极和漏极成膜为一体，以避免阳极和漏极的接触电阻，从而减少金属退火制程。且，采用优于比ITO电阻率、透光率高于ITO，且容易后继刻蚀的氧化锌材料来制作阳极，从而能够降低显示面板的导通电阻，增大阳极对光的反射。

Description

显示面板及其制作方法 技术领域
本发明涉及显示技术领域，尤其涉及一种显示面板及其制作方法。
 背景技术
液晶显示器(Liquid Crystal Display，LCD)与有机发光二极管显示器(Organic Light Emitting Diode，OLED)等平板显示技术已经逐步取代CRT显示器。其中，OLED显示器具有自发光、驱动电压低、发光效率高、响应时间短、清晰度与对比度高、近180°视角、使用温度范围宽、可实现柔性显示与大面积全色显示等诸多优点，被业界公认为是最有发展潜力的显示装置。
OLED显示面板是OLED显示器的重要组成部分。如图1所示，OLED显示面板通常包括：衬底基板（包括PI膜层11、阻隔层12、缓冲层13）、设置在所述衬底基板上且呈阵列式排布的多个薄膜晶体管(Thin Film Transistor，TFT)，每一薄膜晶体管包括半导体层14、栅极绝缘层15、17、栅极16、18、层间绝缘层19、23、源极15和漏极22，其中所述源极15、漏极22分别接触所述半导体层14的两侧；置于所述薄膜晶体管上的阳极27，所述阳极接触所述薄膜晶体管的漏极22；置于所述阳极27上有机材料层（图中未示），所述有机材料层又具体包括空穴注入层(HIL)、空穴传输层(HTL)、有机发光层(EML)、电子传输层(ETL)及电子注入层(EIL)；以及置于所述有机材料层上的阴极。其中，在薄膜晶体管上覆盖有平坦层24，阳极27设于所述平坦层24上并经由贯穿所述平坦层24的过孔接触薄膜晶体管的漏极22。其中，所述薄膜晶体管的源极15、漏极22分别接触该薄膜晶体管的半导体层的两侧，所述源极15与半导体层14的接触及所述漏极22与半导体层14的接触属于金属-半导体接触。在所述有机材料层上还层叠设有像素界定层28和隔垫物层29。在弯折区，所述金属走线层21设置在层间绝缘层23上。
OLED显示器的显示原理为：在一定电压驱动下，电子和空穴分别从所述阴极和阳极注入到电子传输层和空穴传输层，电子和空穴分别经过电子传输层和空穴传输层迁移到有机发光层，并在有机发光层中相遇，形成激子并使发光分子激发，后者经过辐射弛豫而发出可见光，如图2所示。
 技术问题
OLED显示器为电流控制发光，电流强弱直接影响光的强弱。因此，其对薄膜晶体管的电性要求更加精密。根据研究者的研究发现，电阻往往产生在电极的接触电阻和金属与半导体的接触电阻。目前接触方式及材料如下：半导体层（P-Si）与源漏极（Ti/Al/Ti）接触为金属-半导体接触，电阻较大；阳极（ITO/Ag/ITO）与源漏极（Ti/Al/Ti）接触，需要金属退火制程，但是也存在相应接触电阻。另外，阳极上层的ITO(氧化铟锡)膜层为非晶膜层，造成透光率低，电阻大的问题，且ITO膜层中的光子和电能转换为热能，加之OLED显示器发光有机物本身寿命短，这样在高温环境下寿命更是急剧下降。
有鉴于此，需要对现有的OLED显示面板进行改进，以克服上述的问题。
 技术解决方案
本发明的目的在于，提供一种显示面板及其制作方法，所述显示面板通过将阳极和漏极成膜为一体，以避免阳极和漏极的接触电阻，从而减少金属退火制程。且，采用优于比ITO电阻率、透光率高于ITO，且容易后继刻蚀的氧化锌材料来制作阳极，从而能够降低显示面板的导通电阻，增大阳极对光的反射。
根据本发明的一方面，本发明提供一种显示面板，其包括：一阵列基板，在所述阵列基板内设有多个薄膜晶体管；一平坦层，所述平坦层设置在所述阵列基板上；一复合电极，所述复合电极设置在所述平坦层上且经由一过孔与所述薄膜晶体管的半导体层相接触；其中所述过孔包括贯穿所述平坦层的一通孔及与所述通孔连通的一漏极孔，所述通孔与所述漏极孔为一体成型；所述复合电极与所述半导体层相接触的部分的材料为半导体材料；在所述复合电极与所述半导体层相接触的部分之上层叠设置一金属层及一叠加层；所述叠加层的材料为氧化锌；所述金属层的材料为银。
根据本发明的一方面，本发明提供了一种显示面板，其包括：一阵列基板，在所述阵列基板内设有多个薄膜晶体管；一平坦层，所述平坦层设置在所述阵列基板上；一复合电极，所述复合电极设置在所述平坦层上且经由一过孔与所述薄膜晶体管的半导体层相接触；其中所述过孔包括贯穿所述平坦层的一通孔及与所述通孔连通的一漏极孔，所述通孔与所述漏极孔为一体成型。
在本发明的一实施例中，所述复合电极与所述半导体层相接触的部分的材料为半导体材料。
在本发明的一实施例中，在所述复合电极与所述半导体层相接触的部分之上层叠设置一金属层及一叠加层。
在本发明的一实施例中，所述叠加层的材料为氧化锌。
在本发明的一实施例中，所述金属层的材料为银。
根据本发明的另一方面，本发明提供一种如上述显示面板的制作方法，所述方法包括以下步骤：（1）提供一阵列基板，所述阵列基板内设置多个薄膜晶体管；（2）在所述薄膜晶体管上涂布一平坦层，并且对所述平坦层进行图案化处理，以获得一过孔，其中所述过孔包括贯穿所述平坦层的一通孔及与所述通孔连通的一漏极孔，所述通孔与漏极孔为一体成型；以及（3）在所述平坦层上成膜一复合电极，所述复合电极经由所述过孔与所述薄膜晶体管的半导体层相接触。
在本发明的一实施例中，所述复合电极与所述半导体层相接触的部分的材料为半导体。
在本发明的一实施例中，所述复合电极与所述半导体层相接触的部分之上层叠设有金属层和叠加层。
在本发明的一实施例中，所述叠加层的材料为氧化锌。
在本发明的一实施例中，所述金属层的材料为银。
 有益效果
本发明的优点在于，本发明所述OLED显示面板通过将阳极和漏极成膜为一体，以避免阳极和漏极的接触电阻，从而减少金属退火制程。且，所述阳极膜层的下层设置为掺杂硼的氧化锌所形成的膜层，避免阳极与半导体层的金属-半导体接触，所述阳极膜层的上层设置为掺杂多空穴硼的多晶透明的氧化锌膜层，其具有易刻蚀，透光率高、电阻低，往上层传输空穴能力强的特点，从而能够降低显示面板的导通电阻，增大阳极对光的反射。
 附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有OLED显示面板的结构示意图。
图2是现有OLED的发光原理示意图。
图3是本发明一实施例中的显示面板的结构示意图。
图4是图3所示位于A区域的复合电极的结构示意图。
图5是本发明一实施例中的显示面板的制作方法的步骤流程图。
图6A至图6G是本发明所述实施例中的显示面板的制作方法的工艺流程图。
 本发明的实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的说明书和权利要求书以及上述附图中的术语“第一”、“第二”、“第三”等（如果存在）是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应当理解，这样描述的对象在适当情况下可以互换。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。
在本专利文档中，下文论述的附图以及用来描述本发明公开的原理的各实施例仅用于说明，而不应解释为限制本发明公开的范围。所属领域的技术人员将理解，本发明的原理可在任何适当布置的系统中实施。将详细说明示例性实施方式，在附图中示出了这些实施方式的实例。此外，将参考附图详细描述根据示例性实施例的终端。附图中的相同附图标号指代相同的元件。
本发明说明书中使用的术语仅用来描述特定实施方式，而并不意图显示本发明的概念。除非上下文中有明确不同的意义，否则，以单数形式使用的表达涵盖复数形式的表达。在本发明说明书中，应理解，诸如“包括”、“具有”以及“含有”等术语意图说明存在本发明说明书中揭示的特征、数字、步骤、动作或其组合的可能性，而并不意图排除可存在或可添加一个或多个其他特征、数字、步骤、动作或其组合的可能性。附图中的相同参考标号指代相同部分。
本发明实施例提供一种显示面板及其制作方法。以下将分别进行详细说明。
参阅图3，本发明提供了一种显示面板，其包括：一阵列基板300，在所述阵列基板300内设有多个呈阵列式排布的薄膜晶体管；一平坦层317，所述平坦层317设置在所述阵列基板300上；一复合电极319，所述复合电极319设置在所述平坦层317上且经由一过孔330（如图6E）与所述薄膜晶体管的半导体层304相接触；其中所述过孔330包括贯穿所述平坦层317的通孔318及与所述通孔318连通的漏极孔311，所述通孔318与漏极孔311为一体成型。
具体地，所述阵列基板300上的薄膜晶体管的结构形式不限，可以为单栅型、双栅型、顶栅型、底栅型等，以图3所述的双栅型结构为例，所述阵列基板300包括柔性衬底301、覆盖在所述柔性衬底301上的阻隔层302、覆盖在所述阻隔层302上的缓冲层303、设置在缓冲层303上的半导体层304、覆盖在缓冲层303和半导体层304上的第一栅极绝缘层305、位于所述半导体层304上方且设置在所述第一栅极绝缘层305上的第一栅极306、覆盖在所述第一栅极绝缘层305和所述第一栅极306上的第二栅极绝缘层307、位于第一栅极306上方且设置在所述第二栅极绝缘层307上的第二栅极308、覆盖在所述第二栅极绝缘层307和第二栅极308上的第一层间绝缘层309、覆盖在所述第一层间绝缘层309上的第二层间绝缘层314以及设置在所述第二层间绝缘层314上经由贯穿所述第二层间绝缘层314、第一层间绝缘层309、第二栅极绝缘层307、第一栅极绝缘层305的源极孔310接触所述半导体层304一侧的源极315。所述漏极孔311贯穿所述第二层间绝缘层314、第一层间绝缘层309、第二栅极绝缘层307和第一栅极绝缘层305，暴露出所述半导体层304的另一侧。进一步，所述柔性衬底301可以采用聚酰亚胺塑料、聚醚醚酮或透明导电涤纶等高分子材料，在本实施例中，采用聚酰亚胺（PI）材料，其具有耐高温，使用温度范围广，无明显熔点，高绝缘性能，以及介电常数稳定等特点。所述缓冲层303的材料为氧化硅、氮化硅或二者组合。所述半导体层304的材料包括但不限于非晶硅、低温多晶硅、金属氧化物等。所述第一层间绝缘层309的材料为氧化硅、氮化硅或二者的组合。所述第二层间绝缘层314的材料为有机光阻。另外，所述平坦层317的材料为聚酰亚胺。
所述复合电极319集阳极和薄膜晶体管的漏极(参见图1所示的标号22) 于一体，即一体成型，因此，能够避免了阳极 (参见图1所示的标号27)和漏极的接触电阻，从而减少金属退火制程。结合图3和图4所示的A区域，所述复合电极319包括与薄膜晶体管的半导体层304相接触的部分（或称第一复合电极层319A）、在所述第一复合电极层319A上层叠设置的金属层（或称第二复合电极层319B）和叠加层（或称第三复合电极层319C）。
其中，第一复合电极层319A的材料为半导体材料，这样可以避免阳极与半导体层304的金属-半导体的接触。在本实施例中，所述第一复合电极层319A的材料为氧化锌。在其他部分实施例中，所述第一复合电极层319A的材料为硅、锗等半导体。优选地，为了使得所述第一复合电极层319A具有更好的导电性，因此，在本实施例中，所述第一复合电极层319A可以为掺杂硼或磷元素的氧化锌膜层。这样，所述第一复合电极层319A用掺杂后的氧化锌直接接触半导体层304，大大降低了电阻。
所述金属层的材料，即第二复合电极层319B的材料为金属材料。在本实施例中，优选为银。其具有良好的反光性能。
所述叠加层的材料，即第三复合电极层319C的材料为氧化锌。如果第三复合电极层319C的材料采用氧化铟锡（ITO），那么该膜层为非晶膜层，以便于后继的刻蚀操作。但是其致密度较低、电阻率相对较高、透光率较差。如果该膜层为多晶膜层，则其无法进行刻蚀。因此，在本发明的实施例中，所述第三复合电极层319C的材料为氧化锌。氧化锌具有致密度高、电阻率低、透光率高的优点，且其可以作为多晶膜层来使用。优选地，所述第三复合电极层319C的材料可以采用掺杂多空穴的硼元素的氧化锌。这样，能够为设置在所述阳极上方的空穴注入层提供更强的空穴能力。另外，氧化锌能够很好地阻挡金属元素（银、铝等）的扩散。
另外，由于所述阳极和漏极为一次成膜为一体，且所述复合电极319与所述薄膜晶体管的半导体层304相接触的部分采用掺杂硼或磷元素的氧化锌膜层，因此，能够大大降低显示面板的导通电阻，进而减少能耗。
参阅图5、图6A至图6G所示，图5是本发明一实施例中的显示面板的制作方法的步骤流程图。图6A至图6G是本发明所述实施例中的显示面板的制作方法的工艺流程图。
本发明提供一种如上述显示面板的制作方法，所述方法包括以下步骤：
参阅图6A，步骤S510：提供一阵列基板，所述阵列基板内设置多个薄膜晶体管。
具体地，所述阵列基板300上的薄膜晶体管的结构形式不限，可以为单栅型、双栅型、顶栅型、底栅型等，以图3所述的双栅型结构为例，所述阵列基板300包括柔性衬底301、覆盖在所述柔性衬底301上的阻隔层302、覆盖在所述阻隔层302上的缓冲层303、设置在缓冲层303上的半导体层304、覆盖在缓冲层303和半导体层304上的第一栅极绝缘层305、位于所述半导体层304上方且设置在所述第一栅极绝缘层305上的第一栅极306、覆盖在所述第一栅极绝缘层305和所述第一栅极306上的第二栅极绝缘层307、位于第一栅极306上方且设置在所述第二栅极绝缘层307上的第二栅极308、覆盖在所述第二栅极绝缘层307和第二栅极308上的第一层间绝缘层309、覆盖在所述第一层间绝缘层309上的第二层间绝缘层314以及设置在所述第二层间绝缘层314上经由贯穿所述第二层间绝缘层314、第一层间绝缘层309、第二栅极绝缘层307、第一栅极绝缘层305的源极孔310接触所述半导体层304一侧的源极315。所述漏极孔311贯穿所述第二层间绝缘层314、第一层间绝缘层309、第二栅极绝缘层307和第一栅极绝缘层305，暴露出所述半导体层304的另一侧。进一步，所述柔性衬底301可以采用聚酰亚胺塑料、聚醚醚酮或透明导电涤纶等高分子材料，在本实施例中，采用聚酰亚胺（PI）材料，其具有耐高温，使用温度范围广，无明显熔点，高绝缘性能，以及介电常数稳定等特点。所述缓冲层303的材料为氧化硅、氮化硅或二者组合。所述半导体层304的材料包括但不限于非晶硅、低温多晶硅、金属氧化物等。所述第一层间绝缘层309的材料为氧化硅、氮化硅或二者的组合。所述第二层间绝缘层314的材料为有机光阻。
参阅图6B，在制作阵列基板300的过程中，在成膜所述第一层间绝缘层309后对所述第一层间绝缘层309、第二栅极绝缘层307和第一栅极绝缘层305进行刻蚀，以分别暴露出所述半导体层304的一侧和另一侧（即形成SD沟道）。参阅图6C，然后在所述第一层间绝缘层309上成膜，以形成第二层间绝缘层314，并通过曝光对所述第二层间绝缘层314进行图案化处理，形成源极孔310和漏极孔311。如果所述显现面板还包括弯折区，则在弯折区形成一深孔312。在所述显示面板的显示区设置应力释放孔313。通过设置深孔312和应力释放孔313，并在后继的步骤中填充材料，以实现弯折区的良好弯折效果，增大显示面板的显示区域，而且调整了弯折区的中性面，增强弯折效果。
参阅图6D，在形成上述孔之后，在第二层间绝缘层314上沉积金属薄膜，并且进行刻蚀，仅保留填充至源极孔310的部分金属薄膜所形成的源极315，而将填充漏极孔311的金属薄膜刻蚀掉，以暴露所述漏极孔311。同时在弯折区形成金属走线层316。
参阅图6E，步骤S520：在所述薄膜晶体管上涂布一平坦层，并且对所述平坦层进行图案化处理，以获得一过孔330，其中所述过孔330包括贯穿所述平坦层317的通孔318及与所述通孔318连通的漏极孔311，所述通孔318与漏极孔311为一体成型。
在阵列基板300上涂布以聚酰亚胺为材料的平坦层317，并且通过曝光对所述平坦层317进行图案化处理，形成贯穿平坦层317并与漏极孔311连通的通孔318，获得由通孔318和漏极孔311共同构成的过孔330。
参阅图6F，步骤S530：在所述平坦层上成膜一复合电极319，所述复合电极319经由所述过孔330与所述薄膜晶体管的半导体层304相接触。
具体地，所述复合电极319将阳极和薄膜晶体管的漏极于一体。因此，能够避免了阳极和漏极的接触电阻，从而减少金属退火制程。所述复合电极319包括：与薄膜晶体管的半导体层304相接触的部分（或称第一复合电极层319A）、在所述第一复合电极层319A上层叠设置的金属层（或称第二复合电极层319B）和叠加层（或称第三复合电极层319C），参阅图4。
其中，第一复合电极层319A的材料为半导体材料，这样可以避免阳极与半导体层304的金属-半导体的接触。在本实施例中，所述第一复合电极层319A的材料为氧化锌。在其他部分实施例中，所述第一复合电极层319A的材料为硅、锗等半导体。优选地，为了使得所述第一复合电极层319A具有更好的导电性，因此，在本实施例中，所述第一复合电极层319A可以为掺杂硼或磷元素的氧化锌膜层。这样，所述第一复合电极层319A用掺杂后的氧化锌直接接触半导体层304，大大降低了电阻。
所述金属层的材料，即第二复合电极层319B的材料为金属材料。在本实施例中，优选为银。其具有良好的反光性能。
所述叠加层的材料，即第三复合电极层319C的材料为氧化锌。如果第三复合电极层319C的材料采用氧化铟锡（ITO），那么该膜层为非晶膜层，以便于后继的刻蚀操作。但是其致密度较低、电阻率相对较高、透光率较差。如果该膜层为多晶膜层，则其无法进行刻蚀。因此，在本发明的实施例中，所述第三复合电极层319C的材料为氧化锌。氧化锌具有致密度高、电阻率低、透光率高的优点，且其可以作为多晶膜层来使用。优选地，所述第三复合电极层319C的材料可以采用掺杂多空穴的硼元素的氧化锌。这样，能够为设置在所述阳极上方的空穴注入层提供更强的空穴能力。另外，氧化锌能够很好地阻挡金属元素（银、铝等）的扩散。
由于所述阳极和漏极为一次成膜为一体，且所述复合电极319与所述薄膜晶体管的半导体层304相接触的部分采用掺杂硼或磷元素的氧化锌膜层，因此，能够大大降低显示面板的导通电阻，进而减少能耗。后继步骤无需再以降低阳极和薄膜晶体管的漏极之间的接触电阻为目的进行金属退火处理，从而简化了工艺。
所述方法还进一步包括，参阅图6G，步骤S540：在复合电极与平坦层上沉积一像素界定层320，并通过干法刻蚀进行图案化处理，形成围绕所述复合电极319的像素开口。另外，在所述像素界定层上形成隔垫物层321。
本发明的优点在于，本发明所述OLED显示面板通过将阳极和漏极成膜为一体，以避免阳极和漏极的接触电阻，从而减少金属退火制程。且，所述阳极膜层的下层设置为掺杂硼的氧化锌膜层，避免阳极与半导体层304的金属-半导体接触，所述阳极膜层的上层设置为掺杂多空穴硼的多晶透明的氧化锌膜层，其具有易刻蚀，透光率高、电阻低，往上层传输空穴能力强的特点，从而能够降低显示面板的导通电阻，增大阳极对光的反射。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
 工业实用性
本申请的主题可以在工业中制造和使用，具备工业实用性。

Claims (11)

  1. 一种显示面板，其包括：
    一阵列基板，在所述阵列基板内设有多个薄膜晶体管；
    一平坦层，所述平坦层设置在所述阵列基板上；
    一复合电极，所述复合电极设置在所述平坦层上且经由一过孔与所述薄膜晶体管的半导体层相接触；其中所述过孔包括贯穿所述平坦层的一通孔及与所述通孔连通的一漏极孔，所述通孔与所述漏极孔为一体成型；
    所述复合电极与所述半导体层相接触的部分的材料为半导体材料；
    在所述复合电极与所述半导体层相接触的部分之上层叠设置一金属层及一叠加层；所述叠加层的材料为氧化锌；所述金属层的材料为银。
  2. 一种显示面板，其包括：
    一阵列基板，在所述阵列基板内设有多个薄膜晶体管；
    一平坦层，所述平坦层设置在所述阵列基板上；
    一复合电极，所述复合电极设置在所述平坦层上且经由一过孔与所述薄膜晶体管的半导体层相接触；其中所述过孔包括贯穿所述平坦层的一通孔及与所述通孔连通的一漏极孔，所述通孔与所述漏极孔为一体成型。
  3. 根据权利要求2所述的显示面板，其中所述复合电极与所述半导体层相接触的部分的材料为半导体材料。
  4. 根据权利要求2所述的显示面板，其中在所述复合电极与所述半导体层相接触的部分之上层叠设置一金属层及一叠加层。
  5. 根据权利要求4所述的显示面板，其中所述叠加层的材料为氧化锌。
  6. 根据权利要求4所述的显示面板，其中所述金属层的材料为银。
  7. 一种如权利要求2所述的显示面板的制作方法，其包括以下步骤：
    （1）提供一阵列基板，所述阵列基板内设置多个薄膜晶体管；
    （2）在所述薄膜晶体管上涂布一平坦层，并且对所述平坦层进行图案化处理，以获得一过孔，其中所述过孔包括贯穿所述平坦层的一通孔及与所述通孔连通的一漏极孔，所述通孔与所述漏极孔为一体成型；以及
    （3）在所述平坦层上成膜一复合电极，所述复合电极经由所述过孔与所述薄膜晶体管的半导体层相接触。
  8. 根据权利要求7所述的显示面板的制作方法，其中所述复合电极与所述半导体层相接触的部分的材料为半导体材料。
  9. 根据权利要求7所述的显示面板的制作方法，其中所述复合电极与所述半导体层相接触的部分之上层叠设有一金属层和一叠加层。
  10. 根据权利要求7所述的显示面板的制作方法，其中所述叠加层的材料为氧化锌。
  11. 根据权利要求7所述的显示面板的制作方法，其中所述金属层的材料为银。
PCT/CN2019/082453 2018-12-14 2019-04-12 显示面板及其制作方法 Ceased WO2020118988A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/475,378 US20210335921A1 (en) 2018-12-14 2019-04-12 Display panel and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201811536561.8 2018-12-14
CN201811536561.8A CN109638050B (zh) 2018-12-14 2018-12-14 显示面板及其制作方法

Publications (1)

Publication Number Publication Date
WO2020118988A1 true WO2020118988A1 (zh) 2020-06-18

Family

ID=66074277

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2019/082453 Ceased WO2020118988A1 (zh) 2018-12-14 2019-04-12 显示面板及其制作方法

Country Status (3)

Country Link
US (1) US20210335921A1 (zh)
CN (1) CN109638050B (zh)
WO (1) WO2020118988A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116367596A (zh) * 2023-05-11 2023-06-30 惠科股份有限公司 显示面板及其制备方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110610948B (zh) * 2019-08-30 2021-05-07 武汉华星光电半导体显示技术有限公司 阵列基板及显示装置
CN110690226B (zh) * 2019-09-03 2021-06-01 武汉华星光电半导体显示技术有限公司 阵列基板和显示面板
CN113711290B (zh) * 2020-03-23 2023-07-18 京东方科技集团股份有限公司 显示基板及其制备方法、显示母板和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103700674A (zh) * 2013-12-27 2014-04-02 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
US20140183529A1 (en) * 2012-12-28 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN106531768A (zh) * 2016-12-07 2017-03-22 厦门天马微电子有限公司 一种有机电致发光显示面板及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108091674B (zh) * 2017-12-12 2020-06-26 武汉华星光电半导体显示技术有限公司 Oled背板结构及oled背板制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140183529A1 (en) * 2012-12-28 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103700674A (zh) * 2013-12-27 2014-04-02 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN106531768A (zh) * 2016-12-07 2017-03-22 厦门天马微电子有限公司 一种有机电致发光显示面板及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116367596A (zh) * 2023-05-11 2023-06-30 惠科股份有限公司 显示面板及其制备方法
CN116367596B (zh) * 2023-05-11 2023-08-11 惠科股份有限公司 显示面板及其制备方法

Also Published As

Publication number Publication date
CN109638050A (zh) 2019-04-16
US20210335921A1 (en) 2021-10-28
CN109638050B (zh) 2020-11-10

Similar Documents

Publication Publication Date Title
KR102180037B1 (ko) 가요성 표시 장치 및 그 제조 방법
CN104078424B (zh) 低温多晶硅tft阵列基板及其制备方法、显示装置
CN104064688B (zh) 具有存储电容的tft基板的制作方法及该tft基板
TW580776B (en) Organic LED device and manufacturing method of the same
CN103681659B (zh) 一种阵列基板、制备方法以及显示装置
US9748276B2 (en) Thin film transistor and method of manufacturing the same, array substrate and display device
WO2018227750A1 (zh) 柔性tft基板的制作方法
CN106910748A (zh) 一种阵列基板、显示装置及其制作方法
CN104716156A (zh) 一种有机发光显示装置及其制备方法
WO2016176886A1 (zh) 柔性oled及其制作方法
WO2015143836A1 (zh) 阵列基板及其制备方法和显示面板
KR102595445B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
WO2013170574A1 (zh) 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置
WO2013120366A1 (zh) 一种阵列基板及其制造方法和显示设备
WO2019114061A1 (zh) Oled背板结构及oled背板制作方法
WO2020118988A1 (zh) 显示面板及其制作方法
CN106409844A (zh) 底栅型多晶硅tft基板及其制作方法
WO2017024658A1 (zh) 有机发光显示器及其制造方法
US20250107336A1 (en) Display panels
WO2016095330A1 (zh) Oled显示基板及其制造方法
WO2021227106A1 (zh) 显示面板及其制作方法
CN104752345A (zh) 薄膜晶体管阵列基板及其制作方法
US20180294292A1 (en) Array substrates, display devices, and the manufacturing methods thereof
KR100786294B1 (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
CN106992189A (zh) 氧化物半导体tft基板结构及氧化物半导体tft基板的制作方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19896473

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19896473

Country of ref document: EP

Kind code of ref document: A1