WO2020100399A1 - 固体撮像素子、撮像装置、および、固体撮像素子の制御方法 - Google Patents

固体撮像素子、撮像装置、および、固体撮像素子の制御方法 Download PDF

Info

Publication number
WO2020100399A1
WO2020100399A1 PCT/JP2019/035833 JP2019035833W WO2020100399A1 WO 2020100399 A1 WO2020100399 A1 WO 2020100399A1 JP 2019035833 W JP2019035833 W JP 2019035833W WO 2020100399 A1 WO2020100399 A1 WO 2020100399A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixel
interest
adjacent
threshold value
solid
Prior art date
Application number
PCT/JP2019/035833
Other languages
English (en)
French (fr)
Inventor
隆 細江
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Publication of WO2020100399A1 publication Critical patent/WO2020100399A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS

Definitions

  • the present technology relates to a solid-state imaging device, an imaging device, and a method for controlling the solid-state imaging device. More specifically, the present invention relates to a solid-state image pickup device, an image pickup apparatus, and a solid-state image pickup device control method for obtaining a difference between a reset level and a signal level.
  • a reset level and a predetermined threshold value are compared for each pixel, and when the reset level exceeds the threshold value, a solid-state image sensor that corrects the signal level to full scale indicating the maximum level is provided. It has been proposed (for example, refer to Patent Document 1).
  • the black dots can be corrected to bright pixels by correcting the signal level to full scale.
  • a pixel having no high illuminance is erroneously determined as a black dot.
  • the reset level may exceed the threshold value due to the influence of random noise such as dark current noise, and noise such as white dots may be generated in image data by correcting the pixel to be bright by mistake.
  • noise such as white dots may be generated in image data by correcting the pixel to be bright by mistake.
  • the present technology was created in view of such circumstances, and its purpose is to improve the correction accuracy in a solid-state image sensor that corrects black dots.
  • the present technology has been made in order to solve the above-mentioned problems, and a first aspect thereof is that a reset level generated by initialization of a focused pixel of interest among a plurality of pixels and a pixel adjacent to the focused pixel.
  • a determination unit that determines whether both the reset level generated by the initialization of the adjacent pixel exceeds a predetermined threshold value, and the reset levels of both the pixel of interest and the adjacent pixel exceed the threshold value.
  • the solid-state imaging device includes a correction unit that corrects a signal level according to the exposure amount of the pixel of interest, and a control method thereof. This brings about the effect that the signal level is corrected when the reset levels of both the pixel of interest and the adjacent pixel exceed the threshold value.
  • the determination unit may determine whether or not the reset levels of both the pixel of interest and the adjacent pixel arranged in a predetermined direction exceed the threshold value. This brings about the effect that the signal level is corrected when the reset levels of both the pixel of interest and the adjacent pixels arranged in the predetermined direction exceed the threshold value.
  • the adjacent pixel includes a first adjacent pixel and a second adjacent pixel, and the pixel of interest and the first adjacent pixel are arranged in a predetermined direction, and the pixel of interest is And the second adjacent pixel are arranged in a direction perpendicular to a predetermined direction, and the determination unit determines that the reset level of at least one of the first and second adjacent pixels and the target pixel is the threshold value. You may judge whether it exceeds. This brings about an effect that the signal level is corrected when the reset level of at least one of the first and second adjacent pixels and the pixel of interest exceeds the threshold value.
  • a comparator for comparing the reset level with a reference signal that changes in a slope to output a comparison result, a comparison result of the pixel of interest, and an inversion result of the comparison result A holding unit that holds any one of them as a determination result of the pixel of interest at a predetermined timing according to the threshold, and the determination unit further acquires a determination result of the adjacent pixel, and the pixel of interest and the You may determine whether the said determination result of both adjacent pixels is a predetermined value. This brings about an effect that the determination is performed based on the determination result of the pixel of interest held at a predetermined timing and the obtained determination result of the adjacent pixel.
  • the holding unit further holds any one of the comparison result of the adjacent pixel and an inversion result of the comparison result as the determination result of the adjacent pixel at the predetermined timing. Good. This brings about an effect that the determination is performed based on the determination result of the target pixel and the adjacent pixel held at a predetermined timing and the obtained determination result of the adjacent pixel.
  • the correction section may correct the signal level to a predetermined code. This brings about the effect that the signal level is corrected to a predetermined code when the reset levels of both the pixel of interest and the adjacent pixel exceed the threshold value.
  • the first aspect it is possible to further include an arithmetic unit that obtains a difference between the corrected signal level and the reset level of the pixel of interest. This brings about the effect that the correlated double sampling process is performed.
  • a second aspect of the present technology is that both a reset level generated by initialization of a focused pixel of interest among a plurality of pixels and a reset level generated by initialization of an adjacent pixel adjacent to the focused pixel.
  • the signal level according to the exposure amount of the pixel of interest is corrected.
  • a processing unit that processes a pixel signal that is a difference between the reset level and the signal level.
  • 7 is a timing chart showing an example of the operation of the solid-state imaging device when the reset level of the pixel of interest in the first embodiment of the present technology is equal to or lower than the threshold value.
  • 6 is a timing chart showing an example of the operation of the solid-state imaging device when the reset level of the adjacent pixel in the first embodiment of the present technology is equal to or lower than the threshold value.
  • 6 is a timing chart showing an example of the operation of the solid-state imaging device when the reset level of the pixel of interest and the adjacent pixel in the first embodiment of the present technology exceeds a threshold value. It is a figure for explaining a correction method in a 1st embodiment of this art.
  • First embodiment an example of using a determination result of a pixel of interest and an adjacent column
  • Second embodiment an example of using a determination result of a row and a column adjacent to a pixel of interest
  • FIG. 1 is a block diagram showing a configuration example of an imaging device 100 according to the first embodiment of the present technology.
  • the image pickup apparatus 100 picks up image data, and includes an image pickup lens 110, a solid-state image pickup device 200, a recording unit 120, and an image pickup control unit 130.
  • the imaging device 100 for example, a smartphone, a digital camera, a personal computer, a vehicle-mounted camera, or an IoT (Internet of Things) camera is assumed.
  • the image pickup lens 110 collects incident light and guides it to the solid-state image pickup device 200.
  • the solid-state image sensor 200 captures image data under the control of the image capture controller 130.
  • the solid-state image sensor 200 supplies the captured image data to the recording unit 120 via a signal line 209.
  • the recording unit 120 records image data.
  • the image capturing control unit 130 controls the solid-state image sensor 200 to capture image data.
  • the imaging control unit 130 supplies a control signal including the vertical synchronization signal VSYNC to the solid-state imaging device 200 via the signal line 139, for example.
  • the vertical synchronization signal VSYNC is a periodic signal having a constant frequency (such as 30 hertz), which indicates the image capturing timing of image data.
  • the image pickup apparatus 100 may further include an interface and may transmit image data to the outside through the interface, or may further include a display unit and display the image data on the display unit.
  • FIG. 2 is a diagram showing an example of a laminated structure of the solid-state imaging device according to the first embodiment of the present technology. It is a figure which shows an example of the laminated structure of the solid-state image sensor 200 in 1st Embodiment of this technique.
  • the solid-state imaging device 200 includes a circuit chip 202 and a pixel chip 201 stacked on the circuit chip 202. These chips are electrically connected via a connection part such as a via. In addition to vias, Cu-Cu bonding or bumps may be used for connection.
  • FIG. 3 is a block diagram showing a configuration example of the solid-state imaging device 200 according to the first embodiment of the present technology.
  • the solid-state imaging device 200 includes a vertical scanning circuit 210, a pixel array section 220, and a DAC (Digital to Analog Converter) 230.
  • the solid-state imaging device 200 also includes a read current control unit 240, a timing control circuit 250, a column signal processing unit 300, and a horizontal scanning circuit 260.
  • a plurality of pixels 221 are arranged in the pixel array unit 220 in a two-dimensional grid pattern.
  • a set of pixels 221 arranged in the horizontal direction is referred to as a “row”, and a set of pixels 221 arranged in the direction perpendicular to the row is referred to as a “column”.
  • the number of rows is X (X is an integer) rows and the number of columns is Y (Y is an integer) columns.
  • the vertical scanning circuit 210 sequentially drives the rows under the control of the timing control circuit 250 and outputs an analog pixel signal to each of the pixels 221 in the row.
  • the DAC 230 generates a predetermined reference signal by DA (Digital to Analog) conversion of the digital signal from the timing control circuit 250.
  • DA Digital to Analog
  • the reference signal for example, a sawtooth-shaped ramp signal is used.
  • the read current controller 240 supplies the pixel 221 with an operation current for reading a pixel signal.
  • the timing control circuit 250 controls the operation timing of the vertical scanning circuit 210, the DAC 230, the column signal processing unit 300, and the horizontal scanning circuit 260 in synchronization with the vertical synchronization signal VSYNC.
  • the column signal processing unit 300 performs various signal processing such as AD (Analog to Digital) conversion processing and CDS (Correlated Double Sampling) processing on the pixel signal for each column.
  • the column signal processing unit 300 outputs the image data including the processed pixel signal to the recording unit 120.
  • the horizontal scanning circuit 260 sequentially outputs the processed pixel signals.
  • FIG. 4 is a block diagram showing a configuration example of the column signal processing unit 300 according to the first embodiment of the present technology.
  • the column signal processing unit 300 includes a plurality of AD converters 310, a plurality of memories 350, an output unit 360, a digital operation unit 370, and an interface unit 380.
  • the AD converter 310 and the memory 350 are arranged for each column. When the number of columns is Y, the AD converters 310 and the memories 350 are arranged Y each.
  • the AD converter 310 uses the reference signal RMP from the DAC 230 to perform AD conversion processing and CDS processing on the analog pixel signal Vin of the corresponding column.
  • the AD converter 310 holds the processed digital pixel signal Dout in the corresponding memory 350.
  • the memory 350 holds the pixel signal Dout and outputs it to the output unit 360 under the control of the horizontal scanning circuit 260.
  • the output unit 360 outputs the pixel signal Dout from the memory to the digital calculation unit 370.
  • the digital operation unit 370 performs predetermined signal processing such as dark current correction processing and demosaic processing on the pixel signal Dout.
  • the digital calculation unit 370 supplies the image data including the processed pixel signal to the interface unit 380.
  • the digital calculation unit 370 is an example of the processing unit described in the claims.
  • the interface unit 380 outputs the image data from the digital calculation unit 370 to the recording unit 120.
  • FIG. 5 is a block diagram showing a configuration example of the timing control circuit 250 according to the first embodiment of the present technology.
  • the timing control circuit 250 includes a timing generator 251 and a clock generator 252.
  • the timing generator 251 generates a control signal for controlling the operation timing of the AD converter 310 and the like in synchronization with the vertical synchronization signal VSYNC.
  • the clock generator 252 generates a clock signal CLK having a frequency higher than that of the vertical synchronization signal VSYNC in synchronization with the vertical synchronization signal VSYNC.
  • the clock signal CLK is supplied to the AD converter 310 and the like.
  • FIG. 6 is a block diagram showing a configuration example of the AD converter 310 according to the first embodiment of the present technology.
  • the AD converter 310 includes a comparator 311 and a counting section 320.
  • the comparator 311 and the circuit at the previous stage (such as the pixel array unit 220) are arranged, for example, in the pixel chip 201, and the counting unit 320 and the circuit at the subsequent stage are arranged in the circuit chip 202.
  • the comparator 311 compares the pixel signal Vin of the corresponding column from the pixel array section 220 with the reference signal RMP from the DAC 230.
  • the comparator 311 supplies the comparison result VCO to the counting unit 320.
  • the counting unit 320 counts the count value over the period until the comparison result VCO is inverted. Further, the counting unit 320 focuses on the pixel 221 in the corresponding column and determines whether the reset level of the pixel 221 exceeds a predetermined threshold value.
  • the reset level is a variation amount from the reference value of the pixel signal Vin when the pixel 221 is initialized.
  • the variation amount of the pixel signal Vin according to the exposure amount at the end of the exposure is called a signal level.
  • the pixel 221 focused by the counting unit 320 will be referred to as a “pixel of interest”, and the pixel 221 adjacent to the pixel of interest will be referred to as an “adjacent pixel”.
  • “adjacent” means coordinates (x + 1, y), (x ⁇ 1, y), (x, y + 1) and (x, y ⁇ 1) where the coordinates of the pixel of interest are (x, y). ) Means to be located in either.
  • x is an integer of 1 to X
  • y is an integer of 1 to Y.
  • the counting unit 320 supplies the determination result of the pixel of interest to the adjacent counting units 320 in the row direction, and receives the determination result of the adjacent pixel from the adjacent counting units 320.
  • the counting unit 320 in the y-th column generates the determination result Souty of the pixel in the y-th column and outputs it to the counting units 320 in the y ⁇ 1th column and the y + 1th column.
  • the counting unit 320 in the y-th column receives the determination results Sout (y ⁇ 1) and Sout (y + 1) from the counting units 320 in the y ⁇ 1-th column and the y + 1-th column.
  • the counting unit 320 corrects the count value based on the determination results of the pixel of interest and the adjacent pixel, and supplies data indicating the corrected count value to the memory 350 as the pixel signal Dout. Details of the correction method will be described later.
  • the circuits arranged in the pixel chip 201 and the circuit chip 202 are not limited to the above examples. ..
  • FIG. 7 is a circuit diagram showing a configuration example of the counting unit 320 according to the first embodiment of the present technology.
  • the counting unit 320 includes an inverter 321, a latch circuit 322, a determination unit 330, a correction unit 340, and a counter 323.
  • the inverter 321 inverts the comparison result VCO of the comparator 311.
  • the inverter 321 outputs the inversion result XVCO to the latch circuit 322 and the correction unit 340.
  • the latch circuit 322 holds the inversion result XVCO at the timing indicated by the control signal LAT from the timing control circuit 250.
  • the control signal LAT indicates a predetermined timing within a period in which the reference signal RMP changes in a slope shape, and the value of the reference signal RMP at this timing indicates a threshold value to be compared with the reset level.
  • the value of the comparison result VCO and its inversion result XVCO at the timing indicated by the control signal LAT corresponds to the determination result of determining whether or not the reset level is higher than the threshold value. For example, when the reset level exceeds the threshold value, the inversion result XVCO (judgment result) becomes low level at the timing related to the control signal LAT, and when the reset level is equal to or lower than the threshold value, it becomes high level.
  • the y-th column latch circuit 322 holds the inversion result XVCO as the y-th column determination result Souty at the timing indicated by the control signal LAT, and supplies the determination result Souty to the counting units 320 of the adjacent columns.
  • the y-th column latch circuit 322 supplies the determination result Souty to the determination unit 330 as the determination result Souts of the pixel of interest.
  • the latch circuit 322 in the second column supplies the determination result Sout2 to the counting unit 320 in the adjacent column, and supplies the determination result to the determination unit 330 as the determination result Souts of the pixel of interest.
  • the latch circuit 322 is an example of the holding unit described in the claims.
  • the determination unit 330 determines whether or not the reset levels of both the target pixel and the adjacent pixel exceed the threshold value based on the determination result Souts of the target pixel and the determination result of the adjacent pixel.
  • the determination unit 330 receives the determination result of the adjacent pixel from the counting unit 320 of the adjacent column. For example, the determination unit 330 in the second column receives the determination result Sout1 in the first column and the determination result Sout3 in the third column from the counting units 320 in the first and third columns.
  • the determination unit 330 also includes an AND (logical product) gate 331 and an OR (logical sum) gate 332.
  • the AND gate 331 outputs the logical product of the determination results of two adjacent pixels to the OR gate 332 as the determination result Soutn.
  • This determination result Soutn indicates whether or not the reset level exceeds the threshold value in at least one of the two adjacent pixels. For example, the determination result Soutn becomes low level when the reset level exceeds the threshold value in at least one of the two adjacent pixels, and becomes high level otherwise.
  • the OR gate 332 supplies the logical sum of the determination result Soutn of the adjacent pixel, the determination result Souts of the pixel of interest, and the control signal Ctrl to the correction unit 340 as the final determination result Soutn ′.
  • the control signal Ctrl is a control signal for the counter 323 to perform a count operation according to the comparison result when the reset level is converted, and is supplied by the timing control circuit 250 or the like.
  • This determination result Soutn ′ indicates whether or not the reset levels of both the adjacent pixel and the target pixel have exceeded the threshold value. For example, the determination result Soutn ′ becomes low level when the reset levels of both the adjacent pixel and the pixel of interest exceed the threshold value, and becomes high level otherwise.
  • the determination unit 330 is realized by the AND gate 331 and the OR gate 332, if it can be determined whether or not the reset levels of both the adjacent pixel and the target pixel exceed the threshold value, this configuration is adopted. Not limited. For example, it is assumed that the latch circuit 322 holds the comparison result VCO instead of the inversion result XVCO. In this case, since the held logical values are reversed, an OR gate is arranged instead of the AND gate 331 and an AND gate is arranged instead of the OR gate 332.
  • the correction unit 340 corrects the count value of the counter 323 (that is, the pixel signal Dout) based on the determination result Soutn ′.
  • the correction unit 340 includes a NAND gate 341 and an AND gate 342.
  • the NAND gate 341 outputs a negative logical product of the determination result Soutn ′ and the inversion result XVCO to the AND gate 342 as an enable signal cken.
  • the enable signal cken is a control signal for enabling or disabling the counting operation of the counter 323. For example, a high level is set to the enable signal cken when the counter 323 is enabled, and a low level is set when the counter 323 is disabled.
  • the AND gate 342 outputs the logical product of the clock signal CLK from the timing control circuit 250 and the enable signal cken to the counter 323 as CLK ′.
  • the correction unit 340 is realized by the NAND gate 341 and the AND gate 342, but the configuration is not limited to this as long as the count value of the counter 323 can be corrected based on the determination result Soutn ′.
  • the counter 323 counts the count value in synchronization with the clock signal CLK ′ from the AND gate 342. Further, the switching signal UD from the timing control circuit 250 and the reset signal RST are input to the counter 323.
  • the switching signal UD is a control signal for switching the sign of the increment value of the counter 323.
  • the reset signal RST is a control signal for setting the count value of the counter 323 to a predetermined initial value (such as “0”).
  • the timing control circuit 250 initializes the count value of the counter 323 by the reset signal RST before generating the reset level. Then, the timing control circuit 250 causes the counter 323 to down-count by the switching signal UD at the time of AD conversion of the reset level. Subsequently, at the time of AD conversion of the signal level, the timing control circuit 250 switches the sign of the increment value by the switching signal UD and causes the counter 323 to count up.
  • the counter 323 generates a count value representing the difference between the reset level and the signal level by down counting and up counting, and outputs it to the memory 350 as a digital pixel signal Dout. As a result, AD conversion processing and CDS processing are performed.
  • the counter 323 is an example of the arithmetic unit described in the claims.
  • the counting unit 320 performs both AD conversion processing and CDS processing, but it is also possible to execute only AD conversion processing.
  • the counter 323 may perform only up-counting, and the circuit (digital operation unit 370 or the like) in the subsequent stage may execute the CDS process.
  • FIG. 8 is a timing chart showing an example of the operation of the solid-state imaging device 200 when the reset level of the pixel of interest in the first embodiment of the present technology is equal to or lower than the threshold value.
  • the imaging control unit 130 supplies the vertical synchronization signal VSYNC.
  • the vertical synchronization signal VSYNC rises at timing T1 and then rises at timing T7, for example.
  • the vertical scanning circuit 210 performs rolling shutter control for sequentially selecting and exposing rows. For example, the exposure of the first row is started at timing T2, and the exposure of the second row is started at timing T3. Note that the vertical scanning circuit 210 can also perform global shutter control for simultaneously exposing all pixels instead of rolling shutter control.
  • the vertical scanning circuit 210 also causes the AD converter 310 to perform AD conversion (in other words, reading) of pixel signals at the end of exposure. For example, the vertical scanning circuit 210 reads the first row at timings T4 to T5 when the exposure of the first row ends, and reads the second row at timings T5 to T6 when the exposure of the second row ends.
  • the DAC 230 supplies the reference signal RMP during the read period such as the timings T4 to T5.
  • the reference signal RMP changes in a slope shape over the read period of the reset level from the timing T11 to immediately after the timing T13.
  • the alternate long and short dash line indicates the locus of the analog pixel signal Vin.
  • the inverter 321 inverts the comparison result VCO of the comparator 311 and outputs it as the inversion result XVCO. It is assumed that the reference signal RMP continues to decrease after the timing T11 and becomes lower than the pixel signal Vin at the timing T12. At this time, the inversion result XVCO is inverted from the low level to the high level. Further, at timing T13, the control signal Ctrl changes from high level to low level. As a result, only when the signal level is converted, the condition for determining whether or not both the pixel of interest and the adjacent pixel are black dots is applied to the counting operation.
  • the timing control circuit 250 supplies the control signal LAT, and the latch circuit 322 in the second column holds the inversion result XVCO at that time as the determination result Sout2.
  • the level of the pixel signal Vin becomes lower than a predetermined reference value according to the amount of electrons.
  • the level of the pixel signal Vin before the timing T11 is the reference value, and the amount of variation from this reference value corresponds to the reset level or the signal level.
  • the variation amount of the reference signal RMP from the timing T12 when the comparison result is inverted to the timing T13 corresponds to the threshold value. Since the variation amount (reset level) of the pixel signal Vin at the timing T13 is equal to or less than the variation amount (threshold value) of the reference signal RMP, the determination result Sout2 in the second column becomes a high level.
  • the AND gate 331 outputs the high level determination result Soutn at the timing T13.
  • the OR gate 332 outputs the high level determination result Sout2 ′.
  • the NAND gate 341 changes the enable signal cken from the high level to the low level according to the high level determination result Sout2 ′ and the high level inversion result XVCO.
  • the counter 323 counts down the count value CNT in synchronization with the clock signal CLK.
  • the reference signal RMP changes in a slope shape over the signal level reading period from the timing T14 to the timing T16.
  • the inversion result XVCO is inverted from the low level to the high level. Further, the NAND gate 341 changes the enable signal cken from high level to low level.
  • the counter 323 counts up the count value CNT in synchronization with the clock signal CLK from the timing T14 to the timing T15 when the enable signal cken becomes low level.
  • the signal level is AD-converted by this up-counting. Further, the CDS processing is performed by the down count and the up count.
  • the pixel of interest when the reset level of the pixel of interest is less than or equal to the threshold value, the pixel of interest is not the pixel in which the black dot has occurred. Therefore, the count value CNT of the signal level of the pixel of interest is not corrected regardless of the reset level of the adjacent pixel.
  • FIG. 9 is a timing chart showing an example of the operation of the solid-state imaging device when the reset level of the adjacent pixel in the first embodiment of the present technology is less than or equal to the threshold value.
  • the reference signal RMP changes in a slope shape over the read period of the reset level from the timing T11 to immediately after the timing T13.
  • the reset level fluctuates due to random noise such as dark current noise and exceeds the threshold value.
  • the comparison result VCO and the inversion result XVCO are not inverted within the reset level read period.
  • the timing control circuit 250 supplies the control signal LAT, and the latch circuit 322 in the second row holds the low level inversion result XVCO as the determination result Sout2 of the pixel of interest. To do.
  • the reset level is less than or equal to the threshold value, and the AND gate 331 outputs the high level determination result Soutn at the timing T13.
  • the counter 323 counts down the count value CNT in synchronization with the clock signal CLK.
  • the operation after timing T14 is similar to the operation illustrated in FIG. That is, the signal level is not corrected. As described above, even if the reset level of the pixel of interest exceeds the threshold value, if the reset level of the adjacent pixel is equal to or lower than the threshold value, the signal level is not corrected.
  • FIG. 10 is a timing chart showing an example of the operation of the solid-state imaging device when the reset level of the pixel of interest and the adjacent pixel in the first embodiment of the present technology exceeds the threshold value.
  • the reference signal RMP changes in a slope shape over the read period of the reset level from the timing T11 to immediately after the timing T13.
  • the reset level exceeds the threshold because light with extremely high illuminance is incident on the pixel and electric charges leak from the photoelectric conversion element in the pixel during the reset operation. Since the reset level is large, the comparison result VCO and the inversion result XVCO are not inverted within the reset level read period.
  • the timing control circuit 250 supplies the control signal LAT, and the latch circuit 322 in the second row holds the low level inversion result XVCO as the determination result Sout2 of the pixel of interest. To do.
  • the AND gate 331 outputs the determination result Soutn of the low level at the timing T13.
  • the OR gate 332 Since the reset levels of both the target pixel and the adjacent pixel exceed the threshold value, the OR gate 332 outputs the low level determination result Sout2 ′ after the timing T13.
  • the NAND gate 341 sets the enable signal cken to the high level during the signal level reading period until the timing T16.
  • the counter 323 counts the count value CNT over the signal level reading period, and the signal level is corrected to full scale. By correcting the signal level to full scale, the difference between the reset level and the signal level becomes larger than in the case where it is not corrected, and the dark pixel with the black dot is corrected to the bright pixel.
  • the signal level of the pixel of interest is not corrected regardless of the reset level of the adjacent pixel. Further, even if the reset level of the pixel of interest exceeds the threshold value, if the reset level of the adjacent pixel is below the threshold value, the signal level is not corrected. On the other hand, when the reset level of both the target pixel and the adjacent pixel exceeds the threshold value, the signal level is corrected to full scale.
  • the signal level is corrected when the reset level of the pixel of interest exceeds the threshold regardless of the reset level of the adjacent pixel.
  • the signal level may be erroneously corrected when the reset level exceeds the threshold value due to the influence of random noise such as dark current noise in the low illuminance pixel.
  • the pixel is a dark pixel, the pixel is erroneously corrected to a bright pixel, so that noise occurs in the image data.
  • FIG. 11 is a diagram for explaining a correction method according to the first embodiment of the present technology.
  • the shaded area in the figure indicates pixels for which the reset level is determined to exceed the threshold value.
  • a is a diagram for explaining a correction method when all the reset levels of the adjacent pixels on the left and right and the pixel of interest exceed the threshold value.
  • the pixel of interest is determined to be a black dot, and the signal level is corrected to full scale.
  • b is a diagram for explaining a correction method when the reset level of each of the left and right adjacent pixels and the target pixel exceeds the threshold value. Also in this case, the pixel of interest is determined to be a black dot, and the signal level is corrected to full scale.
  • C in the figure is a diagram for explaining a correction method when the reset level of the left and right adjacent pixels is less than or equal to the threshold value and the reset level of the pixel of interest exceeds the threshold value. In this case, it is determined that the pixel of interest is not a black point, and the signal level is not corrected.
  • d is a diagram for explaining a correction method when all the reset levels of the adjacent pixels on the left and right and the pixel of interest are equal to or less than the threshold value. Even in this case, the pixel of interest is determined not to be a black point, and the signal level is not corrected.
  • the signal level is corrected. Not corrected.
  • FIG. 12 is a diagram showing an example of image data in the comparative example and the first embodiment of the present technology.
  • a shows an example of the image data 500 of the comparative example in which the black point correction is not performed at all
  • b in the figure shows an example of the image data 502 in which the black point correction is performed.
  • black spots 501 that do not actually exist may occur in the image data 500 of a in the figure where very strong light such as the sun is incident. This is because the electric charge leaks from the photoelectric conversion element during the reset operation, so that the reset level becomes higher than the threshold value and the difference between the reset level and the signal level (that is, the pixel signal) becomes small.
  • This black dot 501 does not actually occur in a single pixel, as shown in the figure, and in many cases it is a cluster point in which a plurality of pixels are collected.
  • the solid-state imaging device 200 corrects the signal level, thereby correcting the black dot as illustrated in b in FIG. Can be improved.
  • FIG. 13 is a flowchart showing an example of the operation of the solid-state image sensor 200 according to the first embodiment of the present technology. This operation is started, for example, when a predetermined application for capturing image data is executed.
  • the vertical scanning circuit 210 in the solid-state image sensor 200 selects and drives a row (step S901). Further, the AD converter 310 for each column determines whether or not the reset level of the pixel of interest exceeds the threshold value (step S902).
  • step S902 When the reset level of the pixel of interest exceeds the threshold value (step S902: Yes), the AD converter 310 determines whether the reset level of the adjacent pixel exceeds the threshold value (step S903).
  • step S903 When the reset level of the adjacent pixel exceeds the threshold value (step S903: Yes), the AD converter 310 corrects the signal level of the pixel of interest to full scale (step S904).
  • step S902 If the reset level of the pixel of interest is less than or equal to the threshold value (step S902: No), or if the reset level of the adjacent pixel is less than or equal to the threshold value (step S903: No), the vertical scanning circuit 210 performs AD without correcting the signal level. It is converted (step S905).
  • step S904 or S905 the vertical scanning circuit 210 determines whether reading of all pixels is completed (step S906). When the reading of all pixels is not completed (step S906: No), the vertical scanning circuit 210 repeatedly executes step S901 and subsequent steps.
  • step S906 the solid-state imaging device 200 ends the operation for capturing image data.
  • steps S901 to S906 are repeatedly executed in synchronization with the vertical synchronization signal VSYNC.
  • the counting unit 320 corrects the signal level of the target pixel when the reset levels of both the target pixel and the adjacent pixel exceed the threshold value. It is possible to suppress erroneous correction of random noise that occurs in a single pixel. As a result, it is possible to improve the correction accuracy when performing black point correction.
  • the solid-state imaging device 200 performs the black spot correction based on the determination result of the pixel of interest and the adjacent pixel in the adjacent column.
  • black spots may occur in the set of the pixel of interest and the adjacent rows. Therefore, it is desirable to use the judgment result of the adjacent row.
  • the solid-state image sensor 200 of the second embodiment is different from that of the first embodiment in that the black spot correction is performed based on the determination result of the pixel of interest and the adjacent pixels in the adjacent rows and columns.
  • FIG. 14 is a circuit diagram showing a configuration example of the counting unit 320 according to the second embodiment of the present technology.
  • the counting unit 320 of the second embodiment differs from that of the first embodiment in that it further includes a latch circuit 324.
  • the latch circuit 324 holds the inversion result XVCO at the timing indicated by the control signal Pre_LAT from the timing control circuit 250.
  • the control signals LAT and Pre_LAT are alternately supplied for each row.
  • the control signal Pre_LAT is supplied at a predetermined timing in the reset level read period of the odd-numbered row
  • the control signal LAT is supplied at a predetermined timing in the even-row reset level read period.
  • the inversion result XVCO of the adjacent pixel of (x + 1, y) or (x-1, y) is held.
  • the inversion result XVCO is supplied to the AND gate 331 as the determination result Soutp of the adjacent row.
  • the AND gate 331 of the second embodiment outputs the logical product of the determination result Soutp of the adjacent row and the determination result (Sout1 and Sout3, etc.) of the adjacent column to the OR gate 332.
  • the counting unit 320 can correct the signal level of the pixel of interest when the reset level of the pixel of interest and the row and column adjacent to each other exceeds the threshold value.
  • the counting unit 320 holds the determination result of one of the two adjacent rows (the upper row and the lower row) by the latch circuit 324, a latch circuit is additionally added to the adjacent two rows. It is also possible to retain both judgment results.
  • the counting unit 320 uses the determination result of the pixel adjacent to the pixel of interest, the counting unit 320 may further use the determination result of the neighboring pixel within a certain distance (such as 2 pixels) from the pixel of interest in the Euclidean distance.
  • FIG. 15 is a timing chart showing an example of the operation of the solid-state imaging device 200 according to the first embodiment of the present technology.
  • the vertical scanning circuit 210 causes the first row to be read at timings T4 to T5 at the end of the exposure of the first row. Further, at the timing T13 in the read period of the reset level of the first row, the timing control circuit 250 supplies only Pre_LAT of the control signals LAT and Pre_LAT.
  • FIG. 16 is a timing chart showing an example of the operation of the solid-state image sensor in the next row in the first embodiment of the present technology.
  • the vertical scanning circuit 210 causes the second row to be read at timings T5 to T6 at the end of the exposure of the second row. Further, at the timing T13 within the read period of the reset level of the second row, the timing control circuit 250 supplies only LAT of the control signals LAT and Pre_LAT.
  • the counting unit 320 corrects the signal level of the pixel of interest by using the determination result of the adjacent row in addition to the adjacent column.
  • the correction accuracy can be further improved as compared with the embodiment.
  • the technology according to the present disclosure (this technology) can be applied to various products.
  • the technology according to the present disclosure is realized as a device mounted on any type of moving body such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, personal mobility, an airplane, a drone, a ship, and a robot. May be.
  • FIG. 17 is a block diagram showing a schematic configuration example of a vehicle control system which is an example of a mobile body control system to which the technology according to the present disclosure can be applied.
  • the vehicle control system 12000 includes a plurality of electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, a vehicle exterior information detection unit 12030, a vehicle interior information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio / video output unit 12052, and an in-vehicle network I / F (interface) 12053 are shown as a functional configuration of the integrated control unit 12050.
  • the drive system control unit 12010 controls the operation of devices related to the drive system of the vehicle according to various programs.
  • the drive system control unit 12010 includes a drive force generation device for generating a drive force of a vehicle such as an internal combustion engine or a drive motor, a drive force transmission mechanism for transmitting the drive force to wheels, and a steering angle of the vehicle. It functions as a steering mechanism for adjusting and a control device such as a braking device for generating a braking force of the vehicle.
  • the body system control unit 12020 controls the operation of various devices mounted on the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as a head lamp, a back lamp, a brake lamp, a winker, or a fog lamp.
  • the body system control unit 12020 can be input with radio waves or signals of various switches transmitted from a portable device that substitutes for a key.
  • the body system control unit 12020 receives input of these radio waves or signals and controls the vehicle door lock device, power window device, lamp, and the like.
  • the vehicle exterior information detection unit 12030 detects information outside the vehicle equipped with the vehicle control system 12000.
  • the image pickup unit 12031 is connected to the vehicle exterior information detection unit 12030.
  • the vehicle exterior information detection unit 12030 causes the image capturing unit 12031 to capture an image of the vehicle exterior and receives the captured image.
  • the vehicle exterior information detection unit 12030 may perform object detection processing or distance detection processing such as people, vehicles, obstacles, signs, or characters on the road surface based on the received image.
  • the image pickup unit 12031 is an optical sensor that receives light and outputs an electric signal according to the amount of received light.
  • the image pickup unit 12031 can output the electric signal as an image or as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light or invisible light such as infrared light.
  • the in-vehicle information detection unit 12040 detects in-vehicle information.
  • a driver state detection unit 12041 that detects the state of the driver is connected.
  • the driver state detection unit 12041 includes, for example, a camera that images the driver, and the in-vehicle information detection unit 12040 determines the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated or it may be determined whether or not the driver is asleep.
  • the microcomputer 12051 calculates the control target value of the driving force generation device, the steering mechanism or the braking device based on the information on the inside and outside of the vehicle acquired by the outside information detection unit 12030 or the inside information detection unit 12040, and the drive system control unit.
  • a control command can be output to 12010.
  • the microcomputer 12051 realizes functions of ADAS (Advanced Driver Assistance System) including avoidance or impact mitigation of a vehicle, follow-up traveling based on an inter-vehicle distance, vehicle speed maintenance traveling, a vehicle collision warning, or a vehicle lane departure warning. It is possible to perform cooperative control for the purpose.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generation device, the steering mechanism, the braking device, or the like on the basis of the information around the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, so that the driver's It is possible to perform cooperative control for the purpose of autonomous driving or the like that autonomously travels without depending on the operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on the information outside the vehicle acquired by the outside information detection unit 12030.
  • the microcomputer 12051 controls the headlamp according to the position of the preceding vehicle or the oncoming vehicle detected by the vehicle exterior information detection unit 12030, and performs cooperative control for the purpose of antiglare such as switching the high beam to the low beam. It can be carried out.
  • the voice image output unit 12052 transmits an output signal of at least one of a voice and an image to an output device capable of visually or audibly notifying information to a passenger of the vehicle or the outside of the vehicle.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are illustrated as output devices.
  • the display unit 12062 may include at least one of an on-board display and a head-up display, for example.
  • FIG. 18 is a diagram showing an example of the installation position of the imaging unit 12031.
  • the image pickup unit 12031 includes image pickup units 12101, 12102, 12103, 12104, and 12105.
  • the imaging units 12101, 12102, 12103, 12104, 12105 are provided at positions such as the front nose of the vehicle 12100, the side mirrors, the rear bumper, the back door, and the upper part of the windshield inside the vehicle.
  • the image capturing unit 12101 provided on the front nose and the image capturing unit 12105 provided on the upper part of the windshield in the vehicle interior mainly acquire an image in front of the vehicle 12100.
  • the imaging units 12102 and 12103 included in the side mirrors mainly acquire images of the side of the vehicle 12100.
  • the image capturing unit 12104 provided in the rear bumper or the back door mainly acquires an image behind the vehicle 12100.
  • the imaging unit 12105 provided on the upper part of the windshield inside the vehicle is mainly used for detecting a preceding vehicle, a pedestrian, an obstacle, a traffic signal, a traffic sign, a lane, or the like.
  • FIG. 18 shows an example of the shooting range of the imaging units 12101 to 12104.
  • the imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided on the side mirrors
  • the imaging range 12114 indicates The imaging range of the imaging part 12104 provided in a rear bumper or a back door is shown. For example, by overlaying the image data captured by the image capturing units 12101 to 12104, a bird's-eye view image of the vehicle 12100 viewed from above can be obtained.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the image capturing units 12101 to 12104 may be a stereo camera including a plurality of image capturing elements or may be an image capturing element having pixels for phase difference detection.
  • the microcomputer 12051 based on the distance information obtained from the imaging units 12101 to 12104, the distance to each three-dimensional object in the imaging range 12111 to 12114 and the temporal change of this distance (relative speed with respect to the vehicle 12100). It is possible to extract the closest three-dimensional object on the traveling path of the vehicle 12100, which is traveling in a substantially same direction as the vehicle 12100 at a predetermined speed (for example, 0 km / h or more), as a preceding vehicle. it can. Further, the microcomputer 12051 can set an inter-vehicle distance to be secured in front of the preceding vehicle in advance, and can perform automatic braking control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like. In this way, it is possible to perform cooperative control for the purpose of autonomous driving, which autonomously travels without depending on the operation of the driver.
  • automatic braking control including follow-up stop control
  • automatic acceleration control including follow-up start control
  • the microcomputer 12051 uses the distance information obtained from the image capturing units 12101 to 12104 to convert three-dimensional object data regarding a three-dimensional object to other three-dimensional objects such as two-wheeled vehicles, ordinary vehicles, large vehicles, pedestrians, telephone poles, and the like. It can be classified, extracted, and used for automatic avoidance of obstacles. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into obstacles visible to the driver of the vehicle 12100 and obstacles difficult to see. Then, the microcomputer 12051 determines the collision risk indicating the risk of collision with each obstacle, and when the collision risk is equal to or more than the set value and there is a possibility of collision, the microcomputer 12051 outputs the audio through the audio speaker 12061 and the display unit 12062. A driver can be assisted for avoiding a collision by outputting an alarm to the driver and performing forced deceleration or avoidance steering through the drive system control unit 12010.
  • At least one of the image capturing units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not the pedestrian is present in the images captured by the imaging units 12101 to 12104. To recognize such a pedestrian, for example, a procedure for extracting a feature point in an image captured by the image capturing units 12101 to 12104 as an infrared camera and pattern matching processing on a series of feature points indicating the contour of an object are performed to determine whether or not the pedestrian is a pedestrian.
  • the voice image output unit 12052 causes the recognized pedestrian to have a rectangular contour line for emphasis.
  • the display unit 12062 is controlled so as to superimpose. Further, the audio image output unit 12052 may control the display unit 12062 to display an icon indicating a pedestrian or the like at a desired position.
  • the technology according to the present disclosure can be applied to, for example, the imaging unit 12031 among the configurations described above.
  • the imaging device 100 of FIG. 1 can be applied to the imaging unit 12031.
  • the processing procedure described in the above-described embodiment may be regarded as a method having these series of procedures, or as a program for causing a computer to execute the series of procedures or a recording medium storing the program. You can catch it.
  • this recording medium for example, a CD (Compact Disc), an MD (MiniDisc), a DVD (Digital Versatile Disc), a memory card, a Blu-ray disc (Blu-ray (registered trademark) Disc), or the like can be used.
  • the present technology may have the following configurations. (1) Whether both the reset level generated by the initialization of the focused pixel of interest among the plurality of pixels and the reset level generated by the initialization of the adjacent pixel adjacent to the focused pixel exceed a predetermined threshold value A determination unit for determining whether A solid-state imaging device comprising: a correction unit that corrects a signal level according to an exposure amount of the pixel of interest when the reset levels of both the pixel of interest and the adjacent pixel exceed the threshold value. (2) The solid-state imaging device according to (1), wherein the determination unit determines whether the reset levels of both the pixel of interest and the adjacent pixel arranged in a predetermined direction exceed the threshold value.
  • the adjacent pixel includes a first adjacent pixel and a second adjacent pixel, The target pixel and the first adjacent pixel are arranged in a predetermined direction, The pixel of interest and the second adjacent pixel are arranged in a direction perpendicular to a predetermined direction, The determination unit determines whether or not the reset levels of at least one of the first and second adjacent pixels and the pixel of interest exceed the threshold value.
  • a comparator that compares the reset level with a reference signal that changes in a slope and outputs a comparison result
  • Further holding a holding unit that holds any one of the comparison result of the target pixel and the inversion result of the comparison result as a determination result of the target pixel at a predetermined timing according to the threshold value, Any one of (1) to (3) above, wherein the determination unit further acquires a determination result of the adjacent pixel and determines whether or not the determination results of both the pixel of interest and the adjacent pixel are predetermined values.
  • the solid-state image sensor according to claim 1.
  • the holding unit further holds any one of the comparison result of the adjacent pixel and an inversion result of the comparison result as the determination result of the adjacent pixel at the predetermined timing.
  • Image sensor (6) The solid-state imaging device according to any one of (1) to (5), wherein the correction unit corrects the signal level to a predetermined code. (7) The solid-state imaging device according to any one of (1) to (6), further including a calculation unit that obtains a difference between the corrected signal level and the reset level of the pixel of interest. (8) Whether or not both the reset level generated by the initialization of the focused pixel of interest among the plurality of pixels and the reset level generated by the initialization of the adjacent pixel adjacent to the focused pixel exceed a predetermined threshold value. A determination unit for determining whether A correction unit that corrects the signal level according to the exposure amount of the pixel of interest when the reset levels of both the pixel of interest and the adjacent pixel exceed the threshold value.
  • An image pickup apparatus comprising: a processing unit that processes a pixel signal that is a difference between the reset level and the signal level. (9) Whether both the reset level generated by the initialization of the focused pixel of interest among the plurality of pixels and the reset level generated by the initialization of the adjacent pixel adjacent to the focused pixel exceed a predetermined threshold value A determination procedure for determining whether A method of controlling a solid-state image sensor, comprising: a correction procedure for correcting a signal level according to an exposure amount of the pixel of interest when the reset levels of both the pixel of interest and the adjacent pixel exceed the threshold value.
  • image pickup device 110 image pickup lens 120 recording unit 130 image pickup control unit 200 solid-state image pickup device 201 pixel chip 202 circuit chip 210 vertical scanning circuit 220 pixel array unit 221 pixels 230 DAC 240 read current control unit 250 timing control circuit 251 timing generator 252 clock generator 260 horizontal scanning circuit 300 column signal processing unit 310 AD converter 311 comparator 320 counting unit 321 inverter 322, 324 latch circuit 323 counter 330 determination unit 331, 342 AND (Logical product) gate 332 OR (logical sum) gate 340 correction unit 341 NAND (negative logical product) gate 350 memory 360 output unit 370 digital operation unit 380 interface unit 12031 imaging unit

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

黒点を補正する固体撮像素子において、補正精度を向上させる。　固体撮像素子は、判定部および補正部を具備する。固体撮像素子において判定部は、複数の画素のうち着目した着目画素の初期化により生成されたリセットレベルと着目画素に隣接する隣接画素の初期化により生成されたリセットレベルとの両方が所定の閾値を超えるか否かを判定する。補正部は、着目画素および隣接画素の両方のリセットレベルが閾値を超える場合には着目画素により生成された画素信号を補正する。

Description

固体撮像素子、撮像装置、および、固体撮像素子の制御方法
　本技術は、固体撮像素子、撮像装置、および、固体撮像素子の制御方法に関する。詳しくは、リセットレベルと信号レベルとの差分を求める固体撮像素子、撮像装置、および、固体撮像素子の制御方法に関する。
　従来より、固体撮像素子においては、非常に高照度の光が画素に入射した際に、その画素内の光電変換素子からリセット動作時に電荷が漏れることにより輝度が低下し、黒く沈んでしまう現象が知られている。この現象は、実際には太陽黒点が生じていないにも関わらず、画像データ内に太陽黒点のような黒点が現れることから太陽黒点現象と呼ばれる。あるいは、黒化現象、黒沈み、または、黒潰れとも呼ばれる。この黒点を補正するために、例えば、リセットレベルと所定の閾値とを画素毎に比較し、リセットレベルが閾値を超えた際に、最大レベルを示すフルスケールに信号レベルを補正する固体撮像素子が提案されている（例えば、特許文献１参照。）。
特開２０１７－２２８８８５公報
　上述の従来技術では、信号レベルをフルスケールに補正することにより、黒点を明るい画素に補正することができる。しかしながら、上述の従来技術では、高照度でない画素を誤って黒点と判定するおそれがある。例えば、低照度の暗い画素において暗電流ノイズなどのランダムノイズの影響によりリセットレベルが閾値を超えることがあり、その画素を誤って明るく補正することによって画像データに白点などのノイズが生じてしまう、という問題がある。
　本技術はこのような状況に鑑みて生み出されたものであり、黒点を補正する固体撮像素子において、補正精度を向上させることを目的とする。
　本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、複数の画素のうち着目した着目画素の初期化により生成されたリセットレベルと上記着目画素に隣接する隣接画素の初期化により生成されたリセットレベルとの両方が所定の閾値を超えるか否かを判定する判定部と、上記着目画素および上記隣接画素の両方の上記リセットレベルが上記閾値を超える場合には上記着目画素の露光量に応じた信号レベルを補正する補正部とを具備する固体撮像素子、および、その制御方法である。これにより、着目画素および隣接画素の両方のリセットレベルが閾値を超える場合に信号レベルが補正されるという作用をもたらす。
　また、この第１の側面において、上記判定部は、所定方向に配列された上記着目画素および上記隣接画素の両方の上記リセットレベルが上記閾値を超えるか否かを判定してもよい。これにより、所定方向に配列された着目画素および隣接画素の両方のリセットレベルが閾値を超える場合に信号レベルが補正されるという作用をもたらす。
　また、この第１の側面において、上記隣接画素は、第１の隣接画素と第２の隣接画素とを含み、上記着目画素と上記第１の隣接画素とは所定方向に配列され、上記着目画素と上記第２の隣接画素とは所定方向に垂直な方向に配列され、上記判定部は、上記第１および第２の隣接画素の少なくとも一方と上記着目画素との両方の上記リセットレベルが上記閾値を超えるか否かを判定してもよい。これにより、第１および第２の隣接画素の少なくとも一方と着目画素との両方のリセットレベルが閾値を超える場合に信号レベルが補正されるという作用をもたらす。
　また、この第１の側面において、上記リセットレベルとスロープ状に変化する参照信号とを比較して比較結果を出力する比較器と、上記着目画素の上記比較結果と当該比較結果の反転結果とのいずれかを上記閾値に応じた所定のタイミングで上記着目画素の判定結果として保持する保持部とをさらに保持し、上記判定部は、上記隣接画素の判定結果をさらに取得し、上記着目画素および上記隣接画素の両方の上記判定結果が所定値であるか否かを判定してもよい。これにより、所定のタイミングで保持された着目画素の判定結果と、取得された隣接画素の判定結果とに基づいて判定が行われるという作用をもたらす。
　また、この第１の側面において、上記保持部は、上記隣接画素の上記比較結果と当該比較結果の反転結果とのいずれかを上記所定のタイミングで上記隣接画素の上記判定結果としてさらに保持してもよい。これにより、所定のタイミングで保持された着目画素および隣接画素の判定結果と、取得された隣接画素の判定結果とに基づいて判定が行われるという作用をもたらす。
　また、この第１の側面において、上記補正部は、上記信号レベルを所定コードに補正してもよい。これにより、着目画素および隣接画素の両方のリセットレベルが閾値を超える場合に信号レベルが所定コードに補正されるという作用をもたらす。
　また、この第１の側面において、上記補正された信号レベルと上記着目画素の上記リセットレベルとの差分を求める演算部をさらに具備することもできる。これにより、相関二重サンプリング処理が行われるという作用をもたらす。
　また、本技術の第２の側面は、複数の画素のうち着目した着目画素の初期化により生成されたリセットレベルと上記着目画素に隣接する隣接画素の初期化により生成されたリセットレベルとの両方が所定の閾値を超えるか否かを判定する判定部と、上記着目画素および上記隣接画素の両方の上記リセットレベルが上記閾値を超える場合には上記着目画素の露光量に応じた信号レベルを補正する補正部と、上記リセットレベルおよび上記信号レベルの差分である画素信号を処理する処理部とを具備する撮像装置である。これにより、着目画素および隣接画素の両方のリセットレベルが閾値を超える場合に信号レベルが補正され、相関二重サンプリング処理が行われるという作用をもたらす。
本技術の第１の実施の形態における撮像装置の一構成例を示すブロック図である。 本技術の第１の実施の形態における固体撮像素子の積層構造の一例を示す図である。 本技術の第１の実施の形態における固体撮像素子の一構成例を示すブロック図である。 本技術の第１の実施の形態におけるカラム信号処理部の一構成例を示すブロック図である。 本技術の第１の実施の形態におけるタイミング制御回路の一構成例を示すブロック図である。 本技術の第１の実施の形態におけるＡＤ変換器の一構成例を示すブロック図である。 本技術の第１の実施の形態における計数部の一構成例を示す回路図である。 本技術の第１の実施の形態における着目画素のリセットレベルが閾値以下のときの固体撮像素子の動作の一例を示すタイミングチャートである。 本技術の第１の実施の形態における隣接画素のリセットレベルが閾値以下のときの固体撮像素子の動作の一例を示すタイミングチャートである。 本技術の第１の実施の形態における着目画素および隣接画素のリセットレベルが閾値を超えるときの固体撮像素子の動作の一例を示すタイミングチャートである。 本技術の第１の実施の形態における補正方法を説明するための図である。 比較例と本技術の第１の実施の形態とにおける画像データの一例を示す図である。 本技術の第１の実施の形態における固体撮像素子の動作の一例を示すフローチャートである。 本技術の第２の実施の形態における計数部の一構成例を示す回路図である。 本技術の第１の実施の形態における固体撮像素子の動作の一例を示すタイミングチャートである。 本技術の第１の実施の形態における次の行の固体撮像素子の動作の一例を示すタイミングチャートである。 車両制御システムの概略的な構成例を示すブロック図である。 撮像部の設置位置の一例を示す説明図である。
　以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
　１．第１の実施の形態（着目画素と隣接する列との判定結果を用いる例）
　２．第２の実施の形態（着目画素と隣接する行および列との判定結果を用いる例）
　３．移動体への応用例
　＜１．第１の実施の形態＞
　［撮像装置の構成例］
　図１は、本技術の第１の実施の形態における撮像装置１００の一構成例を示すブロック図である。この撮像装置１００は、画像データを撮像するものであり、撮像レンズ１１０、固体撮像素子２００、記録部１２０および撮像制御部１３０を備える。撮像装置１００としては、例えば、スマートフォン、デジタルカメラ、パーソナルコンピュータ、車載カメラやＩｏＴ（Internet of Things）カメラが想定される。
　撮像レンズ１１０は、入射光を集光して固体撮像素子２００に導くものである。固体撮像素子２００は、撮像制御部１３０の制御に従って画像データを撮像するものである。この固体撮像素子２００は、撮像した画像データを記録部１２０に信号線２０９を介して供給する。記録部１２０は、画像データを記録するものである。
　撮像制御部１３０は、固体撮像素子２００を制御して画像データを撮像させるものである。この撮像制御部１３０は、例えば、垂直同期信号ＶＳＹＮＣを含む制御信号を固体撮像素子２００に信号線１３９を介して供給する。この垂直同期信号ＶＳＹＮＣは、画像データの撮像タイミングを示す、一定の周波数（３０ヘルツなど）の周期信号である。
　なお、撮像装置１００は、インターフェースをさらに備え、そのインターフェースにより画像データを外部に送信してもよいし、表示部をさらに備え、表示部に画像データを表示してもよい。
　［固体撮像素子の構成例］
　図２は、本技術の第１の実施の形態における固体撮像素子の積層構造の一例を示す図である。本技術の第１の実施の形態における固体撮像素子２００の積層構造の一例を示す図である。この固体撮像素子２００は、回路チップ２０２と、その回路チップ２０２に積層された画素チップ２０１とを備える。これらのチップは、ビアなどの接続部を介して電気的に接続される。なお、ビアの他、Ｃｕ－Ｃｕ接合やバンプにより接続することもできる。
　図３は、本技術の第１の実施の形態における固体撮像素子２００の一構成例を示すブロック図である。この固体撮像素子２００は、垂直走査回路２１０、画素アレイ部２２０およびＤＡＣ（Digital to Analog Converter）２３０を備える。また、固体撮像素子２００は、読出し電流制御部２４０、タイミング制御回路２５０、カラム信号処理部３００および水平走査回路２６０を備える。
　画素アレイ部２２０には、複数の画素２２１が二次元格子状に配列される。以下、水平方向に配列された画素２２１の集合を「行」と称し、行に垂直な方向に配列された画素２２１の集合を「列」と称する。また、行数をＸ（Ｘは、整数）行とし、列数をＹ（Ｙは、整数）列とする。
　垂直走査回路２１０は、タイミング制御回路２５０の制御に従って、行を順に駆動し、その行内の画素２２１のそれぞれにアナログの画素信号を出力させるものである。
　ＤＡＣ２３０は、タイミング制御回路２５０からのデジタル信号に対するＤＡ（Digital to Analog）変換により、所定の参照信号を生成するものである。参照信号として、例えばのこぎり刃状のランプ信号が用いられる。
　読出し電流制御部２４０は、画素２２１に画素信号の読出用の動作電流を供給するものである。
　タイミング制御回路２５０は、垂直同期信号ＶＳＹＮＣに同期して、垂直走査回路２１０、ＤＡＣ２３０、カラム信号処理部３００および水平走査回路２６０の動作タイミングを制御するものである。
　カラム信号処理部３００は、列ごとに、画素信号に対して、ＡＤ（Analog to Digital）変換処理やＣＤＳ（Correlated Double Sampling）処理などの様々な信号処理を実行するものである。このカラム信号処理部３００は、処理後の画素信号からなる画像データを記録部１２０に出力する。水平走査回路２６０は、処理後の画素信号を順に出力させるものである。
　［カラム信号処理部の構成例］
　図４は、本技術の第１の実施の形態におけるカラム信号処理部３００の一構成例を示すブロック図である。このカラム信号処理部３００は、複数のＡＤ変換器３１０と、複数のメモリ３５０と、出力部３６０と、デジタル演算部３７０と、インターフェース部３８０とを備える。ＡＤ変換器３１０およびメモリ３５０は、列ごとに配置される。列数をＹとすると、ＡＤ変換器３１０およびメモリ３５０は、Ｙ個ずつ配置される。
　ＡＤ変換器３１０は、ＤＡＣ２３０からの参照信号ＲＭＰを用いて、対応する列のアナログの画素信号Ｖｉｎに対してＡＤ変換処理およびＣＤＳ処理を行うものである。このＡＤ変換器３１０は、処理後のデジタルの画素信号Ｄｏｕｔを、対応するメモリ３５０に保持させる。
　メモリ３５０は、画素信号Ｄｏｕｔを保持し、水平走査回路２６０の制御に従って出力部３６０に出力するものである。
　出力部３６０は、メモリからの画素信号Ｄｏｕｔをデジタル演算部３７０に出力するものである。
　デジタル演算部３７０は、画素信号Ｄｏｕｔに対して、暗電流補正処理やデモザイク処理などの所定の信号処理を行うものである。このデジタル演算部３７０は、処理後の画素信号からなる画像データをインターフェース部３８０に供給する。なお、デジタル演算部３７０は、特許請求の範囲に記載の処理部の一例である。
　インターフェース部３８０は、デジタル演算部３７０からの画像データを記録部１２０に出力するものである。
　［タイミング制御回路の構成例］
　図５は、本技術の第１の実施の形態におけるタイミング制御回路２５０の一構成例を示すブロック図である。このタイミング制御回路２５０は、タイミングジェネレータ２５１およびクロックジェネレータ２５２を備える。
　タイミングジェネレータ２５１は、垂直同期信号ＶＳＹＮＣに同期してＡＤ変換器３１０などの動作タイミングを制御するための制御信号を生成するものである。
　クロックジェネレータ２５２は、垂直同期信号ＶＳＹＮＣに同期して、その垂直同期信号ＶＳＹＮＣよりも高い周波数のクロック信号ＣＬＫを生成するものである。クロック信号ＣＬＫは、ＡＤ変換器３１０などに供給される。
　［ＡＤ変換器の構成例］
　図６は、本技術の第１の実施の形態におけるＡＤ変換器３１０の一構成例を示すブロック図である。このＡＤ変換器３１０は、比較器３１１および計数部３２０を備える。比較器３１１と、その前段の回路（画素アレイ部２２０など）とは、例えば、画素チップ２０１に配置され、計数部３２０と、その後段の回路とは、回路チップ２０２に配置される。
　比較器３１１は、画素アレイ部２２０からの対応する列の画素信号Ｖｉｎと、ＤＡＣ２３０からの参照信号ＲＭＰとを比較するものである。この比較器３１１は、比較結果ＶＣＯを計数部３２０に供給する。
　計数部３２０は、比較結果ＶＣＯが反転するまでの期間に亘って計数値を計数するものである。また、計数部３２０は、対応する列の画素２２１に着目し、その画素２２１のリセットレベルが所定の閾値を超えるか否かを判定する。ここで、リセットレベルは、画素２２１を初期化した際の画素信号Ｖｉｎの基準値からの変動量である。一方、露光終了時における露光量に応じた画素信号Ｖｉｎの変動量は、信号レベルと呼ばれる。
　また、計数部３２０が着目した画素２２１を以下、「着目画素」と称し、着目画素に隣接する画素２２１を「隣接画素」と称する。ここで、「隣接する」とは、着目画素の座標を（ｘ、ｙ）とすると、座標（ｘ＋１、ｙ）、（ｘ－１、ｙ）、（ｘ、ｙ＋１）および（ｘ、ｙ－１）のいずれかに位置することを意味する。ここで、ｘは、１乃至Ｘの整数であり、ｙは、１乃至Ｙの整数である。
　そして、計数部３２０は、着目画素の判定結果を行方向において隣接する計数部３２０に供給し、それらの隣接する計数部３２０から隣接画素の判定結果を受け取る。例えば、ｙ列目の計数部３２０は、ｙ列目の画素の判定結果Ｓｏｕｔｙを生成し、ｙ－１列目およびｙ＋１列目の計数部３２０に出力する。また、ｙ列目の計数部３２０は、ｙ－１列目およびｙ＋１列目の計数部３２０から、判定結果Ｓｏｕｔ（ｙ－１）およびＳｏｕｔ（ｙ＋１）を受け取る。
　続いて計数部３２０は、着目画素および隣接画素のそれぞれの判定結果に基づいて計数値を補正し、補正後の計数値を示すデータを画素信号Ｄｏｕｔとしてメモリ３５０に供給する。補正方法の詳細については後述する。
　なお、比較器３１１等を画素チップ２０１に配置し、計数部３２０等を回路チップ２０２に配置しているが、画素チップ２０１および回路チップ２０２のそれぞれに配置する回路は、上述の例に限定されない。
　［計数部の構成例］
　図７は、本技術の第１の実施の形態における計数部３２０の一構成例を示す回路図である。この計数部３２０は、インバータ３２１、ラッチ回路３２２、判定部３３０、補正部３４０およびカウンタ３２３を備える。
　インバータ３２１は、比較器３１１の比較結果ＶＣＯを反転するものである。このインバータ３２１は、反転結果ＸＶＣＯをラッチ回路３２２および補正部３４０に出力する。
　ラッチ回路３２２は、タイミング制御回路２５０からの制御信号ＬＡＴの示すタイミングで反転結果ＸＶＣＯを保持するものである。この制御信号ＬＡＴは、参照信号ＲＭＰがスロープ状に変化する期間内の所定のタイミングを示し、このタイミングの参照信号ＲＭＰの値は、リセットレベルと比較される閾値を示す。
　したがって、制御信号ＬＡＴの示すタイミングにおける比較結果ＶＣＯ、および、その反転結果ＸＶＣＯの値は、リセットレベルが閾値より高いか否かを判定した判定結果に該当する。例えば、リセットレベルが閾値を超える場合に、制御信号ＬＡＴに係るタイミングで反転結果ＸＶＣＯ（判定結果）がローレベルになり、リセットレベルが閾値以下である場合にハイレベルになる。
　ｙ列目のラッチ回路３２２は、制御信号ＬＡＴの示すタイミングで反転結果ＸＶＣＯをｙ列目の判定結果Ｓｏｕｔｙとして保持し、その判定結果Ｓｏｕｔｙを隣接する列の計数部３２０に供給する。また、ｙ列目のラッチ回路３２２は、判定結果Ｓｏｕｔｙを着目画素の判定結果Ｓｏｕｔｓとして判定部３３０に供給する。例えば、２列目のラッチ回路３２２は、判定結果Ｓｏｕｔ２を隣接する列の計数部３２０に供給し、判定部３３０に着目画素の判定結果Ｓｏｕｔｓとして供給する。なお、ラッチ回路３２２は、特許請求の範囲に記載の保持部の一例である。
　判定部３３０は、着目画素の判定結果Ｓｏｕｔｓと、隣接画素の判定結果とに基づいて、着目画素および隣接画素の両方のリセットレベルが閾値を超えるか否かを判定するものである。この判定部３３０は、隣接する列の計数部３２０から隣接画素の判定結果を受け取る。例えば、２列目の判定部３３０は、１列目および３列目の計数部３２０から、１列目の判定結果Ｓｏｕｔ１と３列目の判定結果Ｓｏｕｔ３とを受け取る。また、判定部３３０は、ＡＮＤ（論理積）ゲート３３１およびＯＲ（論理和）ゲート３３２を備える。
　ＡＮＤゲート３３１は、２つの隣接画素のそれぞれの判定結果の論理積を判定結果ＳｏｕｔｎとしてＯＲゲート３３２に出力するものである。この判定結果Ｓｏｕｔｎは、２つの隣接画素の少なくとも一方においてリセットレベルが閾値を超えたか否かを示す。例えば、２つの隣接画素の少なくとも一方においてリセットレベルが閾値を超えた場合に判定結果Ｓｏｕｔｎはローレベルとなり、そうでない場合にハイレベルとなる。
　ＯＲゲート３３２は、隣接画素の判定結果Ｓｏｕｔｎと、着目画素の判定結果Ｓｏｕｔｓと、制御信号Ｃｔｒｌとの論理和を最終的な判定結果Ｓｏｕｔｎ'として補正部３４０に供給するものである。制御信号Ｃｔｒｌは、カウンタ３２３が、リセットレベルの変換時に比較結果に応じたカウント動作を行うための制御信号であり、タイミング制御回路２５０などにより供給される。この判定結果Ｓｏｕｔｎ'は、隣接画素および着目画素の両方のリセットレベルが閾値を超えたか否かを示す。例えば、隣接画素および着目画素の両方のリセットレベルが閾値を超えた場合に判定結果Ｓｏｕｔｎ'はローレベルとなり、そうでない場合にハイレベルとなる。
　なお、判定部３３０をＡＮＤゲート３３１およびＯＲゲート３３２により実現しているが、隣接画素および着目画素の両方のリセットレベルが閾値を超えるか否かを判定することができるのであれば、この構成に限定されない。例えば、反転結果ＸＶＣＯの代わりにラッチ回路３２２が比較結果ＶＣＯを保持するものとする。この場合には、保持される論理値が逆になるため、ＡＮＤゲート３３１の代わりにＯＲゲートが配置され、ＯＲゲート３３２の代わりにＡＮＤゲートが配置される。
　補正部３４０は、判定結果Ｓｏｕｔｎ'に基づいて、カウンタ３２３の計数値（すなわち、画素信号Ｄｏｕｔ）を補正するものである。この補正部３４０は、ＮＡＮＤゲート３４１およびＡＮＤゲート３４２を備える。
　ＮＡＮＤゲート３４１は、判定結果Ｓｏｕｔｎ'と反転結果ＸＶＣＯとの否定論理積をイネーブル信号ｃｋｅｎとしてＡＮＤゲート３４２に出力するものである。イネーブル信号ｃｋｅｎは、カウンタ３２３の計数動作を有効または無効にするための制御信号である。例えば、カウンタ３２３を有効にする場合にイネーブル信号ｃｋｅｎにハイレベルが設定され、無効にする場合にローレベルが設定される。
　ＡＮＤゲート３４２は、タイミング制御回路２５０からのクロック信号ＣＬＫとイネーブル信号ｃｋｅｎとの論理積をＣＬＫ'としてカウンタ３２３に出力するものである。
　これらのＮＡＮＤゲート３４１およびＡＮＤゲート３４２により、隣接画素および着目画素の両方のリセットレベルが閾値を超えた場合に、例えば、計数値をフルスケールに補正することができる。
　なお、補正部３４０をＮＡＮＤゲート３４１およびＡＮＤゲート３４２により実現しているが、判定結果Ｓｏｕｔｎ'に基づいて、カウンタ３２３の計数値を補正することができるのであれば、この構成に限定されない。
　カウンタ３２３は、ＡＮＤゲート３４２からのクロック信号ＣＬＫ'に同期して計数値を計数するものである。また、カウンタ３２３には、タイミング制御回路２５０からの切替信号ＵＤと、リセット信号ＲＳＴとが入力される。切替信号ＵＤは、カウンタ３２３の増分値の符号を切り替えるための制御信号である。リセット信号ＲＳＴは、カウンタ３２３の計数値を所定の初期値（「０」など）にするための制御信号である。
　タイミング制御回路２５０は、リセットレベルの生成前にリセット信号ＲＳＴによりカウンタ３２３の計数値を初期化する。そして、タイミング制御回路２５０は、リセットレベルのＡＤ変換の際に切替信号ＵＤによりカウンタ３２３にダウンカウントさせる。続いて、信号レベルのＡＤ変換の際にタイミング制御回路２５０は、切替信号ＵＤにより増分値の符号を切り替え、カウンタ３２３にアップカウントさせる。
　カウンタ３２３は、ダウンカウントおよびアップカウントにより、リセットレベルと信号レベルとの差分を表す計数値を生成し、デジタルの画素信号Ｄｏｕｔとしてメモリ３５０に出力する。これにより、ＡＤ変換処理およびＣＤＳ処理が行われる。なお、カウンタ３２３は、特許請求の範囲に記載の演算部の一例である。
　なお、計数部３２０は、ＡＤ変換処理およびＣＤＳ処理の両方を行っているが、ＡＤ変換処理のみを実行することもできる。この場合に、例えば、カウンタ３２３はアップカウントのみを行い、後段の回路（デジタル演算部３７０など）がＣＤＳ処理を実行すればよい。
　［固体撮像素子の動作例］
　図８は、本技術の第１の実施の形態における着目画素のリセットレベルが閾値以下のときの固体撮像素子２００の動作の一例を示すタイミングチャートである。
　撮像制御部１３０は、垂直同期信号ＶＳＹＮＣを供給する。垂直同期信号ＶＳＹＮＣは、例えば、タイミングＴ１において立上り、次にタイミングＴ７において立ち上がる。
　垂直走査回路２１０は、行を順に選択して露光させるローリングシャッター制御を行う。例えば、タイミングＴ２に１行目の露光を開始させ、タイミングＴ３で２行目の露光を開始させる。なお、垂直走査回路２１０は、ローリングシャッター制御の代わりに、全画素を同時に露光するグローバルシャッター制御を行うこともできる。
　また、垂直走査回路２１０は、露光終了時に画素信号のＡＤ変換（言い換えれば、読出し）をＡＤ変換器３１０に行わせる。例えば、垂直走査回路２１０は、１行目の露光終了時のタイミングＴ４乃至Ｔ５において１行目の読出しを行わせ、２行目の露光終了時のタイミングＴ５乃至Ｔ６において２行目の読出しを行わせる。
　タイミングＴ４乃至Ｔ５などの読出し期間において、ＤＡＣ２３０は、参照信号ＲＭＰを供給する。この参照信号ＲＭＰは、タイミングＴ１１から、タイミングＴ１３の直後までのリセットレベルの読出し期間に亘ってスロープ状に変化する。同図において、一点鎖線は、アナログの画素信号Ｖｉｎの軌跡を示す。
　インバータ３２１は、比較器３１１の比較結果ＶＣＯを反転して反転結果ＸＶＣＯとして出力する。タイミングＴ１１以降において参照信号ＲＭＰは減少し続け、タイミングＴ１２で画素信号Ｖｉｎより低くなったものとする。このときに、反転結果ＸＶＣＯは、ローレベルからハイレベルに反転する。また、タイミングＴ１３において、制御信号Ｃｔｒｌは、ハイレベルからローレベルとなる。これにより、信号レベルの変換時のみに、着目画素および隣接画素の両方が黒点であるか否かの判定条件がカウント動作に対して適用される。
　そして、タイミングＴ１２の後の所定のタイミングＴ１３において、タイミング制御回路２５０は、制御信号ＬＡＴを供給し、２列目のラッチ回路３２２は、そのときの反転結果ＸＶＣＯを判定結果Ｓｏｕｔ２として保持する。
　ここで、画素２２１が電荷として電子を蓄積する場合、電子量に応じて画素信号Ｖｉｎのレベルは、所定の基準値よりも低くなる。同図においては、タイミングＴ１１以前の画素信号Ｖｉｎのレベルが基準値であり、この基準値からの変動量がリセットレベルまたは信号レベルに該当する。また、比較結果が反転するタイミングＴ１２からタイミングＴ１３までの参照信号ＲＭＰの変動量は、閾値に該当する。タイミングＴ１３における画素信号Ｖｉｎの変動量（リセットレベル）は、参照信号ＲＭＰの変動量（閾値）以下であるため、２列目の判定結果Ｓｏｕｔ２はハイレベルとなる。
　また、隣接する１列目および３列目のそれぞれのリセットレベルは、両方とも閾値以下であるものとする。この場合にＡＮＤゲート３３１は、タイミングＴ１３においてハイレベルの判定結果Ｓｏｕｔｎを出力する。
　上述したように、２列目の画素を着目画素として着目画素および隣接画素のそれぞれのリセットレベルは、いずれも閾値以下である。この場合にＯＲゲート３３２は、ハイレベルの判定結果Ｓｏｕｔ２'を出力する。
　タイミングＴ１２からタイミングＴ１３の直後までの間において、ハイレベルの判定結果Ｓｏｕｔ２'と、ハイレベルの反転結果ＸＶＣＯとにより、ＮＡＮＤゲート３４１は、イネーブル信号ｃｋｅｎをハイレベルからローレベルにする。
　また、タイミングＴ１１から、比較結果が反転するタイミングＴ１２、カウンタ３２３は、クロック信号ＣＬＫに同期して計数値ＣＮＴをダウンカウントする。
　続いて、露光終了後に信号レベルが生成されると、参照信号ＲＭＰは、タイミングＴ１４から、タイミングＴ１６までの信号レベルの読出し期間に亘ってスロープ状に変化する。
　タイミングＴ１５で参照信号ＲＭＰが画素信号Ｖｉｎより低くなると、反転結果ＸＶＣＯは、ローレベルからハイレベルに反転する。また、ＮＡＮＤゲート３４１は、イネーブル信号ｃｋｅｎをハイレベルからローレベルにする。
　また、タイミングＴ１４から、イネーブル信号ｃｋｅｎがローレベルになるタイミングＴ１５において、カウンタ３２３は、クロック信号ＣＬＫに同期して計数値ＣＮＴをアップカウントする。このアップカウントにより、信号レベルがＡＤ変換される。また、ダウンカウントおよびアップカウントにより、ＣＤＳ処理が行われる。
　上述したように、着目画素のリセットレベルが閾値以下である場合には、その着目画素は黒点の生じた画素ではない。このため、隣接画素のリセットレベルに関わらず、着目画素の信号レベルの計数値ＣＮＴは補正されない。
　図９は、本技術の第１の実施の形態における隣接画素のリセットレベルが閾値以下のときの固体撮像素子の動作の一例を示すタイミングチャートである。
　参照信号ＲＭＰは、タイミングＴ１１から、タイミングＴ１３の直後までのリセットレベルの読出し期間に亘ってスロープ状に変化する。
　ここで、暗電流ノイズなどのランダムノイズにより、リセットレベルが変動し、閾値を超える値になったものとする。この場合、リセットレベルが大きいため、比較結果ＶＣＯおよび反転結果ＸＶＣＯがリセットレベルの読出し期間内において反転しない。
　そして、タイミングＴ１２の後の所定のタイミングＴ１３において、タイミング制御回路２５０は、制御信号ＬＡＴを供給し、２行目のラッチ回路３２２は、ローレベルの反転結果ＸＶＣＯを着目画素の判定結果Ｓｏｕｔ２として保持する。
　一方、隣接画素では、リセットレベルが閾値以下であり、ＡＮＤゲート３３１は、タイミングＴ１３においてハイレベルの判定結果Ｓｏｕｔｎを出力する。
　また、タイミングＴ１１から、タイミングＴ１３の直後において、カウンタ３２３は、クロック信号ＣＬＫに同期して計数値ＣＮＴをダウンカウントする。
　タイミングＴ１４以降の動作は、図８に例示した動作と同様である。すなわち、信号レベルは補正されない。このように着目画素のリセットレベルが閾値を超えていても、隣接画素のリセットレベルが閾値以下である場合、信号レベルは補正されない。
　図１０は、本技術の第１の実施の形態における着目画素および隣接画素のリセットレベルが閾値を超えるときの固体撮像素子の動作の一例を示すタイミングチャートである。
　参照信号ＲＭＰは、タイミングＴ１１から、タイミングＴ１３の直後までのリセットレベルの読出し期間に亘ってスロープ状に変化する。
　ここで、非常に高照度の光が画素に入射し、その画素内の光電変換素子からリセット動作時に電荷が漏れることによりリセットレベルが閾値を超えたものとする。リセットレベルが大きいため、比較結果ＶＣＯおよび反転結果ＸＶＣＯがリセットレベルの読出し期間内において反転しない。
　そして、タイミングＴ１２の後の所定のタイミングＴ１３において、タイミング制御回路２５０は、制御信号ＬＡＴを供給し、２行目のラッチ回路３２２は、ローレベルの反転結果ＸＶＣＯを着目画素の判定結果Ｓｏｕｔ２として保持する。
　さらに、１列目または３列目の隣接画素においてリセットレベルが閾値を超え、ＡＮＤゲート３３１は、タイミングＴ１３においてローレベルの判定結果Ｓｏｕｔｎを出力したものとする。
　着目画素および隣接画素の両方のリセットレベルが閾値を超えるため、ＯＲゲート３３２は、タイミングＴ１３以降においてローレベルの判定結果Ｓｏｕｔ２'を出力する。
　ローレベルの判定結果Ｓｏｕｔ２'により、ＮＡＮＤゲート３４１は、タイミングＴ１６までの信号レベルの読出し期間に亘ってイネーブル信号ｃｋｅｎをハイレベルにする。これにより、信号レベルの読出し期間に亘って、カウンタ３２３が計数値ＣＮＴを計数し、信号レベルはフルスケールに補正される。信号レベルをフルスケールに補正することにより、リセットレベルと信号レベルとの差分が補正しない場合よりも大きくなり、黒点の生じた暗い画素が明るい画素に補正される。
　図８乃至１０に例示したように、着目画素のリセットレベルが閾値以下である場合、隣接画素のリセットレベルに関わらず、着目画素の信号レベルは補正されない。また、着目画素のリセットレベルが閾値を超えていても、隣接画素のリセットレベルが閾値以下である場合、信号レベルは補正されない。一方、着目画素および隣接画素の両方のリセットレベルが閾値を超える場合、信号レベルがフルスケールに補正される。
　ここで、隣接画素のリセットレベルに関わらず、着目画素のリセットレベルが閾値を超える場合に信号レベルを補正する比較例を想定する。この比較例では、低照度の画素において暗電流ノイズなどのランダムノイズの影響によりリセットレベルが閾値を超えた場合に、信号レベルが誤って補正されてしまうおそれがある。この場合には、暗い画素であるにも関わらず、明るい画素に誤補正されるため、画像データにノイズが生じてしまう。
　これに対して、着目画素および隣接画素の両方のリセットレベルが閾値を超える場合に信号レベルを補正する上述の方法では、誤補正を抑制することができる。これは、ランダムノイズは、単画素で生じることが多いのに対し、黒点は、単画素で生じることは現実的には無く、多くは、複数の画素が集合した塊点となるためである。
　図１１は、本技術の第１の実施の形態における補正方法を説明するための図である。同図における斜線部分は、リセットレベルが閾値を超えると判定された画素を示す。同図におけるａは、左右の隣接画素と、着目画素との全てのリセットレベルが閾値を超える場合の補正方法を説明するための図である。この場合に、着目画素は黒点であると判定され、信号レベルがフルスケールに補正される。
　同図におけるｂは、左右の隣接画素の一方と、着目画素とのそれぞれのリセットレベルが閾値を超える場合の補正方法を説明するための図である。この場合にも着目画素は、黒点であると判定され、信号レベルがフルスケールに補正される。
　同図におけるｃは、左右の隣接画素のリセットレベルが閾値以下であり、着目画素のリセットレベルが閾値を超える場合の補正方法を説明するための図である。この場合に着目画素は、黒点でないと判定され、信号レベルは補正されない。
　同図におけるｄは、左右の隣接画素と着目画素との全てのリセットレベルが閾値以下である場合の補正方法を説明するための図である。この場合においても着目画素は、黒点でないと判定され、信号レベルが補正されない。
　同図に例示したように、左右の隣接画素の少なくとも一方のリセットレベルが閾値を超え、かつ、着目画素のリセットレベルが閾値を超える場合に信号レベルが補正され、そうでない場合には信号レベルが補正されない。
　図１２は、比較例と本技術の第１の実施の形態とにおける画像データの一例を示す図である。同図におけるａは、黒点補正を全く行わない比較例の画像データ５００の一例を示し、同図におけるｂは、黒点補正を行った画像データ５０２の一例を示す。
　黒点補正を全く行わない場合、同図におけるａの画像データ５００内において、太陽などの非常に強い光が入射する個所において、実際には存在しない黒点５０１が生じることがある。これは、光電変換素子からリセット動作時に電荷が漏れることによりリセットレベルが閾値より大きくなり、リセットレベルと信号レベルとの間の差分（すなわち、画素信号）が小さくなってしまうためである。この黒点５０１は、同図に例示するように、単画素で生じることは現実的には無く、多くは、複数の画素が集合した塊点となる。
　したがって、隣接画素と着目画素との両方のリセットレベルが閾値を超える場合に固体撮像素子２００が信号レベルを補正することにより、同図におけるｂに例示するように黒点を補正して、補正精度を向上させることができる。
　図１３は、本技術の第１の実施の形態における固体撮像素子２００の動作の一例を示すフローチャートである。この動作は、例えば、画像データを撮像するための所定のアプリケーションが実行されたときに開始される。
　固体撮像素子２００内の垂直走査回路２１０は、行を選択して駆動する（ステップＳ９０１）。また、カラムごとのＡＤ変換器３１０は、着目画素のリセットレベルが閾値を超えるか否かを判断する（ステップＳ９０２）。
　着目画素のリセットレベルが閾値を超える場合に（ステップＳ９０２：Ｙｅｓ）、ＡＤ変換器３１０は、隣接画素のリセットレベルが閾値を超えるか否かを判断する（ステップＳ９０３）。
　隣接画素のリセットレベルが閾値を超える場合に（ステップＳ９０３：Ｙｅｓ）、ＡＤ変換器３１０は、着目画素の信号レベルをフルスケールに補正する（ステップＳ９０４）。
　着目画素のリセットレベルが閾値以下の場合（ステップＳ９０２：Ｎｏ）、または、隣接画素のリセットレベルが閾値以下の場合（ステップＳ９０３：Ｎｏ）、垂直走査回路２１０は、信号レベルを補正せずにＡＤ変換する（ステップＳ９０５）。
　ステップＳ９０４またはＳ９０５の後に垂直走査回路２１０は、全画素の読出しが完了したか否かを判断する（ステップＳ９０６）。全画素の読出しが完了していない場合（ステップＳ９０６：Ｎｏ）、垂直走査回路２１０は、ステップＳ９０１以降を繰り返し実行する。
　全画素の読出しが完了した場合に（ステップＳ９０６：Ｙｅｓ）、固体撮像素子２００は、画像データを撮像するための動作を終了する。複数の画像データを連続して撮像する場合には、垂直同期信号ＶＳＹＮＣに同期して、ステップＳ９０１乃至Ｓ９０６の処理が繰り返し実行される。
　このように、本技術の第１の実施の形態によれば、計数部３２０は、着目画素および隣接画素の両方のリセットレベルが閾値を超える場合に、その着目画素の信号レベルを補正するため、単画素で生じるランダムノイズの誤補正を抑制することができる。これにより、黒点補正を行う際の補正精度を向上させることができる。
　＜２．第２の実施の形態＞
　上述の第１の実施の形態では、着目画素と、隣接する列の隣接画素との判断結果に基づいて固体撮像素子２００が黒点補正を行っていた。しかし、着目画素と、隣接する行とからなる集合に黒点が生じる場合もある。このため、隣接する行の判断結果も用いることが望ましい。この第２の実施の形態の固体撮像素子２００は、着目画素と、隣接する行および列の隣接画素との判断結果に基づいて黒点補正を行う点において第１の実施の形態と異なる。
　図１４は、本技術の第２の実施の形態における計数部３２０の一構成例を示す回路図である。この第２の実施の形態の計数部３２０は、ラッチ回路３２４をさらに備える点において第１の実施の形態と異なる。
　ラッチ回路３２４は、タイミング制御回路２５０からの制御信号Ｐｒｅ＿ＬＡＴの示すタイミングで反転結果ＸＶＣＯを保持するものである。制御信号ＬＡＴおよびＰｒｅ＿ＬＡＴは、行ごとに交互に供給される。例えば、奇数行のリセットレベルの読出し期間内において所定のタイミングで制御信号Ｐｒｅ＿ＬＡＴが供給され、偶数行のリセットレベルの読出し期間内において所定のタイミングで制御信号ＬＡＴが供給される。これにより、ラッチ回路３２４には、着目画素に隣接する行の画素の反転結果ＸＶＣＯが保持される。例えば、着目画素の座標を（ｘ、ｙ）とすると、（ｘ＋１、ｙ）または（ｘ－１、ｙ）の隣接画素の反転結果ＸＶＣＯが保持される。この反転結果ＸＶＣＯは、隣接する行の判定結果ＳｏｕｔｐとしてＡＮＤゲート３３１に供給される。
　また、第２の実施の形態のＡＮＤゲート３３１は、隣接する行の判定結果Ｓｏｕｔｐと、隣接する列の判定結果（Ｓｏｕｔ１およびＳｏｕｔ３など）との論理積をＯＲゲート３３２に出力する。
　上述の構成により、計数部３２０は、隣接する行および列と、着目画素とのリセットレベルが閾値を超える場合に、着目画素の信号レベルを補正することができる。
　なお、計数部３２０は、ラッチ回路３２４により、隣接する２行（上側の行と下側の行）の一方の判定結果を保持しているが、ラッチ回路をさらに追加し、隣接する２行の両方の判定結果を保持することもできる。
　また、計数部３２０は、着目画素に隣接する画素の判定結果を用いているが、着目画素からのユークリッド距離が一定距離（２画素など）内の近傍画素の判定結果をさらに用いることもできる。
　図１５は、本技術の第１の実施の形態における固体撮像素子２００の動作の一例を示すタイミングチャートである。
　垂直走査回路２１０は、１行目の露光終了時のタイミングＴ４乃至Ｔ５において１行目の読出しを行わせる。また、１行目のリセットレベルの読出し期間内のタイミングＴ１３において、タイミング制御回路２５０は、制御信号ＬＡＴおよびＰｒｅ＿ＬＡＴのうちＰｒｅ＿ＬＡＴのみを供給する。
　図１６は、本技術の第１の実施の形態における次の行の固体撮像素子の動作の一例を示すタイミングチャートである。
　垂直走査回路２１０は、２行目の露光終了時のタイミングＴ５乃至Ｔ６において２行目の読出しを行わせる。また、２行目のリセットレベルの読出し期間内のタイミングＴ１３において、タイミング制御回路２５０は、制御信号ＬＡＴおよびＰｒｅ＿ＬＡＴのうちＬＡＴのみを供給する。
　このように、本技術の第２の実施の形態によれば、計数部３２０は、隣接する列に加えて、隣接する行の判定結果も用いて着目画素の信号レベルを補正するため、第１の実施の形態と比較して補正精度をさらに向上させることができる。
　＜３．移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図１７は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１７に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ(interface)１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１７の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図１８は、撮像部１２０３１の設置位置の例を示す図である。
　図１８では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図１８には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１に適用され得る。具体的には、例えば、図１の撮像装置１００は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、黒点補正の補正精度を向上させ、より見やすい撮影画像を得ることができるため、ドライバの疲労を軽減することが可能になる。
　なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
　また、上述の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、ＣＤ（Compact Disc）、ＭＤ（MiniDisc）、ＤＶＤ（Digital Versatile Disc）、メモリカード、ブルーレイディスク（Blu-ray（登録商標）Disc）等を用いることができる。
　なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
　なお、本技術は以下のような構成もとることができる。
（１）複数の画素のうち着目した着目画素の初期化により生成されたリセットレベルと前記着目画素に隣接する隣接画素の初期化により生成されたリセットレベルとの両方が所定の閾値を超えるか否かを判定する判定部と、
　前記着目画素および前記隣接画素の両方の前記リセットレベルが前記閾値を超える場合には前記着目画素の露光量に応じた信号レベルを補正する補正部と
を具備する固体撮像素子。
（２）前記判定部は、所定方向に配列された前記着目画素および前記隣接画素の両方の前記リセットレベルが前記閾値を超えるか否かを判定する
前記（１）記載の固体撮像素子。
（３）前記隣接画素は、第１の隣接画素と第２の隣接画素とを含み、
　前記着目画素と前記第１の隣接画素とは所定方向に配列され、
　前記着目画素と前記第２の隣接画素とは所定方向に垂直な方向に配列され、
　前記判定部は、前記第１および第２の隣接画素の少なくとも一方と前記着目画素との両方の前記リセットレベルが前記閾値を超えるか否かを判定する
前記（１）または（２）に記載の固体撮像素子。
（４）前記リセットレベルとスロープ状に変化する参照信号とを比較して比較結果を出力する比較器と、
　前記着目画素の前記比較結果と当該比較結果の反転結果とのいずれかを前記閾値に応じた所定のタイミングで前記着目画素の判定結果として保持する保持部と
をさらに保持し、
　前記判定部は、前記隣接画素の判定結果をさらに取得し、前記着目画素および前記隣接画素の両方の前記判定結果が所定値であるか否かを判定する
前記（１）から（３）のいずれかに記載の固体撮像素子。
（５）前記保持部は、前記隣接画素の前記比較結果と当該比較結果の反転結果とのいずれかを前記所定のタイミングで前記隣接画素の前記判定結果としてさらに保持する前記（４）記載の固体撮像素子。
（６）前記補正部は、前記信号レベルを所定コードに補正する
前記（１）から（５）のいずれかに記載の固体撮像素子。
（７）前記補正された信号レベルと前記着目画素の前記リセットレベルとの差分を求める演算部をさらに具備する
前記（１）乃至（６）のいずれかに記載の固体撮像素子。
（８）複数の画素のうち着目した着目画素の初期化により生成されたリセットレベルと前記着目画素に隣接する隣接画素の初期化により生成されたリセットレベルとの両方が所定の閾値を超えるか否かを判定する判定部と、
　前記着目画素および前記隣接画素の両方の前記リセットレベルが前記閾値を超える場合には前記着目画素の露光量に応じた信号レベルを補正する補正部と、
　前記リセットレベルおよび前記信号レベルの差分である画素信号を処理する処理部と
を具備する撮像装置。
（９）複数の画素のうち着目した着目画素の初期化により生成されたリセットレベルと前記着目画素に隣接する隣接画素の初期化により生成されたリセットレベルとの両方が所定の閾値を超えるか否かを判定する判定手順と、
　前記着目画素および前記隣接画素の両方の前記リセットレベルが前記閾値を超える場合には前記着目画素の露光量に応じた信号レベルを補正する補正手順と
を具備する固体撮像素子の制御方法。
　１００　撮像装置
　１１０　撮像レンズ
　１２０　記録部
　１３０　撮像制御部
　２００　固体撮像素子
　２０１　画素チップ
　２０２　回路チップ
　２１０　垂直走査回路
　２２０　画素アレイ部
　２２１　画素
　２３０　ＤＡＣ
　２４０　読出し電流制御部
　２５０　タイミング制御回路
　２５１　タイミングジェネレータ
　２５２　クロックジェネレータ
　２６０　水平走査回路
　３００　カラム信号処理部
　３１０　ＡＤ変換器
　３１１　比較器
　３２０計数部
　３２１　インバータ
　３２２、３２４　ラッチ回路
　３２３　カウンタ
　３３０　判定部
　３３１、３４２　ＡＮＤ（論理積）ゲート
　３３２　ＯＲ（論理和）ゲート
　３４０　補正部
　３４１　ＮＡＮＤ（否定論理積）ゲート
　３５０　メモリ
　３６０　出力部
　３７０　デジタル演算部
　３８０　インターフェース部
　１２０３１　撮像部

Claims (9)

  1. 　複数の画素のうち着目した着目画素の初期化により生成されたリセットレベルと前記着目画素に隣接する隣接画素の初期化により生成されたリセットレベルとの両方が所定の閾値を超えるか否かを判定する判定部と、
    　前記着目画素および前記隣接画素の両方の前記リセットレベルが前記閾値を超える場合には前記着目画素の露光量に応じた信号レベルを補正する補正部と
    を具備する固体撮像素子。
  2. 　前記判定部は、所定方向に配列された前記着目画素および前記隣接画素の両方の前記リセットレベルが前記閾値を超えるか否かを判定する
    請求項１記載の固体撮像素子。
  3. 　前記隣接画素は、第１の隣接画素と第２の隣接画素とを含み、
    　前記着目画素と前記第１の隣接画素とは所定方向に配列され、
    　前記着目画素と前記第２の隣接画素とは所定方向に垂直な方向に配列され、
    　前記判定部は、前記第１および第２の隣接画素の少なくとも一方と前記着目画素との両方の前記リセットレベルが前記閾値を超えるか否かを判定する
    請求項１記載の固体撮像素子。
  4. 　前記リセットレベルとスロープ状に変化する参照信号とを比較して比較結果を出力する比較器と、
    　前記着目画素の前記比較結果と当該比較結果の反転結果とのいずれかを前記閾値に応じた所定のタイミングで前記着目画素の判定結果として保持する保持部と
    をさらに保持し、
    　前記判定部は、前記隣接画素の判定結果をさらに取得し、前記着目画素および前記隣接画素の両方の前記判定結果が所定値であるか否かを判定する
    請求項１記載の固体撮像素子。
  5. 　前記保持部は、前記隣接画素の前記比較結果と当該比較結果の反転結果とのいずれかを前記所定のタイミングで前記隣接画素の前記判定結果としてさらに保持する請求項４記載の固体撮像素子。
  6. 　前記補正部は、前記信号レベルを所定コードに補正する
    請求項１記載の固体撮像素子。
  7. 　前記補正された信号レベルと前記着目画素の前記リセットレベルとの差分を求める演算部をさらに具備する
    請求項１記載の固体撮像素子。
  8. 　複数の画素のうち着目した着目画素の初期化により生成されたリセットレベルと前記着目画素に隣接する隣接画素の初期化により生成されたリセットレベルとの両方が所定の閾値を超えるか否かを判定する判定部と、
    　前記着目画素および前記隣接画素の両方の前記リセットレベルが前記閾値を超える場合には前記着目画素の露光量に応じた信号レベルを補正する補正部と、
    　前記リセットレベルおよび前記信号レベルの差分である画素信号を処理する処理部と
    を具備する撮像装置。
  9. 　複数の画素のうち着目した着目画素の初期化により生成されたリセットレベルと前記着目画素に隣接する隣接画素の初期化により生成されたリセットレベルとの両方が所定の閾値を超えるか否かを判定する判定手順と、
    　前記着目画素および前記隣接画素の両方の前記リセットレベルが前記閾値を超える場合には前記着目画素の露光量に応じた信号レベルを補正する補正手順と
    を具備する固体撮像素子の制御方法。
PCT/JP2019/035833 2018-11-16 2019-09-12 固体撮像素子、撮像装置、および、固体撮像素子の制御方法 WO2020100399A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-215946 2018-11-16
JP2018215946A JP2020088457A (ja) 2018-11-16 2018-11-16 固体撮像素子、撮像装置、および、固体撮像素子の制御方法

Publications (1)

Publication Number Publication Date
WO2020100399A1 true WO2020100399A1 (ja) 2020-05-22

Family

ID=70731330

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/035833 WO2020100399A1 (ja) 2018-11-16 2019-09-12 固体撮像素子、撮像装置、および、固体撮像素子の制御方法

Country Status (2)

Country Link
JP (1) JP2020088457A (ja)
WO (1) WO2020100399A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005341463A (ja) * 2004-05-31 2005-12-08 Sony Corp 固体撮像装置、欠陥補正方法
JP2008283557A (ja) * 2007-05-11 2008-11-20 Sony Corp 固体撮像装置、撮像装置
JP2009253535A (ja) * 2008-04-03 2009-10-29 Canon Inc 撮像装置
JP2009290296A (ja) * 2008-05-27 2009-12-10 Olympus Corp 撮像装置
WO2014065223A1 (ja) * 2012-10-25 2014-05-01 シャープ株式会社 固体撮像装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005341463A (ja) * 2004-05-31 2005-12-08 Sony Corp 固体撮像装置、欠陥補正方法
JP2008283557A (ja) * 2007-05-11 2008-11-20 Sony Corp 固体撮像装置、撮像装置
JP2009253535A (ja) * 2008-04-03 2009-10-29 Canon Inc 撮像装置
JP2009290296A (ja) * 2008-05-27 2009-12-10 Olympus Corp 撮像装置
WO2014065223A1 (ja) * 2012-10-25 2014-05-01 シャープ株式会社 固体撮像装置

Also Published As

Publication number Publication date
JP2020088457A (ja) 2020-06-04

Similar Documents

Publication Publication Date Title
WO2018042887A1 (ja) 測距装置、および、測距装置の制御方法
WO2020110679A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2020110537A1 (ja) 固体撮像素子、および、撮像装置
WO2020105314A1 (ja) 固体撮像素子、および、撮像装置
JP2019134271A (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
US11394913B2 (en) Solid-state imaging element, electronic device, and method for controlling correction of luminance in the solid-state imaging element
WO2020110484A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP2020072471A (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
US11196956B2 (en) Solid-state image sensor, imaging device, and method of controlling solid-state image sensor
WO2017175492A1 (ja) 画像処理装置、画像処理方法、コンピュータプログラム及び電子機器
WO2020105313A1 (ja) 固体撮像素子、および、撮像装置
WO2017169233A1 (ja) 撮像処理装置、撮像処理方法、コンピュータプログラム及び電子機器
WO2019181110A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
CN111066248A (zh) 电压转换电路、固体摄像元件及电压转换电路的控制方法
WO2020100427A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2017169274A1 (ja) 撮像制御装置、撮像制御方法、コンピュータプログラム及び電子機器
JP2021170691A (ja) 撮像素子、制御方法、および電子機器
US11451725B2 (en) Solid-state imaging element, imaging apparatus, and method for controlling solid-state imaging element
WO2020105301A1 (ja) 固体撮像素子、および、撮像装置
WO2020137198A1 (ja) 固体撮像素子および撮像装置
WO2020100399A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2017122395A1 (ja) 画像データ処理回路および撮像回路
WO2020090311A1 (ja) 固体撮像素子
WO2020021826A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
CN111742546A (zh) 放大电路、摄像装置和放大电路的控制方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19884878

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19884878

Country of ref document: EP

Kind code of ref document: A1