WO2020073448A1 - 显示面板及其制作方法 - Google Patents

显示面板及其制作方法 Download PDF

Info

Publication number
WO2020073448A1
WO2020073448A1 PCT/CN2018/117990 CN2018117990W WO2020073448A1 WO 2020073448 A1 WO2020073448 A1 WO 2020073448A1 CN 2018117990 W CN2018117990 W CN 2018117990W WO 2020073448 A1 WO2020073448 A1 WO 2020073448A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
region
area
photodiode
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2018/117990
Other languages
English (en)
French (fr)
Inventor
卓恩宗
杨凤云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Chongqing HKC Optoelectronics Technology Co Ltd
Original Assignee
HKC Co Ltd
Chongqing HKC Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd, Chongqing HKC Optoelectronics Technology Co Ltd filed Critical HKC Co Ltd
Priority to US16/328,787 priority Critical patent/US10840276B2/en
Publication of WO2020073448A1 publication Critical patent/WO2020073448A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/026—Wafer-level processing

Definitions

  • the present application relates to the field of electronic technology, in particular to a display panel and a manufacturing method thereof.
  • the embodiments of the present application provide a display panel and a manufacturing method thereof, which can achieve the purposes of reducing the photomask and saving the manufacturing cost.
  • the embodiments of the present application provide a method for manufacturing a display panel.
  • the method includes:
  • the photoresist layer is divided into a first region on one side of the gate and a second region on the other side;
  • a pixel electrode is formed at the first electrode via and the second electrode via.
  • the providing a layer of substrate, and forming the gate on the substrate includes:
  • a first metal layer is covered on the substrate, and the first metal layer is etched through a first photomask to form a gate.
  • forming a second through hole exposing the photodiode layer through the groove portion includes:
  • the photoresist layer on the surface of the first area is processed by the multi-transmissivity half-tone mask M to make the groove portion conductive to form a second through hole exposing the photodiode layer.
  • the multi-transmission half-tone mask M forms a groove on the photoresist layer directly above the gate and a first channel above the middle region of the substrate Holes, including:
  • the multi-transmission halftone mask M is linearly changed at the junction of each section of different transmissivity.
  • the photodiode of the photodiode layer is a P-I-N junction photodiode.
  • an embodiment of the present application provides a method for manufacturing a display panel.
  • the method includes:
  • the photoresist layer is divided into a first region on one side of the gate and a second region on the other side through the first through hole;
  • the multi-transmittance half-tone mask has a linear change in the transmissivity at the junction of each section of different transmissivity.
  • the multi-transmission halftone mask M is divided into 7 regions M1-M7, and arranged in the order of M1-M7, wherein the M1 region and the M5 region are completely penetrated,
  • the M2 area, the M3 area and the M4 area have a certain penetration rate, and the penetration rate of the M3 area is greater than the penetration rates of the M2 area and the M4 area, the M2 area and the M4 area
  • the transmittance is the same, and the transmittance of the M6 area is zero.
  • an embodiment of the present application provides a display panel, including:
  • the grid is located on the surface of the substrate, and the grid is covered with a gate insulating layer;
  • a semiconductor layer on the gate insulating layer which includes a first region semiconductor layer in a first region above the gate and a second region in a second region spaced from the first region Regional semiconductor layer;
  • a contact layer the contact layer is located on the semiconductor layer of the first region and the second region, the contact layer of the first region is divided into a source contact layer in contact with the source electrode on the upper surface, and a drain A drain contact layer where the electrodes are in contact, the source electrode and the drain electrode are in contact with the semiconductor layer through the source contact layer and the drain contact layer, and above the contact layer in the second region Covered with a second metal layer and a photodiode layer in turn;
  • a pixel electrode which covers the surface of the passivation layer, and is connected to the drain electrode and the photodiode layer through the via hole.
  • the manufacturing method of the display panel of the embodiment of the present application divides the photoresist layer into a first area on one side of the gate and a second area on the other side by using a multi-transmission halftone mask
  • the photomask of the manufacturing process of the diode array is integrated with the second photomask in the manufacturing process of the display panel, thereby achieving the purpose of reducing the photomask and saving the manufacturing cost.
  • FIG. 1 is a schematic flowchart of a method for manufacturing a display panel provided by an embodiment of this application;
  • FIG. 2 is a schematic diagram of the first stage in step 101 of the method for manufacturing a display panel provided by an embodiment of the present application;
  • FIG. 3 is a schematic diagram of the second stage in step 101 of the method for manufacturing a display panel provided by an embodiment of the present application;
  • FIG. 4 is a schematic diagram of step 102 of the method for manufacturing a display panel and a corresponding multi-transmission halftone mask according to an embodiment of the present application;
  • step 103 of the method for manufacturing a display panel provided by an embodiment of the present application.
  • step 104 of the method for manufacturing a display panel provided by an embodiment of the present application
  • step 105 of the method for manufacturing a display panel provided by an embodiment of the present application.
  • step 106 of the method for manufacturing a display panel provided by an embodiment of the present application.
  • FIG. 9 is a schematic diagram of steps 107 and 108 of the method for manufacturing a display panel provided by an embodiment of the present application.
  • step 109 of the method for manufacturing a display panel provided by an embodiment of the present application.
  • FIG. 11 is a schematic structural diagram of a display panel provided by an embodiment of this application.
  • FIG. 12 is a schematic diagram of a multi-transmission halftone mask of a display panel provided by an embodiment of the present application.
  • FIG. 1 is a schematic flowchart of a method for manufacturing a display panel according to Embodiment 1 of the present application. As shown in the figure, the method includes the following steps S101 to S110:
  • Step S101 As shown in FIGS. 2 and 3, a layer of substrate 100 is provided, and a gate 200 is formed on the substrate 100.
  • the first metal layer 20 is covered on the substrate 100.
  • the first metal layer 20 is etched through a first photomask (not shown) process to form the gate 200.
  • Step S102 As shown in FIG. 4, the gate insulating layer 300, the semiconductor layer 400, the contact layer 500, the second metal layer 600, the photodiode layer 700 are sequentially covered on the gate 200, and the surface of the photodiode layer 700 is covered with light Ohmic layer 800.
  • Step S103 As shown in FIG. 5, a groove 810 directly above the gate 200 and a first through hole 820 located above the middle area of the substrate 100 are formed on the photoresist layer 800 through the multi-transmission halftone mask M Through the first through hole 820, the photoresist layer 800 is divided into a first region 110 on one side of the gate 200 and a second region 120 on the other side.
  • the multi-transmittance halftone mask M is divided into 7 regions M1-M7, and arranged in the order of M1-M7.
  • the M1, M5 and M7 areas are completely penetrated.
  • the M5 region is provided in the middle of the multi-transmissivity halftone mask M, and is arranged to form a first through hole 820 located above the middle region of the substrate 100.
  • the M1 and M7 regions are respectively provided at both ends of the multi-transmission half-tone mask M, and are set to remove the edge portion of the photoresist layer 800 during the mask process.
  • the M2 area, M3 area and M4 area are provided between the M1 area and the M5 area.
  • the M2 and M4 areas have a certain penetration rate and the same penetration rate.
  • the transmittance of the M2 and M4 areas is smaller than that of the M3 area.
  • the M2 region, the M3 region, and the M4 region correspond to the gate 200, wherein the M3 region corresponds to the gate 200 directly above.
  • the M3 region and the M2 and M4 regions are provided as the first region 110 formed on the side of the gate 200 and the groove 810 directly above the gate 200.
  • the M6 region has a transmittance of 0, which is set to form a second region 120 on the other side of the gate 200.
  • the edge portion of the photoresist layer 800 is removed together, and it is set to form the first region 110 and the second region 120.
  • Step S104 As shown in FIG. 6, the area not covered by the photoresist layer 800 is etched until the gate insulating layer 300 is exposed.
  • Step S105 As shown in FIG. 7, a second through hole 830 exposing the photodiode layer 700 is formed in the conductive groove 810.
  • the photoresist layer 800 on the surface of the first region 110 is processed by the multi-transmission half-tone mask M to make the groove 810 conductive to form a second through hole 830 exposing the photodiode layer 700.
  • the photodiode of the photodiode layer 700 may be a P-I-N junction photodiode.
  • Step S106 As shown in FIG. 8, the second through hole 830 is etched until the semiconductor layer 400 is exposed to form the source electrode 610 and the drain electrode 620 that are in contact with the semiconductor layer 400 through the contact layer 500.
  • Step S107 As shown in FIG. 9, the remaining photoresist layer 800 in the first region 110 and the photodiode layer 700 in the first region 110 are removed.
  • Step S108 As shown in FIG. 9, the photoresist layer 800 in the second region 120 is removed, and the exposed surface above the substrate 100 is covered with the passivation layer 900.
  • Step S109 As shown in FIG. 10, a first electrode via 910 corresponding to the drain 620 and a second electrode via 920 corresponding to the photodiode layer 700 are formed on the surface of the passivation layer 900.
  • a predetermined position of the passivation layer 900 is etched through a third photomask (not shown in the figure) until the drain 620 and the photodiode layer 700 are exposed to form the outside leading to the drain 620 and the photodiode layer
  • the through hole 700 corresponds to the first electrode via 910 corresponding to the drain 620 and the second electrode via 920 corresponding to the photodiode layer 700.
  • Step S110 As shown in FIG. 11, a pixel electrode 999 is formed at the first electrode via 910 and the second electrode via 920.
  • a transparent electrode layer (not shown) is covered on the surface of the passivation layer 900, and the transparent electrode layer passes through the first electrode via 910 and the second electrode via 920 to contact the drain 620 and the photodiode layer 700, respectively
  • the pixel electrode 999 is formed by etching on the transparent electrode layer through a fourth mask (not shown).
  • the photoresist layer 800 is divided into a first region 110 on one side of the gate 200 and a second region 120 on the other side.
  • the photomask of the manufacturing process is integrated with the second photomask in the manufacturing process of the display panel, thereby achieving the purpose of reducing the photomask and saving the manufacturing cost.
  • the multi-transmittance half-tone mask M has a linear change in transmissivity at the junction of each section of different transmissivity.
  • the penetration rate of the M2 region and the M3 region is different, and the linear change of the penetration rate at the junction can make the exposure
  • the edge of the rear photoresist layer pattern has an oblique cross section with a narrow width and a wide upper side. In this way, when the material layer under the photoresist layer 800 is etched, the concave state of the etched cross section can be compensated. The layer edge plays a role in compensating and protecting the etched cross section of the material layer.
  • a display panel 10 provided by an embodiment of the present application includes a substrate 100, a gate 200, a gate insulating layer 300, a semiconductor layer 400, a contact layer 500, a source 610, a drain 620, and a The bimetal layer 600, the photodiode layer 700, the passivation layer 900 and the pixel electrode 999.
  • the gate 200 is located on the surface of the substrate 100.
  • the gate insulating layer 300 is covered on the gate 200.
  • the semiconductor layer 400 is located on the gate insulating layer 300 and includes a first region semiconductor layer in the first region 110 above the gate 200 and a second region semiconductor layer in the second region 120 spaced from the first region 110.
  • the contact layer 500 is located on the semiconductor layer 400 of the first region 110 and the second region 120.
  • the contact layer 500 of the first region 110 is divided into a source contact layer 510 which is in contact with the upper surface source electrode 610, and a drain contact layer 520 which is in contact with the upper surface drain electrode 620.
  • the source electrode 610 and the drain electrode 620 are in contact with the semiconductor layer 400 through the source contact layer 510 and the drain contact layer 520, respectively.
  • the second layer 120 is sequentially covered with the second metal layer 600 and the photodiode layer 700 above the contact layer 500.
  • the passivation layer 900 covers all exposed surfaces above the substrate 100.
  • the surface of the passivation layer 900 is provided with via holes leading to the drain 620 and the photodiode layer 700.
  • the pixel electrode 999 covers the surface of the passivation layer 900 and is connected to the drain electrode 620 and the photodiode layer 700 through the via hole.
  • the source electrode 610, the drain electrode 620, and the photodiode layer 700 are formed by a multi-transmission halftone mask M.
  • the photoresist layer 800 is divided into a first region on one side of the gate and a second region on the other side, and the light of the photodiode array process
  • the mask is integrated with the second mask in the manufacturing process of the display panel 10, so as to achieve the purpose of reducing the mask and saving the manufacturing cost.
  • the multi-transmittance half-tone mask M has a linear change in transmissivity at the junction of each section of different transmissivity.
  • the penetration rate of the M2 region and the M3 region is different, and the linearly varying penetration rate of the junction can make the exposure
  • the edge of the rear photoresist layer pattern has an oblique cross section with a narrow upper and lower width. In this way, when the material layer under the photoresist layer is etched, the indentation of the etched cross section can be compensated for. The edge plays a role in compensating and protecting the etched cross section of the material layer.
  • the via hole leading to the drain electrode 620 formed on the surface of the passivation layer 900 is the first electrode via hole 910, and the via hole leading to the photodiode layer 700 is the second electrode via hole 920.
  • the photodiode of the photodiode layer 700 may be a P-I-N junction photodiode.

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请提供一种显示面板及其制作方法，包括：使用多穿透率的半色调光罩在光阻层上形成栅极正上方的凹槽和基板上方的第一通孔，第一通孔将光阻层分成在第一区域和第二区域。

Description

显示面板及其制作方法 技术领域
本申请涉及电子技术领域，尤其涉及一种显示面板及其制作方法。
背景技术
在现如今社会，显示面板无处不在，不论是电视、电脑、智能手机等，都离不开显示面板的支撑。在显示面板中，薄膜晶体管的制作和光电二极管的制作均采用相应的光罩制程，而制作光罩耗费时间，且价格昂贵，所以，如何减少光罩和降低制程成本一直是本领域技术人员亟需解决的技术问题。
发明内容
有鉴于此，本申请实施例提供一种显示面板及其制作方法，可达到减少光罩，节约制程成本的目的。
一方面，本申请实施例提供了一种显示面板制作方法，该方法包括：
提供一层基板，在所述基板上形成栅极；
在所述栅极上依次覆盖栅极绝缘层、半导体层、接触层、第二金属层、光电二极管层，并在所述光电二极管层表面覆盖光阻层；
通过多穿透率的半色调光罩在所述光阻层上形成位于所述栅极正上方的凹槽和位于所述基板中间区域上方的第一通孔，通过所述第一通孔将光阻层分割成在所述栅极一侧的第一区域和另一侧的第二区域；
对未被所述光阻层覆盖的区域进行蚀刻至暴露出所述栅极绝缘层；
导通所述凹槽部位形成暴露所述光电二极管层的第二通孔；
对所述第二通孔处进行蚀刻直至暴露出所述半导体层，以形成通过所述接 触层与半导体层相接触的源极和漏极；
去除所述第一区域剩余的光阻层以及所述第一区域的所述光电二极管层；
去除所述第二区域的所述光阻层，并在所述基板上方裸露的表面覆盖钝化层；
在所述钝化层表面形成对应所述漏极的第一电极过孔和对应所述光电二极管层的第二电极过孔；
在所述第一电极过孔和所述第二电极过孔处形成像素电极。
在其中一个实施例中，所述提供一层基板，在所述基板上形成栅极包括：
在所述基板上覆盖第一金属层，通过第一道光罩对所述第一金属层进行蚀刻以形成栅极。
在其中一个实施例中，所述导通所述凹槽部位形成暴露所述光电二极管层的第二通孔包括：
通过所述多穿透率的半色调光罩M对第一区域表面的所述光阻层进行处理，让所述凹槽部位导通以形成暴露出所述光电二极管层的第二通孔。
在其中一个实施例中，所述通过多穿透率的半色调光罩M在所述光阻层上形成位于所述栅极正上方的凹槽和位于所述基板中间区域上方的第一通孔，包括：
去除所述光阻层的边缘部分。
在其中一个实施例中，所述多穿透率的半色调光罩M在不同穿透率的每段区域相连处，穿透率成线性变化。
在其中一个实施例中，所述光电二极管层的光电二极管为P-I-N结光电二极管。
另一方面，本申请实施例提供了一种显示面板制作方法，该方法包括：
在所述基板上覆盖第一金属层，通过第一道光罩对所述第一金属层进行蚀 刻以形成栅极；
在所述栅极上依次覆盖栅极绝缘层、半导体层、接触层、第二金属层、光电二极管层，并在所述光电二极管层表面覆盖光阻层；
通过多穿透率的半色调光罩在所述光阻层上形成位于所述栅极正上方的凹槽和位于所述基板中间区域上方的第一通孔，并去除光阻层的边缘部分，通过所述第一通孔将光阻层分割成在所述栅极一侧的第一区域和另一侧的第二区域；
对未被所述光阻层覆盖的区域进行蚀刻至暴露出所述栅极绝缘层；
通过所述多穿透率的半色调光罩对第一区域表面的所述光阻层进行处理，让所述凹槽部位导通以形成暴露出所述光电二极管层的第二通孔；
对所述第二通孔处进行蚀刻直至暴露出所述半导体层，以形成通过所述接触层与半导体层相接触的源极和漏极；
去除所述第一区域剩余的光阻层以及所述第一区域的所述光电二极管层；
去除所述第二区域的所述光阻层，并在所述基板上方裸露的表面覆盖钝化层；
在所述钝化层表面形成对应所述漏极的第一电极过孔和对应所述光电二极管层的第二电极过孔；
在所述钝化层表面覆盖透明电极层，所述透明电极层穿过所述第一电极过孔和所述第二电极过孔分别与所述漏极和所述光电二极管层接触，通过第四道光罩在所述透明电极层上蚀刻形成像素电极；
所述多穿透率的半色调光罩在不同穿透率的每段区域相连处穿透率成线性变化。
在其中一个实施例中，所述多穿透率的半色调光罩M分为M1-M7的7个区域，且按照M1-M7的顺序依次排列，其中M1区域、M5区域为完全穿透， M2区域、M3区域和M4区域具有一定的穿透率，且所述M3区域的穿透率大于所述M2区域和所述M4区域的穿透率，所述M2区域和所述M4区域的穿透率相同，所述M6区域的穿透率为零。
又一方面，本申请实施例提供了一种显示面板，包括：
基板；
栅极，位于所述基板表面，所述栅极上覆盖有栅极绝缘层；
半导体层，所述半导体层位于所述栅极绝缘层上，其包括位于所述栅极上方第一区域的第一区域半导体层和位于与所述第一区域相间隔的第二区域的第二区域半导体层；
接触层，所述接触层位于所述第一区域和第二区域的半导体层上，所述第一区域的接触层分为与上表面源极相接触的源极接触层，以及与上表面漏极相接触的漏极接触层，所述源极和所述漏极分别通过所述源极接触层和所述漏极接触层与所述半导体层相接触，所述第二区域的接触层上方依次覆盖有第二金属层和光电二极管层；
钝化层，覆盖于所述基板上方所有裸露的表面，所述钝化层表面开设有通向所述漏极和所述光电二极管层的过孔；
像素电极，所述像素电极覆盖在所述钝化层表面，并通过所述过孔与所述漏极和所述光电二极管层相连。
本申请实施例的显示面板的制作方法，通过使用一道多穿透率的半色调光罩，将光阻层分割成在栅极一侧的第一区域和另一侧的第二区域，将光电二极管阵列的制程的光罩与显示面板的制作工艺中第二道光罩相融合，从而达到了减少光罩，节约制程成本的目的。
附图说明
为了更清楚地说明本申请实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的显示面板制作方法的示意流程图；
图2为本申请实施例提供的显示面板制作方法的步骤101中第一阶段的示意图；
图3为本申请实施例提供的显示面板制作方法的步骤101中第二阶段的示意图；
图4为本申请实施例提供的显示面板制作方法的步骤102及对应多穿透率半色调光罩的示意图；
图5为本申请实施例提供的显示面板制作方法的步骤103的示意图；
图6为本申请实施例提供的显示面板制作方法的步骤104的示意图；
图7为本申请实施例提供的显示面板制作方法的步骤105的示意图；
图8为本申请实施例提供的显示面板制作方法的步骤106的示意图；
图9为本申请实施例提供的显示面板制作方法的步骤107和108的示意图；
图10为本申请实施例提供的显示面板制作方法的步骤109的示意图；
图11为本申请实施例提供的显示面板的结构示意图；
图12为本申请实施例提供的显示面板的多穿透率半色调光罩的示意图。
附图标号说明：
10   显示面板
100  基板
110  第一区域
120  第二区域
20   第一金属层
200  栅极
300  栅极绝缘层
400  半导体层
500  接触层
600  第二金属层
610  源极
620  漏极
700  光电二极管层
800  光阻层
810  凹槽
820  第一通孔
830  第二通孔
900  钝化层
910  第一电极过孔
920  第二电极过孔
999  像素电极
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包 含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
参见图1，其为本申请实施例一提供的一种显示面板制作方法的示意流程图，如图所示，该方法包括以下步骤S101～S110：
步骤S101：如图2和图3所示，提供一层基板100，在基板100上形成栅极200。
具体地，在步骤S101的第一阶段，如图2所示，在基板100上覆盖第一金属层20。在步骤S101的第二阶段，如图3所示，通过第一道光罩(未在图中示出)制程对第一金属层20进行蚀刻以形成栅极200。
步骤S102：如图4所示，在栅极200上依次覆盖栅极绝缘层300、半导体层400、接触层500、第二金属层600、光电二极管层700，并在光电二极管层700表面覆盖光阻层800。
步骤S103：如图5所示，通过多穿透率的半色调光罩M在光阻层800上形成位于栅极200正上方的凹槽810和位于基板100中间区域上方的第一通孔820，通过第一通孔820将光阻层800分割成在栅极200一侧的第一区域110和另一侧的第二区域120。
具体地，参见图5和图12所示，多穿透率的半色调光罩M分为M1-M7的7个区域，且按照M1-M7的顺序依次排列。其中M1、M5和M7区域为完全穿透。M5区域设置于多穿透率的半色调光罩M的中间位置，设置为形成位于基板100中间区域上方的第一通孔820。M1和M7区域分别设置于多穿透率的半色调光罩M的两端，在光罩制程中设置为去除光阻层800的边缘部分。
M2区域、M3区域和M4区域设置于M1区域和M5区域之间。M2和M4区域具有一定的穿透率且穿透率相同。M2和M4区域的穿透率小于M3区域的 穿透率。M2区域、M3区域和M4区域对应于栅极200，其中M3区域对应于栅极200正上方。M3区域和M2、M4区域设置为形成在栅极200一侧的第一区域110和位于栅极200正上方的凹槽810。M6区域穿透率为0，其设置为形成位于栅极200另一侧的第二区域120。
具体地，在形成位于基板100中间区域上方的第一通孔820时，一并去除光阻层800的边缘部分，设置为形成第一区域110和第二区域120。
步骤S104：如图6所示，对未被光阻层800覆盖的区域进行蚀刻至暴露出栅极绝缘层300。
步骤S105：如图7所示，导通凹槽810部位形成暴露光电二极管层700的第二通孔830。
具体地，通过多穿透率的半色调光罩M对第一区域110表面的光阻层800进行处理，让凹槽810部位导通以形成暴露出光电二极管层700的第二通孔830。在一个实施例中，光电二极管层700的光电二极管可以为P-I-N结光电二极管。
步骤S106：如图8所示，对第二通孔830处进行蚀刻直至暴露出半导体层400，以形成通过接触层500与半导体层400相接触的源极610和漏极620。
步骤S107：如图9所示，去除第一区域110剩余的光阻层800以及第一区域110的光电二极管层700。
步骤S108：如图9所示，去除第二区域120的光阻层800，并在基板100上方裸露的表面覆盖钝化层900。
步骤S109：如图10所示，在钝化层900表面形成对应漏极620的第一电极过孔910和对应光电二极管层700的第二电极过孔920。
具体地，通过第三道光罩(图中未示出)对钝化层900的预定位置进行蚀刻，直至暴露出漏极620和光电二极管层700，以形成外部通向漏极620和光电二极管层700的通孔，即对应漏极620的第一电极过孔910和对应光电二极管 层700的第二电极过孔920。
步骤S110：如图11所示，在第一电极过孔910和第二电极过孔920处形成像素电极999。
具体地，在钝化层900表面覆盖透明电极层(图中未示出)，透明电极层穿过第一电极过孔910和第二电极过孔920分别与漏极620和光电二极管层700接触，通过第四道光罩(图中未示出)在透明电极层上蚀刻形成像素电极999。
具体地，通过使用一道多穿透率的半色调光罩M，将光阻层800分割成在栅极200一侧的第一区域110和另一侧的第二区域120，将光电二极管阵列的制程的光罩与显示面板的制作工艺中第二道光罩相融合，从而达到了减少光罩，节约制程成本的目的。
进一步地，多穿透率的半色调光罩M在不同穿透率的每段区域相连处穿透率成线性变化。
具体地，如图12所示，在每区段的连接处，如M2和M3区域的连接处，M2区域和M3区域的穿透率不一样，连接处采用线性变化的穿透率可以使曝光后的光阻层图案的边缘成上窄下宽的倾斜截面，如此，在对光阻层800下方的材料层进行蚀刻时，可对出现的蚀刻截面内凹情况进行补偿，倾斜截面的光阻层边缘对材料层的蚀刻截面起到一个补偿保护的作用。
参见图11所示，为本申请实施例提供的一种显示面板10，包括基板100、栅极200、栅极绝缘层300、半导体层400、接触层500、源极610、漏极620、第二金属层600、光电二极管层700、钝化层900以及像素电极999。栅极200位于基板100表面。栅极200上覆盖有栅极绝缘层300。半导体层400位于栅极绝缘层300上，其包括位于栅极200上方第一区域110的第一区域半导体层和位于与第一区域110相间隔的第二区域120的第二区域半导体层。接触层500位于第一区域110和第二区域120的半导体层400上。第一区域110的接触层 500分为与上表面源极610相接触的源极接触层510，以及与上表面漏极620相接触的漏极接触层520。源极610和漏极620分别通过源极接触层510和漏极接触层520与半导体层400相接触。第二区域120的接触层500上方依次覆盖有第二金属层600和光电二极管层700。钝化层900覆盖于基板100上方所有裸露的表面。钝化层900表面开设有通向漏极620和光电二极管层700的过孔。像素电极999覆盖在钝化层900表面，并通过过孔与漏极620和光电二极管层700相连。源极610、漏极620和光电二极管层700通过一道多穿透率半色调光罩M形成。
具体地，通过使用一道多穿透率的半色调光罩M，将光阻层800分割成在栅极一侧的第一区域和另一侧的第二区域，将光电二极管阵列的制程的光罩与显示面板10的制作工艺中第二道光罩相融合，从而达到了减少光罩，节约制程成本的目的。
进一步地，多穿透率的半色调光罩M在不同穿透率的每段区域相连处穿透率成线性变化。
具体地，如图12所示，在每区段的连接处，如M2和M3区域的连接处，M2区域和M3区域的穿透率不一样，连接处采用线性变化的穿透率可以使曝光后的光阻层图案的边缘成上窄下宽的倾斜截面，如此，在对光阻层下方的材料层进行蚀刻时，可对出现的蚀刻截面内凹情况进行补偿，倾斜截面的光阻层边缘对材料层的蚀刻截面起到一个补偿保护的作用。
具体地，参见图10，钝化层900表面开设的通向漏极620的过孔为第一电极过孔910，通向光电二极管层700的过孔为第二电极过孔920。
具体地，光电二极管层700的光电二极管可以为P-I-N结光电二极管。
在本申请所提供的几个实施例中，应该理解到，所揭露的方法，仅仅是示意性的，可以通过其它的方式实现。
需要说明的是，本申请实施例中的步骤可以根据实际需要进行顺序调整、合并和删减。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (20)

  1. 一种显示面板制作方法，其中，包括:
    提供一层基板，在所述基板上形成栅极；
    在所述栅极上依次覆盖栅极绝缘层、半导体层、接触层、第二金属层、光电二极管层，并在所述光电二极管层表面覆盖光阻层；
    通过多穿透率的半色调光罩M在所述光阻层上形成位于所述栅极正上方的凹槽和位于所述基板中间区域上方的第一通孔，通过所述第一通孔将所述光阻层分割成在所述栅极一侧的第一区域和另一侧的第二区域；
    对未被所述光阻层覆盖的区域进行蚀刻至暴露出所述栅极绝缘层；
    导通所述凹槽部位形成暴露所述光电二极管层的第二通孔；
    对所述第二通孔处进行蚀刻直至暴露出所述半导体层，以形成通过所述接触层与所述半导体层相接触的源极和漏极；
    去除所述第一区域剩余的所述光阻层以及所述第一区域的所述光电二极管层；
    去除所述第二区域的所述光阻层，并在所述基板上方裸露的表面覆盖钝化层；
    在所述钝化层表面形成对应所述漏极的第一电极过孔和对应所述光电二极管层的第二电极过孔；
    在所述第一电极过孔和所述第二电极过孔处形成像素电极。
  2. 根据权利要求1所述的显示面板的制作方法，其中，所述提供一层基板，在所述基板上形成栅极包括：
    在所述基板上覆盖第一金属层，通过第一道光罩对所述第一金属层进行蚀刻以形成栅极。
  3. 根据权利要求1所述的显示面板的制作方法，其中，所述导通所述凹槽部位形成暴露所述光电二极管层的第二通孔包括：
    通过所述多穿透率的半色调光罩M对第一区域表面的所述光阻层进行处理，让所述凹槽部位导通以形成暴露出所述光电二极管层的第二通孔。
  4. 根据权利要求1所述的显示面板的制作方法，其中，所述通过多穿透率的半色调光罩M在所述光阻层上形成位于所述栅极正上方的凹槽和位于所述基板中间区域上方的第一通孔，包括：
    去除所述光阻层的边缘部分。
  5. 根据权利要求4所述的显示面板的制作方法，其中，所述多穿透率的半色调光罩M分为M1-M7的7个区域，其中M1区域和M7区域为完全穿透，且分别设置于所述多穿透率的半色调光罩M的两端，设置为去除所述光阻层的边缘部分。
  6. 根据权利要求5所述的显示面板的制作方法，其中，所述多穿透率的半色调光罩M包括设置于中间位置的M5区域，所述M5区域为完全穿透，设置为形成位于所述基板中间区域上方的第一通孔。
  7. 根据权利要求6所述的显示面板的制作方法，其中，所述多穿透率的半色调光罩M包括设置于所述M1区域和所述M5区域之间的M2区域、M3区域和M4区域，所述M2区域、所述M3区域和所述M4区域具有一定的穿透率，所述M2区域、所述M3区域和所述M4区域对应于所述栅极，设置为形成所述第一区域。
  8. 根据权利要求7所述的显示面板的制作方法，其中，所述M3区域对应于所述栅极正上方，所述M2区域和所述M4区域设置于所述M3区域两侧，且所述M3区域的穿透率大于所述M2区域和所述M4区域的穿透率，所述M3区域设置为形成位于栅极正上方的凹槽。
  9. 根据权利要求8所述的显示面板的制作方法，其中，所述M2区域和所述M4区域的穿透率相同。
  10. 根据权利要求6所述的显示面板的制作方法，其中，所述多穿透率的半色调光罩M还包括设置于所述M5区域和所述M7区域之间的M6区域，所述M6区域的穿透率为零，设置为形成位于所述栅极另一侧的第二区域。
  11. 根据权利要求1所述的显示面板的制作方法，其中，所述光电二极管层的光电二极管为P-I-N结光电二极管。
  12. 根据权利要求1所述的显示面板的制作方法，其中，所述在所述钝化层 表面形成对应所述漏极的第一电极过孔和对应所述光电二极管层的第二电极过孔包括：
    通过第三道光罩对所述钝化层的预定位置进行蚀刻，直至暴露出所述漏极和所述光电二极管层，以形成外部通向所述漏极和所述光电二极管层的通孔。
  13. 根据权利要求1所述的显示面板的制作方法，其中，所述在所述第一电极过孔和所述第二电极过孔处形成像素电极包括：
    在所述钝化层表面覆盖透明电极层，所述透明电极层穿过所述第一电极过孔和所述第二电极过孔分别与所述漏极和所述光电二极管层接触，通过第四道光罩在所述透明电极层上蚀刻形成像素电极。
  14. 根据权利要求1所述的显示面板的制作方法，其中，所述多穿透率的半色调光罩M在不同穿透率的每段区域相连处，穿透率成线性变化。
  15. 一种显示面板制作方法，其中，包括：
    在所述基板上覆盖第一金属层，通过第一道光罩对所述第一金属层进行蚀刻以形成栅极；
    在所述栅极上依次覆盖栅极绝缘层、半导体层、接触层、第二金属层、光电二极管层，并在所述光电二极管层表面覆盖光阻层；
    通过多穿透率的半色调光罩M在所述光阻层上形成位于所述栅极正上方的凹槽和位于所述基板中间区域上方的第一通孔，并去除光阻层的边缘部分，通过所述第一通孔将光阻层分割成在所述栅极一侧的第一区域和另一侧的第二区域；
    对未被所述光阻层覆盖的区域进行蚀刻至暴露出所述栅极绝缘层；
    通过所述多穿透率的半色调光罩M对第一区域表面的所述光阻层进行处理，让所述凹槽部位导通以形成暴露出所述光电二极管层的第二通孔；
    对所述第二通孔处进行蚀刻直至暴露出所述半导体层，以形成通过所述接触层与半导体层相接触的源极和漏极；
    去除所述第一区域剩余的光阻层以及所述第一区域的所述光电二极管层；
    去除所述第二区域的所述光阻层，并在所述基板上方裸露的表面覆盖钝化层；
    在所述钝化层表面形成对应所述漏极的第一电极过孔和对应所述光电二极管层的第二电极过孔；
    在所述钝化层表面覆盖透明电极层，所述透明电极层穿过所述第一电极过孔和所述第二电极过孔分别与所述漏极和所述光电二极管层接触，通过第四道光罩在所述透明电极层上蚀刻形成像素电极；
    所述多穿透率的半色调光罩M在不同穿透率的每段区域相连处穿透率成线性变化。
  16. 根据权利要求15所述的显示面板的制作方法，其中，所述多穿透率的半色调光罩M分为M1-M7的7个区域，且按照M1-M7的顺序依次排列，其中M1区域、M5区域为完全穿透，M2区域、M3区域和M4区域具有一定的穿透率，且所述M3区域的穿透率大于所述M2区域和所述M4区域的穿透率，所述M2区域和所述M4区域的穿透率相同，所述M6区域的穿透率为零。
  17. 一种显示面板，其中，包括：
    基板；
    栅极，位于所述基板表面，所述栅极上覆盖有栅极绝缘层；
    半导体层，所述半导体层位于所述栅极绝缘层上，所述半导体层包括位于所述栅极上方第一区域的第一区域半导体层和位于与所述第一区域相间隔的第二区域的第二区域半导体层；
    接触层，所述接触层位于所述第一区域和第二区域的半导体层上，所述第一区域的接触层分为与上表面源极相接触的源极接触层，以及与上表面漏极相接触的漏极接触层，所述源极和所述漏极分别通过所述源极接触层和所述漏极接触层与所述半导体层相接触，所述第二区域的接触层上方依次覆盖有第二金属层和光电二极管层；
    钝化层，覆盖于所述基板上方所有裸露的表面，所述钝化层表面开设有通向所述漏极和所述光电二极管层的过孔；
    像素电极，所述像素电极覆盖在所述钝化层表面，并通过所述过孔与所述漏极和所述光电二极管层相连。
  18. 根据权利要求17所述的显示面板，其中，所述源极、所述漏极和所述光 电二极管层通过一道多穿透率半色调光罩M形成。
  19. 根据权利要求18所述的显示面板，其中，所述多穿透率的半色调光罩M在不同穿透率的每段区域相连处穿透率成线性变化。
  20. 根据权利要求17所述的显示面板，其中，所述光电二极管层的光电二极管为P-I-N结光电二极管。
PCT/CN2018/117990 2018-10-08 2018-11-28 显示面板及其制作方法 Ceased WO2020073448A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/328,787 US10840276B2 (en) 2018-10-08 2018-11-28 Display panel and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201811169412.2A CN109300926B (zh) 2018-10-08 2018-10-08 一种显示面板及其制作方法
CN201811169412.2 2018-10-08

Publications (1)

Publication Number Publication Date
WO2020073448A1 true WO2020073448A1 (zh) 2020-04-16

Family

ID=65161860

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2018/117990 Ceased WO2020073448A1 (zh) 2018-10-08 2018-11-28 显示面板及其制作方法

Country Status (2)

Country Link
CN (1) CN109300926B (zh)
WO (1) WO2020073448A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111293080B (zh) * 2020-02-18 2024-05-31 武汉华星光电半导体显示技术有限公司 显示面板的制备方法及显示面板
CN114551481A (zh) * 2022-02-15 2022-05-27 深圳市华星光电半导体显示技术有限公司 显示面板及显示面板制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1340847A (zh) * 2000-08-29 2002-03-20 达碁科技股份有限公司 薄膜晶体管显示器的电子元件的制作方法
US20080224143A1 (en) * 2007-03-16 2008-09-18 Samsung Sdi Co., Ltd. Thin film transistor, organic light emitting diode display device having the same, flat panel display device, and semiconductor device, and methods of fabricating the same
JP2008282844A (ja) * 2007-05-08 2008-11-20 Mitsubishi Electric Corp フォトセンサーおよびその製造方法
CN102751302A (zh) * 2012-07-09 2012-10-24 上海奕瑞影像科技有限公司 微晶硅薄膜探测器制备方法及其应用
CN104900669A (zh) * 2015-05-28 2015-09-09 京东方科技集团股份有限公司 X射线探测基板及其制作方法、探测装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060127498A (ko) * 2005-06-07 2006-12-13 삼성전자주식회사 암전류를 감소시키기 위한 씨모스 이미지 센서의 제조 방법
CN105336751B (zh) * 2014-06-23 2018-06-22 上海箩箕技术有限公司 光电传感器及其制造方法
CN107300812B (zh) * 2017-05-12 2021-08-06 惠科股份有限公司 一种显示面板、显示面板的制程方法和显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1340847A (zh) * 2000-08-29 2002-03-20 达碁科技股份有限公司 薄膜晶体管显示器的电子元件的制作方法
US20080224143A1 (en) * 2007-03-16 2008-09-18 Samsung Sdi Co., Ltd. Thin film transistor, organic light emitting diode display device having the same, flat panel display device, and semiconductor device, and methods of fabricating the same
JP2008282844A (ja) * 2007-05-08 2008-11-20 Mitsubishi Electric Corp フォトセンサーおよびその製造方法
CN102751302A (zh) * 2012-07-09 2012-10-24 上海奕瑞影像科技有限公司 微晶硅薄膜探测器制备方法及其应用
CN104900669A (zh) * 2015-05-28 2015-09-09 京东方科技集团股份有限公司 X射线探测基板及其制作方法、探测装置

Also Published As

Publication number Publication date
CN109300926A (zh) 2019-02-01
CN109300926B (zh) 2020-01-21

Similar Documents

Publication Publication Date Title
JP4522660B2 (ja) 薄膜トランジスタ基板の製造方法
KR101530460B1 (ko) 박막 트랜지스터와 이를 제조하기 위한 마스크, 어레이 기판 및 디스플레이 장치
US10504943B2 (en) Method for manufacturing an array substrate motherboard
US10663820B2 (en) Display substrate, its manufacturing method, and display device
JP2012103697A (ja) アレイ基板及び液晶ディスプレイ
CN101807549B (zh) Tft-lcd阵列基板及其制造方法
US10020301B2 (en) Array substrate and manufacturing method for the same
CN103928400A (zh) 阵列基板及其制作方法、显示装置
CN108231553B (zh) 薄膜晶体管的制作方法及阵列基板的制作方法
WO2020073448A1 (zh) 显示面板及其制作方法
WO2015021712A1 (zh) 阵列基板及其制造方法和显示装置
CN100447628C (zh) 彩色滤光层的制造方法
US6391499B1 (en) Light exposure mask and method of manufacturing the same
CN104409350B (zh) 薄膜晶体管的制造方法
CN106024705A (zh) Tft基板的制作方法
JP3706033B2 (ja) 液晶用マトリクス基板の製造方法
KR100663294B1 (ko) 박막 트랜지스터 액정표시장치 제조방법
US10840276B2 (en) Display panel and method for manufacturing the same
KR100705616B1 (ko) 박막트랜지스터 액정표시장치의 제조방법
CN102830531B (zh) Tft阵列基板、制造方法及液晶显示装置
KR100476047B1 (ko) 에프.에프.에스 모드의 액정표시장치의 제조방법
JP2008216608A (ja) 薄膜トランジスタアレイ基板製造用フォトマスク及びこれを用いたアレイ基板の製造方法
JP5217558B2 (ja) 薄膜トランジスタ基板
KR100707016B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR100671521B1 (ko) 박막트랜지스터 액정표시장치의 어레이 기판 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18936498

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205N DATED 02/06/2021)

122 Ep: pct application non-entry in european phase

Ref document number: 18936498

Country of ref document: EP

Kind code of ref document: A1