WO2020040549A1 - 박막 형성 장치 및 이를 이용한 박막 형성 방법 - Google Patents

박막 형성 장치 및 이를 이용한 박막 형성 방법 Download PDF

Info

Publication number
WO2020040549A1
WO2020040549A1 PCT/KR2019/010656 KR2019010656W WO2020040549A1 WO 2020040549 A1 WO2020040549 A1 WO 2020040549A1 KR 2019010656 W KR2019010656 W KR 2019010656W WO 2020040549 A1 WO2020040549 A1 WO 2020040549A1
Authority
WO
WIPO (PCT)
Prior art keywords
thin film
space
silicon thin
substrate
gas
Prior art date
Application number
PCT/KR2019/010656
Other languages
English (en)
French (fr)
Inventor
구분회
황철주
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to US17/262,199 priority Critical patent/US20210296114A1/en
Priority to JP2021508305A priority patent/JP2021534328A/ja
Priority to CN201980050657.XA priority patent/CN112602167A/zh
Publication of WO2020040549A1 publication Critical patent/WO2020040549A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45519—Inert gas curtains
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45548—Atomic layer deposition [ALD] characterized by the apparatus having arrangements for gas injection at different locations of the reactor for each ALD half-reaction
    • C23C16/45551—Atomic layer deposition [ALD] characterized by the apparatus having arrangements for gas injection at different locations of the reactor for each ALD half-reaction for relative movement of the substrate and the gas injectors or half-reaction reactor compartments
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4584—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally the substrate being rotated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Definitions

  • the present invention relates to a thin film forming apparatus and a thin film forming method using the same. More particularly, the reaction space inside the process chamber of the thin film forming apparatus is separated to form a silicon thin film on a substrate in a first space and a plasma in a second space.
  • the present invention relates to a thin film forming apparatus and a thin film forming method using the same to improve the film quality of a silicon thin film by treating the surface of the silicon thin film formed in the first space.
  • PVD physical vapor deposition
  • a thin film manufacturing method using (CVD; Chemical Vapor Deposition), Atomic Layer Deposition (ALD), or the like is used.
  • chemical vapor deposition includes atmospheric pressure chemical vapor deposition (APCVD), low pressure chemical vapor deposition (LPCVD), and plasma enhanced chemical vapor deposition (Plasma Enhanced CVD).
  • APCVD atmospheric pressure chemical vapor deposition
  • LPCVD low pressure chemical vapor deposition
  • Pasma Enhanced CVD plasma enhanced chemical vapor deposition
  • Plasma organic chemical vapor deposition has been widely used due to its advantages and fast film formation.
  • ALD monoatomic layer deposition method
  • FIG. 1 is a flowchart illustrating a method of forming a silicon thin film according to the prior art.
  • the silicon thin film forming method includes an amorphous silicon film forming step S10, a plasma post-treatment step S20, and a purge and pumping step S30.
  • an amorphous silicon thin film is formed on a substrate in a chamber.
  • the silicon thin film is CVD or ALD by supplying a source gas of SixHy-based mono, die, and trisilane gas as a source gas on the substrate. To form.
  • the upper surface portion of the amorphous silicon film is surface-treated using nitrous oxide plasma, nitrogen monoxide plasma, ammonia plasma, or the like.
  • a purge gas is supplied to the chamber to purge and pump the inside of the chamber.
  • an amorphous silicon film forming step (S10) is performed in a chamber to form a silicon film having a desired thickness, and then the silicon film is surface treated using a plasma.
  • the present invention is to separate the reaction space inside the process chamber of the thin film forming apparatus to form a silicon thin film on the substrate in the first space and to process the surface of the silicon thin film formed in the first space by using a plasma in the second space of the silicon thin film
  • An object of the present invention is to provide a thin film forming apparatus and a thin film forming method using the same to improve the film quality.
  • the present invention is an apparatus and method that can form a uniform thin film on the pattern by removing impurities in the thin film in a trend that the pattern is complicated and the depth of the pattern is deep, and the grain size of the silicon thin film can be uniform To provide another purpose.
  • the thin film forming apparatus for solving the above object, the process chamber for providing a reaction space; A substrate support installed in the process chamber to support a substrate; a chamber lid covering an upper portion of the process chamber; And a gas injection module installed on a lower surface of the chamber lid to inject a process gas to the substrate, wherein the reaction space comprises: a first space for forming a silicon thin film on the substrate; And a second space for treating the surface of the substrate on which the silicon thin film is formed by using plasma.
  • a thin film forming method includes: forming a silicon thin film by supplying a silicon source gas onto a substrate in a first space in a process chamber; A first purge gas supplying step of supplying a first purge gas; A plasma surface treatment step of treating the surface of the silicon thin film using plasma to remove impurities in the silicon thin film or to make the grain size of the crystal of the silicon thin film uniform in a second space in the process chamber; And a second purge gas supplying step of supplying a second purge gas.
  • the thin film forming method for solving the above object, using a plasma to remove impurities contained in the surface or the natural oxide film formed on the substrate in the second space in the process chamber
  • a plasma pretreatment step of treating the substrate surface A second purge gas supplying step of supplying a second purge gas; Forming a silicon thin film by supplying a silicon source gas onto the substrate in a first space in the process chamber;
  • a second purge gas supplying step of supplying a second purge gas A plasma pretreatment step of treating the substrate surface
  • a second purge gas supplying step of supplying a second purge gas Forming a silicon thin film by supplying a silicon source gas onto the substrate in a first space in the process chamber.
  • the reaction space of the thin film forming apparatus is separated to form or grow a silicon thin film on the substrate in the first space and in the first space using plasma in the second space.
  • FIG. 1 is a flowchart illustrating a method of forming a silicon thin film according to the prior art.
  • FIG. 2 is a view for explaining the planar structure in the chamber of the thin film forming apparatus according to the present invention.
  • FIG. 3 is a schematic cross-sectional view of the chamber of part A-A of FIG. 2.
  • FIG. 4 is a flowchart illustrating a method of forming a thin film according to an embodiment of the present invention.
  • FIG. 5 is a flowchart illustrating a thin film forming method according to another exemplary embodiment of the present invention.
  • FIG. 2 is a view for explaining the planar structure in the chamber of the thin film forming apparatus according to the present invention
  • Figure 3 is a simplified view showing the cross-sectional view of the chamber of the A-A portion of FIG.
  • the thin film forming apparatus 200 includes a process chamber 210 that provides a reaction space 201, and is installed in the process chamber to support a substrate W.
  • a gas injection module 240 installed on a substrate support 220, a chamber lid 230 covering an upper portion of the process chamber 210, and a lower surface of the chamber lid 230 to inject a process gas onto the substrate W; It is provided.
  • the process chamber 210 forms a reaction space 201 together with the chamber lid 230, and accommodates the substrate support 220 and the gas injection module 240 therein.
  • the reaction space 201 includes a first space S1 for forming a silicon thin film on the substrate W and a second space S2 for treating a surface of the substrate W on which the silicon thin film is formed using plasma. It includes.
  • the substrate support part 220 supports the plurality of substrates W and rotates about the lower rotation axis 222 to position the substrates in the first space S1 and the second space S2.
  • the first space S1 corresponds to a silicon formation region in which a silicon thin film is formed on the substrate W by chemical vapor deposition (CVD), atomic layer deposition (ALD), or selectively epitaxial growth.
  • CVD chemical vapor deposition
  • ALD atomic layer deposition
  • selectively epitaxial growth
  • the second space S2 may be formed in a plasma processing region in which a silicon thin film formed on the substrate W is exposed to a plasma of an inert gas to remove impurities in the silicon thin film or to uniform grain size of the silicon thin film. Yes.
  • An upper portion of the substrate support 220 and a lower portion of the chamber lid 230 are provided with a gas injection module 240 for injecting a process gas to the substrate.
  • the gas injection module 240 includes source gas injection units 241 to 245, a plasma gas injection unit 246, and purge gas injection units 247 and 248.
  • the source gas injection units 241 to 245 inject a silicon source gas into the substrate W in the first space S1 to form a silicon thin film on the substrate W.
  • a carrier gas such as hydrogen, argon, or nitrogen may be introduced together with the silicon source gas in addition to the silicon source gas to be sprayed onto the substrate W.
  • the plasma gas injector 246 injects the plasma gas to the substrate in the second space S2.
  • the plasma gas at least one gas of hydrogen (H 2 ), nitrogen (N 2 ), argon (Ar), and an inert gas may be used.
  • the purge gas injectors 247 and 248 inject the purge gas between the first space S1 and the second space S2 to separate the first space S1 and the second space S2. Let's do it.
  • the reaction space 201 on the substrate support part 220 on which the plurality of substrates are placed by the purge gas injection parts 247 and 248 is placed in the first space S1, which is a silicon formation area, and the plasma processing area. It is divided into a second space S2.
  • a region in which purge gas is injected between the first space S1 and the second space S2 to remove the source gas remaining on the substrate may be defined as a first purge space.
  • the region purging the plasma gas remaining on the substrate by injecting the purge gas between the second space S2 and the first space S1 may be defined as a second purge space.
  • the first space S1, the first purge space, the second space S2, and the second purge space correspond to physically separated spaces.
  • the first space S1, the first purge space, the second space S2, and the second purge space are separated in time, in which silicon formation, purge, plasma surface treatment, and purge are performed at a time difference. It may be a reserved space.
  • Nitrogen (N 2 ) gas is used as a carrier gas or plasma gas of silicon source gas because it may decompose or be excited with radicals, which may act as a dopant, which is an impurity in silicon film formation or growth, and adversely affect film quality. Attention is required.
  • a plurality of source gas injectors 241 to 245 for injecting a silicon source gas to form a silicon thin film on the substrate in a first space S1, and a plasma gas to be sprayed in a second space.
  • An apparatus including one plasma gas injector 246 and two purge gas injectors 247 and 248 for injecting purge gas separating the first space and the second space are described. Naturally, the number of the injection unit, the plasma gas injection unit, and the purge gas injection unit can be properly adjusted.
  • a portion of the plurality of source gas injectors 241 to 245 may be replaced with a reactant gas injector for injecting the reactant gas as necessary.
  • FIG. 4 is a flowchart illustrating a method of forming a thin film according to an embodiment of the present invention.
  • the thin film forming method according to the present invention, the silicon thin film forming step (S410), the first purge gas supply step (S420), the plasma surface treatment step (S430), the second purge gas supply step (S440) And a thin film thickness checking step (S450).
  • a silicon source gas is injected while the substrate placed on the substrate support part passes through a first space, which is a silicon formation region, to form a silicon thin film on the substrate.
  • the formed thin film may include an oxide film, an oxynitride film, or a nitride film including silicon, and may include an SOH film used as a hard mask in a photolithography process.
  • the silicon thin film forming step S410 may include forming a silicon thin film on the substrate by chemical vapor deposition (CVD), atomic layer deposition (ALD), or selectively epitaxial growth.
  • CVD chemical vapor deposition
  • ALD atomic layer deposition
  • selectively epitaxial growth may include forming a silicon thin film on the substrate by chemical vapor deposition (CVD), atomic layer deposition (ALD), or selectively epitaxial growth.
  • the silicon source gas and the reaction gas may be supplied to the substrate simultaneously or sequentially so that only silicon atoms are adsorbed or formed on the substrate.
  • the crystalline silicon thin film When the crystalline silicon thin film is formed, the crystalline silicon thin film may be formed at a higher temperature than when amorphous silicon is formed, and the grain size of the formed crystal may vary depending on the process temperature or other conditions.
  • a reaction gas acting as a silicon source gas and a reducing gas may be supplied to the substrate to allow silicon crystals to grow on the substrate.
  • the silicon thin film formed in the silicon formation region of the first space S1 may be a silicon single layer film or a silicon thin film having a similar thickness.
  • the silicon thin film formed may include a small amount of impurities in addition to silicon.
  • the grain size of the crystal of the silicon thin film may not be uniform on the substrate, and there may be a region where silicon is not locally formed. Therefore, a process of treating the surface of the silicon thin film formed on the substrate is required.
  • a purge gas is injected to remove the silicon source gas remaining on the substrate. Then, when the substrate passing through the silicon formation region passes through the second space S2, which is a plasma treatment region, the silicon thin film formed on the substrate is exposed to plasma of hydrogen, nitrogen, argon or other inert gas.
  • the surface of the silicon thin film may be treated by hydrogen, nitrogen, argon, or other inert gas plasma to remove impurities adsorbed on or contained in the silicon thin film.
  • the hydrogen plasma may be usefully used to remove impurities such as oxygen or carbon that may remain in the silicon thin film.
  • the grain size of the crystal of the silicon thin film formed on the substrate by the hydrogen plasma can be made uniform or the change of the size can be controlled.
  • a purge gas is injected to remove the plasma gas remaining on the substrate.
  • the step of injecting impurities into the silicon simultaneously or sequentially with the formation of the silicon thin film may proceed.
  • the second space S2 which is a plasma processing region
  • impurities in the silicon thin film or the silicon thin film formed on the substrate by plasma such as hydrogen plasma It is also possible to adjust the concentration of impurities by removing the.
  • FIG. 5 is a flowchart illustrating a thin film forming method according to another exemplary embodiment of the present invention.
  • the silicon thin film forming method may include a plasma pretreatment step S510, a second purge gas supply step S520, a silicon thin film formation step S530, and a first purge gas.
  • impurities adsorbed on the surface of the natural oxide film or the substrate formed on the substrate or included in the substrate surface may be removed in advance. have.
  • the method shown in FIG. 5 is the same as the method shown in FIG. 4 except that the plasma pretreatment step S510 and the second purge gas supply step S520 are performed before the silicon thin film forming step S530. Detailed description will be omitted.
  • the reaction space is separated in one process chamber to form a silicon thin film in the first space and the plasma surface treatment in the second space. In this case, it is possible to more efficiently remove impurities in the thin film and form a uniform thin film on the pattern.
  • the impurities of the silicon thin film formed on the upper, lower and side surfaces of the pattern can be uniformly removed, and the grain size of the crystal of the silicon thin film can be uniformed.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 박막 형성 장치의 공정 챔버 내부의 반응 공간을 분리하여 제1 공간에서는 기판에 실리콘 박막을 형성하고 제2 공간에서는 플라즈마를 이용하여 제1공간에서 형성된 실리콘 박막의 표면을 처리함으로써 실리콘 박막의 막질을 개선할 수 있도록 한 박막 형성 장치 및 이를 이용한 박막 형성 방법에 관한 것이다. 본 발명에 따른 박막 형성 장치 및 이를 이용한 박막 형성 방법에 의하면 패턴이 복잡해지고 그 패턴의 깊이가 깊어지는 추세에서 박막 내의 불순물을 제거하여 패턴 상에 균일한 박막을 형성할 수 있으며 실리콘 박막의 결정의 그레인 사이즈를 균일하게 할 수 있는 효과가 있다.

Description

박막 형성 장치 및 이를 이용한 박막 형성 방법
본 발명은 박막 형성 장치 및 이를 이용한 박막 형성 방법에 관한 것으로서, 보다 상세하게는 박막 형성 장치의 공정 챔버 내부의 반응 공간을 분리하여 제1 공간에서는 기판에 실리콘 박막을 형성시키고 제2 공간에서는 플라즈마를 이용하여 제1공간에서 형성된 실리콘 박막의 표면을 처리함으로써 실리콘 박막의 막질을 개선할 수 있도록 한 박막 형성 장치 및 이를 이용한 박막 형성 방법에 관한 것이다.
일반적으로, 반도체 웨이퍼나 글래스 등의 기판 상에 소정 두께의 박막을 형성하기 위해서는 스퍼터링(Sputtering)과 같이 물리적인 충돌을 이용하는 물리 기상 증착법(PVD; Physical Vapor Deposition)과, 화학반응을 이용하는 화학 기상 증착법(CVD; Chemical Vapor Deposition) 및 원자층 증착 방법(ALD; Atomic Layer Deposition) 등을 이용한 박막 제조 방법이 사용된다.
여기서, 화학 기상 증착법으로는 상압 화학 기상 증착법(APCVD; Atmospheric Pressure CVD), 저압 화학 기상증착법(LPCVD; Low Pressure CVD), 플라즈마 유기 화학 기상 증착법(Plasma Enhanced CVD)등이 있으며, 이 중에서 저온 증착이 가능하고 박막 형성 속도가 빠른 장점 때문에 플라즈마 유기 화학 기상 증착법이 많이 사용되고 있다.
한편, 원자층 두께의 미세 패턴을 매우 균일하게 형성할 수 있을 뿐만 아니라 스텝 커버리지(step coverage)가 우수한 단원자층 증착 방법(ALD; Atomic Layer Deposition)의 사용이 더욱 증대되고 있다.
도 1은 종래 기술에 따른 실리콘 박막 형성 방법을 나타내는 흐름도이다.
도 1을 참고하면 종래 기술에 따른 실리콘 박막 형성 방법은 비정질 실리콘막 형성 단계(S10), 플라즈마 후처리 단계(S20) 및 퍼지 및 펌핑 단계(S30)를 포함한다.
비정질 실리콘막 형성 단계(S10)에서는 챔버 내의 기판 상에 비정질 실리콘 박막을 형성하는 단계로, 상기 기판 상에 SixHy 계열의 모노, 다이, 트리 실란 가스를 소스 가스로 공급하여 CVD 또는 ALD 공정으로 실리콘 박막을 형성한다.
플라즈마 후처리 단계(S20)에서는 아산화질소 플라즈마, 일산화질소 플라즈마, 암모니아 플라즈마 등을 이용하여 상기 비정질 실리콘막 상부 표면부를 표면 처리한다.
이어서 퍼지 및 펌핑 단계(S30)에서는 챔버 내에 퍼지가스를 공급하여 퍼지하고 챔버 내부를 펌핑한다.
이와 같이 종래의 실리콘 박막 형성 방법의 경우 챔버 내에서 비정질 실리콘막 형성 단계(S10)를 진행하여 원하는 두께의 실리콘막을 형성한 후 플라즈마를 이용하여 실리콘막의 표면처리를 진행하여 왔다.
그러나 패턴이 형성된 기판에서 패턴의 선폭이 좁아지고 종횡비가 커짐에 따라 패턴상에 균일한 실리콘 박막을 형성하거나 성장시키는 것이 어려워졌다.
이와 같이, 패턴의 선폭이 좁아지고 종횡비가 커짐에 따라 종래와 같은 일반적인 박막 형성 방식으로는 패턴의 상부와 측면과 하부에 균일하거나 적절한 단차 피복성을 갖는 실리콘 박막을 형성하거나 성장시키는 것이 어려워졌다. 또한 패턴의 상부와 측면과 하부에 형성된 실리콘 박막 내의 불순을 균일하게 제거하는 것도 매우 곤란한 문제가 있었다.
따라서 미세 패턴 상에 균일한 박막을 형성하고 박막내의 불순물을 제거하여 우수한 특성을 갖는 박막을 형성할 수 있도록 구조적인 개선이 요구되어 왔다.
본 발명은 박막 형성 장치의 공정 챔버 내부의 반응 공간을 분리하여 제1 공간에서는 기판에 실리콘 박막을 형성시키고 제2 공간에서는 플라즈마를 이용하여 제1공간에서 형성된 실리콘 박막의 표면을 처리함으로써 실리콘 박막의 막질을 개선할 수 있도록 한 박막 형성 장치 및 이를 이용한 박막 형성 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 패턴이 복잡해지고 그 패턴의 깊이가 깊어지는 추세에서 박막 내의 불순물을 제거하여 패턴 상에 균일한 박막을 형성할 수 있으며 실리콘 박막의 결정의 그레인 사이즈를 균일하게 할 수 있는 장치 및 방법을 제공하는 것을 또 다른 목적으로 한다.
상기한 목적을 해결하기 위한 본 발명에 따른 박막 형성 장치는, 반응공간을 제공하는 공정 챔버; 상기 공정 챔버의 내부에 설치되어 기판을 지지하는 기판 지지부: 상기 공정 챔버의 상부를 덮는 챔버 리드; 및 상기 챔버 리드의 하면에 설치되어 공정가스를 상기 기판에 분사하는 가스 분사 모듈;을 구비하되, 상기 반응공간은, 상기 기판에 실리콘 박막을 형성하는 제1 공간; 및 플라즈마를 이용하여 실리콘 박막이 형성된 상기 기판의 표면을 처리하는 제2 공간;을 포함하는 것을 특징으로 한다.
상기한 목적을 해결하기 위한 본 발명의 일 실시예에 따른 박막 형성 방법은, 공정 챔버 내의 제1 공간에서 기판상에 실리콘 소스 가스를 공급하여 실리콘 박막을 형성하는 실리콘 박막 형성 단계; 제1 퍼지가스를 공급하는 제1 퍼지가스 공급단계; 상기 공정 챔버 내의 제2 공간에서 상기 실리콘 박막 내의 불순물을 제거하거나 실리콘 박막의 결정의 그레인 사이즈를 균일하게 되도록 하기 위해 상기 실리콘 박막의 표면을 플라즈마를 이용하여 처리하는 플라즈마 표면처리 단계; 및 제2 퍼지가스를 공급하는 제2 퍼지가스 공급단계;를 포함하는 것을 특징으로 한다.
상기한 목적을 해결하기 위한 본 발명의 다른 일 실시예에 따른 박막 형성 방법은, 공정 챔버 내의 제2 공간에서 기판 상에 형성된 자연 산화막이나 상기 기판 표면에 포함된 불순물을 제거하기 위해 플라즈마를 이용하여 기판 표면을 처리하는 플라즈마 전처리 단계; 제2 퍼지가스를 공급하는 제2 퍼지가스 공급단계; 상기 공정 챔버 내의 제1 공간에서 상기 기판 상에 실리콘 소스 가스를 공급하여 실리콘 박막을 형성하는 실리콘 박막 형성 단계; 제1 퍼지가스를 공급하는 제1 퍼지가스 공급단계; 상기 공정 챔버 내의 제2 공간에서 상기 실리콘 박막 내의 불순물을 제거하거나 실리콘 박막의 결정의 그레인 사이즈를 균일하게 되도록 하기 위해 상기 실리콘 박막의 표면을 플라즈마를 이용하여 처리하는 플라즈마 표면처리 단계; 및 제2 퍼지가스를 공급하는 제2 퍼지가스 공급단계;를 포함하는 것을 특징으로 한다.
본 발명에 따른 박막 형성 장치 및 이를 이용한 박막 형성 방법 에 의하면, 박막 형성 장치의 반응 공간을 분리하여 제1 공간에서는 기판에 실리콘 박막을 형성하거나 성장시키고 제2 공간에서는 플라즈마를 이용하여 제1공간에서 형성된 실리콘 박막의 표면을 처리함으로써 실리콘 박막 내의 불순물을 제거하고 실리콘 박막의 그레인 사이즈를 균일하게 함으로써 우수한 특성의 실리콘 박막을 얻을 수 있다는 장점이 있다.
도 1은 종래 기술에 따른 실리콘 박막 형성 방법을 나타내는 흐름도이다.
도 2는 본 발명에 따른 박막 형성 장치의 챔버 내의 평면구조를 설명하기 위한 도면이다.
도 3은 도 2의 A-A 부분의 챔버 단면을 간략히 나타낸 도면이다.
도 4는 본 발명의 일 실시예에 따른 박막 형성 방법을 나타내는 흐름도이다.
도 5는 본 발명의 다른 일 실시예에 따른 박막 형성 방법을 나타내는 흐름도이다.
이하, 첨부한 도면들을 참고하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 상세히 설명하기로 한다. 각 도면에 제시된 참조부호들 중 동일한 참조부호는 동일한 부재를 나타낸다.
본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되는 것은 아니며, 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
도 2는 본 발명에 따른 박막 형성 장치의 챔버 내의 평면구조를 설명하기 위한 도면이고, 도 3은 도 2의 A-A 부분의 챔버 단면을 간략히 나타낸 도면이다.
도 2 및 도 3을 참조하면, 본 발명에 따른 박막 형성 장치(200)는, 반응공간(201)을 제공하는 공정 챔버(210), 상기 공정 챔버의 내부에 설치되어 기판(W)을 지지하는 기판 지지부(220), 상기 공정 챔버(210)의 상부를 덮는 챔버 리드(230) 및 상기 챔버 리드(230)의 하면에 설치되어 공정가스를 상기 기판(W)에 분사하는 가스 분사 모듈(240)을 구비한다.
공정 챔버(210)는 챔버 리드(230)와 함께 반응공간(201)을 형성하며, 내부에 기판 지지부(220)와 가스 분사 모듈(240)을 수용한다.
상기 반응공간(201)은, 상기 기판(W)에 실리콘 박막을 형성하는 제1 공간(S1)과 플라즈마를 이용하여 실리콘 박막이 형성된 상기 기판(W)의 표면을 처리하는 제2 공간(S2)을 포함한다.
기판 지지부(220)는 복수의 기판(W)을 지지하며 하부의 회전축(222)을 중심으로 회전하면서 기판을 제1 공간(S1) 및 제2 공간(S2)에 위치시킨다.
상기 제1 공간(S1)은 화학기상증착(CVD), 원자층증착(ALD) 또는 선택적 에피 성장(Selectively Epitaxial Growth)에 의해 상기 기판(W)에 실리콘 박막을 형성하는 실리콘 형성 영역에 해당된다.
한편, 상기 제2 공간(S2)은 상기 기판(W)에 형성된 실리콘 박막을 불활성 가스의 플라즈마에 노출시켜 상기 실리콘 박막 내부의 불순물을 제거하거나 상기 실리콘 박막의 그레인 사이즈를 균일하게 하는 플라즈마 처리 영역에 해당된다.
기판지지부(220)의 상부 및 챔버 리드(230)의 하부에는 공정가스를 상기 기판에 분사하는 가스 분사 모듈(240)을 구비한다.
상기 가스분사모듈(240)은, 소스 가스 분사부(241~245), 플라즈마 가스 분사부(246) 및 퍼지 가스 분사부(247, 248)를 구비한다.
소스 가스 분사부(241~245)는 상기 제1 공간(S1)에서 상기 기판(W)에 실리콘 소스 가스를 분사하여 기판(W)에 실리콘 박막을 형성한다. 소스가스 분사부(241~245)에서는 실리콘 소스 가스 외에 수소나 아르곤 또는 질소 등과 같은 운반가스가 실리콘 소스 가스와 함께 유입되어 기판(W) 상으로 분사될 수도 있다.
플라즈마 가스 분사부(246)는 상기 제2 공간(S2)에서 상기 기판에 플라즈마 가스를 분사한다. 플라즈마 가스로는 수소(H2),질소(N2),아르곤(Ar) 및 불활성 가스 중 적어도 하나 이상의 가스가 사용될 수 있다.
퍼지 가스 분사부(247, 248)는 상기 제1 공간(S1)과 상기 제2 공간(S2)의 사이에 퍼지가스를 분사하여 상기 제1 공간(S1)과 상기 제2 공간(S2)을 분리시킨다. 퍼지 가스 분사부(247, 248)에서 분사되는 퍼지가스에 의해 복수의 기판이 놓여지는 기판지지부(220) 상부의 반응공간(201)은 실리콘 형성 영역인 제1 공간(S1)과 플라즈마 처리 영역인 제2 공간(S2)으로 구분된다.
도면에 도시하지는 않았지만, 상기 제1공간(S1)과 상기 제2공간(S2)의 사이에 퍼지가스를 분사하여 기판 상부에 남아있는 소스가스를 제거하는 영역은 제1 퍼지공간으로 정의될 수 있고, 상기 제2공간(S2)과 상기 제1공간(S1)의 사이에 퍼지가스를 분사하여 기판 상부에 남아있는 플라즈마 가스를 제거하는 영역은 제2 퍼지공간으로 정의될 수 있다.
이때, 상기 제1 공간(S1), 상기 제1 퍼지공간, 상기 제2 공간(S2) 및 상기 제2 퍼지공간은 물리적으로 분리된 공간에 해당된다. 또한, 상기 제1 공간(S1), 상기 제1 퍼지공간, 상기 제2 공간(S2) 및 상기 제2 퍼지공간은 실리콘 형성과 퍼지 및 플라즈마 표면처리와 퍼지가 시차를 두고 진행되는, 시간적으로 분리된 공간일 수도 있다.
질소(N2)가스의 경우 분해되거나 라디칼로 여기되면 실리콘 막 형성이나 성장에 있어서 불순물인 도펀트(dopant)로 작용하여 막질에 나쁜 영향을 미칠 수도 있으므로 실리콘 소스 가스의 운반가스나 플라즈마 가스로 사용하는데 있어서 주의가 요구된다.
도 2 및 도 3에서는 제1 공간(S1)에서 상기 기판에 실리콘 박막을 형성하기 위해 실리콘 소스 가스를 분사하는 복수의 소스 가스 분사부(241~245)와, 제2 공간에서 플라즈마 가스를 분사하는 하나의 플라즈마 가스 분사부(246) 및 상기 상기 제1 공간과 상기 제2 공간을 분리시키는 퍼지가스를 분사하는 2개의 퍼지가스 분사부(247, 248)를 구비하는 장치를 설명하고 있으나, 소스 가스 분사부, 플라즈마 가스 분사부 및 퍼지 가스 분사부의 개수를 적절히 조정할 수 있음은 당연하다.
또한 필요에 따라 복수의 소스 가스 분사부(241~245) 중에서 일부를 반응 가스를 분사하는 반응 가스 분사부로 대체할 수도 있다.
도 4는 본 발명의 일 실시예에 따른 박막 형성 방법을 나타내는 흐름도이다.
도 4를 참고하면, 본 발명에 따른 박막 형성 방법은, 실리콘 박막 형성 단계(S410), 제1 퍼지가스 공급 단계(S420), 플라즈마 표면처리 단계(S430), 제2 퍼지가스 공급 단계(S440) 및 박막 두께 확인단계(S450)를 포함한다.
실리콘 박막 형성 단계(S410)에서는 공정 챔버 내의 기판지지부가 회전함에 따라 상기 기판지지부 상부에 놓여진 기판이 실리콘 형성 영역인 제1 공간을 지나면서 실리콘 소스 가스가 분사되어 기판의 상부에 실리콘 박막이 형성된다.
이때 형성되는 박막은 실리콘을 포함하는 산화막, 산질화막 또는 질화막을 포함할 수 있으며 포토리소그라피 공정에서 하드마스크로 사용되는 SOH막을 포함할 수도 있다.
실리콘 박막 형성 단계(S410)는 화학기상증착(CVD), 원자층증착(ALD) 또는 선택적 에피 성장(Selectively Epitaxial Growth)에 의해 상기 기판에 실리콘 박막을 형성하는 단계를 포함할 수 있다.
비정질 실리콘 박막이 형성되는 경우는 실리콘 소스가스와 반응가스가 기판에 동시에 또는 순차적으로 공급되어 기판 상에 실리콘 원자만 흡착 또는 형성되도록 할 수 있다.
결정질 실리콘 박막이 형성되는 경우는 비정질 실리콘이 형성되는 경우보다 더 높은 온도에서 진행될 수 있으며, 공정온도나 기타 다른 조건에 따라 형성되는 결정의 그레인 사이즈(Grain Size)가 달라질 수 있다.
한편, 단결정 실리콘 박막이 성장하는 경우는 실리콘 소스가스와 환원가스로 작용하는 반응가스가 기판에 공급되어 기판 상에 실리콘 결정이 성장하도록 할 수 있다.
제1 공간(S1)인 실리콘 형성 영역에서 형성되는 실리콘 박막은 실리콘 단일층막이거나 이와 두께가 비슷한 실리콘 박막일 수 있다. 이때 형성되는 실리콘 박막 내에는 실리콘 외에 소량의 불순물이 포함될 수 있다. 또한 실리콘 박막의 결정의 그레인 사이즈(Grain Size)가 기판 상에서 균일하지 않을 수 있고, 또한 실리콘이 국부적으로 형성되지 않은 영역이 있을 수도 있다. 따라서 상기 기판에 형성된 실리콘 박막의 표면을 처리하는 과정이 요구된다.
제1 퍼지가스 공급 단계(S420)에서는 퍼지가스를 분사하여 기판 상부에 남아있는 실리콘 소스 가스를 제거한다. 이후 실리콘 형성 영역을 통과한 기판이 플라즈마 처리 영역인 제2 공간(S2)을 지나갈 때 기판 상에 형성된 실리콘 박막은 수소나 질소 또는 아르곤이나 기타 불활성 가스의 플라즈마에 노출된다.
플라즈마 표면처리 단계(S430)에서는 수소나 질소 또는 아르곤이나 기타 불활성 가스의 플라즈마에 의해 실리콘 박막의 표면을 처리하여 실리콘 박막에 흡착되거나 내부에 포함된 불순물을 제거할 수 있다.
특히, 수소 플라즈마의 경우는 실리콘 박막 내에 잔류할 수 있는 산소나 탄소 등과 같은 불순물을 제거하는데 유용하게 사용될 수 있다. 또한 수소 플라즈마에 의해서 기판 상에 형성된 실리콘 박막의 결정의 그레인 사이즈를 균일하게 하거나 그 사이즈의 변화를 제어할 수도 있다.
제2 퍼지가스 공급 단계(S440)에서는 퍼지가스를 분사하여 기판 상부에 남아있는 플라즈마 가스를 제거한다.
이후 기판에 형성된 실리콘 박막의 두께를 확인하여(S450) 원하는 두께의 실리콘 박막이 형성될 때까지 상기 과정을 반복하게 된다.
한편, 필요에 따라 실리콘 형성 단계(S410)에서는 실리콘 박막의 형성과 동시에 또는 순차적으로 실리콘 내에 불순물을 주입하는 단계가 진행될 수 있다. 이와 같이 실리콘 박막을 형성하고 불순물을 주입하는 공정을 진행한 기판이 플라즈마 처리 영역인 제2 공간(S2)을 지나갈 때, 수소 플라즈마 등의 플라즈마에 의해서 기판 상에 형성된 실리콘 박막 또는 실리콘 박막 내부의 불순물을 제거하여 불순물의 농도를 조절할 수도 있다.
도 5는 본 발명의 다른 일 실시예에 따른 박막 형성 방법을 나타내는 흐름도이다.
도 5를 참고하면, 본 발명의 다른 일 실시예에 따른 실리콘 박막 형성방법은, 플라즈마 전처리 단계(S510), 제2 퍼지가스 공급 단계(S520), 실리콘 박막 형성 단계(S530), 제1 퍼지가스 공급 단계(S540), 플라즈마 표면처리 단계(S550), 제2 퍼지가스 공급 단계(S560) 및 박막 두께 확인단계(S570)를 포함한다.
실리콘 박막 형성 단계(S530) 이전에 기판을 먼저 플라즈마 처리 영역에서 먼저 플라즈마 전처리 단계(S510)를 진행함으로써 기판 상에 형성된 자연 산화막이나 기판 표면에 흡착되거나 기판 표면에 포함되어 있는 불순물을 미리 제거할 수 있다.
이후 퍼지가스를 공급하여(S520) 잔존하는 플라즈마 가스를 제거한 후 실리콘 형성 단계(S530)를 진행한다.
도 5에 도시된 방법은 실리콘 박막 형성 단계(S530) 이전에 플라즈마 전처리 단계(S510) 및 제2 퍼지가스 공급 단계(S520)를 진행하는 것 이외에는 도 4에 도시된 방법과 동일한 것이므로 다른 공정에 대한 상세한 설명은 생략하기로 한다.
살펴본 바와 같이 패턴이 복잡해지고 그 패턴의 깊이가 깊어지는 추세에서 본 발명에서와 같이 하나의 공정 챔버 내에서 반응공간을 분리하여 제1 공간에서 실리콘 박막을 형성하고 제2 공간에서 플라즈마 표면처리를 진행하는 경우 박막 내의 불순물을 더욱 효율적으로 제거하고 패턴 상에 균일한 박막을 형성할 수 있는 효과가 있다.
또한 패턴의 상부와 하부 및 측면에 형성되는 실리콘 박막의 불순물을 균일하게 제거할 수 있으며 실리콘 박막의 결정의 그레인 사이즈를 균일하게 할 수 있는 장점이 있다.
본 발명은 도면들에 도시된 실시예들을 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이들로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (17)

  1. 박막 형성 장치에 있어서
    반응공간을 제공하는 공정 챔버;
    상기 공정 챔버의 내부에 설치되어 기판을 지지하는 기판 지지부:
    상기 공정 챔버의 상부를 덮는 챔버 리드; 및
    상기 챔버 리드의 하면에 설치되어 공정가스를 상기 기판에 분사하는 가스 분사 모듈;을 구비하되
    상기 반응공간은
    상기 기판에 실리콘 박막을 형성하는 제1 공간; 및
    플라즈마를 이용하여 상기 실리콘 박막이 형성된 상기 기판의 표면을 처리하는 제2 공간;을 포함하고,
    상기 기판은 상기 기판 지지부의 회전에 의해서 상기 제1 공간과 상기 제2 공간을 이동하는 것을 특징으로 하는 박막 형성 장치.
  2. 제 1항에 있어서, 상기 제1 공간은
    화학기상증착(CVD), 원자층증착(ALD) 또는 선택적 에피 성장(Selectively Epitaxial Growth)에 의해 상기 기판에 실리콘 박막을 형성하는 실리콘 형성 영역인 것을 특징으로 하는 박막 형성 장치.
  3. 제 2항에 있어서, 상기 실리콘 박막은
    비정질 실리콘 박막, 결정질 실리콘 박막 또는 단결정 실리콘 박막인 것을 특징으로 하는 박막 형성 장치.
  4. 제 1항에 있어서, 상기 제2 공간은
    상기 기판에 형성된 상기 실리콘 박막을 불활성 가스의 플라즈마에 노출시켜 상기 실리콘 박막 내부의 불순물을 제거하거나 상기 실리콘 박막의 그레인 사이즈를 균일하게 하는 플라즈마 처리 영역인 것을 특징으로 하는 박막 형성 장치.
  5. 제 1항에 있어서, 상기 가스분사모듈은
    상기 제1 공간에서 상기 기판에 소스가스를 분사하는 소스 가스 분사부;
    상기 제2 공간에서 상기 기판에 플라즈마 가스를 분사하는 플라즈마 가스 분사부; 및
    상기 제1 공간과 상기 제2 공간의 사이에 퍼지가스를 분사하는 퍼지 가스 분사부를 구비하는 것을 특징으로 하는 박막 형성 장치.
  6. 제 5항에 있어서,
    상기 제1 공간에서 상기 기판에 반응가스를 분사하는 반응 가스 분사부를 더 구비하는 것을 특징으로 하는 박막 형성 장치.
  7. 제 1항에 있어서, 상기 실리콘 박막은
    1 내지 20 옹스트롬(Å)의 두께를 갖는 것을 특징으로 하는 박막 형성 장치.
  8. 제 5항에 있어서, 상기 소스 가스 분사부는
    복수의 소스 가스 분사기를 포함하며
    상기 복수의 소스 가스 분사기는 동일한 소스 가스 또는 서로 다른 소스 가스를 분사하는 것을 특징으로 하는 박막 형성 장치.
  9. 공정 챔버 내의 제1 공간에서 기판상에 실리콘 소스 가스를 공급하여 실리콘 박막을 형성하는 실리콘 박막 형성 단계;
    제1 퍼지가스를 공급하는 제1 퍼지가스 공급단계;
    상기 공정 챔버 내의 제2 공간에서 상기 실리콘 박막 내의 불순물을 제거하거나 실리콘 박막의 결정의 그레인 사이즈를 균일하게 되도록 하기 위해 상기 실리콘 박막의 표면을 플라즈마를 이용하여 처리하는 플라즈마 표면처리 단계; 및
    제2 퍼지가스를 공급하는 제2 퍼지가스 공급단계;를 포함하는 것을 특징으로 하는 박막 형성 방법.
  10. 제 9항에 있어서, 상기 실리콘 박막 형성 단계는
    비정질 실리콘 박막을 형성하거나, 결정질 실리콘 박막을 형성하거나 단결정 실리콘을 성장시키는 단계 중 어느 하나인 것을 특징으로 하는 박막 형성 방법.
  11. 제 9항에 있어서, 상기 실리콘 박막 형성 단계는
    화학기상증착(CVD), 원자층증착(ALD) 또는 선택적 에피 성장(Selectively Epitaxial Growth)에 의해 상기 기판에 실리콘 박막을 형성하는 단계인 것을 특징으로 하는 박막 형성 방법.
  12. 제 9항에 있어서, 상기 플라즈마 표면처리 단계는
    상기 실리콘 박막을 수소(H2),질소(N2),아르곤(Ar) 및 불활성 가스 중 적어도 하나 이상의 가스의 플라즈마에 노출시켜 상기 실리콘 박막의 표면을 처리하는 단계인 것을 특징으로 하는 박막 형성 방법.
  13. 제 9항에 있어서,
    상기 기판에 형성된 실리콘 박막의 두께를 확인하는 박막 두께 확인 단계를 더 포함하며,
    원하는 두께의 실리콘 박막이 형성될 때까지 상기 실리콘 박막 형성 단계 내지 상기 제2 퍼지가스 공급단계를 반복하는 것을 특징으로 하는 박막 형성 방법.
  14. 공정 챔버 내의 제2 공간에서 기판 상에 형성된 자연 산화막이나 상기 기판 표면에 포함된 불순물을 제거하기 위해 플라즈마를 이용하여 기판 표면을 처리하는 플라즈마 전처리 단계;
    제2 퍼지가스를 공급하는 제2 퍼지가스 공급단계;
    상기 공정 챔버 내의 제1 공간에서 상기 기판 상에 실리콘 소스 가스를 공급하여 실리콘 박막을 형성하는 실리콘 박막 형성 단계;
    제1 퍼지가스를 공급하는 제1 퍼지가스 공급단계;
    상기 공정 챔버 내의 제2 공간에서 상기 실리콘 박막 내의 불순물을 제거하거나 실리콘 박막의 결정의 그레인 사이즈를 균일하게 되도록 하기 위해 상기 실리콘 박막의 표면을 플라즈마를 이용하여 처리하는 플라즈마 표면처리 단계; 및
    제2 퍼지가스를 공급하는 제2 퍼지가스 공급단계;를 포함하는 것을 특징으로 하는 박막 형성 방법.
  15. 제 14항에 있어서,
    상기 기판에 형성된 실리콘 박막의 두께를 확인하는 박막 두께 확인 단계를 더 포함하며,
    원하는 두께의 실리콘 박막이 형성될 때까지 상기 실리콘 박막 형성 단계 내지 상기 제2 퍼지가스 공급단계를 반복하는 것을 특징으로 하는 박막 형성 방법.
  16. 제 1항에 있어서, 상기 반응공간은
    상기 제1공간과 상기 제2공간의 사이에 퍼지가스를 분사하여 기판 상부에 남아있는 소스가스를 제거하는 영역인 제1 퍼지공간; 및
    상기 제2공간과 상기 제1공간의 사이에 퍼지가스를 분사하여 기판 상부에 남아있는 플라즈마 가스를 제거하는 영역인 제2 퍼지공간;을 더 포함하는 것을 특징으로 하는 박막 형성 장치.
  17. 제 16항에 있어서,
    상기 제1 공간, 상기 제1 퍼지공간, 상기 제2 공간 및 상기 제2 퍼지공간은 물리적으로 또는 시간적으로 분리된 공간인 것을 특징으로 하는 박막 형성 장치.
PCT/KR2019/010656 2018-08-21 2019-08-21 박막 형성 장치 및 이를 이용한 박막 형성 방법 WO2020040549A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US17/262,199 US20210296114A1 (en) 2018-08-21 2019-08-21 Thin film forming device and thin film forming method using the same
JP2021508305A JP2021534328A (ja) 2018-08-21 2019-08-21 薄膜形成装置およびこれを用いた薄膜形成方法
CN201980050657.XA CN112602167A (zh) 2018-08-21 2019-08-21 薄膜形成装置及使用其的薄膜形成方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0097671 2018-08-21
KR1020180097671A KR20200021834A (ko) 2018-08-21 2018-08-21 박막 형성 장치 및 이를 이용한 박막 형성 방법

Publications (1)

Publication Number Publication Date
WO2020040549A1 true WO2020040549A1 (ko) 2020-02-27

Family

ID=69592956

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/010656 WO2020040549A1 (ko) 2018-08-21 2019-08-21 박막 형성 장치 및 이를 이용한 박막 형성 방법

Country Status (6)

Country Link
US (1) US20210296114A1 (ko)
JP (1) JP2021534328A (ko)
KR (1) KR20200021834A (ko)
CN (1) CN112602167A (ko)
TW (1) TWI826506B (ko)
WO (1) WO2020040549A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11411112B2 (en) * 2019-07-31 2022-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Gate structure, method of forming the same, and semiconductor device having the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000009263A (ko) * 1998-07-22 2000-02-15 윤종용 플라즈마 화학기상증착설비를 이용한 화학기상증착방법
KR20100128863A (ko) * 2009-05-29 2010-12-08 주식회사 케이씨텍 원자층 증착장치 및 방법
KR20110045652A (ko) * 2009-10-27 2011-05-04 주식회사 케이씨텍 원자층 증착장치 및 방법
KR20130133622A (ko) * 2012-05-29 2013-12-09 주성엔지니어링(주) 기판 처리 장치 및 기판 처리 방법
KR20180047564A (ko) * 2016-10-31 2018-05-10 주성엔지니어링(주) 기판처리장치 및 기판처리방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3144664B2 (ja) * 1992-08-29 2001-03-12 東京エレクトロン株式会社 処理装置及び処理方法
KR100245094B1 (ko) 1997-04-18 2000-03-02 김영환 반도체 배선 형성 방법
KR100571005B1 (ko) * 2004-05-03 2006-04-13 삼성에스디아이 주식회사 반도체 장치의 제조 방법
JP5234422B2 (ja) * 2009-03-04 2013-07-10 住友電気工業株式会社 リアクトル用コイル部材、およびその製造方法、ならびにリアクトル
US8012859B1 (en) * 2010-03-31 2011-09-06 Tokyo Electron Limited Atomic layer deposition of silicon and silicon-containing films
KR101147728B1 (ko) * 2010-08-02 2012-05-25 주식회사 유진테크 사이클릭 박막 증착 방법
JP5625624B2 (ja) * 2010-08-27 2014-11-19 東京エレクトロン株式会社 成膜装置、成膜方法及び記憶媒体
JP2012222024A (ja) * 2011-04-05 2012-11-12 Hitachi Kokusai Electric Inc 基板処理装置及び半導体装置の製造方法
US20130196078A1 (en) * 2012-01-31 2013-08-01 Joseph Yudovsky Multi-Chamber Substrate Processing System
US20150252477A1 (en) * 2014-03-06 2015-09-10 Applied Materials, Inc. In-situ carbon and oxide doping of atomic layer deposition silicon nitride films
US9564312B2 (en) * 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
JP6479560B2 (ja) * 2015-05-01 2019-03-06 東京エレクトロン株式会社 成膜装置
JP2017107963A (ja) * 2015-12-09 2017-06-15 東京エレクトロン株式会社 プラズマ処理装置及び成膜方法
WO2017160649A1 (en) * 2016-03-13 2017-09-21 Applied Materials, Inc. Methods and apparatus for selective dry etch
KR102125511B1 (ko) 2016-08-19 2020-06-23 주식회사 원익아이피에스 비정질 실리콘막의 형성 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000009263A (ko) * 1998-07-22 2000-02-15 윤종용 플라즈마 화학기상증착설비를 이용한 화학기상증착방법
KR20100128863A (ko) * 2009-05-29 2010-12-08 주식회사 케이씨텍 원자층 증착장치 및 방법
KR20110045652A (ko) * 2009-10-27 2011-05-04 주식회사 케이씨텍 원자층 증착장치 및 방법
KR20130133622A (ko) * 2012-05-29 2013-12-09 주성엔지니어링(주) 기판 처리 장치 및 기판 처리 방법
KR20180047564A (ko) * 2016-10-31 2018-05-10 주성엔지니어링(주) 기판처리장치 및 기판처리방법

Also Published As

Publication number Publication date
KR20200021834A (ko) 2020-03-02
TW202018773A (zh) 2020-05-16
JP2021534328A (ja) 2021-12-09
US20210296114A1 (en) 2021-09-23
CN112602167A (zh) 2021-04-02
TWI826506B (zh) 2023-12-21

Similar Documents

Publication Publication Date Title
KR100642646B1 (ko) 고진공 화학기상증착 기술을 사용하여 에피택시얼반도체층을 선택적으로 형성하는 방법들 및 이에 사용되는배치형 고진공 화학기상증착 장비들
WO2014030973A1 (ko) 기판 처리 장치 및 기판 처리 방법
KR20080043705A (ko) 저온 원자층 증착 ＳｉＯ₂
WO2020040549A1 (ko) 박막 형성 장치 및 이를 이용한 박막 형성 방법
WO2019212270A1 (ko) 기판 처리 장치
KR101849388B1 (ko) 원자층 증착 장비 가스 모듈, 원자층 증착 장비 및 그를 이용한 원자층 증착 방법
KR20220071918A (ko) 갭 충진 방법과 이와 관련된 시스템 및 소자
WO2018128344A1 (ko) 투습 방지막과 그 제조 방법
WO2010019008A2 (en) Vapor deposition reactor
WO2020101375A1 (ko) 기판처리장치 및 기판처리방법
WO2023146248A1 (ko) 박막 제조방법 및 박막
US20230323533A1 (en) Substrate processing method
WO2016175488A1 (ko) 기판 처리 장치 및 기판 처리 방법
WO2009134080A2 (ko) 극미세 결정립 폴리 실리콘 박막 증착 방법
WO2010126237A2 (ko) 극미세 결정립 폴리 실리콘 박막 증착 방법
KR20020058594A (ko) 반도체 소자의 박막 형성 방법
KR20010036268A (ko) 원자층 증착법을 이용한 금속 산화막 형성방법
WO2021154025A1 (ko) 기판처리장치 및 기판처리방법
WO2009134081A9 (ko) 극미세 결정립 폴리 실리콘 박막 증착 방법
WO2024019392A1 (ko) 박막 제조방법, 박막, 및 기판처리장치
US20220165615A1 (en) Methods for filling a gap and related systems and devices
US7737047B2 (en) Semiconductor constructions, and methods of forming dielectric materials
KR20220043875A (ko) 기판처리방법
KR20210152123A (ko) 기판처리방법
KR100203297B1 (ko) 반도체 소자의 마스크막 형성방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19851843

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021508305

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19851843

Country of ref document: EP

Kind code of ref document: A1