WO2019221413A1 - 플라즈마 측정용 웨이퍼 - Google Patents

플라즈마 측정용 웨이퍼 Download PDF

Info

Publication number
WO2019221413A1
WO2019221413A1 PCT/KR2019/004845 KR2019004845W WO2019221413A1 WO 2019221413 A1 WO2019221413 A1 WO 2019221413A1 KR 2019004845 W KR2019004845 W KR 2019004845W WO 2019221413 A1 WO2019221413 A1 WO 2019221413A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
plasma
pair
metal
metal electrodes
Prior art date
Application number
PCT/KR2019/004845
Other languages
English (en)
French (fr)
Inventor
배정운
Original Assignee
(주)에스엔텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180055538A external-priority patent/KR20190130864A/ko
Priority claimed from KR1020180055524A external-priority patent/KR20190130856A/ko
Priority claimed from KR1020180055513A external-priority patent/KR102056085B1/ko
Priority claimed from KR1020180055528A external-priority patent/KR20190130858A/ko
Application filed by (주)에스엔텍 filed Critical (주)에스엔텍
Publication of WO2019221413A1 publication Critical patent/WO2019221413A1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes

Definitions

  • the present invention relates to a wafer for semiconductor process monitoring, and more particularly to a wafer for plasma measurement for measuring conditions such as plasma uniformity and density.
  • Plasma is widely used in semiconductor manufacturing processes.
  • Processes for manufacturing semiconductor devices include ion implantation process, growth and deposition process, exposure process, and etching process. Among these processes, a plasma is formed in a vacuum chamber and a reaction gas is injected to deposit or etch a material film. Plasma equipment is widely used in the process.
  • the process of depositing the material film using plasma can proceed the process at low temperature because diffusion of impurities implanted into the wafer no longer occurs, and the thickness uniformity of the deposited material film is excellent.
  • the etching uniformity is excellent over the entire wafer surface.
  • the Langer Probe measures the plasma characteristics by inserting the probe into the chamber from the outside and varying the power supply (voltage) applied to the probe. On the contrary, when a positive potential is applied to the probe, electrons in the plasma are collected by the probe to generate a current caused by the electron. In this case, the plasma density may be measured by analyzing the correlation with the voltage applied to the probe after measuring the current generated by the ion or electron.
  • plasma oscillation probes and plasma absorption probes
  • plasma oscillation probes can only be measured under operating conditions that withstand hot wires at high pressures.
  • plasma oscillation probes can only be measured under operating conditions that withstand hot wires at high pressures.
  • An object of the present invention is to provide a plasma measuring wafer capable of measuring conditions such as plasma uniformity, density, and the like, in view of the above points.
  • Another object of the present invention is to provide a plasma measuring wafer which isolates the metal electrode for plasma measurement inside the wafer and can block the inflow of high frequency components due to the application of high frequency power without contamination of the metal electrode.
  • the wafer body is formed by bonding the first wafer of the upper and the second wafer of the lower; And it is composed of a pair of metal electrodes which are formed to be isolated inside the wafer body for the plasma state measurement.
  • the pair of metal electrodes may include a first metal electrode and a second metal electrode formed on the first wafer, and the first metal electrode and the second metal electrode may be formed to be spaced apart from each other.
  • the pair of metal electrodes may be formed in a first recess provided in the first wafer.
  • the second wafer may include a second recess formed to cover the pair of metal electrodes at the bottom when bonding with the first wafer.
  • a circuit for measuring a change in capacitance formed between the first metal electrode and the second metal electrode constituting the pair of metal electrodes may be further provided inside the wafer body.
  • the semiconductor device may further include a metal layer formed on an inner surface of the wafer body except for a region where the pair of metal electrodes are formed, wherein the metal layer is provided on the surface of the first wafer and the first wafer. It may be formed on the side wall of the first recess. The metal layer may be formed to be spaced apart from the pair of metal electrodes on the bottom surface of the first recess.
  • the semiconductor device may further include a metal layer formed on an outer surface of the wafer body except for the region where the pair of metal electrodes are formed, and further, a protective film formed on the entire outer surface of the wafer body on which the metal layer is formed. It can be provided.
  • the first metal layer is formed on the inner surface of the wafer body excluding the region where the pair of metal electrodes are formed, and the first metal layer is formed on the outer surface of the wafer body except the region where the pair of metal electrodes is formed. 2 metal layers may be further provided.
  • the metal electrode provided for measuring a state such as plasma uniformity or density is not exposed in the chamber during the process, contamination does not occur.
  • the plasma measuring wafer according to the present invention is mounted in the chamber during the entire semiconductor process and monitors each process condition. Even if the wafer is mounted in the chamber during another process such as an etching process in addition to the plasma process, a problem occurs that the metal electrode is worn. I never do that.
  • FIG. 1 is a cross-sectional view showing the structure of a wafer for plasma measurement according to a first embodiment of the present invention
  • FIG. 2 is a cross-sectional view showing the structure of a wafer for plasma measurement according to a second embodiment of the present invention
  • FIG. 3 is a cross-sectional view showing the structure of a wafer for plasma measurement according to a third embodiment of the present invention.
  • FIG. 4 is a cross-sectional view illustrating a structure of a wafer for plasma measurement according to a fourth embodiment of the present invention.
  • FIG. 5 is a cross-sectional view illustrating a structure of a wafer for plasma measurement according to a fifth embodiment of the present invention.
  • FIG. 6 is a cross-sectional view showing the structure of a wafer for plasma measurement according to a sixth embodiment of the present invention.
  • FIG. 7 is a cross-sectional view illustrating a structure of a wafer for plasma measurement according to a seventh embodiment of the present invention.
  • FIG. 8 is a cross-sectional view illustrating a structure of a wafer for plasma measurement according to an eighth embodiment of the present invention.
  • FIG. 9 is a cross-sectional view showing the structure of a wafer for plasma measurement according to a ninth embodiment of the present invention.
  • FIG. 10 is a cross-sectional view showing the structure of a wafer for plasma measurement according to a tenth embodiment of the present invention.
  • FIG. 11 is a cross-sectional view illustrating a structure of a wafer for plasma measurement according to an eleventh embodiment of the present invention.
  • FIG. 12 is a cross-sectional view showing the structure of a wafer for plasma measurement according to a twelfth embodiment of the present invention.
  • FIG. 13 is a cross-sectional view illustrating a structure of a wafer for plasma measurement according to a thirteenth embodiment of the present invention.
  • FIG. 14 is a cross-sectional view illustrating a structure of a wafer for plasma measurement according to a fourteenth embodiment of the present invention.
  • FIG. 15 is a cross-sectional view illustrating a structure of a wafer for plasma measurement according to a fifteenth embodiment of the present invention.
  • 16 is a plan view illustrating an arrangement structure of metal electrode pairs for measuring capacitance in a wafer for plasma measurement according to the present invention.
  • FIG. 1 to 15 are cross-sectional views illustrating a structure of a wafer for plasma measurement according to the first to 15 embodiments of the present invention
  • FIG. 16 is a view of metal electrode pairs for measuring capacitance in the wafer for plasma measurement according to the present invention. It is a figure which shows a layout structure.
  • the plasma measuring wafer according to the present invention includes a wafer body 100 and a pair of metal electrodes 300 formed to be separated from the inside of the wafer body 100.
  • the pair of metal electrodes 300 is composed of a first metal electrode 30a and a second metal electrode 31a, and the first metal electrode 30a and the second metal electrode 31a are spaced apart by a predetermined distance. do.
  • the pair of metal electrodes 300 may be disposed in a plurality of regions of the wafer body 100 as shown in FIG. 16, and the arrangement form of the pair of metal electrodes 300 provides a uniform separation distance between the pair of metal electrodes 300. It is desirable to have.
  • the wafer body 100 is a combination of at least two wafers.
  • the wafer body 100 may be composed of a first wafer 10 and a second wafer 20.
  • the second wafer 20 forms a lower structure, and the first wafer 10 is bonded to the upper portion of the second wafer 20. That is, the first wafer 10 may be an upper wafer and the second wafer 20 may be a lower wafer.
  • the first wafer 10 and the second wafer 20 are bonded to form the wafer body 100.
  • the first wafer 10 and the second wafer 20 may be provided with bonding pads. Accordingly, the space between the first wafer 10 and the second wafer 20 may be shielded from the outside.
  • the plasma measuring wafer according to the present invention is for monitoring process conditions such as plasma density, plasma uniformity, temperature, gas, etc. in a chamber during a semiconductor process, and in particular, the pair of metal electrodes 300 may have a plasma density or uniformity. It is for measuring a plasma state.
  • an electric field is formed in the chamber as a high frequency power for forming plasma is applied, and the change in the density of the plasma can be measured by measuring the change in the electric field.
  • the measurement may be performed based on whether or not an error occurs in the plasma density change measured at each of a plurality of pairs of metal electrodes 300 arranged at a uniform distance.
  • the measurement principle of the plasma density change is that the capacitance is formed between the first metal electrode 30a and the second metal electrode 31a by applying a signal (current or voltage) to the pair of metal electrodes 300.
  • the change in capacity can be measured to determine the change in plasma density.
  • the capacitance formed by the signal (current or voltage) applied to the pair of metal electrodes 300 in a state where a certain level of electric field is formed in the chamber by high frequency power is defined as A.
  • A the capacitance formed between the first metal electrode 30a and the second metal electrode 31a changes. Therefore, it is possible to measure how much error the capacitance has changed based on the A value, and the degree of plasma density change can be measured from the degree of the error.
  • the change in capacitance is related to the change in discharge rate (discharge amount). That is, capacitance is formed between the first metal electrode 30a and the second metal electrode 31a as a signal is applied to the pair of metal electrodes 300. The discharge rate is changed according to the change of the electric field or the plasma state in the chamber. (Discharge amount) changes.
  • the wafer for plasma measurement according to the present invention is electrically connected to the first metal electrode 30a and the second metal electrode 31a to measure the change in plasma density, so that the first metal electrode 30a and the second metal electrode 31a are electrically connected.
  • a circuit (not shown) for measuring a change in capacitance formed between the wafers may be further provided inside the wafer body 100.
  • the pair of metal electrodes 300 may be formed to be coupled to any one of the upper first wafer 10 and the lower second wafer 20.
  • the pair of metal electrodes 300 may be formed to be coupled to the upper first wafer 10.
  • the pair of metal electrodes 300 may be formed to be coupled to the surface of the first wafer 10.
  • the first wafer 10 on which the pair of metal electrodes 300 is formed is a wafer on an upper side of the wafer in contact with an electric field formed by applying high frequency power, and the thickness of the first wafer 10 may be inversely proportional to the measurement sensitivity. Accordingly, as shown in FIGS. 3, 6, 8, and 11, the first wafer 10 forms a recess in the first wafer 11 to increase the measurement sensitivity of the plasma state. And a pair of metal electrodes 300 may be formed in the first recess 11. As described above, as the pair of metal electrodes 300 are formed in the first recess 11, the overall thickness of the wafer for plasma measurement may be reduced.
  • a pair of metal electrodes 300 may be separated from the inside of the wafer body 100 so as to be isolated from the wafer body 100.
  • the second wafer 20 may be coupled to the first wafer 10 and may include a second recess 21 forming a recess. Accordingly, when the first wafer 10 and the second wafer 20 are bonded, the second recess 21 covers the pair of metal electrodes 300 from below.
  • an insulating film 12a is provided between the pair of metal electrodes 300 and the first wafer 10. More specifically, the insulating film 12a is first formed on the first wafer 10 on which the pair of metal electrodes 300 are to be formed, and then the pair of metal electrodes 300 are formed on the insulating film 12a. can do.
  • the insulating layer 12a may be a silicon oxide film (SiO 2 ) or a silicon nitride film (SiNx).
  • the wafer for plasma measurement according to the present invention has a high frequency component except for an area where a pair of metal electrodes 300 are formed in order to prevent a high frequency component generated when high frequency power is applied to the internal circuit.
  • the metal layers 13a, 13b, and 13c may be provided to block the inflow of the metal.
  • the wafer for plasma measurement includes a wafer body 100, a pair of metal electrodes 300 formed to be isolated from the inside of the wafer body 100, and a pair of metal electrodes ( It may include a first metal layer 13a or a second metal layer 13b formed on the inner surface of the wafer body 100 except for the region where the 300 is formed, and further includes a pair of metal electrodes 300. It may be configured to further include a metal layer (13c) formed on the outer surface of the wafer body 100, except for the region in which) is formed.
  • the metal layers 13a, 13b, and 13c which block inflow of high frequency components may be formed on one of the inner and outer surfaces of the wafer body 100, and may be formed on one surface of the first wafer 10. . That is, the metal layers 13a, 13b, and 13c may be formed on at least one of an upper surface and a lower surface of the first wafer 10.
  • the first metal layer 13a or the second metal layer 13b may be formed only on the bottom surface of the first wafer 10
  • the third metal layer 13c may be formed only on the top surface of the first wafer 10.
  • the first metal layer 13a or the second metal layer 13b may be formed only on the bottom surface of the first wafer 10.
  • 13 to 15 also show an example in which the first metal layer 13a is formed only on the bottom surface of the first wafer 10.
  • the first metal layer 13a is formed on the surface of the first wafer 10 among the inner surfaces of the wafer body 100.
  • the surface of the first wafer 10 as well as the first recess 11 may be formed. ) Is formed on the sidewalls.
  • the second metal layer 13b When the second metal layer 13b is formed on the sidewall of the first recess 11, the second metal layer 13b is formed up to the bottom surface of the first recess 11, and a pair of the second metal layer 13b is formed on the bottom surface of the first recess 11. It may be formed to be spaced apart from the metal electrode 11.
  • the third metal layer 13c is formed only on the upper surface of the first wafer 10
  • a protective film 14 for protecting the third metal layer 13c is formed on the entire surface of the first wafer 10. It is preferable.
  • the passivation layer may be oxide based.
  • the metal layers 13a, 13b, and 13c that block the inflow of high frequency components are formed in regions other than the region in which the pair of metal electrodes 300 are formed, and are formed on the upper and / or lower surfaces of the first wafer 10. Instead of being formed, it is preferable to form an open structure in a portion where the pair of metal electrodes 300 are formed.
  • the present invention is not limited only to the structure in which the pair of metal electrodes 300 are formed on the first wafer 10. That is, the pair of metal electrodes 300 may be formed to be coupled to the second wafer 10.
  • an insulating film and a pair of metal electrodes may be formed on the second wafer 20.
  • an insulating film and a pair of metal electrodes may be formed on the surface of the second wafer 20, and the metal layer 13a may be formed on the surface of the first wafer 10.
  • an insulating film and a pair of metal electrodes are formed in the second recess 21 provided in the second wafer 20, and the metal layer 13a is formed on the first wafer 10. It can be formed on the surface of the.
  • an insulating film and a pair of metal electrodes are formed on the surface of the second wafer 20, and the metal layer 13a is formed on the surface of the first wafer 10.
  • the first recess 11 provided in the first wafer 10 has a pair of metal electrodes formed on the second wafer 20. Cover in.
  • an insulating material may be further provided such that the pair of metal electrodes contact the first wafer 10.
  • One method may fill the internal space of the wafer body 100 with an insulating material.
  • Another method includes a separate insulating layer on the surface of the first wafer 10 or the bottom surface of the first recess 11 to correspond to the position where the pair of metal electrodes are formed.
  • a pair of metal electrodes may be in contact with an insulating layer provided separately.
  • the first wafer 10 or the second wafer 20 may be a silicon-based wafer or a ceramic-based wafer having good insulation, robustness, and thermal conductivity.
  • the wafer for plasma measurement according to the present invention can be variously applied to measure a state such as plasma uniformity or density in a process of manufacturing a semiconductor device such as an ion implantation process, a growth and deposition process, an exposure process, and an etching process.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 반도체공정 모니터링을 위한 웨이퍼에 있어서, 특히 플라즈마 균일도나 밀도 등의 상태를 측정하는 플라즈마 측정용 웨이퍼에 관한 것으로, 상부의 제1웨이퍼와 하부의 제2웨이퍼가 본딩되어 형성되는 웨이퍼 본체와 플라즈마 상태 측정을 위해 상기 웨이퍼 본체의 내부에 격리되게 형성되는 한 쌍의 메탈전극으로 구성되어, 플라즈마 균일도나 밀도 등의 상태를 측정하기 위해 구비되는 메탈전극이 공정 중에 오염되거나 마모되는 문제를 해소할 뿐만 아니라 플라즈마 형성에 따라 발생하는 고주파 성분(RF component)에 의해 내부 회로가 파손되는 문제를 해소해주는 발명이다.

Description

플라즈마 측정용 웨이퍼
본 발명은 반도체공정 모니터링을 위한 웨이퍼에 관한 것으로, 특히 플라즈마 균일도나 밀도 등의 상태를 측정하는 플라즈마 측정용 웨이퍼에 관한 것이다.
반도체 제조공정에서는 플라즈마가 널리 활용되고 있다.
반도체 소자를 제조하는 공정으로는 이온주입공정, 성장 및 증착공정, 노광공정, 그리고 식각공정 등이 있는데, 이들 공정 중에서 진공 상태의 챔버 내에 플라즈마를 형성하고 반응가스를 주입하여 물질막을 증착하거나 식각하는 공정에 플라즈마 장비가 널리 사용되고 있다.
이온주입공정 이후에 플라즈마를 이용하여 물질막을 증착하는 공정을 진행하면 웨이퍼에 주입된 불순물의 확산이 더이상 일어나지 않기 때문에 저온에서 공정을 진행할 수 있으며, 증착되는 물질막의 두께 균일도가 우수해 진다. 또한, 플라즈마를 이용하여 식각공정을 진행할 시에는 웨이퍼 전면에 걸쳐 식각 균일도도 우수해 진다.
한편, 반도체 제조공정에서 이용되는 플라즈마의 전자밀도나 이온밀도 측정은 필수적이라 할 수 있는데, 가장 일반적인 것이 랑뮈어 프로브(Langmuir probe)다.
랑뮈어 프로브는 외부에서 챔버 내에 탐침을 삽입시키고 그 탐침에 인가되는 전원(전압)을 가변하여 플라즈마 특성을 측정하는 것으로, 탐침에 음전위가 인가되면 플라즈마의 양이온이 탐침으로 포집되어 이온에 의한 전류가 발생하며, 반대로 탐침에 양전위가 인가되면 플라즈마의 전자들이 탐침으로 포집되어 전자에 의한 전류가 발생한다. 이때, 이온 또는 전자에 의해 발생된 전류를 측정한 후에 탐침에 인가된 전압과의 상관관계를 분석하여 플라즈마 밀도를 측정할 수 있다.
이와 같은 종래의 랑뮈어 프로브는 챔버 내에 탐침을 삽입하여 플라즈마의 밀도를 측정하기 때문에, 공정이 진행되는 동안 실시간으로 플라즈마의 밀도를 측정할 수 있다. 그러나, 플라즈마 밀도를 측정하기 위해서는 탐침을 챔버 내에 삽입해야 하기 때문에 증착공정 시에는 증착물질에 의해 탐침이 오염되는 문제가 있으며, 식각공정 시에는 탐침이 식각되어 마모되는 문제가 발생한다. 그에 따라 실제 양산공정에 적용하기에는 어려움이 따른다.
그외에도 플라즈마 특성을 측정하기 위한 도구들로서, 플라즈마 오실레이션 탐침이나 플라즈마 흡수 탐침 등이 개발되었지만 플라즈마 오실레이션 탐침은 높은 압력에서 열선이 견디는 동작조건에서만 측정이 가능하다는 한계가 있으며 플라즈마 흡수 탐침은 측정 전에 교정과정을 거쳐야 하는 번거로움과 복잡한 계산과정이 수반되는 단점이 있었다. 결국, 이러한 개량된 기술도 실효성이 떨어지는 문제점이 있었다.
또한, 종래 기술에서는 플라즈마 발생을 위해 고주파 전력이 인가되는데, 그 고주파 전력으로 인한 고주파 성분이 공정 모니터링을 위한 내부 회로를 오작동하게 하거나 파손시키는 문제가 있다.
본 발명의 목적은 상기한 점들을 감안하여 안출한 것으로, 플라즈마 균일도나 밀도 등의 상태를 측정할 수 있는 플라즈마 측정용 웨이퍼를 제공하는 데 있다.
본 발명의 다른 목적은 플라즈마 측정을 위한 메탈전극을 웨이퍼 내부에 격리시켜 메탈전극의 오염도 없으면서 고주파 전력의 인가에 따른 고주파 성분의 유입을 차단할 수 있는 플라즈마 측정용 웨이퍼를 제공하는 데 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 플라즈마 측정용 웨이퍼의 특징은, 상부의 제1웨이퍼와 하부의 제2웨이퍼가 본딩되어 형성되는 웨이퍼 본체; 그리고 플라즈마 상태 측정을 위해 상기 웨이퍼 본체의 내부에 격리되게 형성되는 한 쌍의 메탈전극으로 구성되는 것이다.
바람직하게, 상기 한 쌍의 메탈전극은 상기 제1웨이퍼에 형성되는 제1메탈전극과 제2메탈전극으로 구성되되, 상기 제1메탈전극과 상기 제2메탈전극은 서로 이격되게 형성될 수 있고, 상기 한 쌍의 메탈전극은 상기 제1웨이퍼에 구비된 제1리세스(1st recess)의 내부에 형성될 수 있다.
바람직하게, 상기 제2웨이퍼는 상기 제1웨이퍼와 본딩 시에 상기 한 쌍의 메탈전극을 하부에서 커버하게 형성되는 제2리세스(2nd recess)를 구비할 수 있다.
바람직하게, 상기 한 쌍의 메탈전극을 구성하는 제1메탈전극과 제2메탈전극 간에 형성된 정전용량의 변화를 측정하는 회로를 상기 웨이퍼 본체의 내부에 더 구비할 수 있다.
바람직하게, 상기 한 쌍의 메탈전극이 형성된 영역을 제외한 상기 웨이퍼 본체의 내부면에 형성되는 메탈층을 더 구비할 수 있고, 상기 메탈층은 상기 제1웨이퍼의 표면과 상기 제1웨이퍼에 구비되는 제1리세스의 측벽에 형성될 수 있다. 그리고, 상기 메탈층은 상기 제1리세스의 바닥면에서 상기 한 쌍의 메탈전극과 이격되게 형성될 수 있다.
바람직하게, 상기 한 쌍의 메탈전극이 형성된 영역을 제외한 상기 웨이퍼 본체의 외부면에 형성되는 메탈층을 더 구비할 수 있으며, 상기 메탈층이 형성된 상기 웨이퍼 본체의 외부면 전체에 형성되는 보호막을 더 구비할 수 있다.
바람직하게, 상기 한 쌍의 메탈전극이 형성된 영역을 제외한 상기 웨이퍼 본체의 내부면에 형성되는 제1메탈층과, 상기 한 쌍의 메탈전극이 형성된 영역을 제외한 상기 웨이퍼 본체의 외부면에 형성되는 제2메탈층을 더 구비할 수 있다.
본 발명에 따르면, 플라즈마 균일도나 밀도 등의 상태를 측정하기 위해 구비되는 메탈전극이 공정 중에 챔버 내에서 노출되지 않기 때문에 오염되는 문제가 발생하지 않는다. 특히, 본 발명에 따른 플라즈마 측정용 웨이퍼는 반도체 전체 공정 동안에 챔버 내에 장착되어 각 공정 조건을 모니터링하는 것으로 플라즈마 공정 이외에 식각공정과 같은 타 공정 동안에 챔버 내에 장착되어 있다 하더라도 메탈전극이 마모되는 문제가 발생하지 않는다.
또한, 메탈전극이 형성된 영역을 제외하고 전영역에 걸쳐 고주파 성분(RF component)의 유입을 차단하는 메탈층을 구비함으로서, 플라즈마 공정 동안에 플라즈마의 상태를 측정하는 감도에는 큰 영향을 주지 않으면서 내부 회로가 파손되는 문제는 해결할 수 있다.
도 1은 본 발명의 제1 실시 예에 따른 플라즈마 측정용 웨이퍼의 구조를 도시한 단면도이고,
도 2는 본 발명의 제2 실시 예에 따른 플라즈마 측정용 웨이퍼의 구조를 도시한 단면도이고,
도 3은 본 발명의 제3 실시 예에 따른 플라즈마 측정용 웨이퍼의 구조를 도시한 단면도이고,
도 4는 본 발명의 제4 실시 예에 따른 플라즈마 측정용 웨이퍼의 구조를 도시한 단면도이고,
도 5는 본 발명의 제5 실시 예에 따른 플라즈마 측정용 웨이퍼의 구조를 도시한 단면도이고,
도 6은 본 발명의 제6 실시 예에 따른 플라즈마 측정용 웨이퍼의 구조를 도시한 단면도이고,
도 7은 본 발명의 제7 실시 예에 따른 플라즈마 측정용 웨이퍼의 구조를 도시한 단면도이고,
도 8은 본 발명의 제8 실시 예에 따른 플라즈마 측정용 웨이퍼의 구조를 도시한 단면도이고,
도 9는 본 발명의 제9 실시 예에 따른 플라즈마 측정용 웨이퍼의 구조를 도시한 단면도이고,
도 10은 본 발명의 제10 실시 예에 따른 플라즈마 측정용 웨이퍼의 구조를 도시한 단면도이고,
도 11은 본 발명의 제11 실시 예에 따른 플라즈마 측정용 웨이퍼의 구조를 도시한 단면도이고,
도 12는 본 발명의 제12 실시 예에 따른 플라즈마 측정용 웨이퍼의 구조를 도시한 단면도이고,
도 13은 본 발명의 제13 실시 예에 따른 플라즈마 측정용 웨이퍼의 구조를 도시한 단면도이고,
도 14는 본 발명의 제14 실시 예에 따른 플라즈마 측정용 웨이퍼의 구조를 도시한 단면도이고,
도 15는 본 발명의 제15 실시 예에 따른 플라즈마 측정용 웨이퍼의 구조를 도시한 단면도이고,
도 16은 본 발명에 따른 플라즈마 측정용 웨이퍼에서 정전용량을 측정하기 위한 메탈전극 쌍들의 배치 구조를 도시한 평면도이다.
본 발명의 다른 목적, 특징 및 이점들은 첨부한 도면을 참조한 실시 예들의 상세한 설명을 통해 명백해질 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예의 구성과 그 작용을 설명하며, 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시 예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 플라즈마 측정용 웨이퍼의 바람직한 실시 예를 자세히 설명한다.
도 1 내지 15는 본 발명의 제1 내지 15 실시 예들에 따른 플라즈마 측정용 웨이퍼의 구조를 도시한 단면도들이고, 도 16은 본 발명에 따른 플라즈마 측정용 웨이퍼에서 정전용량을 측정하기 위한 메탈전극 쌍들의 배치 구조를 도시한 도면이다.
도 1 내지 16을 참조하면, 본 발명에 따른 플라즈마 측정용 웨이퍼는 웨이퍼 본체(100)와, 그 웨이퍼 본체(100)의 내부에 격리되게 형성되는 한 쌍의 메탈전극(300)을 포함하여 구성된다. 여기서, 한 쌍의 메탈전극(300)은 제1메탈전극(30a)과 제2메탈전극(31a)으로 구성되며, 제1메탈전극(30a)과 제2메탈전극(31a)은 일정 거리만큼 이격된다. 특히, 한 쌍의 메탈전극(300)은 도 16에 도시된 바와 같이 웨이퍼 본체(100)의 다수 영역에 배치될 수 있는데, 그 배치 형태는 한 쌍의 메탈전극(300) 간에 균일한 이격거리를 갖는 것이 바람직하다.
웨이퍼 본체(100)는 적어도 2개의 웨이퍼가 결합되는 것이다. 바람직하게는 웨이퍼 본체(100)가 제1웨이퍼(10)와 제2웨이퍼(20)로 구성될 수 있다.
제2웨이퍼(20)는 하부 구조를 형성하며, 제1웨이퍼(10)가 제2웨이퍼(20)의 상부에 본딩된다. 즉, 제1웨이퍼(10)는 상부 웨이퍼이고 제2웨이퍼(20)는 하부 웨이퍼일 수 있다.
제1웨이퍼(10)와 제2웨이퍼(20)가 본딩되어 웨이퍼 본체(100)를 형성한다. 이를 위해 제1웨이퍼(10)와 제2웨이퍼(20)는 본딩 패드를 구비할 수 있다. 그에 따라 제1웨이퍼(10)와 제2웨이퍼(20) 사이의 공간은 외부로부터 차폐될 수 있다.
본 발명에 따른 플라즈마 측정용 웨이퍼는 반도체 공정 중에 챔버 내에서 플라즈마 밀도, 플라즈마 균일도, 온도, 가스 등의 공정 조건을 모니터링하기 위한 것이며, 특히 한 쌍의 메탈전극(300)은 플라즈마 밀도나 균일도와 같은 플라즈마 상태를 측정하기 위한 것이다.
플라즈마 밀도의 경우, 플라즈마를 형성하기 위한 고주파 전력이 인가됨에 따라 챔버 내에 전기장이 형성되는데, 그 전기장의 변화를 측정하면 플라즈마의 밀도 변화를 측정할 수 있다.
플라즈마 균일도의 경우, 도 5에서와 같이 균일한 이격거리로 배치된 한 쌍의 메탈전극(300) 다수에서 각각 측정되는 플라즈마 밀도 변화에서 오차가 발생하는 지의 여부로부터 측정할 수 있다.
플라즈마 밀도 변화의 측정 원리는 한 쌍의 메탈전극(300)에 신호(전류나 전압)를 인가함에 따라 제1메탈전극(30a)과 제2메탈전극(31a) 간에 정전용량이 형성되는데, 그 정전용량의 변화를 측정하여 플라즈마 밀도 변화를 측정할 수 있다.
예를 들어, 고주파 전력에 의해 일정 수준의 전기장이 챔버 내에 형성된 상태에서 한 쌍의 메탈전극(300)에 인가된 신호(전류나 전압)에 의해 형성된 정전용량이 A라고 정의한다. 이후에 어떠한 원인으로 인해 챔버 내에 전기장의 변화가 발생하면 제1메탈전극(30a)과 제2메탈전극(31a) 간에 형성된 정전용량이 변화한다. 따라서 A 값을 기준으로 정전용량이 변화한 오차가 어느 정도인가를 측정할 수 있으며, 그 오차의 정도로부터 플라즈마 밀도 변화의 정도를 측정할 수 있다. 여기서, 정전용량의 변화는 방전속도(방전량)의 변화와 관련된다. 즉, 한 쌍의 메탈전극(300)에 신호를 인가함에 따라 제1메탈전극(30a)과 제2메탈전극(31a) 간에 정전용량이 형성되는데, 챔버 내의 전기장 변화나 플라즈마 상태 변화에 따라 방전속도(방전량)가 변화한다.
본 발명에 따른 플라즈마 측정용 웨이퍼는 플라즈마 밀도 변화의 측정을 위해 제1메탈전극(30a) 및 제2메탈전극(31a)과 전기적으로 연결되어 제1메탈전극(30a)과 제2메탈전극(31a) 간에 형성된 정전용량의 변화를 측정하는 회로(미도시)를 웨이퍼 본체(100)의 내부에 더 구비할 수 있다.
한 쌍의 메탈전극(300)은 상부의 제1웨이퍼(10)와 하부의 제2웨이퍼(20) 중 어느 하나에 결합되게 형성될 수 있다.
한 쌍의 메탈전극(300)은 상부의 제1웨이퍼(10)에 결합되게 형성될 수 있다. 일예로, 도 1, 2, 4, 5, 7, 9, 10 및 12에 도시된 바와 같이 한 쌍의 메탈전극(300)은 제1웨이퍼(10)의 표면에 결합되게 형성될 수 있다.
한 쌍의 메탈전극(300)이 형성된 제1웨이퍼(10)는 고주파 전력이 인가됨에 따라 형성되는 전기장에 접하는 상부의 웨이퍼로서, 제1웨이퍼(10)의 두께는 측정 감도에 반비례할 수 있다. 그에 따라, 도 3, 6, 8 및 11에 도시된 바와 같이, 플라즈마 상태에 대한 측정 감도를 높일 수 있도록 제1웨이퍼(10)가 요부를 형성하는 제1리세스(1st recess)(11)를 구비하고, 한 쌍의 메탈전극(300)이 그 제1리세스(1st recess)(11)의 내부에 형성될 수 있다. 이와 같이, 한 쌍의 메탈전극(300)이 제1리세스(1st recess)(11)의 내부에 형성됨에 따라 플라즈마 측정용 웨이퍼의 전체 두께도 줄일 수 있다.
플라즈마 측정용 웨이퍼의 전체 두께를 줄이기 위한 다른 예로는, 도 2, 5, 9 및 12에 도시된 바와 같이, 한 쌍의 메탈전극(300)이 웨이퍼 본체(100)의 내부에 격리되게 상부의 제1웨이퍼(10)에 결합되고, 제2웨이퍼(20)가 요부를 형성하는 제2리세스(2nd recess)(21)를 구비할 수 있다. 그에 따라, 제1웨이퍼(10)와 제2웨이퍼(20)가 본딩될 때 제2리세스(2nd recess)(21)가 한 쌍의 메탈전극(300)을 하부에서 커버한다.
한편, 한 쌍의 메탈 전극(300)과 제1웨이퍼(10) 사이에 절연막(12a)이 구비된다. 보다 상세하게, 한 쌍의 메탈전극(300)이 형성될 제1웨이퍼(10)에 먼저 절연막(12a)을 형성하고, 이후에 그 절연막(12a) 상에 한 쌍의 메탈 전극(300)을 형성할 수 있다. 여기서, 절연막(12a)은 실리콘산화막(SiO2)이나 실리콘질화막(SiNx)일 수 있다.
또한, 본 발명에 따른 플라즈마 측정용 웨이퍼는 고주파 전력이 인가됨에 따라 발생하는 고주파 성분이 내부 회로에 악영향을 미치는 것을 방지하기 위해, 한 쌍의 메탈 전극(300)이 형성된 영역을 제외한 영역으로 고주파 성분이 유입되는 것을 차단하는 메탈층(13a,13b,13c)을 구비할 수 있다.
도 4 내지 15에 도시된 바에 따른 플라즈마 측정용 웨이퍼는 웨이퍼 본체(100)와, 그 웨이퍼 본체(100)의 내부에 격리되게 형성되는 한 쌍의 메탈전극(300)과, 한 쌍의 메탈전극(300)이 형성된 영역을 제외한 웨이퍼 본체(100)의 내부면에 형성되는 제1메탈층(13a) 또는 제2메탈층(13b)을 포함하여 구성될 수 있으며, 추가로 한 쌍의 메탈전극(300)이 형성된 영역을 제외한 웨이퍼 본체(100)의 외부면에 형성되는 메탈층(13c)을 더 포함하여 구성될 수 있다.
고주파 성분의 유입을 차단하는 메탈층(13a,13b,13c)은 웨이퍼 본체(100)의 내부면과 외부면 중 하나에 형성될 수 있는데, 제1웨이퍼(10)의 일 표면에 형성될 수 있다. 즉, 메탈층(13a,13b,13c)은 제1웨이퍼(10)의 상면과 하면 중 적어도 하나에 형성될 수 있다.
일예로 제1웨이퍼(10)의 하면에만 제1메탈층(13a)이나 제2메탈층(13b)이 형성될 수도 있고, 제1웨이퍼(10)의 상면에만 제3메탈층(13c)이 형성될 수도 있다.
특히, 도 4 내지 6에 도시된 바와 같이, 제1웨이퍼(10)의 하면에만 제1메탈층(13a)이나 제2메탈층(13b)이 형성될 수 있다. 도 13 내지 15에서도 제1메탈층(13a)이 제1웨이퍼(10)의 하면에만 형성된 예를 도시한 것이다.
제1메탈층(13a)은 웨이퍼 본체(100)의 내부면 중에서 제1웨이퍼(10)의 표면에 형성된다.
제2메탈층(13b)은 한 쌍의 메탈전극(300)이 제1리세스(1st recess)(11)의 내부에 형성됨에 따라 제1웨이퍼(10)의 표면은 물론 제1리세스(11)의 측벽에 형성된다.
제2메탈층(13b)이 제1리세스(11)의 측벽에 형성될 시에는 제1리세스(11)의 바닥면까지 형성되되, 제1리세스(11)의 바닥면에서 한 쌍의 메탈전극(11)과 이격되게 형성될 수 있다.
한편, 제1웨이퍼(10)의 상면에만 제3메탈층(13c)이 형성되는 경우에는 제3메탈층(13c)을 보호하기 위한 보호막(14)을 제1웨이퍼(10)의 전면에 형성하는 것이 바람직하다. 일예로, 보호막은 산화막 계열일 수 있다.
고주파 성분의 유입을 차단하는 메탈층(13a,13b,13c)은 한 쌍의 메탈전극(300)이 형성된 영역을 제외한 영역에 형성되어, 제1웨이퍼(10)의 상면 및/또는 하면에 전면적으로 형성되는 것이 아니라 한 쌍의 메탈전극(300)이 형성된 부분에서는 오픈된 구조로 형성되는 것이 바람직하다.
한편, 본 발명은 한 쌍의 메탈전극(300)이 제1웨이퍼(10)에 형성된 구조로만 한정하지는 않는다. 즉, 한 쌍의 메탈전극(300)은 제2웨이퍼(10)에 결합되게 형성될 수 있다.
도 13 내지 15에 도시된 바와 같이, 절연막과 한 쌍의 메탈전극이 제2웨이퍼(20)에 형성되게 구현할 수도 있다.
도 13에 도시된 바와 같이, 절연막과 한 쌍의 메탈전극이 제2웨이퍼(20)의 표면에 형성되되, 메탈층(13a)은 제1웨이퍼(10)의 표면에 형성될 수 있다.
도 14에 도시된 바와 같이, 절연막과 한 쌍의 메탈전극이 제2웨이퍼(20)에 구비되는 제2리세스(21)의 내부에 형성되되, 메탈층(13a)은 제1웨이퍼(10)의 표면에 형성될 수 있다.
도 15에 도시된 바와 같이, 절연막과 한 쌍의 메탈전극이 제2웨이퍼(20)의 표면에 형성되고, 메탈층(13a)은 제1웨이퍼(10)의 표면에 형성된다. 그리고 제1웨이퍼(10)와 제2웨이퍼(20)가 본딩될 때 제1웨이퍼(10)에 구비되는 제1리세스(11)가 제2웨이퍼(20)에 형성된 한 쌍의 메탈전극을 상부에서 커버한다.
추가 예로, 한 쌍의 메탈전극이 제2웨이퍼(20)에 형성되는 경우에는 한 쌍의 메탈전극이 제1웨이퍼(10)에 접촉되도록 절연물질을 더 구비할 수 있다. 하나의 방법은 웨이퍼 본체(100)의 내부 공간을 절연물질로 충진할 수 있다. 다른 방법은 한 쌍의 메탈전극이 형성되는 위치에 대응되게 제1웨이퍼(10)의 표면 또는 제1리세스(11)의 바닥면에 별도의 절연층을 구비하여 제1웨이퍼(10)와 제2웨이퍼(20)가 본딩될 시에 한 쌍의 메탈전극이 그 별도로 구비된 절연층에 접하도록 구성할 수도 있다.
본 발명에서 제1웨이퍼(10)나 제2웨이퍼(20)는 절연성과 견고성과 열전도성 좋은 실리콘 계열 웨이퍼 또는 세라믹 계열 웨이퍼일 수 있다.
지금까지 본 발명의 바람직한 실시 예에 대해 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성을 벗어나지 않는 범위 내에서 변형된 형태로 구현할 수 있을 것이다.
그러므로 여기서 설명한 본 발명의 실시 예는 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 하고, 본 발명의 범위는 상술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함되는 것으로 해석되어야 한다.
본 발명에 따른 플라즈마 측정용 웨이퍼는 이온주입공정, 성장 및 증착공정, 노광공정, 그리고 식각공정 등의 반도체 소자를 제조하는 공정에서 플라즈마 균일도나 밀도 등의 상태를 측정하는데 다양하게 적용될 수 있다.

Claims (16)

  1. 상부의 제1웨이퍼와 하부의 제2웨이퍼가 본딩되어 형성되는 웨이퍼 본체; 그리고
    플라즈마 상태 측정을 위해 상기 웨이퍼 본체의 내부에 격리되게 형성되는 한 쌍의 메탈전극으로 구성되는 것을 특징으로 하는 플라즈마 측정용 웨이퍼.
  2. 제 1 항에 있어서,
    상기 한 쌍의 메탈전극은,
    상기 제1웨이퍼에 형성되는 제1메탈전극과 제2메탈전극으로 구성되되,
    상기 제1메탈전극과 상기 제2메탈전극은 서로 이격되게 형성되는 것을 특징으로 하는 플라즈마 측정용 웨이퍼.
  3. 제 2 항에 있어서,
    상기 한 쌍의 메탈전극은,
    상기 제1웨이퍼에 구비된 제1리세스(1st recess)의 내부에 형성되는 것을 특징으로 하는 플라즈마 측정용 웨이퍼.
  4. 제 2 항에 있어서,
    상기 한 쌍의 메탈 전극과 상기 제1웨이퍼 사이에 절연막이 구비되는 것을 특징으로 하는 플라즈마 측정용 웨이퍼.
  5. 제 1 항에 있어서,
    상기 제2웨이퍼는,
    상기 제1웨이퍼와 본딩 시에 상기 한 쌍의 메탈전극을 하부에서 커버하게 형성되는 제2리세스(2nd recess)를 구비하는 것을 특징으로 하는 것을 특징으로 하는 플라즈마 측정용 웨이퍼.
  6. 제 1 항에 있어서,
    상기 한 쌍의 메탈전극을 구성하는 제1메탈전극과 제2메탈전극 간에 형성된 정전용량의 변화를 측정하는 회로를 상기 웨이퍼 본체의 내부에 더 구비하는 것을 특징으로 하는 플라즈마 측정용 웨이퍼.
  7. 제 1 항에 있어서,
    상기 한 쌍의 메탈전극이 형성된 영역을 제외한 상기 웨이퍼 본체의 내부면에 형성되는 메탈층을 더 구비하는 것을 특징으로 하는 플라즈마 측정용 웨이퍼.
  8. 제 7 항에 있어서,
    상기 메탈층은,
    상기 제1웨이퍼의 표면과 상기 제1웨이퍼에 구비되는 제1리세스의 측벽에 형성되는 것을 특징으로 하는 플라즈마 측정용 웨이퍼.
  9. 제 8 항에 있어서,
    상기 메탈층은,
    상기 제1리세스의 바닥면에서 상기 한 쌍의 메탈전극과 이격되게 형성되는 것을 특징으로 하는 플라즈마 측정용 웨이퍼.
  10. 제 1 항에 있어서,
    상기 한 쌍의 메탈전극이 형성된 영역을 제외한 상기 웨이퍼 본체의 외부면에 형성되는 메탈층을 더 구비하는 것을 특징으로 하는 플라즈마 측정용 웨이퍼.
  11. 제 10 항에 있어서,
    상기 메탈층이 형성된 상기 웨이퍼 본체의 외부면 전체에 형성되는 보호막을 더 구비하는 것을 특징으로 하는 플라즈마 측정용 웨이퍼.
  12. 제 1 항에 있어서,
    상기 한 쌍의 메탈전극이 형성된 영역을 제외한 상기 웨이퍼 본체의 내부면에 형성되는 제1메탈층과,
    상기 한 쌍의 메탈전극이 형성된 영역을 제외한 상기 웨이퍼 본체의 외부면에 형성되는 제2메탈층을 더 구비하는 것을 특징으로 하는 플라즈마 측정용 웨이퍼.
  13. 제 12 항에 있어서,
    상기 제1메탈층은 상기 제1웨이퍼의 하면에 형성되고, 상기 제2메탈층은 상기 제1웨이퍼의 상면에 형성되는 것을 특징으로 하는 플라즈마 측정용 웨이퍼.
  14. 제 13 항에 있어서,
    상기 제1메탈층은,
    상기 제1웨이퍼의 표면과 상기 제1웨이퍼에 구비되는 제1리세스의 측벽에 형성되는 것을 특징으로 하는 플라즈마 측정용 웨이퍼.
  15. 제 14 항에 있어서,
    상기 제1메탈층은,
    상기 제1리세스의 바닥면에서 상기 한 쌍의 메탈전극과 이격되게 형성되는 것을 특징으로 하는 플라즈마 측정용 웨이퍼.
  16. 제 12 항에 있어서,
    상기 제2메탈층이 형성된 상기 웨이퍼 본체의 외부면 전체에 형성되는 보호막을 더 구비하는 것을 특징으로 하는 플라즈마 측정용 웨이퍼.
PCT/KR2019/004845 2018-05-15 2019-04-23 플라즈마 측정용 웨이퍼 WO2019221413A1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
KR1020180055538A KR20190130864A (ko) 2018-05-15 2018-05-15 플라즈마 측정용 웨이퍼
KR10-2018-0055528 2018-05-15
KR10-2018-0055524 2018-05-15
KR1020180055524A KR20190130856A (ko) 2018-05-15 2018-05-15 플라즈마 측정용 웨이퍼
KR1020180055513A KR102056085B1 (ko) 2018-05-15 2018-05-15 플라즈마 측정용 웨이퍼
KR10-2018-0055538 2018-05-15
KR10-2018-0055513 2018-05-15
KR1020180055528A KR20190130858A (ko) 2018-05-15 2018-05-15 플라즈마 측정용 웨이퍼

Publications (1)

Publication Number Publication Date
WO2019221413A1 true WO2019221413A1 (ko) 2019-11-21

Family

ID=68540568

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/004845 WO2019221413A1 (ko) 2018-05-15 2019-04-23 플라즈마 측정용 웨이퍼

Country Status (1)

Country Link
WO (1) WO2019221413A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120118006A (ko) * 2010-01-21 2012-10-25 케이엘에이-텐코 코포레이션 플라즈마 챔버용 프로세스 조건 감지 장치
KR20140112586A (ko) * 2013-03-11 2014-09-24 삼성전자주식회사 플라즈마 진단방법 및 장치
KR101618629B1 (ko) * 2015-02-25 2016-05-10 한국에너지기술연구원 웨이퍼가열온도센싱장치, 그 제조방법 및 웨이퍼가열온도센싱시스템
KR101807495B1 (ko) * 2017-05-08 2017-12-11 (주)에스엔텍 듀얼타입 센서 탑재 웨이퍼
KR101833763B1 (ko) * 2016-08-31 2018-03-02 광운대학교 산학협력단 플라즈마의 정보 획득 시스템 및 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120118006A (ko) * 2010-01-21 2012-10-25 케이엘에이-텐코 코포레이션 플라즈마 챔버용 프로세스 조건 감지 장치
KR20140112586A (ko) * 2013-03-11 2014-09-24 삼성전자주식회사 플라즈마 진단방법 및 장치
KR101618629B1 (ko) * 2015-02-25 2016-05-10 한국에너지기술연구원 웨이퍼가열온도센싱장치, 그 제조방법 및 웨이퍼가열온도센싱시스템
KR101833763B1 (ko) * 2016-08-31 2018-03-02 광운대학교 산학협력단 플라즈마의 정보 획득 시스템 및 방법
KR101807495B1 (ko) * 2017-05-08 2017-12-11 (주)에스엔텍 듀얼타입 센서 탑재 웨이퍼

Similar Documents

Publication Publication Date Title
JP5837012B2 (ja) モニタリング方法、プラズマモニタリング方法、モニタリングシステム及びプラズマモニタリングシステム
TWI612852B (zh) 用於電漿腔室之處理條件感測裝置及方法
WO2012128556A2 (en) Apparatus for measuring impurities on wafer and method of measuring impurities on wafer
KR20200038440A (ko) 플라즈마 측정용 웨이퍼
US5596207A (en) Apparatus and method for detecting defects in insulative layers of MOS active devices
WO2019221413A1 (ko) 플라즈마 측정용 웨이퍼
WO2024185960A1 (ko) 가스누설 감지센서 및 그 제조방법
WO2021149842A1 (ko) 정전용량 방식의 상태 측정 장치
KR101917832B1 (ko) 플라즈마 밀도 측정용 웨이퍼
JP5271768B2 (ja) プラズマモニタリング方法
WO2018199601A1 (ko) 센서 탑재 웨이퍼
KR20190130864A (ko) 플라즈마 측정용 웨이퍼
KR20190130858A (ko) 플라즈마 측정용 웨이퍼
WO2019212198A1 (ko) 전계 효과를 이용한 압력 센서 및 이의 제조 방법
WO2022092812A1 (ko) 전기 접속용 커넥터
WO2021157750A1 (ko) 센서탑재웨이퍼를 이용하는 정전용량 방식의 상태 측정 장치
KR102056085B1 (ko) 플라즈마 측정용 웨이퍼
WO2011019160A2 (ko) 반도체나 평판표시소자 검사에 사용되는 프로브의 제조방법
KR20200038900A (ko) 플라즈마 측정용 웨이퍼
KR20190130856A (ko) 플라즈마 측정용 웨이퍼
US20030139043A1 (en) Apparatus and method for monitoring a plasma etch process
KR20200038441A (ko) 플라즈마 측정용 웨이퍼
KR20210117828A (ko) 플라즈마 측정용 웨이퍼
WO2023158227A1 (ko) 플라즈마 공정 모니터링 방법, 플라즈마 공정 모니터링 장치 및 플라즈마 발생 장치
US8419892B2 (en) Plasma process detecting sensor

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19803360

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19803360

Country of ref document: EP

Kind code of ref document: A1