WO2019212285A1 - 반도체 소자 패키지 및 이를 포함하는 광 조사장치 - Google Patents

반도체 소자 패키지 및 이를 포함하는 광 조사장치 Download PDF

Info

Publication number
WO2019212285A1
WO2019212285A1 PCT/KR2019/005324 KR2019005324W WO2019212285A1 WO 2019212285 A1 WO2019212285 A1 WO 2019212285A1 KR 2019005324 W KR2019005324 W KR 2019005324W WO 2019212285 A1 WO2019212285 A1 WO 2019212285A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
semiconductor device
disposed
semiconductor
light
Prior art date
Application number
PCT/KR2019/005324
Other languages
English (en)
French (fr)
Inventor
오정훈
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to US17/052,631 priority Critical patent/US20210183836A1/en
Publication of WO2019212285A1 publication Critical patent/WO2019212285A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body

Abstract

실시 예는, 캐비티를 포함하는 몸체; 상기 캐비티의 바닥면 상에 배치되는 제1전극 및 제2전극; 상기 제1전극 상에 배치되는 반도체 소자; 상기 제1전극 상에 상기 반도체 소자와 이격하여 배치되는 보호 소자; 상기 반도체 소자를 상기 제2전극과 전기적으로 연결하는 제1와이어; 및 상기 보호 소자를 상기 제2전극과 전기적으로 연결하는 제2와이어를 포함하고, 상기 제2전극은 상기 제1전극에 대하여 제1방향으로 이격하여 배치되고, 상기 제2전극은 상기 제1방향으로 상기 반도체 소자와 중첩되고, 상기 보호 소자는 상기 제1방향과 수직한 제2방향으로 상기 반도체 소자와 어긋나게 배치되고, 상기 제1전극은, 상기 반도체 소자와 상기 보호 소자 사이에 배치되는 홈을 포함하는 반도체 소자 패키지 및 이를 포함하는 광조사장치를 개시한다.

Description

반도체 소자 패키지 및 이를 포함하는 광 조사장치
실시 예는 반도체 소자 패키지 및 이를 포함하는 광조사장치에 관한 것이다.
노광기는 빛에 반응하는 물질인 감광액(photo-resist)이 코팅된 시료 위에 원하는 패턴이 형성된 마스크를 올려놓고 자외선을 조사하여 감광막에 원하는 패턴을 전사시키는 장치이다.
예를 들어, 전자기기의 주요 부품으로 내장되는 반도체 소자나 회로기판(PCB) 및 디스플레이 패널은 노광 공정에서 포토리소그래피(Photolithography) 기술을 이용하여 미세 회로 패턴을 형성할 수 있다.
이러한 자외선 노광 장치의 광원으로는 수은 자외선 램프, 또는 할로겐 램프 등이 이용될 수 있는데, 이러한 램프들은 효율이 떨어지고, 고가인 문제점이 있다.
최근에는 자외선 노광 장치의 광원으로 반도체 소자 패키지가 채택되고 있다.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.
그러나, 노광기나 경화기와 같은 광조사장치용 반도체 소자 패키지는 광 균일성을 위해 복수 개가 조밀하게 배치되므로 상대적으로 패키지의 사이즈가 작다. 따라서, 전극 면적도 작아져 제너 다이오드를 배치할 면적에 제약이 발생한다. 또한, 제너 다이오드의 전기적 연결이 불안정해지는 문제가 있다.
실시 예는 제너 다이오드의 실장 면적 및 와이어 본딩 면적이 확보된 반도체 소자 패키지를 제공한다.
실시 예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.
실시 예에 따른 반도체 소자 패키지는, 캐비티를 포함하는 몸체; 상기 캐비티의 바닥면 상에 배치되는 제1전극 및 제2전극; 상기 제1전극 상에 배치되는 반도체 소자; 상기 제1전극 상에 상기 반도체 소자와 이격하여 배치되는 보호 소자; 상기 반도체 소자를 상기 제2전극과 전기적으로 연결하는 제1와이어; 및 상기 보호 소자를 상기 제2전극과 전기적으로 연결하는 제2와이어를 포함하고, 상기 제2전극은 상기 제1전극에 대하여 제1방향으로 이격하여 배치되고, 상기 제2전극은 상기 제1방향으로 상기 반도체 소자와 중첩되고, 상기 보호 소자는 상기 제1방향과 수직한 제2방향으로 상기 반도체 소자와 어긋나게 배치되고, 상기 제1전극은, 상기 반도체 소자와 상기 보호 소자 사이에 배치되는 홈을 포함한다.
상기 제1전극은 상기 제1방향으로 상기 제2전극과 중첩되는 제1서브영역 및 상기 제2방향으로 상기 제2전극과 중첩되는 제2서브영역을 포함할 수 있다.
상기 반도체 소자는 상기 제1서브영역에 배치되고, 상기 보호 소자는 상기 제2서브영역에 배치될 수 있다.
상기 보호 소자는 상기 제2방향으로 상기 제2전극과 중첩될 수 있다.
상기 제2전극과 상기 제1서브영역 사이의 제1이격영역, 및 상기 제2전극과 상기 제2서브영역 사이의 제2이격영역을 포함하고, 상기 홈은 상기 제1이격영역 및 제2이격영역과 연결될 수 있다.
상기 홈은 상기 반도체 소자의 제1모서리와 마주보는 제1홈 및 상기 반도체 소자의 제3모서리와 마주보는 제2홈을 포함하고, 상기 제1모서리와 제3모서리는 대각 방향으로 마주볼 수 있다.
상기 반도체 소자는 도전성 기판, 상기 도전성 기판 상에 배치되는 반도체 구조물, 및 상기 반도체 구조물의 제2 도전형 반도체층과 전기적으로 연결되는 전극패드를 포함하고, 상기 도전성 기판은 상기 반도체 구조물의 제1 도전형 반도체층과 전기적으로 연결될 수 있다.
상기 도전성 기판과 상기 제1전극 사이에 배치되는 합금층을 포함할 수 있다.
상기 제1와이어는 상기 제2전극에 배치되는 끝단을 포함하고, 상기 제2와이어는 상기 제2전극에 배치되는 끝단을 포함하고, 상기 제2와이어의 끝단은 상기 제1와이어의 끝단보다 상기 반도체 소자로부터 멀리 배치될 수 있다.
상기 반도체 소자의 면적은 상기 제1전극의 면적의 30% 내지 50%일 수 있다.
상기 반도체 소자는 자외선 파장대의 광을 생성할 수 있다.
상기 몸체의 상부에 배치되는 투광기판을 포함하고, 상기 투광기판은 자외선 파장대의 광을 투과시킬 수 있다.
실시 예에 따르면, 반도체 소자 패키지 내에 제너 다이오드의 실장 면적 및 와이어 본딩 영역을 확보할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시 예에 따른 반도체 소자 패키지의 사시도이고,
도 2는 본 발명의 일 실시 예에 따른 반도체 소자 패키지의 분해 사시도이고,
도 3은 제1전극과 제2전극의 구조를 보여주는 도면이고,
도 4는 반도체 소자의 유테틱 본딩시 제너 다이오드의 실장이 어려워지는 문제를 설명하기 위한 도면이고,
도 5는 도 3의 제1변형예이고,
도 6은 도 3의 제2변형예이고,
도 7은 본 발명의 일 실시 예에 따른 반도체 소자의 단면도이고,
도 8은 몸체와 기판의 결합 관계를 보여주는 도면이고,
도 9는 도 1의 A-A 방향 단면도이고,
도 10은 도 2의 B-B 방향 단면 사시도이고,
도 11은 본 발명의 일 실시 예에 따른 광조사장치의 개념도이다.
본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다.
특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다.
예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.
실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 반도체 소자 패키지의 사시도이고, 도 2는 본 발명의 일 실시 예에 따른 반도체 소자 패키지의 분해 사시도이다.
도 1 및 도 2를 참조하면, 실시 예에 따른 반도체 소자 패키지는, 몸체(100, 200), 몸체(100, 200)의 내부에 배치되는 반도체 소자(400), 및 몸체(100, 200)의 상부에 배치되는 투광부재(300)를 포함할 수 있다.
몸체(100, 200)는 기판(200) 및 기판(200) 상에 배치되고 캐비티(110)를 포함하는 측벽부(100)를 포함할 수 있다.
기판(200)은 AlN 재질을 포함할 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 자외선 광을 반사할 수 있는 다양한 재질이 선택될 수도 있다. 예시적으로 기판(200)은 산화 알루미늄(Al2O3)을 포함할 수도 있다. 기판(200)은 다각형 형상을 가질 수 있다. 예컨대, 기판(200)은 사각형 형상일수 있다.
기판(200)은 일면에 제1전극(220) 및 제2전극(230)이 배치될 수 있다. 제1전극(220) 및 제2전극(230)은 Ti, Ru, Rh, Ir, Mg, W, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au 중 적어도 하나를 포함할 수 있다. 예시적으로 제1전극(220)과 제2전극(230)은 W/Ti/Ni/Cu/Pd/Au 순으로 적층된 구조를 가질 수도 있다.
제2전극(230)의 면적은 제1전극(220)의 면적보다 작을 수 있다. 제1전극(220)에는 반도체 소자(400)와 제너 다이오드(500)가 배치되는 반면, 제2전극(230)은 와이어가 본딩될 영역만이 필요하기 때문이다. 예시적으로 제2전극(230)의 면적은 제1전극(220)의 면적의 20% 내지 40%일 수 있다. 제2전극(230)의 면적이 20% 보다 작은 경우 와이어 본딩 영역을 충분히 확보하지 못해 전기적 신뢰성이 저하되는 문제가 있으며, 제2전극(230)의 면적이 40% 보다 큰 경우 제1전극(220)의 면적이 작아져 반도체 소자(400)와 제너 다이오드(500)가 이격 거리가 좁아지는 문제가 있다.
반도체 소자(400)는 제1전극(220) 상에 배치되고, 와이어에 의해 제2전극(230)과 전기적으로 연결될 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 반도체 소자(400)는 와이어에 의해 제2전극(230) 및 제1전극(220)과 전기적으로 연결될 수도 있다. 또한, 반도체 소자(400)는 플립칩으로 구현되어 제2전극(230) 및 제1전극(220) 상에 배치될 수도 있다. 즉, 반도체 소자(400)는 전극 구조에 따라 다양하게 제2전극(230) 및 제1전극(220)과 전기적으로 연결될 수 있다.
반도체 소자(400)는 자외선 파장대의 광을 출력할 수 있다. 예시적으로 반도체 소자(400)는 근자외선 파장대(UV-A)에서 피크를 갖는 광을 출력할 수도 있고, 원자외선 파장대(UV-B)에서 피크를 갖는 광을 출력할 수 도 있고, 심자외선 파장대(UV-C)에서 피크를 갖는 광을 출력할 수 있다. 파장범위는 반도체 구조물의 Al의 조성비에 의해 결정될 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 반도체 소자(400)는 노광에 필요한 파장대의 광을 출력하도록 제작될 수 있다.
측벽부(100)는 서로 마주보는 제1외측면(121)과 제3외측면(123), 서로 마주보는 제2외측면(122)과 제4외측면(124), 제1외측면(121)과 제2외측면(122) 사이에 배치되는 제1모서리부(127a), 제2외측면(122)과 제3외측면(123) 사이에 배치되는 제2모서리부(127b), 제3외측면(123)과 제4외측면(124) 사이에 배치되는 제3모서리부(127c), 및 제4외측면(124)과 제1외측면(121) 사이에 배치되는 제4모서리부(127d)를 포함할 수 있다. 측벽부(100)는 다각형 형상, 예컨대, 사각형 형상일수 있다.
측벽부(100)는 상면과 하면을 관통하는 캐비티(110)를 포함할 수 있다. 캐비티(110)의 내측면은 자외선 광을 반사할 수 있다. 예시적으로 측벽부(100) 자체가 AlN 산화 알루미늄과 같이 자외선 광을 반사할 수 있거나, 캐비티(110)에 별도의 반사층이 배치될 수 있다.
캐비티(110)는 경사진 제1면(111)과 기판(200)에 수직한 제2면(112)을 갖는 제1캐비티(110a), 및 반도체 소자(400)를 노출시키는 제2캐비티(110b)를 포함할 수 있다. 제2캐비티(110b)는 사각 형상일 수 있으나 반드시 이에 한정하지 않는다. 예시적으로 제2캐비티(110b)는 제1전극(220) 및 제2전극(230)의 형상과 대응되는 형상을 가질 수 있다.
측벽부(100)는 제1 내지 제4모서리부(127a, 127b, 127c, 127d) 중 대각 방향으로 마주보는 모서리부에서 돌출된 복수 개의 돌기부(125a, 125c)를 포함할 수 있다.
예시적으로 복수 개의 돌기부(125a, 125c)는 제1모서리부(127a)에서 돌출된 제1돌기부(125a), 제3모서리부(127c)에서 돌출된 제3돌기부(125c)를 포함할 수 있다. 이때, 돌기부가 형성되지 않은 제2모서리부(127b)와 제4모서리부(127d)는 진공척이 측벽부(100)를 잡기 위한 공간을 제공할 수 있다.
그러나, 반드시 이에 한정하는 것은 아니고 제2모서리부(127b)에서 돌출된 제2돌기부(미도시)와 제4모서리부(127d)에서 돌출된 제4돌기부(미도시)를 더 포함할 수도 있다.
제1 및 제3돌기부(125a, 125c)는 다각 기둥 형상을 가질 수 있다. 예시적으로 제1 및 제3돌기부(125a, 125c)는 삼각 기둥 형상을 포함할 수 있으나, 반드시 이에 한정하는 것은 아니고 사각 기둥, 오각 기둥 형상을 가질 수도 있다.
투광부재(300)는 측벽부(100) 상에 배치되어 반도체 소자(400)에서 출사되는 광을 제어할 수 있다. 투광부재(300)는 렌즈부(320)를 포함할 수 있다. 렌즈부(320)는 반도체 소자(400)에서 출사된 광이 균일하게 조사될 수 있도록 광속을 제어할 수 있다. 렌즈부(320)는 돔 형상인 것으로 예시하였으나 반드시 이에 한정되는 것은 아니고 광을 균일하게 제어할 수 있도록 다양한 곡률을 가질 수 있다.
투광부재(300)는 서로 마주보는 제1모서리부(316)와 제3모서리부(318) 및 서로 마주보는 제2모서리부(317)와 제4모서리부(315)를 포함할 수 있다. 투광부재(300)는 다각형 형상, 예컨대, 사각형 형상일수 있다.
투광부재(300)는 복수 개의 돌기부(125a, 125c)와 마주보는 모서리부에 배치된 평탄면을 포함할 수 있다. 따라서, 투광부재(300)는 제1 및 제3돌기부(125a, 125c)에 의해 고정될 수 있다.
이때, 제1돌기부(125a) 및 제3돌기부(125c)는 서로 마주보는 면에 배치된 제1체결부(125-1)를 포함하고, 투광부재(300)는 제1모서리부(316)와 제3모서리부(318)에 배치되어 제1체결부(125-1)와 결합하는 제2체결부(316a, 318a)를 포함할 수 있다.
이때, 제1체결부(125-1)는 돌기이고 제2체결부(316a, 318a)는 홈일 수 있으나 반드시 이에 한정하지 않는다. 예시적으로 제1체결부(125-1)는 홈이고 제2체결부(316a, 318a)는 돌기일 수도 있다. 제1체결부(125-1)와 제2체결부(316a, 318a)는 제1 및 제3돌기부(125a, 125c)의 돌출 방향으로 연장될 수 있다. 이러한 구성에 의하면 투광부재(300)가 제1 및 제3돌기부(125a, 125c)에 안정적으로 삽입 고정될 수 있다.
투광부재(300)는 접착제(미도시)에 의해 측벽부(100)의 일면에 고정될 수 있다. 접착제는 UV 경화성 레진일 수 있으나 반드시 이에 한정하지 않는다.
투광부재(300)는 자외선 파장대의 광을 투과할 수 있는 재질이면 특별히 제한하지 않는다. 예시적으로 투광부재(300)는 쿼츠(Quartz) 또는 글라스와 같이 자외선 파장 투과율이 높은 광학 재료를 포함할 수 있으나 이에 한정하는 것은 아니다.
도 3은 제1전극과 제2전극의 구조를 보여주는 도면이고, 도 4는 반도체 소자의 유테틱 본딩시 제너 다이오드의 실장이 어려워지는 문제를 설명하기 위한 도면이고, 도 5는 도 3의 제1변형예이고, 도 6은 도 3의 제2변형예이다.
도 3을 참조하면, 제1전극(220)은 반도체 소자(400)가 배치되는 제1서브영역(221) 및 제너 다이오드(500)와 같은 보호 소자가 배치되는 제2서브영역(222)을 포함할 수 있다. 또한, 제1서브영역(221)과 제2서브영역(222)을 연결하는 연장부(223)를 포함할 수 있다.
제1서브영역(221)은 대각 방향으로 배치되는 복수 개의 홈(224)을 포함할 수 있다. 복수 개의 홈(224)은 반도체 소자(400)가 배치되는 영역을 인식할 수 있는 얼라인(align)용 홈일 수 있다. 복수 개의 홈(224)에 의해 캐비티(110)의 바닥면 또는 기판(200)의 상면이 노출될 수 있다. 즉, 복수 개의 홈(224)은 캐비티(110)의 바닥면 또는 기판(200)의 상면을 노출시키는 홀(hole)일 수 있다.
복수 개의 홈(224)은 반도체 소자(400)의 제1모서리(V1)와 마주보는 제1홈(224) 및 반도체 소자(400)의 제3모서리(V3)와 마주보는 제2홈(224)을 포함할 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 반도체 소자(400)의 제2모서리(V2) 및 제4모서리(V4)와 마주보는 홈을 추가적으로 더 포함할 수 도 있다.
반도체 소자(400)는 제1홈(224)과 제2홈(224)의 내부에 포위되는 최대 크기의 사각형(TR1) 영역 내에 배치될 수 있다. 예시적으로 반도체 소자(400)가 수직형인 경우 P형 전극패드(466)는 제1와이어(W1, W2)에 의해 제2전극(230)과 전기적으로 연결될 수 있다. 이때, P형 전극패드(466)는 2개인 것을 예시하였으나 반드시 이에 한정하지 않는다. 예시적으로 P형 전극패드(466)는 1개일 수도 있다.
반도체 소자(400)는 금속층에 의해 제1전극(220)과 전기적으로 연결될 수 있다. 구체적으로, 반도체 소자(400)의 도전성 기판과 제1전극(220) 사이에는 합금층이 배치될 수 있다. 합금층은 Au, In, Cu, Sn, Ni 중 적어도 하나를 포함할 수 있다. 예시적으로 합금층은 Au-In, Cu-Sn, In-Sn, Au-Cu, Au-Sn, Ni-Sn 과 같은 유테틱 금속(Eutectic metal)을 포함할 수 있다. 유테틱 본딩은 열 방출이 우수한 장점이 있다.
그러나, 전기적 연결 방식은 반드시 이에 한정하는 것은 아니고 솔더 페이스트와 같이 반도체 소자를 전기적으로 연결하는 다양한 방식이 모두 포함될 수 있다. 이하에서는 유테틱 본딩을 예로 설명한다.
유테틱 본딩은 유테틱 금속을 사각형(TR1) 영역에 도포한 후, 그 위에 반도체 소자(400)를 배치할 수 있다. 그러나, 유테틱 금속은 유동성이 좋아 사각형(TR1) 영역의 외측으로 흐르는 문제가 있다.
도 4와 같이 유테틱 금속(EB1)이 흘러 제너 다이오드(500)의 와이어 본딩 영역을 덮을 수 있다. 이 경우 와이어(W3)가 유테틱 금속에 의해 제대로 본딩되지 않는 문제가 발생할 수 있다.
일반적으로 노광용 반도체 소자 패키지는 복수 개가 조밀하게 배치되어 균일한 광을 타겟에 조사하여야 하므로 패키지의 사이즈를 줄이는 것이 중요할 수 있다. 따라서, 패키지 내의 전극 면적도 줄어들 수 있다.
노광용 반도체 소자 패키지는 전극 면적이 작으므로 유테틱 금속이 반도체 소자(400)의 외측으로 흐르면 제너 다이오드(500)를 실장할 면적을 확보하기 어려운 문제가 있다.
다시 도 3을 참조하면, 실시 예는 제1전극(220)의 제2서브영역(222)에 제너 다이오드와 같은 보호 소자(500)를 배치하고, 제2와이어(W3)에 의해 제너 다이오드(500)를 제2전극(230)과 전기적으로 연결할 수 있다.
제너 다이오드(500)는 제2금속(230)과 제2방향(Y축 방향)으로 중첩되도록 배치되므로, 반도체 소자(400)와는 제2방향(Y축 방향)으로 어긋나게 배치될 수 있다. 따라서, 유테틱 금속이 반도체 소자(400)의 외측으로 흘러도 제너 다이오드(500)의 실장 면적을 확보할 수 있다. 또한, 제2전극(230)과 연결되는 제2와이어(W3)의 끝단은 제1와이어(W1, W2)의 끝단보다 제1방향(X축 방향)으로 반도체 소자에서 멀리 떨어져 배치될 수 있다. 즉, 제2와이어(W3)의 끝단과 반도체 소자(400)의 최단 거리는 제1와이어(W1, W2)의 끝단과 반도체 소자(400)의 최단 거리보다 길 수 있다.
제1홈(224)은 유테틱 금속이 제2서브영역(222)으로 흐르는 것을 방지하기 위해 제너 다이오드(500)와 반도체 소자(400) 사이에 배치될 수 있다. 따라서, 제1홈(224)에 의해 유테틱 금속은 제너 다이오드(500)가 배치되는 영역으로 흐르는 것이 차단될 수 있다. 구체적으로 제1홈(224)은 반도체 소자(400)의 제1모서리(V1)와 제너 다이오드(500) 사이에 배치될 수 있다.
제1홈(224)은 반도체 소자(400)의 실장영역을 지시하는 동시에 유테틱 금속이 제너 다이오드(500)의 실장 영역으로 흐르는 것을 방지하는 댐(dam) 역할을 수행할 수 있다.
홈(224)은 "┐"과 같은 꺽쇠 형상일 수 있으나 반드시 이에 한정하지 않는다. 예시적으로 홈(224)은 막대 형상이거나 원호 형상일 수도 있다. 또는, 제1전극(220) 내에 개구 형태로 배치되어 기판의 상면을 노출 시킬 수 있다.
반도체 소자(400)가 실장되는 위치를 지시하는 동시에 유테틱 금속이 제너 다이오드(500)의 실장 영역으로 흐르는 것을 방지하는 역할을 수행할 수 있다면 홈(224)의 형상은 특별히 한정되지 않는다. 예시적으로 홈(224)은 도 5와 같이 돌기 형상(225)으로 변형될 수도 있다. 또한, 돌기(225)의 형상은 다양하게 변형될 수 있다.
도 3을 참조하면, 제1서브영역(221)은 제2전극(230)과 제1방향(X축 방향)으로 중첩되는 영역일 수 있다. 또한, 제2서브영역(222)은 제2전극(230)과 제2방향(Y축 방향)으로 중첩되는 영역일 수 있다. 즉, 제2서브영역(222)은 제1서브영역(221)에서 제1방향(X축 방향)으로 돌출될 수 있다.
제2전극(230)과 제1서브영역(221) 사이에는 제1이격영역(231)이 형성되고, 제2전극(230)과 제2서브영역(222) 사이에는 제2이격영역(232)이 형성될 수 있다. 즉, 제2전극(230)은 제1방향(X축 방향)과 제2방향(Y축 방향)으로 제1전극(220)과 이격 배치될 수 있다. 이때, 제1홈(224)은 제1이격영역(231) 및 제2이격영역(232)이 만나는 지점에서 연결될 수 있다. 즉, 제1홈(224)은 제2전극(230)과 대각 방향으로 배치됨으로써 반도체 소자(400)와 제너 다이오드(500) 사이에 배치될 수 있다.
반도체 소자(400)의 면적은 제1전극(220)의 면적의 30% 내지 50%일 수 있다. 반도체 소자(400)의 면적이 30% 보다 작은 경우 반도체 소자(400)의 사이즈가 작아져 자외선 광의 출력이 약해지는 문제가 있으며, 반도체 소자(400)의 면적이 50% 보다 큰 경우 제너 다이오드(500)를 실장할 공간을 확보하기 어려운 문제가 있다.
도 6을 참조하면, 제2서브영역(222)은 제1홈(224)이 배치된 위치가 아니라 반도체 소자(400)의 제4모서리(V4)에 인접한 위치에 배치될 수도 있다. 그러나, 이 경우에도 제너 다이오드(500)는 반도체 소자(400)와 제2방향(Y축 방향)으로 중첩되지 않도록 배치될 수 있다. 따라서, 반도체 소자(400)의 하부에 배치된 유테틱 금속이 흘러 제너 다이오드(500)의 실장 위치까지 흐르지 않도록 설계될 수 있다.
도 7은 본 발명의 일 실시 예에 따른 반도체 소자의 단면도이다.
전술한 바와 같이 실시 예에 따른 반도체 소자는 수평형, 수직형, 및 플립칩 구조가 모두 적용될 수 있으나 예시적으로 수직형 구조를 가질 수 있다.
반도체 소자는 발광 구조물(420), 발광 구조물(420)의 제1 도전형 반도체층(424)과 전기적으로 연결되는 제1 전극(442, 465), 및 제2 도전형 반도체층(427)과 전기적으로 연결되는 제2 전극(446, 450)을 포함한다.
발광 구조물(420)은 제1도전형 반도체층(424), 제2도전형 반도체층(427), 및 제1도전형 반도체층(424)과 제2도전형 반도체층(427) 사이에 배치되는 활성층(426)을 포함할 수 있다.
제1도전형 반도체층(424)은 Ⅲ?-Ⅴ족, Ⅱ?-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1도펀트가 도핑될 수 있다. 제1도전형 반도체층(424)은 Inx1Aly1Ga1-x1-y1N(0=x1≤=1, 0≤=y1≤=1, 0≤=x1+y1≤=1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlGaN, InGaN, InAlGaN 등에서 선택될 수 있다. 그리고, 제1도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제1도펀트가 n형 도펀트인 경우, 제1도펀트가 도핑된 제1도전형 반도체층(424)은 n형 반도체층일 수 있다.
활성층(426)은 제1도전형 반도체층(424)과 제2도전형 반도체층(427) 사이에 배치된다. 활성층(426)은 제1도전형 반도체층(424)을 통해서 주입되는 전자(또는 정공)와 제2도전형 반도체층(427)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(426)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 자외선 파장을 가지는 빛을 생성할 수 있다.
활성층(426)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quant㎛ Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(426)의 구조는 이에 한정하지 않는다.
제2도전형 반도체층(427)은 활성층(426) 상에 형성되며, Ⅲ?-Ⅴ족, Ⅱ?-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2도전형 반도체층(427)에 제2도펀트가 도핑될 수 있다. 제2도전형 반도체층(427)은 Inx5Aly2Ga1-x5-y2N (0=x5≤=1, 0≤=y2≤=1, 0≤=x5+y2≤=1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제2도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2도펀트가 도핑된 제2도전형 반도체층(427)은 p형 반도체층일 수 있다.
실시 예에 따른 발광 구조물은 복수 개의 리세스(428)를 포함할 수 있다.
복수 개의 리세스(428)는 제2도전형 반도체층(427)의 하부면(427G)에서 활성층(426)을 관통하여 제1도전형 반도체층(424)의 일부 영역까지 배치될 수 있다. 리세스(428)의 내부에는 제1절연층(431)이 배치되어 제1도전층(465)을 제2도전형 반도체층(427) 및 활성층(426)과 전기적으로 절연시킬 수 있다.
제1전극(442, 465)은 제1컨택전극(442)과 제1도전층(465)을 포함할 수 있다. 제1컨택전극(442)은 리세스(428)의 상면에 배치되어 제1도전형 반도체층(424)과 전기적으로 연결될 수 있다.
발광 구조물(420)은 알루미늄 조성이 높아지면 발광 구조물(420) 내에서 전류 분산 특성이 저하될 수 있다. 또한, 활성층은 GaN 기반의 청색 발광 소자에 비하여 측면으로 방출하는 광량이 증가하게 된다(TM 모드). 이러한 TM모드는 자외선 반도체 소자에서 주로 발생할 수 있다.
자외선 반도체 소자는 청색 GaN 반도체 소자에 비해 전류 분산 특성이 떨어진다. 따라서, 자외선 반도체 소자는 청색 GaN 반도체 소자에 비해 상대적으로 많은 제1컨택전극(442)을 배치할 필요가 있다.
반도체 소자의 일측 모서리 영역에는 제2전극패드(466)가 배치될 수 있다.
제2전극패드(466)의 하부에서 제1절연층(431)이 일부 오픈되어 제2도전층(450)과 제2컨택전극(446)이 전기적으로 연결될 수 있다.
패시베이션층(480)은 발광 구조물(420)의 상부면과 측면에 형성될 수 있다. 패시베이션층(480)은 제2컨택전극(446)과 인접한 영역이나 제2컨택전극(446)의 하부에서 제1절연층(431)과 접촉할 수 있다.
제1절연층(431)은 제1컨택전극(442)을 활성층(426) 및 제2도전형 반도체층(427)과 전기적으로 절연시킬 수 있다. 또한, 제1절연층(431)은 제2도전층(450)을 제1도전층(465)과 전기적으로 절연시킬 수 있다.
제1절연층(431)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있으나, 이에 한정하지 않는다. 제1절연층(431)은 단층 또는 다층으로 형성될 수 있다. 예시적으로 제1절연층(431)은 은 Si 산화물이나 Ti 화합물을 포함하는 다층 구조의 DBR(distributed Bragg reflector) 일 수도 있다. 그러나, 반드시 이에 한정하지 않고 제1절연층(431)은 다양한 반사 구조를 포함할 수 있다.
제1절연층(431)이 반사기능을 수행하는 경우, 활성층(426)에서 측면을 향해 방출되는 광을 상향 반사시켜 광 추출 효율을 향상시킬 수 있다. 자외선 반도체 소자는 청색광을 방출하는 반도체 소자에 비해 리세스(428)의 개수가 많아질수록 광 추출 효율은 더 효과적일 수 있다.
제2전극(446, 450)은 제2컨택전극(446) 및 제2 도전층(450)을 포함할 수 있다.
제2컨택전극(446)은 제2도전형 반도체층(427)의 하부면과 접촉할 수 있다. 제2컨택전극(446)은 상대적으로 자외선 광 흡수가 적은 도전성 산화 전극을 포함할 수 있다. 예시적으로 도전성 산화 전극은 ITO일 수 있으나 반드시 이에 한정하지 않는다.
제2도전층(450)은 제2도전형 반도체층(427)에 전류를 주입할 수 있다. 또한, 제2도전층(450)은 활성층(426)에서 출사되는 광을 반사할 수 있다.
제2도전층(450)은 제2컨택전극(446)을 덮을 수 있다. 따라서, 제2전극패드(466)와, 제2도전층(450), 및 제2컨택전극(446)은 하나의 전기적 채널을 형성할 수 있다.
제2도전층(450)은 제2컨택전극(446)을 감싸고, 제1절연층(431)의 측면과 하면에 접할 수 있다. 제2도전층(450)은 제1절연층(431)과의 접착력이 좋은 물질로 이루어지며, Cr, Al, Ti, Ni, Au 등의 물질로 구성되는 군으로부터 선택되는 적어도 하나의 물질 및 이들의 합금으로 이루어질 수 있으며, 단일층 혹은 복수의 층으로 이루어질 수 있다.
제2도전층(450)이 제1절연층(431)의 측면 및 하면과 접하는 경우, 제2컨택전극(446)의 열적, 전기적 신뢰성이 향상될 수 있다. 또한, 제1절연층(431)과 제2컨택전극(446) 사이로 방출되는 광을 상부로 반사하는 반사 기능을 가질 수 있다.
제2절연층(432)은 제2도전층(450)을 제1도전층(465)과 전기적으로 절연시킬 수 있다. 제1도전층(465)은 제2절연층(432)을 관통하여 제1컨택전극(442)과 전기적으로 연결될 수 있다.
발광 구조물(420)의 하부면과 리세스(428)의 형상을 따라 제1도전층(465)과 접합층(460)이 배치될 수 있다. 제1도전층(465)은 반사율이 우수한 물질로 이루어질 수 있다. 예시적으로 제1도전층(465)은 알루미늄을 포함할 수 있다. 제1도전층(465)이 알루미늄을 포함하는 경우, 활성층(426)에서 방출되는 광을 상부로 반사하는 역할을 하여 광 추출 효율을 향상할 수 있다.
접합층(460)은 도전성 재료를 포함할 수 있다. 예시적으로 접합층(460)은 금, 주석, 인듐, 알루미늄, 실리콘, 은, 니켈, 및 구리로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다.
도전성 기판(470)은 제1 도전형 반도체층(424)에 전류를 주입할 수 있도록 도전성 물질로 이루어질 수 있다. 예시적으로 도전성 기판(470)은 금속 또는 반도체 물질을 포함할 수 있다. 도전성 기판(470)은 전기 전도도 및/또는 열 전도도가 우수한 금속일 수 있다. 이 경우 반도체 소자 동작시 발생하는 열을 신속이 외부로 방출할 수 있다.
도전성 기판(470)은 실리콘, 몰리브덴, 실리콘, 텅스텐, 구리 및 알루미늄으로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다.
발광 구조물(420)의 상면에는 요철이 형성될 수 있다. 이러한 요철은 발광 구조물(420)에서 출사되는 광의 추출 효율을 향상시킬 수 있다. 요철은 자외선 파장에 따라 평균 높이가 다를 수 있으며, UV-C의 경우 300 nm 내지 800 nm 정도의 높이를 갖고, 평균 500nm 내지 600nm 정도의 높이를 가질 때 광 추출 효율이 향상될 수 있다.
도 8은 몸체와 기판의 결합 관계를 보여주는 도면이고, 도 9는 도 1의 A-A 방향 단면도이고, 도 10은 도 2의 B-B 방향 단면 사시도이다.
도 8을 참조하면, 기판(200)은 반도체 소자(400)가 배치되는 제2전극(230), 제2전극(230)과 이격 배치된 제1전극(220), 및 기판(200)의 가장자리를 따라 배치되는 제1돌출부(270)를 포함할 수 있다.
제1전극(220), 제2전극(230), 및 제1돌출부(270)는 기판(200) 상에 전극층을 형성한 후 패터닝하여 제작할 수 있다. 즉 제1돌출부(270)는 반도체 소자(400)와 전기적으로 절연될 수 있다. 따라서, 제1전극(220), 제2전극(230), 및 제1돌출부(270)는 동일한 재질을 가질 수 있다. 예시적으로 제1전극(220), 제2전극(230), 및 제1돌출부(270)는 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au와 이들의 선택적인 합금 중에서 선택될 수 있다.
제1돌출부(270)의 두께는 제1전극(220) 및 제2전극(230)과 동일할 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 제1돌출부(270)의 두께는 제1전극(220) 및 제2전극(230)보다 두꺼울 수도 있다.
측벽부(100)의 하면(132)에는 제2캐비티(110b)가 배치되는 제2돌출부(132b) 및 가장자리를 따라 배치되는 오목부(132a)가 배치되고, 제1돌출부(270)는 오목부(132a)에 삽입될 수 있다. 따라서, 기판(200)과 측벽부(100)의 조립이 용이해지고 얼라인이 개선될 수 있다. 또한, 조립 후 측벽부(100)가 회전하는 것을 방지할 수 있다.
도 9 및 도 10을 참조하면, 실시 예에 따른 캐비티(110)는 경사진 제1면(111)과 기판(200)에 수직한 제2면(112)을 갖는 제1캐비티(110a), 및 반도체 소자(400)를 노출시키는 제2캐비티(110b)를 포함할 수 있다.
제1면(111)은 기판(200)에서 멀어질수록 횡단면적이 커지는 파라볼라 형상을 가질 수 있다. 따라서, 반도체 소자(400)에서 출사된 광이 상향 반사되어 광속이 증가하고 균일한 배광을 가질 수 있다.
제2면(112)은 제1면(111) 상에 배치되고 기판(200)에 수직하게 배치될 수 있다. 제2면(112)은 반도체 소자 패키지의 사이즈를 축소시킬 수 있다. 제1면(111)에 의해 제1캐비티(110a)가 전체적으로 파라볼라 형상을 갖는 경우 반도체 소자 패키지의 크기가 커져야 한다.
실시 예에 따르면, 제1캐비티(110a) 내에 제2면(112)이 부분적으로 형성되어 반도체 소자 패키지의 사이즈를 줄일 수 있다. 따라서, 반도체 소자 패키지를 조밀하게 배치할 수 있다.
제1면(111)과 제2면(112)의 수직 방향 최대 폭의 비(H1:H2)는 1:0.5 내지 1: 0.7일 수 있다. 비가 1:0.5보다 커지는 경우 제2면(112)이 넓어져 반도체 소자 패키지의 사이즈를 줄일 수 있으며, 비가 1:0.7보다 작은 경우 제2면(112)이 너무 넓어져 전반사에 따른 광속이 저하되는 문제를 방지할 수 있다.
도 2 및 도 9를 참조하면, 제2면(112)은 측벽부(100)의 모서리부 사이에 배치될 수 있다. 예시적으로 복수 개의 제2면(112)은 제1모서리부(127a)와 제2모서리부(127b) 사이, 제2모서리부(127b)와 제3모서리부(127c) 사이, 제3모서리부(127c)와 제4모서리부(127d) 사이, 및 제4모서리부(127d)와 제1모서리부(127a) 사이에 각각 배치될 수 있다.
이때, 제2면(112)의 수직 방향 폭은 제1 내지 제4모서리부(127a, 127b, 127c, 127d)에 가까워질수록 작아질 수 있다. 따라서, 제2면(112)은 반원 형상을 가질 수 있다. 제2면(112)의 수직 방향 폭(H2)이 제1 내지 제4모서리부(127a, 127b, 127c, 127d)에 가까워질수록 커지거나 동일한 경우 제1캐비티(110a)가 전체적으로 파라볼라 형상을 갖기 어려워 원하는 배광 분포를 갖기 어려울 수 있다. 또한, 광속이 저하될 수도 있다.
제1면(111)은 복수 개의 제2면(112) 사이의 영역으로 연장될 수 있다. 즉, 제1면(111)은 제1 내지 제4모서리부(127a, 127b, 127c, 127d)로 연장되어 복수 개의 제2면(112)을 구획할 수 있다.
제2캐비티(110b)는 제1캐비티(110a)의 하부에 배치될 수 있다. 제2캐비티(110b)는 반도체 소자(400)를 둘러싸도록 배치될 수 있다. 제2캐비티(110b)는 다각 형상 또는 원 형상을 가질 수 있다.
도 9 및 도 10을 참조하면, 제2캐비티(110b)는 기판(200)과 수직한 제3면(113)을 포함할 수 있다. 제2캐비티(110b)의 제3면(113)은 제2면(112)과 평행할 수 있다.
제2캐비티(110b)의 제3면(113)은 서로 마주보는 제1내측면(113a)과 제3내측면(113c), 서로 마주보는 제2내측면(113b)과 제4내측면(113d)을 포함하고, 제1내측면(113a)과 제3내측면(113c)의 수평 방향 길이는 제2내측면(113b)과 제4내측면(113d)보다 길고, 제2내측면(113b)과 제4내측면(113d)의 수직 방향 폭(H4)이 제1내측면(113a)과 제3내측면(113c)의 수직 방향 폭(H3)보다 클 수 있다.
제2캐비티(110b)의 제1내측면(113a)은 측벽부(100)의 제1외측면(121)과 마주보게 배치될 수 있고, 제3내측면(113c)은 측벽부(100)의 제3외측면(123)과 마주보게 배치될 수 있다.
또한, 제2캐비티(110b)의 제2내측면(113b)은 측벽부(100)의 제2외측면(122)과 마주보게 배치될 수 있고, 제4내측면(113d)은 측벽부(100)의 제외4측면(124)과 마주보게 배치될 수 있다.
제2캐비티(110b)의 제1내측면(113a)과 제3내측면(113c)의 수직 방향 폭(H3)은 제2캐비티(110b)의 제2내측면(113b)과 제4내측면(113d)에 가까워질수록 커질 수 있다. 이러한 구성에 의하면, 제1면(111)의 하부에 배치되는 제2캐비티(110b)의 형상을 다각 형상으로 형성할 수 있어 와이어 실장 면적 등을 확보할 수 있다. 따라서, 소자의 신뢰성이 향상될 수 있다. 제2내측면(113b) 및 제3내측면(113c)의 수직 방향 폭(H4)은 제1면(111)의 수직 방향 폭(H2)보다 작을 수 있다.
도 11은 본 발명의 일 실시 예에 따른 광조사장치의 개념도이다.
실시 예에 따른 광조사장치는 스테이지(30), 스테이지(30) 상에 배치되는 광원모듈(10, 20)을 포함할 수 있다. 실시 예에 따른 광조사장치는 살균 장치, 경화 장치, 노광 장치, 조명 장치, 및 표시 장치 및 차량용 램프 등을 포함하는 개념일 수 있다. 이하에서는 예시적으로 광조사장치를 노광기로 설명한다.
노광 대상물(41)은 스테이지(30) 상에 배치되고, 노광 대상물(41)과 광원모듈(10, 20) 사이에는 마스크 패턴(42)이 배치될 수 있다. 따라서, 마스크 패턴(42)에 따라 선택적으로 자외선 광이 노광 대상물(41)에 입사할 수 있다. 이러한 구조는 종래 노광기의 구조가 모두 적용될 수 있다.
광원모듈(10, 20)은 회로기판(20) 및 회로기판(20)에 배치되는 복수 개의 반도체 소자 패키지(10)를 포함할 수 있다. 광조사장치의 광원모듈(10, 20)에서 복수 개의 반도체 소자 패키지(10)는 최대한 조밀하게 배치되는 것이 중요할 수 있다. 반도체 소자 패키지의 간격을 더 좁게 할수록 타겟(target)면의 광속 및 조도 균일도가 개선될 수 있다. 반도체 소자 패키지(10)의 구조는 전술한 특징을 모두 포함할 수 있다.
반도체 소자는 다양한 종류의 발광장치에 적용될 수 있다. 예시적으로 발광장치는 살균 장치, 경화 장치, 노광장치, 조명 장치, 및 표시 장치 및 차량용 램프 등을 포함하는 개념일 수 있다. 즉, 반도체 소자는 케이스에 배치되어 광을 제공하는 다양한 전자 디바이스에 적용될 수 있다.
살균 장치는 실시 예에 따른 반도체 소자를 구비하여 원하는 영역을 살균할수 있다. 살균 장치는 정수기, 에어컨, 냉장고 등의 생활 가전에 적용될 수 있으나 반드시 이에 한정하지 않는다. 즉, 살균 장치는 살균이 필요한 다양한 제품(예: 의료 기기)에 모두 적용될 수 있다.
예시적으로 정수기는 순환하는 물을 살균하기 위해 실시 예에 따른 살균 장치를 구비할 수 있다. 살균 장치는 물이 순환하는 노즐 또는 토출구에 배치되어 자외선을 조사할 수 있다. 이때, 살균 장치는 방수 구조를 포함할 수 있다.
경화 장치는 실시 예에 따른 반도체 소자를 구비하여 다양한 종류의 액체를 경화시킬 수 있다. 액체는 자외선이 조사되면 경화되는 다양한 물질을 모두 포함하는 최광의 개념일 수 있다. 예시적으로 경화장치는 다양한 종류의 레진을 경화시킬 수 있다. 또는 경화장치는 매니큐어와 같은 미용 제품을 경화시키는 데 적용될 수도 있다.
노광 장치는 빛에 반응하는 물질인 감광액(photo-resist)이 코팅된 시료 위에 원하는 패턴이 형성된 마스크를 올려놓고 자외선을 조사하여 감광막에 원하는 패턴을 전사할 수 있다. 예를 들어, 전자기기의 주요 부품으로 내장되는 반도체 소자나 회로기판(PCB) 및 디스플레이 패널은 노광 공정에서 포토리소그래피(Photolithography) 기술을 이용하여 미세 회로 패턴을 형성할 수 있다.
조명 장치는 기판과 실시 예의 반도체 소자를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열부 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 또한, 조명 장치는, 램프, 해드 램프, 또는 가로등 등을 포함할 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (10)

  1. 캐비티를 포함하는 몸체;
    상기 캐비티의 바닥면 상에 배치되는 제1전극 및 제2전극;
    상기 제1전극 상에 배치되는 반도체 소자;
    상기 제1전극 상에 상기 반도체 소자와 이격하여 배치되는 보호 소자;
    상기 반도체 소자를 상기 제2전극과 전기적으로 연결하는 제1와이어; 및
    상기 보호 소자를 상기 제2전극과 전기적으로 연결하는 제2와이어를 포함하고,
    상기 제2전극은 상기 제1전극에 대하여 제1방향으로 이격하여 배치되고,
    상기 제2전극은 상기 제1방향으로 상기 반도체 소자와 중첩되고,
    상기 보호 소자는 상기 제1방향과 수직한 제2방향으로 상기 반도체 소자와 어긋나게 배치되고,
    상기 제1전극은 상기 반도체 소자와 상기 보호 소자 사이에 배치되는 홈을 포함하는 반도체 소자 패키지.
  2. 제1항에 있어서,
    상기 제1전극은 상기 제1방향으로 상기 제2전극과 중첩되는 제1서브영역 및 상기 제2방향으로 상기 제2전극과 중첩되는 제2서브영역을 포함하고,
    상기 반도체 소자는 상기 제1서브영역에 배치되고, 상기 보호 소자는 상기 제2서브영역에 배치되는 반도체 소자 패키지.
  3. 제2항에 있어서,
    상기 보호 소자는 상기 제2방향으로 상기 제2전극과 중첩되고,
    상기 보호 소자는 상기 제1방향으로 상기 반도체 소자와 어긋나게 배치되는 반도체 소자 패키지.
  4. 제2항에 있어서,
    상기 제2전극과 상기 제1서브영역 사이의 제1이격영역, 및
    상기 제2전극과 상기 제2서브영역 사이의 제2이격영역을 포함하고,
    상기 홈은 상기 제1이격영역 및 제2이격영역과 연결되는 반도체 소자 패키지.
  5. 제1항에 있어서,
    상기 반도체 소자의 제3모서리와 마주보는 제2홈을 포함하고,
    상기 홈은 상기 반도체 소자의 제1모서리와 마주보게 배치되고,
    상기 제1모서리와 제3모서리는 대각 방향으로 마주보는 반도체 소자 패키지.
  6. 제1항에 있어서,
    상기 반도체 소자는
    도전성 기판,
    상기 도전성 기판과 상기 제1전극 사이에 배치되는 합금층,
    상기 도전성 기판 상에 배치되는 반도체 구조물, 및
    상기 반도체 구조물의 제2 도전형 반도체층과 전기적으로 연결되는 전극패드를 포함하고,
    상기 도전성 기판은 상기 반도체 구조물의 제1 도전형 반도체층과 전기적으로 연결되는 반도체 소자 패키지.
  7. 제1항에 있어서,
    상기 제1와이어는 상기 제2전극에 배치되는 끝단을 포함하고,
    상기 제2와이어는 상기 제2전극에 배치되는 끝단을 포함하고,
    상기 제2와이어의 끝단과 상기 반도체 소자의 최단 거리는 상기 제1와이어의 끝단과 상기 반도체 소자의 최단 거리보다 긴 반도체 소자 패키지.
  8. 제1항에 있어서,
    상기 반도체 소자의 면적은 상기 제1전극의 면적의 30% 내지 50%이고,
    상기 반도체 소자는 자외선 파장대의 광을 생성하는 반도체 소자 패키지.
  9. 제1항에 있어서,
    상기 몸체의 상부에 배치되는 투광기판을 포함하고,
    상기 투광기판은 자외선 파장대의 광을 투과시키는 반도체 소자 패키지.
  10. 회로기판; 및
    상기 회로기판 상에 배치되는 복수 개의 반도체 소자 패키지를 포함하고,
    상기 반도체 소자 패키지는,
    캐비티를 포함하는 몸체;
    상기 캐비티의 바닥면 상에 배치되는 제1전극 및 제2전극;
    상기 제1전극 상에 배치되는 반도체 소자;
    상기 제1전극 상에 상기 반도체 소자와 이격하여 배치되는 보호 소자;
    상기 반도체 소자를 상기 제2전극과 전기적으로 연결하는 제1와이어; 및
    상기 보호 소자를 상기 제2전극과 전기적으로 연결하는 제2와이어를 포함하고,
    상기 제2전극은 상기 제1전극에 대하여 제1방향으로 이격하여 배치되고,
    상기 제2전극은 상기 제1방향으로 상기 반도체 소자와 중첩되고,
    상기 보호 소자는 상기 제1방향과 수직한 제2방향으로 상기 반도체 소자와 어긋나게 배치되고,
    상기 제1전극은, 상기 반도체 소자와 상기 보호 소자 사이에 배치되는 홈을 포함하는 광조사장치.
PCT/KR2019/005324 2018-05-04 2019-05-03 반도체 소자 패키지 및 이를 포함하는 광 조사장치 WO2019212285A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/052,631 US20210183836A1 (en) 2018-05-04 2019-05-03 Semiconductor element package and light-emitting device comprising same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180051540A KR20190127218A (ko) 2018-05-04 2018-05-04 반도체 소자 패키지 및 이를 포함하는 광조사장치
KR10-2018-0051540 2018-05-04

Publications (1)

Publication Number Publication Date
WO2019212285A1 true WO2019212285A1 (ko) 2019-11-07

Family

ID=68385972

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/005324 WO2019212285A1 (ko) 2018-05-04 2019-05-03 반도체 소자 패키지 및 이를 포함하는 광 조사장치

Country Status (3)

Country Link
US (1) US20210183836A1 (ko)
KR (1) KR20190127218A (ko)
WO (1) WO2019212285A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021075797A2 (ko) 2019-10-14 2021-04-22 주식회사 젠큐릭스 특정 유전자의 cpg 메틸화 변화를 이용한 간암 진단용 조성물 및 이의 용도

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154804A (ja) * 1997-07-30 1999-02-26 Rohm Co Ltd チップ型発光素子
JP2009260222A (ja) * 2008-03-28 2009-11-05 Rohm Co Ltd 半導体発光モジュールおよびその製造方法
US20120163026A1 (en) * 2010-12-22 2012-06-28 Jeon Myoung-Ha Light-emitting diode package, light source module having the same and backlight assembly having the same
KR20130007170A (ko) * 2011-06-29 2013-01-18 엘지이노텍 주식회사 발광 소자 패키지 및 이를 구비한 라이트 유닛
JP2017063149A (ja) * 2015-09-25 2017-03-30 日亜化学工業株式会社 発光装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070281396A1 (en) * 2006-06-01 2007-12-06 Hung-Tsung Hsu Method of Dissipating heat, Packaging and Shaping for Light Emitting Diodes
JP2011071265A (ja) * 2009-09-25 2011-04-07 Toshiba Corp 発光装置
US8354684B2 (en) * 2011-01-09 2013-01-15 Bridgelux, Inc. Packaging photon building blocks having only top side connections in an interconnect structure
KR101812761B1 (ko) * 2011-03-02 2017-12-28 서울반도체 주식회사 발광다이오드 패키지
JP2017005191A (ja) * 2015-06-15 2017-01-05 株式会社東芝 半導体発光装置
TWI584491B (zh) * 2016-11-03 2017-05-21 友達光電股份有限公司 發光裝置與其製作方法
JP6680258B2 (ja) * 2017-04-21 2020-04-15 日亜化学工業株式会社 光源装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154804A (ja) * 1997-07-30 1999-02-26 Rohm Co Ltd チップ型発光素子
JP2009260222A (ja) * 2008-03-28 2009-11-05 Rohm Co Ltd 半導体発光モジュールおよびその製造方法
US20120163026A1 (en) * 2010-12-22 2012-06-28 Jeon Myoung-Ha Light-emitting diode package, light source module having the same and backlight assembly having the same
KR20130007170A (ko) * 2011-06-29 2013-01-18 엘지이노텍 주식회사 발광 소자 패키지 및 이를 구비한 라이트 유닛
JP2017063149A (ja) * 2015-09-25 2017-03-30 日亜化学工業株式会社 発光装置の製造方法

Also Published As

Publication number Publication date
US20210183836A1 (en) 2021-06-17
KR20190127218A (ko) 2019-11-13

Similar Documents

Publication Publication Date Title
WO2016208957A1 (ko) 광학 렌즈, 발광 소자 및 이를 구비한 발광 모듈
WO2016089052A1 (ko) 발광 모듈
WO2015194804A1 (ko) 발광 소자 및 이를 포함하는 발광소자 패키지
WO2019098596A1 (ko) 조명 모듈 및 이를 구비한 조명 장치
WO2016153218A1 (ko) 발광 소자, 이를 포함하는 발광 소자 패키지 및 이 패키지를 포함하는 조명 장치
WO2018080224A1 (ko) 반도체 소자 패키지
WO2017078399A1 (ko) 발광소자 및 이를 구비한 조명 장치
WO2019231115A1 (ko) 반도체 소자 패키지 및 이를 포함하는 광조사장치
WO2014157905A1 (ko) 발광소자 패키지
WO2016032167A1 (ko) 발광 소자 패키지
WO2013183901A1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
WO2016117910A1 (ko) 발광 소자
WO2017164672A1 (ko) 광학 모듈
WO2019045167A1 (ko) 발광소자 패키지 및 이를 구비한 광원 장치
WO2013162337A1 (en) Light emitting device and light emitting device package
WO2016148539A1 (ko) 발광 소자 및 이를 구비한 카메라 모듈
WO2013129820A1 (en) Light emitting device package
WO2014010816A1 (en) Light emitting device, and method for fabricating the same
WO2015020358A1 (ko) 발광소자
WO2017074035A1 (ko) 발광소자 패키지, 및 이를 포함하는 조명시스템
WO2013172606A1 (ko) 발광소자, 발광소자 페키지 및 라이트 유닛
WO2019125032A1 (ko) 반도체 소자 패키지
WO2019212285A1 (ko) 반도체 소자 패키지 및 이를 포함하는 광 조사장치
WO2013183878A1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
WO2014054891A1 (ko) 발광소자 및 발광소자 패키지

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19796088

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19796088

Country of ref document: EP

Kind code of ref document: A1