WO2019202744A1 - Ｄｃ／ｄｃコンバータ、及びｄｃ／ｄｃコンバータの制御方法 - Google Patents

Ｄｃ／ｄｃコンバータ、及びｄｃ／ｄｃコンバータの制御方法 Download PDF

Info

Publication number
WO2019202744A1
WO2019202744A1 PCT/JP2018/016536 JP2018016536W WO2019202744A1 WO 2019202744 A1 WO2019202744 A1 WO 2019202744A1 JP 2018016536 W JP2018016536 W JP 2018016536W WO 2019202744 A1 WO2019202744 A1 WO 2019202744A1
Authority
WO
WIPO (PCT)
Prior art keywords
control
voltage
mode
current
switching
Prior art date
Application number
PCT/JP2018/016536
Other languages
English (en)
French (fr)
Inventor
譲原　逸男
悠 細山田
Original Assignee
株式会社京三製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社京三製作所 filed Critical 株式会社京三製作所
Priority to EP18915548.4A priority Critical patent/EP3783786A4/en
Priority to CN201880092598.8A priority patent/CN112020820A/zh
Priority to US17/049,078 priority patent/US11205954B2/en
Priority to KR1020207026177A priority patent/KR102527142B1/ko
Publication of WO2019202744A1 publication Critical patent/WO2019202744A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel

Definitions

  • the present invention relates to a DC / DC converter that switches a voltage level of a DC voltage, and a control method of the DC / DC converter.
  • High / Low pulse operation In recent years, for example, in a plasma application field, high-frequency power (RF output) generated by ON / OFF pulse operation that is turned ON / OFF at a period of several tens of Hz to several tens of kHz, or high / low pulse operation that varies RF power amplitude at high speed. ) Is used.
  • RF output high-frequency power generated by ON / OFF pulse operation that is turned ON / OFF at a period of several tens of Hz to several tens of kHz, or high / low pulse operation that varies RF power amplitude at high speed.
  • pulse operations are said to be effective for suppressing abnormal discharge generated by particles during film formation and for microfabrication using low temperature plasma.
  • ON / OFF pulse operation is an operation mode in which intermittent high frequency power (RF output) is supplied to the load.
  • RF output intermittent high frequency power
  • the High / Low pulse operation is an operation mode in which continuous high-frequency power that is not constantly interrupted with respect to the load is periodically varied by dividing it into two different levels of High level and Low level.
  • the OFF section of the OFF pulse operation power of a level different from the high level is supplied.
  • the plasma disappearance can be prevented and stabilized. Always maintain the plasma discharge.
  • DC / DC converter In the RF generator, there is a method of performing High / Low pulse operation by controlling a DC / DC converter unit.
  • PI control is generally known as a DC / DC converter control method.
  • PI control is a classic control that calculates an operation amount by proportionally and integrating a difference between a command value and a detected value.
  • PI control by a double closed loop control system having a minor loop using a capacitor current and a major loop using an output voltage.
  • the PI control of the closed loop control method is a classical control, and the control response of the major loop and the minor loop has the following restrictions respectively.
  • the major loop has a maximum control response of about 1/10 the frequency of the minor loop control response.
  • the maximum control response is about 1/100 of the switching frequency. Due to this control response limitation, when high / low pulse operation is performed at a frequency of 10 kHz or higher, the switching frequency exceeds 1 MHz, the control becomes complicated, and the control response of the closed loop control exceeds the limit. . Therefore, with PI control, it is difficult to realize a stable high / low pulse operation that can obtain a fast rise time and fall time.
  • FIG. 20 shows an outline of PI control and discrete control.
  • an operation amount is obtained by detecting an error between the output and the command value, and gradually follows in accordance with the response frequency of the control.
  • a pulse width ⁇ T (k) is set so that a sampling period (ks + 1) -th control value is equal to a target value for a state equation obtained by developing a circuit state with input and output state variables as a discrete model. Is calculated for each sampling period, and the output is controlled by a switching operation with the obtained pulse width ⁇ T (k).
  • the switching frequency is the maximum control response in the ideal state.
  • the operation amount of the discrete control is obtained from the modeled relational expression of the main circuit and the detected value.
  • Non-Patent Document 1 proposes control using only voltage detection values.
  • Non-Patent Documents 2-4 describe control for estimating and compensating for delay.
  • Non-Patent Document 5 mentions the influence on the stability given by the delay time caused by averaging in digital control.
  • Non-Patent Document 6 ILref control using the inductor current iL as a detection value has been proposed for control by high / low pulse operation.
  • This ILref control is output control performed by regarding the inductor current as a target value and regarding the output current Iout as fluctuation disturbance.
  • Non-Patent Document 7 shows that a transition of 108V from Low to 12V to High to 120V is realized in 518 ⁇ s under the condition of a switching frequency of 200 kHz.
  • the object of the present invention is to solve the above-mentioned conventional problems and to achieve a smooth and stable transition between high-side power and low-side power together with high-speed control in high / low pulse operation.
  • the present invention includes a DC / DC converter form and a DC / DC converter control method form.
  • the DC / DC converter performs a voltage level conversion by level control for converting a direct current input into a plurality of high-frequency pulse outputs having different voltage levels, and outputs a high-frequency pulse.
  • the DC / DC converter includes a main circuit including a switching circuit and a control unit.
  • the control unit Between each voltage level, A first mode in which a transition section between a power level before transition and a power level after transition is performed by constant current discrete control; A third mode in which a sustain period for holding each voltage of the power level before the transition and the power level after the transition is performed by constant voltage discrete control; A second mode in which the buffer section from the transition section to the sustain section is performed by constant voltage discrete control, The three-mode discrete control mode is provided.
  • Discrete control according to the present invention is control for determining a pulse width ⁇ T so that an output according to a command value can be obtained at a time point after n samples from the present time point, where n can be an arbitrary integer. In the case of 1 ′′, the time point after one sample is controlled.
  • ⁇ High frequency pulses of multiple voltage levels are output by repeating these three modes in order.
  • the first power level and the second power level correspond to different voltage levels on the high power side and the low power side.
  • the transition between the first power level and the second power level is subjected to constant current discrete control. Thereby, the occurrence of overshoot and undershoot in the transition section is suppressed.
  • the constant voltage discrete control is performed on the buffer section between the transition section and the sustain section.
  • the buffer section suppresses overshoot and undershoot that occur when switching from the constant current discrete control in the transition section to the constant voltage discrete control in the sustain section, and smoothly transitions from the transition section to the sustain section.
  • the gain A1 in the buffer section to a value smaller than the gain A2 in the sustain section, overshoot and undershoot when shifting from the constant current discrete control to the constant voltage discrete control is suppressed.
  • the control is smoothly switched from the constant current discrete control performed in the transition section to the constant voltage discrete control performed in the sustain section.
  • the current command is used in the constant current discrete control in the transition section, while the voltage command is used in the constant voltage discrete control in the sustain section.
  • Switching mode Switching from the first mode to the second mode is performed when the detected output voltage vo reaches the switching voltage Vc.
  • the output voltage switching voltage Vc at the time of switching is overshoot or undershoot due to a voltage change at the time of switching the third mode (at the start of the third mode). It is a value that becomes the generation limit voltage of.
  • This voltage change is at least one of a voltage change at the maximum time Ts generated by jitter, a voltage change that occurs in the buffer section due to the current command value in the first mode, and a voltage change in the delay time Td between the control unit and the main circuit.
  • Voltage change at the maximum time Ts generated by the switching voltage jitter ((Ts / Co) ⁇ ICref)
  • voltage change generated during one sample after the command value is changed (Ts / 2Co) ⁇ ICref)
  • the sum of the voltage change ((Td / Co) ⁇ ICref) in the control delay time Td.
  • the switching voltage Vc1 when the mode is switched from the low power side to the high power side is It is.
  • the switching voltage Vc2 at the time of mode switching from the high power side to the low power side is It is.
  • VHref is a command voltage on the high power side
  • VLref is a command voltage on the low power side
  • Iref is a command current
  • Ts is a control cycle (sampling cycle) of the control unit
  • Td is a control unit.
  • Co is the output capacity of the main circuit.
  • the buffer period of the second mode is a cycle generated by the control unit, and this cycle is one sampling cycle of the control cycle of the control unit and an integer of the sampling cycle. It can be any one of a multiple of a multiple of a period and a period of an integer of a sampling period.
  • constant voltage control is performed for a predetermined period to switch to the third mode, and control is performed so that the detected output voltage vo becomes the command voltage Vref in the third mode.
  • the DC / DC converter of the present invention is applied to one phase and multiple phases.
  • the switching circuit has a one-phase configuration, and the switching signal of the control unit is a one-phase signal.
  • the switching circuit In the multiphase DC / DC converter, the switching circuit has a multiphase configuration, and the switching signal of the control unit is a multiphase signal.
  • the control unit controls switching of each phase using a combined current of each phase current of the multiphase output as a control current.
  • the number of polyphases is not limited to three, but can be any number of phases.
  • DC / DC converter control method In a control method of a DC / DC converter for converting a direct current input into a high frequency pulse output of two different voltage levels, A first mode in which a transition section for transition between a first power level and a second power level is performed by constant current discrete control; A third mode in which constant voltage discrete control is performed for the sustain period that holds each voltage of the first power level and the second power level; as well as, There are provided three modes of a second mode in which a buffer section between the transition section and the sustain section is performed by constant voltage discrete control.
  • control is performed based on the current command
  • constant voltage discrete control in the buffer section in the second mode and the sustain section in the third mode control is performed based on the voltage command.
  • the buffer section in the second mode is one sampling period of the control period of the control unit.
  • the transition section is the constant current discrete control of the first mode (mode I)
  • the sustain section is the constant voltage of the third mode (mode III).
  • FIG. 10 is a diagram for explaining an equivalent circuit of the step-down DC / DC converter circuit of FIG. 9.
  • the DC / DC converter 1 of the present invention controls the on / off operation of the main circuit (LC chopper circuit) 2 that receives the input voltage Vin and outputs the detection output voltage vo and the load current iR, and the switching device of the main circuit 2.
  • the switching signal generator 5 for generating the switching signal, the detection signal from the main circuit 2 and the load 7 are input to calculate the pulse width ⁇ T (k), and the calculated pulse width ⁇ T (k) is calculated as the switching signal generator 5.
  • the control part 6 which outputs to is provided.
  • the LC chopper circuit of the main circuit 2 performs switching control of the input voltage Vin in multiple phases, and supplies the formed inductance current iL to the LC circuit 4 and the LC circuit 4 configured by series-parallel connection of the inductance L and the capacitance C. And a switching circuit 3 to be provided.
  • the control unit 6 calculates the pulse width ⁇ T (k) of the switching signal that controls the on / off operation of the switching device of the switching circuit 3.
  • the pulse width ⁇ T (k) determines the time width of the ON state of the switching device within one switching period.
  • the controller 6 controls the power supplied to the load 7 via the LC circuit 4 according to the length of the pulse width ⁇ T (k).
  • the control unit 6 performs each control form of voltage control, current control, and power control according to the form of the specified value.
  • the control unit 6 uses the output of the sampling period (ks + 1) -th as a control value, and the pulse width ⁇ T (k) so that this control value becomes equal to the command value that is the target value. Is calculated for each sampling period, and discrete control is performed to control the switching operation according to the obtained pulse width ⁇ T (k).
  • the control unit 6 performs constant current control at a predetermined cycle based on the control current including the phase current in the main circuit 2, and drives a switching device (not shown) of the switching circuit 3 of the main circuit 2.
  • the pulse width ⁇ T (k) of the switching signal to be calculated is calculated every sampling period Ts.
  • a control signal is generated using a combined current obtained by combining phase currents of respective phases.
  • the sampling period is used as the switching period.
  • the control unit 6 sets the pulse width ⁇ T (k) calculated by the constant current control of the control current including the combined current as the pulse width ⁇ T (k) of each phase current.
  • the step response becomes a step response of the current and is no longer a step response of the voltage, so that the secondary oscillation voltage of the output voltage is suppressed.
  • the switching signal generator 5 of the present invention generates a switching signal for each phase with the pulse width ⁇ T (k) calculated by the controller 6 as the pulse width ⁇ T (k) for each phase.
  • the pulse width ⁇ T (k) is calculated based on the control current including the combined current obtained by combining the phase currents.
  • the limitation due to the overlap of the pulse width ⁇ T (k) of each phase can be removed, and the pulse width ⁇ T of each phase can be allowed to overlap each other.
  • the obtained pulse width ⁇ T (k) can be obtained.
  • the pulse width ⁇ T is controlled so that an output according to the command value is obtained at a time point n samples after the current time point.
  • n can be an arbitrary integer.
  • n is “1”, the time point after one sample is controlled.
  • a control that determines a feedback gain is known in order to set current and voltage state variables after n samples. This control is called dead beat control.
  • the discrete control of the present invention is similar to this deadbeat control in that it is controlled toward a predetermined value after n samples. However, instead of acquiring the feedback gain, each control is used as an operation amount necessary for the discrete control.
  • a pulse width ⁇ T that determines the power of the period is determined.
  • a control in which a series of control signals having a predetermined cycle is set as one phase is referred to as one-phase control in order to distinguish it from single-phase AC and multi-phase AC of commercial AC signals.
  • Control in which a plurality of control signals having a predetermined cycle are provided with a plurality of phases shifted in phase is referred to as multiphase control.
  • the DC / DC converter of the present invention can be applied not only to the case of one phase but also to the case of a plurality of phases.
  • the case of one phase will be described first, and then the case of a plurality of phases will be described.
  • a case where the phase is a plurality of phases (n-phase) will be described in the case of three phases.
  • FIG. 2 shows a circuit example of a one-phase step-down DC / DC converter.
  • the DC / DC converter is connected in series between the input voltage Vin and the load RL, the switching device S1A connected in series, the switching circuit including the switching device S2A connected in parallel, the switching circuit and the load.
  • an LC circuit having a capacitance C connected in parallel to the switching circuit and the load.
  • x (t), A, B, u (t) are as follows.
  • Equation (4) a relational expression between the discrete control command value and the manipulated variable is derived.
  • an acquisition delay when the detection value of voltage or current is acquired by the detector, and an operation amount is calculated from the detection value by the control unit there is a delay time due to the calculation delay and the operation delay until the switching device operates after receiving the gate signal in the main circuit.
  • the delay time becomes an error between the actual circuit to be controlled and the control model, which causes a problem in the accuracy of discrete control and may cause control oscillation.
  • ⁇ In order to consider the delay time, a discrete control formula that introduces a term of delay time is derived, and an operation amount for controlling the output of the main circuit to the command value is derived.
  • the control circuit (controller) generates a pulse width ⁇ T (k) for controlling the output by turning on / off the input voltage as an operation amount for controlling the switching of the main circuit based on the discrete control formula.
  • Td the delay time
  • the switching operation of the switching circuit is performed by a gate signal output from the control unit.
  • the switching operation can be performed by a multi-phase gate signal by a plurality of phases (n-phase) in addition to the one-phase gate signal, and the switching operation by the multi-phase gate signal is a multi-phase interleave.
  • the time width of the delay time Td varies depending on the various factors described above.
  • FIG. 3 shows a case where it is assumed that the delay time Td is within one cycle of the sampling cycle Ts.
  • the control cycle of the main circuit is indicated by k
  • the control cycle (sampling cycle) of the control unit (controller) is indicated by ks.
  • Discrete control is performed so that the output of the main circuit follows the command value after one cycle of the control cycle k of the main circuit.
  • a general solution of the state equation up to a time point (k + 1) which is the end of one cycle of the control cycle of the main circuit is obtained at the time point ks of the control cycle of the control unit (controller).
  • the term of the delay time Td is introduced into the general solution to obtain the pulse width ⁇ T (k), which is the operation amount of the discrete control.
  • the control unit calculates an operation amount for the control amount to coincide with the command value at the time point (k + 1) of the control cycle of the main circuit at the ks time point, and calculates the pulse width ⁇ T (k) based on this operation amount.
  • the switching circuit opens and closes the switching device of the main circuit by a gate signal formed based on the obtained pulse width ⁇ T (k).
  • the general solution x (t) of the state equation includes the inductance current iLA (t) and the detected output voltage vo (t).
  • the inductance current iLA (t) uses the value at each point in the control cycle in the equation. Since the inductance current iLA (t) includes a ripple component at the time of switching, the current value varies within one cycle k of the main circuit in one phase. Therefore, in addition to using the value at each time point of the control cycle, the detected value of the inductance current iLA (t) is acquired from the average value of one cycle of the cycle k of the main circuit in order to suppress the influence due to the fluctuation of the current value. Also good. Since the ripple component of the inductance current iLA (t) does not affect the rising voltage or the falling voltage of the detected output voltage vo, the average value does not reflect the influence due to the fluctuation of the detected output voltage vo.
  • the value at each point in the control cycle is used in the equation.
  • the input voltage u1 (t) of the main circuit has a pulsed input waveform corresponding to the gate signal. Therefore, in addition to using the value at each time point of the control cycle, the input voltage may be obtained from the average value of one sampling cycle of the control cycle ks in order to avoid fluctuations in the detected voltage value due to different sampling time points. Since the input voltage u1 (t) is output with a time width determined by the duty (Duty) of the pulse width ⁇ T (t) of the gate signal for the two values of the input voltage value Vin and the zero voltage, one sampling of the control cycle ks The average value of the periods is calculated as (input voltage value Vin ⁇ Duty).
  • the duty determined at the time point (ks ⁇ 1) is represented by a ratio ⁇ T (k ⁇ 1) / Ts of the time width ⁇ T (k ⁇ 1) of the gate signal to the time width Ts of one cycle
  • the duty of ⁇ T (k) derived from the detected value is expressed by the ratio ⁇ T (k) / Ts of the time width ⁇ T (k) of the gate signal to the time width Ts of one cycle.
  • the pulse width ⁇ T (k) of the period (k) of the main circuit is the voltage component of the inductance LA due to iLA (k + 1) in the next period (k + 1) of the main circuit in the LC circuit.
  • LA ⁇ iLA (k + 1) and the voltage component of the inductance LA and capacitor C (LA ⁇ (Ts + Td) 2 / 2C) ⁇ iLA-ave by iLA-ave (ks) which is the average detected current in the control period (ks) (Ks), input voltage (Ts + Td) ⁇ vo (ks), the ratio of each voltage component of the voltage component ((Ts + Td) 2 / 2C) ⁇ iR (ks) of the capacitor C to iR (ks) to the input voltage Vin, and It has a term (Td / Ts) ⁇ ⁇ T (k ⁇ 1) of the pulse width ⁇ T (k ⁇ 1) of the previous period (k ⁇ 1).
  • the pulse width ⁇ T (k) is obtained by adding the delay time Td to the control cycle Ts (Ts + Td) or (Ts + Td) 2 with respect to the ratio of the voltage components of the inductance, capacitance, and resistance elements to the input voltage Vin.
  • Ts + Td the delay time
  • Ts + Td the control cycle
  • Ts + Td the control cycle
  • Ts + Td the control cycle
  • Ts + Td the control cycle
  • the pulse width ⁇ T (k) in Equation (5) indicates a case where the average value of the inductance current is used as the detection value.
  • iLA-ave (ks) is the average value of the inductance current iLA
  • Vo (ks) is the detected output voltage vo.
  • the average current iLA-ave of the inductance current at the time point ks is the average value of [k to k + 1] derived at the time point ks using the average value in the section of [ks-1 to ks] that is one cycle of switching.
  • Vin ⁇ Duty ( ⁇ T (k) / Ts).
  • the discrete control formula in the case of using the detected value at each time point in the control cycle is obtained by using the detected value at each time point in the control cycle instead of the average value in Equation (5).
  • Equation (5) is an approximate expression obtained by approximating the general solution x (t) of the state equation by a quadratic expansion expression, and includes a quadratic term for (Ts + Td) including the delay time Td.
  • the pulse width ⁇ T (k) represented by Equation (5) includes a term of delay time Td. Control in consideration of the delay time Td is performed by opening and closing the switching device of the main circuit based on the pulse width ⁇ T (K) including the term of the delay time Td.
  • FIG. 4 shows a case where there is no delay time Td.
  • the cycle k of the main circuit coincides with the control cycle ks of the control unit (controller).
  • FIGS. 4A to 4D show sampling, detection output, command value, and manipulated variable in the control unit (controller), and FIGS. 4E and 4F show the gate signal and output in the main circuit. Is shown.
  • a pulse width ⁇ T (k) that is an operation amount is formed based on the detection output (b) and the command value (c) at the time point ks.
  • the pulse width ⁇ T (k) is an operation amount for performing control so that the output becomes a command value at the time point (k + 1).
  • the main circuit performs the closing operation of the switching device with the pulse width ⁇ T (k) at the time point ks in the control cycle between the time point k and the time point (k + 1) so that the output reaches the command value at the time point (k + 1). Control.
  • FIG. 5 shows a case where there is a delay and the delay time Td is not considered for the pulse width ⁇ T (k), which is the operation amount of the discrete control. Due to the delay, a deviation of the delay time Td occurs between the cycle k of the main circuit and the control cycle ks of the controller (controller).
  • FIGS. 5A to 5D show sampling, detection output, command value, and manipulated variable in the control unit (controller), and FIGS. 5E and 5F show gate signals and outputs in the main circuit. Is shown.
  • the illustrated detection output (b) shows an output waveform at a time point ks that is a delay time Td before the time point ks when there is no delay.
  • the formed pulse width ⁇ T (k) is an operation amount for the output to follow the command value at the time point ks based on the detection output (b) and the command value (c) at the time point ks.
  • the control cycle ks of the control unit (controller) is delayed by the delay time Td from the cycle k of the main circuit, so that the detection output (b A detection error as shown in FIG.
  • the detection error shown in FIG. 5B is the difference between the output (represented by a square in the figure) and the detected output (represented by a cross in the figure), and is detected at the time point (ks + 1). Indicates an error.
  • the main circuit obtains the pulse width ⁇ T (k) obtained at the time point ks delayed by the delay time Td in the control period between the time point k and the time point (k + 1), and closes the switching device. . Since the pulse width ⁇ T (k), which is the operation amount of the main circuit, is formed based on the detection output including the output error due to the delay time Td, the gate control of the pulse width ⁇ T (k) is set to [ks to ks + 1]. ], A sufficient time is not obtained for completion, and an output error (FIG. 5 (f)) occurs between the output controlled by the pulse width ⁇ T (k) and the command value. The detected value error and the output error cause oscillation.
  • FIG. 6 shows a case where there is a delay and the delay time Td is considered in the pulse width ⁇ T (k) which is the operation amount of the discrete control. Due to delays such as acquisition delays at the detector when acquiring detected values of voltage and current, calculation delays when calculating manipulated variables such as discrete control, reaction delays of switching devices of the DC / DC converter, etc. There is a difference of the delay time Td between the period k and the control period ks of the control unit (controller).
  • the detection output for obtaining the operation amount includes a delay due to the delay time Td. An error occurs in the operation amount.
  • the prediction of the time point (ks + 1) using the value of the detection signal at the time point ks in the control period interval [ks to ks + 1] of the control unit is predicted.
  • This prediction time is the time (k + 1) of the control cycle of the main circuit.
  • the operation amount (pulse width ⁇ T (k)) for the controlled object to follow the command value is obtained at the time point (k + 1) after the lapse of ((ks + 1) + Td) from the time point ks.
  • FIGS. 6A to 6D show sampling, detection output, estimated output (average value), command value, and manipulated variable in the control unit (controller).
  • FIGS. The gate signal and output in the circuit are shown.
  • the detection output (b) is detected with a delay of Td from the output.
  • the detection output (indicated by a dark line) in FIG. 5B shows a state detected with a delay time Td from the output (indicated by a light line).
  • the pulse width ⁇ T (k) that is the operation amount at the time point (k + 1) is determined based on the detection output (b) at the time point ks, the command value (c), and the previous pulse width ⁇ T (k ⁇ 1).
  • the previous pulse width ⁇ T is compensated for the detected value of (k-1) and the time point ks, and the value at the time point k corresponding to the time point after the delay time Td from the time point ks is obtained.
  • the pulse period ks on the control side is recognized as being delayed by Td when viewed from the main circuit side, while the period k on the main circuit side is only the delay time Td when viewed from the control side. Perceived as moving forward.
  • the detection value at the time point ks of the control unit is delayed by the delay time Td. Therefore, the detection value of the control unit is delayed by the delay time Td at the time point k of the main circuit.
  • a value obtained by compensating the delay time Td for the previous pulse width ⁇ T (k ⁇ 1) and the detected value at the time point ks is obtained on the control side, and the pulse width ⁇ T ( k).
  • This pulse width ⁇ T (k) is an operation amount performed at a period k from the time k of the main circuit.
  • the main circuit is advanced by the delay time Td as viewed from the control side, but the error due to the delay time Td is eliminated by controlling the gate using the manipulated variable of the pulse width ⁇ T (k) in which the delay time Td is compensated. Is done.
  • the period k of the main circuit is a section between a time point k and a time point (k + 1), and the gate is controlled by an operation amount of the pulse width ⁇ T (k) in this period.
  • the detection value used for forming the pulse width ⁇ T (k) between [k to k + 1] in the period k is that the detection value at the time point ks before the delay time Td from the time point k is used as the value of the time point k.
  • An estimated value obtained from a value in a predetermined interval in a pulse period ks earlier than the time point ks can be used. By using an estimated value obtained from a value within a predetermined interval, it is possible to avoid a detection error due to a change in the detected value within the period of the pulse period ks.
  • the average value of the detected value of the capacitance current ic in the interval [ks ⁇ 1 to ks] is obtained, and the estimated value based on this average value is the capacitance at the time point ks.
  • a detected value of the current ic is used, and a pulse width ⁇ T (k) for performing gate control between [k to k + 1] of the period k is formed using the detected value.
  • the control cycle ks of the control unit is delayed by the delay time Td from the cycle k of the main circuit, but the time point (ks + 1) is not predicted, but the time point ( The time (k + 1) of the control cycle of the main circuit, which is the time ((ks + 1) + Td) after the delay time Td by ks + 1), is predicted.
  • the main circuit closes the switching device by the pulse width ⁇ T (k) obtained at the time point ks delayed by the delay time Td in the control period [k to k + 1] between the time point k and the time point (k + 1).
  • the manipulated variable pulse width ⁇ T (k) of the discrete control in consideration of the delay time Td shown in the equation (5) is a time term (Ts + Td) of the control cycle Ts corresponding to the delay time Td and the time (k + 1) of the control cycle. ) Is considered.
  • the operation amount (pulse width ⁇ T (k)) obtained in the period k of the main circuit is an operation amount that correctly recognizes the state of the main circuit, and the main circuit and the control side according to the delay time Td. The error at is eliminated.
  • FIG. 6B shows a detection error (difference in detection output with respect to output) at the time point (ks + 1).
  • FIG. 7A shows a case where the delay time Td is within one sampling period Ts
  • FIG. 7B shows a case where the delay time Td exceeds one sampling period Ts and is within two sampling periods 2Ts.
  • the delay time Td from the time point ks to one sampling period Ts based on the detection output and the command value at the time point ks is predicted. Even in the case of multiphase interleaving, the time point (k + 1) of the control cycle of the main circuit, which is the time point (Ts + Td) after the delay time Td from the time point ks by one sampling cycle Ts, is predicted.
  • time point (k + 1) after (Ts + Td) is predicted with [ks to k + 1] as the integration period of the state equation with respect to the time point ks, and switching is performed with the pulse width ⁇ T (k) in the control period of [k to k + 1]. Take control.
  • the delay time Td and the sampling are performed from the time ks based on the detection output and the command value at the time ks.
  • the time (k + 2) of the control cycle of the main circuit is predicted. Since the delay time Td exceeds one sampling period Ts, the time point after (Ts + Td) from the time point ks is the time point (k + 2).
  • time point (k + 2) after (2Ts + Td) is predicted with [ks ⁇ k + 2] as the integration period of the state equation with respect to the time point ks, and switching is performed with the pulse width ⁇ T (k) in the control period of [k + 1 to k + 2]. Take control.
  • FIG. 8 shows an example in which the three-phase interleaving method is applied as the multi-phase interleaving method, and shows an example of the pulse width ⁇ T (k) in the case of a three-phase phase current.
  • the ripple frequency is tripled by shifting the phase of each of the three phases by 120 degrees. Therefore, in the three-phase interleaving method, an equivalent output ripple is realized with a capacity of 1/3 of the output capacitor as compared with one phase, and the operation of switching to the voltage level of the DC / DC converter is speeded up.
  • FIG. 8A shows an example in which the pulse widths ⁇ T (k) of the three phase currents of the three-phase phase currents overlap in the time width T of one cycle of switching.
  • FIG. 8B shows an example in which the pulse width ⁇ T (k) of two phase currents of three phase currents overlaps in the time width Ts of one cycle of switching.
  • FIG. 8C shows an example in which there is no overlap in the pulse width ⁇ T (k) of the phase current for the three-phase phase current.
  • inductance currents iL1 to iLn flow through n inductances L (L1 to Ln) included in the LC chopper circuit of the main circuit 2, respectively.
  • the control unit 6 inputs, as a control current, a current including a combined current iL obtained by combining the phase currents that are the inductance currents iL1 to iLn.
  • the control current may be a capacitance current iC obtained by subtracting the load current iR from the combined current iL, in addition to the combined current iL obtained by combining the inductance current of each phase current.
  • the manipulated variable of the discrete control considering the delay time Td is expressed by the equation (5).
  • this pulse width ⁇ T (k) By extending this pulse width ⁇ T (k) to a three-phase interleaved step-down DC / DC converter, an operation amount of discrete control in consideration of the delay time Td of the converter speeded up by the three-phase interleaved method can be obtained.
  • a three-phase interleaving scheme is shown here, the three-phase interleaving is an example of a multi-phase interleaving, and is similarly applied to a multi-phase interleaving scheme of three or more phases.
  • FIG. 9 shows a schematic configuration of a step-down DC / DC converter using a three-phase interleave method.
  • the switching devices S1A and S2A and the inductance LA, the switching devices S1B and S2B and the inductance LB, and the switching devices S1C and S2C and the inductance LC constitute each of three phases, and have a capacitance C and a load resistance RL in common.
  • FIGS. 10A and 10B are equivalent circuits of the step-down DC / DC converter circuit using the three-phase interleave method shown in FIG. 9. In the closed loop automatic control response region, an equivalent circuit having a time band sufficiently longer than the switching frequency is shown. Represents.
  • the equivalent circuit of the LCR circuit of FIG. 10B is a diagram for explaining constant voltage control for detecting the detected output voltage vo.
  • an example of a DC / DC converter including a step-down chopper circuit configured by an LCR circuit is shown.
  • the detected output voltage vo obtained by the step response when the input voltage U is input is expressed by the following equation.
  • Equation (7) indicates that the step response of the detected output voltage vo increases exponentially toward (RL ⁇ iL) without causing a secondary oscillation voltage.
  • the combined current (iL (t)), the capacitance current iC (t), and the detected output voltage vo (t) are each expressed by the following equation (9).
  • the detected output voltage vo (t) represented by the equation (9) is obtained after the load resistance RL is deleted from the detected output voltage vo (t) represented by the equation (7) and a sufficient time has elapsed (t ⁇ ⁇ ). The final value of) indicates that it converges to the command voltage Vref.
  • the step response can be controlled without generating a secondary vibration voltage.
  • Av is a coefficient to be multiplied by the difference value (Vref ⁇ Vo (t)) between the detection output voltage vo (t) and the command voltage Vref. For example, as the coefficient Av is larger, the step response is more strongly reflected in the difference value (Vref ⁇ Vo (t)).
  • FIG. 11 shows an equivalent circuit of one of the three phases.
  • u1 ( ⁇ ) is expressed by the equivalent circuit of FIG. In FIG. 11, u1 ( ⁇ ) is Vin when S1A is turned on and S2A is turned off, and u1 ( ⁇ ) is 0 when S1A is turned off and S2A is turned on. However, the input Vin of S1B and S2B and S1C and S2C is short-circuited.
  • x (t) is an element of each current iLA (t), iLB (t), iLC (t), and detection output voltage vo (t) of the inductances LA, LB, LC, and u (t) is each Phase input voltages u1 (t), u2 (t), and u3 (t),
  • A2 is a coefficient term consisting of elements of inductance L, capacitance C, and resistance R of each phase
  • B2 is a phase of each phase It is a term of a coefficient consisting of an element of inductance L.
  • the duty in the [(ks ⁇ 1) ⁇ k] interval is ⁇ T (k ⁇ 1) / Ts
  • the duty in the [k ⁇ (k + 1)] interval is ⁇ T (k) / Ts.
  • the pulse width ⁇ T (k) that is the manipulated variable is calculated by the following equation (11).
  • Equation (5) the discrete control equation that takes the delay time Td into consideration with the manipulated variable as ⁇ T (k) and the command value as iL (k + 1) is derived from Equation (5) for one phase and from Equation (11) for three phases. Derived.
  • n-phase pulse width ⁇ T (k) is expressed by the following equation.
  • the multiphase switching operation is performed from the time point ks to the sampling period based on the detection output and the command value at the time point ks when the delay time Td is within the sampling period Ts.
  • the time (k + 1) of the control cycle of the main circuit which is the time (Ts + Td) obtained by adding the delay time Td to Ts, is predicted.
  • the average period is a ripple instead of the sampling period Ts.
  • the period Tr is used.
  • the time ksA of the A phase takes into account the delay time Td and the time kA + 1 of the main circuit. Is determined, and the pulse width ⁇ T (k) of the section [kA to kA + 1] of the period k of the main circuit period is determined.
  • the average value of the section of the control cycle [ksC-1 to ksA] is used as the detected value at the time point ksA of the capacitor current iC.
  • the time point ksC-1 is the time point of the C phase in the cycle ks
  • one ripple period Tr in the case of n phase is Ts / n.
  • the time point (k + 1) of the main circuit is predicted in consideration of the delay time Td, and the pulse width ⁇ T (k) of [k to k + 1] is determined.
  • the average value is used as the detection value, the average value of the previous section from the time point k by (ripple period Tr + delay time Td for one phase) is used.
  • the delay time Td from the time point ks to the n sampling period Ts is determined based on the detection output or estimated value of the time point ks and the command value.
  • the time point (k + 2) of the control cycle of the main circuit which is the time point (nTs + Td) after the minute, is predicted. Since the delay time Td exceeds one sampling period Ts, the time point (nTs + Td) after the time point ks is the time point (k + 2).
  • the pulse width ⁇ T (k) is determined for each sampling period Ts.
  • the pulse width ⁇ T (k) of [k to k + 1] is determined at the time point ks.
  • the pulse width ⁇ T (k) of [k + 1 to k + 2] is determined at the time point ks.
  • the detected value of the inductance current iLA (t) is averaged in order to suppress the influence of fluctuation due to the ripple component included in the detected inductance current, as in the single-phase discrete control. Get from.
  • the section where the current fluctuates corresponds to one ripple frequency.
  • a section for one cycle of the ripple frequency is an average value acquisition section, fluctuations due to the ripple component are averaged.
  • the acquisition interval for obtaining the average value of the detection values is one cycle of the main circuit cycle k, which is one cycle of the ripple frequency.
  • One cycle k of the main circuit is one cycle of switching of the switching device of the main circuit.
  • the ripple frequency is one cycle.
  • the ripple frequency for one period is 1/3 of the period k of the switching main circuit.
  • an average value is obtained by setting the acquisition interval as 1 / n period of the period k of the switching main circuit.
  • FIG. 12 shows (a) ON / OFF state of a three-phase switching circuit, (b) inductance currents iL1 to iL3 flowing through switching by one phase, and (c) a combined current flowing through switching by three phases (iL1 + iL2 + iL3). Is shown.
  • the interval for obtaining the average current is one switching period for one phase and one third of the switching period for three phases.
  • the DC current sensor that detects the inductor current iL and the insulation amplifier that detects the detection output voltage vo are expected to have a delay time longer than the control cycle. In such a case, it is expected that the pulse width ⁇ T (k) derived from the equation (5) or the equation (12) does not provide sufficient stability for the switching operation.
  • the capacitor current iC detected by the AC current sensor is used instead of the inductor current iL detected by the DC current sensor, and the capacitor current iC is detected. Discrete control by the control system is performed. Since an alternating current sensor can detect at high speed, a delay in detection is reduced.
  • FIGS. 12B and 12C are schematically shown for explanation and do not show actual current waveforms.
  • the transition between the two levels for switching the power level from the low power side to the high power side and switching the power level from the high power side to the low power side is performed by constant voltage control and constant current control. Is performed in combination.
  • FIG. 13 is a diagram for explaining a control mode of a combination of constant voltage control and constant current control.
  • FIG. 13A shows an outline of the control unit
  • FIGS. 13B and 13C show the command voltage Vref.
  • the command current IC-ref shows the detected output voltage vo.
  • the capacitance current iC is used as the detection current.
  • Constant voltage control is performed in the maintenance section in which the low power side and the high power side are held at the command voltage, and constant current control is performed in the transition section in which the power level is switched between the low power side and the high power side.
  • the command voltage Vref is held using the pulse width ⁇ T (k) of the equation (13) or the equation (14).
  • the detected output voltage vo (k) becomes the command voltage Vref using the detected capacitance current iC (k) and the detected output voltage vo (k). So as to control.
  • the pulse width ⁇ T (k) represented by Equation (14) is controlled using the detected capacitance current iC (k) so that the detected output voltage vo (k) becomes the command voltage Vref.
  • the pulse width ⁇ T is detected only by detecting only the capacitance current iC (k). (K) is defined.
  • the detected current iC is maintained at the command current IC-ref using the pulse width ⁇ T (k) of the equation (15), and the command voltage VL on the low power side is changed to the command voltage VH on the high power side. Or from the command voltage VH on the high power side toward the command voltage VL on the low power side.
  • Capacitance current command current IC-ref is an example of IC-refH command current corresponding to high level VH and IC-refL command current corresponding to low level VL in H / L two-level control. Use.
  • discrete control is performed in a plurality of modes in which constant current control and constant voltage control are combined in order to smoothly transition between the high power side and the low pulse power side.
  • control is performed using three modes described below.
  • the discrete control of the present invention is a first mode of constant current control (mode I) used at the time of voltage transition between the high power side and the low power side, and
  • mode III constant voltage control
  • the second mode of control of the buffer section for smoothly switching from constant current control to constant voltage control It consists of three modes (Mode II).
  • Mode II the first mode, the second mode, and the third mode are represented as mode I, mode II, and mode III, respectively.
  • FIG. 14 shows the power transition states of the three modes of discrete control mode I to mode III according to the present invention, and shows each mode in the high / low pulse operation.
  • FIG. 14A shows a power transition from the low power side to the high power side
  • FIG. 14B shows a power transition from the high power side to the low power side.
  • the mode III constant voltage control is performed at the time of the low power, and the mode I constant current control is performed at the voltage transition from the low power side to the high power side.
  • Mode II buffer mode constant voltage control is performed during switching from mode I constant current control to mode III constant voltage control.
  • mode III constant voltage control is performed at the time of high power
  • mode I constant current control is performed at the voltage transition from the high power side to the low power side.
  • the mode II buffer mode constant voltage control is performed during the switching from the mode I constant current control to the mode III constant voltage control.
  • Mode I Constant current discrete control>
  • Mode I is constant current discrete control that is performed at the time of voltage transition between the high power side and the low power side, and is defined at the time of transition from the low power side to the high power side, and at the transition from the high power side to the low power side.
  • Use discrete current control By performing constant current discrete control, the occurrence of overshoot and undershoot at the time of transition and the occurrence of overcurrent are suppressed.
  • a command value iL (k + 1) related to the inductance current iL is defined by the following equation (16).
  • the voltage command value is expressed as Vref
  • the capacitance current command value is expressed as IC-ref or ICref.
  • Equation (16) and Equation (17) are discrete control equation using the detected capacitance current iC.
  • the pulse width ⁇ T (k) in the equations (19) and (20) includes a capacitance average current iC-ave (ks) and a detected output voltage vo (ks) as detected values.
  • the calculation of the average capacitance current iC-ave (ks) is obtained by detecting the capacitance current iC for each sampling period Tsample shorter than the control period Ts and obtaining the average value, thereby obtaining the average current during the control period Ts.
  • the detected output voltage vo (ks) is obtained using the capacitor current detected by the AC current sensor capable of high-speed detection.
  • the calculation of the detection output voltage vo (ks) using the capacitor current iC uses the average current and the average current during the sampling period Ts by performing detection and calculation for each sampling period Tsample shorter than the sampling period Ts. This is done by determining the voltage change that occurred.
  • the output voltage vodet (ks + 1) is obtained by calculation at the time of control sampling after the sampling period Ts.
  • the output voltage vodet (ks + 1) has a coefficient of (ks + (m-1) ⁇ Tsample / Ts) for each of the voltage i c / C of the sampling period Ts of the capacitance C and the output voltage vodet (ks) at the time point ks. It is expressed as the sum of the multiplied values and is calculated as follows.
  • Tsample is the time interval for detecting the capacitor current iC at high speed
  • Mode II Buffer mode when switching control>
  • Mode II and mode III use constant voltage discrete control.
  • the capacitor current iC is used as a detection value as in the constant current discrete control.
  • the command value iL (k + 1) is defined as follows using the gain A1.
  • Mode II is a buffer mode for shifting from constant current control to constant voltage control as shown in FIG.
  • this buffer mode overshoot and undershoot are suppressed by using a gain A1 smaller than the gain A2 in the constant voltage control of mode III.
  • the output voltage is in transition in Mode II, the use of a low-speed detection voltage is greatly affected by the delay time. Therefore, as in mode I, the output voltage vodet estimated from the capacitor current is used for discrete control.
  • the operation amount of the iC discrete control using the capacitance current iC in the mode II can be obtained by substituting the gain A1 of the pulse width T (k) represented by the equation (24) by AH1 and AL1 as follows: ), (26).
  • the gain AH1 is a gain on the high power side
  • the gain AL1 is a gain on the low power side.
  • iL (k + 1) is defined as a command value by equation (23) as in mode II.
  • the gain A2 is newly defined by the following equation (27).
  • FIG. 15 shows the control mode, control section, pulse width ⁇ T (k), command value, output detection voltage, delay time Td, control target, gain, etc. of each mode I, mode II, and mode III described above.
  • FIG. 16 shows control modes in each of the mode I, mode II, and mode III.
  • mode I performs constant current discrete control in a transition section in which a transition is made between the low power side and the high power side, and the capacitance current iC to be controlled becomes the command value IC-ref. Constant current discrete control is performed so that In this mode I, the output detection voltage is estimated from the capacitance current iC.
  • the output voltage vodet (ks) of discrete control at the time point ks is estimated from the output detection voltage vo (ks-1) at the time point ks or the output voltage vodet (ks-1) of discrete control at the time point (ks-1). To do.
  • mode II performs constant voltage discrete control in the buffer section between the transition section and the sustain section, so that the detected output voltage vo to be controlled becomes the command value Vref. Take control. Also in this mode II, the output detection voltage is estimated from the capacitance current iC. Switching from mode I to mode II is performed after the detected output voltage vo reaches the switching voltage Vc1 or Vc2.
  • the buffer section in which control switching is performed in mode II is one sampling cycle Ts of the control cycle of the control circuit (controller), and switching to mode III control is performed after one sampling cycle Ts.
  • mode III constant voltage discrete control is performed in the sustain period, and constant voltage control is performed so that the detected output voltage vo to be controlled is maintained at the command value Vref.
  • this mode III by setting the gain A2 in the pulse width ⁇ T (K) to 3 (Ts + Td) / L and removing the term of the detected output voltage vo (ks), the output detection voltage becomes unnecessary. The speed of control can be increased by eliminating the need for the output detection voltage.
  • FIG. 17 is a diagram for explaining a control mode of discrete control by mode I, mode II, and mode III.
  • FIG. 17A shows an outline of the control unit, and FIGS.
  • the command voltage Vref and the command current IC-ref are shown, and
  • FIG. 17D shows the detected output voltage vo.
  • the capacitance current iC is used as the detection current.
  • ⁇ Mode I> The transition from the low power side to the high power side and the transition from the high power side to the power side are performed by mode I constant current discrete control.
  • mode I a command on the high power side from a command voltage VL on the low power side is maintained in a state where the detected current iC is maintained at the command current IC-ref using the pulse width ⁇ T (k) of formula (20) or formula (22)
  • a transition is made toward the voltage VH or from the command voltage VH on the high power side toward the command voltage VL on the low power side.
  • This mode II control section is a buffer section that performs smooth control switching from constant current control to constant voltage control.
  • the time width of the buffer section can be an integral multiple of the sampling period Ts of the control period of the control circuit (controller). By setting the time width of the buffer section to one sampling period Ts, switching from mode I to mode III can be performed in one sampling period Ts, and the control can be speeded up.
  • the time width of the buffer section is not limited to one sampling period Ts, and may be n sampling periods (n ⁇ Ts). Note that n is an integer.
  • Mode II using the pulse width ⁇ T (k) of Expression (25), the command voltage VL on the low power side is directed toward the command voltage VH on the high power side, or from the command voltage VH on the high power side, The transition is made toward the command voltage VL.
  • Mode II suppresses overshoot and undershoot caused by constant voltage control. After the mode II constant voltage discrete control is performed only for one sampling period Ts of the control period, the mode II is switched to the mode III constant voltage discrete control.
  • the mode III constant voltage discrete control is performed to control the detected output voltage vo to the command voltage value Vref.
  • the command voltage Vref on the low power side is set to VL
  • the command voltage Vref on the high power side is set to VH.
  • the mode I, the mode II, and the mode III form one pulse having two levels, a high level and a low level, and a plurality of pulse outputs are formed by repeating these three modes. Note that the voltage waveforms shown in FIGS. 17B to 17D are schematically shown for explanation, and do not show actual voltage waveforms.
  • FIG. 18 is a flowchart showing an example of mode transition at the time of transition from the low power side to the high power side.
  • Mode II is performed in one cycle of one sampling period.
  • Mode II may be performed in a plurality of cycles, and each cycle is not limited to a sampling period, and may be an arbitrary period. Also good.
  • Voltage detection at the time of sampling is calculated with the detected output voltage vo (k) obtained by the calculation performed at the time of the control sample after the command as the transition command from the low power side to the high power side (s1), and vodet (ks)
  • the value is set as a calculation initial value vodet (0) for calculating the output voltage vodet (k).
  • the detected value vo (k) of the output voltage acquired immediately before the transition is set to the initial value vo (ks) (s2).
  • vodet (ks + 1) is estimated as the output voltage (s3).
  • vodet (ks + 1), vodet (ks + 2), and vodet (ks + 3) can be estimated for vodets after time point (ks + 1).
  • mode II When the estimated output voltage vodet estimated in mode I exceeds the switching voltage Vc1, the mode shifts to mode II which is a buffer mode (s4).
  • mode II the estimated output voltage vodet is estimated by calculation.
  • mode III Mode II may be performed in only one sampling period, or may be performed in several sampling periods. The period is not limited to the sampling period, and an arbitrarily set period may be used (s5).
  • Constant voltage control is performed in mode III. In this constant voltage control, a low-speed voltage detection value is detected and controlled to a command voltage value. Since the constant voltage control in mode III is based on a command to shift to the high power side, it is a constant voltage control on the high power side. In the mode III constant voltage control, the voltage detection value can be made unnecessary by setting the gain value according to the circuit constant. By making the detection of the voltage detection value unnecessary, it is possible to eliminate the influence of delay caused by low-speed voltage detection. (S6).
  • This transition is a transition from the high power side to the low power side.
  • Switching voltages Vc1 and Vc2 from mode I to mode II are calculated by the following equations (29) and (30).
  • Vc1 is a switching voltage when switching from the low power side to the high power side
  • Vc2 is a switching voltage when switching from the high power side to the low power side.
  • the switching voltages Vc1 and Vc2 are set in consideration of the maximum voltage change in the time until switching to mode III, and are values of the generation limit voltage at which the voltage change at the start of mode III overshoots or undershoots. For example, in consideration of the voltage change at the maximum time Ts generated by the switching voltage jitter, the voltage change that occurs during one sample after the command value is changed, and the voltage change during the control delay time Td, Select a voltage that does not occur.
  • the switching voltages Vc1 and Vc2 are switched to a mode in which no overshoot occurs in all conditions by subtracting the maximum voltage change from the voltage command value in the time until switching to mode III.
  • the switching voltages Vc1 and Vc2 represented by the equations (29) and (30) are examples of three-phase interleaving, taking into consideration the maximum voltage change, and when the number of phases is n-phase This can be dealt with by changing the coefficient of Ts in the equation from 3 to n, and when the maximum voltage change is allowed, a coefficient of a predetermined value smaller than 1 is set to the switching voltages Vc1 and Vc2. You can respond by multiplying.
  • ⁇ Gain A1 (AH1, AL1>
  • the manipulated variable of the mode II discrete control is expressed by equations (25) and (26), and overshoot and undershoot are suppressed by the gain A1 (AH1, AL1) included in this equation.
  • the range of mode II gain A1 (AH1, AL1) will be described below.
  • the transition time from the low power side to the high power side will be described.
  • Mode I ICref
  • Mode II AH1 (VHref-Vodet-mode2)
  • mode II is a buffer section connecting mode I and mode III
  • the capacitor current command in mode II is in the range between mode I and mode III, and the relationship of ICref> AH1 (VHref-Vodet-mode2)> 0 or less It is in.
  • the range of the gain AH1 is represented by the following equation.
  • the gain AH1 is used as a coefficient for determining the follow-up characteristic with respect to the high-side command voltage VHref in the above range.
  • the gain AL1 is not described, it can be the same as the gain AH1.
  • a conventional DC current sensor that detects an inductor current has a delay of about 1 ⁇ s even if it is a high-speed device.
  • the numerical example of the response characteristic of the sensor described above is an example, and is not limited to this numerical example. In general, an alternating current sensor has higher response performance than a direct current sensor.
  • FIG. 19 is a control block diagram for explaining a control system of an application example of the DC / DC converter of the present invention to a DC power supply device and an AC power supply device.
  • the control system of the control block shown in FIG. 19A is a configuration example including PI control constituting the main loop control system and discrete control constituting the minor loop control system, and the control shown in FIG.
  • the block control system is a configuration example of only discrete control constituting the minor loop control system.
  • command voltages VH and VL are generated by PI control based on the command powers PH and PL in the main loop control system, and discrete control is performed in the minor loop control system.
  • the configuration shown in FIG. 19B performs discrete control in the minor loop control system based on the given command voltages VH and VL.
  • the main loop control system becomes unnecessary and discrete control can be performed as it is.
  • the DC command of the high level command voltage VH and the low level command voltage VL of the multi-phase interleave type bidirectional step-down chopper circuit of the DC / DC converter of the present invention is applied to the discrete control constituting the minor loop control system.
  • a two-level discrete control system that controls according to voltage is applied.
  • PI control is performed by detecting the power acquired from the load side using the high level power command PH and low level power command PL as the command signal in the main loop. As a result, a high level command voltage VH and a low level command voltage VL are obtained.
  • the high level command voltage VH and the low level command voltage VL obtained by PI control are used as command values, and the detection output voltage vo or the capacitance current iC is detected to perform discrete control.
  • the DC / DC converter of the present invention can be applied to supply high-frequency power to a device using a high frequency such as a manufacturing apparatus such as a semiconductor or a liquid crystal panel, a vacuum deposition apparatus, a heating / melting apparatus, or the like.
  • a high frequency such as a manufacturing apparatus such as a semiconductor or a liquid crystal panel, a vacuum deposition apparatus, a heating / melting apparatus, or the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

複数の異なる電圧間での電圧切替において、高速制御と共に、Ｈｉｇｈ側電力とＬｏｗ側電力との間において円滑で安定した遷移を図る。ＤＣ／ＤＣコンバータはスイッチング回路を含む主回路と制御部とを備え、制御部は、各電圧レベルの間において、遷移前の電力レベル及び遷移後の電力レベルの間の遷移区間を定電流制御で行う第１のモード、遷移前の電力レベル及び遷移後の電力レベルの各電圧を保持する維持区間を定電圧制御で行う第３のモード、遷移区間から維持区間への緩衝区間を定電圧制御で行う第２のモードの３モードの制御モードを備える。３つのモードを順に繰り返すことによって、直流入力を異なる複数の電圧レベルの高周波パルスを出力する。

Description

ＤＣ／ＤＣコンバータ、及びＤＣ／ＤＣコンバータの制御方法
　本願発明は、直流電圧の電圧レベルを切り替えるＤＣ／ＤＣコンバータ、及びＤＣ／ＤＣコンバータの制御方法に関する。
（Ｈｉｇｈ／Ｌｏｗパルス運転）
　近年、例えばプラズマ応用分野において、数十Hz～数十kHzの周期でＯＮ／ＯＦＦさせるＯＮ／ＯＦＦパルス運転や、ＲＦ電力振幅を高速に可変するＨｉｇｈ／Ｌｏｗパルス運転により生成した高周波電力（ＲＦ出力）が使用されている。
　これらのパルス運転は、成膜時におけるパーティクルにより発生する異常放電の抑制や、低温プラズマによる微細加工等に有効であると言われている。
　ＯＮ／ＯＦＦパルス運転は、負荷に対して断続した高周波電力（ＲＦ出力）を供給する運転モードである。この運転モードは、負荷に電力が供給されないＯＦＦ区間において、プラズマが消滅するおそれがある。そのため、一度プラズマが消滅すると、ＲＦ出力はプラズマインピーダンスとミスマッチングが生じる。
　一方、Ｈｉｇｈ／Ｌｏｗパルス運転は、負荷に対して常に断続することのない連続した高周波電力を、ＨｉｇｈレベルとＬｏｗレベルの異なる２つのレベルに分けて周期的に可変させる運転モードであり、ＯＮ／ＯＦＦパルス運転のＯＦＦ区間の代わりにＨｉｇｈレベルとは異なるレベルの電力を供給する。例えば、プラズマへの電力供給では、薄膜生成に必要なＨｉｇｈ側電力と、プラズマ放電を維持し続けるためのＬｏｗ側電力との間で連続した出力を供給することによって、プラズマの消滅を防ぎ、安定したプラズマ放電を常に維持する。
（ＤＣ／ＤＣコンバータ）
　ＲＦジェネレータにおいて、Ｈｉｇｈ／Ｌｏｗパルス運転をＤＣ／ＤＣコンバータ部の制御で行う方式がある。
　ＤＣ／ＤＣコンバータ部の制御では、２つの異なる電圧レベルを高速に遷移する必要があるため、Ｈｉｇｈ／Ｌｏｗパルス運転の周波数限界はＤＣ／ＤＣコンバータの制御応答性に依存する。そのため、電圧レベル間を高速に遷移させるには、ＤＣ／ＤＣコンバータにおいて高速な電圧変化と共に、安定な電圧制御が求められる。
　ＤＣ／ＤＣコンバータの制御方式としてＰＩ制御が一般的に知られている。ＰＩ制御は、指令値と検出値の差分を比例及び積分することで操作量を計算する古典的な制御である。
　一例として、コンデンサ電流を用いたマイナーループと、出力電圧を用いたメジャーループを備えた２重閉ループ制御系によるＰＩ制御がある。閉ループ制御方式のＰＩ制御は古典制御であり、メジャーループ及びマイナーループの制御応答には、それぞれ以下の制限がある。
　1）マイナーループは、むだ時間等の影響を受けるため、スイッチング周波数の約1/10の周波数が最大の制御応答となる。
　2）メジャーループは、マイナーループとの干渉防止のため、マイナーループの制御応答の約1/10の周波数が最大の制御応答となる。
　従って、メジャーループは、スイッチング周波数に対して約1/100の周波数が最大の制御応答となる。この制御応答の制約により、10kHzやそれ以上の周波数でのＨｉｇｈ／Ｌｏｗパルス運転を行う場合、スイッチング周波数が1MHzを越えて制御が複雑化する上、閉ループ制御の制御応答は限界を超えることになる。従って、ＰＩ制御では、高速な立ち上がり時間と立ち下がり時間が得ることができる安定なＨｉｇｈ／Ｌｏｗパルス運転を実現することは困難である。
　（離散制御）
　高い応答性を有するＤＣ／ＤＣコンバータの制御方式として離散制御がある。図２０はＰＩ制御と離散制御の概略を示している。図２０（ａ）に示すＰＩ制御では、出力と指令値とのエラー分を検出して操作量を求め、制御の応答周波数に応じて徐々に追従する。
　これに対して、図２０（ｂ）に示す離散制御では、ＤＣ／ＤＣコンバータの主回路のモデルと検出値を用いて、１サンプル後に制御値が目標値と一致するために必要な操作量を求める。その操作量を主回路へ与えることにより、指令値と制御値が次のサンプル点において一致させる非線形制御を行う。
　離散制御は、入力及び出力を状態変数とする回路状態を離散モデルで展開して得られる状態方程式について、サンプリング周期（ｋs＋１）番目の制御値が目標値と等しくなるようにパルス幅ΔＴ（ｋ）をサンプリング周期ごとに演算し、求めたパルス幅ΔＴ（ｋ）によるスイッチング動作によって出力を制御する。
　離散制御は、理想状態においてはスイッチング周波数がそのまま最大の制御応答となる。このとき、離散制御の操作量は、モデル化された主回路の関係式と検出値から求める。
　非特許文献１では、電圧検出値のみを用いた制御が提案されている。また、非特許文献２－４では、遅延に対して推定し補償する制御について記述されている。また、非特許文献５では、ディジタル制御において、平均化により生じる遅延時間が与える安定性への影響について言及されている。
　これまでにＨｉｇｈ／Ｌｏｗパルス運転による制御について、インダクタ電流ｉLを検出値として用いるＩLref制御が提案されている（非特許文献６）。このＩLref制御は、インダクタ電流を目標値として、出力電流Ｉoutを変動外乱とみなして行う出力制御である。非特許文献７では、スイッチング周波数200kHzの条件において、Low 12VからHigh 120Vへの108Vの遷移を518μsで実現することが示されている。
A. Kawamura, T. Haneyoshi, and R. G. Hoft:"Deadbeat Controlled PWM Inverter with Parameter Estimation Using Only Voltage Sensor", IEEE transactions on Power Electronics, Vol. 3, Issue 2, pp. 118-125 (1988) C. Li, S. Shen, M. Guan, J. Lu, and J. Zhang: "A Delay-compensated Deadbeat Current Controller for AC Electronic Load", In Proceeding of the 25th Chinese Control Conference, CCC 2006, pp. 1981-1985 (2006) K. Hung, C. Chang, and L. Chen : "Analysis and Implementation of a Delay-compensated Deadbeat Current Controller for Solar Inverters", In Proceeding of Circuits, Devices and Systems, Vol. 148, pp. 279-286 (2001) T. Nussbaumer, M. L. Heldwein, G. Gong, S. D. Round, and J. W. Kolar: "Comparison of Prediction Techniques to Compensate Time Delays Caused by Digital Control of a Three-Phase Buck-Type PWM Rectifier System", IEEE Transactions on Industrial Electronics, Vol. 55, Issue 2, pp. 791-799 (2008) J. Chen, A. Prodic, R. W. Erickson, and D. Maksimovic: "Predictive Digital Current Programmed Control", IEEE Transactions on Power Electronics, Vol. 18, Issue 1, pp. 411-419 (2003) S. Mizushima, A. Kawamura, I. Yuzurihara, A. Takayanagi, and R. Ohma : "DC Converter Control Using Deadbeat Control of High Switching Frequency for Two-type Operation Modes", In Proceeding of the 40th Annual Conference of the IEEE, IECON 2014, Vol. 1, pp. 5029-5034 (2014) S. Mizushima, H. Adachi, A. Kawamura, I. Yuzurihara, and R. Ohma : "High/Low Pulse Generation of Deadbeat Based High Power DC-DC converter with Very Short Rise Time", In Proceeding of the 8th International Power Electronics and Motion Control Conference of the IEEE, IPEMC-ECCE Asia 2016, Vol. 1, pp. 609-615 (2016)
　ＤＣ／ＤＣコンバータのＨｉｇｈ／Ｌｏｗパルス運転では、Ｌｏｗ側電力からＨｉｇｈ側電力へ遷移する際の立ち上がりに要する遷移時間、及びＨｉｇｈ側電力からＬｏｗ側電力へ遷移する際の立ち下がりに要する遷移時間が遅い場合には、遷移区間で不安定なプラズマが生じ、不均一な薄膜生成の要因になる。そのため、立ち上がりと立ち下がりを高速化して遷移時間を短縮することが求められている。
　高速応答のためにスイッチング周波数を高周波化すると、ステップ応答における二次振動電圧の発生により、Ｌｏｗ側電力からＨｉｇｈ側電力への立ち上がり時のオーバーシュート、並びにＨｉｇｈ側電力からＬｏｗ側電力への立ち下がり時のアンダーシュートが発生する。このため、Ｈｉｇｈ／Ｌｏｗの２レベル間での円滑で安定した遷移が得られない。
　制御応答の速度を低速とすれば、オーバーシュートやアンダーシュートの抑制が図られる。しかしながら、低速制御ではＨｉｇｈ／Ｌｏｗパルス運転の高速応答という課題に対応することができない。この課題は、Ｈｉｇｈ／Ｌｏｗの２レベル間に限らず、複数の異なる電圧間での電圧切替動作においても同様である。
　そこで、複数の異なる電圧間での電圧切替において、高速制御と共に、Ｈｉｇｈ側電力とＬｏｗ側電力との間において円滑で安定した遷移が求められる。
　本発明は前記した従来の問題点を解決し、Ｈｉｇｈ／Ｌｏｗパルス運転において、高速制御と共に、Ｈｉｇｈ側電力とＬｏｗ側電力との間において円滑で安定した遷移を図ることを目的とする。
　本発明はＤＣ／ＤＣコンバータの形態とＤＣ／ＤＣコンバータの制御方法の形態を備える。
（ＤＣ／ＤＣコンバータの形態）
　ＤＣ／ＤＣコンバータは、直流入力を異なる複数の電圧レベルの高周波パルス出力に変換するレベル制御により電圧レベル変換を行って高周波パルスを出力する。ＤＣ／ＤＣコンバータはスイッチング回路を含む主回路と制御部とを備える。
　制御部は、
各電圧レベルの間において、
・遷移前の電力レベル及び遷移後の電力レベルの間の遷移区間を定電流離散制御で行う第１のモード、
・遷移前の電力レベル及び遷移後の電力レベルの各電圧を保持する維持区間を定電圧離散制御で行う第３のモード、
・遷移区間から維持区間への緩衝区間を定電圧離散制御で行う第２のモード、
の３モードの離散制御モードを備える。
　本発明の離散制御は、現時点からｎサンプル後の時点において指令値とおりの出力が得られるようにするパルス幅ΔＴを決定する制御であり、ｎは任意の整数とすることができ、ｎを“１”とした場合には１サンプル後の時点を制御する。
　この３つのモードを順に繰り返すことによって、複数の電圧レベルの高周波パルスを出力する。２電圧レベルによるＨｉｇｈ／Ｌｏｗパルス動作では、第１の電力レベル及び第２の電力レベルは、Ｈｉｇｈ電力側及びＬｏｗ電力側の異なる電圧レベルに相当する。
　第１のモードは第１の電力レベルと第２の電力レベルの間の遷移を定電流離散制御する。これによって、遷移区間におけるオーバーシュートやアンダーシュートの発生が抑制される。第２のモードは遷移区間と維持区間との間の緩衝区間を定電圧離散制御する。緩衝区間は、遷移区間の定電流離散制御から維持区間の定電圧離散制御に切り替わる際に発生するオーバーシュートやアンダーシュートを抑制し、遷移区間から維持区間への移行を円滑に行う。緩衝区間でのゲインＡ1を維持区間でのゲインＡ2よりも小さい値に設定することにより、定電流離散制御から定電圧離散制御に移行する際のオーバーシュートやアンダーシュートを抑制する。これによって、遷移区間で行う定電流離散制御から維持区間で行う定電圧離散制御への制御の切り替えが円滑に行われる。
　遷移区間の定電流離散制御では電流指令を用い、一方、維持区間の定電圧離散制御では電圧指令を用いる。遷移区間と維持区間とにおいて、電流指令と電圧指令とを切り替えることにより制御の高速化と安定化が図られる。
（モードの切り替え）
　第１のモードから第２のモードへの切り替えは、検出出力電圧voが切替電圧Ｖcに達した時点で行う。第１のモードから第２のモードへの切り替えにおいて、切り替え時の出力電圧の切替電圧Ｖcは、第３のモードの切替時（第３のモードの開始時）における電圧変化がオーバーシュート又はアンダーシュートの発生限界電圧となる値である。
　この電圧変化は、ジッタにより発生する最大時間Ｔsでの電圧変化、第１のモードの電流指令値による緩衝区間に生じる電圧変化、及び制御部と主回路間の遅延時間Ｔdにおける電圧変化の少なくともいずれか一つであり、切替電圧のジッタにより発生する最大時間Ｔsでの電圧変化（（Ｔs/Ｃo）×ＩCref）、指令値が変更した後の１サンプル間に生じる電圧変化（Ｔs/2Ｃo）×ＩCref）、制御の遅延時間Ｔdにおける電圧変化（（Ｔd/Ｃo）×ＩCref）の和とすることができる。
　Ｌｏｗ電力側からＨｉｇｈ電力側へのモード切り替え時の切替電圧Ｖc1は、
Figure JPOXMLDOC01-appb-M000001
 である。
　また、Ｈｉｇｈ電力側からＬｏｗ電力側へのモード切り替え時の切替電圧Ｖc2は、
Figure JPOXMLDOC01-appb-M000002
 である。
　なお、上記した切替電圧Ｖc1，Ｖc2において、ＶHrefはＨｉｇｈ電力側の指令電圧、ＶLrefはＬｏｗ電力側の指令電圧、Ｉrefは指令電流、Ｔsは制御部の制御周期（サンプリング周期）、Ｔdは制御部から主回路までの遅延時間、Ｃoは主回路の出力容量である。
　第２のモードから第３のモードへの切り替えにおいて、第２のモードの緩衝区間は、制御部が生成する周期であり、この周期は、制御部の制御周期の１サンプリング周期、サンプリング周期の整数倍の複数周期、サンプリング周期に整数分の一の周期のいずれか一つとすることができる。緩衝区間において、所定周期分だけ定電圧制御を行って第３のモードに切り替え、第３のモードにおいて検出出力電圧voが指令電圧Ｖrefとなるように制御する。
　本発明のＤＣ／ＤＣコンバータは１相及び多相に適用される。１相のＤＣ／ＤＣコンバータにおいて、スイッチング回路は１相構成であり、制御部のスイッチング信号は１相信号である。多相のＤＣ／ＤＣコンバータにおいて、スイッチング回路は多相構成であり、制御部のスイッチング信号は多相信号である。制御部は、多相出力の各相電流の合成電流を制御電流として各相のスイッチングを制御する。多相は３相に限らず任意の相数とすることができる。
（ＤＣ／ＤＣコンバータの制御方法）
　直流入力を異なる２つの電圧レベルの高周波パルス出力に変換するＤＣ／ＤＣコンバータの制御方法において、
　第１の電力レベルと第２の電力レベルの間の遷移させる遷移区間を定電流離散制御で行う第１のモード、
　第１の電力レベル及び第２の電力レベルの各電圧を保持する維持区間を定電圧離散制御で行う第３のモード、
及び、
　前記遷移区間から前記維持区間との間の緩衝区間を定電圧離散制御で行う第２のモードの３モードを備える。
　第１のモードの遷移区間の定電流離散制御では電流指令に基づいて制御し、第２のモードの緩衝区間及び第３のモードの維持区間の定電圧離散制御では電圧指令に基づいて制御する。第２のモードの緩衝区間は、制御部の制御周期の１サンプリング周期である。定電流離散制御の電流指令から定電圧離散制御の電圧指令に指令を切り替え、３つのモードの離散制御を繰り返すことにより、制御の高速化と安定化が図られる。
　本発明のＤＣ／ＤＣコンバータによれば、Ｈｉｇｈ／Ｌｏｗパルス運転において、遷移区間を第１のモード（モードI）の定電流離散制御とし、維持区間を第３のモード（モードIII）の定電圧離散制御とし、遷移区間から維持区間の１サンプリング周期を定電圧離散制御とすることにより、高速制御と共に、異なる電圧レベルの間において円滑で安定した遷移が行われる。
本発明のＤＣ／ＤＣコンバータの概略構成例を説明するための図である。 本発明のＤＣ／ＤＣコンバータにおいて１相の降圧型ＤＣ／ＤＣコンバータの回路を示す図である。 本発明のＤＣ／ＤＣコンバータにおいて制御回路（コントローラ）と主回路間の遅延時間Ｔdの関係を説明するための図である。 制御回路（コントローラ）と主回路との周期関係において遅延時間Ｔdが無い場合を説明するための図である。 制御回路（コントローラ）と主回路との周期関係において遅延時間Ｔdが有る場合を説明するための図である。 本発明において、制御回路（コントローラ）と主回路との周期関係において遅延時間Ｔdが有る場合を説明するための図である。 制御周期Ｔsと遅延時間Ｔdとの関係及び積分区間を説明するための図である。 ３相インターリーブ方式の適用例を説明するための図である。 ３相インターリーブ方式による降圧型ＤＣ／ＤＣコンバータの概略構成を説明するための図である。 図９の降圧型ＤＣ／ＤＣコンバータ回路の等価回路を説明するための図である。 ３相インターリーブ方式の双方向降圧チョッパ回路の一つの相の等価回路を説明するための図である。 平均電流を取得する平均区間を説明するための図である。 定電圧制御と定電流制御とを組み合わせた制御形態を説明するための図である。 本発明の離散制御のＨｉｇｈ／Ｌｏｗパルス運転における各モードを説明するための図である。 本発明の離散制御の各モードの制御形態、及び各パラメータを説明するための図である。 本発明の３相による離散制御の各モードの制御形態を説明するための図である。 本発明のモードI、モードII、及びモードIIIによる離散制御における信号状態を説明するための図である。 Ｌｏｗ電力側からＨｉｇｈ電力側への移行時のモード遷移の一例を説明するためのフローチャートである。 本発明のＤＣ／ＤＣコンバータを直流電源装置、交流電源装置の適用例を説明するための図である。 ＰＩ制御と離散制御の概略を説明するための図である。
　本発明のＤＣ／ＤＣコンバータ、及びＤＣ／ＤＣコンバータの制御方法について図を用いて説明する。以下、図１を用いて本発明のＤＣ／ＤＣコンバータの概略構成例を説明し、図２～７を用いて本発明の離散制御について１相の場合を説明し、図８～図１２を用いて本発明の離散制御について多相の場合を説明する。図１３～図１８を用いて本発明の離散制御の各モードを説明する。
（本発明のＤＣ／ＤＣコンバータの概略構成）
　本発明のＤＣ／ＤＣコンバータの概略構成について図１を用いて説明する。本発明のＤＣ／ＤＣコンバータ１は、入力電圧Ｖinを入力とし、検出出力電圧vo及び負荷電流ｉRを出力する主回路（ＬＣチョッパ回路）２、主回路２のスイッチングデバイスのオン／オフ動作を制御するスイッチング信号を生成するスイッチング信号生成部５、主回路２及び負荷７からの検出信号を入力してパルス幅ΔＴ（ｋ）を演算し、演算したパルス幅ΔＴ（ｋ）をスイッチング信号生成部５に出力する制御部６を備える。
　主回路２のＬＣチョッパ回路は、インダクタンスＬとキャパシタンスＣの直並列接続で構成されるＬＣ回路４と、入力電圧Ｖinを多相でスイッチング制御を行い、形成したインダクタンス電流ｉLをＬＣ回路４に供給するスイッチング回路３とを備える。
　制御部６は、スイッチング回路３のスイッチングデバイスのオン／オフ動作を制御するスイッチング信号のパルス幅ΔＴ（ｋ）を演算する。パルス幅ΔＴ（ｋ）はスイッチングの１周期内において、スイッチングデバイスのオン状態の時間幅を定める。制御部６は、パルス幅ΔＴ（ｋ）の長短によってＬＣ回路４を経て負荷７に供給する電力を制御する。制御部６は、スイッチング周期の時間幅をＴsとした場合には、時間幅Ｔに対するパルス幅ΔＴ（ｋ）のデューティー比Duty（＝ΔＴ（ｋ）／Ｔs）を演算し、このDutyに基づいて制御を行っても良い。制御部６は、指定値の形態に応じて電圧制御、電流制御、及び電力制御の各制御形態で行う。
　制御部６は、図２０（ｂ）に示したように、サンプリング周期（ｋs＋１）番目の出力を制御値とし、この制御値が目標値である指令値と等しくなるようにパルス幅ΔＴ（ｋ）をサンプリング周期ごとに演算し、求めたパルス幅ΔＴ（ｋ）によってスイッチング動作を制御する離散制御を行う。制御部６は、離散制御において、主回路２中の相電流を含む制御電流に基づいて所定周期で定電流制御を行い、主回路２のスイッチング回路３のスイッチングデバイス（図示していない）を駆動するスイッチング信号のパルス幅ΔＴ（ｋ）の演算をサンプリング周期Ｔs毎に行う。多相インターリーブによる離散制御では、各相の相電流を合成した合成電流を用いて制御信号とする。なお、ここでは、スイッチング周期としてサンプリング周期を用いている。
　制御部６は、合成電流を含む制御電流の定電流制御により演算されたパルス幅ΔＴ（ｋ）を各相電流のパルス幅ΔＴ（ｋ）とする。制御電流を定電流制御することによって、ステップ応答は電流のステップ応答となり電圧のステップ応答でなくなるため、出力電圧の二次振動電圧は抑制される。
　本発明のスイッチング信号生成部５は、制御部６が演算したパルス幅ΔＴ（ｋ）を各相のパルス幅ΔＴ（ｋ）として各相のスイッチング信号を生成する。パルス幅ΔＴ（ｋ）の演算において、相電流を合成して得られる合成電流を含む制御電流に基づいてパルス幅ΔＴ（ｋ）を演算する。この演算において、制御電流は相電流の合成電流に基づくものであるため、各相のパルス幅ΔＴ（ｋ）の重なりによる制限を除くことができ、各相のパルス幅ΔＴが互いに重なることを許容したパルス幅ΔＴ（ｋ）を求めることができる。
（離散制御）
　本発明の離散制御は、現時点からｎサンプル後の時点において指令値とおりの出力が得られるようにするパルス幅ΔＴを制御する。なお、ｎは任意の整数とすることができ、ｎを“１”とした場合には１サンプル後の時点を制御する。
　電流や電圧の状態変数をｎサンプル後に整定させるためにフィードバックゲインを定める制御が知られている。この制御はデッドビート制御と称される。本発明の離散制御は、ｎサンプル後に所定値に向けて制御するという点においてこのデッドビート制御御と類似しているが、フィードバックゲインの取得に代えて、離散制御に必要な操作量として各制御周期の電力を定めるパルス幅ΔＴを決定する。
　離散制御において、制御量が１サンプル後の指令値に追従するために必要な操作量を導出するため、制御対象の主回路の状態方程式を用いてモデル化する。なお、本発明のＤＣ／ＤＣコンバータの制御において、商用交流信号の単相交流、多相交流と区別するために、所定周期の一連の制御信号を１相として行う制御を１相の制御と称し、所定周期の一連の制御信号を互いに位相をずらして複数備えて行う制御を多相の制御と称する。本発明のＤＣ／ＤＣコンバータは、相が１相の場合に限らず複数相の場合についても適用することができる。以下、はじめに１相の場合について説明し、次に複数相の場合について説明する。相が複数相（ｎ相）の場合については３相の場合について説明する。
〈主回路の状態方程式〉
　図２は１相の降圧型ＤＣ／ＤＣコンバータの回路例を示している。ＤＣ／ＤＣコンバータは、入力電圧Ｖinと負荷ＲLとの間に、直列接続されたスイッチングデバイスＳ1Aと、並列接続されたスイッチングデバイスＳ2Aを備えたスイッチング回路と、スイッチング回路及び負荷に対して直列接続されたインダクタンスＬAと、同じくスイッチング回路及び負荷に対して並列接続されたキャパシタンスＣを備えたＬＣ回路とを備える。
　このＤＣ／ＤＣコンバータにおいて、スイッチングデバイスＳ1A、Ｓ2AによってＬＣ回路に対する入力電圧をｕ1（ｔ）とすると、ＬＣ回路の回路方程式は次式で表される。
Figure JPOXMLDOC01-appb-M000003
　上記回路方程式から以下の状態方程式が得られる。
Figure JPOXMLDOC01-appb-M000004
　ただし、ｘ（ｔ）、Ａ、Ｂ、ｕ（ｔ）は以下の通りである。
Figure JPOXMLDOC01-appb-M000005
〈遅延時間を考慮した離散制御式の導出〉
　次に、主回路の状態方程式を用いて離散制御式を導出する。式（２），（３）の状態方程式の一般解は、入力ｕ1（τ）が一定である区間ごとに分割して次式（４）で表される。
Figure JPOXMLDOC01-appb-M000006
　式（４）の一般解を用いて、離散制御の指令値と操作量の関係式を導出する。ここで、制御部（コントローラ）の制御と主回路の動作との間には、検出器において電圧や電流の検出値を取得する際の取得遅延、制御部において検出値から操作量を算出する際の計算遅延、また、主回路においてスイッチングデバイスがゲート信号を受けてから動作するまでの動作遅延等により、遅延時間が存在する。遅延時間は、制御対象である実回路と制御モデルとの誤差となり、離散制御の精度に問題が生じ、制御発振の原因となることもある。
　遅延時間を考慮するために、遅延時間の項を導入した離散制御式を導出し、主回路の出力を指令値に制御する操作量を導出する。制御回路（コントローラ）は、離散制御式に基づいて主回路のスイッチングを制御する操作量として、入力電圧をＯＮ／ＯＦＦして出力を制御するパルス幅ΔＴ（ｋ）を生成する。以下、遅延時間をＴdで表す。
　スイッチング回路のスイッチング動作は、制御部から出力されるゲート信号により行われる。スイッチング動作は、１相のゲート信号で行う他、複数の相（ｎ相）による多相ゲート信号で行うことができ、多相ゲート信号によるスイッチング動作は多相インターリーブとなる。
　以下、はじめに１相の場合の離散制御式について説明し、次に複数相（ｎ相）の場合の離散制御式について説明する。なお、相が複数相（ｎ相）の場合については３相の場合について説明する。
（１相の離散制御式）
　以下、スイッチング動作を１相で行う場合について、遅延時間Ｔdを考慮した離散制御式の導出を説明する。
　遅延時間Ｔdは前記した種々の要因に依存して時間幅が変動する。図３は遅延時間Ｔdがサンプリング周期Ｔsの１周期以内であると仮定した場合を示している。図３において、主回路の制御周期をｋで示し、制御部（コントローラ）の制御周期（サンプリング周期）をｋsで示している。
　離散制御は、主回路の制御周期ｋの１周期後において、主回路の出力が指令値に追従するように制御する。このために、制御部（コントローラ）の制御周期の時点ｋsにおいて、主回路の制御周期の１周期の終わりである時点（ｋ＋１）までの状態方程式の一般解を求める。遅延時間Ｔdを考慮するために、一般解に遅延時間Ｔdの項を導入して離散制御の操作量であるパルス幅ΔＴ（ｋ）を求める。
　制御部（コントローラ）は、主回路の制御周期の時点（ｋ＋１）において制御量が指令値に一致するための操作量をｋs時点で算出し、この操作量に基づいてパルス幅ΔＴ（ｋ）を求める。スイッチング回路は、求めたパルス幅ΔＴ（ｋ）に基づいて形成したゲート信号により主回路のスイッチングデバイスを開閉する。
　状態方程式（２）、（３）において、状態方程式の一般解ｘ（ｔ）はインダクタンス電流ｉLA（ｔ）と検出出力電圧vo（ｔ）を含んでいる。
　操作量の算出において、インダクタンス電流ｉLA（ｔ）は、式の上では制御周期の各時点の値を用いる。インダクタンス電流ｉLA（ｔ）はスイッチング時のリプル成分を含むため、１相では主回路の周期ｋの１周期内で電流値が変動する。そのため、制御周期の各時点の値を用いる他、電流値の変動による影響を抑制するために、インダクタンス電流ｉLA（ｔ）の検出値を主回路の周期ｋの１周期の平均値から取得しても良い。なお、インダクタンス電流ｉLA（ｔ）のリプル成分は検出出力電圧voの上昇電圧や下降電圧に影響しないため、平均値には検出出力電圧voの変動による影響は反映されない。
　入力電圧ｕ１（ｔ）についても式の上では制御周期の各時点の値を用いる。主回路の入力電圧ｕ1（ｔ）はゲート信号に応じたパルス状の入力波形となる。そのため、制御周期の各時点の値を用いる他、サンプリング時点が異なることによる検出電圧値の変動を避けるために、入力電圧においても制御周期ｋsの１サンプリング周期の平均値から取得しても良い。入力電圧ｕ1（ｔ）は入力電圧値Ｖinと零電圧の２つの値について、ゲート信号のパルス幅ΔＴ（ｔ）のデューティー（Ｄｕｔｙ）で定まる時間幅で出力されるため、制御周期ｋsの１サンプリング周期の平均値は（入力電圧値Ｖin×Ｄｕｔｙ）として計算される。ただし、時点（ｋs－１）で決定したＤｕｔｙは、一周期分の時間幅Ｔsに対するゲート信号の時間幅ΔＴ（ｋ－１）の比率ΔＴ（ｋ－１）／Ｔsによって表され、時点ｋsの検出値から導出されるΔＴ（ｋ）のＤｕｔｙは一周期分の時間幅Ｔsに対するゲート信号の時間幅ΔＴ（ｋ）の比率ΔＴ（ｋ）／Ｔsによって表される。
　検出電流であるインダクタンス電流ｉLA（ｔ）や入力電圧ｕ１（ｔ）は、インターリーブの相数や遅延時間によっては、上記したように平均値を用いる必要がないため、制御周期の各時点の検出値を用いることができる。
　式（４）の一般解を用いて、１相の場合において、遅延時間Ｔdを考慮した離散制御の操作量であるパルス幅ΔＴ（ｋ）は次式（５）で表される。
Figure JPOXMLDOC01-appb-M000007
　式（５）において、主回路の周期(k)のパルス幅ΔＴ（ｋ）は、ＬＣ回路において、主回路の次の周期（k+1）におけるｉLA（k+1）によるインダクタンスＬAの電圧成分ＬA・ｉLA（k+1）、及び制御周期（ｋs）における平均検出電流であるｉLA-ave（ｋs）によるインダクタンスＬA及びコンデンサＣの電圧成分（ＬA－（Ｔs＋Ｔd）２／２Ｃ）・ｉLA-ave（ｋs）、入力電圧（Ｔs＋Ｔd）・ｖo(ks）、ｉR（ｋs）によるコンデンサＣの電圧成分（（Ｔs＋Ｔd）２／２Ｃ）・ｉR（ｋs）の各電圧成分の入力電圧Ｖinに対する比率、及び前回の周期（ｋ-1）のパルス幅ΔＴ（ｋ-1）の項（Ｔd／Ｔs）・ΔＴ（ｋ-1）を有している。
　パルス幅ΔＴ（ｋ）は、インダクタンス、キャパシタンス、及び抵抗の各素子の電圧成分の各電圧成分の入力電圧Ｖinに対する比率について、制御周期Ｔsに遅延時間Ｔdを加算した（Ｔs＋Ｔd）又は（Ｔs＋Ｔd）２の時間項を有する。また、前回のパルス幅ΔＴ（k-1）については、制御周期Ｔsで遅延時間Ｔdを除算した（Ｔd／Ｔs）の時間項の係数を有する。
　式（５）のパルス幅ΔＴ（ｋ）は、検出値としてインダクタンス電流の平均値を用いた場合を示している。式（５）において、ｉLA-ave（ｋs）はインダクタンス電流ｉLAの平均値、Ｖo（ｋs）は検出出力電圧voである。時点ｋsでのインダクタンス電流の平均電流ｉLA-aveはスイッチングの一周期である［ｋs-1～ｋs］の区間の平均値を用い、時点ｋsで導出する[k～k+1]の平均値入力はＶin×Ｄｕｔｙ（＝ΔＴ（ｋ）／Ｔs）を用いる。
　制御周期の各時点の検出値を用いる場合の離散制御式は、式（５）において平均値に代えて制御周期の各時点の検出値を用いることで得られる。
　式（５）は、状態方程式の一般解ｘ（ｔ）を２次の展開式で近似した近似式であり、遅延時間Ｔdを含む（Ｔｓ＋Ｔｄ）について２次の項を含んでいる。状態方程式の一般解ｘ（ｔ）をより高次の展開式で近似することによって、ΔＴ（ｋ）の近似度を高めることができる。
　式（５）で表されるパルス幅ΔＴ（ｋ）は遅延時間Ｔdの項を含む。この遅延時間Ｔdの項を含むパルス幅ΔＴ（Ｋ）に基づいて主回路のスイッチングデバイスを開閉することにより、遅延時間Ｔdを考慮した制御が行われる。
　〈遅延〉
　主回路の周期ｋに対する制御部（コントローラ）の制御周期ｋsの遅延時間Ｔdについて図４～図７を用いて説明する。
　〈遅延無しの場合〉
　図４は遅延時間Ｔdが無い場合である。この場合には、主回路の周期ｋと制御部（コントローラ）の制御周期ｋsは一致する。
　図４（ａ）～（ｄ）は、制御部（コントローラ）におけるサンプリング、検出出力、指令値、及び操作量を示し、図４（ｅ），（ｆ）は、主回路におけるゲート信号、及び出力を示している。
　主回路の周期ｋと制御部（コントローラ）の制御周期ｋsは一致しているため、検出出力（ｂ）と出力（ｆ）との間に時間的なずれは生じない。時点ｋsにおいて検出出力（ｂ）と指令値（ｃ）とに基づいて操作量であるパルス幅ΔＴ（ｋ）が形成される。このパルス幅ΔＴ（ｋ）は、時点（ｋ＋１）において出力が指令値となるように制御を行う操作量である。主回路は、時点ｋと時点（ｋ＋１）との間の制御周期において、時点ｋsのパルス幅ΔＴ（ｋ）でスイッチングデバイスの閉動作を行い、出力が時点（ｋ＋１）において指令値に達するように制御する。
　〈遅延有り（遅延時間Ｔdの考慮無し）の場合〉
　図５は遅延がある場合であって、離散制御の操作量であるパルス幅ΔＴ（ｋ）に対して遅延時間Ｔdを考慮しない場合を示している。遅延によって、主回路の周期ｋと制御部（コントローラ）の制御周期ｋsとの間に遅延時間Ｔd分のずれが生じる。
　図５（ａ）～（ｄ）は、制御部（コントローラ）におけるサンプリング、検出出力、指令値、及び操作量を示し、図５（ｅ），（ｆ）は、主回路におけるゲート信号、及び出力を示している。
　主回路の周期ｋと制御部（コントローラ）の制御周期ｋsとの間には遅延時間Ｔdのずれがあり、制御部（コントローラ）の検出出力（ｂ）は主回路で出力される出力（ｆ）からＴdだけ遅れて検出される。図示する検出出力（ｂ）は遅延が無い場合の時点ｋsに対して遅延時間Ｔdだけ前の時点ｋsにおける出力波形を示している。
　形成されるパルス幅ΔＴ（ｋ）は、時点ｋsにおいて検出出力（ｂ）と指令値（ｃ）とに基づいて、時点ｋsにおいて出力が指令値に追従するための操作量である。このパルス幅ΔＴ（ｋ）の形成において、制御部（コントローラ）の制御周期ｋsは主回路の周期ｋよりも遅延時間Ｔdだけ遅れているため、出力と検出出力との間には検出出力（ｂ）に示されるような検出誤差が生じる。なお、図５（ｂ）に示す検出誤差は、出力（図中の四角で表される）と検出出力（図中の×印で表される）との差分であり、時点（ｋs＋１）における検出誤差を示している。
　主回路は、時点ｋと時点（ｋ＋１）との間の制御周期において、遅延時間Ｔdだけ遅れた時点ｋsで得られたパルス幅ΔＴ（ｋ）を時点ｋで取得してスイッチングデバイスを閉動作する。主回路の操作量であるパルス幅ΔＴ（ｋ）は、遅延時間Ｔdによる出力誤差を含む検出出力に基づいて形成されているため、パルス幅ΔＴ（ｋ）のゲート制御を［ｋs～ｋs+1］の間で完了させるには十分な時間が得られず、パルス幅ΔＴ（ｋ）によって制御される出力は指令値との間に出力誤差（図５（ｆ））が生じる。検出値の誤差と出力の誤差は、発振の要因となる。
〈遅延有り（遅延時間Ｔdを考慮した）の場合〉
　図６は遅延がある場合であって、離散制御の操作量であるパルス幅ΔＴ（ｋ）において遅延時間Ｔdを考慮した場合を示している。電圧や電流の検出値を取得する際の検出器での取得遅延、離散制御等の操作量を算出する際の計算遅延、ＤＣ／ＤＣコンバータのスイッチングデバイスの反応遅延等の遅延によって、主回路の周期ｋと制御部（コントローラ）の制御周期ｋsとの間に遅延時間Ｔd分のずれが生じる。
　図４で示した遅延が無い制御と同様に、時点ｋsの値を用いて時点（ｋs＋１）を予測すると、操作量を求めるための検出出力に遅延時間Ｔdのずれによる遅れ分が含まれることにより、操作量に誤差が生じる。
　そこで、本発明による制御ではこの遅延時間Ｔdによる誤差を抑制するために、制御部の制御周期区間［ｋs～ｋs+1］において、時点ｋsの検出信号の値を用いた時点（ｋs＋１）の予測に代えて、時点（ｋs＋１）から遅延時間Ｔd分だけ後の時点（（ｋs＋１）＋Ｔd）を予測する。この予測時点は主回路の制御周期の時点（ｋ＋１）である。時点ｋsの離散制御によって、時点ｋsから（（ｋs＋１）＋Ｔd）経過後の時点（ｋ＋１）において、制御対象が指令値に追従するための操作量（パルス幅ΔＴ（ｋ））を求める。
　図６（ａ）～（ｄ）は、制御部（コントローラ）におけるサンプリング、検出出力、推定出力（平均値）、指令値、及び操作量を示し、図６（ｅ），（ｆ）は、主回路におけるゲート信号、及び出力を示している。
　主回路の周期ｋと制御部（コントローラ）の制御周期ｋsとの間には遅延時間Ｔdのずれがあるため、検出出力（ｂ）は出力からＴdだけ遅れて検出される。図５（ｂ）の検出出力（濃い線で示す）は出力（淡い線で示す）に対して遅延時間Ｔd遅れて検出される状態を示している。
　本発明は、時点（ｋ＋１）の操作量であるパルス幅ΔＴ（ｋ）を、時点ｋsの検出出力（ｂ）と指令値（ｃ）、及び前回のパルス幅ΔＴ（ｋ－１）に基づいて形成する。
　ここで、時点ｋにおいてパルス幅ΔＴ（ｋ）の形成に用いる時点ｋsの検出値は、時点ｋの値ではなく遅延時間Ｔdだけ遅れた値であることから、本発明では、前回のパルス幅ΔＴ(k-1)及び時点ｋsの検出値に対して遅延時間Ｔdを補償して、時点ksから遅延時間Ｔd後の時点に当たる時点ｋでの値を求める。パルス幅ΔＴ（ｋ）において遅延時間Ｔdの補償を補償することにより遅延時間Ｔdによる検出誤差を解消する。
　制御部で生じる遅延時間Ｔdにより、主回路側から見ると制御側のパルス周期ｋsはＴdだけ遅れているように認識され、一方、制御側から見ると主回路側の周期ｋは遅延時間Ｔdだけ進んでいるように認識される。
　そのため、主回路側から見ると、制御部の時点ｋsの検出値は遅延時間Ｔdだけ遅れているため、主回路の時点kにおいて制御部の検出値は遅延時間Ｔd分の遅れがある。本発明は、制御側において、前回のパルス幅ΔＴ(k-1)、及び時点ｋsの検出値について遅延時間Ｔdを補償した値を求め、この補償した値を用いて時点ｋのパルス幅ΔＴ（ｋ）を形成する。このパルス幅ΔＴ（ｋ）は主回路の時点ｋから周期ｋで行う操作量である。
　主回路は制御側から見て遅延時間Ｔd分進んでいるが、遅延時間Ｔdが補償されたパルス幅ΔＴ（ｋ）の操作量を用いてゲートを制御することによって、遅延時間Ｔdによる誤差は解消される。このとき、主回路の周期ｋは時点ｋと時点（ｋ＋１）の区間であり、この区間においてパルス幅ΔＴ（ｋ）の操作量でゲートを制御する。
　なお、周期ｋの［ｋ～ｋ＋１］間のパルス幅ΔＴ（ｋ）の形成で用いる検出値は、時点ｋから遅延時間Ｔdだけ以前の時点ｋsの検出値を時点ｋの値としてそのまま用いる他、時点ｋsよりも以前のパルス周期ｋsでの所定区間内の値から得られる推定値を用いることができる。所定区間内の値から得られる推定値を用いることにより、パルス周期ｋsの周期内において検出値が変動することによる検出誤差を回避することができる。
　所定区間内の値を用いた検出値の推定では、例えば、［ｋs-1～ｋs］の区間におけるキャパシタンス電流ｉcの検出値の平均値を求め、この平均値による推定値を時点ｋsでのキャパシタンス電流ｉcの検出値とし、この検出値を用いて周期ｋの［ｋ～ｋ＋１］間でのゲート制御を行うパルス幅ΔＴ（ｋ）を形成する。
　このパルス幅ΔＴ（ｋ）の形成において、制御部（コントローラ）の制御周期ｋsは主回路の周期ｋよりも遅延時間Ｔdだけ遅れているが、時点（ｋs＋１）を予測するのではなく、時点（ｋs＋１）から遅延時間Ｔd分だけ後の（（ｋs＋１）＋Ｔd）時点である主回路の制御周期の時点（ｋ＋１）を予測する。主回路は、時点ｋと時点（ｋ＋１）との間に制御周期［ｋ～ｋ＋１］において、遅延時間Ｔdだけ遅れた時点ｋsで得られたパルス幅ΔＴ（ｋ）によりスイッチングデバイスを閉動作する。
　前記式（５）で示した、遅延時間Ｔdを考慮した離散制御の操作量パルス幅ΔＴ（ｋ）は、遅延時間Ｔdと制御周期の時点（ｋ＋１）の相当する制御周期Ｔsの時間項（Ｔs＋Ｔd）を考慮している。
　制御部（コントロール）側において、時点ｋsから遅延時間Ｔdだけ遅れた時点において検出される値は、主回路側の周期ｋと一致する。そのため、主回路側から見ると、主回路の周期ｋで得られる操作量（パルス幅ΔＴ（ｋ））は、主回路の状態を正しく認識した操作量となり、遅延時間Ｔdによる主回路と制御側での誤差が解消された状態となる。
　これにより、パルス幅ΔＴ（ｋ）のゲート制御に十分な時間を得ることができ、パルス幅ΔＴ（ｋ）によって制御される出力と指令値との間の出力誤差（（図６）中の破線の丸印）は抑制される。図６（ｂ）は時点（ｋs＋１）での検出誤差（出力に対する検出出力の差分）を示している。
（遅延時間Ｔdが１制御周期Ｔsを越える場合）
　前記した遅延時間Ｔdを考慮した離散制御式の導出では、遅延時間Ｔdが主回路の周期ｋの１サンプリング周期Ｔs以内であると仮定した場合を示したが、遅延時間Ｔdが主回路の周期ｋの１サンプリング周期Ｔsを越える場合についても、予測時点を遅延時間Ｔdに応じて延ばすことによって操作量（パルス幅ΔＴ（ｋ））を同様の手法で定めることができる。
　図７（ａ）は遅延時間Ｔdが１サンプリング周期Ｔs以内である場合を示し、図７（ｂ）は遅延時間Ｔdが１サンプリング周期Ｔsを越え２サンプリング周期２Ｔs以内である場合を示している。
　図７（ａ）に示すように、遅延が制御周期ｋsの１サンプリング周期Ｔs以内である場合には、時点ｋsの検出出力及び指令値に基づいて、時点ｋsから１サンプリング周期Ｔsに遅延時間Ｔd分だけ後の（Ｔs＋Ｔd）の時点である主回路の制御周期の時点（ｋ＋１）を予測する。なお、多相インターリーブの場合においても、時点ｋsから１サンプリング周期Ｔsに遅延時間Ｔd分だけ後の（Ｔs＋Ｔd）の時点である主回路の制御周期の時点（ｋ＋１）を予測する。
　なお、時点ｋsに対して［ｋs～ｋ＋１］を状態方程式の積分期間として、（Ｔs＋Ｔd）後の時点（ｋ＋１）を予測し、［ｋ～ｋ＋１］の制御期間においてパルス幅ΔＴ（ｋ）でスイッチング制御を行う。
　図７（ｂ）において、遅延が制御周期ｋsの１サンプリング周期Ｔsを越え２サンプリング周期２Ｔs以内である場合には、時点ｋsの検出出力及び指令値に基づいて、時点ｋsから遅延時間Ｔdとサンプリング周期Ｔsを加算した（Ｔs＋Ｔd）後に主回路の制御周期の時点（ｋ＋２）を予測する。なお、遅延時間Ｔdが１サンプリング周期Ｔsを越えるため、時点ｋsから（Ｔs＋Ｔd）後の時点は時点（ｋ＋２）となる。
　なお、時点ｋsに対して［ｋs～ｋ＋２］を状態方程式の積分期間として、（２Ｔs＋Ｔd）後の時点（ｋ＋２）を予測し、［ｋ＋１～ｋ＋２］の制御期間においてパルス幅ΔＴ（ｋ）でスイッチング制御を行う。 
（３相インターリーブ方式の離散制御）
　前記した（１相の離散制御式）では、１相における離散制御の操作量を示した。ここでは、ＤＣ／ＤＣコンバータの高速化の一手法である多相インターリーブ方式を適用してＤＣ／ＤＣコンバータを高速化する場合について、３相インターリーブ方式の降圧型ＤＣ／ＤＣコンバータの離散制御の操作量に拡張した３相の離散制御式を説明する。
　図８は多相インターリーブ方式として３相インターリーブ方式を適用した例であり、３相の位相電流の場合のパルス幅ΔＴ（ｋ）の例について示している。
　３相インターリーブ方式では、３相の各相の位相をそれぞれ１２０度ずつずらすことにより、リプル周波数が３倍となる。従って、３相インターリーブ方式では、１相と比べ、１／３の出力キャパシタの容量で同等の出力リプルが実現され、ＤＣ／ＤＣコンバータの電圧レベルに切り替える動作が高速化される。
　図８（ａ）はスイッチングの１周期の時間幅Ｔにおいて、３相の位相電流の３つの位相電流のパルス幅ΔＴ（ｋ）が重なる例を示している。図８（ｂ）はスイッチングの１周期の時間幅Ｔsにおいて、３相の位相電流の内の２つの位相電流のパルス幅ΔＴ（ｋ）が重なる例を示している。図８（ｃ）は３相の位相電流について位相電流のパルス幅ΔＴ（ｋ）に重なりがない例を示している。
　ｎ相の多相インターリーブによってスイッチング回路３をスイッチング動作させる場合には、主回路２のＬＣチョッパ回路に含まれるｎ個のインダクタンスＬ（Ｌ1～Ｌn）にはそれぞれインダクタンス電流ｉL1～ｉLnが流れる。制御部６は、これらのインダクタンス電流ｉL1～ｉLnである各相電流を合成した合成電流ｉLを含む電流を制御電流として入力する。
　制御電流は、各相電流のインダクタンス電流を合成した合成電流ｉLの他、合成電流ｉLから負荷電流ｉRを減算したキャパシタンス電流ｉCを用いても良い。
　１相の離散制御式において、遅延時間Ｔdを考慮した離散制御の操作量は式（５）で表される。このパルス幅ΔＴ（ｋ）を３相インターリーブ方式の降圧型ＤＣ／ＤＣコンバータへ拡張することにより、３相インターリーブ方式によって高速化したコンバータの遅延時間Ｔdを考慮した離散制御の操作量が得られる。なお、ここでは３相インターリーブ方式について示すが、３相インターリーブは多相インターリーブの一例であって、３相以上の多相インターリーブ方式にも同様に適用される。
　図９は３相インターリーブ方式による降圧型ＤＣ／ＤＣコンバータの概略構成を示している。スイッチングデバイスＳ1A、Ｓ2A及びインダクタンスＬA、スイッチングデバイスＳ1B、Ｓ2B及びインダクタンスＬB、並びにスイッチングデバイスＳ1C、Ｓ2C及びインダクタンスＬCは３相の各相を構成し、キャパシタンスＣ及び負荷抵抗ＲLを共通に備えている。
　合成電流を制御電流として検出する定電流制御及び定電圧制御の制御電流および出力電圧の式を導出する。図１０（ａ），（ｂ）は図９の３相インターリーブ方式による降圧型ＤＣ／ＤＣコンバータ回路の等価回路であり、閉ループ自動制御応答の領域において、スイッチング周波数より充分長い時間帯域の等価回路を表している。
〈定電圧制御〉
　図１０（ｂ）のＬＣＲ回路の等価回路は、検出出力電圧voを検出する定電圧制御を説明するための図である。なお、ここでは、ＬＣＲ回路で構成された降圧チョッパ回路を含むＤＣ／ＤＣコンバータの例を示している。
　ＬＣＲ回路の等価回路において、入力電圧Ｕを入力したときのステップ応答で得られる検出出力電圧voは、以下の式で表される。
Figure JPOXMLDOC01-appb-M000008
　上記の式（６）は、検出出力電圧voが二次振動電圧であることを示し、オーバーシュートやアンダーシュートの発生を示唆している。
〈定電流制御〉
　図１０（ａ）の等価回路において、各相の相電流ｉLA、ｉLB、及びｉLCの合成電流（ｉLA+ｉLB+ｉLC＝ｉL）を電流源で表し、３つのスイッチング回路のそれぞれのインダクタンスＬの合成インダクタンスを（Ｌ／３）で表している。この等価回路において、電流源から入力された入力電流（ｉL）による検出出力電圧voのステップ応答は、
Figure JPOXMLDOC01-appb-M000009
 で表される。
　式 （７）は、検出出力電圧voのステップ応答が二次振動電圧を起こすことなく、（ＲL・ｉL）に向かって指数関数的に増加することを示している。
　インダクタンス電流ｉLの合成電流の時間関数ｉL（ｔ）を以下の式（８）で定義すると、
Figure JPOXMLDOC01-appb-M000010
 となる。
　合成電流（ｉL（ｔ））、キャパシタンス電流ｉC（ｔ）、及び検出出力電圧vo（ｔ）はそれぞれ以下の式（９）で表される。
Figure JPOXMLDOC01-appb-M000011
　式（９）で示される検出出力電圧vo（ｔ）は、式（７）で表される検出出力電圧vo（ｔ）から負荷抵抗ＲLが削除され、十分な時間が経過した後（ｔ→∞）の最終値は指令電圧Ｖrefに収束することを示している。
　したがって、式（８）で示されるインダクタンス電流ｉL（ｔ）の合成電流を制御電流として定電流制御を行うことによって、二次振動電圧を生じさせることなく、ステップ応答を制御することができる。
　なお、式（９）で示される検出出力電圧vo（ｔ）において、Ａｖは検出出力電圧vo（ｔ）と指令電圧Ｖrefとの差分値（Ｖref－Ｖo（ｔ））に乗じる係数である。例えば、係数Ａｖが大きいほど、差分値（Ｖref－Ｖo（ｔ））の大きさが強く反映されたステップ応答となる。
　〈双方向降圧チョッパ回路の状態方程式〉
　次に、３相インターリーブ方式の双方向降圧チョッパ回路の状態方程式を導出する。図１１は３相の内の一つの相の等価回路を示している。前記式（８）で表される合成電流（ｉL）を、定電流制御に適用した形態に変換するために、図９に示すｉL1，ｉL2，及びｉL3の合成電流であるｉL（＝ｉL1＋ｉL2＋ｉL3）の状態方程式を求め、パルス幅ΔＴとの関係式を導出する。
　図９の各相のＳ1A～Ｓ1C，Ｓ2A～Ｓ2CのＯＮ／ＯＦＦ動作によって、ｕ１(τ)、ｕ２(τ)及びｕ３(τ)にはＶinまたは０の電圧が印加される。重ねの理を用いて表現すると、ｕ１(τ)に関しては図１１の等価回路で表される。図１１において、ｕ１(τ)は、Ｓ1AをオンとしＳ2Aをオフとした場合にはＶinとなり、Ｓ1AをオフとしＳ2Aをオンとした場合にはｕ１(τ)は０となる。但しＳ1BとＳ2B、Ｓ1CとＳ2Cの入力Ｖinは短絡状態とする。
　ＬA＝ＬB＝ＬC＝Ｌとし、図１１において電圧ｕ1（ｔ）、ｕ2（ｔ）、及びｕ3（ｔ）における状態方程式を求め、これらを重ね合わせの理により３相インターリーブ方式の降圧ＤＣ／ＤＣコンバータの状態方程式を得る。
Figure JPOXMLDOC01-appb-M000012
　ただし、ｘ（ｔ）はインダクタンスLA、LB、LCの各電流ｉLA(t)、ｉLB(t) 、ｉLC(t)、及び検出出力電圧vo(t)の要素であり、ｕ（ｔ）は各相の入力電圧ｕ1（ｔ）、ｕ2（ｔ）、及びｕ3（ｔ）であり、Ａ2は各相のインダクタンスＬ、キャパシタンスＣ、及び抵抗Ｒの要素からなる係数の項であり、Ｂ2は各相のインダクタンスＬの要素からなる係数の項である。
　前記した１相の場合と同様に、［（ｋs-1）～ｋ］区間におけるＤｕｔｙをΔＴ（ｋ－１）／Ｔs、［ｋ～（ｋ＋１）］区間におけるＤｕｔｙをΔＴ（ｋ）／Ｔsとすると、操作量であるパルス幅ΔＴ（ｋ）は以下の式（１１）で計算される。
Figure JPOXMLDOC01-appb-M000013
　これにより、操作量をΔＴ（ｋ）、指令値をｉL（ｋ＋１）として、遅延時間Ｔdを考慮した離散制御式は、１相では式（５）により導出され、３相では式（１１）により導出される。
　なお、ｎ相のパルス幅ΔＴ（ｋ）は以下の式で表される。
Figure JPOXMLDOC01-appb-M000014
（多相インターリーブの場合）
　前記では、スイッチング動作を１相のゲート信号で行う場合について示しているが、多相インターリーブによってスイッチング動作を多相のゲート信号で行う場合についても同様とすることができる。
　多相のスイッチング動作は、１相のゲート信号によるスイッチング動作と同様に、遅延時間Ｔdがサンプリング周期Ｔs以内である場合には、時点ｋsの検出出力及び指令値に基づいて、時点ｋsからサンプリング周期Ｔsに遅延時間Ｔd分を加算した（Ｔs＋Ｔd）の時点である主回路の制御周期の時点（ｋ＋１）を予測する。
　多相のスイッチング動作では、操作量であるパルス幅ΔＴ（ｋ）の算出において、算出に用いる時点ｋsの検出値として平均値による推定値を用いる際に、平均区間はサンプリング周期Ｔsに代えてリプル周期Ｔrを用いる。例えば、Ａ相，Ｂ相，及びＣ相の３相インターリーブの場合、遅延時間Ｔdがサンプリング周期Ｔsよりも短いときには、Ａ相の時点ｋsAでは、遅延時間Ｔd遅延を考慮して主回路の時点ｋA＋１を予測し、主回路周期の周期ｋの区間［ｋA～ｋA＋１］のパルス幅ΔＴ（ｋ）を決定する。
　このとき、コンデンサ電流ｉCの時点ｋsAの検出値として、制御周期［ｋsC-1～ｋsA］の区間の平均値を用いる。ここで、時点ｋsC-1は周期ｋsでのＣ相の時点であり、この制御周期の時間幅は１リプル周期Ｔr（＝Ｔs／３）である。なお、ｎ相の場合の１リプル周期ＴrはＴs／ｎである。
　サンプリング時点ｋsにおいて、遅延時間Ｔdを考慮して、主回路の時点（ｋ＋１）を予測して［k～k+1］のパルス幅ΔＴ(k)を決定する。このとき、検出値として平均値を用いる場合は、時点ｋから（１相分のリプル周期Ｔr＋遅延時間Ｔd）だけ前の区間の平均値を用いる。
　また、遅延時間Ｔdが１サンプリング周期Ｔs以上で２サンプリング周期２Ｔs以内である場合には、時点ｋsの検出出力あるいは推定値、及び指令値に基づいて、時点ｋsからｎサンプリング周期Ｔsに遅延時間Ｔd分だけ後の（ｎＴs＋Ｔd）の時点である主回路の制御周期の時点（ｋ＋２）を予測する。なお、遅延時間Ｔdが１サンプリング周期Ｔsを越えるため、時点ｋsから（ｎＴs＋Ｔd）後の時点は時点（ｋ＋２）となる。
　１相ではサンプリング周期Ｔsごとにパルス幅ΔＴ(k)を決定している。３相において、１相の場合に合わせて、遅延時間Ｔdが［０～Ｔs］の間である場合には、時点ｋsにおいて[ｋ～ｋ+1]のパルス幅ΔT(k)を決定し、遅延時間Ｔdが［Ｔｓ～２Ｔs］の間である場合には、時点ｋsにおいて［ｋ+1～ｋ+2］のパルス幅ΔＴ(k)を決定する。
　３相インターリーブ方式の離散制御においても、１相の離散制御と同様に、検出するインダクタンス電流に含まれるリプル成分による変動の影響を抑制するために、インダクタンス電流ｉLA（ｔ）の検出値を平均値から取得する。
　電流が周期変動する区間はリプル周波数の１周期分に相当する。このリプル周波数の１周期分の区間を平均値の取得区間とすることにより、リプル成分による変動を平均化する。１相の場合には、検出値の平均値を求める取得区間を、リプル周波数の１周期分である主回路の周期ｋの１周期とする。主回路の周期ｋの１周期は主回路のスイッチングデバイスのスイッチングの１周期である。
　３相インターリーブ方式の場合においてもリプル周波数の１周期分とする。このリプル周波数の１周期分は、３相の場合にはスイッチングの主回路の周期ｋの１／３周期である。３相以上のｎ相の多相インターリーブについても同様であり、取得区間をスイッチングの主回路の周期ｋの１／ｎ周期として平均値を求める。
　図１２は、（ａ）３相のスイッチング回路のＯＮ／ＯＦＦ状態と、（ｂ）１相によるスイッチングで流れる各インダクタンス電流ｉL１～ｉL3と、（ｃ）３相によるスイッチングで流れる合成電流（ｉL１＋ｉL2＋ｉL3）を示している。平均電流を取得する区間は、１相ではスイッチング周期の1周期分であり、３相ではスイッチング周期の１／３周期分である。
　（キャパシタンス電流ｉCによる離散制御）
　遅延時間Ｔdを考慮した１相の離散制御式（５）、及び多相の離散制御式（１２）はインダクタンス電流ｉL（ｋ＋１）を指令値として導出している。
　しかしながら、インダクタ電流ｉLを検出する直流電流センサや、検出出力電圧voを検出する絶縁アンプには、制御周期以上の遅延時間が見込まれる。このような場合には、式（５）あるいは式（１２）で導出したパルス幅ΔＴ（ｋ）では、スイッチング動作に十分な安定性が得られないことが予想される。
　（キャパシタ電流ｉCを検出値として用いる離散制御）
　インダクタ電流ｉLを検出値とした際の過度な遅延を解消するために、直流電流センサで検出するインダクタ電流ｉLに代えて、交流電流センサで検出するキャパシタ電流ｉCを用い、キャパシタ電流ｉCを検出値とする制御系による離散制御を行う。交流電流センサは高速検出が可能であるため、検出における遅延が低減される。
　ＤＣ／ＤＣコンバータの電圧レベルの切替運転の離散制御において、定電流制御と定電圧制御とを組み合わせについて説明する。
　以下、はじめに、遅延が無い場合の定電圧離散制御、定電流離散制御、及び定電圧離散制御と定電流離散制御の組み合わせについて説明し、次に、遅延がある場合の離散制御のモード制御について説明する。離散制御のモード制御については、遅延時間の他、定電流制御から定電圧制御への切替時に発生するオーバーシュートやアンダーシュートを考慮した制御について説明する。なお、以下の各離散制御の説明では、高電圧レベル（Ｈｉｇｈレベル）と低電圧レベル（Ｌｏｗレベル）の間で電圧レベルを切り替えるＨ／Ｌの２レベル制御を例として説明する。
　なお、図１２（ｂ），図１２（ｃ）に示す電流波形は説明の為に模式的に示すものであって、実際の電流波形を示すものではない。
〈定電圧制御と定電流制御とを組み合わせた制御形態）
　Ｈ／Ｌの２レベル制御において、定電圧制御と定電流制御とを組み合わせた制御形態について図１３を用いて説明する。
　この制御形態では、Ｌｏｗ電力側からＨｉｇｈ電力側への電力レベルの切替、及びＨｉｇｈ電力側からＬｏｗ電力側への電力レベルの切替を行う２レベル間の遷移を、定電圧制御と定電流制御とを組み合わせて行う。
　図１３は定電圧制御と定電流制御の組み合わせの制御態様を説明するための図であり、図１３（ａ）は制御部の概略を示し、図１３（ｂ），（ｃ）は指令電圧Ｖref及び指令電流ＩC-refを示し、図１３（ｄ）は検出出力電圧voを示している。なお、ここでは、検出電流としてキャパシタンス電流ｉCを用いている。
　Ｌｏｗ電力側及びＨｉｇｈ電力側を指令電圧に保持する維持区間では定電圧制御を行ってい、Ｌｏｗ電力側からＨｉｇｈ電力側との間で電力レベルを切り替える遷移区間では定電流制御を行う。
　定電圧制御では、式（１３）あるいは式（１４）のパルス幅ΔＴ（ｋ）を用いて指令電圧Ｖrefに保持する。
Figure JPOXMLDOC01-appb-M000015
Figure JPOXMLDOC01-appb-M000016
　式（１３）で表されるパルス幅ΔＴ（ｋ）は、検出されたキャパシタンス電流ｉC（ｋ）及び検出出力電圧vo（ｋ）を用いて、検出出力電圧vo（ｋ）が指令電圧Ｖrefとなるようにを制御する。
　式（１４）で表されるパルス幅ΔＴ（ｋ）は、検出されたキャパシタンス電流ｉC（ｋ）を用いて、検出出力電圧vo（ｋ）が指令電圧Ｖrefとなるように制御を行う。なお、式（１４）では、係数ＡｖをＡｖ＝３Ｔs／Ｌに設定することによって、検出出力電圧vo（ｋ）の検出を不要とし、キャパシタンス電流ｉC（ｋ）のみを検出するだけでパルス幅ΔＴ（ｋ）を定める。
　定電流制御では、式（１５）のパルス幅ΔＴ（ｋ）を用いて検出電流ｉCを指令電流ＩC-refに維持した状態で、Ｌｏｗ電力側の指令電圧ＶLからＨｉｇｈ電力側の指令電圧ＶHに向けて、あるいはＨｉｇｈ電力側の指令電圧ＶHからＬｏｗ電力側の指令電圧ＶLに向けて移行させる。
Figure JPOXMLDOC01-appb-M000017
　キャパシタンス電流の指令電流ＩC-refは、Ｈ／Ｌの２レベル制御において、ＨｉｇｈレベルのＶHに対応するＩC-refHの指令電流と、ＬｏｗレベルのＶLに対応するＩC-refLの指令電流の例を用いる。
　Ｈ／Ｌの２レベル制御において、電力維持区間の定電圧制御と電力遷移区間の定電流制御とを繰り返す。
（離散制御のモード制御）
　離散制御において、前記した定電圧制御と定電流制御とを組み合わせて制御形態を適用した場合、遅延時間、定電流制御から定電圧制御への切替時に発生するオーバーシュートやアンダーシュートを考慮する必要がある。以下、遅延時間、オーバーシュートやアンダーシュートを考慮した離散制御のモード制御について説明する。
　Ｈｉｇｈ／Ｌｏｗパルス運転においては、Ｈｉｇｈ電力側とＬｏｗパルス電力側との間を円滑に遷移させるために定電流制御と定電圧制御とを組み合わせた複数モードによる離散制御を行う。前記した定電圧制御と定電流制御とを組み合わせた制御において、定電流制御から定電圧制御への制御切替時の切替において、オーバーシュートやアンダーシュートを抑制して円滑に行うために、本発明の離散制御では以下で説明する３つのモードを用いて制御を行う。
　本発明の離散制御は、Ｈｉｇｈ／Ｌｏｗパルス運転においては、図１４に示すように、Ｈｉｇｈ電力側とＬｏｗ電力側の間の電圧遷移時に用いる定電流制御の第１のモード（モードI）及び、Ｈｉｇｈ電力時、又はＬｏｗ電力時に用いる定電圧制御の第３のモード（モードIII）に加えて、定電流制御から定電圧制御への切替を滑らかに行うための緩衝区間の制御の第２のモード（モードII）の３つのモードで構成される。以下では、第１のモード、第２のモード、及び第３のモードをそれぞれモードI、モードII、及びモードIIIで表す。
　図１４は本発明の離散制御のモードI～モードIIIの３モードの電力遷移状態を示し、Ｈｉｇｈ／Ｌｏｗパルス運転における各モードを示している。図１４（ａ）は、Ｌｏｗ電力側からＨｉｇｈ電力側への電力遷移を示し、図１４（ｂ）は、Ｈｉｇｈ電力側からＬｏｗ電力側への電力遷移を示している。
　Ｌｏｗ電力側からＨｉｇｈ電力側へ電力を遷移させる場合には、Ｌｏｗ電力時においてモードIIIの定電圧制御を行い、Ｌｏｗ電力側からＨｉｇｈ電力側への電圧遷移においてモードIの定電流制御を行い、モードIの定電流制御からモードIIIの定電圧制御への切替の間においてモードIIの緩衝モードの定電圧制御を行う。
　一方、Ｈｉｇｈ電力側からＬｏｗ電力側へ電力を遷移させる場合には、Ｈｉｇｈ電力時においてモードIIIの定電圧制御を行い、Ｈｉｇｈ電力側からＬｏｗ電力側への電圧遷移においてモードIの定電流制御を行い、モードIの定電流制御からモードIIIの定電圧制御への切替の間においてモードIIの緩衝モードの定電圧制御を行う。
　以下、各モードI、モードII、及びモードIIIについて説明する。
〈モードI：定電流離散制御〉
　モードIは、Ｈｉｇｈ電力側とＬｏｗ電力側の間の電圧遷移時に行う定電流離散制御であり、Ｌｏｗ電力側からＨｉｇｈ電力側への遷移時、及びＨｉｇｈ電力側からＬｏｗ電力側への遷移時に定電流離散制御を用いる。定電流離散制御を行うことによって遷移時におけるオーバーシュートやアンダーシュートの発生、及び過電流の発生を抑制する。
　インダクタンス電流ｉL（ｋs）を直流電流センサによって検出する際には数μsの遅延時間が発生する。それに対し、交流電流センサは汎用品においても遅延時間が少ないデバイスが多く存在する。そこで、交流電流センサで検出が可能なキャパシタ電流を制御に用いるため、インダクタンス電流ｉLに係る指令値ｉL（ｋ＋１）を次式（１６）で定義する。以下では、電圧の指令値をＶrefで表記し、キャパシタンス電流の指令値をＩC-ref又はＩCrefで表記して説明する。
Figure JPOXMLDOC01-appb-M000018
　また、インダクタンスの平均電流ｉL-ave（ｋs）、キャパシタンス電流ｉCの平均電流ｉC-ave（ｋs）、及び負荷電流ｉR（ｋs）との間の関係は以下の式（１７）で表される。
Figure JPOXMLDOC01-appb-M000019
　式（１６）及び式（１７）を式（１３）に代入することにより、検出したキャパシタンス電流ｉCを用いた離散制御式が得られる。
Figure JPOXMLDOC01-appb-M000020
　１相及びｎ相の場合のパルス幅ΔT（ｋ）は以下の式で表される。
Figure JPOXMLDOC01-appb-M000021
Figure JPOXMLDOC01-appb-M000022
　式（１９），（２０）のパルス幅ΔＴ（ｋ）は、検出値として、キャパシタンス平均電流ｉC-ave（ｋs）と検出出力電圧vo（ｋs）とを含んでいる。
　キャパシタンス平均電流ｉC-ave（ｋs）の算出は、制御周期Ｔsよりも短いサンプリングの周期Tsampleごとにキャパシタンス電流ｉCを検出して平均値を求めることにより、制御周期Ｔs間の平均電流が得られる。
　出力の検出電圧ｖo（ｋs）は、一般に絶縁アンプを介して取得するため、数μsの遅延時間が発生する。そこで、高速検出が可能な交流電流センサで検出するキャパシタ電流を用いて検出出力電圧vo（ｋs）を求める。
　キャパシタ電流ｉCを用いた検出出力電圧vo（ｋs）の算出は、サンプリング周期Ｔsよりも短いサンプリングの周期Tsampleごとに検出と演算を行うことにより、サンプリング周期Ｔs間の平均電流、及び平均電流を用いた電圧変化を求めることで行う。
　Ｌｏｗ電力側からＨｉｇｈ電力側への移行、又はＨｉｇｈ電力側からＬｏｗ電力側への移行の各移行の直前の時点で取得した出力電圧の検出値を初期値ｖo（ｋs）としたとき、出力電圧ｖodet（ｋs＋１）は、サンプリング周期Ｔs後の制御サンプル時の演算により求められる。
　出力電圧ｖodet（ｋs＋１）は、キャパシタンスＣのサンプリング周期Ｔsの電圧分ｉC／Ｃ、及び時点ｋsにおける出力電圧ｖodet（ｋs）のそれぞれに（ｋs＋ (m-1)・Tsample/Ｔs）の係数を乗じた値の和で表され、以下のように計算される。
Figure JPOXMLDOC01-appb-M000023
　ただし、Tsampleはキャパシタ電流ｉCを高速で検出する時間間隔、ｍは1制御周期内で高速検出できる回数とする。つまり、Ｔs＝ｍ×Ｔsampleとなる。
　以上の高速演算によって得られる出力の検出電圧ｖodetを式（２０）のｖoに代入する。これにより、指令値をＩCrefとすると、キャパシタンス電流ｉCのみを用いて、操作量のパルス幅ΔＴ（ｋ）が以下の式（２２）で得られる。
モードI（定電流離散制御のパルス幅ΔＴ（ｋ））
Figure JPOXMLDOC01-appb-M000024
 このパルス幅ΔＴ（ｋ）が、モードIにおけるＩC離散制御の操作量となる。
〈モードII：制御切替時の緩衝モード〉
　モードIは定電流離散制御を用いるのに対して、モードII及びモードIIIでは定電圧離散制御を用いる。定電圧離散制御においても、定電流離散制御と同様に、キャパシタ電流ｉCを検出値として用いる。インダクタンス電流ｉLに代えてキャパシタンス電流ｉCを用いた制御式を得るために、指令値ｉL（ｋ＋１）をゲインＡ1を用いて次のように定義する。
Figure JPOXMLDOC01-appb-M000025
　また、上記式（２３）を用いてパルス幅ΔＴ（ｋ）の式（１１）を変形すると、以下の式（２４）が得られる。
モードII（定電圧離散制御のパルス幅ΔＴ（ｋ））
Figure JPOXMLDOC01-appb-M000026
　モードIIは、図１４に示すように定電流制御から定電圧制御へ移行する緩衝モードである。この緩衝モードでは、モードIIIの定電圧制御におけるゲインＡ2よりも小さなゲインＡ1を用いることにより、オーバーシュート及びアンダーシュートを抑制する。また、モードIIでは出力電圧は遷移中であることから、低速の検出電圧を用いると、遅延時間の影響を大きく受ける。そのため、モードIと同様にキャパシタ電流から推定した出力電圧ｖodetを離散制御に用いる。
　従って、モードIIにおける、キャパシタンス電流ｉCを用いたｉC離散制御の操作量は、式（２４）で表されるパルス幅Ｔ（ｋ）のゲインＡ1をＡH1、ＡL1に置き換えると、以下の式（２５）、（２６）で表される。ゲインＡH1はＨｉｇｈ電力側のゲインであり、ゲインＡL1はＬｏｗ電力側のゲインである。
モードII（定電圧離散制御のパルス幅ΔＴ（ｋ））
Figure JPOXMLDOC01-appb-M000027
Figure JPOXMLDOC01-appb-I000028
〈モードIII：定電圧離散制御〉
　モードIIIでは、モードIIと同様に式（２３）によりｉL（ｋ＋１）を指令値として定義する。また、低速の検出電圧の影響を消去するため、ゲインＡ2を新たに次式（２７）で定義する。
Figure JPOXMLDOC01-appb-M000029
　ゲインＡ2を式（２７）で定義することにより、モードIIIにおける離散制御式は以下の式（２８）で得られる。
モードIII（定電圧離散制御のパルス幅ΔＴ（ｋ））
Figure JPOXMLDOC01-appb-M000030
　これにより、定電圧離散制御においても、低速の検出電圧ｖo（ｋs）の項が削除され、高速検出が可能なキャパシタ電流ｉCのみを検出値とした離散制御式が得られる。
　図１５は上記したモードI、モードII、及びモードIIIの各モードの制御形態、制御区間、パルス幅ΔＴ（ｋ）、指令値、出力検出電圧、遅延時間Ｔd、制御対象、ゲイン等を示し、図１６はモードI、モードII、及びモードIIIの各モードの制御形態を示している。
　図１５及び図１６（ａ）において、モードIは、Ｌｏｗ電力側とＨｉｇｈ電力側との間を移行させる遷移区間において定電流離散制御を行って、制御対象のキャパシタンス電流ｉCが指令値ＩC-refとなるよう定電流離散制御を行う。このモードIでは、キャパシタンス電流ｉCから出力の検出電圧を推定する。また、時点ｋsにおける離散制御の出力電圧ｖodet（ks）は、時点ｋsにおける出力検出電圧vo(ks-1)、又は時点（ｋs-1）における離散制御の出力電圧vodet(ks-1)から推定する。
　図１５及び図１６（ｂ）において、モードIIは、遷移区間と維持区間との間の緩衝区間において定電圧離散制御を行って、制御対象の検出出力電圧voが指令値Ｖrefとなるよう定電圧制御を行う。このモードIIにおいても、キャパシタンス電流ｉCから出力の検出電圧を推定する。モードIからモードIIへの切替は、検出出力電圧voが切替電圧Ｖc1又はＶc2に達した後に行う。モードIIによって制御切替を行う緩衝区間は、制御回路（コントローラ）の制御周期の１サンプリング周期Ｔsであり、１サンプリング周期Ｔsの後にモードIIIの制御に切り替える。
　図１５及び図１６（ｃ）において、モードIIIは、維持区間において定電圧離散制御を行い、制御対象の検出出力電圧voが指令値Ｖrefに維持されるよう定電圧制御を行う。このモードIIIにおいて、パルス幅ΔＴ（Ｋ）中のゲインＡ2を３（Ｔs＋Ｔd）/Ｌに設定して検出出力電圧vo（ｋs）の項を除くことにより、出力の検出電圧は不要となる。出力の検出電圧を不要とすることで制御の高速化が図られる。
　次に、本発明のＤＣ／ＤＣコンバータの電圧レベルの切替運転において、モードI、モードII、及びモードIIIによる離散制御における信号状態を図１７に基づいて説明する。
　以下の各モードによる離散制御の説明において、高電圧レベル（Ｈｉｇｈ電力側）と低電圧レベル（Ｌｏｗ電力側）の間で電力レベルを切り替えるＨ／Ｌの２レベル制御を例として説明する。Ｈ／Ｌの２レベル制御は一例であって、電力レベルを異にする複数の電力レベル間についても同様の離散制御を適用することができる。
　モードI、モードII、及びモードIIIによる離散制御では、Ｌｏｗ電力側からＨｉｇｈ電力側への電力レベルの切替、及びＨｉｇｈ電力側からＬｏｗ電力側への電力レベルの切替を、定電圧制御と定電流制御とを組み合わせて行う。
　図１７はモードI、モードII、及びモードIIIによる離散制御の制御態様を説明するための図であり、図１７（ａ）は制御部の概略を示し、図１７（ｂ），（ｃ）は指令電圧Ｖref及び指令電流ＩC-refを示し、図１７（ｄ）は検出出力電圧voを示している。なお、ここでは、検出電流としてキャパシタンス電流ｉCを用いている。
〈モードI〉
　Ｌｏｗ電力側からＨｉｇｈ電力側への遷移、及びＨｉｇｈ電力側から電力側への遷移をモードIの定電流離散制御により行う。モードIでは式（２０）又は式（２２）のパルス幅ΔＴ（ｋ）を用いて検出電流ｉCを指令電流ＩC-refに維持した状態で、Ｌｏｗ電力側の指令電圧ＶLからＨｉｇｈ電力側の指令電圧ＶHに向けて、あるいはＨｉｇｈ電力側の指令電圧ＶHからＬｏｗ電力側の指令電圧ＶLに向けて移行させる。
〈モードII〉
　検出出力電圧voが切替電圧Ｖc1又はＶc2に達した時点で、モードIの定電流制御からモードIIIの定電圧制御への制御切替を行うために、定電圧離散制御を行う。このモードIIの制御区間は、定電流制御から定電圧制御に円滑な制御切替を行う緩衝区間である。この緩衝区間の時間幅は、制御回路（コントローラ）の制御周期のサンプリング周期Ｔsの整数倍とすることができる。緩衝区間の時間幅を１サンプリング周期Ｔs分とすることで、モードIからモードIIIへの切替を１サンプリング周期Ｔsで行い、制御を高速化することができる。緩衝区間の時間幅は１サンプリング周期Ｔsに限らず、ｎサンプリング周期（ｎ・Ｔs）としても良い。なお、ｎは整数としている。
　モードIIでは式（２５）のパルス幅ΔＴ（ｋ）を用いて、Ｌｏｗ電力側の指令電圧ＶLからＨｉｇｈ電力側の指令電圧ＶHに向けて、あるいはＨｉｇｈ電力側の指令電圧ＶHからＬｏｗ電力側の指令電圧ＶLに向けて移行させる。モードIIにより定電圧制御によるオーバーシュート及びアンダーシュートを抑制する。モードIIの定電圧離散制御を制御周期の１サンプリング周期Ｔs分だけで行った後、モードIIIの定電圧離散制御に切り替える。
〈モードIII〉
　モードIIの後にモードIIIの定電圧離散制御を行って、検出出力電圧voを指令電圧値Ｖrefに制御する。図１７では、Ｌｏｗ電力側の指令電圧ＶrefをＶLとし、Ｈｉｇｈ電力側の指令電圧ＶrefをＶHとしている。
　モードI、モードII、及びモードIIIにより、高レベルと低レベルの２レベルを有する１パルスが形成され、この３モードを繰り返すことによって複数のパルス出力が形成される。なお、図１７（ｂ）～（ｄ）に示す電圧波形は説明の為に模式的に示すものであって、実際の電圧波形を示すものではない。
〈モードの切替〉
　上記したモードは、モードI、モードII、モードIIIの順序で遷移を繰り返す。図１８はＬｏｗ電力側からＨｉｇｈ電力側への移行時のモード遷移の一例を示したフローチャートである。なお、この例では、モードIIを１サンプリング周期の一サイクルで行う例を示しているが、モードIIは複数のサイクルで行っても良く、また各サイクルはサンプリング周期に限らず、任意の周期としてもよい。
　Ｌｏｗ電力側からＨｉｇｈ電力側への移行指令により（s1）、指令後の制御サンプル時で行う演算により求めた検出出力電圧vo（ｋ）をvodet（ks）として、計算されサンプリング時点での電圧検出値を出力電圧vodet（k）を演算する演算初期値vodet（0）とする。
　Ｌｏｗ電力側からＨｉｇｈ電力側への移行指令により（s1）、移行の直前の時点で取得した出力電圧の検出値ｖo（k）を初期値ｖo（ks）とし（s2）、モードIにおいて、式（１９）を用いて制御周期Ｔs後の制御サンプル時で演算を行い、vodet（ks+1）を出力電圧として推定する（s3）。時点（ｋs+1）以降のvodetについても、同様にしてvodet(ks+1), vodet(ks+2),vodet(ks+3)を推定することができる。
　モードIで推定した出力電圧の推定値ｖodetが切替電圧Vc1を超えると、緩衝モードであるモードIIへ移行する（s4）。モードIIにおいて、出力電圧の推定値ｖodetを演算により推定する。モードIIを動作させた後、モードIIIへ移行する。モードIIは、１サンプリング周期のみで行う他、数サンプリング周期で行っても良い。また、周期はサンプリング周期に限らず、任意に設定した周期を用いても良い（s5）。モードIIIにおいて定電圧制御を行う。この定電圧制御は、低速の電圧検出値を検出して、指令電圧値に制御する。このモードIIIの定電圧制御は、Ｈｉｇｈ電力側への移行指令に基づいているためＨｉｇｈ電力側での定電圧制御である。なお、モードIIIの定電圧制御では、ゲインの値を回路定数に合わせて設定することによって、電圧検出値を不要とすることもできる。電圧検出値の検出を不要とすることによって、低速の電圧検出に起因される遅れの影響を除くことができる。（s6）。
　その後、Ｈｉｇｈ電力側からＬｏｗ電力側への移行指令に切り替わると（s7）、前記したs2～s6と同様の移行を行う。なお、この移行では、Ｈｉｇｈ電力側からＬｏｗ電力側への移行である。
〈切替電圧Ｖc1、Ｖc2〉
　モードIからモードIIへの切替電圧Ｖc1、Ｖc2は以下の式（２９）、式（３０）で計算される。
Figure JPOXMLDOC01-appb-M000031
Figure JPOXMLDOC01-appb-M000032
　Ｖc1はＬｏｗ電力側からＨｉｇｈ電力側への切替時の切替電圧であり、Ｖc2はＨｉｇｈ電力側からＬｏｗ電力側への切替時の切替電圧である。
　切替電圧Ｖc1、Ｖc2は、モードIIIへの切替までの時間における最大の電圧変化を考慮して設定され、モードIIIの開始時における電圧変化がオーバーシュートまたはアンダーシュートする発生限界電圧の値である。例えば、切替電圧のジッタにより発生する最大時間Ｔsでの電圧変化及び、指令値が変更した後の１サンプル間に生じる電圧変化、及び制御遅延時間Ｔd中における電圧変化を考慮して、オーバーシュートが発生しない電圧として選定する。
　切替電圧Ｖc1、Ｖc2は、モードIIIへの切替までの時間において最大の電圧変化を電圧指令値から減算することで、あらゆる条件においてオーバーシュートが発生しないモードの切替を行う。
　つまり、切替電圧のジッタにより発生する最大時間Tsでの電圧変化（（Ｔs/Ｃo）×ＩCref）、指令値が変更した後の１サンプル間に生じる電圧変化（（Ｔs/2Ｃo）×ＩCref）、制御の遅延時間Td中における電圧変化（（Ｔd/Ｃo）×ＩCref）を電圧指令値ＶHrefから減算することにより式（２９）、（３０）が得られる。なお、Ｃoは主回路の出力容量である。
　なお、式（２９）、（３０）で表される切替電圧Ｖc1、Ｖc2は、３相インターリーブの例であり、最大の電圧変化を考慮したものであり、相数がｎ相である場合には式中のＴsの係数を３からｎに代えることで対応することができ、また、最大の電圧変化以内を許容する場合には、切替電圧Ｖc1、Ｖc2に値に１より小さい所定値の係数を乗じることで対応することができる。
〈ゲインＡ1（ＡH1、ＡL1〉
　モードIIの離散制御の操作量は式（２５），（２６）で示され、この式に含まれるゲインＡ1（ＡH1、ＡL1）によりオーバーシュートやアンダーシュートを抑制する。以下、モードIIのゲインＡ1（ＡH1、ＡL1）の範囲について説明する。なお、ここでは、Ｌｏｗ電力側からＨｉｇｈ電力側への遷移時について説明する。
　Ｈｉｇｈ時の電圧指令値をＶHrefとし、モードIIのキャパシタンス電流ｉCから演算した電圧検出値をＶodet-mode2、モードIIIの検出電流値をＶo-mode3とすると、各モードのコンデンサ電流指令値は以下で表される。
　モードI：ＩCref
　モードII：ＡH1（ＶHref－Ｖodet-mode2）
　モードIII：Ａ2（ＶHref－Ｖo-mode3）≒0、ただしＡ2＝３（Ｔs＋Ｔd）/Ｌ
　モードIIはモードIとモードIIIをつなぐ緩衝区間であるため、モードIIのコンデンサ電流指令はモードIとモードIIIの間の範囲であり、ＩCref＞ＡH1（ＶHref－Ｖodet-mode2）＞０以下の関係にある。
　この大小関係、及び、式（２９）で表される切替の判定電圧ＶC1を用いることによって、ゲインＡH1の範囲は以下の式で表される。
Figure JPOXMLDOC01-appb-M000033
　したがって、ゲインＡH1は上記の範囲において、Ｈｉｇｈ側の指令電圧ＶHrefに対する追従特性を定める係数として用いる。ゲインＡL1については記述しないが、ゲインＡH1と同様とすることができる。
〈ゲインＡ2〉
　定電圧離散制御のパルス幅Ｔ（ｋ）を表す式（２４）において、検出電圧の項は｛（Ｌ/3）×Ａ1×ｖo（ｋs）／Ｖin｝と｛（Ｔd＋Ｔs）×ｖo（ｋs）／Ｖin｝である。式（２４）をモードIIIに適用してＡ1をＡ2とし、ゲインＡ2を式（２７）で定義することによって、２つの検出電圧の項は互いに相殺され、出力電圧のｖo（ｋ）の項が削除される。これにより、モードIIIにおける離散制御式は検出出力電圧vo（ｋ）を含まない式（２８）で表される。
　以下に、モードI、モードII、及びモードIIIの各モードにおけるパルス幅ΔＴ（ｋ）について、Ｌｏｗ電力側からＨｉｇｈ電力側に遷移する場合の各式（Ｈｉｇｈで示した式）とＨｉｇｈ電力側からＬｏｗ電力側に遷移する場合の各式（Ｌｏｗで示した式）についてまとめて示す。
Figure JPOXMLDOC01-appb-M000034
　また、従来のインダクタ電流を検出する直流電流センサは、高速なデバイスであっても約１μsの遅延が存在する。それに対し、交流電流センサは１０MHz以上（０．１μs以下の遅延）の応答性能を持つデバイスが多く存在する。そこで、交流電流センサにより検出が可能なキャパシタ電流を用い、キャパシタ電流ｉCによるＩC離散制御を行うことによって高速な制御が図られる。なお、上記したセンサの応答特性の数値例は一例であってこの数値例に限られるものではないが、一般に交流電流センサは直流電流センサよりも高い応答性能を有している。
　回路シミュレーション及び実機を用いた検証により、本発明のＤＣ／ＤＣコンバータによるＨｉｇｈ／Ｌｏｗパルス運転の動作を実測し、制御遅延を考慮した離散制御の有効性を確認している。
　（直流電源装置、交流電源装置の適用例）
　次に、図１９を用いて本発明のＤＣ／ＤＣコンバータを直流電源装置、交流電源装置に適用した例を説明する。
　図１９は、本発明のＤＣ／ＤＣコンバータを直流電源装置、交流電源装置への適用例の制御系を説明するための制御ブロック図である。
　図１９（ａ）に示す制御ブロックの制御系は、メインループ制御系を構成するＰＩ制御と、マイナーループ制御系を構成する離散制御とを備える構成例であり、図１９（ｂ）に示す制御ブロックの制御系は、マイナーループ制御系を構成する離散制御のみの構成例である。
　図１９（ａ）に示す構成は、メインループ制御系において指令電力ＰH、ＰLに基づいてＰＩ制御によって指令電圧ＶH、ＶLを生成し、マイナーループ制御系において離散制御を行う。
　また、図１９（ｂ）に示す構成は、与えられた指令電圧ＶH、ＶLに基づいてマイナーループ制御系において離散制御を行う。指令電圧ＶH、ＶLが得られている場合には、メインループ制御系は不要となり、そのまま離散制御を行うことができる。
　本発明は、マイナーループ制御系を構成する離散制御に対して、本発明のＤＣ／ＤＣコンバータの多相インターリーブ方式の双方向降圧チョッパ回路のＨｉｇｈレベル指令電圧ＶHとＬｏｗレベル指令電圧ＶLの直流指令電圧に従って制御する２レベル離散制御系を適用する。
　ＨｉｇｈレベルとＬｏｗレベルの２レベル制御を行う場合には、メインループにおいて、指令信号として、Ｈｉｇｈレベル電力指令ＰH、Ｌｏｗレベル電力指令ＰLを用い、負荷側から取得した電力を検出してＰＩ制御を行って、Ｈｉｇｈレベル指令電圧ＶHとＬｏｗレベル指令電圧ＶLを得る。
　マイナーループでは、ＰＩ制御で得られたＨｉｇｈレベル指令電圧ＶH及びＬｏｗレベル指令電圧ＶLを指令値とし、検出出力電圧voあるいはキャパシタンス電流ｉCを検出して離散制御を行う。
　なお、上記実施の形態及び変形例における記述は、本発明に係るＤＣ／ＤＣコンバータの一例であり、本発明は各実施の形態に限定されるものではなく、本発明の趣旨に基づいて種々変形することが可能であり、これらを本発明の範囲から排除するものではない。
　本発明のＤＣ／ＤＣコンバータは、半導体や液晶パネル等の製造装置、真空蒸着装置、加熱・溶融装置等の高周波を使用する装置に対する高周波電力の供給に適用することができる。
　１　　ＤＣ／ＤＣコンバータ
　２　　主回路（チョッパ回路）
　３　　スイッチング回路
　４　　ＬＣ回路
　５　　スイッチング信号生成部
　６　　制御部
　７　　負荷

Claims (10)

  1. 　スイッチング回路を含む主回路と制御部とを備え、直流入力を異なる複数の電圧レベルの高周波パルス出力に変換するＤＣ／ＤＣコンバータにおいて、
    　前記制御部は、
    　各電圧レベルの間において、遷移前の電力レベル及び遷移後の電力レベルの間の遷移区間を定電流制御で行う第１のモード、
    　遷移前の電力レベル及び遷移後の電力レベルの各電圧を保持する維持区間を定電圧制御で行う第３のモード、
    　及び、
    　前記遷移区間から前記維持区間への緩衝区間を定電圧制御で行う第２のモード、
    　の３モードとし、
    　当該３つのモードの離散制御を繰り返すことを特徴とするＤＣ／ＤＣコンバータ。
  2. 　前記第１のモードから第２のモードへの切り替えにおいて、
    　切り替え時の出力電圧の切替電圧Ｖcは、第３のモードの切替時における電圧変化がオーバーシュート又はアンダーシュートの発生限界電圧となる値であることを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
  3. 　前記電圧変化は、ジッタにより発生する最大時間Ｔsでの電圧変化、第１のモードの電流指令値による緩衝区間に生じる電圧変化、及び制御部と主回路間の遅延時間Ｔdにおける電圧変化の少なくともいずれか一つであることを特徴とする請求項２に記載のＤＣ／ＤＣコンバータ。
  4. 　前記第２のモードの緩衝区間は、制御部が生成する周期であることを特徴とする請求項１から３のいずれか一つに記載のＤＣ／ＤＣコンバータ。
  5. 　前記周期は、制御部の制御周期の１サンプリング周期、サンプリング周期の整数倍の複数周期、前記サンプリング周期に整数分の一の周期のいずれか一つであることを特徴とする請求項４に記載のＤＣ／ＤＣコンバータ。
  6. 　前記スイッチング回路は１相構成であり、
    　前記制御部のスイッチング信号は１相信号であることを特徴とする請求項１から５の何れか一つに記載のＤＣ／ＤＣコンバータ。
  7. 　前記スイッチング回路は多相構成であり、
    　前記制御部のスイッチング信号は多相信号であることを特徴とする請求項１から５の何れか一つに記載のＤＣ／ＤＣコンバータ。
  8. 　前記制御部は、多相出力の各相電流の合成電流を制御電流として各相のスイッチングを制御することを特徴とする請求項７に記載のＤＣ／ＤＣコンバータ。
  9. 　スイッチング回路を含む主回路と制御部とを備え、直流入力を異なる複数の電圧レベルの高周波パルス出力に変換するＤＣ／ＤＣコンバータの制御方法において、
    　各電圧レベルの間において、遷移前の電力レベル及び遷移後の電力レベルの間の遷移区間を定電流制御で行う第１のモード、
    　遷移前の電力レベル及び遷移後の電力レベルの各電圧を保持する維持区間を定電圧制御で行う第３のモード、
    　及び、
    　前記遷移区間から前記維持区間への緩衝区間を定電圧制御で行う第２のモード、
    の３モードを備え、
    　前記３つのモードの離散制御を繰り返して、定電流制御の電流指令から定電圧制御の電圧指令に指令を切り替えることを特徴とするＤＣ／ＤＣコンバータの制御方法。
  10. 　前記第２のモードの緩衝区間は、制御部が生成する周期であり、制御部の制御周期の１サンプリング周期、サンプリング周期の整数倍の複数周期、前記サンプリング周期に整数分の一の周期のいずれか一つであることを特徴とする請求項９に記載のＤＣ／ＤＣコンバータの制御方法。
PCT/JP2018/016536 2018-04-20 2018-04-24 Ｄｃ／ｄｃコンバータ、及びｄｃ／ｄｃコンバータの制御方法 WO2019202744A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP18915548.4A EP3783786A4 (en) 2018-04-20 2018-04-24 CONTINUOUS/CONTINUOUS CONVERTER AND CONTROL METHOD FOR CONTINUOUS/CONTINUOUS CONVERTER
CN201880092598.8A CN112020820A (zh) 2018-04-20 2018-04-24 Dc/dc变换器及dc/dc变换器的控制方法
US17/049,078 US11205954B2 (en) 2018-04-20 2018-04-24 DC/DC converter and control method for DC/DC converter
KR1020207026177A KR102527142B1 (ko) 2018-04-20 2018-04-24 Dc/dc 컨버터, 및 dc/dc 컨버터의 제어 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-081791 2018-04-20
JP2018081791A JP6805201B2 (ja) 2018-04-20 2018-04-20 Ｄｃ／ｄｃコンバータ、及びｄｃ／ｄｃコンバータの制御方法

Publications (1)

Publication Number Publication Date
WO2019202744A1 true WO2019202744A1 (ja) 2019-10-24

Family

ID=68239416

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/016536 WO2019202744A1 (ja) 2018-04-20 2018-04-24 Ｄｃ／ｄｃコンバータ、及びｄｃ／ｄｃコンバータの制御方法

Country Status (7)

Country Link
US (1) US11205954B2 (ja)
EP (1) EP3783786A4 (ja)
JP (1) JP6805201B2 (ja)
KR (1) KR102527142B1 (ja)
CN (1) CN112020820A (ja)
TW (1) TWI783145B (ja)
WO (1) WO2019202744A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113890343A (zh) * 2021-09-14 2022-01-04 宁波吉利罗佑发动机零部件有限公司 一种升压转换器的控制方法、装置、系统及可读存储介质
CN115549461A (zh) * 2022-09-30 2022-12-30 圣邦微电子(苏州)有限责任公司 一种dc-dc转换器及其控制方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778034A (ja) * 1993-09-08 1995-03-20 Sanken Electric Co Ltd 帰還制御装置
JPH1118469A (ja) * 1997-06-24 1999-01-22 Mitsubishi Electric Corp 電動機のディジタル電流制御装置
JP2011504356A (ja) * 2007-11-21 2011-02-03 ザ アリゾナ ボード オブ リージェンツ オン ビハーフ オブ ザ ユニバーシティ オブ アリゾナ 適応利得ステップアップ・ステップダウン方式スイッチトキャパシタｄｃ／ｄｃコンバータ
JP2016185389A (ja) * 2014-02-26 2016-10-27 コヴィディエン リミテッド パートナーシップ 熱的および非熱的組織効果のための可変周波数励起プラズマデバイス
JP2017012784A (ja) * 2010-12-23 2017-01-19 ザ リージェンツ オブ ザ ユニバーシティ オブ コロラド，ア ボディー コーポレイトＴＨＥ ＲＥＧＥＮＴＳ ＯＦ ＴＨＥ ＵＮＩＶＥＲＳＩＴＹ ＯＦ ＣＯＬＯＲＡＤＯ，ａ ｂｏｄｙ ｃｏｒｐｏｒａｔｅ 電気外科発電機出力電力の調節のための電気外科発電機制御器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3028656B2 (ja) * 1991-09-04 2000-04-04 株式会社村田製作所 スイッチング電源装置
JP3384027B2 (ja) * 1993-05-14 2003-03-10 ソニー株式会社 充電方法および充電器
US7782027B2 (en) * 2006-12-30 2010-08-24 Advanced Analogic Technologies, Inc. High-efficiency DC/DC voltage converter including down inductive switching pre-regulator and capacitive switching post-converter
US7977926B2 (en) * 2007-07-06 2011-07-12 Advanced Analogic Technologies, Inc. Boost and up-down switching regulator with synchronous freewheeling MOSFET
US8243410B2 (en) * 2008-05-07 2012-08-14 Intel Corporation Transient voltage compensation system and method
JP5191002B2 (ja) 2009-07-14 2013-04-24 富士通テレコムネットワークス株式会社 充電装置と放電装置とそのモード切り替え制御方法
CN102142699A (zh) * 2011-01-12 2011-08-03 肖相如 脉冲充电装置的一种充、放电脉冲产生及控制方法
CN103001529B (zh) * 2011-09-08 2015-07-29 炬芯（珠海）科技有限公司 一种浪涌电压发生器
CN103219885B (zh) * 2012-01-20 2015-08-12 百富(澳门离岸商业服务)有限公司 Dc至dc转换器
US9559543B2 (en) * 2013-07-19 2017-01-31 Apple Inc. Adaptive effective C-rate charging of batteries
CN103427128A (zh) * 2013-07-31 2013-12-04 苏州市易德龙电子元件科技有限公司 一种二次电池的快速充电方法和装置
US9584029B2 (en) * 2014-06-02 2017-02-28 Utah State University Multi-mode control for a DC-to-DC converter
JP2016058216A (ja) * 2014-09-09 2016-04-21 オリジン電気株式会社 電圧制御回路、電圧発生装置、およびｘ線撮像システム
JP6295982B2 (ja) 2015-02-27 2018-03-20 株式会社オートネットワーク技術研究所 信号発生回路、電圧変換装置及び信号発生方法
US20170288417A1 (en) * 2016-03-31 2017-10-05 Active-Semi (BVI) Inc. Fast Charging Apparatus and Method
JP6873687B2 (ja) * 2016-12-27 2021-05-19 株式会社京三製作所 電源装置、及び電源装置の制御方法
JP6749231B2 (ja) * 2016-12-27 2020-09-02 株式会社京三製作所 電源装置、及び電源装置の制御方法
JP6858725B2 (ja) * 2018-04-20 2021-04-14 株式会社京三製作所 Ｄｃ／ｄｃコンバータ、及びｄｃ／ｄｃコンバータの制御方法
JP6805202B2 (ja) * 2018-04-20 2020-12-23 株式会社京三製作所 Ｄｃ／ｄｃコンバータ、及びｄｃ／ｄｃコンバータの制御方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778034A (ja) * 1993-09-08 1995-03-20 Sanken Electric Co Ltd 帰還制御装置
JPH1118469A (ja) * 1997-06-24 1999-01-22 Mitsubishi Electric Corp 電動機のディジタル電流制御装置
JP2011504356A (ja) * 2007-11-21 2011-02-03 ザ アリゾナ ボード オブ リージェンツ オン ビハーフ オブ ザ ユニバーシティ オブ アリゾナ 適応利得ステップアップ・ステップダウン方式スイッチトキャパシタｄｃ／ｄｃコンバータ
JP2017012784A (ja) * 2010-12-23 2017-01-19 ザ リージェンツ オブ ザ ユニバーシティ オブ コロラド，ア ボディー コーポレイトＴＨＥ ＲＥＧＥＮＴＳ ＯＦ ＴＨＥ ＵＮＩＶＥＲＳＩＴＹ ＯＦ ＣＯＬＯＲＡＤＯ，ａ ｂｏｄｙ ｃｏｒｐｏｒａｔｅ 電気外科発電機出力電力の調節のための電気外科発電機制御器
JP2016185389A (ja) * 2014-02-26 2016-10-27 コヴィディエン リミテッド パートナーシップ 熱的および非熱的組織効果のための可変周波数励起プラズマデバイス

Non-Patent Citations (9)

* Cited by examiner, † Cited by third party
Title
A. KAWAMURAT. HANEYOSHIR. G. HOFT: "Deadbeat Controlled PWM Inverter with Parameter Estimation Using Only Voltage Sensor", IEEE TRANSACTIONS ON POWER ELECTRONICS, vol. 3, 1988, pages 118 - 125
C. LIS. SHENM. GUANJ. LUJ. ZHANG: "A Delay-compensated Deadbeat Current Controller for AC Electronic Load", PROCEEDING OF THE 25TH CHINESE CONTROL CONFERENCE, CCC 2006, 2006, pages 1981 - 1985, XP031008105
J. CHENA. PRODICR. W. ERICKSOND. MAKSIMOVIC: "Predictive Digital Current Programmed Control", IEEE TRANSACTIONS ON POWER ELECTRONICS, vol. 18, 2003, pages 411 - 419
K. HUNGC. CHANGL. CHEN: "Analysis and Implementation of a Delay-compensated Deadbeat Current Controller for Solar Inverters", PROCEEDING OF CIRCUITS, DEVICES AND SYSTEMS, vol. 148, 2001, pages 279 - 286, XP006017352, DOI: 10.1049/ip-cds:20010440
MIZUSHIMA, SEIYA ET AL.: "DC converter control using deadbeat control of high switching frequency for two-type operation modes", PROCEEDING OF THE 40TH ANNUAL CONFERENCE OF THE IEEE INDUSTRIAL ELECTRONICS SOCIETY (IECON 2014, vol. 1, 29 October 2014 (2014-10-29), pages 5029 - 5034, XP032739040, DOI: 10.1109/IECON.2014.7049264 *
S. MIZUSHIMAA. KAWAMURAI. YUZURIHARAA. TAKAYANAGIR. OHMA: "DC Converter Control Using Deadbeat Control of High Switching Frequency for Two-type Operation Modes", PROCEEDING OF THE 40TH ANNUAL CONFERENCE OF THE IEEE, IECON 2014, vol. 1, 2014, pages 5029 - 5034, XP032739040, DOI: 10.1109/IECON.2014.7049264
S. MIZUSHIMAH. ADACHIA. KAWAMURAI. YUZURIHARAR. OHMA: "High/Low Pulse Generation of Deadbeat Based High Power DC-DC converter with Very Short Rise Time", PROCEEDING OF THE 8TH INTERNATIONAL POWER ELECTRONICS AND MOTION CONTROL CONFERENCE OF THE IEEE, IPEMC-ECCE ASIA 2016, vol. 1, 2016, pages 609 - 615, XP032924342, DOI: 10.1109/IPEMC.2016.7512355
See also references of EP3783786A4
T. NUSSBAUMERM. L. HELDWEING. GONGS. D. ROUNDJ. W. KOLAR: "Comparison of Prediction Techniques to Compensate Time Delays Caused by Digital Control of a Three-Phase Buck-Type PWM Rectifier System", IEEE TRANSACTIONS ON INDUSTRIAL ELECTRONICS, vol. 55, 2008, pages 791 - 799, XP011198783

Also Published As

Publication number Publication date
TW201944715A (zh) 2019-11-16
US20210083570A1 (en) 2021-03-18
US11205954B2 (en) 2021-12-21
KR102527142B1 (ko) 2023-04-27
EP3783786A1 (en) 2021-02-24
JP2019193378A (ja) 2019-10-31
KR20210003727A (ko) 2021-01-12
TWI783145B (zh) 2022-11-11
EP3783786A4 (en) 2022-01-12
CN112020820A (zh) 2020-12-01
JP6805201B2 (ja) 2020-12-23

Similar Documents

Publication Publication Date Title
Saggini et al. Digital deadbeat control tuning for dc-dc converters using error correlation
US8385085B2 (en) PWM signal generator, and inverter equipped with this PWM signal generator
TWI778252B (zh) Ｄｃ／ｄｃ轉換器、及ｄｃ／ｄｃ轉換器的控制方法
TWI783145B (zh) Ｄｃ／ｄｃ轉換器、及ｄｃ／ｄｃ轉換器的控制方法
JP6805202B2 (ja) Ｄｃ／ｄｃコンバータ、及びｄｃ／ｄｃコンバータの制御方法
Fang et al. A digital parallel current-mode control algorithm for DC–DC converters
TWI752015B (zh) 電源裝置、及電源裝置的控制方法
Hosoyamada et al. High-speed High/Low pulse operation by deadbeat control considering control delay in three-phase interleaved dc/dc converter
TWI732841B (zh) 電源裝置、及電源裝置之控制方法
US9369041B2 (en) Analog input output linearization control
Andreassen et al. Digital control methods for current sharing of interleaved synchronous buck converter
Papafotiou et al. Nonlinear discrete-time analysis of the fixed frequency switch-mode DC-DC converters dynamics
TWI726079B (zh) 電源裝置、及電源裝置的控制方法
NIEWIARA et al. DC-DC converter based on silicon carbide (SiC) power devices with P+ based current controller

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18915548

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2018915548

Country of ref document: EP