WO2019194446A1 - 마이크로 엘이디 디스플레이 패널 제조방법 - Google Patents

마이크로 엘이디 디스플레이 패널 제조방법 Download PDF

Info

Publication number
WO2019194446A1
WO2019194446A1 PCT/KR2019/003472 KR2019003472W WO2019194446A1 WO 2019194446 A1 WO2019194446 A1 WO 2019194446A1 KR 2019003472 W KR2019003472 W KR 2019003472W WO 2019194446 A1 WO2019194446 A1 WO 2019194446A1
Authority
WO
WIPO (PCT)
Prior art keywords
solder
micro led
solder powder
substrate
powder
Prior art date
Application number
PCT/KR2019/003472
Other languages
English (en)
French (fr)
Inventor
김우철
Original Assignee
주식회사 루멘스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 루멘스 filed Critical 주식회사 루멘스
Publication of WO2019194446A1 publication Critical patent/WO2019194446A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • the present invention relates to a method of manufacturing a micro LED display panel including a substrate and micro LED chips mounted on the substrate.
  • the present invention relates to a method of manufacturing a micro LED display panel which ensures reliable bonding between a substrate and micro LED chips.
  • micro LED display panel In order to manufacture a micro LED display panel, vertical or flip chip type micro LED chips are arrayed in a predetermined array on a substrate such as a printed circuit board (PCB) and then bonded.
  • a substrate such as a printed circuit board (PCB)
  • PCB printed circuit board
  • a plurality of solder bumps are formed on the substrate and the solder bumps are used.
  • Solder paste mixed with solder powder and adhesive resin is used to form solder bumps.
  • the amount and location of solder paste must be precise in order to form solder bumps for mounting a micro LED chip size of several tens to hundreds of micrometers on the substrate. .
  • the solder powder the main component of the solder paste
  • the solder powder is composed of a plurality of particles having a fine size, and most of the particles have a spherical shape.
  • an oxide film is formed on the surface of the solder particles, which causes a solder melting failure during the process. This poor solder melt results in poor bonding between the microLED chips and the substrate.
  • the present invention provides a mask in which openings having a width of 100 micrometers or less are formed to correspond to pads having a width of 100 micrometers or less. Is placed on the substrate, and solder bumps are formed by filling solder paste containing solder powder in each of these openings.
  • solder paste in the correct position and amount on the substrate using the mask as described above, it is important to omit the solder paste to the openings and to suppress the oxide film generation of the solder powder particles in forming the solder bumps.
  • the problem to be solved by the present invention is to form solder bumps by placing a mask with finely sized openings on a substrate and filling solder paste containing solder powder in each of these openings,
  • solder paste can be well filled into the openings, and at the same time reducing the oxide generation of the solder powder particles, thereby preventing solder melt defects and operating for a sufficient time. It is possible to provide a method for manufacturing a micro LED display panel that ensures reliable bonding between a substrate and micro LED chips.
  • a method of manufacturing an LED display panel comprising: preparing a substrate having electrode pads having a width of 50 to 100 ⁇ m on a main surface thereof; Disposing a mask on the substrate, the mask having openings having a width of 50 to 100 ⁇ m to expose the electrode pads; Filling the openings with a solder paste comprising solder powder, an adhesive resin, and an activator; Forming solder bumps in contact with the electrode pads with solder paste filled in the openings; And bonding the micro LED chips to the substrate by the solder bumps, wherein the solder paste filled in the openings comprises a first solder powder having a particle diameter of 10 to 25 ⁇ m, or a particle diameter of 5 to 15; It may be a mixture of the second solder powder and the first solder powder is ⁇ m.
  • the mixture of the first solder powder and the second solder powder preferably comprises less than 50wt% of the second solder powder.
  • the adhesive resin is preferably an epoxy resin.
  • the weight of the solder powder is preferably 85wt% ⁇ 95wt% of the total weight of the solder paste.
  • the solder powder is preferably a low melting Sn-Bi-Ag alloy powder.
  • the first solder powder is T5 solder powder according to the JEDEC standard
  • the second solder powder is T6 solder powder according to the JEDEC standard.
  • the distribution of the particle average diameter of the solder powder of the solder paste is preferably 10 ⁇ 20 ⁇ m.
  • the micro LED chips are flip chip type micro LED chips, and preferably include a red micro LED chip, a green micro LED chip, and a blue micro LED chip constituting a pixel.
  • the electrode pads are grouped into a plurality of electrode pad groups, and each of the plurality of electrode pad groups corresponds to a red micro LED chip, a green micro LED chip, and a blue micro LED chip constituting the pixel. It is preferable to include dog electrode pad pairs.
  • the bonding step, the solder bumps are preferably melted by heating by a laser, reflow, heating by a heating block in contact with the substrate.
  • the method of manufacturing the micro LED display panel may further include loading the micro LED chip on the substrate such that the micro LED chips are placed on the solder bumps immediately before the bonding. .
  • the loading of the micro LED chip may include preparing a tray having through holes formed thereon, placing the tray on the substrate, and inserting each of the micro LED chips into each of the through holes. Include.
  • the bonding step includes pressing the micro LED chips toward the substrate while heating the solder bumps, wherein the pressing stamp is used.
  • the pressing stamp includes a horizontal base portion and a plurality of pressing pins connected to the lower surface of the base portion, the plurality of pressing pins are formed in an arrangement corresponding to the arrangement of the through holes, Each of the pressing pins descends through each of the through holes to press each of the micro LED chips.
  • a micro LED display panel the micro LED display panel, the substrate is formed with electrode pads having a width of 50 ⁇ 100 ⁇ m on the main surface; A solder bump formed on the upper surfaces of the electrode pads and including solder powder, an adhesive resin, and an activator; And micro LED chips bonded to the substrate by the solder bumps, wherein the solder bumps include a first solder powder having a particle diameter of 10 to 25 ⁇ m or a second solder powder having a particle diameter of 5 to 15 ⁇ m; It is preferable that it is a mixture of said 1st solder powder.
  • the mixture of the first solder powder and the second solder powder comprises less than 50wt% of the second solder powder
  • the adhesive resin is an epoxy resin
  • the weight of the solder powder is the solder 85 wt% to 95 wt% of the total weight of the bump
  • the solder powder may be a low melting Sn-Bi-Ag alloy powder.
  • the solder bumps are formed by arranging a mask having fine-sized openings on a substrate, and filling solder paste containing solder powder in each of the openings.
  • the solder paste can be well filled into the openings, and at the same time reducing the oxide generation of the solder powder particles, thereby preventing solder melt defects and operating for a sufficient time. This ensures reliable bonding between the substrate and the micro LED chips.
  • 1 is a diagram for exemplarily describing a step of forming solder bumps on a substrate.
  • Figure 2 is a photograph showing the T5 solder powder particles.
  • FIG. 3 is a diagram for exemplarily describing a step of loading micro LED chips onto a substrate.
  • FIG. 4 is a diagram for explaining an example of bonding micro LED chips onto a substrate.
  • a method of manufacturing an LED display panel including a plurality of LED pixels arranged in a matrix on a substrate such as a PCB or a TFT substrate is provided.
  • Each LED pixel may include a plurality of micro LED chips having different wavelengths, that is, a red micro LED chip, a green micro LED chip, and a blue micro LED chip.
  • the micro LED chip has a chip size of 300 ⁇ m x 100 ⁇ m.
  • the micro LED chip also includes a first conductivity type electrode and a second conductivity type electrode of between 76 ⁇ m ⁇ 76 ⁇ m.
  • solder bumps 50 on the substrate 40 is performed.
  • a substrate 40 having a plurality of electrode pads 42 formed on a primary surface is prepared.
  • each of the micro LED chips mounted on the substrate is a flip chip type LED chip including two electrodes having different polarities on the lower surface having a step difference, one pair for one micro LED chip Electrode pads 42 and 42 are provided.
  • three pairs of electrode pads 42 form one electrode pad group G corresponding to three micro LED chips constituting one pixel, and a plurality of electrode pad groups G are formed on the substrate 40. Arranged in a matrix.
  • Each of the electrode pads 42 has an area of 76 ⁇ m ⁇ 76 ⁇ m.
  • a mask 9 having openings 9a having a size of 76 ⁇ m ⁇ 76 ⁇ m is formed on the substrate 40.
  • the stencil mask 9 is disposed.
  • the solder paste 500 is applied onto the mask 9, and the solder paste 500 is filled into the openings 9a using the squeeze 700.
  • the mask 9 is removed, and finally solder bumps 50 are formed through a reflow process.
  • Each of the solder bumps 50 is formed in contact with each of the electrode pads 42 of the substrate 40.
  • a pair of electrode pads 42 is provided for one micro LED chip
  • a pair of openings 9a and 9a are provided for one micro LED chip.
  • three pairs of solder bumps 50 must be formed in three pairs of electrode pads 9a so as to correspond to three micro LED chips constituting one pixel, so that three pairs of openings 9a are formed in one group. And a plurality of groups of the openings are present in the mask 9.
  • the solder paste 500 includes a solder powder as a main component, a resin for viscosity, an activator for suppressing an oxide film, and a catalyst for supporting a reaction.
  • the weight of the solder powder is approximately 85 wt% to 95 wt%, most preferably about 90 wt% of the total weight of the solder paste 500.
  • the solder powder is composed of a plurality of solder particles, mostly spherical, and an epoxy resin mixed with an activator and a catalyst is added to the solder powder to form a solder paste.
  • the amount of the resin to which the activator is added is determined by the amount of the solder powder of the solder paste 500 filled in the opening 9a of the mask 9 and loaded on the substrate 40. In addition, when the amount of the activator increases, the amount of the resin decreases to decrease the viscosity. On the contrary, when the amount of the resin increases, the amount of the activator inevitably decreases.
  • solder powder a low melting Sn-Bi-Ag alloy powder composed of Sn-Bi series alloy powder, more preferably, 42 wt% Sn, 57.6 wt% Bi, and 0.4 wt% Ag is used.
  • This alloy powder has a melting point of approximately 135 ° C.
  • the size of the solder particles in each of the openings 9a in the solder paste 500 filled in each of the openings 9a determines the omission of the solder powder particles for each of the openings, that is, how closely the solder powder particles can be filled in the openings 9a. The smaller the solder powder particle size, the denser the filler powder particles can be filled in the openings of the mask.
  • the size of the solder particles in the solder paste has a great influence on the degree of oxide film generated in the solder powder particles during the process. This is because the porosity between the solder particles is constant irrespective of the size of the solder particles, whereas the smaller the solder particles, the more the surface area of the entire solder particles, that is, the oxide film surface area is increased. Increasing the amount of active agent relative to the total surface area of the solder particles can reduce the occurrence of oxide film, but in this case, the viscosity of the solder face is lowered, making it difficult to function as a solder paste.
  • the present invention provides a technique that can be tightly filled in the openings of the mask due to good omission and can significantly reduce the occurrence of oxide film on the surface of the solder particles while having sufficient viscosity.
  • the solder powder is classified into T1, T2 T3, T4, T5, T6, T7, and T8 according to the particle diameter of the particles as shown in Table 1 below.
  • Classification At least 80% in range T1 150 ⁇ 75 ⁇ m T2 75 to 45 ⁇ m T3 45 to 25 ⁇ m T4 38 ⁇ 20 ⁇ m T5 25 ⁇ 10 ⁇ m T6 15 to 5 ⁇ m T7 11 to 2 ⁇ m T8 8 to 2 ⁇ m
  • solder pastes containing solder powders classified as T1 and T2 could not be filled in 76 ⁇ m ⁇ 76 ⁇ m openings, and solder pastes containing solder powders classified as T3 and T4 Also, it can hardly be filled in the 76 ⁇ m x 76 ⁇ m opening.
  • Solder pastes comprising solder powders classified as T5, T6, T7, and T8 may be densely filled in the 76 ⁇ m ⁇ 76 ⁇ m openings. In other words, the solder paste containing solder powders classified as T5, T6, T7, and T8 can be densely filled with the openings of the mask used for forming the solder bumps for micro LED chip mounting.
  • T7 and T8 are due to the excessive oxide film that occurs in the particles of the solder powder, Greatly impairs solder melt performance.
  • the amount of oxide film generated greatly affects the overall SMT process.
  • the oxide film surrounding the particles, ie the oxide shell, requires a minimum amount on the particle surface because it protects the solder alloy inside from further reaction with the surrounding environment and the flux medium, but excessive oxide inhibits the wettability that allows solder joint formation. This will cause poor melting.
  • the surface area of each particle in T5 solder powder is larger than the surface area of each particle in T6 solder powder, but the total surface area of the solder particles in T5 solder powder is Are much smaller than the sum of the total surface areas. Therefore, when mounting a micro LED chip by applying a solder paste including a T5 solder, that is, a T5 solder paste, it is possible to prevent a solder melt defect caused by excessive oxide film generation.
  • Table 2 below shows the quantity of melt defects and density densities of the solder bumps formed of the solder pastes using the solder powder including T5 and T6 in a certain weight ratio. In each example 500 samples were used.
  • T5 solder powder or a mixture of T5 solder powder and T6 solder powder is advantageously used to form the solder bumps on the electrode pads 42 having a 76 ⁇ m ⁇ 76 ⁇ m area as described above, but has an electrode pad having a width of 50 to 100 ⁇ m.
  • T5 solder powder or a mixture of T5 and solder powder and T6 solder powder may be advantageously used for the same reasons as described above.
  • the micro LED chips 30R, 30G, and 30B are placed on substrates so that each of the micro LED chips 30R, 30G, and 30B is placed on each of the solder bumps 50 pairs.
  • the loading on 40 is carried out.
  • this process prepares a tray 60 in which through holes 62 are formed to correspond to pairs of solder bumps 50, and the tray 60 passes through the through holes 62 of the tray 60. After each of them is placed on the substrate 40 to receive each of the pair of solder bumps 50, so that each of the micro LED chip (30R, 30G, 30B) is placed on each of the pair of solder bumps 50,
  • Each of the micro LED chips 30R, 30G, and 30B may be inserted into each of the through holes 62.
  • each of the micro LED chips 30R, 30G, and 30B is a flip chip type micro LED chip having two electrode pads having different polarities at the bottom thereof.
  • the pair of solder bumps 50 correspond to two electrode pads of each micro LED chip 30R, 30G, 30B.
  • the micro LED chips are divided into a plurality of pixels, and each pixel includes a red micro LED chip 30R, a green micro LED chip 30G, and a blue micro LED chip 30B.
  • the interpixel spacing is greater than the spacing between micro LED chips in a pixel. Note that it is also possible to load the micro LED chips 30R, 30G, 30B onto the substrate 40 without the tray 60.
  • the solder bumps 50 are heated to bond the micro LED chips 30R, 30G, and 30B onto the substrate 40.
  • the heating of the solder bumps 50 may be a soldering process by laser heating, reflow soldering process and / or soldering process using a heating block in contact with the substrate 40 may be adopted.
  • a laser irradiator (not shown) is disposed below the substrate 40, and the laser irradiator irradiates a laser to a lower surface of the substrate 40 in an area immediately below the solder bumps 50.
  • the solder bumps 50 can be heated with thermal energy by the irradiated laser.
  • the soldering process using the heating block arranges the heating block on the bottom surface of the substrate 40 to heat the solder bumps 50 by heat conducted from the heating block to the substrate 40, and the reflow soldering process uses the micro LED chip 30R. , 30G, 30B) is achieved by, for example, passing through a reflow oven.
  • a soldering process using a heating block and a laser using a heating block capable of heating the substrate 40 in a state in which the substrate 40 is stopped are advantageous.
  • the soldering process using a laser is located where the solder bumps 50 are located. It can be used more advantageously in the present invention in that it generates more heat locally in the region.
  • the micro LED chips 30R, 30G, and 30B may be pressed toward the substrate 40 while the solder bumps 50 are heated.
  • the pressurization the bonding force by the solder bumps 50 between the micro LED chips 30R, 30G, 30B and the substrate 40 is improved.
  • a pressing stamp 70 is used, and the pressing stamp 70 includes a horizontal base portion 72 and a plurality of pressing pins 74 connected to the lower surface of the base portion 72. .
  • the plurality of pressing pins 74 are formed in an arrangement corresponding to the arrangement of the through holes 62, and each of the pressing pins 74 is configured to be inserted into each of the through holes 62. Through each of the through holes 62 is to be able to descend a certain height.
  • the pressing pins 74 descending through the through holes 62 push the micro LED chips 30R, 30G, and 30B downward to press the micro LED chips 30R. Since the lower surface of the base portion 72 has a predetermined height, and the pressing pins 74 are connected to the lower surface of the base portion 72 with the same length, the pressing pins 74 are formed in the through hole 62. The distances descending through) become equal to each other, thereby providing a constant pressing force on the entire micro LED chips 30R, 30G, and 30B.
  • each of the through holes 62 is formed to be slightly larger or substantially the same size as the micro LED chip (30R, 30G, 30B). Therefore, the micro LED chips 30R, 30G, and 30B are constrained to fine movement by the through hole 62 during the bonding step. This prevents the micro LED chips 30R, 30G, and 30B from undesired movement and tilting or shifting during the bonding process, ie, misalignment. In other words, since the positions of the micro LED chips 30R, 30G, and 30B may change only within the size of the through holes 62, the micro LED chips 30R, 30G, and 30B may be precisely formed by precisely size the through holes 62. ) Position can be precisely managed, and it is possible to prevent distortion or inclination in the XY direction.
  • Each of the through holes 62 has a depth greater than that of each of the micro LED chips 30R, 30G, and 30B. Furthermore, the depth of each of the through holes 62 is a first depth corresponding to the mounting height of each of the micro LED chips 30R, 30B, and 30G and pressurized downward along each of the through holes 62. It is determined by the sum of the second depths corresponding to the falling distance of the pin 64.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

마이크로 엘이디 디스플레이 패널 제조방법이 개시된다. 마이크로 엘이디 디스플레이 패널 제조방법은, 주면에 50~100㎛ 폭을 갖는 전극패드들이 형성된 기판을 준비하는 단계; 상기 전극패드가 노출되는 50~100㎛ 폭의 개구들이 형성된 마스크를 상기 기판 상에 배치하는 단계; 솔더 파우더, 접착성 수지 및 활성제를 포함하는 솔더 페이스트를 상기 개구들에 채우는 단계; 상기 개구들에 채워진 솔더 페이스트로 상기 전극패드들과 접해 있는 솔더 범프들을 형성하는 단계; 및 상기 솔더 범프들에 의해 마이크로 엘이디 칩들을 상기 기판에 본딩하는 단계를 포함하며, 상기 개구들에 채워지는 솔더 페이스트는 입자 직경이 10~25㎛ 인 제1 솔더 파우더, 또는 입자 직경이 5~15㎛ 인 제2 솔더 파우더와 상기 제1 솔더 파우더의 혼합물일 수 있다.

Description

마이크로 엘이디 디스플레이 패널 제조방법
본 발명은 기판과 그 기판 상에 실장되는 마이크로 엘이디 칩들을 포함하는 마이크로 엘이디 디스플레이 패널 제조방법에 관한 것으로서, 기판과 마이크로 엘이디 칩들간의 신뢰성 있는 본딩을 보장해주는 마이크로 엘이디 디스플레이 패널 제조방법에 관한 것이다.
마이크로 엘이디 디스플레이 패널의 제조를 위해, 수직형 또는 플립칩형의 마이크로 엘이디 칩들을 PCB(Printed Circuit Board)와 같은 기판에 일정 배열로 어레이한 후 본딩한다. 기판에 대한 마이크로 엘이디 칩들의 본딩을 위해, 기판 상에 다수의 솔더 범프들을 형성하여 그 솔더 범프들을 이용한다. 솔더 범프들의 형성을 위해 솔더 파우더와 접착성 수지가 혼합된 솔더 페이스트를 이용한다. 상대적으로 큰 크기를 갖는 엘이디 칩을 기판에 본딩하는 경우와 달리, 수십~수백 마이크로미터 크기를 갖는 마이크로 엘이디 칩을 기판에 실장하기 위한 솔더 범프를 형성하기 위해서는 솔더 페이스트의 양과 적용 위치가 정밀해야 한다. 또한 솔더 페이스트의 주요 성분인 솔더 파우더는 미세 크기를 갖는 다수의 입자들로 이루어지고 대부분의 입자들은 구형을 갖는다. 한편, 솔더 입자들 표면에는 산화막이 형성되는데, 이 산화막은 공정 중 솔더 용융 불량을 발생시킨다. 이 솔더 용융 불량은 마이크로 엘이디 칩들과 기판 사이에 접합 불량을 초래한다.
마이크로 엘이디 칩을 기판 상에 정밀하게 실장하기 위해, 솔더 페이스트의 양과 적용 위치가 정밀해야 하는데, 본 발명은 100 마이크로미터 이하 폭을 갖는 패드에 대응되게 100 마이크로미터 이하의 폭을 갖는 개구들이 형성된 마스크를 기판 상에 배치하고, 이 개구들 각각에 솔더 파우더를 포함하는 솔더 페이스트를 채워 넣는 방식으로 솔더 범프를 형성한다.
위와 같은 마스크를 이용하여 솔더 페이스트를 기판 상에 정확한 위치 및 양으로 적용하여 솔더 범프를 형성함에 있어서 개구에 대한 솔더 페이스트의 빠짐성과 솔더 파우더 입자의 산화막 생성 억제가 모두 중요하다.
따라서, 본 발명이 해결하고자 하는 과제는, 미세 크기의 개구들을 갖는 마스크를 기판 상에 배치하고, 이 개구들 각각에 솔더 파우더를 포함하는 솔더 페이스트를 채워 넣는 방식으로 솔더 범프들을 형성하여, 이 솔더 범프들을 이용하여 마이크로 엘이디 칩들을 기판 상에 실장하되, 개구들 내로 솔더 페이스트가 잘 채워질 수 있고, 그와 동시에 솔더 파우더 입자의 산화막 발생을 줄임으로써, 솔더 용융 불량을 막을 수 있고 충분한 시간 동안 작업을 가능하게 하여, 기판과 마이크로 엘이디 칩들간의 신뢰성 있는 본딩을 보장해주는 마이크로 엘이디 디스플레이 패널 제조방법을 제공하는 것이다.
본 발명의 일측면에 따른 엘이디 디스플레이 패널 제조방법은, 주면에 50~100㎛ 폭을 갖는 전극패드들이 형성된 기판을 준비하는 단계; 상기 전극패드가 노출되는 50~100㎛ 폭의 개구들이 형성된 마스크를 상기 기판 상에 배치하는 단계; 솔더 파우더, 접착성 수지 및 활성제를 포함하는 솔더 페이스트를 상기 개구들에 채우는 단계; 상기 개구들에 채워진 솔더 페이스트로 상기 전극패드들과 접해 있는 솔더 범프들을 형성하는 단계; 및 상기 솔더 범프들에 의해 마이크로 엘이디 칩들을 상기 기판에 본딩하는 단계를 포함하며, 상기 개구들에 채워지는 솔더 페이스트는 입자 직경이 10~25㎛ 인 제1 솔더 파우더, 또는 입자 직경이 5~15㎛ 인 제2 솔더 파우더와 상기 제1 솔더 파우더의 혼합물일 수 있다.
일 실시예에 따라, 상기 제1 솔더 파우더와 상기 제2 솔더 파우더의 혼합물은 상기 제2 솔더 파우더를 50wt% 이하로 포함하는 것이 바람직하다.
일 실시예에 따라, 상기 접착성 수지는 에폭시 수지인 것이 바람직하다.
일 실시예에 따라, 상기 솔더 파우더의 중량은 상기 솔더 페이스트 전체 중량의 85wt%~95wt%인 것이 바람직하다.
일 실시예에 따라, 상기 솔더 파우더는 저융점 Sn-Bi-Ag 합금 파우더인 것이 바람직하다.
일 실시예에 따라, 상기 제1 솔더 파우더는 JEDEC 표준에 따른 T5 솔더 파우더이며, 상기 제2 솔더 파우더는 JEDEC 표준에 따른 T6 솔더 파우인 것이 바람직하다.
일 실시예에 따라, 상기 솔더 페이스트의 솔더 파우더의 입자 평균 직경의 분포는 10~20㎛ 인 것이 바람직하다.
일 실시예예 따라, 상기 마이크로 엘이디 칩들은, 플립칩형 마이크로 엘이디 칩들로서, 픽셀을 구성하는 적색 마이크로 엘이디 칩, 녹색 마이크로 엘이디 칩 및 청색 마이크로 엘이디 칩을 포함하는 것이 바람직하다.
일 실시예에 따라, 상기 전극패드들은 복수 개의 전극패드 그룹으로 그룹화되며, 상기 복수 개의 전극패드 그룹 각각은 상기 픽셀을 구성하는 적색 마이크로 엘이디 칩, 녹색 마이크로 엘이디 칩 및 청색 마이크로 엘이디 칩에 대응되는 3개 전극패드 쌍들을 포함하는 것이 바람직하다.
일 실시예에 따라, 상기 본딩하는 단계는 상기 솔더 범프들을 레이저에 의한 가열, 리플로우, 상기 기판과 접하는 가열블록에 의한 가열에 의해, 용융시키는 것이 바람직하다.
일 실시예예 따라, 상기 마이크로 엘이디 디스플레이 패널 제조방법은 상기 본딩하는 단계 직전에 상기 솔더 범프들에 상기 마이크로 엘이디 칩들이 놓이도록, 상기 기판 상에 상기 마이크로 엘이디 칩을 로딩하는 단계를 더 포함할 수 있다.
일 실시예에 따라, 상기 마이크로 엘이디 칩을 로딩하는 단계는 관통홀들이 형성된 트레이를 준비하고, 상기 트레이를 상기 기판 상에 배치한 후, 상기 관통홀들 각각에 상기 마이크로 엘이디 칩들 각각을 삽입하는 것을 포함한다.
일 실시예에 따라, 상기 본딩하는 단계는 상기 솔더 범프들을 가열하는 동안 상기 마이크로 엘이디 칩들을 상기 기판을 향해 가압하는 단계를 포함하며, 상기 가압하는 단계에는 가압 스탬프가 이용된다.
일 실시예에 따라, 상기 가압 스탬프는 수평의 베이스부와 상기 베이스부의 하부면에 연결된 복수 개의 가압핀을 포함하고, 상기 복수 개의 가압핀들은 상기 관통홀들의 배열에 대응되는 배열로 형성되며, 상기 가압핀들 각각은, 상기 관통홀들 각각을 통해 하강하여 상기 마이크로 엘이디 칩들 각각을 가압한다.
본 발명의 다른 측면에 따라 마이크로 엘이디 디스플레이 패널이 제공되며, 상기 마이크로 엘이디 디스플레이 패널은, 주면에 50~100㎛ 폭을 갖는 전극패드들이 형성된 기판; 상기 전극패드들의 상면에 형성되어 솔더 파우더, 접착성 수지 및 활성제를 포함하는 솔더 범프; 및 상기 솔더 범프들에 의해 상기 기판에 본딩되는 마이크로 엘이디 칩들;을 포함하며, 상기 솔더 범프는 입자 직경이 10~25㎛인 제1 솔더 파우더 또는 입자 직경이 5~15㎛인 제2 솔더 파우더와 상기 제1 솔더 파우더의 혼합물인 것이 바람직하다.
일 실시예에 따라, 상기 제1 솔더 파우더와 상기 제2 솔더 파우더의 혼합물은 상기 제2 솔더 파우더를 50wt% 이하로 포함하고, 상기 접착성 수지는 에폭시 수지이고, 상기 솔더 파우더의 중량은 상기 솔더 범프 전체 중량의 85wt%~95wt%이고, 상기 솔더 파우더는 저융점 Sn-Bi-Ag 합금 파우더일 수 있다.
본 발명에 따른 마이크로 엘이디 디스플레이 제조방법은, 미세 크기의 개구들을 갖는 마스크를 기판 상에 배치하고, 이 개구들 각각에 솔더 파우더를 포함하는 솔더 페이스트를 채워 넣는 방식으로 솔더 범프들을 형성하여, 이 솔더 범프들을 이용하여 마이크로 엘이디 칩들을 기판 상에 실장하되, 개구들 내로 솔더 페이스트가 잘 채워질 수 있고, 그와 동시에 솔더 파우더 입자의 산화막 발생을 줄임으로써, 솔더 용융 불량을 막을 수 있고 충분한 시간 동안 작업을 가능하게 하여, 기판과 마이크로 엘이디 칩들간의 신뢰성 있는 본딩을 보장해준다.
도 1은 기판 상에 솔더 범프를 형성하는 단계를 예시적으로 설명하기 위한 도면이다.
도 2는 T5 솔더 파우더 입자들을 보인 사진도이다.
도 3은 마이크로 엘이디 칩들을 기판 상에 로딩하는 단계를 예시적으로 설명하기 위한 도면이다.
도 4는 마이크로 엘이디 칩들을 기판 상에 본딩하는 단계를 예시적으로 설명하기 위한 도면이다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
본 발명의 일 실시예에 따라, PCB 또는 TFT 기판과 같은 기판 상에 행렬 배열된 복수 개의 엘이디 픽셀을 포함하는 엘이디 디스플레이 패널의 제조방법이 제공된다. 엘이디 픽셀 각각은 파장이 다른 복수 개의 마이크로 엘이디 칩, 즉, 적색 마이크로 엘이디 칩, 녹색 마이크로 엘이디 칩 및 청색 마이크로 엘이디 칩을 포함할 수 있다.
본 실시예에서, 마이크로 엘이디 칩은 300㎛××100㎛의 칩 사이즈를 갖는다. 또한, 마이크로 엘이디 칩은 76㎛××76㎛ 사이의 제1 도전형 전극 및 제2 도전형 전극을 포함한다.
전술한 마이크로 엘이디 칩들을 기판 상에 실장하기 위한 첫 번째 단계로서, 도 1에 도시된 것과 같이, 기판(40) 상에 솔더 범프(50)들을 형성하는 단계가 수행된다.
도 1을 참조하면, 주면(primary surface)에 복수 개의 전극패드(42)들이 형성된 기판(40)이 준비된다. 본 실시예에 있어서는, 기판 상에 실장되는 마이크로 엘이디 칩들 각각이 단 차를 갖는 하부면에 서로 다른 극성을 갖는 2개의 전극을 포함하는 플립칩 타입 엘이디 칩이므로, 하나의 마이크로 엘이디 칩에 대하여 한 쌍의 전극패드(42, 42)가 제공된다. 또한, 하나의 픽셀을 구성하는 3개의 마이크로 엘이디 칩들에 대응되게 3개 전극패드(42) 쌍들이 하나의 전극패드 그룹(G)을 이루며, 복수 개의 전극패드 그룹(G)이 기판(40) 상에 행렬로 배열된다.
전극패드(42)들 각각은 76㎛××76㎛의 면적을 갖는다. 이러한 전극패드(42)들 각각에 그에 상응하는 크기의 솔더 범프들을 형성하기 위해, 상기 기판(40) 상에는 76㎛××76㎛ 크기의 개구(9a)들이 형성된 마스크(9), 더 구체적으로는, 스텐실 마스크(9)가 배치된다. 다음, 상기 마스크(9) 상에 솔더 페이스트(500)를 도포하고, 스퀴즈(700)를 이용하여 솔더 페이스트(500)를 상기 개구(9a)들에 채워 넣는다. 다음, 마스크(9)가 제거되고, 리플로우 공정을 통해 최종적으로 솔더 범프(50)들이 형성된다. 상기 솔더 범프(50)들 각각은 기판(40)의 전극패드(42)들 각각에 접하여 형성된다.
하나의 마이크로 엘이디 칩에 대하여 한 쌍의 전극패드(42)가 제공되는 것과 같은 이유로, 하나의 마이크로 엘이디 칩에 대하여 한 쌍의 개구(9a, 9a)가 제공된다. 또한, 하나의 픽셀을 구성하는 3개의 마이크로 엘이디 칩들에 대응되도록, 3개 전극패드(9a) 쌍들에 3개의 솔더 범프(50) 쌍들이 형성되어야 하므로, 3쌍의 개구(9a)가 하나의 그룹을 형성하고, 상기 마스크(9)에는 상기 개구들의 그룹들이 복수로 존재한다.
상기 솔더 페이스트(500)는 주성분인 솔더 파우더와 점성을 위한 수지와 산화막 억제를 위한 활성제, 그리고 반응을 돕는 촉매제를 포함한다. 솔더 파우더의 중량은 대략 솔더 페이스트(500) 전체 중량의 85wt% ~ 95wt%, 가장 바람직하게는 90wt% 정도이다. 솔더 파우더는 대부분이 구형인 다수의 솔더 입자들로 이루어지며, 활성제와 촉매제가 혼합된 에폭시 수지가 솔더 파우더에 첨가되어 솔더 페이스트를 형성한다. 마스크(9)의 개구(9a) 내에 채워져서 기판(40) 상에 로딩되는 솔더 페이스트(500)의 솔더 파우더 양에 의해 활성제 등이 첨가된 수지의 양이 정해진다. 또한, 활성제의 양이 많아지면 수지의 양이 적어져서 점성이 저하되고, 반대로 수지의 양이 많아지면 활성제의 양이 적어질 수 밖에 없다.
솔더 파우더는 Sn-Bi 계열의 합금 파우더, 더 바람직하게는, 42 wt% Sn, 57.6 wt% Bi, 0.4 wt% Ag로 이루어진 저융점 Sn-Bi-Ag 합금 파우더가 이용된다. 이러한 합금 파우더는 대략 135℃℃의 용융점을 갖는다.
개구(9a) 각각에 채워진 솔더 페이스트(500) 내 솔더 입자들의 크기에 의해 개구들 각각에 대한 솔더 파우더 입자들의 빠짐성, 즉, 솔더 파우더 입자들이 개구(9a) 내에 얼마나 치밀하게 채워질 수 있는지가 정해지며, 솔더 파우더 입자 크기가 작을수록, 솔더 파우더 입자들이 마스크의 개구 내에 치밀하게 채워질 수 있다.
또한, 솔더 페이스트 내 솔더 입자들의 크기가 공정 중 솔더 파우더 입자에 산화막이 발생 정도에 큰 영향을 미친다. 이는 솔더 입자들 사이의 공극률이 솔더 입자들의 크기와 관계 없이 일정하데 반해, 솔더 입자들이 작을수록 솔더 입자들 전체가 갖는 표면적, 즉, 산화막 발생 표면적이 증가하기 때문이다. 솔더 입자들의 전체 표면적 대비 활성제 양을 증가시키면, 산화막 발생을 줄일 수 있지만, 이 경우 솔더 페이스의 점성이 저하되어 솔더 페이스트로서의 제 기능을 수행하기 어렵다.
따라서 본 발명은 빠짐성이 좋아 마스크의 개구들에 치밀하게 채워질 수 있고 충분한 점성을 가지면서도 솔더 입자들 표면에 산화막 발생을 획기적으로 줄일 수 있는 기술을 제공한다.
통상적으로, 솔더 파우더는 입자의 구 직경에 따라 아래의 [표 1]과 같이 T1, T2 T3, T4, T5, T6, T7, T8로 분류된다.
분류 범위(at least 80% in range)
T1 150 ~ 75㎛
T2 75 ~ 45㎛
T3 45 ~ 25㎛
T4 38 ~ 20㎛
T5 25 ~ 10㎛
T6 15 ~ 5㎛
T7 11 ~ 2㎛
T8 8 ~ 2㎛
(JEDEC 표준에 따른 솔더 파우더 유형 분류)T1 및 T2로 분류된 솔더 파우더를 포함하는 솔더 페이스트는 76㎛××76㎛ 개구에 채워질 수 없었으며, T3 및 T4로 분류된 솔더 파우더를 포함하는 솔더 페이스트 또한 76㎛××76㎛ 개구에 거의 채워질 수 없다. T5, T6, T7 및 T8로 분류된 솔더 파우더를 포함하는 솔더 페이스트는 76㎛××76㎛ 개구에 치밀하게 채워질 수 있다. 다시 말해, T5, T6, T7 및 T8로 분류된 솔더 파우더를 포함하는 솔더 페이스트는 마이크로 엘이디 칩 실장용 솔더 범프 형성에 이용되는 마스크의 개구에 대하여 빠짐성이 좋아 그 개구에 치밀하게 채워질 수 있다.
T5, T6, T7 및 T8 솔더 파우더 각각을 포함하는 솔더 페이스트를 적용하여 마이크로 엘이디 칩과 기판을 연결하는 솔더 범프를 형성할 때, T7 및 T8은 솔더 파우더의 입자들에 발생하는 과도한 산화막으로 인해, 솔더 용융 성능을 크게 저해한다. 산화막의 발생량은 SMT 공정 전반에 걸쳐 큰 영향을 미친다. 입자를 둘러싸는 산화막, 즉, 산화물 쉘은 주변 환경 및 플럭스 매질과의 추가 반응으로부터 안에 있는 솔더 합금을 보호하기 때문에 입자 표면에 최소량이 필요하지만, 과도한 산화물은 솔더 조인트 형성을 가능하게 하는 젖음성을 저해하여 용융 불량을 일으키게 된다.
T5 솔더 파우더와 T6 솔더 파우더를 이용할 때를 비교해보면, T5 솔더 파우더 내 각 입자 표면적이 T6 솔더 파우더 내 각 입자 표면적보다 크지만, T5 솔더 파우더의 솔더 입자들 총 표면적 합은 T6 솔더 파우더의 솔더 입자들 총 표면적 합보다 훨씬 작다. 따라서, T5 솔더를 포함하는 솔더 페이스트, 즉, T5 솔더 페이스트를 적용하여 마이크로 엘이디 칩을 실장할 때, 과도한 산화막 발생으로 인해 야기되는 솔더 용융 불량을 막을 수 있다.
도 2는 T5 솔더 파우더의 입자들을 보여주는 현미경 사진이다.
아래의 [표 2]는 T5와 T6를 일정 중량비로 포함하는 솔더 파우더를 이용하는 솔더 페이스트들로 형성된 솔더 범프들의 용융 불량과 치밀도 불량을 수량을 나타낸 것이다. 각 예에서 500개의 시료가 이용되었다.
비고 산화막 발생에 의한 용융 불량(개수) 치밀도 불량(개수)
T5 100wt% - T6 0wt% 0 5
T5 75wt% - T6 25wt% 7 3
T5 50wt% - T6 50wt% 55 2
T5 25wt% - T6 75wt% 151 2
T5 0wt% - T6 100wt% 230 3
실험결과, T5 솔더 페이스트를 이용하였을 때 산화막 발생에 의한 용융 불량이 발견되지 않았다. 솔더 범프의 치밀도 불량을 낮추기 위해, T6 함량을 높이면 T5 75wt% - T6 25wt% 까지는 허용 가능한 불량 개수이지만, 그 이상을 초과할 경우, 불량이 급격하게 증가한다. 이는 솔더 파우더 입자들 전체의 표면적 증가로 인한 산화막 발생 표면적 증가와 공극율을 감소로 인한 활성제 감소에 기인한다. 또한, T6 솔더 파우더의 함량을 높일수록 공극률이 작아져 에폭시 수지의 혼합량이 감소되고, 이로 인해 솔더 페이스의 점성도 저하됨이 확인된다.전술한 것과 같이 마스크(9)의 개구(9a)들에 솔더 페이스트(500)를 채워 넣은 후 마스크(9)가 제거되며, 다음, 솔더 페이스트(500)를 가열 및 냉각하는 리플로우 처리를 통해 솔더 범프(50)가 형성된다.
위와 같이 76㎛××76㎛ 면적의 전극패드(42)에 솔더 범프를 형성하는데 T5 솔더 파우더 또는 T5 솔더 파우더와 T6 솔더 파우더의 혼합물이 유리하게 이용되었지만, 50~100㎛의 폭을 갖는 전극패드에 솔더 범프를 형성하는데 있어서도 전술한 것과 같은 이유로 T5 솔더 파우더 또는 T5와 솔더 파우더와 T6 솔더 파우더의 혼합물이 유리하게 이용될 수 있다.
다음도 3에 잘 도시된 바와 같이, 상기 솔더 범프(50) 쌍들 각각에 상기 마이크로 엘이디 칩(30R, 30G, 30B)들 각각이 놓이도록, 상기 마이크로 엘이디 칩(30R, 30G, 30B)들을 기판(40) 상에 로딩하는 공정이 수행된다. 본 실시예에 있어서, 이 공정은 솔더 범프(50) 쌍들에 대응되게 관통홀(62)들이 형성된 트레이(60)를 준비하고, 상기 트레이(60)를 상기 트레이(60)의 관통홀(62)들 각각이 상기 솔더 범프(50) 쌍들 각각을 수용하도록 기판(40) 상에 배치한 후, 상기 솔더 범프(50) 쌍들 각각에 상기 마이크로 엘이디 칩(30R, 30G, 30B)들 각각이 놓이도록, 상기 관통홀(62)들 각각에 상기 마이크로 엘이디 칩(30R, 30G, 30B)들 각각을 삽입하는 방식으로 수행될 수 있다.
본 실시예에서, 상기 마이크로 엘이디 칩(30R, 30G, 30B)들 각각은 하부에 극성이 다른 두개의 전극패드를 갖는 플립칩형 마이크로 엘이디 칩이다. 솔더 범프(50) 쌍은 각 마이크로 엘이디 칩(30R, 30G, 30B)의 두 전극패드에 대응된다. 마이크로 엘이디 칩(30R, 30G, 30B)들 각각이 상기 관통홀(62)들 각각에 삽입되어 상기 솔더 범프(50)들 각각에 놓일 때, 상기 마이크로 엘이디 칩(30R, 30G, 30B)들 각각에 구비된 두개의 전극패드는 두 솔더 범프(50, 50)에 접하도록 놓여진다.
상기 마이크로 엘이디 칩들은 복수 개의 픽셀들로 구분되며, 각 픽셀들은 적색 마이크로 엘이디 칩(30R), 녹색 마이크로 엘이디 칩(30G) 및 청색 마이크로 엘이디 칩(30B)으로 구성된다. 픽셀간 간격이 픽셀 내 마이크로 엘이디 칩 사이의 간격보다 크다. 트레이(60) 없이 마이크로 엘이디 칩들(30R, 30G, 30B)을 기판(40) 상에 로딩하는 것도 가능함에 유의한다.
도 4를 참조하면, 상기 솔더 범프(50)들이 가열되어, 상기 마이크로 엘이디 칩(30R, 30G, 30B)들이 기판(40) 상에 본딩된다. 이때, 솔더 범프(50)들의 가열은 레이저 가열에 의한 솔더링 공정, 리플로우 솔더링 공정 및/또는 기판(40)과 접하는 가열블록을 이용한 솔더링 공정이 채택될 수 있다. 레이저에 의한 솔더링 공정은, 상기 기판(40)의 하부에 레이저 조사부(미도시됨)를 배치하고, 그 레이저 조사부로 하여금 솔더 범프(50)들 직하 영역의 기판(40) 하부면에 레이저를 조사하여, 그 조사된 레이저에 의한 열 에너지로 솔더 범프(50)들을 가열할 수 있다. 가열블록을 이용하는 솔더링 공정은 기판(40) 하부면에 가열블록을 배치하여 가열블록으로부터 기판(40)으로 전도되는 열에 의해 솔더 범프(50)들을 가열하며, 리플로우 솔더링 공정은 마이크로 엘이디 칩(30R, 30G, 30B)들이 실장된 기판을 예컨대 리플로우 오븐을 통과시킴으로써 달성된다. 기판(40)이 정지된 상태에서 기판(40)을 가열할 수 있는 가열블록을 이용하는 솔더링 공정 및 레이저를 이용하는 솔더링 공정이 유리하며, 그 중에서도, 레이저를 이용한 솔더링 공정은 솔더 범프(50)들이 위치한 영역에 국부적으로 더 열을 발생시킨다는 점에서 본 발명에 더 유리하게 이용될 수 있다.
한편, 상기 솔더 범프(50)들을 가열하는 동안 상기 마이크로 엘이디 칩(30R, 30G, 30B)들을 상기 기판(40)을 향해 가압할 수 있다. 상기 가압에 의해, 상기 마이크로 엘이디 칩(30R, 30G, 30B)과 상기 기판(40) 사이의 솔더 범프(50)에 의한 접합력이 향상된다. 상기 가압을 위해, 가압 스탬프(70)가 이용되며, 상기 가압 스탬프(70)는 수평의 베이스부(72)와 상기 베이스부(72)의 하부면에 연결된 복수 개의 가압핀(74)들을 포함한다. 상기 복수 개의 가압핀(74)들은 상기 관통홀(62)들의 배열에 대응되는 배열로 형성되며, 상기 가압핀(74) 각각은, 상기 관통홀(62) 각각에 삽입될 수 있도록 구성된 채, 상기 관통홀(62)들 각각을 통해 일정 높이 하강할 수 있도록 되어 있다. 상기 관통홀(62)들을 통해 하강하는 가압핀(74)들은 상기 마이크로 엘이디 칩(30R, 30G, 30B)들을 아래로 밀어 상기 기판(40)을 향해 가압한다. 상기 베이스부(72)의 하부면이 일정 높이를 가지며, 가압핀(74)들이 같은 길이로 상기 베이스부(72)의 하부면에 연결되어 있으므로, 상기 가압핀(74)들이 상기 관통홀(62)들을 통해 하강하는 거리는 서로 같게 되며, 이에 의해, 마이크로 엘이디 칩(30R, 30G, 30B)들 전체에 대하여 일정한 가압력을 제공할 수 있다.
한편, 상기 관통홀(62)들 각각은 상기 마이크로 엘이디 칩(30R, 30G, 30B)보다 약간 크거나 거의 같은 크기로 형성된다. 따라서, 상기 마이크로 엘이디 칩(30R, 30G, 30B)들은 본딩 단계가 수행되는 동안 상기 관통홀(62)에 의해 미세한 움직임까지 구속된다. 이는 마이크로 엘이디 칩(30R, 30G, 30B)이 본딩 과정에서 원치 않게 움직여 틸트되거나 시프트되는 것, 즉, 정렬 상태가 틀어지는 것을 막아준다. 다시 말해, 관통홀(62)의 크기 안에서만 마이크로 엘이디 칩(30R, 30G, 30B)의 위치가 변화할 수 있으므로, 관통홀(62)을 크기를 정밀하게 함으로써, 마이크로 엘이디 칩(30R, 30G, 30B)의 위치 관리를 정교하게 할 수 있고 X-Y방향으로의 틀어짐이나 기울어짐을 막을 수 있다.
상기 관통홀(62)들 각각의 깊이는 상기 마이크로 엘이디 칩(30R, 30G, 30B)들 각각의 높이보다 깊게 형성된다. 더 나아가, 상기 관통홀(62)들 각각의 깊이는 상기 마이크로 엘이디 칩(30R, 30B, 30G)들 각각의 실장 높이에 상응하는 제1 깊이와 상기 관통홀(62)들 각각을 따라 하강하는 가압핀(64)의 하강 거리에 상응하는 제2 깊이의 합으로 정해진다.
<부호의 설명>
40...........................기판
500..........................솔더 페이스트
30R, 30G, 30B................마이크로 엘이디 칩
50...........................솔더 범프
9............................마스크

Claims (20)

  1. 주면에 50~100㎛ 폭을 갖는 전극패드들이 형성된 기판을 준비하는 단계;
    상기 전극패드가 노출되는 50~100㎛ 폭의 개구들이 형성된 마스크를 상기 기판 상에 배치하는 단계;
    솔더 파우더, 접착성 수지 및 활성제를 포함하는 솔더 페이스트를 상기 개구들에 채우는 단계;
    상기 개구들에 채워진 솔더 페이스트로 상기 전극패드들과 접해 있는 솔더 범프들을 형성하는 단계; 및
    상기 솔더 범프들에 의해 마이크로 엘이디 칩들을 상기 기판에 본딩하는 단계를 포함하며,
    상기 개구들에 채워지는 솔더 페이스트는 입자 직경이 10~25㎛ 인 제1 솔더 파우더, 또는 입자 직경이 5~15㎛ 인 제2 솔더 파우더와 상기 제1 솔더 파우더의 혼합물인 것을 특징으로 하는 마이크로 엘이디 디스플레이 패널 제조방법.
  2. 청구항 1에 있어서, 상기 제1 솔더 파우더와 상기 제2 솔더 파우더의 혼합물은 상기 제2 솔더 파우더를 50wt% 이하로 포함하는 것을 특징으로 하는 마이크로 엘이디 디스플레이 패널 제조방법.
  3. 청구항 1에 있어서, 상기 접착성 수지는 에폭시 수지인 것을 특징으로 하는 마이크로 엘이디 디스플레이 패널 제조방법.
  4. 청구항 1에 있어서, 상기 솔더 파우더의 중량은 상기 솔더 페이스트 전체 중량의 85wt%~95wt%인 것을 특징으로 하는 엘이디 디스플레이 패널 제조방법.
  5. 청구항 1에 있어서, 상기 솔더 파우더는 저융점 Sn-Bi-Ag 합금 파우더인 것을 특징으로 하는 엘이디 디스플레이 패널 제조방법.
  6. 청구항 1에 있어서, 상기 제1 솔더 파우더는 JEDEC 표준에 따른 T5 솔더 파우더이며, 상기 제2 솔더 파우더는 JEDEC 표준에 따른 T6 솔더 파우더인 것을 특징으로 하는 엘이디 디스플레이 패널 제조방법.
  7. 청구항 1에 있어서, 상기 솔더 페이스트의 솔더 파우더의 입자 평균 직경의 분포는 10~20㎛ 인 것을 특징으로 하는 엘이디 디스플레이 패널 제조방법.
  8. 청구항 1에 있어서, 상기 마이크로 엘이디 칩들은, 플립칩형 마이크로 엘이디 칩들로서, 픽셀을 구성하는 적색 마이크로 엘이디 칩, 녹색 마이크로 엘이디 칩 및 청색 마이크로 엘이디 칩을 포함하는 것을 특징으로 하는 엘이디 디스플레이 패널 제조방법.
  9. 청구항 8에 있어서, 상기 전극패드들은 복수 개의 전극패드 그룹으로 그룹화되며, 상기 복수 개의 전극패드 그룹 각각은 상기 픽셀을 구성하는 적색 마이크로 엘이디 칩, 녹색 마이크로 엘이디 칩 및 청색 마이크로 엘이디 칩에 대응되는 3개 전극패드 쌍들을 포함하는 것을 특징으로 하는 엘이디 디스플레이 패널 제조방법.
  10. 청구항 1에 있어서, 상기 본딩하는 단계는 상기 솔더 범프들을 레이저에 의한 가열, 리플로우, 상기 기판과 접하는 가열블록에 의한 가열에 의해, 용융시키는 것을 특징으로 하는 엘이디 디스플레이 패널 제조방법.
  11. 청구항 1에 있어서, 상기 본딩하는 단계 직전에 상기 솔더 범프들에 상기 마이크로 엘이디 칩들이 놓이도록, 상기 기판 상에 상기 마이크로 엘이디 칩을 로딩하는 단계를 더 포함하는 것을 특징으로 엘이디 디스플레이 패널 제조방법.
  12. 청구항 11에 있어서, 상기 마이크로 엘이디 칩을 로딩하는 단계는 관통홀들이 형성된 트레이를 준비하고, 상기 트레이를 상기 기판 상에 배치한 후, 상기 관통홀들 각각에 상기 마이크로 엘이디 칩들 각각을 삽입하는 것을 특징으로 하는 마이크로 엘이디 디스플레이 패널 제조방법.
  13. 청구항 12에 있어서, 상기 본딩하는 단계는 상기 솔더 범프들을 가열하는 동안 상기 마이크로 엘이디 칩들을 상기 기판을 향해 가압하는 단계를 포함하며, 상기 가압하는 단계에는 가압 스탬프가 이용되는 것을 특징으로 하는 엘이디 디스플레이 패널 제조방법.
  14. 청구항 13에 있어서, 상기 가압 스탬프는 수평의 베이스부와 상기 베이스부의 하부면에 연결된 복수 개의 가압핀을 포함하고, 상기 복수 개의 가압핀들은 상기 관통홀들의 배열에 대응되는 배열로 형성되며, 상기 가압핀들 각각은, 상기 관통홀들 각각을 통해 하강하여 상기 마이크로 엘이디 칩들 각각을 가압하는 것을 특징으로 하는 엘이디 디스플레이 패널 제조방법.
  15. 주면에 50~100㎛ 폭을 갖는 전극패드들이 형성된 기판;
    상기 전극패드들의 상면에 형성되어 솔더 파우더, 접착성 수지 및 활성제를 포함하는 솔더 범프; 및
    상기 솔더 범프들에 의해 상기 기판에 본딩되는 마이크로 엘이디 칩들;을 포함하며,
    상기 솔더 범프는 입자 직경이 10~25㎛인 제1 솔더 파우더 또는 입자 직경이 5~15㎛인 제2 솔더 파우더와 상기 제1 솔더 파우더의 혼합물인 것을 특징으로 하는 마이크로 엘이디 디스플레이 패널.
  16. 청구항 15에 있어서, 상기 제1 솔더 파우더와 상기 제2 솔더 파우더의 혼합물은 상기 제2 솔더 파우더를 50wt% 이하로 포함하는 것을 특징으로 하는 마이크로 엘이디 디스플레이 패널.
  17. 청구항 15에 있어서, 상기 접착성 수지는 에폭시 수지인 것을 특징으로 하는 마이크로 엘이디 디스플레이 패널.
  18. 청구항 15에 있어서, 상기 솔더 파우더의 중량은 상기 솔더 범프 전체 중량의 85wt%~95wt%인 것을 특징으로 하는 엘이디 디스플레이 패널.
  19. 청구항 15에 있어서, 상기 솔더 파우더는 저융점 Sn-Bi-Ag 합금 파우더인 것을 특징으로 하는 엘이디 디스플레이 패널.
  20. 청구항 15에 있어서, 상기 제 1 솔더 파우더는 JEDEC 표준에 따른 T5 솔더 파우더이며, 제 2 솔더 파우더는 JEDEC 표준에 따른 T6 솔더 파우더인 것을 특징으로 하는 엘이디 디스플레이 패널.
PCT/KR2019/003472 2018-04-02 2019-03-26 마이크로 엘이디 디스플레이 패널 제조방법 WO2019194446A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180037912A KR20190115193A (ko) 2018-04-02 2018-04-02 마이크로 엘이디 디스플레이 패널 제조방법
KR10-2018-0037912 2018-04-02

Publications (1)

Publication Number Publication Date
WO2019194446A1 true WO2019194446A1 (ko) 2019-10-10

Family

ID=68100855

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/003472 WO2019194446A1 (ko) 2018-04-02 2019-03-26 마이크로 엘이디 디스플레이 패널 제조방법

Country Status (2)

Country Link
KR (1) KR20190115193A (ko)
WO (1) WO2019194446A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110783254A (zh) * 2019-11-08 2020-02-11 京东方科技集团股份有限公司 一种芯片转移方法及半导体器件
CN111463233A (zh) * 2020-04-16 2020-07-28 錼创显示科技股份有限公司 微型发光元件显示装置
CN114054235A (zh) * 2020-07-30 2022-02-18 重庆康佳光电技术研究院有限公司 焊料喷射设备、方法及装置
US11626549B2 (en) 2020-04-16 2023-04-11 PlayNitride Display Co., Ltd. Micro light-emitting device display apparatus having bump

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210153557A (ko) 2020-06-10 2021-12-17 덕산하이메탈(주) Led 접합용 기판, 그 제조방법 및 led 접합용 기판을 포함하는 led 디스플레이 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100765146B1 (ko) * 2006-06-15 2007-10-12 배상준 솔더 페이스트 및 이를 이용한 솔더 범프 형성방법
JP2008124076A (ja) * 2006-11-08 2008-05-29 Shinko Electric Ind Co Ltd はんだボール搭載方法及びはんだボール搭載装置
WO2016039593A1 (ko) * 2014-09-12 2016-03-17 주식회사 세미콘라이트 반도체 발광소자의 제조 방법
KR20170084544A (ko) * 2016-01-12 2017-07-20 덕산하이메탈(주) 솔더 페이스트 조성물 및 이를 포함하는 전기장치
WO2017164484A1 (ko) * 2016-03-23 2017-09-28 한국광기술원 Ｌｅｄ 구조체와 전사체 및 이를 이용한 전사방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100765146B1 (ko) * 2006-06-15 2007-10-12 배상준 솔더 페이스트 및 이를 이용한 솔더 범프 형성방법
JP2008124076A (ja) * 2006-11-08 2008-05-29 Shinko Electric Ind Co Ltd はんだボール搭載方法及びはんだボール搭載装置
WO2016039593A1 (ko) * 2014-09-12 2016-03-17 주식회사 세미콘라이트 반도체 발광소자의 제조 방법
KR20170084544A (ko) * 2016-01-12 2017-07-20 덕산하이메탈(주) 솔더 페이스트 조성물 및 이를 포함하는 전기장치
WO2017164484A1 (ko) * 2016-03-23 2017-09-28 한국광기술원 Ｌｅｄ 구조체와 전사체 및 이를 이용한 전사방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110783254A (zh) * 2019-11-08 2020-02-11 京东方科技集团股份有限公司 一种芯片转移方法及半导体器件
CN111463233A (zh) * 2020-04-16 2020-07-28 錼创显示科技股份有限公司 微型发光元件显示装置
CN111463233B (zh) * 2020-04-16 2022-09-13 錼创显示科技股份有限公司 微型发光元件显示装置
US11626549B2 (en) 2020-04-16 2023-04-11 PlayNitride Display Co., Ltd. Micro light-emitting device display apparatus having bump
CN114054235A (zh) * 2020-07-30 2022-02-18 重庆康佳光电技术研究院有限公司 焊料喷射设备、方法及装置

Also Published As

Publication number Publication date
KR20190115193A (ko) 2019-10-11

Similar Documents

Publication Publication Date Title
WO2019194446A1 (ko) 마이크로 엘이디 디스플레이 패널 제조방법
US5861663A (en) Column grid array or ball grid array pad on via
US7151010B2 (en) Methods for assembling a stack package for high density integrated circuits
EP0645948B1 (en) Surface mount solder assembly of leadless integrated circuit packages to substrates
US5669783A (en) IC socket permitting checking connected state between IC socket and printed wiring board
US6084781A (en) Assembly aid for mounting packaged integrated circuit devices to printed circuit boards
US5547530A (en) Method of manufacturing a ceramic substrate
EP1002611A1 (en) Solder ball connections and assembly process
WO2019160307A1 (ko) 엘이디 디스플레이 패널 제조를 위한 마이크로 엘이디 칩 어레이 방법 및 이에 이용되는 멀티 칩 캐리어
US20030024968A1 (en) Method and apparatus for applying solder to an element on a substrate
CA2252866C (en) Surface mount assembly for electronic components
US6573461B2 (en) Retaining ring interconnect used for 3-D stacking
US5868304A (en) Socketable bump grid array shaped-solder on copper spheres
WO2013009064A2 (ko) 가압유닛이 구비된 웨이퍼 비아 솔더 필링장치 및 이를 이용한 웨이퍼 비아 솔더 필링방법
CN113809114A (zh) 一种led显示模组的制造方法及led显示模组
JP2003092465A (ja) 電子部品の実装方法および電子部品ユニット
KR20190109133A (ko) 엘이디 디스플레이 패널 제조를 위한 엘이디 칩 어레이 방법
WO2018182327A1 (ko) 반도체 패키지 테스트 소켓 및 그 제작방법
KR20190053333A (ko) 엘이디 칩 실장 방법
KR20190109130A (ko) 엘이디 디스플레이 패널 제조를 위한 엘이디 칩 어레이 방법
WO2022154648A1 (ko) 반도체 패키지 및 그 제조방법
WO2020141666A1 (ko) 플립칩 레이저 본딩 시스템
US20230241725A1 (en) Solder pastes and methods of using the same
US6070782A (en) Socketable bump grid array shaped-solder on copper spheres
CN1617652A (zh) 具有转接构造的电子装置及其转接方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19781504

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19781504

Country of ref document: EP

Kind code of ref document: A1