WO2019142898A1 - 固体撮像装置、固体撮像装置の駆動方法、および電子機器 - Google Patents

固体撮像装置、固体撮像装置の駆動方法、および電子機器 Download PDF

Info

Publication number
WO2019142898A1
WO2019142898A1 PCT/JP2019/001423 JP2019001423W WO2019142898A1 WO 2019142898 A1 WO2019142898 A1 WO 2019142898A1 JP 2019001423 W JP2019001423 W JP 2019001423W WO 2019142898 A1 WO2019142898 A1 WO 2019142898A1
Authority
WO
WIPO (PCT)
Prior art keywords
key
unit
pixel
information
data
Prior art date
Application number
PCT/JP2019/001423
Other languages
English (en)
French (fr)
Inventor
俊介 大倉
白畑　正芳
藤野　毅
汐崎　充
久保田　貴也
Original Assignee
ブリルニクスジャパン株式会社
学校法人立命館
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ブリルニクスジャパン株式会社, 学校法人立命館 filed Critical ブリルニクスジャパン株式会社
Priority to US16/963,166 priority Critical patent/US11637982B2/en
Priority to CN201980009456.5A priority patent/CN111630845B/zh
Publication of WO2019142898A1 publication Critical patent/WO2019142898A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C5/00—Ciphering apparatus or methods not provided for in the preceding groups, e.g. involving the concealment or deformation of graphic data such as designs, written or printed messages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/10—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols with particular housing, physical features or manual controls
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/024—Details of scanning heads ; Means for illuminating the original
    • H04N1/028—Details of scanning heads ; Means for illuminating the original for picture information pick-up
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Definitions

  • the present invention relates to a solid-state imaging device, a method of driving a solid-state imaging device, and an electronic device.
  • CMOS image sensors are widely applied as a part of various electronic devices such as digital cameras, video cameras, surveillance cameras, medical endoscopes, personal computers (PCs), mobile terminal devices such as mobile phones (mobile devices), etc. There is.
  • CMOS image sensors used for optical imaging in various fields is large, and it is expected that the demand will continue to be increased by the increase in mounted applications such as in-vehicle cameras.
  • IoT Internet of Things
  • the gateway to information in the IoT era In order to improve the security of the IoT sensor, first of all, it is necessary to have a means for confirming that no unauthorized sensor is connected and, as the next step, that the data acquired by the sensor has not been falsified.
  • the signals after the microcomputer chip which are digitized are protected, but the signals immediately after coming out of the sensor chip are not always protected. The reason is that low cost is required for a single sensor as a part, and security technology to be an extra circuit is not in widespread use.
  • PUF Physical Unclonable Function
  • LSI a technology that extracts variations in semiconductors as physical feature quantities and obtains device-specific output.
  • the PUF is a circuit that extracts a slight performance deviation that occurs due to a variation in threshold value of a transistor generated at the time of manufacturing, and outputs it as a unique ID. It is possible to prevent the falsification of information by authenticating the device using the unique ID generated by this PUF, or adding a message authentication code (MAC) for securing the authenticity of the acquired data.
  • MAC message authentication code
  • CMOS image sensor PUF having a security function by taking out pixel variations of CIS as information unique to an individual
  • CIS-PUF CMOS image sensor
  • Non-Patent Documents 1 and 2 a CMOS image sensor PUF (CIS-PUF) that generates a unique ID of a PUF from pixel variation information in a CMOS image sensor as a measure for preventing sensor device authentication and image data tampering Has been proposed.
  • CIS-PUF CMOS image sensor PUF
  • these CIS-PUFs When generating PUF responses, these CIS-PUFs output digital values (Vout) of a plurality of bits corresponding to variations in pixel transistors, for example, 12 bits, and the magnitude relationship of the threshold voltages of adjacent transistors is 1 Get / 0 response. If the difference between the values Vout of the pixel transistors to be compared is large, the magnitude relationship of the threshold voltage is not reversed even if environmental conditions such as noise and temperature and voltage change, so it is determined that the bit is stable. it can.
  • the PUF response is accompanied by an error due to noise, and in the former CR authentication, in consideration of the error, a method is adopted in which a threshold is set to allow a bit that does not match to some extent. On the other hand, in the latter encryption key generation, no bit error is permitted, and a technique for eliminating the error is necessary to generate the same key (regeneration) after the initial key generation.
  • a fuzzy extractor has been proposed as a technique for removing this key generation and error (see, for example, Non-Patent Document 5).
  • this fuzzy extractor a method is used in which an error is removed from a redundant code and a true code is determined.
  • determination methods techniques called hard determination and soft determination have been proposed.
  • a fuzzy extractor in order to generate a stable response, a fuzzy extractor is used, and in order to enhance this error correction capability, soft decision using reliability information given to individual bits of PUF is made.
  • a corresponding fuzzy extractor has been proposed (see, for example, Non-Patent Document 6).
  • this kind of soft decision fuzzy extractor a PUF response is generated a large number of times in advance, the reliability is calculated, and the reliability is added to the helper data. Therefore, it is necessary to measure multiple responses for obtaining reliability information and to add reliability to helper data, and additional processing for obtaining reliability information for each chip is required, and the fuzzy extractor is generated at the time of initial key generation There is a disadvantage that the storage data of (Fuzzy Extractor) increases.
  • the present invention does not require multiple measurement of responses for each chip in advance and reliability assignment to helper data in order to obtain reliability information, and the storage data of the fuzzy extractor increases at initial key generation Solid-state image pickup device capable of preventing false detection and generating unique response data with high secrecy, which in turn can reliably prevent image falsification and image formation, solid-state image pickup device driving method, and electronic To provide equipment.
  • a solid-state imaging device includes a pixel unit in which a plurality of pixels having a photoelectric conversion function are arranged in a matrix, a reading unit for reading pixel signals from the pixel unit, and a fuzzy extractor ( And a response data generation unit for generating response data including a unique key in association with at least one of the variation information of the pixel and the variation information of the reading unit.
  • a response data generation unit for generating response data including a unique key in association with at least one of the variation information of the pixel and the variation information of the reading unit.
  • a driving method of a solid-state imaging device including a pixel unit in which a plurality of pixels having a photoelectric conversion function are arranged in a matrix and a reading unit reading pixel signals from the pixel unit. And applying the information acquisition step of acquiring at least one of the variation information of the pixel and the variation information of the readout unit, and the variation acquired in the information acquisition step by applying a fuzzy extractor.
  • a unique key is generated using variation information obtained at regeneration time and reliability information predicted from the variation information at key regeneration time.
  • An electronic device includes a solid-state imaging device, and an optical system that forms an object image on the solid-state imaging device, and the solid-state imaging device includes a plurality of pixels having a photoelectric conversion function. And a readout unit for reading out pixel signals from the pixel unit, and a fuzzy extractor, wherein at least one of the variation information of the pixels and the variation information of the readout unit is included.
  • a response data generation unit for generating response data including a unique key in association with the response data, the response data generation unit generating helper data initially obtained by generating a key at the time of key re-generation; The unique key is generated using the variation information obtained at the time of key regeneration and the reliability information predicted from the variation information at the time of key regeneration.
  • the present invention it is not necessary to measure multiple responses for each chip in advance and to assign the reliability to helper data in order to obtain reliability information, and at the time of initial key generation, storage data of a fuzzy extractor. This makes it possible to prevent the increase of H. It is possible to generate highly confidential and unique response data, and thus to surely prevent image falsification and corruption.
  • FIG. 1 is a block diagram showing a configuration example of a solid-state imaging device according to an embodiment of the present invention.
  • FIG. 2 is a diagram for describing an overview of a challenge and response authentication (Challenge & Response (CR authentication)) system.
  • FIG. 3 is a circuit diagram showing an example of a pixel according to the present embodiment.
  • FIG. 4A to FIG. 4C are diagrams for explaining a configuration example of a readout system of the column output of the pixel unit of the solid-state imaging device according to the embodiment of the present invention.
  • FIG. 5 is a block diagram showing an overall outline of a response generation unit which is an encryption processing system according to the present embodiment.
  • FIG. 6 is a diagram schematically showing processing of response data creation which is the encryption processing system of FIG. FIGS.
  • FIGS. 7A and 7B are diagrams for explaining the reason why the leak current is adopted as the pixel variation information.
  • FIGS. 8A and 8B are diagrams showing an example of the amount of information per pixel.
  • FIGS. 9A and 9B are diagrams for explaining the output and the information amount in the case of nine elements.
  • FIG. 10 is a diagram for explaining the biased output and the amount of information in the case of 16 elements.
  • FIGS. 11A to 11D are diagrams showing operation waveforms and the like of main parts in the normal operation mode and the response generation mode in the case where the leak current of the photodiode is adopted as the leak current of the pixel.
  • FIGS. 12B are diagrams for explaining that information on invalid pixel areas other than the effective pixels in the pixel section is adopted as the pixel variation information.
  • FIGS. 13A to 13E are diagrams showing operation waveforms and the like of main parts in the normal operation mode and the response generation mode when the variation information of the threshold of the source follower transistor is adopted as the variation information of the pixel. It is.
  • FIGS. 14A to 14C are diagrams showing histograms of output pairs of stable bits and output pairs of unstable bits in variation information as a PUF response of the CMOS image sensor PUF (CIS-PUF).
  • FIG. 15 shows a pixel unit and a row according to this embodiment including an information acquisition unit suitable for acquiring variation information having two output values forming a main part of a CMOS image sensor PUF (CIS-PUF)
  • FIG. 7 is a schematic diagram of a column readout circuit arranged in FIG.
  • FIG. 16 is a diagram showing a state of PUF response generation using pixel variations of the CIS-PUF of FIG.
  • FIG. 17 is a diagram showing the reproducibility and uniqueness as PUF performance obtained by the response generation method as shown in FIG. 15 and FIG. It is a figure which shows the stable bit and unstable bit of the FIG. 18 (A) and FIG. 18 F response.
  • FIGS. 19B are diagrams showing configuration examples of fuzzy extractors applicable to the unique key output unit of the key generation unit according to the present embodiment.
  • FIG. 20 is a diagram for more specifically explaining the method of predicting and setting the reliability according to the present embodiment.
  • FIGS. 21A and 21B are first diagrams for describing a second reliability setting method according to the present embodiment.
  • FIGS. 22A to 22D are second diagrams for explaining the second reliability setting method according to the present embodiment.
  • FIG. 23 shows the first reliability setting method and the second reliability setting method according to the present embodiment, and the reliability of the determination method using a general hard decision fuzzy extractor as a comparative example. Difference ⁇ Vout It is a figure which shows the relationship with get.
  • FIG. 24B are diagrams showing a configuration example of a hard decision fuzzy extractor as a comparative example.
  • FIG. 25 is a diagram for describing correlation decoding in which determination is performed using reliability.
  • FIG. 26A and FIG. 26B are diagrams showing configuration examples of a soft decision fuzzy extractor using correlation decoding as a comparative example.
  • FIG. 27 is a diagram showing the measurement results of error bits.
  • FIG. 28 illustrates the error correction capability of the first reliability setting method and the second reliability setting method according to the present embodiment, and a determination method using a general hard decision fuzzy extractor as a comparative example.
  • FIG. FIG. 29 is a view showing an example of the configuration of an electronic device to which the solid-state imaging device according to the embodiment of the present invention is applied.
  • FIG. 1 is a block diagram showing a configuration example of a solid-state imaging device according to an embodiment of the present invention.
  • the solid-state imaging device 10 is configured of, for example, a CMOS image sensor.
  • the solid-state imaging device 10 includes a pixel unit 20 as an imaging unit, a vertical scanning circuit (row scanning circuit) 30, a readout circuit (column (column) readout circuit) 40, and a horizontal scanning circuit (column scanning) A circuit) 50, a timing control circuit 60, and a signal processing circuit 70 are included as main components.
  • the vertical scanning circuit 30, the reading circuit 40, the horizontal scanning circuit 50, and the timing control circuit 60 constitute a pixel signal reading unit 90.
  • the solid-state imaging device 10 is a CMOS image sensor PUF (CIS-PUF) that generates a unique ID of a PUF from pixel variations in a CMOS image sensor as a countermeasure for preventing device authentication of a sensor and image data tampering. It is formed.
  • CIS-PUF CMOS image sensor PUF
  • the solid-state imaging device 10 is associated with at least one of pixel variation information and readout variation information to be unique. It is possible to generate response data including a key.
  • the solid-state imaging device 10 generates, as an example, a plurality of bits corresponding to the variation of the pixel transistor when generating variation information of the pixel and the readout unit 90 which are PUF responses. For example, a 12-bit digital value (Vout) is output, and 1/0 response data is acquired from the magnitude relationship between the threshold voltages of adjacent transistors.
  • Vout digital value
  • the magnitude relationship with the threshold voltage VTH is not reversed even if environmental conditions such as noise and temperature and voltage change. It can be determined that the bit is stable.
  • the solid-state imaging device 10 applies a fuzzy extractor in the response data generation unit to generate a stable response, for example, a plurality of bits corresponding to variations in pixel transistors, for example, A method is employed which makes effective use of the 12-bit digital value Vout.
  • the reliability information of the PUF response bit is acquired in association with the digital value Vout obtained by CIS-PUF, and the acquired reliability information is applied to the soft decision fuzzy extractor (key regeneration unit) doing. That is, in this embodiment, since the CIS-PUF can predict the reliability information from the variation information which is the PUF response at the time of key reproduction, the initial key generation is assumed to be similar to the hard decision, and the reliability is obtained from acquired data at the time of key regeneration. A soft decision is made by giving a degree.
  • the solid-state imaging device 10 does not need to perform multiple measurements of responses for each chip and give the helper data reliability in advance in order to obtain reliability information, and a fuzzy extractor (Fuzzy) is generated at initial key generation. It is possible to prevent the increase in the storage data of the Extractor, and it is possible to generate highly sensitive and unique response data, which in turn makes it possible to reliably prevent image tampering and corruption.
  • a fuzzy extractor Fuzzy
  • the CMOS image sensor PUF extracts at least one of the pixel variation of the CMOS image sensor and the variation information of the readout unit and applies it to the PUF.
  • the CIS-PUF operates in the normal double scan (CDS) circuit and operates in the normal imaging mode (normal operation mode) and the CDS circuit Has a PUF mode (response creation mode) for shooting without operating.
  • the CIS-PUF is a PUF in which the address of a pixel is a challenge, and 1/0 data generated in a predetermined procedure is a response.
  • CR authentication challenge and response authentication
  • FIG. 2 is a diagram for describing an overview of a challenge and response authentication (Challenge & Response (CR authentication)) system.
  • CR authentication Challenge & Response
  • the CR authentication system 100 of FIG. 2 is configured to include a CIS-PUF chip 200 on which the solid-state imaging device 10 according to the present embodiment is mounted, and a microcomputer (hereinafter referred to as a microcomputer) 300.
  • a microcomputer hereinafter referred to as a microcomputer 300.
  • the microcomputer 300 on the authentication side first transmits a PUF mode command to the CIS-PUF chip 200 (step ST1).
  • the CIS-PUF chip 200 performs imaging in the PUF mode to obtain a PUF mode image.
  • the microcomputer 300 determines by using a random number generator (RNG) 301 which pixel is to be used to generate an ID by random number, and transmits the address designation to the CIS-PUF chip 200 as challenge information (step ST2). .
  • the CIS-PUF chip 200 cuts out the PUF mode image according to the received address specification and generates 1/0 data.
  • the CIS-PUF chip 200 transmits this ID as a response to the challenge to the microcomputer 300 (step ST3).
  • the microcomputer 300 cuts out the ID of the specified address from the 1/0 data registered in advance, and compares it with the ID received from the CIS-PUF chip 200. If the IDs match, the authentication is successful (step ST4).
  • a plurality of pixels including a photodiode (photoelectric conversion element) and an in-pixel amplifier are arranged in a two-dimensional matrix (matrix) of n rows ⁇ m columns.
  • FIG. 3 is a circuit diagram showing an example of a pixel according to the present embodiment.
  • the pixel PXL has, for example, a photodiode (PD) which is a photoelectric conversion element.
  • the photodiode PD includes one transfer transistor TG-Tr, one reset transistor RST-Tr, one source follower transistor SF-Tr, and one selection transistor SEL-Tr.
  • the photodiode PD generates and accumulates signal charges (here, electrons) according to the amount of incident light.
  • signal charges here, electrons
  • each transistor is an n-type transistor
  • the signal charge may be a hole or each transistor may be a p-type transistor.
  • the plurality of photodiodes share the respective transistors of the reset transistor RST-Tr, the source follower transistor SF-Tr, and the selection transistor SEL-Tr. Is also effective, and is also effective when adopting a 3-transistor (3Tr) pixel having no selection transistor.
  • the transfer transistor TG-Tr is connected between the photodiode PD and a floating diffusion FD (Floating Diffusion), and is controlled through a control signal TG.
  • the transfer transistor TG-Tr is selected in a period in which the control signal TG is at high level (H) and becomes conductive, and transfers the electrons photoelectrically converted by the photodiode PD to the floating diffusion FD.
  • the reset transistor RST-Tr is connected between the power supply line VRst and the floating diffusion FD, and is controlled through the control signal RST.
  • the reset transistor RST-Tr may be connected between the power supply line VDD and the floating diffusion FD, and may be configured to be controlled through the control signal RST.
  • the reset transistor RST-Tr is selected in a period when the control signal RST is at H level and becomes conductive, and resets the floating diffusion FD to the potential of the power supply line VRst (or VDD).
  • the source follower transistor SF-Tr and the selection transistor SEL-Tr are connected in series between the power supply line VDD and the vertical signal line LSGN.
  • the floating diffusion FD is connected to the gate of the source follower transistor SF-Tr, and the selection transistor SEL-Tr is controlled through the control signal SEL.
  • the selection transistor SEL-Tr is selected in a period in which the control signal SEL is at H level and becomes conductive. Thereby, the source follower transistor SF-Tr outputs the column output analog signal VSL corresponding to the potential of the floating diffusion FD to the vertical signal line LSGN.
  • the pixels PXL are arranged in n rows ⁇ m columns in the pixel unit 20, there are n control lines of each of the control signals SEL, RST, and TG, and m vertical signal lines LSGN.
  • the control lines of the control signals SEL, RST, and TG are represented as one row scanning control line.
  • the vertical scanning circuit 30 drives the pixels through the row scanning control line in the shutter row and the readout row according to the control of the timing control circuit 60. Further, the vertical scanning circuit 30 outputs a row selection signal of a row address for reading out the signal and a row address of the shutter row for resetting the charge accumulated in the photodiode PD in accordance with the address signal.
  • the readout circuit 40 includes a plurality of column (column) signal processing circuits (not shown) arranged corresponding to the respective column outputs of the pixel unit 20, and column parallel processing can be performed by the plurality of column signal processing circuits. It may be done.
  • the readout circuit 40 can be configured to include a correlated double sampling (CDS) circuit, an ADC (analog digital converter; AD converter), an amplifier (AMP, amplifier), a sample hold (S / H) circuit, etc. It is.
  • CDS correlated double sampling
  • ADC analog digital converter
  • AMP amplifier
  • S / H sample hold
  • the readout circuit 40 may be configured to include an ADC 41 that converts each column output analog signal VSL of the pixel unit 20 into a digital signal, as shown in FIG. 4A, for example.
  • an amplifier (AMP) 42 for amplifying each column output analog signal VSL of the pixel unit 20 may be disposed in the readout circuit 40.
  • AMP amplifier
  • FIG. 4C for example, a sample and hold (S / H) circuit 43 may be arranged to sample and hold each column output analog signal VSL of the pixel unit 20 in the readout circuit 40.
  • the readout circuit 40 may have an SRAM as a column memory that stores a signal obtained by performing predetermined processing on pixel signals output from each column of the pixel unit 20.
  • the horizontal scanning circuit 50 scans the signals processed by the plurality of column signal processing circuits such as the ADC of the reading circuit 40, transfers the signals in the horizontal direction, and outputs the signals to the signal processing circuit 70.
  • the timing control circuit 60 generates timing signals necessary for signal processing of the pixel unit 20, the vertical scanning circuit 30, the reading circuit 40, the horizontal scanning circuit 50, and the like.
  • the signal processing circuit 70 In the normal reading mode MDU, the signal processing circuit 70 generates two-dimensional image data by predetermined signal processing on a read signal read by the reading circuit 40 and subjected to predetermined processing.
  • CMOS image sensor As described above, in a solid-state imaging device (CMOS image sensor), electrons generated by photoelectric conversion with a small amount of light are converted into voltages with a small capacity, and output is performed using a source follower transistor SF-Tr with a small area. doing. Therefore, it is necessary to remove minute noise such as noise generated at the time of resetting the capacitance or element variation of the transistor, and the difference between the reset level (VRST) for each pixel and the luminance level (signal level: VSIG) is output. ing.
  • the reset noise and the threshold variation can be removed, and a signal of several electrons can be detected.
  • the operation of detecting this difference is called CDS (correlated double sampling) and is a widely used technique, and CDS readout is sequentially performed on all the pixels arranged in an array to obtain one frame. Output normal two-dimensional image data.
  • CDS correlated double sampling
  • the operation for generating the normal two-dimensional image data is configured to be operable in the normal operation mode MDU.
  • variation information unique to the solid-state imaging device 10 (variations in pixels and readout circuits) in order to prevent unauthorized use, falsification, and tampering of images.
  • the unique key is generated from the information)
  • the unique key and the acquired data obtained from the solid-state imaging device 10 are combined to generate identification data
  • the identification data is integrated into image data, and output as response data RPD. If the information is not recognized, the identification data can not be created correctly.
  • the operation relating to the generation of the unique key is configured to be operable in the response creation mode MDR (PUF mode).
  • a pixel variation pattern (variation information) unique to each chip, which does not depend on the peripheral brightness, is output as a unique ID.
  • the response generation mode MDR of this embodiment only the variation pattern for each pixel is output. Since no luminance level is output, it is possible to output a pattern image that does not depend on the exposure condition of the image sensor.
  • the output of each pixel includes thermal noise which fluctuates randomly for every frame with FPN, since FPN in the response creation mode MDR is 10 times or more larger than the thermal noise, the stable fixed variation pattern is a response It can be output as data RPD.
  • response data including a unique key is generated in association with at least one of pixel variation information and readout variation information.
  • FIG. 5 is a block diagram showing an overall outline of response data creation which is an encryption processing system according to the present embodiment.
  • FIG. 6 is a diagram schematically showing processing of response data creation which is the encryption processing system of FIG.
  • the response data generation unit 80 which is the encryption processing system of FIG. 5, includes an information acquisition unit 81, a key generation unit 82, an image data generation unit 83, an identification data generation unit 84, an integration unit 85, and a memory 86 as main components. It has as. Although the information acquisition unit 81 and the key generation unit 82 are configured as separate functional blocks in the example of FIG. 5, the information acquisition unit 81 and the key generation unit 82 can also be configured as one functional block. .
  • the information acquisition unit 81 acquires at least one of the variation information PFLC of the pixel PXL and the variation information CFLC of the constituent circuit of the readout circuit 40, and supplies the acquired variation information to the key generation unit 82.
  • the variation information PFLC of the pixel PXL (About the variation information PFLC of the pixel PXL) First, the variation information PFLC of the pixel PXL will be described. In the present embodiment, basically, the leakage current and the position information are used as the variation information PFLC of the pixel PXL. Here, the reason why the leak current is adopted will be described.
  • FIGS. 7A and 7B are diagrams for explaining the reason why the leak current is adopted as the pixel variation information.
  • FIG. 7A shows the intensity distribution of the pixel leak current
  • FIG. 7B shows an example of the location distribution of the white flaws.
  • the sensor pixel of the solid-state imaging device 10 has a leakage current which can not be suppressed by 100%.
  • a particularly extreme one of these (white-out highlights even in dark-field exposure) is called a white defect or white point. It is called a white scratch below.
  • the solid-state imaging device 10 makes an effort to reduce this white flaw as much as possible before shipment, but the white flaw which can not be suppressed also complements the white flaw pixel from the surrounding pixel data in the image processing of the later stage and outputs the image There is.
  • This white blemish can not be known unless it is produced in the pixel array, and it is reproducible. Therefore, it can be regarded as individual-specific information.
  • the unique key KY is generated using the leak current and the position information as the variation information PFLC of the pixel PXL. For example, as shown in FIG. 7B, it is possible to generate the unique key KY with the occurrence location (occurrence position) and the number of the white flaws as the unique information.
  • encryption processing is performed by applying PUF technology used in the security field with this information as a unique key.
  • FIGS. 8A and 8B are diagrams showing an example of the amount of information per pixel.
  • the amount of information H per pixel is given by the following equation.
  • the white defect occurrence probability per pixel is given as follows.
  • FIGS. 9A and 9B are diagrams for explaining the output and the information amount in the case of nine elements.
  • FIG. 10 is a diagram for explaining the biased output and the amount of information in the case of 16 elements.
  • the information acquiring unit 81 acquiring the pixel variation information PFLC acquires pixel leak information in association with the threshold value VTH, as shown in FIG. 7A.
  • the information acquisition unit 81 may set a plurality of threshold values (VH1 and VTH2 in the example of FIG. 7A), and may distinguish information in relation to the plurality of threshold values VTH1 and VTH2. It is possible. It is also possible to change threshold value VTH according to the environment such as temperature.
  • the information acquisition unit 81 can adopt, as the pixel variation information PFLC, pixel position information indicating a leak current that is equal to or more than a predetermined level. Further, the information acquisition unit 81 can adopt, as the pixel variation information PFLC, a set of upper pixels in the order of leakage current. Further, the information acquiring unit 81 can adopt the column direction address and the row direction address of the set as the pixel variation information PFLC.
  • the information acquisition unit 81 can adopt, for example, the leak current of the photodiode PD as the leak current Ileak of the pixel.
  • FIGS. 11A to 11D are diagrams showing operation waveforms and the like of main parts in the normal operation mode and the response generation mode MDR when the leak current of the photodiode PD is adopted as the leak current Ileak of the pixel.
  • . 11A shows an operation waveform in the normal operation mode MDU
  • FIG. 11B shows an operation waveform in the response generation mode MDR
  • FIG. 11C shows a key pattern image obtained by binarizing the variation information.
  • FIG. 11D illustrates the relationship between the output signal, the number of pixels, and the threshold value VTH.
  • the solid-state imaging device 10 is configured to be operable in the normal operation mode MDU and the response creation mode MDR.
  • the pixel PXL is reset with the shutter closed, and exposure is performed while the shutter is open. Also, the signal is read out with the shutter closed.
  • the pixel is reset with the shutter closed, and the pixel signal is read out after a predetermined time.
  • the leak current generated in the photodiode PD is output as a unique key pattern because it is not exposed.
  • This unique key pattern has a maximum value due to heavy metal contamination and the like as shown in FIG.
  • the information acquisition unit 81 can adopt, as the pixel variation information PFLC, information of photodiodes in an invalid pixel area other than the effective pixel of the pixel unit 20.
  • FIG. 12A and FIG. 12B are diagrams for explaining that the information of the invalid pixel area other than the effective pixel of the pixel unit 20 is adopted as the pixel variation information PFLC.
  • the pixel section 20 is configured to include an effective pixel area 21 and an invalid pixel area (OB; Optical Black area etc.) 22 around the effective pixel area 21.
  • the invalid pixel area (OB: Optical Black area) 22 is shielded by the light shielding film 23.
  • OB Optical Black area
  • a buried photodiode (BPD) is widely used as the photodiode (PD). Since surface states due to defects such as dangling bonds exist on the surface of the substrate forming the photodiode (PD), a large amount of charge (dark current) is generated by thermal energy, and the correct signal can not be read out.
  • the charge storage portion of the photodiode (PD) is embedded in the substrate to reduce the mixing of dark current into the signal.
  • the p + layer 201 of the first conductivity type and the n + layer 202 of the second conductivity type are formed from the surface side.
  • the leak current of the photodiode PD fluctuates, and this fluctuation can be taken into consideration and added to information on key generation.
  • the number of defects such as white flaws as a key for example, in the case of white flaws, there are subsequent white flaws (white flaws that increase later) and white flaws that disappear.
  • a certain number of white flaws are designated as a key by designating coordinates in the chip.
  • white flaws are set in advance as a key with a greater number of flaws than the minimum required number of white flaws. In order to prevent secondary injuries, use a key that fits within a specific output range.
  • the information acquiring unit 81 can arbitrarily designate a pixel region for acquiring the pixel variation information PFLC.
  • the information acquisition unit 81 can also dynamically change the designated area.
  • the information acquisition unit 81 can adopt the variation information of the threshold VTH of the source follower transistor SF as the variation information of the pixel.
  • FIG. 13A to 13E show the operation waveforms and the like of the main portion in the normal operation mode and the response generation mode when the variation information of the threshold VTH of the source follower transistor SF is adopted as the variation information of the pixel.
  • FIG. 13A shows a circuit diagram of the readout system of the pixel PXL
  • FIG. 13B shows an operation waveform in the normal operation mode MDU
  • FIG. 13C shows an operation waveform of the response generation mode MDR.
  • D) shows a key pattern image obtained by binarizing the variation information
  • FIG. 13E shows the relationship between the output signal, the number of pixels, and the threshold value VTH.
  • the CDS circuit 44 is connected to the vertical signal line LSGN via one terminal of the switch SW0.
  • the other terminal of the switch SW0 is connected to the supply line of the reference voltage Vref.
  • the difference signal is used as the output signal of the pixel to remove the variation in the threshold of the source follower transistor SF provided in each pixel PXL.
  • the subsequent circuit takes in the reference voltage level (Vref) at time t1, and the subsequent circuit takes in the reset voltage level of the pixel at time t2.
  • Vref reference voltage level
  • the subsequent circuit takes in the reset voltage level of the pixel at time t2.
  • a fuzzy extractor is applied in the key generation unit 82 of the response data generation unit 80 as a cryptographic processing system as a method for generating stable response data.
  • a method of effectively utilizing a digital value Vout of a plurality of bits corresponding to the variation of the pixel transistor, for example, 12 bits is adopted.
  • the solid-state imaging device 10 acquires the reliability information Q of the PUF response bit in association with the digital value Vout obtained by the CIS-PUF, and applies the acquired reliability information Q to the soft decision fuzzy extractor (key regeneration unit) doing.
  • the CIS-PUF can predict the reliability information from the PUF response (variation information) at the time of key regeneration, the initial key generation is assumed to be the same as the hard decision, and the reliability is more reliable than the acquired data at the time of key regeneration.
  • a soft decision is made by giving a degree.
  • the response data generation unit 80 predicts, based on helper data obtained by generating the key initially at the time of key regeneration, variation information obtained at the time of key regeneration, and variation information at the time of key regeneration.
  • the unique key is generated using the reliability information Q that has been obtained.
  • the variation information which is a PUF response, is acquired as a digital value Vout of a plurality of bits, for example, 12 bits from which two output values can be obtained per bit, and the response data generation unit 80 (key generation unit 82) Two output values of the variation information are used as the reliability information Q.
  • FIGS. 14A to 14C are diagrams showing histograms of output pairs of stable bits and output pairs of unstable bits in variation information as a PUF response of the CMOS image sensor PUF (CIS-PUF).
  • 14A shows an example of the pixel unit 20
  • FIG. 14B shows an output distribution of 100 stable bits
  • FIG. 14C shows an output distribution of 100 unstable bits.
  • the variation information of the pixel as the response of the CIS-PUF has 2 outputs per bit, and it is possible to predict the extent to which it is easy to invert according to the difference value and it is difficult to invert. Therefore, it is possible to predict the reliability information from the response data at the time of key re-generation and utilize it for the soft decision, without recording the inversion reliability information in the helper data at the time of initial key generation. is there.
  • FIGS. 14 (B) and 14 (C) show histograms of the output of 100 pairs of the output pair of the stable bit (bit) and the output pair of the unstable bit (bit). One output is distributed with a constant ⁇ around the mean value which is similar. The variation is affected by the random noise that gets on each time the output is taken.
  • the reliability is predicted from the difference value between the two output values of the variation information as the PUF response obtained at the time of key re-generation.
  • CIS-PUF CMOS image sensor PUF
  • the outline of the readout circuit will be described.
  • a specific PUF response (variation information) generation, setting of reliability information Q, and fuzzy extraction capable of performing soft decision with high correction ability employing reliability information Q at the time of key regeneration The configuration example of the device (fuzzy extractor) will be described.
  • the fuzzy extractor we will also describe the general fuzzy extractor (hard-decision fuzzy extractor) and the comparison result of the error correction ability with the fuzzy extractor that performs soft decision at initial key generation and key regeneration. .
  • FIG. 15 shows a pixel unit and a row according to this embodiment including an information acquisition unit suitable for acquiring variation information having two output values forming a main part of a CMOS image sensor PUF (CIS-PUF)
  • FIG. 7 is a schematic diagram of a column readout circuit arranged in FIG.
  • the pixel unit 20A and the column (column) readout circuit 40 in FIG. 15 perform size determination (subtraction) between two vertical (upper and lower in the figure) pixels in order to improve the reproducibility of the variation signal and improve the uniqueness of the variation pattern. Etc.) to be able to perform binarization.
  • the pixel unit 20A in FIG. 15 includes one floating diffusion FD, one source follower transistor SF-Tr as a source follower device, one reset transistor RST-Tr as one reset device, and one selection transistor as one selection device.
  • the pixel sharing structure is such that the SEL-Tr is shared by the photodiodes PD1 and PD22, which are a plurality of (2 in this example) photoelectric conversion elements, and the transfer transistors TG-Tr1 and TG-Tr2 as transfer elements.
  • the pixel PXLA of the CMOS image sensor in FIG. 15 is driven by the photodiodes PD1 and PD2, the transfer transistors TG-Tr1 and TG-Tr2 driven by the control signals TG1 and TG2 which are transfer clocks, and the control signal RST which is a reset clock.
  • the two photodiodes PD1 and PD2 share the reset transistor RST-Tr, the source follower (SF) transistor SF-Tr, and the selection transistor SEL-Tr.
  • This is a method widely used for fine pixels in recent years, and by sharing each transistor among PDs, the area of PD is made large relative to a predetermined prime size, and the photoelectric conversion area is expanded. Thus, the detection sensitivity to incident light is enhanced.
  • the power supply line VDD of the power supply voltage Vdd, the source follower (SF) transistor SF-Tr, and the current source Id are in series to constitute a source follower circuit.
  • the voltage of the floating diffusion FD is input to the ADC 41 via the AMP 42 of the read circuit 40 by the source follower circuit, converted into digital, and output to the interface circuit (not shown).
  • the clip circuit 44 is disposed at the pixel array end, and the clip gate CG and the diode connection transistor M0 driven by the control signal CLIP, which is a clip clock, are disposed at the pixel array end to limit the pixel output voltage amplitude, It is used to operate stably.
  • the CIS-PUF generates a unique PUF response (pixel variation information) for each device by using the characteristic variation of each pixel of the CMOS image sensor.
  • the characteristic variation includes fixed pattern noise (FPN) which occurs at a fixed position, and random noise which occurs randomly regardless of the position of a pixel or the like.
  • FPN fixed pattern noise
  • the CMOS image sensor takes a difference between the reset potential (VRST) and the signal potential (VSIG) for each pixel in order to remove these characteristic variations.
  • CDS Correlated Double Sampling
  • the CIS-PUF has a response creation mode (PUF mode) MDR which is a signal readout mode in which the CDS is not operated in order to obtain variation information for the purpose of generating a PUF response.
  • PUF mode response creation mode
  • An output in which pixel variation is dominant can be obtained by this PUF mode.
  • a solid-state imaging device (CMOS image sensor) 10A as the CIS-PUF in FIG. 15 has an array structure of 1,920 ⁇ 1,080 (full HD) pixels.
  • CMOS image sensor 10A two pixels adjacent in the vertical direction (upper and lower in the figure) share the source follower transistor SF-Tr, and the number of source follower transistors SF-Tr is 1,920 ⁇ 540. is there.
  • the potential obtained from the clipping circuit 44 existing for each column is used as a reference potential, and the difference between the potential and the reset potential of each pixel is extracted to extract the variation for each pixel.
  • FIG. 16 is a diagram showing a state of PUF response generation using pixel variations of the CIS-PUF of FIG.
  • PUF response generation using pixel variations of CIS-PUF compares the output values Vout (the outputs digitized by AD converter) of two source follower transistors SF-Tr adjacent in the vertical direction (upper and lower), Output 1 bit.
  • Vout the outputs digitized by AD converter
  • the upper and lower output values Vout are compared, and when the upper output value is larger than the lower output value (upper> lower) “1”, the upper output value is smaller than the lower output value In the case (upper ⁇ lower), "0" is set.
  • the number of source follower transistors SF-Tr is 1,920 ⁇ 540. From there, the output values of the source follower transistors SF-Tr adjacent on the upper and lower sides are compared in size, and 1/0 data (PUF response) of 1,920 ⁇ 270 is created. Therefore, a response of about 0.5 Mbit can be obtained from one CIS-PUF chip.
  • FIG. 17 is a diagram showing the reproducibility and uniqueness as PUF performance obtained by the response generation method as shown in FIG. 15 and FIG.
  • the average is taken from the output for 100 trials (100 images), and is used as the reference response.
  • the result of taking Hamming distance (HD) with the reference and the response of each trial (one image) is shown.
  • the response is a distribution of 4,050 blocks ⁇ 15 chips, in which 1,920 ⁇ 270 bits are divided into 128 bits each.
  • the uniqueness shows the result of taking the Hamming distance (HD) between reference responses of 15 chips different from each other.
  • uniqueness is similar to reproducibility, with the response being divided into 128 bits and summarized in a distribution of 4,050 blocks.
  • FIGS. 18A and 18B are diagrams showing the stable bit and the unstable bit of the PUF response obtained by the response generation method as shown in FIGS. 15 and 16.
  • FIG. FIG. 18 (A) shows the output distribution of 100 stable trials of the outputs of two source follower transistors SF-Tr
  • FIG. 18 (B) shows 100 trial of the outputs of two source follower transistors SF-Tr. The output distribution of the unstable bit is shown.
  • the average output is also shown in FIGS. 18A and 18B, and the difference between the two average outputs is indicated by ⁇ Vout.
  • the average output used here is influenced by FPN (fixed pattern noise), and is determined to be one for each output of the source follower transistor SF-Tr.
  • the spread of the distribution from the output average is the effect of random noise, and produces a similar distribution at all outputs along a certain ⁇ .
  • the CIS-PUF shown in FIG. 15 and the like can estimate the easiness of inversion of the bit of the corresponding source follower transistor SF-Tr pair by confirming the difference ⁇ Vout of the average output.
  • the key generation unit 82 (FIG. 5, FIG. 6) generates a unique key using at least one of the variation information of the pixel acquired and supplied by the information acquisition unit 81 and the variation information of the readout circuit 40.
  • the key generation unit 82 supplies the generated unique key KY to the identification data generation unit 84.
  • the key generation unit 82 generates the unique key KY, for example, in a period (for example, a blanking period) other than the reading time of the effective pixel of the pixel unit 20.
  • the image data generation unit 83 shown in FIGS. 5 and 6 performs predetermined signal processing on a read signal read out through the read out circuit 40 and subjected to predetermined processing in the normal read mode, for example, as shown in FIG. Generate data IMG.
  • the image data generation unit 83 supplies the generated image data IMG to the integration unit 85.
  • the image data generation unit 83 supplies the acquired data AQD acquired from the solid-state imaging device 10 to the identification data generation unit 84.
  • the acquired data AQD is at least one of data regarding at least pixel, date, temperature, and GPS (Global Positioning System).
  • the identification data generation unit 84 generates identification data DSCD by combining the unique key KY generated by the key generation unit 82 and the acquired data AQD acquired by the solid-state imaging device 10.
  • the identification data generation unit 84 supplies the generated identification data DSCD to the integration unit 85.
  • the integration unit 85 integrates the identification data DSCD generated by the identification data generation unit 84 and the image data IMG based on the readout data by the image data generation unit 83 as shown in FIG. Output as data RPD. For example, as shown in FIG. 6, the integration unit 85 integrates the integration data in the order of the header HD, the identification data DSCD, and the image data IMG.
  • the key generation unit 82 generates a key with a fuzzy extractor in order to strengthen the reproducibility of the key.
  • the fuzzy extractor is an arithmetic unit that converts noisy data into unique key information, and is an arithmetic unit that aims to output the same output for a relatively stable input.
  • the key generation unit 82 in the response data generation unit 80 applies a fuzzy extractor, and at the time of key re-generation, helper data obtained by initially generating a key and variation obtained at the time of key re-generation.
  • the unique key is generated using the information and the reliability information predicted from the variation information at the time of key regeneration.
  • the variation information which is a PUF response
  • the variation information is acquired as a digital value of a plurality of bits (12 bits in this example) from which two output values can be obtained per bit.
  • the two output values of the variation information, which are PUF responses, are used as reliability information.
  • the present embodiment as described above, it is possible to predict the extent to which it is difficult to invert bits easily by using the difference value between the two output values of the variation information that is the PUF response.
  • the reliability is predicted from the difference value between the two output values of the variation information obtained at the time of construction.
  • the key generation unit 82 can adopt, for example, two methods as a method of predicting and setting the reliability.
  • the key generation unit 82 In the first reliability setting method, the key generation unit 82 generates a first difference ⁇ Vout between two output values of variation information obtained at the time of key regeneration. Assuming that “get” and the second difference ⁇ Vout between the averages of the output values match, the first difference ⁇ Vout As get is larger, the area where the two output value distributions overlap is smaller and the probability of bit inversion is smaller, and the first difference ⁇ Vout The reliability is set on the assumption that, as get is smaller, the area where two output value distributions overlap is larger and the probability of bit inversion is larger. The key generation unit 82 generates the first difference ⁇ Vout.
  • the reliability is set to the lowest, and as the overlapping area becomes smaller, the reliability is set closer to the maximum to set the reliability.
  • the key generation unit 82 generates the first difference ⁇ Vout.
  • the key generation unit 82 In the second reliability setting method, the key generation unit 82 generates a first difference ⁇ Vout between two output values of variation information obtained at the time of key regeneration. Unlike the second difference ⁇ Vout between the averages of the output values, the value of the “get” fluctuates with each acquisition of the value, and the obtained first difference ⁇ Vout.
  • the first difference ⁇ Vout is premised on the probability that there are cases where get is larger or smaller than the second difference ⁇ Vout.
  • the reliability is set in consideration of the rate at which get deviates from the second difference ⁇ Vout.
  • the key generation unit 82 generates the first difference ⁇ Vout. Assuming that get is the second difference ⁇ Vout ⁇ ⁇ , the first difference ⁇ Vout
  • the reliability setting is performed in consideration of the rate at which get deviates from the second difference ⁇ Vout.
  • FIG. 19A and FIG. 19B are diagrams showing configuration examples of fuzzy extractors applicable to the unique key output unit of the key generation unit according to the present embodiment.
  • the fuzzy extractor 820 has an initial key generation unit 821 shown in FIG. 19 (A) and a key regeneration unit 822 shown in FIG. 19 (B).
  • the initial key generation unit 821 includes, for example, a random number generator 8211 formed by a ring oscillator (RNG), an encoding unit 8212, an exclusive OR circuit (XOR) 8213, and a first And a hash unit 8214.
  • RNG ring oscillator
  • XOR exclusive OR circuit
  • variation information that is a PUF response acquired by the information acquisition unit 81 is input as an input data W to the XOR 8213 and the first hash unit 8214.
  • an initial key KYI is generated based on the input data W.
  • the initial key KYI is supplied to the identification data generation unit 84.
  • the initial key KYI is, for example, written to the memory 86 as key data at the time of shipment.
  • the code word C of the error correction code is generated in the encoding unit 8212 by the random number R generated by the random number generator 8211, and the code word C is supplied to the XOR 8213.
  • the input data W and the code word C are exclusively ORed, whereby helper data SHD (Wxor C) of 1/0 bit string is generated.
  • the helper data SHD (Wxor C) need not be concealed and is stored in the memory 86.
  • the helper data SHD stored in the memory 86 is used as base data for rekeying in the rekeying unit 822.
  • the key regeneration unit 822 is, as shown in FIG. 19B, a reliability information acquisition unit 8221, a first multiplier 8222, a second multiplier 8223, an error correction unit 8224, a third multiplier 8225, A code conversion unit (SGN) 8226 and a second hash unit 8227 are included.
  • the reliability information acquisition unit 8221 acquires the reliability information Q predicted from the variation information as a response including an error obtained at the time of key regeneration, and is supplied to the first multiplier 8222. Ru.
  • first multiplier 8222 variation information W (x) E as a response including an error obtained at the time of key regeneration is multiplied by reliability information Q, and first data W (x) E (x) Q is multiplied.
  • 1/0 data is given as -1/1 data in order to make the variation information W (x) E correspond to the soft decision.
  • the helper data W (x) C and the first data W (x) E (x) Q including the reliability information Q are multiplied, and the code word C of the error correction code is errored.
  • the second data C (x) E (x) Q obtained by multiplying the component E and the reliability information Q is acquired and supplied to the error correction unit 8224.
  • 1/0 data is given as -1/1 data.
  • the second data C (x) E (x) Q is decoded by correlation decoding using the reliability information Q to obtain an estimated codeword C ', and the third multiplier It is supplied to 8225.
  • the code is converted to "0", "1", and "-1".
  • the estimated codeword C ′ by the error correction unit 8224 is multiplied by the helper data W (x) C to obtain estimated variation information W ′, which is supplied to the code conversion unit 8226.
  • the code conversion unit 8226 the data of ⁇ 1/1 is reconverted to the data of 1/0, and is supplied to the second hash unit 8227.
  • a hash value obtained by passing the estimated variation information W 'through a hash function is output as a regenerated key K'.
  • the regenerated key matches the initial key.
  • the second difference between the average value and the average value from the distribution of the outputs of the two source follower transistors SF-Tr adjacent in the vertical direction (upper and lower)
  • the magnitude of the difference ⁇ Vout is used.
  • the reliability information Q of the CIS-PUF is also created from the output difference between the two source follower transistors SF-Tr adjacent above and below.
  • the fuzzy extractor 820 employed in the present embodiment assumes that the reliability is obtained in one shot when the key is regenerated. Therefore, in the present embodiment, the difference between the output values of two vertically adjacent source follower transistors SF-Tr obtained in one shot is taken as a first difference ⁇ Vout_get.
  • FIG. 20 is a diagram for more specifically explaining the method of predicting and setting the reliability according to the present embodiment.
  • the smaller the first difference ⁇ Vout_get the larger the area in which the output distributions of the two source follower transistors SF-Tr overlap, and the bit inversion is more likely to occur.
  • the first difference ⁇ Vout As get is larger, the area where the two output value distributions overlap is smaller and the probability of bit inversion is smaller, and the first difference ⁇ Vout
  • the reliability is set on the assumption that, as get is smaller, the area where two output value distributions overlap is larger and the probability of bit inversion is larger.
  • the key generation unit 82 generates the first difference ⁇ Vout.
  • the reliability is set to the lowest, and as the overlapping area becomes smaller, the reliability is set closer to the maximum to set the reliability.
  • the key generation unit 82 generates the first difference ⁇ Vout.
  • the overlapping area of the two output value distributions assumed from “get” is the smallest, the reliability is maximized, and the reliability is set closer to the minimum as the overlapping area becomes larger.
  • FIGS. 21A and 21B are first diagrams for describing a second reliability setting method according to the present embodiment.
  • FIGS. 22A to 22D are second diagrams for explaining the second reliability setting method according to the present embodiment.
  • the key generation unit 82 In the second reliability setting method, the key generation unit 82 generates a first difference ⁇ Vout between two output values of variation information obtained at the time of key regeneration. Unlike the second difference ⁇ Vout between the averages of the output values, the value of the get fluctuates with each acquisition of the value, and the first difference ⁇ Vout obtained The first difference ⁇ Vout is premised on the probability that there are cases where get is larger or smaller than the second difference ⁇ Vout. The reliability is set in consideration of the rate at which get deviates from the second difference ⁇ Vout. The key generation unit 82 generates the first difference ⁇ Vout. Assuming that get is the second difference ⁇ Vout + x ( ⁇ ⁇ ), the first difference ⁇ Vout The reliability setting is performed in consideration of the rate at which get deviates from the second difference ⁇ Vout.
  • the second reliability setting method assumes that each output is a normal distribution given by a constant ⁇ around the mode.
  • FIG. 23 shows the first reliability setting method and the second reliability setting method according to the present embodiment, and the reliability of the determination method using a general hard decision fuzzy extractor as a comparative example.
  • Difference ⁇ Vout It is a figure which shows the relationship with get.
  • the characteristic curve C1 has the first difference ⁇ Vout and the first difference ⁇ Vout. shows a relationship with "get”
  • the characteristic curve C2 has the first difference .DELTA.Vout and the reliability by the second reliability setting method shows the relationship with "get”
  • the characteristic curve C3 is the comparative example and the reliability by the hard judgment method and the first difference .DELTA.Vout It shows the relationship with get.
  • the second reliability setting method has higher accuracy than the first reliability setting method.
  • FIG. 24A and FIG. 24B are diagrams showing a configuration example of a hard decision fuzzy extractor as a comparative example.
  • the fuzzy extractor 830 of FIG. 24 includes an initial key generator 831 shown in FIG. 24 (A) and a key regenerator 832 shown in FIG. 24 (B).
  • the initial key generation unit 831 includes, for example, a random number generator 8311 formed by a ring oscillator (RNG), an encoding unit 8312, an exclusive OR circuit (XOR) 8313, and a first And a hash unit 8314.
  • RNG ring oscillator
  • XOR exclusive OR circuit
  • variation information that is a PUF response acquired by the information acquisition unit 81 is input as an input data W to the XOR 8313 and the first hash unit 8314.
  • the initial key KYI is generated based on the input data W.
  • the initial key KYI is supplied to the identification data generation unit 84.
  • the initial key KYI is, for example, written to the memory 86 as key data at the time of shipment.
  • the initial key data may be written at the time of chip shipment into a memory such as an electronic fuse which can be disconnected by software, for example, to guarantee the reproducibility of the key data.
  • the code word C of the error correction code is generated in the encoding unit 8312 by the random number R generated by the random number generator 8311, and the code word C is supplied to the XOR 8313.
  • the input data W and the code word C are exclusively ORed, whereby helper data SHD (Wxor C) of 1/0 bit string is generated.
  • the helper data SHD (Wxor C) need not be concealed and is stored in the memory 86.
  • the helper data SHD stored in the memory 86 is used as base data for rekeying in the rekeying unit 832.
  • the key regeneration unit 832 is, as shown in FIG. 24B, an exclusive OR circuit (XOR) 8321, an error correction unit 8322, an exclusive OR circuit (XOR) 8323, and a second hash (Hash). A portion 8324 is included.
  • input data (WxorE) including variation information of pixels including an error, for example, acquired by information acquisition unit 81, and helper data SHD (WxorC) stored in memory 86 are input to XOR 3221. Be done.
  • the helper data SHD (Wxor C) is also input to the XOR 8323.
  • the input data (WxorE) and the helper data WxorC are exclusively ORed and supplied to the error correction unit 8322 as data (CxorE).
  • the error correction unit 8322 performs a decoding process on the data (Cxor E) to generate an estimated codeword C ′ from which the error E is removed, and supplies the estimated codeword C ′ to the XOR 8323.
  • the XOR 8323 an exclusive OR of the estimated code word C ′ and the helper data (Wxor C) is taken, and the result is input to the second hash unit 8324 as the estimated data W ′.
  • the second hash unit 8324 generates a regenerated key K ′ based on the input estimated data W ′.
  • RM code A primary Reed-Muller code (RM code) is used as the error correction code used for the determination.
  • This code has a relatively simple structure and can perform encoding efficiently.
  • RMs (8, 4, 4) of small scale are used among the first-order RM codes.
  • This generates 8-bit code words from 4-bit information bits, and has at least 4 bits of HD (humming distance) between code words. Therefore, in the present embodiment, it has an ability to correct an error of 1 bit out of 8 bits with 4 bits of information amount.
  • this RM (8, 4, 4) the probability of including n error bits in 8 bits of PUF response was obtained.
  • RM read- doma
  • RM read- doma
  • An RM code is given by the following equation for 4-bit information a1, a2, a3 and a4.
  • RM codes allocated to all 4 bits are as shown in Table 1 below.
  • Table 2 below shows the HD of the code of the regenerated response and the other codes in the presence of noise. If the noise is 1 bit, the HD with the original correct code is the smallest, which can be determined as the true code. On the other hand, if there are two noise bits, there are a plurality of candidates for HD2 and a true code can not be determined. With noise 3 bits t, the HD minimum becomes another code and will be mistaken. Thus, RM (n, k, d) can be said to be a code that can reproduce up to d / 2-1 bits of noise (inversion).
  • the existing soft decision fuzzy extractor is characterized in that the response is acquired a plurality of times in the pre-processing in the initial generation of the key, and the response data and the reliability information which are generated with the highest probability which can be understood by performing the majority processing. .
  • FIG. 25 is a diagram for describing correlation decoding in which determination is performed using reliability.
  • correlation decoding in which determination is performed using the reliability will be described with reference to FIG.
  • the correct code word is (+1, -1, +1, -1) or (+1, +1, +1, +1), and the output result including the error is (+1, +1, +
  • HD is 1 bit in either case, and it can not be determined which is the correct code word.
  • the second bit error probability is high (+5, +1, +5, -5) as the reliability, then the second bit is erroneous (+1, -1, + It can be predicted that 1, -1) was the correct code word.
  • FIG. 26A and FIG. 26B are diagrams showing configuration examples of a soft decision fuzzy extractor using correlation decoding as a comparative example.
  • the fuzzy extractor 840 in FIG. 26 has an initial key generator 841 shown in FIG. 26 (A) and a key regenerator 842 shown in FIG. 26 (B).
  • the initial key generation unit 841 is, for example, a random number generator 8411 formed of a ring oscillator (RNG), an encoding unit 8412, an exclusive OR circuit (XOR) 8413, a code conversion unit 8414 and a first hash unit 8415 are configured.
  • RNG ring oscillator
  • XOR exclusive OR circuit
  • the input data W and data of W (x) Q obtained by multiplying the respective components of the reliability information Q are given as input data. It is not data but given as -1 / + 1 data.
  • the code is data of ⁇ 1 / + 1.
  • the code conversion unit 8414 converts the input data W (x) Q from the code of each component into 1/0 data and inputs the 1/0 data to the first hash unit 8415. Then, in the first hash unit 8415, the initial key KYI is generated based on the input data W.
  • the code word C of the error correction code is generated in the encoding unit 8412 by the random number R generated by the random number generator 8411, and the code word C is supplied to the XOR 8413.
  • the input data W (x) Q and the code word C are exclusively ORed, thereby generating helper data SHD (W (x) Q (x) C) of 1/0 bit string Be done.
  • the key regeneration unit 842 includes a first multiplier 8421, an error correction unit 8422, a second multiplier 8423, a code conversion unit (SGN) 8424, and a second hash ( (Hash) unit 8425 is configured.
  • helper data W (replication information W (x) E as a response including an error obtained at the time of key regeneration is multiplied by reliability information Q) x) Q (x) C is multiplied to obtain data C (x) E (x) Q, which is supplied to the error correction unit 8422.
  • 1/0 data is given as -1/1 data.
  • the error correction unit 8422 the data C (x) E (x) Q is decoded by correlation decoding using the reliability information Q to obtain an estimated codeword C ′, which is supplied to the second multiplier 8423. Be done.
  • the code is converted to "0", "1", and "-1".
  • the estimated codeword C ′ by the error correction unit 8422 is multiplied by the helper data W (x) Q (x) C to obtain estimated variation information W ′ (x) Q, and code conversion is performed. It is supplied to the unit 8424.
  • the code conversion unit 8424 reconverts the data of ⁇ 1/1 into the data of 1/0 and supplies the data to the second hash unit 8425.
  • a hash value obtained by passing the estimated variation information W 'through a hash function is output as a regeneration key.
  • C ′ C
  • the regenerated key K ′ matches the initial key K, and a unique PUF key is restored.
  • the correlation decoding at the time of soft decision will be described.
  • the code is converted to 0 ⁇ 1, 1 ⁇ ⁇ 1 to obtain the inner product later.
  • Table 3 a bit that is easy to invert is given a small weight, and a bit that is hard to invert is given a large weight.
  • the obtained code is weighted, the inner product with each code is taken, and the highest one is taken as the true code.
  • the fuzzy extractor 820 capable of performing soft decision with high correction ability that adopts the reliability information Q at the time of key regeneration of this embodiment, every time the CIS-PUF generates a PUF response At the same time, the instability of the bit can be estimated from the average output difference ( ⁇ Vout) of the source follower transistor SF-Tr pair of the corresponding bit.
  • This property allows CIS-PUF to obtain reliability in one trial (one image). Therefore, unlike the existing soft decision fuzzy extractor 840, it is not necessary to create a large helper data to which the reliability is given at the time of initial generation of the key, and the reliability is given each time the key is regenerated. You can use a method of preparing a PUF response. Furthermore, higher correction ability than the hard decision fuzzy extractor 830 can be expected by the degree of reliability.
  • this RM (8, 4, 4)
  • the probability of including n error bits in 8 bits of PUF response was obtained.
  • 1/0 data generated by reducing random noise as much as possible is used by superimposing output data for 100 times on a PUF response used in initial generation of a key serving as a reference of the response.
  • the number of error bits is determined by determining the HD (hamming distance) between this reference data and 1/0 data obtained from one-sheet data of 100 sheets.
  • the response of 1 chip 1,920 ⁇ 270 bits is cut out 8 bits at a time, divided into 64,800 blocks and measured in 5 chips ⁇ 64,800 blocks ⁇ 100 trials (approximately 32 M) doing.
  • FIG. 27 is a diagram showing the measurement results of error bits. As can be seen from FIG. 27, when the CIS-PUF response is divided into eight bits, most of the included error bits are 0 bits and 1 bit, and at most fall within about 3 bits.
  • FIG. 28 illustrates the error correction capability of the first reliability setting method and the second reliability setting method according to the present embodiment, and a determination method using a general hard decision fuzzy extractor as a comparative example.
  • FIG. The fuzzy extractor which passes the response tries three methods of the hard decision method, the first reliability setting method and the second reliability setting method according to the present embodiment.
  • FIG. 28 shows the probability of successful correction when n error bits of 8 bits are included.
  • the characteristic curve C11 shows the relationship between the error bit and the probability by the first reliability setting method
  • the characteristic curve C12 shows the relationship between the error bit and the probability by the second reliability setting method
  • the characteristic curve C13 shows the relationship between the error bit and the probability according to the hard decision method which is a comparative example.
  • the CIS-PUF in the fuzzy extractor 820 capable of performing soft decision with high correction capability employing the reliability information Q at the time of key regeneration, the CIS-PUF generates a PUF response.
  • the instability of the bit can be estimated from the average output difference ( ⁇ Vout) of the source follower transistor SF-Tr pair of the corresponding bit at the same time.
  • This property allows CIS-PUF to obtain reliability in one trial (one image). Therefore, unlike the existing soft decision fuzzy extractor 840, it is not necessary to create a large helper data to which the reliability is given at the time of initial generation of the key, and the reliability is given each time the key is regenerated. You can use a method of preparing a PUF response. Furthermore, higher correction ability than the hard decision fuzzy extractor 830 can be expected by the degree of reliability.
  • the key generation unit 82 generates a unique key based on the variation information of the pixel or the readout circuit 40
  • the unique unique key generated by different variation information is calculated and the final unique It is also possible to configure it to obtain a key. For example, it is possible to configure as follows.
  • the key generation unit 82 has a first function of generating a first unique key using the variation information of the ADC 41, the amplifier (AMP) 42, or the S / H circuit 43 of the read circuit 40; And a second function of generating a second unique key using an output of the SRAM of the column memory 45, the first unique key generated by the first function, and the second unique key generated by the second function. It is also possible to configure to generate a final unique key by computing.
  • This configuration is similarly applicable to pixel variation information.
  • the integration unit 85 may be configured to include a function of hierarchically masking the image portion using the integrated key information. In addition, the integration unit 85 may be configured to include a function of putting an electronic watermark on an image using key information to be integrated.
  • each component of the solid-state imaging device 10 is mounted in the same package.
  • SiP Silicon in Package
  • CIS solid-state imaging device
  • ISP Image Signal Processor
  • SoC System on Chip
  • signal processing for generating keys and identification data is completed inside the chip, and identification is performed without outputting unique key data outside the chip.
  • a configuration capable of generating data can be employed.
  • the solid-state imaging device 10 can be configured to include drive timing for accumulating a leak current or the like for a long time in addition to normal read drive timing.
  • the full scale voltage of an analog amplifier, a digital amplifier, or an ADC may be reduced to emphasize and output the accumulated voltage of the leak voltage.
  • random noise components may be reduced by averaging or adding data of a plurality of lines or a plurality of frames.
  • the information acquisition unit 81 can adopt the variation information of the ADC as the variation information CFLC of the constituent circuits of the reading circuit 40. Further, the information acquisition unit 81 can adopt the variation information of the amplifier (AMP, amplifier) as the variation information CFLC of the constituent circuits of the reading circuit 40. Further, the information acquisition unit 81 can adopt the variation information of the S / H circuit as the variation information CFLC of the constituent circuits of the reading circuit 40. Further, the information acquisition unit 81 can adopt the output (variation) information of the SRAM of the column memory as the variation information CFLC of the constituent circuits of the read circuit 40.
  • AMP amplifier
  • the information acquisition unit 81 can adopt the variation information of the S / H circuit as the variation information CFLC of the constituent circuits of the reading circuit 40.
  • the information acquisition unit 81 can adopt the output (variation) information of the SRAM of the column memory as the variation information CFLC of the constituent circuits of the read circuit 40.
  • the solid-state imaging devices 10 and 10A described above can be applied as imaging devices to electronic devices such as digital cameras, video cameras, portable terminals, surveillance cameras, and medical endoscope cameras.
  • FIG. 29 is a view showing an example of the configuration of an electronic apparatus equipped with a camera system to which a solid-state imaging device according to an embodiment of the present invention is applied.
  • the electronic device 400 has a CMOS image sensor (IMGSNS) 410 to which the solid-state imaging device 10, 10A according to the present embodiment can be applied. Further, the electronic device 400 has an optical system (lens or the like) 420 for guiding incident light to the pixel area of the CMOS image sensor 410 (forming an object image).
  • the electronic device 400 includes a signal processing circuit (PRC) 430 that processes an output signal of the CMOS image sensor 410.
  • PRC signal processing circuit
  • the signal processing circuit 430 subjects the output signal of the CMOS image sensor 410 to predetermined signal processing.
  • the image signal processed by the signal processing circuit 430 can be displayed as a moving image on a monitor including a liquid crystal display or the like, or can be output to a printer, or can be recorded directly on a recording medium such as a memory card. Is possible.
  • the solid-state imaging device 10 or 10A described above as the CMOS image sensor 410 it is possible to provide a high-performance, small-sized, low-cost camera system. And, electronic equipment such as surveillance cameras, medical endoscope cameras, etc. used for applications where restrictions on the mounting size, number of connectable cables, cable length, installation height etc. are required for camera installation requirements Can be realized.

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Facsimile Heads (AREA)

Abstract

固体撮像装置１０は、画素部２０と、画素部２０から画素信号の読み出しを行う読み出し部９０と、ファジー抽出器（Fuzzy Extractor）を含み、画素および読み出し部のばらつき情報の少なくともいずれかに関連付けて固有鍵を含むレスポンスデータを生成するレスポスデータ生成部８０を、を有し、レスポンスデータ生成部１０は、鍵再生成時に、初期に鍵を生成して得られたヘルパーデータと、鍵再生成時に得られるばらつき情報と、鍵再生成時のばらつき情報より予測した信頼度情報とを用いて固有鍵を生成する。これにより、信頼度情報を得るためのレスポンスの複数測定とヘルパーデータへの信頼度付与が不要で、初期鍵生成時にファジー抽出器の保存デ－タが増大することを防止でき、秘匿性の高い固有のレスポンスデータを生成することが可能となる。

Description

固体撮像装置、固体撮像装置の駆動方法、および電子機器
　本発明は、固体撮像装置、固体撮像装置の駆動方法、および電子機器に関するものである。
　光を検出して電荷を発生させる光電変換素子を用いた固体撮像装置（イメージセンサ）として、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサが実用に供されている。
　ＣＭＯＳイメージセンサは、デジタルカメラ、ビデオカメラ、監視カメラ、医療用内視鏡、パーソナルコンピュータ（ＰＣ）、携帯電話等の携帯端末装置(モバイル機器)等の各種電子機器の一部として広く適用されている。
　このように、様々な分野の光撮像に利用されるＣＭＯSイメージセンサの市場規模は大きく、今後も車載カメラをはじめとする搭載アプリケーションの増加により需要が伸びることが予想される。
　そして、近年、身の回りのあらゆるモノをインターネットに接続するＩｏＴ(Internet of Things)が大きく注目を集めている。ＩｏＴによって得られたデータが、インターネットを通じてクラウド側の計算機に収集され，解析された結果を再びＩｏＴ側に情報として伝えることが可能になっている。
　たとえば、完全自動運転などを実現する場合の車載センサもＩｏＴとみなすことができ、取得データの改ざんは事故など重大な被害を生じるおそれがある。
　このように、ＩｏＴ時代の情報の入り口であるＩｏＴセンサのセキュリティを高めることが重要になってくる。ＩｏＴセンサのセキュリティを高める要件としては、まずは不正なセンサが接続されていないこと、次の段階として、センサで取得されたデータが改ざんされていないことを確認する手段が必要となる。
　従来の暗号技術ではデジタル化されたマイコンチップ以降の信号は守られているが、センサチップから出てくる直後の信号が必ずしも守られていない。その理由は、部品としてのセンサ単体には低コストが求められ、余分な回路となるセキュリティ技術が普及していないためである。
　一方、ＬＳＩのセキュリティ技術としてＰＵＦ (Physically Unclonable Function；物理複製困難関数)と呼ばれる技術が近年注目を集めている。ＰＵＦは半導体におけるばらつきを物理特徴量として抽出し、デバイス固有の出力を得る技術である。
　また、半導体デバイスにおいてＰＵＦとは、製造時に発生するトランジスタのしきい値のばらつきなどにより起こる微小な性能のずれを抽出し、固有のＩＤとして出力する回路である。
　このＰＵＦで発生させた固有ＩＤを用いてデバイスを認証したり、取得データに真正性を確保するためのメッセージ認証符号（ＭＡＣ）を付与したりすることで情報の改ざんを防止できる。
　以上のような状況において、ＣＭＯＳイメージセンサ(CIS)に余分な回路を追加せず、ＣＩＳの画素ばらつきを取り出し、それを個体固有の情報として利用することでセキュリティ機能をもたせられるＣＭＯＳイメージセンサＰＵＦ(CIS-PUF)が提案されている。
　たとえば、非特許文献１および２には、センサのデバイス認証と画像データの改ざんを防止する対策として、ＣＭＯＳイメージセンサにおける画素ばらつき情報からＰＵＦの固有ＩＤを生成するＣＭＯＳイメージセンサＰＵＦ (CIS-PUF)が提案されている。
　これらのＣＩＳ-ＰＵＦではＰＵＦレスポンスを生成する際に、画素トランジスタのばらつきに相当する複数ビット、たとえば１２ビットのデジタル値（Ｖｏｕｔ）を出力し，隣接するトランジスタのしきい値電圧の大小関係より１／０のレスポンスを得る。
　大小比較する画素トランジスタの値Ｖｏｕｔの差が大きい場合は、ノイズや温度・電圧などの環境条件が変動しても、しきい値電圧の大小関係は反転しないため、安定なビットであることが判断できる。
　なお、ＰＵＦレスポンス生成時に、レスポンス中で、エラービットになりやすいビットを予測できる性質は、従来典型的なＰＵＦとして提案されている（非特許文献３，４参照）。
大倉，名倉，白畑，汐崎，久保田，石川，高柳，藤野,"CMOSイメージセンサの画素ばらつきを活用した PUF(CIS-PUF) の提案 (1) ‐基本コンセプトとシミュレーション検討‐",2017年暗号と情報セキュリティシンポジウム(SCIS2017),3C4-4,2017. 名倉，大倉，白畑，汐崎，久保田，石川，高柳，藤野,"CMOSイメージセンサの画素ばらつきを活用した PUF(CIS-PUF) の提案 (2) ‐実データによるPUF性能評価‐", 2017年暗号と情報セキュリティシンポジウム(SCIS2017),3C4-5,2017. D. Lim，J. W. Lee, B. Gassend, G. E. Suh, M. van Dijk, S. Devadas, "Extracting secret keys from integrated circuits", IEEE Trans. on VLSI System，vol 13，no. 10，pp.1200-1205，2005. G.E. Suh，S. Devadas，"Physical Unclonable Functions for Device Authentication and Secret Key Generation"DAC’07，pp.9-14，2007. Y. Dodis, R. Ostrovsky, L. Reyzin, and A. Smith, "Fuzzy Extractors: How to Generate Strong Keys from Biometrics and Other Noizy Data," LNCS 3027, pp.523- 540, 2004. [7] 谷口，汐崎，村山，久保，藤野,"物理的複製不可能関数(PUF)デバイスにおけるレスポンスの再現性向上のための軟判定Fuzzy Extractorの検討", 電子情報通信学会技術研究報告 : 信学技報 112(382), 19-24, 2013-01-21.
　ところで、デバイス個体固有のばらつきをセキュリティに利用するＰＵＦの応用としてチャレンジおよびレスポンス認証（Challenge & Response(CR認証)）と暗号鍵（固有鍵）生成の利用がある。
　ＰＵＦのレスポンスにはノイズによるエラ－がつきものであり、前者のＣＲ認証ではエラーを考慮し、一致しないビットをある程度許容する閾値を設け認証する方法が取られている。
　一方、後者の暗号鍵生成ではビットエラ－が許されず、初期鍵生成以降、同じ鍵を生成する(再生成)にはエラ－を除去する技術が必要となる。
　この鍵生成およびエラーを除去する技術として、ファジー抽出器（Fuzzy Extractor）が提案されている（たとえば非特許文献５参照）。
　このファジー抽出器では、冗長をもたせた符号からエラ－を除去し真の符号を判定する方法が用いられている。
　判定方法として硬判定と、軟判定という技術が提案されている。
　このように、安定なレスポンスを生成するためにはファジー抽出器（Fuzzy Extractor）が用いられ、この誤り訂正能力を高めるために、ＰＵＦの個別のビットに付与された信頼度情報を用いる軟判定に対応したファジー抽出器が提案されている（たとえば非特許文献６参照）。
　この種の軟判定ファジー抽出器では、事前にＰＵＦレスポンスを多数回生成し、その信頼度を算出した後、その信頼度をヘルパーデータに付与している。
　そのため、信頼度情報を得るためのレスポンスの複数測定とヘルパーデータへの信頼度付与が必要となり、チップごとに信頼度情報を得るための追加の処理が必要であり、初期鍵生成時にファジー抽出器（Fuzzy Extractor）の保存デ－タが増大するという不利益がある。
　本発明は、信頼度情報を得るために事前にチップごとのレスポンスの複数測定とヘルパーデータへの信頼度付与が不要で、初期鍵生成時にファジー抽出器（Fuzzy Extractor）の保存デ－タが増大することを防止でき、秘匿性の高い固有のレスポンスデータを生成することが可能で、ひいては画像の改ざん、ねつ造を確実に防止することが可能な固体撮像装置、固体撮像装置の駆動方法、および電子機器を提供することにある。
　本発明の第１の観点の固体撮像装置は、光電変換機能を有する複数の画素が行列状に配列された画素部と、前記画素部から画素信号の読み出しを行う読み出し部と、ファジー抽出器（Fuzzy Extractor）を含み、前記画素のばらつき情報および前記読み出し部のばらつき情報の少なくともいずれかに関連付けて固有鍵を含むレスポンスデータを生成するレスポスデータ生成部を、を有し、前記レスポンスデータ生成部は、鍵再生成時に、初期に鍵を生成して得られたヘルパーデータと、鍵再生成時に得られるばらつき情報と、当該鍵再生成時のばらつき情報より予測した信頼度情報とを用いて固有鍵を生成する。
　本発明の第２の観点は、光電変換機能を有する複数の画素が行列状に配列された画素部と、前記画素部から画素信号の読み出しを行う読み出し部と、を含む固体撮像装置の駆動方法であって、前記画素のばらつき情報および前記読み出し部のばらつき情報の少なくともいずれかの情報を取得する情報取得ステップと、ファジー抽出器（Fuzzy Extractor）を適用して、前記情報取得ステップで取得したばらつき情報に関連付けて固有鍵を含むレスポンスデータを生成するレスポスデータ生成ステップと、を含み、前記レスポンスデータ生成ステップにおいて、鍵再生成時に、初期に鍵を生成して得られたヘルパーデータと、鍵再生成時に得られるばらつき情報と、当該鍵再生成時のばらつき情報より予測した信頼度情報とを用いて固有鍵を生成する。
　本発明の第３の観点の電子機器は、固体撮像装置と、前記固体撮像装置に被写体像を結像する光学系と、を有し、前記固体撮像装置は、光電変換機能を有する複数の画素が行列状に配列された画素部と、前記画素部から画素信号の読み出しを行う読み出し部と、ファジー抽出器（Fuzzy Extractor）を含み、前記画素のばらつき情報および前記読み出し部のばらつき情報の少なくともいずれかに関連付けて固有鍵を含むレスポンスデータを生成するレスポスデータ生成部を、を有し、前記レスポンスデータ生成部は、鍵再生成時に、初期に鍵を生成して得られたヘルパーデータと、鍵再生成時に得られるばらつき情報と、当該鍵再生成時のばらつき情報より予測した信頼度情報とを用いて固有鍵を生成する。
　本発明によれば、信頼度情報を得るために事前にチップごとのレスポンスの複数測定とヘルパーデータへの信頼度付与が不要で、初期鍵生成時にファジー抽出器（Fuzzy Extractor）の保存デ－タが増大することを防止でき、秘匿性の高い固有のレスポンスデータを生成することが可能で、ひいては画像の改ざん、ねつ造を確実に防止することが可能となる。
図１は、本発明の実施形態に係る固体撮像装置の構成例を示すブロック図である。 図２は、チャレンジおよびレスポンス認証（Challenge & Response(CR認証)）システムの概要について説明するための図である。 図３は、本実施形態に係る画素の一例を示す回路図である。 図４（Ａ）～図４（Ｃ）は、本発明の実施形態に係る固体撮像装置の画素部の列出力の読み出し系の構成例を説明するための図である。 図５は、本実施形態に係る暗号化処理系であるレスポンス生成部の全体的な概要を示すブロック図である。 図６は、図５の暗号化処理系であるレスポンスデータ作成の処理を模式的に示す図である。 図７（Ａ）および図７（Ｂ）は、画素のばらつき情報としてリーク電流を採用した理由について説明するための図である。 図８（Ａ）および図８（Ｂ）は、１画素当たりの情報量についての一例を示す図である。 図９（Ａ）および図９（Ｂ）は、９つの要素の場合の出力と情報量について説明するための図である。 図１０は、１６の要素の場合の偏った出力と情報量について説明するための図である。 図１１（Ａ）～図１１（Ｄ）は、画素のリーク電流としてフォトダイオードのリーク電流を採用した場合の通常動作モードとレスポンス作成モードにおける要部の動作波形等を示す図である。 図１２（Ａ）および図１２（Ｂ）は、画素のばらつき情報として、画素部の有効画素以外の無効画素領域の情報を採用することを説明するための図である。 図１３（Ａ）～図１３（Ｅ）は、画素のばらつき情報としてソースフォロワトランジスタのしきい値のばらつき情報を採用した場合の通常動作モードとレスポンス作成モードにおける要部の動作波形等を示す図である。 図１４（Ａ）～図１４（Ｃ）は、ＣＭＯＳイメージセンサＰＵＦ(CIS-PUF)のＰＵＦレスポンスとしてのばらつき情報における安定ビットの出力ペアと不安定ビットの出力ペアのヒストグラムを示す図である。 図１５は、ＣＭＯＳイメージセンサＰＵＦ(CIS-PUF)の要部を形成する２つの出力値を持つばらつき情報を取得するのに好適な情報取得部を含む、本実施形態に係る画素部および列毎に配置された列読出し回路の概要を示す図である。 図１６は、図１５のＣＩＳ－ＰＵＦの画素ばらつきを利用したＰＵＦレスポンス生成の様子を示す図である。 図１７は、図１５および図１６に示すようなレスポンス生成方式によって得られたＰＵＦ性能としての再現性とユニーク性を示す図である。 図１８（Ａ）および図１８Ｆレスポンスの安定ビットと不安定ビットを示す図である。 図１９（Ａ）および図１９（Ｂ）は、本実施形態に係る鍵生成部の固有鍵出力部に適用可能なファジー抽出器の構成例を示す図である。 図２０は、本実施形態に係る信頼度を予測して設定する方法をより具体的に説明するための図である。 図２１（Ａ）および図２１（Ｂ）は、本実施形態に係る第２の信頼度設定方法を説明するための第１の図である。 図２２（Ａ）～図２２（Ｄ）は、本実施形態に係る第２の信頼度設定方法を説明するための第２の図である。 図２３は、本実施形態に係る第１の信頼度設定方法および第２の信頼度設定方法、並びに、比較例としての一般的な硬判定ファジー抽出器を用いた判定方法の信頼度と第１の差ΔVout getとの関係を示す図である。 図２４（Ａ）および図２４（Ｂ）は、比較例としての硬判定ファジー抽出器の構成例を示す図である。 図２５は、信頼度を利用して判定を行う相関復号について説明するための図である。 図２６（Ａ）および図２６（Ｂ）は、比較例としての相関復号を利用した軟判定ファジー抽出器の構成例を示す図である。 図２７は、エラービットの計測結果を示す図である。 図２８は、本実施形態に係る第１の信頼度設定方法および第２の信頼度設定方法、並びに、比較例としての一般的な硬判定ファジー抽出器を用いた判定方法のエラー訂正能力について示す図である。 図２９は、本発明の実施形態に係る固体撮像装置が適用される電子機器の構成の一例を示す図である。
　１０，１０Ａ・・・固体撮像装置、２０，２０Ａ・・・画素部、３０・・・垂直走査回路、４０・・・読み出し回路、４４・・・クリップ回路、５０・・・水平走査回路、６０・・・タイミング制御回路、７０・・・信号処理回路、８０・・・暗号化処理系、８１・・・情報取得部、８２，８２Ａ・・・鍵生成部、８２０・・・ファジー抽出器、８２１・・・初期鍵生成部、８２２・・・鍵再生成部、８３・・・画像データ生成部、８４・・・識別データ生成部、８５・・・一体化部、８６・・・メモリ、９０・・・読み出し部、１０・・・ＣＲ認証システム、２００・・・ＣＩＳ－ＰＵＦチップ、３００・・・マイクロコンピュータ（マイコン）、４００・・・電子機器、４１０・・・ＣＭＯＳイメージセンサ（ＩＭＧＳＮＳ）、４２０・・・光学系、４３０・・・信号処理回路（ＰＲＣ）。
　以下、本発明の実施形態を図面に関連付けて説明する。
　図１は、本発明の実施形態に係る固体撮像装置の構成例を示すブロック図である。
　本実施形態において、固体撮像装置１０は、たとえばＣＭＯＳイメージセンサにより構成される。
　この固体撮像装置１０は、図１に示すように、撮像部としての画素部２０、垂直走査回路（行走査回路）３０、読み出し回路（列（カラム）読み出し回路）４０、水平走査回路（列走査回路）５０、タイミング制御回路６０、および信号処理回路７０を主構成要素として有している。
　これらの構成要素のうち、たとえば垂直走査回路３０、読み出し回路４０、水平走査回路５０、およびタイミング制御回路６０により画素信号の読み出し部９０が構成される。
　本実施形態に係る固体撮像装置１０は、センサのデバイス認証と画像データの改ざんを防止する対策として、ＣＭＯＳイメージセンサにおける画素ばらつきからＰＵＦの固有ＩＤを生成するＣＭＯＳイメージセンサＰＵＦ (CIS-PUF)として形成されている。
　固体撮像装置１０は、ＣＩＳ-ＰＵＦではＰＵＦのレスポンス（以下、ＰＵＦレスポンスという場合もある）を生成する際に、画素のばらつき情報および読み出し部のばらつき情報のうちの少なくともいずれか一方に関連付けて固有鍵を含むレスポンスデータを生成することが可能に構成される。
　本実施形態に係る固体撮像装置１０は、後で詳述するように、ＰＵＦレスポンスである画素や読み出し部９０のばらつき情報を生成する際に、一例として、画素トランジスタのばらつきに相当する複数ビット、たとえば１２ビットのデジタル値（Ｖｏｕｔ）を出力し、隣接するトランジスタのしきい値電圧の大小関係より１／０のレスポンスデータを取得する。
　固体撮像装置１０は、大小比較する画素トランジスタのデジタル値Ｖｏｕｔの差が大きい場合は、ノイズや温度・電圧などの環境条件が変動しても、しきい値電圧ＶＴＨとの大小関係は反転しないため、安定なビットであることが判断できる。
　そして、本実施形態に係る固体撮像装置１０は、レスポンスデータ生成部において、ファジー抽出器（Fuzzy Extractor）を適用し、安定なレスポンスを生成する方法として、画素トランジスタのばらつきに相当する複数ビット、たとえば１２ビットのデジタル値Ｖｏｕｔを有効に活用する方法が採用される。
　後で詳述するように、ＣＩＳ-ＰＵＦで得られるデジタル値Ｖｏｕｔに関連付けてＰＵＦレスポンスビットの信頼度情報を取得し、取得した信頼度情報を軟判定ファジー抽出器（鍵再生成部）に応用している。
　すなわち、本実施形態では、ＣＩＳ－ＰＵＦが鍵再生時のＰＵＦレスポンスであるばらつき情報より信頼度情報を予測できることから、初期鍵生成は硬判定と同様とし、鍵再生成時に取得デ－タより信頼度を付与して軟判定を行う。
　これにより、本実施形態の固体撮像装置１０は、信頼度情報を得るために事前にチップごとのレスポンスの複数測定とヘルパーデータへの信頼度付与が不要で、初期鍵生成時にファジー抽出器（Fuzzy Extractor）の保存デ－タが増大することを防止でき、秘匿性の高い固有のレスポンスデータを生成することが可能で、ひいては画像の改ざん、ねつ造を確実に防止することが可能となっている。
　また、本実施形態において、ＣＭＯＳイメージセンサＰＵＦ(CIS-PUF)は、ＣＭＯＳイメージセンサの画素ばらつきおよび読み出し部のばらつき情報のうちの少なくともいずれか一方を抽出しＰＵＦに応用したものである。
　本来、画素ばらつきの多くはＣＤＳ回路によって除去されるが、ＣＩＳ-ＰＵＦは相関二重サンプリング（ＣＤＳ：Correlated Double Sampling）回路を動作させて撮影する通常の撮像モード（通常動作モード）と、ＣＤＳ回路を動作させずに撮影するＰＵＦモード（レスポンス作成モード）を有している。
　また、ＣＩＳ-ＰＵＦは画素のアドレスをチャレンジ(Challenge)とし、所定の手順で生成した１／０データをレスポンス(Response)とするＰＵＦである。
　ここで、デバイス個体固有のばらつきをセキュリティに利用するＰＵＦの応用としてのチャレンジおよびレスポンス認証（Challenge & Response(CR認証)）の概要について説明する。
　図２は、チャレンジおよびレスポンス認証（Challenge & Response(CR認証)）システムの概要について説明するための図である。
　図２のＣＲ認証システム１００は、本実施形態に係る固体撮像装置１０を搭載したＣＩＳ－ＰＵＦチップ２００、およびマイクロコンピュータ（以下、マイコンという）３００を含んで構成されている。
　このＣＩＳ-ＰＵＦを用いたＣＲ認証システム１００においては、初めに認証側のマイコン３００がＣＩＳ－ＰＵＦチップ２００に対してＰＵＦモードコマンドを送信する（ステップＳＴ１）。
　これを受けてＣＩＳ－ＰＵＦチップ２００はＰＵＦモードで撮影を行いＰＵＦモード画像を得る。
　次に、マイコン３００は乱数発生器（ＲＮＧ）３０１によりどの画素を使用してＩＤを生成するかを乱数で決定し、そのアドレス指定をチャレンジ情報としてＣＩＳ－ＰＵＦチップ２００に送信する（ステップＳＴ２）。
　ＣＩＳ－ＰＵＦチップ２００は受け取ったアドレス指定に従ってＰＵＦモード画像を切り出し、１/０データを生成する。ＣＩＳ－ＰＵＦチップ２００は、このＩＤをチャレンジに対するレスポンスとしてマイコン３００に送信する（ステップＳＴ３）。
　マイコン３００は事前に登録しておいた１/０データから指定したアドレスのＩＤを切り出し、ＣＩＳ－ＰＵＦチップ２００から受け取ったＩＤと比較する。ＩＤが一致すれば認証成功となる（ステップＳＴ４）。
　以下、固体撮像装置１０の各部の構成および機能の概要、特に、画素部２０の構成および機能等について説明する。
　その後、本実施形態の固体撮像装置１０の特徴的な構成、機能について、固有鍵の生成、並びに固有鍵を含む識別データと画像データの一体化を行ってレスポンスデータを作成する、いわゆる暗号化処理であるレスポンスデータ作成処理を中心に説明する。
　より具体的には、レスポンスデータ生成部において、安定なレスポンスを生成するために、ファジー抽出器（Fuzzy Extractor）を適用し、安定なレスポンスを生成する方法として、画素トランジスタのばらつきに相当する１２ビットのデジタル値Ｖｏｕｔを有効に活用して、ＰＵＦレスポンスビットの信頼度情報を取得し、取得した信頼度情報を軟判定ファジー抽出器（鍵再生成部）に応用している具体的な方法等について詳述する。また、実データを使ってファジー抽出器における軟判定の訂正能力について考察した結果について述べる。
（画素並びに画素部２０の基本的な構成）
　画素部２０は、フォトダイオード（光電変換素子）と画素内アンプとを含む複数の画素がｎ行×ｍ列の２次元の行列状（マトリクス状）に配列されている。
　図３は、本実施形態に係る画素の一例を示す回路図である。
　この画素ＰＸＬは、たとえば光電変換素子であるフォトダイオード（ＰＤ）を有する。
　そして、このフォトダイオードＰＤに対して、転送トランジスタＴＧ－Ｔｒ、リセットトランジスタＲＳＴ－Ｔｒ、ソースフォロワトランジスタＳＦ－Ｔｒ、および選択トランジスタＳＥＬ－Ｔｒをそれぞれ一つずつ有する。
　フォトダイオードＰＤは、入射光量に応じた量の信号電荷（ここでは電子）を発生し、蓄積する。
　以下、信号電荷は電子であり、各トランジスタがｎ型トランジスタである場合について説明するが、信号電荷がホールであったり、各トランジスタがｐ型トランジスタであっても構わない。
　また、本実施形態は、後で例示するように、複数のフォトダイオード間で、リセットトランジスタＲＳＴ－Ｔｒ、ソースフォロワトランジスタＳＦ－Ｔｒ、および選択トランジスタＳＥＬ－Ｔｒの各トランジスタを共有している場合にも有効であり、また、選択トランジスタを有していない３トランジスタ（３Ｔｒ）画素を採用している場合にも有効である。
　転送トランジスタＴＧ－Ｔｒは、フォトダイオードＰＤとフローティングディフュージョンＦＤ（Ｆｌｏａｔｉｎｇ　Ｄｉｆｆｕｓｉｏｎ；浮遊拡散層）の間に接続され、制御信号ＴＧを通じて制御される。
　転送トランジスタＴＧ－Ｔｒは、制御信号ＴＧがハイレベル（Ｈ）の期間に選択されて導通状態となり、フォトダイオードＰＤで光電変換された電子をフローティングディフュージョンＦＤに転送する。
　リセットトランジスタＲＳＴ－Ｔｒは、電源線ＶＲｓｔとフローティングディフュージョンＦＤの間に接続され、制御信号ＲＳＴを通じて制御される。
　なお、リセットトランジスタＲＳＴ－Ｔｒは、電源線ＶＤＤとフローティングディフュージョンＦＤの間に接続され、制御信号ＲＳＴを通じて制御されるように構成してもよい。
　リセットトランジスタＲＳＴ－Ｔｒは、制御信号ＲＳＴがＨレベルの期間に選択されて導通状態となり、フローティングディフュージョンＦＤを電源線ＶＲｓｔ（またはＶＤＤ）の電位にリセットする。
　ソースフォロワトランジスタＳＦ－Ｔｒと選択トランジスタＳＥＬ－Ｔｒは、電源線ＶＤＤと垂直信号線ＬＳＧＮの間に直列に接続されている。
　ソースフォロワトランジスタＳＦ－ＴｒのゲートにはフローティングディフュージョンＦＤが接続され、選択トランジスタＳＥＬ－Ｔｒは制御信号ＳＥＬを通じて制御される。
　選択トランジスタＳＥＬ－Ｔｒは、制御信号ＳＥＬがＨの期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタＳＦ－ＴｒはフローティングディフュージョンＦＤの電位に応じた列出力アナログ信号ＶＳＬを垂直信号線ＬＳＧＮに出力する。
　これらの動作は、たとえば転送トランジスタＴＧ－Ｔｒ、リセットトランジスタＲＳＴ－Ｔｒ、および選択トランジスタＳＥＬ－Ｔｒの各ゲートが行単位で接続されていることから、１行分の各画素について同時並列的に行われる。
　画素部２０には、画素ＰＸＬがｎ行×ｍ列配置されているので、各制御信号ＳＥＬ、ＲＳＴ、ＴＧの制御線はそれぞれｎ本、垂直信号線ＬＳＧＮはｍ本ある。
　図１においては、各制御信号ＳＥＬ、ＲＳＴ、ＴＧの制御線を１本の行走査制御線として表している。
　垂直走査回路３０は、タイミング制御回路６０の制御に応じてシャッター行および読み出し行において行走査制御線を通して画素の駆動を行う。
　また、垂直走査回路３０は、アドレス信号に従い、信号の読み出しを行うリード行と、フォトダイオードＰＤに蓄積された電荷をリセットするシャッター行の行アドレスの行選択信号を出力する。
　読み出し回路４０は、画素部２０の各列出力に対応して配置された複数の列（カラム）信号処理回路（図示せず）を含み、複数の列信号処理回路で列並列処理が可能に構成されてもよい。
　読み出し回路４０は、相関二重サンプリング（ＣＤＳ：Correlated Double Sampling）回路やＡＤＣ（アナログデジタルコンバータ；ＡＤ変換器）、アンプ（ＡＭＰ，増幅器）、サンプルホールド（Ｓ／Ｈ）回路等を含んで構成可能である。
　このように、読み出し回路４０は、たとえば図４（Ａ）に示すように、画素部２０の各列出力アナログ信号ＶＳＬをデジタル信号に変換するＡＤＣ４１を含んで構成されてもよい。
　あるいは、読み出し回路４０は、たとえば図４（Ｂ）に示すように、画素部２０の各列出力アナログ信号ＶＳＬを増幅するアンプ（ＡＭＰ）４２が配置されてもよい。
　また、読み出し回路４０は、たとえば図４（Ｃ）に示すように、画素部２０の各列出力アナログ信号ＶＳＬをサンプル、ホールドするサンプルホールド（Ｓ／Ｈ）回路４３が配置されてもよい。
　また、読み出し回路４０は、画素部２０の各列から出力される画素信号に対して所定の処理が施された信号を記憶するカラムメモリとしてのＳＲＡＭが配置されてもよい。
　水平走査回路５０は、読み出し回路４０のＡＤＣ等の複数の列信号処理回路で処理された信号を走査して水平方向に転送し、信号処理回路７０に出力する。
　タイミング制御回路６０は、画素部２０、垂直走査回路３０、読み出し回路４０、水平走査回路５０等の信号処理に必要なタイミング信号を生成する。
　信号処理回路７０は、通常読み出しモードＭＤＵのときには、読み出し回路４０により読み出され所定の処理が施された読み出し信号に対する所定の信号処理により２次元画像データを生成する。
　上述したように、固体撮像装置（ＣＭＯＳイメージセンサ）では、わずかな光で光電変換により発生した電子を、微小容量で電圧に変換し、さらに微小面積のソースフォロワトランジスタＳＦ－Ｔｒを用いて、出力している。そのため、容量をリセットする際に発生するノイズやトランジスタの素子ばらつきなどの微小なノイズを除去する必要があり、画素毎のリセットレベル（ＶＲＳＴ）と輝度レベル（信号レベル：ＶＳＩＧ）の差分を出力している。
　このように、ＣＭＯＳイメージセンサでは、画素毎のリセットレベルと輝度レベルの差分を出力することで、リセットノイズと閾値ばらつきを除去し、数電子の信号を検出することができる。この差分を検出する動作は、ＣＤＳ（相関二重サンプリング）と呼ばれ、広く用いられている技術であり、アレイ状に配置された全て画素に対して、ＣＤＳ読出しを順次行い、１フレーム分の通常の２次元画像データを出力する。
　本実施形態の固体撮像装置１０では、この通常の２次元画像データを生成するための動作は、通常動作モードＭＤＵで動作可能に構成されている。
　ただし、本実施形態における信号処理回路７０においては、画像の無断使用や改ざん、ねつ造等が行われてしまうことを防止するために、固体撮像装置１０の固有のばらつき情報（画素、読み出し回路のばらつき情報）から固有鍵を生成し、固有鍵と固体撮像装置１０から得られる取得データを組み合わせて識別データを生成し、この識別データを画像データに一体化してレスポンスデータＲＰＤとして出力し、固有鍵に関する情報を認識していない場合には識別データを正しく作成できないように構成されている。
　本実施形態の固体撮像装置１０では、この固有鍵の生成に関する動作は、レスポンス作成モードＭＤＲ（ＰＵＦモード）で動作可能に構成されている。
　本実施形態のレスポンス作成モードＭＤＲにおいては、周辺輝度に依存しない、チップ毎に固有な画素ばらつきパターン（ばらつき情報）を固有ＩＤとして出力する。
　このように、本実施形態のレスポンス作成モードＭＤＲにおいては、画素毎のばらつきパターンのみを出力する。輝度レベルを出力しないため、イメージセンサの露光条件に依存しないパターン画像を出力することができる。また、各画素の出力には、ＦＰＮとフレーム毎にランダムに変動する熱雑音が含まれるが、レスポンス作成モードＭＤＲにおけるＦＰＮは熱雑音に対して１０倍以上大きいため、安定した固定ばらつきパターンをレスポンスデータＲＰＤとして出力することができる。
　本実施形態のレスポンス作成モードＭＤＲにおいては、固有鍵の生成に際し、画素のばらつき情報および読み出し部のばらつき情報の少なくともいずれかに関連付けて固有鍵を含むレスポンスデータを生成する。
　以上、固体撮像装置１０の各部の構成および機能の概要、特に、画素部２０の基本的な構成および機能等について説明した。
　以下、本実施形態の固体撮像装置１０の特徴的な構成、機能について、固有鍵の生成、並びに固有鍵を含む識別データと画像データの一体化を行ってレスポンスデータを作成する、いわゆる暗号化処理であるレスポンスデータ作成処理を中心に説明する。
　図５は、本実施形態に係る暗号化処理系であるレスポンスデータ作成の全体的な概要を示すブロック図である。
　図６は、図５の暗号化処理系であるレスポンスデータ作成の処理を模式的に示す図である。
　図５の暗号化処理系であるレスポンスデータ作成部８０は、情報取得部８１、鍵生成部８２、画像データ生成部８３、識別データ生成部８４、一体化部８５、およびメモリ８６を主構成要素として有している。
　なお、図５の例では情報取得部８１と鍵生成部８２が別の機能ブロックとして構成されているが、情報取得部８１と鍵生成部８２を一つの機能ブロックとして構成することも可能である。
　情報取得部８１は、画素ＰＸＬのばらつき情報ＰＦＬＣおよび読み出し回路４０の構成回路のばらつき情報ＣＦＬＣの少なくともいずれかを取得し、取得したばらつき情報を鍵生成部８２に供給する。
　ここで、一例として画素ＰＸＬのばらつき情報ＰＦＬＣについての概略を説明する。
（画素ＰＸＬのばらつき情報ＰＦＬＣについて）
　まず、画素ＰＸＬのばらつき情報ＰＦＬＣについて説明する。
　本実施形態においては、画素ＰＸＬのばらつき情報ＰＦＬＣとして、基本的に、リーク電流と位置情報を用いる。
　ここで、リーク電流を採用した理由について述べる。
　図７（Ａ）および図７（Ｂ）は、画素のばらつき情報としてリーク電流を採用した理由について説明するための図である。図７（Ａ）は画素リーク電流の強度分布を示し、図７（Ｂ）は白キズの場所分布の一例を示している。
　固体撮像装置１０のセンサ画素には、図７（Ａ）に示すように、１００％抑制することのできないリーク電流が存在する。これの特に極端なもの(暗視野露光でも一瞬で白とびする)を白キズ、または白点という。以下では白キズという。
　固体撮像装置１０は、出荷前に極力この白キズを減らす努力がはらわれるが、また抑えきれない白キズは後段の画像処理で回りの画素デ－タから白キズ画素を補完し画像出力している。
　この白キズは画素アレイのどこに出現するかは作製してみなければわからず、しかも再現性がある。そのため個体固有の情報と見なせる。
　そこで、本実施形態では、画素ＰＸＬのばらつき情報ＰＦＬＣとして、リーク電流と位置情報を用い固有鍵ＫＹを生成する。たとえば図７（Ｂ）に示すように、白キズの発生場所（発生位置）と個数を固有情報として固有鍵ＫＹを生成することが可能である。
　本実施形態においては、この情報を固有鍵として、セキュリティ分野で用いられるＰＵＦ技術を応用して暗号化処理を行う。
　図８（Ａ）および図８（Ｂ）は、１画素当たりの情報量についての一例を示す図である。
　１画素あたりの情報量Ｈは次式で与えられる。
　Ｈ = -P0・log2(P0) -P1・log2(P1)
　ここで、P0 : 白キズの出る確率、P1 : 白キズが出ない確率1 - P0
　たとえば、１００万画素(1E6)の場合、白キズ１００ｐｐｍは１００個に相当し、情報量として次のようになる。
　1.47E-3×1E6 = 1.47E3 bit= 1,470bit
　ちなみに、鍵生成に必要な要件(セキュリティ側から)は１画素あたりの白キズ発生確率は次のように与えられる。
　100～3,000ppm = 0.01%～0.3%
　次に、出力と情報量について図９および図１０に関連付けて考察する。
　図９（Ａ）および図９（Ｂ）は、９つの要素の場合の出力と情報量について説明するための図である。
　図１０は、１６の要素の場合の偏った出力と情報量について説明するための図である。
　９つ（３×３）の要素の場合、図９（Ａ）に示すように、各要素に1/2の確率で１または０が出る場合、この出力はそのまま鍵として用いることができ、９bit分の鍵情報として有効である。
　もしノイズにより、エラー訂正に５bit必要であるとすると、図９（Ｂ）に示すように、有効な鍵情報は４bit分となり、鍵としては４bit分の情報として出力する。
　次に、１６（４×４）の要素で、偏った出力の場合について説明する。
　１６（４×４）の要素の場合、図１０に示すように、各要素に１の出る確率が1/16で、１要素のどこかに必ず１が出るサンプル群の場合、これは全部で１６通りしかなく、４bitの情報しかない。
　白キズの情報量もこれと同じ考え方で、１００万画素中の各画素に1/2の確率で１または０が出る場合の情報量は１００万bitであるが、１００万画素中に１００ppm存在する白キズの情報量は１,４００bit程度となる。
　これだけの情報量であれば、鍵としては有効活用可能である。
　画素のばらつき情報ＰＦＬＣを取得する情報取得部８１は、図７（Ａ）に示すように、画素のリーク情報を、しきい値ＶＴＨに関連付けて取得する。
　図７（Ａ）の例の場合、リーク電流Ｉleakがしきい値ＶＴＨ１より大きいときに、白キズであると判別できる。
　また、情報取得部８１は、しきい値が複数設定されてもよく（図７（Ａ）の例ではＶＨ１、ＶＴＨ２）、複数のしきい値ＶＴＨ１、ＶＴＨ２との関連で情報を区別することも可能である。
　なお、しきい値ＶＴＨを温度等の環境に応じて変化させることも可能である。
　また、情報取得部８１は、画素のばらつき情報ＰＦＬＣとして、一定以上のリーク電流を示す画素の位置情報を採用することができる。
　また、情報取得部８１は、画素のばらつき情報ＰＦＬＣとして、リーク電流順の上位の画素の集合を採用することができる。
　また、情報取得部８１は、画素のばらつき情報ＰＦＬＣとして、集合の列方向および行方向アドレスを採用することができる。
（フォトダイオードのリーク電流）
　情報取得部８１は、たとえば画素のリーク電流ＩleakとしてフォトダイオードＰＤのリーク電流を採用することができる。
　図１１（Ａ）～図１１（Ｄ）は、画素のリーク電流ＩleakとしてフォトダイオードＰＤのリーク電流を採用した場合の通常動作モードとレスポンス作成モードＭＤＲにおける要部の動作波形等を示す図である。
　図１１（Ａ）が通常動作モードＭＤＵ時の動作波形を、図１１（Ｂ）がレスポンス作成モードＭＤＲの動作波形を、図１１（Ｃ）がばらつき情報を二値化した鍵パターンイメージを示し、図１１（Ｄ）が出力信号と画素数としきい値ＶＴＨとの関係を示している。
　なお、前述したように、本実施形態において、固体撮像装置１０は、通常動作モードＭＤＵとレスポンス作成モードＭＤＲで動作可能に構成されている。
　通常動作モードＭＤＵにおいては、図１１（Ａ）に示すように、シャッターを閉じた状態で画素ＰＸＬをリセットし、シャッター開放中に露光する。
　また、シャッターを閉じた状態で信号を読み出す。
　レスポンス作成モードＭＤＲにおいては、図１１（Ｂ）に示すように、シャッターを閉じた状態で画素をリセットし、一定時間後に画素信号を読み出す。
　この場合、露光されないため、フォトダイオードＰＤに生じるリーク電流のみが固有の鍵パターンとして出力される。
　この固有の鍵パターンは、図１１（Ｄ）に示すように、重金属汚染等により極大値をもつため、再現性が高い。
　また、情報取得部８１は、画素のばらつき情報ＰＦＬＣとして、画素部２０の有効画素以外の無効画素領域のフォトダイオードの情報を採用することができる。
　図１２（Ａ）および図１２（Ｂ）は、画素のばらつき情報ＰＦＬＣとして、画素部２０の有効画素以外の無効画素領域の情報を採用することを説明するための図である。
　通常、画素部２０は、図１２（Ａ）に示すように、有効画素領域２１と有効画素領域２１の周辺の無効画素領域（ＯＢ；Optical Black領域等）２２を含んで構成されている。
　また、無効画素領域（ＯＢ；Optical Black領域）２２は、図１２（Ｂ）に示すように、遮光膜２３により遮光されている。
　本実施形態においては、ＯＢ画素領域２２の画素等、有効画素以外の画素領域の白キズや暗電流の情報を採用して鍵とすることで、鍵の検出を困難にすることが可能である（鍵検出には専用の読み出しタイミングを必要とする）。
　また、フォトダイオード（ＰＤ）としては、埋め込みフォトダイオード（Ｂｕｒｉｅｄ　Ｐｈｏｔｏ　Ｄｉｏｄｅ；ＢＰＤ）が広く用いられている。
　フォトダイオード（ＰＤ）を形成する基板表面にはダングリングボンドなどの欠陥による表面準位が存在するため、熱エネルギーによって多くの電荷（暗電流）が発生し、正しい信号が読み出せなくなってしまう。埋め込みフォトダイオード（ＢＰＤ）では、フォトダイオード（ＰＤ）の電荷蓄積部を基板内に埋め込むことで、暗電流の信号への混入を低減する。
　埋め込みフォトダイオードＢＰＤは、有効画素領域２１においては、表面側から第１導電型のｐ＋層２０１、第２導電型のｎ＋層２０２が形成されている。
　本実施形態においては、ＯＢ領域２２において、図１２（Ｂ）に示すように、フォトダイオードＰＤ表面のｐ＋層のｐシールドを除去し、暗電流・白キズ（＝鍵、Key）が発生しやすくすることも可能である。
　また、本実施形態では、フォトダイオードＰＤのリーク電流が変動し、この変動を考慮して鍵作成の情報に付加することも可能である。
　鍵とする白キズ等のディフェクト（ｄｅｆｅｃｔ、欠陥）の個数について考察すると、たとえば白キズの場合、後発白キズ（後から増える白キズ）や消滅する白キズがある。
　後発キズ対策としては、一定数の白キズをチップ内の座標指定で鍵として指定する。
　消滅白キズ対策としては、白キズは必要な最低の白キズ個数よりあらかじめ多くのキズを鍵として設定する。
　後発傷対策としては、特定の出力レンジに収まる傷を鍵として使用する。
　また、本実施形態では、たとえば、情報取得部８１は、画素のばらつき情報ＰＦＬＣを取得する画素領域を任意に指定可能である。また、情報取得部８１は、指定する領域を、ダイナミックに変化させることも可能である。
（ソースフォロワトランジスタＳＦのしきい値）
　情報取得部８１は、画素のばらつき情報としてソースフォロワトランジスタＳＦのしきい値ＶＴＨのばらつき情報を採用することができる。
　図１３（Ａ）～図１３（Ｅ）は、画素のばらつき情報としてソースフォロワトランジスタＳＦのしきい値ＶＴＨのばらつき情報を採用した場合の通常動作モードとレスポンス作成モードにおける要部の動作波形等を示す図である。
　図１３（Ａ）が画素ＰＸＬの読み出し系の回路図を、図１３（Ｂ）が通常動作モードＭＤＵ時の動作波形を、図１３（Ｃ）がレスポンス作成モードＭＤＲの動作波形を、図１３（Ｄ）がばらつき情報を二値化した鍵パターンイメージを示し、図１３（Ｅ）が出力信号と画素数としきい値ＶＴＨとの関係を示している。
　図１３（Ａ）の画素ＰＸＬの読み出し系においては、垂直信号線ＬＳＧＮにＣＤＳ回路４４がスイッチＳＷ０の一端子を介して接続されている。スイッチＳＷ０の他端子は基準電圧Ｖｒｅｆの供給ラインに接続されている。
　通常動作モードＭＤＵにおいては、図１３（Ｂ）に示すように、差分信号を画素の出力信号として用いることで、各画素ＰＸＬが備えるソースフォロワトランジスタＳＦのしきい値のばらつきを除去している。
　レスポンス作成モードＭＤＲにおいては、図１３（Ｃ）に示すように、時刻ｔ１に後段回路は基準電圧レベル（Ｖｒｅｆ)、時刻ｔ２に後段回路は画素のリセット電圧レベルを取り込む。
　これらの信号の差分を読み出すことで、各画素ＰＸＬのリセット電圧のばらつきを取り出すことができる。
　本例では、このばらつき分布を鍵として用いる。
　上記ばらつきは１００ｍＶ程度なので、アンプ等で増幅しても良い。
　ところで、本実施形態に係る固体撮像装置１０は、暗号処理系としてのレスポンスデータ生成部８０の鍵生成部８２において、ファジー抽出器（Fuzzy Extractor）を適用し、安定なレスポンスデータを生成する方法として、画素トランジスタのばらつきに相当する複数ビット、たとえば１２ビットのデジタル値Ｖｏｕｔを有効に活用する方法が採用される。
　固体撮像装置１０は、ＣＩＳ-ＰＵＦで得られるデジタル値Ｖｏｕｔに関連付けてＰＵＦレスポンスビットの信頼度情報Ｑを取得し、取得した信頼度情報Ｑを軟判定ファジー抽出器（鍵再生成部）に応用している。
　すなわち、本実施形態では、ＣＩＳ－ＰＵＦが鍵再生時のＰＵＦレスポンス（ばらつき情報）より信頼度情報を予測できることから、初期鍵生成は硬判定と同様とし、鍵再生成時に取得デ－タより信頼度を付与して軟判定を行う。
　本実施形態において、レスポンスデータ生成部８０は、鍵再生成時に、初期に鍵を生成して得られたヘルパーデータと、鍵再生成時に得られるばらつき情報と、鍵再生成時のばらつき情報より予測した信頼度情報Ｑとを用いて固有鍵を生成する。
　本実施形態において、ＰＵＦレスポンスであるばらつき情報は、１ビット当たり２つの出力値が得られる複数ビット、たとえば１２ビットのデジタル値Ｖｏｕｔとして取得され、レスポンスデータ生成部８０（鍵生成部８２）は、ばらつき情報の２つの出力値を信頼度情報Ｑとして利用する。
　後で詳述するように、ＣＩＳ－ＰＵＦレスポンスとしてのばらつき情報の２つの出力値の差分値でビット反転し易い、ビット反転しにくい程度を予測可能であり、レスポンスデータ生成部８０は、鍵再生成時に得られるばらつき情報の２つの出力値の差分値から信頼度を予測する。
　図１４（Ａ）～図１４（Ｃ）は、ＣＭＯＳイメージセンサＰＵＦ(CIS-PUF)のＰＵＦレスポンスとしてのばらつき情報における安定ビットの出力ペアと不安定ビットの出力ペアのヒストグラムを示す図である。
　図１４（Ａ）は画素部２０の一例を示し、図１４（Ｂ）は安定ビット１００回の出力分布を示し、図１４（Ｃ）は不安定ビット１００回の出力分布を示している。
　ＣＩＳ－ＰＵＦのレスポンスとしての画素のばらつき情報は１ビットあたり２出力あり、その差分値で反転し易い、反転し難い程度が予想できる。
　そのため、初期鍵生成の時に反転の信頼度情報をヘルパーデ－タに記録しなくても、鍵再生成時のレスポンスデ－タから信頼度情報を予測し、それを軟判定に活用すること可能である。
　図１４（Ｂ）および図１４（Ｃ）は、安定ビット（bit）の出力ペアと不安定ビット（bit）の出力ペアの１００回分の出力のヒストグラムを示したものである。
　１つの出力は似たような形である平均値の周りに一定のσで分布している。ばらつきは出力をとるごとに乗ってくるランダムノイズの影響を受けている。 
　このように、本実施形態では、鍵再生成時に得られるＰＵＦレスポンスとしてのばらつき情報の２つの出力値の差分値から信頼度を予測する。
　以下に、いわゆるＣＭＯＳイメージセンサＰＵＦ (CIS-PUF)の要部を形成する２つの出力値を持つばらつき情報を取得するのに好適な情報取得部を含む、画素部および列毎に配置された列読出し回路の概要について説明する。
　その後、具体的なＰＵＦレスポンス（ばらつき情報）の生成、信頼度情報Ｑの設定、並びに、鍵再生成時に信頼度情報Ｑを採用した高い訂正能力をもった軟判定を行うことが可能なファジー抽出器（Fuzzy Extractor）の構成例について説明する。ファジー抽出器の説明においては、一般的なファジー抽出器（硬判定ファジー抽出器）、並びに、初期鍵生成および鍵再生成時に軟判定を行うファジー抽出器との誤り訂正能力の比較結果についても述べる。
　図１５は、ＣＭＯＳイメージセンサＰＵＦ (CIS-PUF)の要部を形成する２つの出力値を持つばらつき情報を取得するのに好適な情報取得部を含む、本実施形態に係る画素部および列毎に配置された列読出し回路の概要を示す図である。
　図１５の画素部２０Ａおよび列（カラム）読出し回路４０は、ばらつき信号の再現性を高め、ばらつきパターンのユニーク性を改善するために、垂直（図では上下）の２画素間で大小判定（引き算等）して２値化を行うことが可能となるように構成されている。
　図１５の画素部２０Ａは、一つのフローティングディフュージョンＦＤ、一つのソースフォロワ素子としてのソースフォロワトランジスタＳＦ－Ｔｒ、一つのリセット素子としてのリセットトランジスタＲＳＴ－Ｔｒ、および一つの選択素子とての選択トランジスタＳＥＬ－Ｔｒを、複数（本例では２）の光電変換素子であるフォトダイオードＰＤ１、ＰＤ２２および転送素子としての転送トランジスタＴＧ－Ｔｒ１，ＴＧ－Ｔｒ２で共有する画素共有構造を有する。
　すなわち、図１５のＣＭＯＳイメージセンサの画素ＰＸＬＡは、フォトダイオードＰＤ１およびＰＤ２、転送クロックである制御信号ＴＧ１およびＴＧ２で駆動する転送トランジスタＴＧ－Ｔｒ１，ＴＧ－Ｔｒ２、リセットクロックである制御信号ＲＳＴで駆動するリセットトランジスタＲＳＴ－Ｔｒ、ソースフォロワ（ＳＦ）トランジスタＳＦ－Ｔｒ、選択クロックである制御信号ＳＥＬで駆動する選択トランジスタＳＥＬ－Ｔｒにより構成されている。
　ここで、２個のフォトダイオードＰＤ１，ＰＤ２がリセットトランジスタＲＳＴ－Ｔｒ、ソースフォロワ（ＳＦ）トランジスタＳＦ－Ｔｒ、選択トランジスタＳＥＬ－Ｔｒを共有している。
　これは、近年の微細な画素に対して広く用いられる方式であり、各トランジスタをＰＤ間で共有することにより、ＰＤの面積を所定の素サイズに対して大きくとり、光電変換可能な領域を広げることで、入射光に対する検出感度を高めている。
　選択トランジスタＳＥＬ－Ｔｒがオンした画素では、電源電圧Ｖｄｄの電源線ＶＤＤ、ソースフォロワ（ＳＦ）トランジスタＳＦ－Ｔｒ、電流源Ｉｄが直列となり、ソースフォロワ回路を構成する。
　このソースフォロワ回路により、フローティングディフュージョンＦＤの電圧が読み出し回路４０のＡＭＰ４２を介してＡＤＣ４１に入力されて、デジタル変換され、図示しないインターフェス回路に出力される。
　また、クリップ回路４４が画素アレイ端に配置され、クリップクロックである制御信号ＣＬＩＰによって駆動するクリップゲートＣＧおよびダイオード接続トランジスタＭ０は、画素アレイ端に配置され、画素出力電圧振幅を制限することで、安定的に動作させるために用いられる。
（図１５のＣＩＳ－ＰＵＦの概要）
　ここで、図１５のＣＩＳ－ＰＵＦの概要について説明する。
　ＣＩＳ－ＰＵＦは、ＣＭＯＳイメージセンサの画素毎の特性ばらつきを利用してデバイスごとに固有のＰＵＦレスポンス（画素のばらつき情報）を生成する。前述したように、特性ばらつきには固定した位置に生じる固定パターンノイズ(FPN：Fixed Pattern Noise)や画素等の位置に関係なくランダムに生じるランダムノイズがある。
　ＣＭＯＳイメージセンサは、通常動作モードＭＤＵにおいては、これら特性ばらつきを除去するために，画素毎にリセット電位（ＶＲＳＴ）と信号電位（ＶＳＩＧ）の差分を取るＣＤＳ（相関二重サンプリング：Correlated Double Sampling)を行っている。
　一方でＣＩＳ－ＰＵＦは、ＰＵＦレスポンスを生成する目的でばらつき情報を得るために、ＣＤＳを動作させない信号読み出しモードであるレスポンス作成モード（ＰＵＦモード）ＭＤＲを持つ。このＰＵＦモードにより画素ばらつきが支配的となる出力を得ることができる。
　図１５のＣＩＳ－ＰＵＦとしての固体撮像装置（ＣＭＯＳイメージセンサ）１０Ａは、画素数1,920×1,080(フルHD)のアレイ構造を有している。
　この固体撮像装置（ＣＭＯＳイメージセンサ）１０Ａは、垂直方向（図では上下）に隣接した２画素でソースフォロワトランジスタＳＦ－Ｔｒを共有しており、ソースフォロワトランジスタＳＦ－Ｔｒの数は1,920×540である。
　ＰＵＦモードでは，列毎に存在するクリップ回路４４から得られる電位を基準電位とし、各画素のリセット電位と差分を取ることで、画素毎のばらつきを抽出している。
（図１５のＣＩＳ－ＰＵＦにおけるＰＵＦレスポンスの生成）
　次に、図１５のＣＩＳ－ＰＵＦにおけるＰＵＦレスポンスの生成の概要について説明する。
　図１６は、図１５のＣＩＳ－ＰＵＦの画素ばらつきを利用したＰＵＦレスポンス生成の様子を示す図である。
　ＣＩＳ－ＰＵＦの画素ばらつきを利用したＰＵＦレスポンス生成は、垂直方向（上下）に隣接した２つのソースフォロワトランジスタＳＦ－Ｔｒの出力値Ｖｏｕｔ(ＡＤコンバータで４１デジタル化された出力)を大小比較し、１ビットを出力している。
　図１６の例では、上下の出力値Ｖｏｕｔを大小比較し、上側の出力値が下側の出力値より大きい場合（上＞下）「１」、上側の出力値が下側の出力値より小さい場合（上＜下）「０」とする。
　実測に用いたＣＭＯＳイメージセンサはソースフォロワトランジスタＳＦ－Ｔｒの数が1,920×540である。そこから、上下隣接のソースフォロワトランジスタＳＦ－Ｔｒの出力値を大小比較し、1,920×270の１/０データ(ＰＵＦレスポンス)を作成している。
　したがって、ＣＩＳ－ＰＵＦの１チップから約０．５Ｍビットのレスポンスを得ることができる。
　図１７は、図１５および図１６に示すようなレスポンス生成方式によって得られたＰＵＦ性能としての再現性とユニーク性を示す図である。
　図１７の再現性では、１００回試行(１００枚画像)分の出力から平均をとり、基準のレスポンスとしている。図１７においては、その基準と各１回試行(１枚画像)のレスポンスでハミングディスタンス（ＨＤ）をとった結果を載せている。
　ただし、レスポンスは1,920×270のビットを128ビットずつ区切った4,050ブロック×15チップ分の分布である。
　また、図１７において、ユニーク性では異なる１５チップの基準レスポンス同士のハミングディスタンス（ＨＤ）をとった結果を載せている。図１７において、ユニーク性は再現性と同様にレスポンスを128ビット区切りにし、4,050ブロックの分布でまとめてある。
　図１７に示すように、再現性では，平均値が128ビット中1.10ビット(反転率 = 0.86%)，最大でも8ビット(反転率 = 6.25%)と非常に良い値が得られている。
　ユニーク性でも、平均値が63.99ビットと理想的な値(64ビット)にほぼ等しく、高いユニーク性であることが確認できている。
（ＣＩＳ－ＰＵＦの不安定ビット）
　次に、図１５のＣＩＳ－ＰＵＦの不安定ビットについて考察する。
　図１８（Ａ）および（Ｂ）は、図１５および図１６に示すようなレスポンス生成方式によって得られたＰＵＦレスポンスの安定ビットと不安定ビットを示す図である。
　図１８（Ａ）は２つのソースフォロワトランジスタＳＦ－Ｔｒ出力の１００回試行分の安定ビットの出力分布を示し、図１８（Ｂ）は２つのソースフォロワトランジスタＳＦ－Ｔｒ出力の１００回試行分の不安定ビットの出力分布を示している。
　図１８（Ａ）および図１８（Ｂ）には、平均出力も示されており、２つの平均出力の差をΔＶｏｕｔで示してある。
　ここで用いた平均出力は、ＣＭＯＳイメージセンサのばらつきの中でもＦＰＮ（固定パターンノイズ）が影響しており、ソースフォロワトランジスタＳＦ－Ｔｒの出力毎に１つに定まる。
　一方、出力平均からの分布の広がりはランダムノイズの影響であり、ある一定のσに沿って全ての出力で同様の分布を作る。
　図１８（Ａ）および図１８（Ｂ）からわかるように、安定ビットでは試行毎の出力変動に対して、差ΔＶｏｕｔが大きく、試行により出力の大小関係が逆転することはない。
　一方で、不安定ビットでは平均出力の差ΔＶｏｕｔが小さく、試行によって大小関係が逆転し、ビット反転を起こす。
　このことより、図１５等に示すＣＩＳ－ＰＵＦは、平均出力の差ΔＶｏｕｔを確認することによって、対応するソースフォロワトランジスタＳＦ－Ｔｒペアのビットの反転しやすさを推測することが可能である。
　鍵生成部８２（図５、図６）は、情報取得部８１により取得され供給される画素のばらつき情報および読み出し回路４０のばらつき情報の少なくともいずれかを用いて固有鍵を生成する。
　鍵生成部８２は、生成した固有鍵ＫＹを識別データ生成部８４に供給する。
　鍵生成部８２は、たとえば画素部２０の有効画素の読み出し時以外の期間（たとえばブランキング期間）に固有鍵ＫＹの生成を行う。
　図５および図６の画像データ生成部８３は、通常読み出しモードで読み出し回路４０を通して読み出され所定の処理が施された読み出し信号に対する所定の信号処理により、たとえば図５に示すような２次元画像データＩＭＧを生成する。
　画像データ生成部８３は、生成した画像データＩＭＧを一体化部８５に供給する。
　画像データ生成部８３は、固体撮像装置１０から取得した取得データＡＱＤを識別データ生成部８４に供給する。
　ここで、取得データＡＱＤは、少なくとも画素、日付、温度、ＧＰＳ（Global Positioning System）に関するデータのうちの少なくともいずれかのデータである。
　識別データ生成部８４は、鍵生成部８２で生成された固有鍵ＫＹと、本固体撮像装置１０で取得した取得データＡＱＤを組み合わせて識別データＤＳＣＤを生成する。
　識別データ生成部８４は、生成した識別データＤＳＣＤを一体化部８５に供給する。
　一体化部８５は、図６に示すように、識別データ生成部８４で生成された識別データＤＳＣＤと画像データ生成部８３による読み出しデータに基づく画像データＩＭＧを一体化して、センサチップの最終のレスポンスデータＲＰＤとして出力する。
　一体化部８５は、たとえば図６に示すように、一体化データが、ヘッダＨＤ、識別データＤＳＣＤ、画像データＩＭＧの順となるように一体化する。
（鍵生成部８２の構成例）
　以下に、鍵生成部６２の具体的な構成例および信頼度情報の設定方法等について説明する。
　本実施形態に係る鍵生成部８２は、鍵の再現性を強くするためにファジー抽出器（Fuzzy Extractor）により鍵の生成を行う。
　ファジー抽出器は、ノイズを含んだデータを一意な鍵情報に変換する演算器であって、ある程度安定した入力に対して同じ出力を出すことを目的とする演算器である。
　本実施形態において、レスポンスデータ生成部８０における鍵生成部８２は、ファジー抽出器を適用し、鍵再生成時に、初期に鍵を生成して得られたヘルパーデータと、鍵再生成時に得られるばらつき情報と、鍵再生成時のばらつき情報より予測した信頼度情報とを用いて固有鍵を生成する。
　本実施形態においては、上述したように、ＰＵＦレスポンスであるばらつき情報は、１ビット当たり２つの出力値が得られる複数ビット（本例では１２ビット）のデジタル値として取得され、鍵生成部８２は、ＰＵＦレスポンスであるばらつき情報の２つの出力値を信頼度情報として利用する。
　本実施形態においては、上述したように、ＰＵＦレスポンスであるばらつき情報の２つの出力値の差分値でビット反転し易い、ビット反転しにくい程度を予測可能であり、鍵生成部８２は、鍵再生成時に得られるばらつき情報の２つの出力値の差分値から信頼度を予測する。
　鍵生成部８２は、信頼度を予測して設定する方法として、たとえば２つの方法を採用可能である。
（第１の信頼度設定方法）
　第１の信頼度設定方法では、鍵生成部８２は、鍵再生成時に得られるばらつき情報の２つの出力値の第１の差ΔVout getと、出力値の平均同士の第２の差ΔVoutが一致すると仮定し、第１の差ΔVout getが大きいほど、２つの出力値分布が重なる面積は小さくビット反転の確率が小さく、第１の差ΔVout getが小さいほど、２つの出力値分布が重なる面積は大きくビット反転の確率が大きい、と想定して信頼度を設定する。
　鍵生成部８２は、第１の差ΔVout getから想定した２つの出力値分布が重なる面積が最大のとき信頼度を最低とし、重なる面積が小さくなるにつれて信頼度を最大に近づけて信頼度の設定を行う。
　あるいは、鍵生成部８２は、第１の差ΔVout getから想定した２つの出力値分布が重なる面積が最小のとき信頼度を最大とし、重なる面積が大きくなるにつれて信頼度を最小に近づけて信頼度の設定を行う。
（第２の信頼度設定方法）
　第２の信頼度設定方法では、鍵生成部８２は、鍵再生成時に得られるばらつき情報の２つの出力値の第１の差ΔVout getが、出力値の平均同士の第２の差ΔVoutと異なり、値を取得するごとに値が変動し、得られた第１の差ΔVout getが第２の差ΔVoutよりも大きい場合と小さい場合が確率的に存在することを前提として、第１の差ΔVout getが第２の差ΔVoutからずれる割合を考慮して信頼度の設定を行う。
　鍵生成部８２は、第１の差ΔVout getが、第２の差ΔVout±αとなることを想定し、第１の差ΔVout getが第２の差ΔVoutからずれる割合を考慮した信頼度設定を行う。
（好適なファジー抽出器の構成例）
　次に、鍵再生成時に信頼度情報Ｑを採用した高い訂正能力をもった軟判定を行うことが可能なファジー抽出器（Fuzzy Extractor）の構成例について説明する。また、ファジー抽出器の説明においては、一般的なファジー抽出器（硬判定ファジー抽出器）、並びに、初期鍵生成および鍵再生成時に軟判定を行うファジー抽出器との誤り訂正能力の比較結果についても述べる。
　図１９（Ａ）および図１９（Ｂ）は、本実施形態に係る鍵生成部の固有鍵出力部に適用可能なファジー抽出器の構成例を示す図である。
　ファジー抽出器８２０は、図１９（Ａ）に示す初期鍵生成部８２１および図１９（Ｂ）に示す鍵再生成部８２２を有する。
　初期鍵生成部８２１は、図１９（Ａ）に示すように、たとえばリングオシレータ（ＲＮＧ）により形成される乱数生成器８２１１、符号化部８２１２、排他的論理和回路（ＸＯＲ）８２１３、および第１のハッシュ（Ｈａｓｈ）部８２１４を含んで構成されている。
　初期鍵生成部８２１においては、情報取得部８１により取得されたＰＵＦレスポンスであるばらつき情報が入力データＷとしてＸＯＲ８２１３および第１のハッシュ部８２１４に入力される。
　第１のハッシュ部８２１４において、入力データＷに基づいて初期鍵ＫＹＩが生成される。この初期鍵ＫＹＩは識別データ生成部８４に供給される。この初期鍵ＫＹＩは、たとえば出荷時の鍵データとしてメモリ８６に書き込まれる。
　また、初期鍵生成部８２１においては、乱数生成器８２１１により生成された乱数Ｒで符号化部８２１２にて誤り訂正符号の符号語Ｃが作成され、その符号語ＣがＸＯＲ８２１３に供給される。
　ＸＯＲ８２１３においては、入力データＷと符号語Ｃとの排他的論理和がとられ、これにより、１／０のビット列のヘルパーデータＳＨＤ（ＷｘｏｒＣ）が生成される。
　このヘルパーデータＳＨＤ（ＷｘｏｒＣ）は、鍵データとは違って秘匿の必要はなく、メモリ８６に格納される。メモリ８６に格納されたヘルパーデータＳＨＤは、鍵再生成部８２２における鍵再生成のベースデータとして用いられる。
　鍵再生成部８２２は、図１９（Ｂ）に示すように、信頼度情報取得部８２２１、第１の乗算器８２２２、第２の乗算器８２２３、誤り訂正部８２２４、第３の乗算器８２２５、符号変換部（ＳＧＮ）８２２６、および第２のハッシュ（Ｈａｓｈ）部８２２７を含んで構成されている。
　鍵再生成部８２２においては、信頼度情報取得部８２２１により、鍵再生成時に得られるエラーを含むレスポンスとしてのばらつき情報より予測した信頼度情報Ｑが取得され、第１の乗算器８２２２に供給される。
　第１の乗算器８２２２においては、鍵再生成時に得られるエラーを含むレスポンスとしてのばらつき情報Ｗ（ｘ）Ｅと信頼度情報Ｑが乗算されて第１のデータＷ（ｘ）Ｅ（ｘ）Ｑが取得され、第２の乗算器８２２３に供給される。このとき、ばらつき情報Ｗ（ｘ）Ｅは軟判定に対応させるために１／０のデータが－１／１のデータとして与えられる。
　第２の乗算器８２２３においては、ヘルパーデータＷ（ｘ）Ｃと信頼度情報Ｑを含む第１のデータＷ（ｘ）Ｅ（ｘ）Ｑとが乗算され、誤り訂正符号の符号語Ｃにエラー成分Ｅと信頼度情報Ｑが乗算された第２のデータＣ（ｘ）Ｅ（ｘ）Ｑが取得されて、誤り訂正部８２２４に供給される。このとき、ヘルパーデータＷ（ｘ）Ｃも軟判定に対応させるために１／０のデータが－１／１のデータとして与えられる。
　誤り訂正部８２２４においては、第２のデータＣ（ｘ）Ｅ（ｘ）Ｑが、信頼度情報Ｑを利用した相関復号によって復号されて、推定符号語Ｃ’が取得され、第３の乗算器８２２５に供給される。この軟判定時の相関復号に関連して内積をとるために、「０」を「１」、「１」を「－１」と符号が変換されている。
　第３の乗算器８２２５においては、誤り訂正部８２２４による推定符号語Ｃ’とヘルパーデータＷ（ｘ）Ｃが乗算されて推定ばらつき情報Ｗ’が取得され、符号変換部８２２６に供給される。
　符号変換部８２２６においては、－１／１のデータが１／０のデータに再変換され、第２のハッシュ部８２２７に供給される。
　第２のハッシュ部８２２７においては、推定ばらつき情報Ｗ’をハッシュ（Hash）関数に通して得られたハッシュ値が再生成鍵Ｋ’として出力される。
　そして、誤り訂正部による推定符号語Ｃ’が初期鍵生成時の符号語Ｃと一致しているならば、再生成鍵は初期鍵と一致する。
　上述したように、ＰＵＦレスポンスであるばらつき情報の２つの出力値の差分値でビット反転し易い、ビット反転しにくい程度を予測可能であり、鍵生成部８２の鍵再生成部８２２においては、は、鍵再生成時に得られるばらつき情報の２つの出力値の差分値から信頼度を予測する。
　ここで、軟判定を行う鍵再生成部８２２における信頼度情報取得部８２１において信頼度を予測して設定する方法を、図面に関連付けてより具体的に説明する。
　前述したＣＩＳ－ＰＵＦの安定ビットと不安定ビットの説明で、垂直方向（上下）に隣接した２つのソースフォロワトランジスタＳＦ－Ｔｒの出力の分布から，平均値と平均値の差である第２の差ΔVoutの大きさを用いている。
　本実施形態において、ＣＩＳ－ＰＵＦの信頼度情報Ｑも、この上下に隣接した２つのソースフォロワトランジスタＳＦ－Ｔｒの出力差から作成する。
　そして、本実施形態において採用させるファジー抽出器８２０は、鍵の再生成時にワンショットで信頼度を得ることを想定している。
　そこで、本実施形態では、ワンショットで得られた上下に隣接する２つのソースフォロワトランジスタＳＦ－Ｔｒの出力値の差を第１の差ΔVout_getとする。
　図２０は、本実施形態に係る信頼度を予測して設定する方法をより具体的に説明するための図である。
（第１の信頼度設定方法の具体的な説明）
　第１の信頼度設定方法では、図２０に示すように、鍵生成部８２は、鍵再生成時に得られるばらつき情報の２つの出力値の第１の差ΔVout getと、出力値の平均同士の第２の差ΔVoutが一致すると仮定し、ΔVout_get＝ΔVoutとする。
　このとき、第１の差ΔVout_getが大きければ、２つのソースフォロワトランジスタＳＦ－Ｔｒの出力分布は重ならず、ビット反転を起こす確率は０に近い。一方、第１の差ΔVout_getが小さければ小さいほど、２つのソースフォロワトランジスタＳＦ－Ｔｒの出力分布が重なる面積は大きくなり，ビット反転が起きやすくなる。
　この性質を利用し、第１の差ΔVout getが大きいほど、２つの出力値分布が重なる面積は小さくビット反転の確率が小さく、第１の差ΔVout getが小さいほど、２つの出力値分布が重なる面積は大きくビット反転の確率が大きい、と想定して信頼度を設定する。
　鍵生成部８２は、第１の差ΔVout getから想定した２つの出力値分布が重なる面積が最大のとき信頼度を最低とし、重なる面積が小さくなるにつれて信頼度を最大に近づけて信頼度の設定を行う。
　あるいは、鍵生成部８２は、第１の差ΔVout getから想定した２つの出力値分布が重なる面積が最小のとき信頼度を最大とし、重なる面積が大きくなるにつれて信頼度を最小に近づけて信頼度の設定を行う。
　より具体的には、鍵再生成時には、１ビット当たり２つの出力が得られる。この差分を第１の差ΔVout getとするが、この出力値がそれぞれ多数回の出力を統計処理した時の最頻値(平均値でもよい)同士の差(これを第２の差ΔＶoutとする)とどれほどずれているか１回の取得ではわからない。
　仮定のひとつとしては得られた２つの出力が最頻値(平均値)であると仮定する。これはΔVout = ΔVout getとすることである。
　そし統計的出力分布を仮定して(たとえば、あるσで与えられる正規分布として)第２の差ΔVoutからふたつの出力分布の重なり面積を計算し、重なり面積１００％→反転確率５０％→信頼度０、重なり面積０％→反転確率０％→信頼度１として、その間を適当な関数(たとえば直線補完)で補完する。
（第２の信頼度設定方法の具体的な説明）
　次に、第１の信頼度設定方法よりも精度の高い第２の信頼度設定方法について説明する。
　図２１（Ａ）および図２１（Ｂ）は、本実施形態に係る第２の信頼度設定方法を説明するための第１の図である。
　図２２（Ａ）～図２２（Ｄ）は、本実施形態に係る第２の信頼度設定方法を説明するための第２の図である。
　第２の信頼度設定方法では、鍵生成部８２は、鍵再生成時に得られるばらつき情報の２つの出力値の第１の差ΔVout getが、出力値の平均同士の第２の差ΔVoutと異なり、値を取得するごとに値が変動し、得られた第１の差ΔVout getが第２の差ΔVoutよりも大きい場合と小さい場合が確率的に存在することを前提として、第１の差ΔVout getが第２の差ΔVoutからずれる割合を考慮して信頼度の設定を行う。
　鍵生成部８２は、第１の差ΔVout getが、第２の差ΔVout＋ｘ（±α）となることを想定し、第１の差ΔVout getが第２の差ΔVoutからずれる割合を考慮した信頼度設定を行う。
　第２の信頼度設定方法では、ひとつずつの出力は最頻値の周りに一定のσで与えられる正規分布であると仮定する。これにより得られた出力が最頻値からずれて存在する確率を考慮して第２の差ΔVoutを確率ごとに計算する。
　具体的には、図２１（Ｂ）に示すように、得られた左の出力が最頻値から左にずれている量をａ(右にずれている量は負になる)とし、右の出力が最頻値から右にずれている量をｂ(左にずれている場合は負になる)とする。
　これにより、ΔVout = ΔVout get－ａ－ｂとなる。
　ａおよびｂが取りうる確率は図２２（Ａ）～図２２（Ｄ）に示すような考え方で計算する。
　たとえばａ(ｂも同様)の値が正規分布の平均値から±0.5σ内であれば平均値に寄せる。この時はａ(ｂ)＝０である。次の１σの範囲に入る場合はａ（ｂ）＝±１σに寄せる。さらにその外の範囲に入る場合はａ（ｂ）＝±２σに寄せる。
　ａ、ｂそれぞれの値に寄る確率は図２２（Ｄ）に示す表のようになる。
この確率をΔVout = ΔVout get－ａ－ｂから計算される第２の差ΔVoutより求められる信頼度とを掛け合わせ、すべての和を求める。その結果を図２２（Ｃ）に示している。
　図２３は、本実施形態に係る第１の信頼度設定方法および第２の信頼度設定方法、並びに、比較例としての一般的な硬判定ファジー抽出器を用いた判定方法の信頼度と第１の差ΔVout getとの関係を示す図である。
　図２３において、特性曲線Ｃ１が第１の信頼度設定方法による信頼度と第１の差ΔVout getとの関係を示し、特性曲線Ｃ２が第２の信頼度設定方法による信頼度と第１の差ΔVout getとの関係を示し、特性曲線Ｃ３が比較例である硬判定方法による信頼度と第１の差ΔVout getとの関係を示している。
　図２３からわかるように、第２の信頼度設定方法の方が第１の信頼度設定方法より精度が高い。
（比較例としての硬判定ファジー抽出器および既存の軟判定ファジー抽出器の説明）
　次に、比較例としての硬判定ファジー抽出器および既存の軟判定ファジー抽出器を説明する。そして、本実施形態に係るファジー抽出器、比較例としての硬判定ファジー抽出器および既存の軟判定ファジー抽出器のエラー訂正能力等について考察する。
（比較例としての硬判定ファジー抽出器の説明）
　まず、比較例としての硬判定ファジー抽出器について説明する。
　図２４（Ａ）および図２４（Ｂ）は、比較例としての硬判定ファジー抽出器の構成例を示す図である。
　図２４のファジー抽出器８３０は、図２４（Ａ）に示す初期鍵生成部８３１および図２４（Ｂ）に示す鍵再生成部８３２を有する。
　初期鍵生成部８３１は、図２４（Ａ）に示すように、たとえばリングオシレータ（ＲＮＧ）により形成される乱数生成器８３１１、符号化部８３１２、排他的論理和回路（ＸＯＲ）８３１３、および第１のハッシュ（Ｈａｓｈ）部８３１４を含んで構成されている。
　初期鍵生成部８３１においては、情報取得部８１により取得されたＰＵＦレスポンスであるばらつき情報が入力データＷとしてＸＯＲ８３１３および第１のハッシュ部８３１４に入力される。
　第１のハッシュ部８３１４において、入力データＷに基づいて初期鍵ＫＹＩが生成される。この初期鍵ＫＹＩは識別データ生成部８４に供給される。この初期鍵ＫＹＩは、たとえば出荷時の鍵データとしてメモリ８６に書き込まれる。たとえば初期鍵データをチップ出荷時に、たとえばソフトウェアによって切断することができる電子フューズ（ｅｆｕｓｅ）などのメモリに書き込み、鍵データの再現性を保証するように構成することも可能である。
　また、初期鍵生成部８３１においては、乱数生成器８３１１により生成された乱数Ｒで符号化部８３１２にて誤り訂正符号の符号語Ｃが作成され、その符号語ＣがＸＯＲ８３１３に供給される。
　ＸＯＲ８３１３においては、入力データＷと符号語Ｃとの排他的論理和がとられ、これにより、１／０のビット列のヘルパーデータＳＨＤ（ＷｘｏｒＣ）が生成される。
　このヘルパーデータＳＨＤ（ＷｘｏｒＣ）は、鍵データとは違って秘匿の必要はなく、メモリ８６に格納される。メモリ８６に格納されたヘルパーデータＳＨＤは、鍵再生成部８３２における鍵再生成のベースデータとして用いられる。
　鍵再生成部８３２は、図２４（Ｂ）に示すように、排他的論理和回路（ＸＯＲ）８３２１、誤り訂正部８３２２、排他的論理和回路（ＸＯＲ）８３２３、および第２のハッシュ（Ｈａｓｈ）部８３２４を含んで構成されている。
　鍵再生成部８３２においては、情報取得部８１により取得されたたとえばエラーを含む画素のばらつき情報を含む入力データ（ＷｘｏｒＥ）、並びに、メモリ８６に格納されたヘルパーデータＳＨＤ（ＷｘｏｒＣ）がＸＯＲ３２２１に入力される。ヘルパーデータＳＨＤ（ＷｘｏｒＣ）はＸＯＲ８３２３にも入力される。
　ＸＯＲ８３２１においては、入力データ（ＷｘｏｒＥ）とヘルパーデータＷｘｏｒＣとの排他的論理和がとられ、データ（ＣｘｏｒＥ）として誤り訂正部８３２２に供給される。
　誤り訂正部８３２２においては、データ（ＣｘｏｒＥ）に対する復号処理が行われて、エラーＥが除去された推定符号語Ｃ’が生成され、ＸＯＲ８３２３に供給される。
　ＸＯＲ８３２３においては、推定符号語Ｃ’とヘルパーデータ（ＷｘｏｒＣ）の排他的論理和がとられ、その結果が推定データＷ’として第２のハッシュ部８３２４に入力される。
　そして、第２のハッシュ部８３２４において、入力した推定データＷ’に基づいて再生成鍵Ｋ’が生成される。この再生成鍵ＫＹは識別データ生成部８４に供給される。
　もし、入力データＷのノイズが少なく、データ（ＣｘｏｒＥ）が訂正可能である場合には、Ｃ’＝Ｃとなり、Ｗ’＝Ｗとなり鍵が再生成される。この場合、再生成鍵は初期鍵と一致する。
　なお、判定に使う誤り訂正符号に一次のリードマラー符号(ＲＭ符号)を使用している。この符号は比較的簡単な構造をしており，効率的に符号化が行える。
　本実施形態においては、一次のＲＭ符号の中で、規模の小さいＲＭ(8,4,4)を使うと仮定した．これは、４ビットの情報ビットから８ビットの符号語を生成し、符号語間で最低４ビットのＨＤ（ハミングディスタンス）を持つ。
　そのため、本実施形態では、情報量４ビットで、８ビット中１ビットの誤りを訂正できる能力を持つ。このＲＭ(8,4,4)を使うにあたって、ＰＵＦレスポンス８ビット中エラービットがｎビット含まれる確率を求めた。
　復号についてＲＭ(リ－ドマラ－)符号を用いてさらに説明する。
　上記したように、ＲＭ(8,4,4)を例にとる。
　符号長８ビット、情報量４ビットで、用いる符号を24=16個 (8bitフルなら28=256個のところ)にして、全ての符号の最小ＨＤ(ハミングディスタンス)を４ビットにしている。
　次式で示す、ＲＭ(8,4,4)の基底ベクトルを用いて、
Figure JPOXMLDOC01-appb-M000001
　４ビットの情報ａ１，ａ２，ａ３，ａ４に対してＲＭ符号は次式で与えられる。
Figure JPOXMLDOC01-appb-M000002
　４ビット全てに割り振られるＲＭ符号は下記表１のようになる。
Figure JPOXMLDOC01-appb-T000003
　下記の表２にノイズがある場合の再生成したレスポンスの符号と他の符号とのＨＤを示す。
　ノイズ１ビットであれば、元の正解の符号とのＨＤが一番小さく、これを真の符号と判定することができる。一方、ノイズ２ビットであればＨＤ２となる候補が複数存在し、真の符号を決められない。ノイズ３ビットtではＨＤ最小が別の符号となり間違ってしまうことになる。
　このようにＲＭ(n, k, d)ではd/2-1bit までのノイズ(反転)まで再生可能な符号と言える。
Figure JPOXMLDOC01-appb-T000004
（比較例としての既存の軟判定ファジー抽出器の説明）
　次に、比較例としての既存の軟判定ファジー抽出器について説明する。
　既存の軟判定ファジー抽出器では、鍵の初期生成における前処理で複数回レスポンスを取得し、多数決処理を行うことでわかる最も高い確率で発生するレスポンスデータと信頼度情報を得ることが特徴である。
　図２５は、信頼度を利用して判定を行う相関復号について説明するための図である。
　ここで、信頼度を利用して判定を行う相関復号について図２５に関連付けて説明する。
　この相関復号では、事前に誤りやすいビットは信頼度(重み)を小さくし、誤りにくいビットは信頼度を大きくする。このとき、信頼度をつける前のビットの成分は１を－１に、０を＋１に置き換えて後の計算を行う。
　そして、ＨＤ（ハミングディスタンス)が一番小さくなる符号語を候補から選ぶのではなく、候補の符号語と信頼度付きのベクトルで内積を取り、計算結果を最大にする符号語を正しい符号語として選択する。図中、（ｘ）を用いた式は各成分同士の乗算を表す。
　たとえば、正しい符号語が(+1,-1,+1,-1)または(+1,+1,+1,+1)であり、エラーを含む出力結果が(+1,+1,+1,-1)であった場合には、信頼度情報がない場合はどちらもＨＤは１ビットとなりどちらが正しい符号語か判断できない。
　ところが、信頼度として（+5,+1,+5,-5）という２ビット目の誤り確率が高いというデータが与えられていれば、２ビット目を誤った(+1,-1,+1,-1)が正しい符号語であったと予測できる。
　図２６（Ａ）および図２６（Ｂ）は、比較例としての相関復号を利用した軟判定ファジー抽出器の構成例を示す図である。
　図２６のファジー抽出器８４０は、図２６（Ａ）に示す初期鍵生成部８４１および図２６（Ｂ）に示す鍵再生成部８４２を有する。
　初期鍵生成部８４１は、図２６（Ａ）に示すように、たとえばリングオシレータ（ＲＮＧ）により形成される乱数生成器８４１１、符号化部８４１２、排他的論理和回路（ＸＯＲ）８４１３、符号変換部８４１４、および第１のハッシュ（Ｈａｓｈ）部８４１５を含んで構成されている。
　初期鍵生成部８４１において、鍵の初期生成時には、入力データとしてこの入力データＷと信頼度情報Ｑの各成分同士を乗算したＷ（ｘ）Ｑというデータを与えるため、Ｗの成分は１／０データではなく－１／＋１のデータとして与えられる。以降、符号は－１／＋１のデータとする。
　鍵の初期生成では、入力データＷ（ｘ）Ｑを各成分の符号から符号変換部８４１４で１／０データに変換されて第１のハッシュ部８４１５に入力される。そして、第１のハッシュ部８４１５において、入力データＷに基づいて初期鍵ＫＹＩが生成される。
　また、初期鍵生成部８４１においては、乱数生成器８４１１により生成された乱数Ｒで符号化部８４１２にて誤り訂正符号の符号語Ｃが作成され、その符号語ＣがＸＯＲ８４１３に供給される。
　ＸＯＲ８４１３においては、入力データＷ（ｘ）Ｑと符号語Ｃとの排他的論理和がとられ、これにより、１／０のビット列のヘルパーデータＳＨＤ（Ｗ（ｘ）Ｑ（ｘ）Ｃ）が生成される。
　鍵再生成部８４２は、図２６（Ｂ）に示すように、第１の乗算器８４２１、誤り訂正部８４２２、第２の乗算器８４２３、符号変換部（ＳＧＮ）８４２４、および第２のハッシュ（Ｈａｓｈ）部８４２５を含んで構成されている。
　鍵再生成部８４２においては、第１の乗算器８４２１においては、鍵再生成時に得られるエラーを含むレスポンスとしてのばらつき情報Ｗ（ｘ）Ｅと信頼度情報Ｑが乗算されているヘルパーデータＷ（ｘ）Ｑ（ｘ）Ｃが乗算されてデータＣ（ｘ）Ｅ（ｘ）Ｑが取得されて、誤り訂正部８４２２に供給される。このとき、ヘルパーデータＷ（ｘ）Ｃも軟判定に対応させるために１／０のデータが－１／１のデータとして与えられる。
　誤り訂正部８４２２においては、データＣ（ｘ）Ｅ（ｘ）Ｑが、信頼度情報Ｑを利用した相関復号によって復号されて、推定符号語Ｃ’が取得され、第２の乗算器８４２３に供給される。この軟判定時の相関復号に関連して内積をとるために、「０」を「１」、「１」を「－１」と符号が変換されている。
　第２の乗算器８４２３においては、誤り訂正部８４２２による推定符号語Ｃ’とヘルパーデータＷ（ｘ）Ｑ（ｘ）Ｃが乗算されて推定ばらつき情報Ｗ’（ｘ）Ｑが取得され、符号変換部８４２４に供給される。
　符号変換部８４２４においては、－１／１のデータが１／０のデータに再変換され、第２のハッシュ部８４２５に供給される。
　第２のハッシュ部８４２５においては、推定ばらつき情報Ｗ’をハッシュ（Hash）関数に通して得られたハッシュ値が再生成鍵として出力される。
　ここで、C’= Cであるならば，再生成鍵Ｋ’は初期鍵Ｋに一致し，一意なＰＵＦ鍵が復元される。
　軟判定時の相関復号について説明する。
　前述したように、後で内積を取るために０→１、１→－１と符号を変換する。
　表３に示すように、反転し易いビットは小さいウェイト、反転し難いビットは大きいウェイトを付与する。得られた符号にウェイトをかけ、それぞれの符号との内積をとり、一番高いものを真の符号とする。
Figure JPOXMLDOC01-appb-T000005
　表３、表４の例では３ビットまで反転しても真の符号を見いだせている。
　反転した部分は内積計算で負の寄与をするが、反転しやすいbitの寄与はウェイトが小さいため、反転していない正の寄与に対し負の寄与は少なく、真の符号が内積最大値を取りえる確率が高くなる。
Figure JPOXMLDOC01-appb-T000006
　この既存の手法は通常の硬判定ファジー抽出器よりも高い訂正能力を持つが、信頼度情報をヘルパーデータの中に保管する必要がある。そのため、保管するデータの容量が大きくなる欠点を持つ。
　これに対して、本実施形態の鍵再生成時に信頼度情報Ｑを採用した高い訂正能力をもった軟判定を行うことが可能なファジー抽出器８２０では、ＣＩＳ－ＰＵＦがＰＵＦレスポンスを生成するたび、同時に対応するビットのソースフォロワトランジスタＳＦ－Ｔｒペアの平均出力差(ΔVout)から、ビットの不安定さを推測できる。
　この特性によって、ＣＩＳ－ＰＵＦでは１回の試行(１枚画像)で信頼度を得ることができる。そのため、既存の軟判定ファジー抽出器８４０とは違い、鍵の初期生成の際に必ずしも信頼度を付与した大きいヘルパーデータを作成する必要がなく、鍵の再生成時に、その都度信頼度を付与したＰＵＦレスポンスを用意するという方法をとることができる。
　さらに、信頼度を付与する分、硬判定ファジー抽出器８３０よりも高い訂正能力が期待できる。
（実データによる評価）
　次に、実データを用いたエラービットの訂正で能力の評価結果について述べる。まず、レスポンスに含まれるエラービットの割合を述べ、レスポンスに含まれたエラービットの数に応じた訂正能力ついて述べる。
（実データとエラービット解析）
　ＣＩＳ－ＰＵＦに本実施形態に係る新・軟判定ファジー抽出器を適応させるにあたって、実際にどれだけの訂正能力が得られるのかを実データから確認する。実データとしては、５チップの出力データをそれぞれ１００回試行(画像１００枚)分用意した。
　ここでは、前述したように、軟判定ファジー抽出器に使う誤り訂正符号に一次のリードマラー符号(ＲＭ符号)を使用する。この符号は比較的簡単な構造をしており、効率的に符号化が行えるため、ファジー抽出器の検討には向いているといえる。
　今回は一次のＲＭ符号の中で、規模の小さいＲＭ(8,4,4)を使うと仮定した。これは、４ビットの情報ビットから８ビットの符号語を生成し、符号語間で最低４ビットのＨＤ（ハミングディスタンス）を持つ。
　そのため、情報量４ビットで、８ビット中１ビットの誤りを訂正できる能力を持つ。このＲＭ(8,4,4)を使うにあたって、ＰＵＦレスポンス８ビット中エラービットがｎビット含まれる確率を求めた。
　評価においては、レスポンスの基準となる鍵の初期生成で用いるＰＵＦレスポンスに、１００回試行分の出力データを重ねることでランダムノイズをできる限り削減して生成した１／０データを使用する。
　この基準デ－タと１００枚それぞれの１枚データより得られる１／０デ－タとのＨＤ（ハミングディスタンス）を求めることでエラービット数を求める。
　ただし、８ビット当たりに含まれるエラービットを求めるため、１チップ1,920×270ビットのレスポンスを８ビットずつ切り取り、64,800ブロック分に分け，5チップ×64,800ブロック×100回試行分（約32M）で計測している。
　図２７は、エラービットの計測結果を示す図である。
　図２７からわかるように、ＣＩＳ－ＰＵＦのレスポンスを８ビットずつ区切った場合、含まれるエラービットはほとんどが０ビット化１ビットであり、多くてもほぼ３ビット以内に収まる。
（本実施形態に係る新・軟判定ファジー抽出器を通した場合のエラー訂正能力）
　ここでは、上述したエラービット解析得た各１枚試行のレスポンスを実際にファジー抽出器に通し、訂正が成功するかを確認する。
　図２８は、本実施形態に係る第１の信頼度設定方法および第２の信頼度設定方法、並びに、比較例としての一般的な硬判定ファジー抽出器を用いた判定方法のエラー訂正能力について示す図である。
　レスポンスを通すファジー抽出器は硬判定方式、本実施形態に係る第１の信頼度設定方法および第２の信頼度設定方法の３通りを試した。図２８は、８ビット中エラービットがｎビット含まれていた場合の訂正が成功する確率を示している。
　図２８において、特性曲線Ｃ１１が第１の信頼度設定方法によるエラービットと確率との関係を示し、特性曲線Ｃ１２が第２の信頼度設定方法によるエラービットと確率との関係を示し、特性曲線Ｃ１３が比較例である硬判定方法によるエラービットと確率との関係を示している。
　図２８から、硬判定では１ビットのエラーしか訂正できなかった訂正能力が、本実施形態に係る新・軟判定を用いることによって向上していることが見て取れる。
　新・軟判定ファジー抽出器では，硬判定で１ビットまでしか訂正できないＲＭ(8,4,4)で２ビットエラーまではほぼ確実に訂正でき、３ビットエラーにおいてもいくらかの確率で訂正が成功している。
　さらに、ランダムノイズによる第１の差ΔVout_getのずれを考慮した第２の信頼度設定方法においては、考慮しなかった場合よりも訂正能力が向上することが分かった。
　また、図２８では、３ビットエラーした場合の訂正能力に不安は残るが、図２７からＣＩＳ－ＰＵＦのレスポンスにおいて８ビット内に含まれるエラービットの出現確率を考慮すと、本実施形態に係る新・軟判定ファジー抽出器で訂正に１回失敗したとしても、複数回鍵の再生成処理を行えば正しい再生成鍵を作成することができると考えられる。
　以上説明したように、本実施形態によれば、鍵再生成時に信頼度情報Ｑを採用した高い訂正能力をもった軟判定を行うことが可能なファジー抽出器８２０では、ＣＩＳ－ＰＵＦがＰＵＦレスポンスを生成するたび、同時に対応するビットのソースフォロワトランジスタＳＦ－Ｔｒペアの平均出力差(ΔVout)から、ビットの不安定さを推測できる。
　この特性によって、ＣＩＳ－ＰＵＦでは１回の試行(１枚画像)で信頼度を得ることができる。そのため、既存の軟判定ファジー抽出器８４０とは違い、鍵の初期生成の際に必ずしも信頼度を付与した大きいヘルパーデータを作成する必要がなく、鍵の再生成時に、その都度信頼度を付与したＰＵＦレスポンスを用意するという方法をとることができる。
　さらに、信頼度を付与する分、硬判定ファジー抽出器８３０よりも高い訂正能力が期待できる。
　このように、本実施形態によれば、信頼度情報を得るためのレスポンスの複数測定とヘルパーデータへの信頼度付与が不要で、初期鍵生成時にファジー抽出器（Fuzzy Extractor）の保存デ－タが増大することを防止でき、秘匿性の高い固有のレスポンスデータを生成することが可能で、ひいては画像の改ざん、ねつ造を確実に防止することが可能となる。
　なお、上記の鍵生成部８２は、画素または読み出し回路４０のばらつき情報に基づいて固有鍵を生成する例について説明したが、異なるばらつき情報により生成した固有鍵同士の演算を行って最終的な固有鍵を得るように構成することも可能である。
　たとえば、次のように構成することも可能である。
　すなわち、鍵生成部８２は、たとえば、読み出し回路４０のＡＤＣ４１、アンプ（ＡＭＰ）４２、またはＳ／Ｈ回路４３のばらつき情報を用いて第１固有鍵を生成する第１機能と、読み出し回路４０のカラムメモリ４５のＳＲＡＭの出力を用いて第２固有鍵を生成する第２機能と、を含み、第１機能により生成された第１固有鍵と、第２機能により生成された第２固有鍵とを演算することにより最終的な固有鍵を生成するように構成することも可能である。
　この構成は、画素のばらつき情報に関しても同様に適用可能である。
　なお、一体化部８５は、一体化する鍵情報を用いて階層的に画像部分にマスクをする機能を含むように構成してもよい。
　また、一体化部８５は、一体化する鍵情報を用いて画像に電子透かしを入れる機能を含むように構成してもよい。
　なお、本実施形態において、固体撮像装置１０の各構成要素が同一パッケージ内に搭載されている構成を採用可能である。
　固体撮像装置（ＣＩＳ）１０とＩＳＰ(Image Signal Processor)を同一パッケージに封止したＳｉＰ (Silicon in Package)にて、鍵および識別データを生成する信号処理をパッケージ内部にて完結し、パッケージ外部に固有鍵データを出力することなく、識別データを生成可能な構成を採用可能である。
　また、イメージセンサと信号処理回路とを備えたＳｏＣ (System on Chip)において、鍵および識別データを生成する信号処理をチップ内部にて完結し、チップ外部に固有鍵データを出力することなく、識別データを生成可能な構成を採用可能である。
　また、本実施形態の固体撮像装置１０は、前述したように、通常の読出し駆動タイミングとは別に、リーク電流などを長時間蓄積するための駆動タイミングを備えるように構成可能である。また、アナログアンプ、デジタルアンプ、または、ＡＤＣのフルスケール電圧を縮小し、リーク電圧の蓄積電圧を強調して出力しても良い。また、複数行あるいは複数フレームのデータを平均化、または加算することで、ランダムノイズ成分を低減しても良い。
　また、読み出し回路４０の構成回路のばらつき情報ＣＦＬＣについて、情報取得部８１は、読み出し回路４０の構成回路のばらつき情報ＣＦＬＣとして、ＡＤＣのばらつき情報を採用することができる。
　また、情報取得部８１は、読み出し回路４０の構成回路のばらつき情報ＣＦＬＣとして、アンプ（ＡＭＰ、増幅器）のばらつき情報を採用することができる。
　また、情報取得部８１は、読み出し回路４０の構成回路のばらつき情報ＣＦＬＣとして、Ｓ／Ｈ回路のばらつき情報を採用することができる。
　また、情報取得部８１は、読み出し回路４０の構成回路のばらつき情報ＣＦＬＣとして、カラムメモリのＳＲＡＭの出力（ばらつき）情報を採用することができる。
　以上説明した固体撮像装置１０，１０Ａは、デジタルカメラやビデオカメラ、携帯端末、あるいは監視用カメラ、医療用内視鏡用カメラなどの電子機器に、撮像デバイスとして適用することができる。
　図２９は、本発明の実施形態に係る固体撮像装置が適用されるカメラシステムを搭載した電子機器の構成の一例を示す図である。
　本電子機器４００は、図２９に示すように、本実施形態に係る固体撮像装置１０，１０Ａが適用可能なＣＭＯＳイメージセンサ（ＩＭＧＳＮＳ）４１０を有する。
　さらに、電子機器４００は、このＣＭＯＳイメージセンサ４１０の画素領域に入射光を導く（被写体像を結像する）光学系（レンズ等）４２０を有する。
　電子機器４００は、ＣＭＯＳイメージセンサ４１０の出力信号を処理する信号処理回路(ＰＲＣ)４３０を有する。
　信号処理回路４３０は、ＣＭＯＳイメージセンサ４１０の出力信号に対して所定の信号処理を施す。
　信号処理回路４３０で処理された画像信号は、液晶ディスプレイ等からなるモニタに動画として映し出し、あるいはプリンタに出力することも可能であり、またメモリカード等の記録媒体に直接記録する等、種々の態様が可能である。
　上述したように、ＣＭＯＳイメージセンサ４１０として、前述した固体撮像装置１０，１０Ａを搭載することで、高性能、小型、低コストのカメラシステムを提供することが可能となる。
　そして、カメラの設置の要件に実装サイズ、接続可能ケーブル本数、ケーブル長さ、設置高さなどの制約がある用途に使われる、たとえば、監視用カメラ、医療用内視鏡用カメラなどの電子機器を実現することができる。

Claims (18)

  1. 　光電変換機能を有する複数の画素が行列状に配列された画素部と、
    　前記画素部から画素信号の読み出しを行う読み出し部と、
    　ファジー抽出器（Fuzzy Extractor）を含み、前記画素のばらつき情報および前記読み出し部のばらつき情報の少なくともいずれかに関連付けて固有鍵を含むレスポンスデータを生成するレスポスデータ生成部を、を有し、
    　前記レスポンスデータ生成部は、
    　　鍵再生成時に、初期に鍵を生成して得られたヘルパーデータと、鍵再生成時に得られるばらつき情報と、当該鍵再生成時のばらつき情報より予測した信頼度情報とを用いて固有鍵を生成する
    　固体撮像装置。
  2. 　前記ばらつき情報は、１ビット当たり２つの出力値が得られる複数ビットのデジタル値として取得され、
    　前記レスポンスデータ生成部は、
    　　前記ばらつき情報の２つの出力値を前記信頼度情報として利用する
    　請求項１記載の固体撮像装置。
  3. 　前記ばらつき情報の２つの出力値の差分値でビット反転し易い、ビット反転しにくい程度を予測可能であり、
    　前記レスポンスデータ生成部は、
    　　鍵再生成時に得られる前記ばらつき情報の２つの出力値の差分値から前記信頼度情報を予測する
    　請求項２記載の固体撮像装置。
  4. 　前記レスポンスデータ生成部は、
    　　鍵再生成時に得られる前記ばらつき情報の２つの出力値の第１の差と、前記出力値の平均同士の第２の差が一致すると仮定し、
    　　前記第１の差が大きいほど、前記２つの出力値分布が重なる面積は小さくビット反転の確率が小さく、前記第１の差が小さいほど、前記２つの出力値分布が重なる面積は大きくビット反転の確率が大きい、と想定して信頼度を設定する
    　請求項２記載の固体撮像装置。
  5. 　前記レスポンスデータ生成部は、
    　　前記第１の差から想定した２つの出力値分布が重なる面積が最大のとき信頼度を最低とし、重なる面積が小さくなるにつれて信頼度を最大に近づけて信頼度の設定を行う
    　請求項４記載の固体撮像装置。
  6. 　前記レスポンスデータ生成部は、
    　　前記第１の差から想定した２つの出力値分布が重なる面積が最小のとき信頼度を最大とし、重なる面積が大きくなるにつれて信頼度を最小に近づけて信頼度の設定を行う
    　請求項４記載の固体撮像装置。
  7. 　前記レスポンスデータ生成部は、
    　　鍵再生成時に得られる前記ばらつき情報の２つの出力値の第１の差が、前記出力値の平均同士の第２の差と異なり、値を取得するごとに値が変動し、得られた第１の差が前記第２の差よりも大きい場合と小さい場合が確率的に存在することを前提として、
    　　前記第１の差が前記第２の差からずれる割合を考慮して信頼度の設定を行う
    　請求項２記載の固体撮像装置。
  8. 　前記レスポンスデータ生成部は、
    　　前記第１の差が、第２の差±αとなることを想定し、当該第１の差が前記第２の差からずれる割合を考慮した信頼度設定を行う
    　請求項７記載の固体撮像装置。
  9. 　ファジー抽出器（Fuzzy Extractor）は、
    　　初期鍵生成時に取得したレスポンスとしてのばらつき情報に基づいて初期鍵およびヘルパーデータを生成する初期鍵生成部と、
    　　鍵再生成時に、初期に鍵を生成して得られたヘルパーデータと、鍵再生成時に得られるエラーを含むレスポンスとしてのばらつき情報と、当該鍵再生成時のばらつき情報より予測した信頼度情報とを用いて軟判定を行って固有鍵を生成する鍵再生成部と、を含む
    　請求項１記載の固体撮像装置。
  10. 　前記初期鍵生成部は、
    　　取得されたレスポンスとしてのばらつき情報Ｗをハッシュ（Hash）関数に通して得られたハッシュ値を初期鍵として出力する第１のハッシュ部と、
    　　前記取得されたばらつき情報Ｗと、乱数を用いて作成した誤り訂正符号の符号語Ｃとの排他的論理和（ＷｘｏｒＣ）をヘルパーデータとして出力する排他的論理和部と、を含む
    　請求項９記載の固体撮像装置。
  11. 　前記鍵再生成部は、
    　　鍵再生成時に得られるエラーを含むレスポンスとしてのばらつき情報より予測した信頼度情報Ｑを取得する信頼度情報取得部と、
    　　鍵再生成時に得られるエラーを含むレスポンスとしてのばらつき情報Ｗ（ｘ）Ｅと前記信頼度情報Ｑを乗算して第１のデータＷ（ｘ）Ｅ（ｘ）Ｑを取得する第１の乗算器と、
    　　前記ヘルパーデータＷ（ｘ）Ｃと前記信頼度情報Ｑを含む前記第１のデータとを乗算して前記誤り訂正符号の符号語Ｃにエラー成分Ｅと信頼度情報Ｑが乗算された第２のデータＣ（ｘ）Ｅ（ｘ）Ｑを取得する第２の乗算器と、
    　　前記第２のデータＣ（ｘ）Ｅ（ｘ）Ｑを、前記信頼度情報Ｑを利用した相関復号によって復号し、推定符号語Ｃ’を取得する誤り訂正部と、
    　　前記誤り訂正部による推定符号語Ｃ’と前記ヘルパーデータＷ（ｘ）Ｃを乗算して推定ばらつき情報Ｗ’を取得する第３の乗算器と、
    　　前記推定ばらつき情報Ｗ’をハッシュ（Hash）関数に通して得られたハッシュ値を再生成鍵として出力する第２のハッシュ部と、を含む
    　請求項９記載の固体撮像装置。
  12. 　前記誤り訂正部による推定符号語Ｃ’が初期鍵生成時の符号語Ｃと一致しているならば，再生成鍵は初期鍵と一致する
    　請求項１１記載の固体撮像装置。
  13. 　前記鍵再生成部は、
    　　鍵再生成時に得られるエラーを含むレスポンスとしてのばらつき情報Ｗ（ｘ）Ｅ、および前記ヘルパーデータＷ（ｘ）Ｃは、１／０のデータが－１／１のデータに変換して与えられ、
    　　前記第２のハッシュ部への入力前に－１／１のデータが１／０のデータに再変換される
    　請求項１１記載の固体撮像装置。
  14. 　前記画素は、
    　　蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、
    　　前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、
    　　前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンと、
    　　前記フローティングディフュージョンの電荷を電荷量に応じた利得をもって電圧信号に変換するソースフォロワ素子と、
    　　前記フローティングディフュージョンを所定電位にリセットするリセット素子と、を含む
    　請求項１記載の固体撮像装置。
  15. 　前記画素部は、
    　　一つの前記フローティングディフュージョン、一つの前記ソースフォロワ素子、および一つのリセット素子を複数の前記光電変換素子および前記転送素子で共有する画素共有構造を有する
    　請求項１４記載の固体撮像装置。
  16. 　画素アレイ端に画素出力電圧振幅を制限するクリップ回路が配置されている
    　請求項１４記載の固体撮像装置。
  17. 　光電変換機能を有する複数の画素が行列状に配列された画素部と、
    　前記画素部から画素信号の読み出しを行う読み出し部と、
    　を含む固体撮像装置の駆動方法であって、
    　前記画素のばらつき情報および前記読み出し部のばらつき情報の少なくともいずれかの情報を取得する情報取得ステップと、
    　ファジー抽出器（Fuzzy Extractor）を適用して、前記情報取得ステップで取得したばらつき情報に関連付けて固有鍵を含むレスポンスデータを生成するレスポスデータ生成ステップと、を含み、
    　前記レスポンスデータ生成ステップにおいて、
    　　鍵再生成時に、初期に鍵を生成して得られたヘルパーデータと、鍵再生成時に得られるばらつき情報と、当該鍵再生成時のばらつき情報より予測した信頼度情報とを用いて固有鍵を生成する
    　固体撮像装置の駆動方法。
  18. 　固体撮像装置と、
    　前記固体撮像装置に被写体像を結像する光学系と、を有し、
    　前記固体撮像装置は、
    　　光電変換機能を有する複数の画素が行列状に配列された画素部と、
    　　前記画素部から画素信号の読み出しを行う読み出し部と、
    　　ファジー抽出器（Fuzzy Extractor）を含み、前記画素のばらつき情報および前記読み出し部のばらつき情報の少なくともいずれかに関連付けて固有鍵を含むレスポンスデータを生成するレスポスデータ生成部を、を有し、
    　　前記レスポンスデータ生成部は、
    　　　鍵再生成時に、初期に鍵を生成して得られたヘルパーデータと、鍵再生成時に得られるばらつき情報と、当該鍵再生成時のばらつき情報より予測した信頼度情報とを用いて固有鍵を生成する
    　電子機器。
PCT/JP2019/001423 2018-01-22 2019-01-18 固体撮像装置、固体撮像装置の駆動方法、および電子機器 WO2019142898A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/963,166 US11637982B2 (en) 2018-01-22 2019-01-18 Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
CN201980009456.5A CN111630845B (zh) 2018-01-22 2019-01-18 固态摄像装置、固态摄像装置的驱动方法、以及电子设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018008400A JP7114833B2 (ja) 2018-01-22 2018-01-22 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP2018-008400 2018-01-22

Publications (1)

Publication Number Publication Date
WO2019142898A1 true WO2019142898A1 (ja) 2019-07-25

Family

ID=67301103

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/001423 WO2019142898A1 (ja) 2018-01-22 2019-01-18 固体撮像装置、固体撮像装置の駆動方法、および電子機器

Country Status (4)

Country Link
US (1) US11637982B2 (ja)
JP (1) JP7114833B2 (ja)
CN (1) CN111630845B (ja)
WO (1) WO2019142898A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3706359A1 (en) * 2019-03-05 2020-09-09 Brillnics Japan Inc. Generation of a physically unclonable function for a solid-state imaging device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7042025B2 (ja) * 2017-01-23 2022-03-25 ソニーセミコンダクタソリューションズ株式会社 情報処理装置、情報処理方法、及び記録媒体
EP3633534A1 (en) * 2018-10-04 2020-04-08 Thales Dis France SA A connected device adapted to measure at least a physical quantity
TW202044798A (zh) * 2019-01-30 2020-12-01 日商索尼股份有限公司 密碼化裝置、密碼化方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016167076A1 (ja) * 2015-04-16 2016-10-20 ブリルニクスインク 固体撮像装置、固体撮像装置の駆動方法、および電子機器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5251412B2 (ja) * 2008-10-09 2013-07-31 ソニー株式会社 固体撮像素子およびその駆動方法、並びにカメラシステム
JP5359315B2 (ja) * 2009-01-28 2013-12-04 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP5625284B2 (ja) * 2009-08-10 2014-11-19 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP5420114B2 (ja) * 2011-06-02 2014-02-19 三菱電機株式会社 鍵情報生成装置及び鍵情報生成方法
JP2013121027A (ja) * 2011-12-07 2013-06-17 Sony Corp 固体撮像素子およびその駆動方法、カメラシステム
WO2015148659A1 (en) * 2014-03-25 2015-10-01 Mai Kenneth Wei-An Methods for generating reliable responses in physical unclonable functions (pufs) and methods for designing strong pufs
JP2018011141A (ja) * 2016-07-12 2018-01-18 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
JP2018011272A (ja) * 2016-07-15 2018-01-18 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、及び、固体撮像素子の駆動方法、並びに、電子機器
EP3340215B1 (en) * 2016-12-23 2024-05-22 Secure-IC SAS System and method for generating secret information using a high reliability physically unclonable function

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016167076A1 (ja) * 2015-04-16 2016-10-20 ブリルニクスインク 固体撮像装置、固体撮像装置の駆動方法、および電子機器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ISHIKI, RYOTA ET AL.: "Error bit analysis of CIS-PUF and examination of countermeasure", PREPRINTS OF THE 2017 IEICE GENERAL CONFERENCE, 2017, pages S-22 - S-23 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3706359A1 (en) * 2019-03-05 2020-09-09 Brillnics Japan Inc. Generation of a physically unclonable function for a solid-state imaging device
US11336857B2 (en) 2019-03-05 2022-05-17 Brillnics Japan Inc. Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus

Also Published As

Publication number Publication date
US11637982B2 (en) 2023-04-25
CN111630845B (zh) 2022-06-14
JP2019129355A (ja) 2019-08-01
US20210127080A1 (en) 2021-04-29
CN111630845A (zh) 2020-09-04
JP7114833B2 (ja) 2022-08-09

Similar Documents

Publication Publication Date Title
JP7317297B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および電子機器
WO2019142898A1 (ja) 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP6606659B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP6853934B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP7031326B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP2019126012A (ja) 固体撮像装置及び固体撮像装置の情報処理方法
WO2019188411A1 (ja) 固体撮像装置、固体撮像装置の駆動方法、および電子機器
US6968072B1 (en) Image sensor with built-in steganographic and watermarking functions
US11604887B2 (en) Data protection method
KR20200071394A (ko) 다중 잡음 데이터 기반 암호키 생성 장치 및 방법
Kim et al. Biometrics for electronic eyes: System authentication with embedded CMOS image sensor
Okura et al. A dynamic soft-decision fuzzy extractor for a CMOS image sensor PUF
WO2020100704A1 (ja) カメラシステムおよびカメラシステムの駆動方法
US20240020787A1 (en) Imaging element, imaging method, imaging device, and image processing system
CN116783895A (zh) 摄像装置和摄像方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19740828

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19740828

Country of ref document: EP

Kind code of ref document: A1