WO2019076036A1 - 一种基于冗余以太网的安全计算机系统 - Google Patents

一种基于冗余以太网的安全计算机系统 Download PDF

Info

Publication number
WO2019076036A1
WO2019076036A1 PCT/CN2018/086115 CN2018086115W WO2019076036A1 WO 2019076036 A1 WO2019076036 A1 WO 2019076036A1 CN 2018086115 W CN2018086115 W CN 2018086115W WO 2019076036 A1 WO2019076036 A1 WO 2019076036A1
Authority
WO
WIPO (PCT)
Prior art keywords
board
intelligent computing
unit module
ethernet
cpu
Prior art date
Application number
PCT/CN2018/086115
Other languages
English (en)
French (fr)
Inventor
刘贞
王海龙
周炜
王一民
左林
郭薇薇
黄雅倩
孙超
刘晓冬
敖奇
叶峰
Original Assignee
北京全路通信信号研究设计院集团有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 北京全路通信信号研究设计院集团有限公司 filed Critical 北京全路通信信号研究设计院集团有限公司
Priority to RS20220404A priority Critical patent/RS63166B1/sr
Priority to HRP20220506TT priority patent/HRP20220506T1/hr
Priority to EP18869187.7A priority patent/EP3699764B1/en
Publication of WO2019076036A1 publication Critical patent/WO2019076036A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1608—Error detection by comparing the output signals of redundant hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G06F11/1633—Error detection by comparing the output of redundant processing systems using mutual exchange of the output between the redundant processing components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2007—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2035—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant without idle spare hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2043—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant where the redundant components share a common memory address space

Definitions

  • the present disclosure relates to a secure computer system based on redundant Ethernet, and belongs to the field of secure computer control.
  • the security computer is a computer-based, communication-based control system that embodies real-time control and security protection of the system. Therefore, the computing power and communication capacity of the system are particularly important.
  • the security computers used in the prior art generally have technical problems such as complicated hardware, low computing power, and small communication capacity. Therefore, there is a need for a secure computer system that has a simple hardware structure, high computing power, large communication capacity, and proper control of communication capacity.
  • the present disclosure provides a secure computer system based on redundant Ethernet.
  • a redundant Ethernet-based secure computer system comprising a first system and a second system, the first system comprising a first logical processing unit module and a first communication unit a module, the second system includes a second logic processing unit module and a second communication unit module;
  • the first logical processing unit module and the second logical processing unit module adopt a dual CPU symmetric redundancy architecture for implementing an in-system dual CPU data cross comparison function and an intersystem dual CPU data synchronization comparison function; the first communication unit The module and the second communication unit module are configured to implement data transmission and data analysis functions of the first logic processing unit module and the second logic processing unit module and the external signal system.
  • the beneficial effects produced by the technical solution of the present disclosure are: the hardware structure of the disclosure is simple, the computing capability is high, the communication capacity is large, and the communication capacity can be properly controlled, and the problem of safe computing and security control of the security computer is solved, and the utility model can be applied to the rail transit safety computer. Platform and other industry security computer platforms.
  • FIG. 1 is a schematic diagram of the overall structure of a secure computer system
  • FIG. 2 is a schematic diagram showing the internal hardware structure of a secure computer system
  • FIG. 3 is a schematic diagram of the internal software structure of the secure computer system.
  • the present disclosure provides a secure computer system based on redundant Ethernet.
  • the system is divided into a first system and a second system. In normal operation, only one system is in the main control. If the main system fails or is powered off, the system is upgraded to The main system and the dual system judge the master and backup system by means of communication.
  • the system includes a first system including a first logic processing unit module and a first communication unit module, and a second system including a second logic processing unit module and a second communication.
  • Unit module The first logic processing unit module and the second logic processing unit module adopt a dual CPU symmetric redundancy architecture, which is used to implement a dual CPU data cross comparison function and an intersystem dual CPU data synchronization comparison function.
  • the first communication unit module and the second communication unit module are configured to implement data transmission and data analysis functions of the first logic processing unit module and the second logic processing unit module and the external signal system.
  • the first logical processing unit module and the second logical processing unit module are connected by a redundant Ethernet, and the first logical processing unit module and the first communication unit module are connected by multiple Ethernet, and the second logic The processing unit module and the second communication unit module are connected by using multiple Ethernets to improve the communication capacity and data communication security functions of the system, and further improve the security and reliability of the system.
  • the first communication unit module and the second communication unit module respectively extend the multiple Ethernet ports to implement communication connection between the first system and the second system and various external devices.
  • the functions of logic operation, cross comparison, and data synchronous transmission of input and output data and process data are respectively implemented by setting an intelligent operation board in each logic processing unit module, and are respectively set in each communication unit module.
  • the intelligent computing board implements functions such as analysis and transmission of data.
  • the intelligent computing board is composed of a power module, a CPU minimum system module, an FPGA module, a PCIe clock module, an IO control module, a CFast card module, an Ethernet communication module, and a serial communication module.
  • the intelligent computing board includes a CPU module and an Ethernet communication module, which combines the CPU board and the Ethernet board into one, and adopts the same hardware design for the intelligent processing unit in the logic processing unit module and the communication unit module, for the entire system.
  • the hardware structure is simple, and the computing power of the system is improved.
  • the first logic processing unit module includes a first intelligent computing board A board and a first intelligent computing board B board, and the first system intelligent computing board A board is provided with a first system CPU1, and the first system intelligent computing board The first system CPU 2 is provided in the B board.
  • the first intelligent computing board A board and the first intelligent computing board B board are provided with multiple Ethernet ports.
  • the second logic processing unit module comprises a second intelligent computing board A board and a second intelligent computing board B board, and the second intelligent computing board A board is provided with a second system CPU1, and the second intelligent computing board B board A second system CPU 2 is provided.
  • the second intelligent computing board A board and the second intelligent computing board B board are provided with multiple Ethernet ports.
  • first intelligent computing board A board and the first intelligent computing board B board are connected by Ethernet
  • second intelligent computing board A board and the second intelligent computing board B board are connected by Ethernet, for realizing Dual CPU data cross comparison function in the system.
  • first system CPU 1 and the first system CPU 2 are connected via Ethernet, and the second system CPU 1 and the second system CPU 2 are connected via Ethernet to realize the cross comparison function of the in-system dual CPU data.
  • first intelligent computing board A board and the second intelligent computing board A board are connected by Ethernet
  • first intelligent computing board B board and the second intelligent computing board B board are connected by Ethernet, for realizing Inter-system dual CPU data synchronization comparison function.
  • first system CPU 1 and the second system CPU 1 are connected via Ethernet
  • first system CPU 2 and the second system CPU 2 are connected via Ethernet to realize a synchronous comparison function of the inter-system dual CPU data.
  • the first system CPU 3 is configured to receive data sent by the first system CPU 1 and the first system CPU 2, and forward the data to the external signal system through the multiple Ethernet ports.
  • the second communication unit module includes a second intelligent computing board C board, a second internal internal control switch, and a second internal maintenance switch, and a second system CPU3 is disposed in the second intelligent computing board C board.
  • the second intelligent computing board C board is provided with multiple Ethernet ports, which can respectively extend three pairs of independent Ethernet ports to realize the communication connection between the second system and various external devices. 3 pairs of independent Ethernet ports are physically completely independent, and can connect security and non-security systems according to product requirements to achieve system security and non-security isolation.
  • the second system CPU 3 is configured to receive data sent by the second system CPU 1 and the second system CPU 2, and forward the data to the external signal system through the multi-channel Ethernet port.
  • the first communication unit module further includes a first intelligent circuit board D board for externally selecting and expanding more multiple Ethernet ports, and the first intelligent computing board has the first set in the D board.
  • System CPU4 System CPU4.
  • the second communication unit module further includes a second system intelligent computing board D board for externally selecting and expanding more multiple Ethernet ports, and the second system intelligent computing board D board is provided with a second system CPU4.
  • first intelligent computing board D board and the second intelligent computing board D board can respectively extend three pairs of independent Ethernet ports to implement communication connection between the first system and the second system and various external devices. Improve the communication capabilities of the system. 3 pairs of independent Ethernet ports are physically completely independent, and can connect security and non-security systems according to product requirements to achieve system security and non-security isolation.
  • the first internal internal control switch and the second internal internal control switch are connected by multiple Ethernet networks for establishing multiple redundancy of the first logical processing unit module and the second logical processing unit module.
  • Channel communication connection In one embodiment, the first internal internal control switch and the second internal internal control switch are connected by multiple Ethernet networks for establishing multiple redundancy of the first logical processing unit module and the second logical processing unit module. Channel communication connection.
  • the first internal control switch of the first system is connected to the first intelligent computing board A board, the first intelligent computing board B board and the first intelligent computing board C board through the Ethernet, and is used to implement the first system CPU1. Communication between the first system CPU 2 and the first system CPU 3.
  • the second internal control switch is connected to the second intelligent computing board A board, the second intelligent computing board B board and the second intelligent computing board C board through the Ethernet, respectively, for implementing the second system CPU1, the second Communication between the CPU 2 and the second system CPU 3.
  • the first internal maintenance switch is respectively connected to the first intelligent computing board A board, the first intelligent computing board B board and the first intelligent computing board C board through the Ethernet, and is used to implement the first system CPU1.
  • the second internal maintenance switch is connected to the second intelligent computing board A board, the second intelligent computing board B board and the second intelligent computing board C board through Ethernet, and is used to implement the second system CPU1 and the second system.
  • the first internal maintenance switch and the second internal maintenance switch are connected to the external maintenance machine via Ethernet for implementing the communication functions of the first system, the second system, and the external maintenance machine.
  • first intelligent computing board D board and the first internal control switch and the first internal maintenance switch respectively establish a communication connection through the Ethernet;
  • the second intelligent computing board D board and the second internal control switch The second internal maintenance switch establishes a communication connection through the Ethernet respectively.
  • the first system CPU1, the first system CPU2, and the first system CPU3 each include an operating system layer and a device driver layer, and the Ethernet interface of the first intelligent computing board A board and the first system intelligent operation
  • the Ethernet port of the board B board and the Ethernet port of the first system intelligent computing board C board are respectively packaged and managed by the operating system layer and the device driver layer corresponding thereto.
  • the second system CPU1, the second system CPU2, and the second system CPU3 each include an operating system layer and a device driver layer, and an Ethernet port of the second intelligent computing board A board and an Ethernet of the second system intelligent computing board B board.
  • the Ethernet ports of the port and the second intelligent computing board C board are respectively packaged and managed by their corresponding operating system layer and device driver layer.
  • first system CPU1 and the first system CPU2, the second system CPU1, and the second system CPU2 are responsible for processing intra-system and inter-system communication class processes and logical operation class processes; the first system CPU3 and the second system
  • the CPU 3 is responsible for processing the communication class process and the external communication class process within the system.
  • the logical operation class process realizes the logical operation function of input and output data and process data, and the system double-CPU data cross comparison function and the inter-system dual CPU data synchronization comparison function, and the communication process in the system realizes the information communication function inside the system, and external
  • the communication class process implements the communication function between the internal and external signal systems of the system.
  • the communication process maintains an Ethernet communication link through an API provided by the operating system layer, and the logical operation class process interacts with the Ethernet communication class process by means of shared memory.
  • the logical operation class process is also used to perform functions such as security comparison, task management, and fault diagnosis.
  • the platform provides various functional interface APIs to the application, and the application software can perform various logical operations and secure communication functions based on this.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)
  • Safety Devices In Control Systems (AREA)

Abstract

一种基于冗余以太网的安全计算机系统，包括第一系统和第二系统，第一系统包括第一逻辑处理单元模块和第一通信单元模块，第二系统包括第二逻辑处理单元模块和第二通信单元模块；第一和第二逻辑处理单元模块采用双CPU对称冗余架构，用于实现系内双CPU数据交叉比较功能和系间双CPU数据同步比较功能；第一和第二通信单元模块用于实现第一逻辑处理单元模块和第二逻辑处理单元模块与外部信号系统的数据传输和数据分析功能。

Description

一种基于冗余以太网的安全计算机系统
本申请要求于2017年10月19日递交的中国专利申请第201710976625.5号的优先权，在此全文引用上述中国专利申请公开的内容以作为本申请的一部分。
技术领域
本公开涉及一种基于冗余以太网的安全计算机系统，属于安全计算机控制领域。
背景技术
随着轨道交通产业的飞速发展，基于二乘二取二的安全计算机系统以其良好的可靠性和安全性已经得到了越来越广泛的应用，安全计算机的主要技术优势体现在采用二乘二取二高可靠冗余系统架构、安全通讯以及故障安全原则等几个方面，同时，二取二的方式避免了单机本身数据计算的错误而导致的系统安全问题，满足铁路、轨道交通、电力、石化等领域高安全性要求。
安全计算机是以计算机、通信为基础的控制系统，其具体体现系统运行的实时控制和安全防护，因此，系统的计算能力、通信容量就显得尤为重要。然而，现有技术中所采用的安全计算机普遍存在硬件复杂、计算能力低、通信容量小等技术问题。因此，需要一种硬件结构简单、计算能力高、通信容量大且能适当控制通信容量的安全计算机系统。
发明内容
针对上述现有技术存在的技术缺陷，本公开提供一种基于冗余以太网的安全计算机系统。
本公开所采用的技术方案是：一种基于冗余以太网的安全计算机系统，所述系统包括第一系统和第二系统，所述第一系统包括第一逻辑处理单元模块和第一通信单元模块，所述第二系统包括第二逻辑处理单元模块和第二通信单元模块；
所述第一逻辑处理单元模块和第二逻辑处理单元模块采用双CPU 对称冗余架构，用于实现系内双CPU数据交叉比较功能和系间双CPU数据同步比较功能；所述第一通信单元模块和第二通信单元模块用于实现第一逻辑处理单元模块和第二逻辑处理单元模块与外部信号系统的数据传输和数据分析功能。
所述第一逻辑处理单元模块和第二逻辑处理单元模块通过冗余以太网进行连接；所述第一逻辑处理单元模块和第一通信单元模块通过多路以太网进行连接；所述第二逻辑处理单元模块和第二通信单元模块通过多路以太网进行连接；所述第一通信单元模块和第二通信单元模块分别对外扩展多路以太网口，用于实现第一系统、第二系统与多种外部设备的通信连接。
本公开技术方案所产生的有益效果是：本公开硬件结构简单、计算能力高、通信容量大且能适当控制通信容量，解决了安全计算机的安全计算和安全控制问题，可适用于轨道交通安全计算机平台和其他行业安全计算机平台。
附图说明
图1是安全计算机系统整体结构示意图；
图2是安全计算机系统内部硬件结构示意图；
图3是安全计算机系统内部软件结构示意图。
具体实施方式
为进一步描述本公开，下面结合附图和具体实施例对其作进一步说明。
本公开提供了一种基于冗余以太网的安全计算机系统，系统分为第一系统和第二系统，正常工作时只有一系在主控，如果主系故障或者掉电后，备系升为主系，双系通过通信方式进行主备系判断。
如图1、图2所示，系统包括第一系统和第二系统，第一系统包括第一逻辑处理单元模块和第一通信单元模块，第二系统包括第二逻辑处理单元模块和第二通信单元模块。第一逻辑处理单元模块和第二逻辑处理单元模块采用双CPU对称冗余架构，用于实现系内双CPU数据交叉比较功能和系间双CPU数据同步比较功能。第一通信单元模块和第二通信单元模块用于实现第一逻辑处理单元模块和第二逻辑处理单元模块与外部信号系统的数据传输和数据分析功能。
在一个实例例中，第一逻辑处理单元模块和第二逻辑处理单元模 块通过冗余以太网进行连接，第一逻辑处理单元模块和第一通信单元模块通过多路以太网进行连接，第二逻辑处理单元模块和第二通信单元模块通过多路以太网进行连接，用于提高系统的通信容量及数据通信安全功能，进一步提高系统的安全性和可靠性。
在一个实例例中，第一通信单元模块和第二通信单元模块分别对外扩展多路以太网口，用于实现第一系统、第二系统与多种外部设备的通信连接。
在一个实例例中，通过在每个逻辑处理单元模块分别设置智能运算板来实现对输入输出数据以及过程数据的逻辑运算、交叉比较及数据同步传输等功能，在每个通信单元模块中分别设置智能运算板来实现对数据的分析及传输等功能。智能运算板由电源模块、CPU最小系统模块、FPGA模块、PCIe时钟模块、IO控制模块、CFast卡模块、以太网通信模块、串口通信模块等模块组成。
智能运算板包含CPU模块及以太网通信模块，其将CPU板与以太网板合二为一，对逻辑处理单元模块和通信单元模块中的智能运算板均采用相同硬件设计，对于整个系统而言，硬件结构简单，同时提高了系统的计算能力。
进一步地，第一逻辑处理单元模块包括第一系智能运算板A板和第一系智能运算板B板，第一系智能运算板A板内设置有第一系CPU1，第一系智能运算板B板内设置有第一系CPU2。第一系智能运算板A板和第一系智能运算板B板上均设置有多路以太网口。
第二逻辑处理单元模块包括第二系智能运算板A板和第二系智能运算板B板，第二系智能运算板A板内设置有第二系CPU1，第二系智能运算板B板内设置有第二系CPU2。第二系智能运算板A板和第二系智能运算板B板上均设置有多路以太网口。
进一步地，第一系智能运算板A板与第一系智能运算板B板通过以太网连接，第二系智能运算板A板与第二系智能运算板B板通过以太网连接，用于实现系内双CPU数据交叉比较功能。
容易理解的，第一系CPU1与第一系CPU2通过以太网连接，第二系CPU1与第二系CPU2通过以太网连接，实现系内双CPU数据的交叉比较功能。
进一步地，第一系智能运算板A板与第二系智能运算板A板通过以太网连接，第一系智能运算板B板与第二系智能运算板B板通过以太网连接，用于实现系间双CPU数据同步比较功能。
容易理解的，第一系CPU1与第二系CPU1通过以太网连接，第一系CPU2与第二系CPU2通过以太网连接，实现系间双CPU数据的同步比较功能。
进一步地，所述第一通信单元模块包括第一系智能运算板C板、第一系内部主控交换机和第一系内部维护交换机，所述第一系智能运算板C板内设置第一系CPU3。所述第一系智能运算板C板上设置有多路以太网口，可分别对外扩展3对独立以太网口，用于实现第一系统与多种外部设备的通信连接。3对独立以太网口物理上完全独立，可以根据产品需要连接安全与非安全系统，实现系统的安全与非安全隔离。
进一步的，第一系CPU3用于接收第一系CPU1和第一系CPU2发送的数据，并将数据通过多路以太网口转发至外部信号系统。
第二通信单元模块包括第二系智能运算板C板、第二系内部主控交换机和第二系内部维护交换机，第二系智能运算板C板内设置第二系CPU3。第二系智能运算板C板上设置有多路以太网口，可分别对外扩展3对独立以太网口，用于实现第二系统与多种外部设备的通信连接。3对独立以太网口物理上完全独立，可以根据产品需要连接安全与非安全系统，实现系统的安全与非安全隔离。
进一步的，第二系CPU3用于接收第二系CPU1和第二系CPU2发送的数据，并将数据通过多路以太网口转发至外部信号系统。
在一个实施例中，第一通信单元模块还包括第一系智能运算板D板，用以对外选配扩展更多的多路以太网口，第一系智能运算板D板内设置有第一系CPU4。
第二通信单元模块还包括第二系智能运算板D板，用以对外选配扩展更多的多路以太网口，第二系智能运算板D板内设置有第二系CPU4。
进一步的，第一系智能运算板D板和第二系智能运算板D板可分别对外扩展3对独立以太网口，用于实现第一系统和第二系统与多种外部设备的通信连接，提高系统的通信能力。3对独立以太网口物理上完全独立，可以根据产品需要连接安全与非安全系统，实现系统的安全与非安全隔离。
在一个实施例中，第一系内部主控交换机与第二系内部主控交换机通过多路以太网进行连接，用于建立第一逻辑处理单元模块和第二逻辑处理单元模块的多路冗余通道通信连接。
进一步的，第一系内部主控交换机分别通过以太网与第一系智能运算板A板、第一系智能运算板B板和第一系智能运算板C板连接，用于实现第一系CPU1、第一系CPU2与第一系CPU3之间的通信。
第二系内部主控交换机分别通过以太网与第二系智能运算板A板、第二系智能运算板B板和第二系智能运算板C板连接，用于实现第二系CPU1、第二系CPU2与第二系CPU3之间的通信。
进一步的，第一系内部维护交换机分别通过以太网与第一系智能运算板A板、第一系智能运算板B板和第一系智能运算板C板连接，用于实现第一系CPU1、第一系CPU2、第一系CPU3与外部分维护机之间的通信功能。
第二系内部维护交换机分别通过以太网与第二系智能运算板A板、第二系智能运算板B板和第二系智能运算板C板连接，用于实现第二系CPU1、第二系CPU2、第二系CPU3与外部维护机之间的通信功能。
在一个实施例中，第一系内部维护交换机和第二系内部维护交换机通过以太网与外部维护机连接，用于实现第一系统、第二系统与外部维护机的通信功能。
进一步的，第一系智能运算板D板与第一系内部主控交换机、第一系内部维护交换机分别通过以太网建立通信连接；第二系智能运算板D板与第二系内部主控交换机、第二系内部维护交换机分别通过以太网建立通信连接。
如图3所示，第一系CPU1、第一系CPU2和第一系CPU3均包括操作系统层和设备驱动层，所述第一系智能运算板A板的以太网口、第一系智能运算板B板的以太网口和第一系智能运算板C板的以太网口分别通过与其对应的操作系统层和设备驱动层进行封装管理。
第二系CPU1、第二系CPU2和第二系CPU3均包括操作系统层和设备驱动层，所述第二系智能运算板A板的以太网口、第二系智能运算板B板的以太网口和第二系智能运算板C板的以太网口分别通过与其对应的操作系统层和设备驱动层进行封装管理。
进一步的，所述第一系CPU1和第一系CPU2、第二系CPU1和第二系CPU2负责处理系内和系间通信类进程以及逻辑运算类进程；所述第一系CPU3和第二系CPU3负责处理系统内通信类进程和对外通信类进程。其中，逻辑运算类进程实现输入输出数据以及过程数据的逻辑运算功能以及系内双CPU数据交叉比较功能和系间双CPU数据同步 比较功能，系统内通信类进程实现系统内部的信息通信功能，对外通信类进程实现系统内部与外部信号系统的通信功能。
进一步的，通信类进程通过操作系统层提供的API维护以太网通信链接，逻辑运算类进程通过共享内存的方式和以太网通信类进程进行交互。逻辑运算类进程还用于完成安全比较、任务管理、故障诊断等功能。此外，平台向应用提供各类功能接口API，应用软件基于此可完成各种逻辑运算与安全通信功能。
以上所述是本公开的优选实施方式，对于本领域的技术人员来说，在不脱离本公开原理的前提下还可以作出若干改进，这些改进也应视为本公开的保护范围。

Claims (17)

  1. 一种基于冗余以太网的安全计算机系统，其中：
    所述系统包括第一系统和第二系统，所述第一系统包括第一逻辑处理单元模块和第一通信单元模块，所述第二系统包括第二逻辑处理单元模块和第二通信单元模块；
    所述第一逻辑处理单元模块和第二逻辑处理单元模块采用双CPU对称冗余架构，用于实现系内双CPU数据交叉比较功能和系间双CPU数据同步比较功能；所述第一通信单元模块和第二通信单元模块用于实现第一逻辑处理单元模块和第二逻辑处理单元模块与外部信号系统的数据传输和数据分析功能。
  2. 根据权利要求1所述的安全计算机系统，其中：
    所述第一逻辑处理单元模块和第二逻辑处理单元模块通过冗余以太网进行连接；
    所述第一逻辑处理单元模块和第一通信单元模块通过多路以太网进行连接；
    所述第二逻辑处理单元模块和第二通信单元模块通过多路以太网进行连接；
    所述第一通信单元模块和第二通信单元模块分别对外扩展多路以太网口，用于实现第一系统、第二系统与多种外部设备的通信连接。
  3. 根据权利要求1或2所述的安全计算机系统，其中：
    所述第一逻辑处理单元模块包括第一系智能运算板A板和第一系智能运算板B板，所述第一系智能运算板A板内设置有第一系CPU1，所述第一系智能运算板B板内设置有第一系CPU2；所述第一系智能运算板A板和第一系智能运算板B板上均设置有多路以太网口；
    所述第二逻辑处理单元模块包括第二系智能运算板A板和第二系智能运算板B板，所述第二系智能运算板A板内设置有第二系CPU1，所述第二系智能运算板B板内设置有第二系CPU2；所述第二系智能运算板A板和第二系智能运算板B板上均设置有多路以太网口。
  4. 根据权利要求1-3任一所述的安全计算机系统，其中：
    所述第一系智能运算板A板与第一系智能运算板B板通过以太网连接，所述第二系智能运算板A板与第二系智能运算板B板通过以太网连接，用于实现系内双CPU数据交叉比较功能；
    所述第一系智能运算板A板与第二系智能运算板A板通过以太网 连接，所述第一系智能运算板B板与第二系智能运算板B板通过以太网连接，用于实现系间双CPU数据同步比较功能。
  5. 根据权利要求1-3任一所述的安全计算机系统，其中：
    所述第一通信单元模块包括第一系智能运算板C板、第一系内部主控交换机和第一系内部维护交换机，所述第一系智能运算板C板内设置第一系CPU3；所述第一系智能运算板C板上设置有多路以太网口；
    所述第二通信单元模块包括第二系智能运算板C板、第二系内部主控交换机和第二系内部维护交换机，所述第二系智能运算板C板内设置第二系CPU3；所述第二系智能运算板C板上设置有多路以太网口。
  6. 根据权利要求1-5任一所述的安全计算机系统，其中：
    所述第一系CPU3用于接收第一系CPU1和第一系CPU2发送的数据，并将数据通过多路以太网口转发至外部信号系统；
    所述第二系CPU3用于接收第二系CPU1和第二系CPU2发送的数据，并将数据通过多路以太网口转发至外部信号系统。
  7. 根据权利要求1-5任一所述的安全计算机系统，其中：
    所述第一系内部主控交换机与第二系内部主控交换机通过多路以太网进行连接，用于建立第一逻辑处理单元模块和第二逻辑处理单元模块的多路冗余通道通信连接。
  8. 根据权利要求1-7任一所述的安全计算机系统，其中：
    所述第一系内部主控交换机分别通过以太网与第一系智能运算板A板、第一系智能运算板B板和第一系智能运算板C板连接，用于实现第一系CPU1、第一系CPU2与第一系CPU3之间的通信；
    所述第二系内部主控交换机分别通过以太网与第二系智能运算板A板、第二系智能运算板B板和第二系智能运算板C板连接，用于实现第二系CPU1、第二系CPU2与第二系CPU3之间的通信。
  9. 根据权利要求1-5任一所述的安全计算机系统，其中：
    所述第一系内部维护交换机分别通过以太网与第一系智能运算板A板、第一系智能运算板B板和第一系智能运算板C板连接，用于实现第一系CPU1、第一系CPU2、第一系CPU3与外部分维护机之间的通信功能；
    所述第二系内部维护交换机分别通过以太网与第二系智能运算板A板、第二系智能运算板B板和第二系智能运算板C板连接，用于 实现第二系CPU1、第二系CPU2、第二系CPU3与外部维护机之间的通信功能。
  10. 根据权利要求1-9任一所述的安全计算机系统，其中：
    所述第一系内部维护交换机和第二系内部维护交换机通过以太网与外部维护机连接，用于实现第一系统、第二系统与外部维护机的通信功能。
  11. 根据权利要求1-10任一所述的安全计算机系统，其中：
    所述第一系智能运算板C板和第二系智能运算板C板可对外扩展多路以太网口，用于实现第一系统、第二系统与多种外部设备的通信连接。
  12. 根据权利要求1-11任一所述的安全计算机系统，其中：
    所述第一系智能运算板C板和第二系智能运算板C板可分别对外扩展3对独立以太网口。
  13. 根据权利要求1-12任一所述的安全计算机系统，其中：
    所述第一通信单元模块还包括第一系智能运算板D板，用以对外选配扩展多路以太网口；所述第一系智能运算板D板内设置有第一系CPU4；
    所述第二通信单元模块还包括第二系智能运算板D板，用以对外选配扩展多路以太网口；所述第二系智能运算板D板内设置有第二系CPU4。
  14. 根据权利要求1-13任一所述的安全计算机系统，其中：
    所述第一系智能运算板D板和第二系智能运算板D板可分别对外扩展3对独立以太网口，用于实现第一系统和第二系统与多种外部设备的通信连接。
  15. 根据权利要求1-14任一所述的安全计算机系统，其中：
    所述第一系智能运算板D板与第一系内部主控交换机、第一系内部维护交换机分别通过以太网建立通信连接；所述第二系智能运算板D板与第二系内部主控交换机、第二系内部维护交换机分别通过以太网建立通信连接。
  16. 根据权利要求1-15任一所述的安全计算机系统，其中：
    所述第一系CPU1、第一系CPU2和第一系CPU3均包括操作系统层和设备驱动层，所述第一系智能运算板A板的以太网口、第一系智能运算板B板的以太网口和第一系智能运算板C板的以太网口分别通过与其对应的操作系统层和设备驱动层进行封装管理；
    所述第二系CPU1、第二系CPU2和第二系CPU3均包括操作系统层和设备驱动层，所述第二系智能运算板A板的以太网口、第二系智能运算板B板的以太网口和第二系智能运算板C板的以太网口分别通过与其对应的操作系统层和设备驱动层进行封装管理。
  17. 根据权利要求1-16任一所述的安全计算机系统，其中：
    所述第一系CPU1和第一系CPU2、第二系CPU1和第二系CPU2负责处理系内和系间通信类进程以及逻辑运算类进程；所述第一系CPU3和第二系CPU3负责处理系统内通信类进程和对外通信类进程；
    所述逻辑运算类进程实现输入输出数据以及过程数据的逻辑运算功能以及系内双CPU数据交叉比较功能和系间双CPU数据同步比较功能；
    所述系统内通信类进程实现系统内部的信息通信功能；
    所述对外通信类进程实现系统内部与外部信号系统的通信功能。
PCT/CN2018/086115 2017-10-19 2018-05-09 一种基于冗余以太网的安全计算机系统 WO2019076036A1 (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
RS20220404A RS63166B1 (sr) 2017-10-19 2018-05-09 Siguran računarski sistem zasnovan na redundantnom eternetu
HRP20220506TT HRP20220506T1 (hr) 2017-10-19 2018-05-09 Redundantni sigurni računalni sustav temeljen na ethernetu
EP18869187.7A EP3699764B1 (en) 2017-10-19 2018-05-09 Redundant ethernet-based secure computer system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710976625.5A CN107967194B (zh) 2017-10-19 2017-10-19 一种基于冗余以太网的安全计算机系统
CN201710976625.5 2017-10-19

Publications (1)

Publication Number Publication Date
WO2019076036A1 true WO2019076036A1 (zh) 2019-04-25

Family

ID=61996733

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2018/086115 WO2019076036A1 (zh) 2017-10-19 2018-05-09 一种基于冗余以太网的安全计算机系统

Country Status (6)

Country Link
EP (1) EP3699764B1 (zh)
CN (1) CN107967194B (zh)
HR (1) HRP20220506T1 (zh)
HU (1) HUE058304T2 (zh)
RS (1) RS63166B1 (zh)
WO (1) WO2019076036A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110351174A (zh) * 2019-07-19 2019-10-18 北京交大思诺科技股份有限公司 一种模块冗余的安全计算机平台
CN113950168A (zh) * 2021-10-14 2022-01-18 成都锦城学院 一种高可靠性冗余备份4g/5g安全边缘计算网关
CN114640552A (zh) * 2022-03-25 2022-06-17 北京交大思诺科技股份有限公司 双模式lkj人机交互单元

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107967194B (zh) * 2017-10-19 2020-09-29 北京全路通信信号研究设计院集团有限公司 一种基于冗余以太网的安全计算机系统
CN110406563B (zh) * 2018-04-27 2024-06-21 比亚迪股份有限公司 计算机联锁系统及其切换控制方法、设备、存储介质
CN110376876B (zh) * 2019-07-19 2022-09-23 北京交大思诺科技股份有限公司 一种双系同步的安全计算机平台
CN110361979B (zh) * 2019-07-19 2022-08-16 北京交大思诺科技股份有限公司 一种铁路信号领域的安全计算机平台
DE102022129939A1 (de) * 2022-11-11 2024-05-16 Daimler Truck AG Redundante Prozessorarchitektur für sicherheitskritische Anwendungen

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011000977A (ja) * 2009-06-19 2011-01-06 Hitachi Ltd 入出力部一体型２重系ｃｐｕにおける入出力管理方式
CN102951182A (zh) * 2012-10-18 2013-03-06 上海亨钧科技有限公司 一种铁路专用安全计算机的工作方法
CN103176870A (zh) * 2013-03-21 2013-06-26 中国铁道科学研究院 一种多模式信息交互的冗余安全计算机平台
CN105068481A (zh) * 2015-08-10 2015-11-18 李士祥 二乘二取二安全冗余控制系统及其运行方法
CN105739299A (zh) * 2016-04-29 2016-07-06 固安信通信号技术股份有限公司 基于二乘二取二安全冗余系统的控制装置
CN107967194A (zh) * 2017-10-19 2018-04-27 北京全路通信信号研究设计院集团有限公司 一种基于冗余以太网的安全计算机系统

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5812822A (en) * 1995-12-19 1998-09-22 Selway; David W. Apparatus for coordinating clock oscillators in a fully redundant computer system
CN101694588B (zh) * 2009-10-14 2012-04-18 北京全路通信信号研究设计院有限公司 一种二乘二取二主备控制切换系统和方法
CN101710376B (zh) * 2009-12-18 2012-08-22 浙江大学 安全计算机3取2表决方法硬件平台
US9973447B2 (en) * 2015-07-23 2018-05-15 Honeywell International Inc. Built-in ethernet switch design for RTU redundant system
CN105159863A (zh) * 2015-09-09 2015-12-16 株洲南车时代电气股份有限公司 一种用于轨道交通的安全计算机平台
CN106484572A (zh) * 2016-12-09 2017-03-08 天津凌天科技有限公司 一种双冗余计算机系统
CN107054255A (zh) * 2017-05-03 2017-08-18 北京电子工程总体研究所 一种地面装备车辆的车载综合控制系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011000977A (ja) * 2009-06-19 2011-01-06 Hitachi Ltd 入出力部一体型２重系ｃｐｕにおける入出力管理方式
CN102951182A (zh) * 2012-10-18 2013-03-06 上海亨钧科技有限公司 一种铁路专用安全计算机的工作方法
CN103176870A (zh) * 2013-03-21 2013-06-26 中国铁道科学研究院 一种多模式信息交互的冗余安全计算机平台
CN105068481A (zh) * 2015-08-10 2015-11-18 李士祥 二乘二取二安全冗余控制系统及其运行方法
CN105739299A (zh) * 2016-04-29 2016-07-06 固安信通信号技术股份有限公司 基于二乘二取二安全冗余系统的控制装置
CN107967194A (zh) * 2017-10-19 2018-04-27 北京全路通信信号研究设计院集团有限公司 一种基于冗余以太网的安全计算机系统

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110351174A (zh) * 2019-07-19 2019-10-18 北京交大思诺科技股份有限公司 一种模块冗余的安全计算机平台
CN113950168A (zh) * 2021-10-14 2022-01-18 成都锦城学院 一种高可靠性冗余备份4g/5g安全边缘计算网关
CN114640552A (zh) * 2022-03-25 2022-06-17 北京交大思诺科技股份有限公司 双模式lkj人机交互单元
CN114640552B (zh) * 2022-03-25 2024-02-02 北京交大思诺科技股份有限公司 双模式lkj人机交互单元

Also Published As

Publication number Publication date
CN107967194A (zh) 2018-04-27
EP3699764A4 (en) 2020-12-23
CN107967194B (zh) 2020-09-29
EP3699764A1 (en) 2020-08-26
HRP20220506T1 (hr) 2022-06-24
EP3699764B1 (en) 2022-02-23
RS63166B1 (sr) 2022-05-31
HUE058304T2 (hu) 2022-07-28

Similar Documents

Publication Publication Date Title
WO2019076036A1 (zh) 一种基于冗余以太网的安全计算机系统
CN110361979B (zh) 一种铁路信号领域的安全计算机平台
CN105279133B (zh) 基于SoC在线重构的VPX并行DSP信号处理板卡
WO2017107665A1 (zh) 一种用于列车控制的安全计算机系统
RU2670941C9 (ru) Двухканальная архитектура с избыточными линиями связи ccdl
CN110351174A (zh) 一种模块冗余的安全计算机平台
CN201604665U (zh) 一种列控中心通信接口设备
CN101710376B (zh) 安全计算机3取2表决方法硬件平台
CN110376876A (zh) 一种双系同步的安全计算机平台
CN107450987A (zh) 一种高可用的异构服务器
WO2018113763A1 (zh) 基于轨道交通的计算机平台
CN107968775B (zh) 数据处理方法、装置、计算机设备及计算机可读存储介质
CN106713184A (zh) 一种双冗余数据交换装置
CN103929424A (zh) 软硬件结合的三取二安全数据处理与仲裁方法及其装置
CN106796575B (zh) 具有高操作确定性的片上系统
CN105681131A (zh) 主备系统及其并行输出方法
CN103885421A (zh) 一种标准总线控制器
CN105763488A (zh) 数据中心汇聚核心交换机及其背板
CN103678236A (zh) 一种基于vpx的多总线试验平台的设计方法
CN206610287U (zh) 一种基于时序控制的lpc主从切换控制系统
CN201369046Y (zh) 快速外部设备互联总线数据通信系统
CN105589768B (zh) 一种可自愈的容错计算机系统
US20200159631A1 (en) System and method for logic functional redundancy
CN110968540A (zh) 一种基于vpx双星型冗余高速背板
CN110554978A (zh) 一种采用通用i/o模块实现的安全计算机平台

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18869187

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2018869187

Country of ref document: EP

Effective date: 20200519