WO2019069359A1 - 半導体光集積素子 - Google Patents

半導体光集積素子 Download PDF

Info

Publication number
WO2019069359A1
WO2019069359A1 PCT/JP2017/035920 JP2017035920W WO2019069359A1 WO 2019069359 A1 WO2019069359 A1 WO 2019069359A1 JP 2017035920 W JP2017035920 W JP 2017035920W WO 2019069359 A1 WO2019069359 A1 WO 2019069359A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
photodiode
sectional
cutting
cross
Prior art date
Application number
PCT/JP2017/035920
Other languages
English (en)
French (fr)
Inventor
啓資 松本
佳道 森田
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to CN201780095438.4A priority Critical patent/CN111164475B/zh
Priority to JP2018512441A priority patent/JP6414365B1/ja
Priority to US16/614,345 priority patent/US11211768B2/en
Priority to PCT/JP2017/035920 priority patent/WO2019069359A1/ja
Publication of WO2019069359A1 publication Critical patent/WO2019069359A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0262—Photo-diodes, e.g. transceiver devices, bidirectional devices
    • H01S5/0264—Photo-diodes, e.g. transceiver devices, bidirectional devices for monitoring the laser-output
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0265—Intensity modulators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0268—Integrated waveguide grating router, e.g. emission of a multi-wavelength laser array is combined by a "dragon router"
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4286—Optical modules with optical power monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2206—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H01S5/2226—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties semiconductors with a specific doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/3235—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers

Definitions

  • the present invention relates to a semiconductor optical integrated device.
  • Patent Document 1 discloses a semiconductor laser in which a semiconductor laser portion and a modulator portion are provided along an optical waveguide.
  • An optical monitor unit is provided at a part of the optical waveguide.
  • the optical waveguide, the semiconductor laser, the modulator unit and the light monitoring unit are provided on a semiconductor substrate. Further, since the modulator unit, the light monitoring unit and the semiconductor laser unit are all configured for the same optical waveguide, the cathode is common.
  • the cathode electrode is provided on the back surface of the semiconductor substrate.
  • the cathode electrode which is a common terminal is a ground.
  • a photodiode When using a semiconductor laser as a light source of an optical communication system, a photodiode is generally required to monitor the light output of the semiconductor laser.
  • a semiconductor laser When a semiconductor laser is mounted on a module or the like, a photodiode of another chip may be disposed behind the semiconductor laser.
  • the use of another chip photodiode may increase the manufacturing cost and the number of steps due to assembly.
  • the space for arranging the photodiode may increase the module capacitance.
  • Patent Document 1 an example in which a photodiode is integrated on the same substrate as a semiconductor laser has been reported.
  • n-type InP is used as a semiconductor substrate.
  • the polarity of the electrode on the upper surface side of the photodiode which is the monitor portion is the anode.
  • the cathode is a ground
  • the voltage applied to the electrode on the upper surface side of the photodiode is negative.
  • a module configuration there is a case where it is desired to connect a positive polarity power source to the electrode on the upper surface side of the photodiode. In such a case, problems may occur in the configuration of Patent Document 1.
  • a structure is conceivable in which a photodiode is formed on a semi-insulating InP substrate, and the anode and the cathode of the photodiode are formed on the upper surface side of the photodiode.
  • the laser and the modulator integrated on the semi-insulating InP substrate are also provided with electrodes of both polarities on the top side. Therefore, there is a problem that the number of electrode terminals is increased as compared with the case of using a conductive substrate.
  • reverse bias may be applied to the photodiode and the laser. It may be necessary to electrically separate the photodiode and the laser in order to suppress the deterioration of the characteristics due to the reactive current generated at this time.
  • the present invention has been made to solve the above-described problems, and an object thereof is to obtain a semiconductor optical integrated device in which the degree of freedom of the polarity of the power supply connected to the photodiode is improved and the characteristics can be improved.
  • a semiconductor optical integrated device comprises a conductive substrate, a laser provided on the conductive substrate, a semi-insulating semiconductor layer provided on the conductive substrate, and the semi-insulating semiconductor layer. And a waveguide provided on the conductive substrate for guiding the output light of the laser to the photodiode, the anode of the photodiode, and the cathode of the photodiode Is extracted from the upper surface side of the photodiode, and the waveguide and the photodiode are separated by the semi-insulating semiconductor layer.
  • the conductive substrate and the photodiode are electrically separated by the semi-insulating semiconductor layer. Therefore, both the anode and the cathode can be extracted from the top surface side of the photodiode. Therefore, the degree of freedom of the polarity of the power supply connected to the photodiode is improved. Furthermore, the reactive current can be suppressed by the waveguide and the photodiode being separated by the semi-insulating semiconductor layer. Therefore, the characteristics can be improved.
  • FIG. 1 is a plan view of a semiconductor optical integrated device according to a first embodiment.
  • FIG. 2 is a cross-sectional view obtained by cutting the semiconductor optical integrated device of FIG. 1 along a straight line I-II.
  • FIG. 7 is a cross-sectional view obtained by cutting the semiconductor optical integrated device of FIG. 1 along a III-IV straight line.
  • FIG. 7 is a cross-sectional view obtained by cutting the semiconductor optical integrated device of FIG. 1 along a V-VI straight line.
  • FIG. 7 is a cross-sectional view obtained by cutting the semiconductor optical integrated device of FIG. 1 along a line VII-VIII.
  • FIG. 7 is a plan view illustrating the method of manufacturing the semiconductor integrated optical device according to the first embodiment.
  • FIG. 7 is a cross-sectional view obtained by cutting FIG.
  • FIG. 5 is a plan view showing the state in which the diffraction grating is formed in the first embodiment.
  • FIG. 9 is a cross-sectional view obtained by cutting FIG. 8 along a line I-II.
  • FIG. 5 is a plan view showing a state in which a cladding layer is formed in the first embodiment.
  • FIG. 11 is a cross-sectional view obtained by cutting FIG. 10 along a straight line I-II.
  • FIG. 7 is a plan view showing a state in which the semiconductor layer constituting the laser in Embodiment 1 is etched.
  • FIG. 13 is a cross-sectional view obtained by cutting FIG. 12 along a straight line I-II.
  • FIG. 5 is a plan view showing a state in which the semiconductor layer constituting the modulator in Embodiment 1 is grown.
  • FIG. 15 is a cross-sectional view obtained by cutting FIG. 14 along a straight line I-II.
  • FIG. 7 is a plan view showing a state in which the semiconductor layer constituting the modulator in Embodiment 1 is etched.
  • FIG. 17 is a cross-sectional view obtained by cutting FIG. 16 along a straight line I-II.
  • FIG. 17 is a cross-sectional view obtained by cutting FIG. 16 along a III-IV straight line.
  • FIG. 7 is a plan view showing a state in which the semiconductor layer forming the waveguide in Embodiment 1 is grown.
  • FIG. 20 is a cross-sectional view obtained by cutting FIG.
  • FIG. 19 is a straight line I-II.
  • FIG. 20 is a cross-sectional view obtained by cutting FIG. 19 along a III-IV straight line.
  • FIG. 7 is a plan view showing a state in which the semiconductor layer forming the waveguide in Embodiment 1 is etched.
  • FIG. 23 is a cross-sectional view obtained by cutting FIG. 22 along a straight line I-II.
  • FIG. 7 is a plan view showing a state in which the semiconductor layer and the semi-insulating semiconductor layer 50 that constitute the photodiode in Embodiment 1 are grown.
  • FIG. 25 is a cross-sectional view obtained by cutting FIG. 24 along a line I-II.
  • FIG. 7 is a plan view showing a state in which the semiconductor layer constituting the photodiode in Embodiment 1 is etched.
  • FIG. 27 is a cross-sectional view obtained by cutting FIG. 26 along a straight line I-II.
  • FIG. 27 is a cross-sectional view obtained by cutting FIG. 26 along a III-IV straight line.
  • FIG. 27 is a cross-sectional view obtained by cutting FIG. 26 along a V-VI straight line.
  • FIG. 6 is a plan view showing a state in which embedded growth has been performed in the first embodiment.
  • FIG. 31 is a cross-sectional view obtained by cutting FIG. 30 along a straight line I-II.
  • FIG. 31 is a cross-sectional view obtained by cutting FIG. 30 along a III-IV straight line.
  • FIG. 31 is a cross-sectional view obtained by cutting FIG. 30 along a V-VI straight line.
  • FIG. 7 is a plan view showing a state in which the contact layer is grown in the first embodiment.
  • FIG. 35 is a cross-sectional view obtained by cutting FIG. 34 along a straight line I-II.
  • FIG. 35 is a cross-sectional view obtained by cutting FIG. 34 along a III-IV straight line.
  • FIG. 35 is a cross-sectional view obtained by cutting FIG. 34 along a V-VI straight line.
  • FIG. 7 is a plan view showing a state in which the contact layer is etched in the first embodiment.
  • FIG. 39 is a cross-sectional view obtained by cutting FIG. 38 along a straight line I-II.
  • FIG. 39 is a cross-sectional view obtained by cutting FIG. 38 along a III-IV straight line.
  • FIG. 39 is a cross-sectional view obtained by cutting FIG. 38 along a V-VI straight line.
  • FIG. 6 is a plan view showing a state in which a mesa is formed in the first embodiment.
  • FIG. 42 is a cross-sectional view obtained by cutting FIG. 42 along a straight line I-II.
  • FIG. 42 is a cross-sectional view obtained by cutting FIG. 42 along a III-IV straight line.
  • FIG. 42 is a cross-sectional view obtained by cutting FIG. 42 along a V-VI straight line.
  • FIG. 42 is a cross-sectional view obtained by cutting FIG. 42 along a VII-VIII straight line.
  • FIG. 42 is a cross-sectional view obtained by cutting FIG. 42 along a VII-VIII straight line.
  • FIG. 10 is a plan view showing a state in which a contact hole is formed in a photodiode formation portion in Embodiment 1.
  • FIG. 47 is a cross-sectional view obtained by cutting FIG. 47 along a straight line I-II.
  • FIG. 47 is a cross-sectional view obtained by cutting FIG. 47 along a III-IV straight line.
  • FIG. 47 is a cross-sectional view obtained by cutting FIG. 47 along a V-VI straight line.
  • FIG. 47 is a cross-sectional view obtained by cutting FIG. 47 along a VII-VIII straight line.
  • FIG. 10 is a plan view showing a state in which an opening is formed in the insulating film in Embodiment 1;
  • FIG. 52 is a cross-sectional view obtained by cutting FIG.
  • FIG. 52 is a cross-sectional view obtained by cutting FIG. 52 along a straight line I-II.
  • FIG. 52 is a cross-sectional view obtained by cutting FIG. 52 along a III-IV straight line.
  • FIG. 52 is a cross-sectional view obtained by cutting FIG. 52 along a V-VI straight line.
  • FIG. 52 is a cross-sectional view obtained by cutting FIG. 52 along a VII-VIII straight line. It is a top view of the semiconductor optical integrated device concerning a comparative example.
  • FIG. 58 is a cross-sectional view obtained by cutting the semiconductor optical integrated device of FIG. 57 along the I-II straight line.
  • FIG. 58 is a cross-sectional view obtained by cutting the semiconductor optical integrated device of FIG. 57 along a III-IV straight line.
  • FIG. 58 is a cross-sectional view obtained by cutting the semiconductor optical integrated device of FIG. 57 along the V-VI straight line.
  • FIG. 58 is a cross-sectional view obtained by cutting the semiconductor optical integrated device of FIG. 57 along a VII-VIII straight line. It is a top view which shows the state to which the semiconductor layer which comprises a photodiode by the comparative example was grown.
  • FIG. 62 is a cross-sectional view obtained by cutting FIG. 62 along an I-II straight line. It is a top view which shows the state which etched the semiconductor layer which comprises a photodiode by a comparative example.
  • FIG. 65 is a cross-sectional view obtained by cutting FIG. 64 along a straight line I-II.
  • FIG. 65 is a cross-sectional view obtained by cutting FIG. 64 along a III-IV straight line.
  • FIG. 65 is a cross-sectional view obtained by cutting FIG. 64 along a V-VI straight line. It is a top view which shows the state which embedded growth was performed by the comparative example.
  • FIG. 68 is a cross-sectional view obtained by cutting FIG. 68 along a straight line I-II.
  • FIG. 68 is a cross-sectional view obtained by cutting FIG. 68 along a III-IV straight line.
  • FIG. 68 is a cross-sectional view obtained by cutting FIG. 68 along a V-VI straight line. It is a top view which shows the state to which the contact layer was grown by the comparative example.
  • FIG. 73 is a cross-sectional view obtained by cutting FIG. 72 along a straight line I-II.
  • FIG. 73 is a cross-sectional view obtained by cutting FIG. 72 along a III-IV straight line.
  • FIG. 73 is a cross-sectional view obtained by cutting FIG. 72 along a V-VI straight line. It is a top view which shows the state which etched the contact layer by the comparative example.
  • FIG. 76 is a cross-sectional view obtained by cutting FIG. 76 along an I-II straight line.
  • FIG. 76 is a cross-sectional view obtained by cutting FIG. 76 along a III-IV straight line.
  • FIG. 76 is a cross-sectional view obtained by cutting FIG. 76 along a V-VI straight line.
  • FIG. 80 is a cross-sectional view obtained by cutting FIG. 80 along a II-II straight line.
  • FIG. 80 is a cross-sectional view obtained by cutting FIG. 80 along a III-IV straight line.
  • FIG. 80 is a cross-sectional view obtained by cutting FIG. 80 along a V-VI straight line.
  • FIG. 80 is a cross-sectional view obtained by cutting FIG. 80 along a VII-VIII straight line.
  • FIG. 86 is a cross-sectional view obtained by cutting FIG. 85 along a straight line I-II.
  • FIG. 86 is a cross-sectional view obtained by cutting FIG. 85 along a III-IV straight line.
  • FIG. 85 is a cross-sectional view obtained by cutting FIG. 85 along a V-VI straight line.
  • FIG. 85 is a cross-sectional view obtained by cutting FIG. 85 along a VII-VIII straight line.
  • FIG. 7 is a plan view of a semiconductor optical integrated device according to a second embodiment.
  • FIG. 91 is a cross-sectional view obtained by cutting the semiconductor optical integrated device of FIG. 90 along the I-II straight line.
  • FIG. 91 is a cross-sectional view obtained by cutting the semiconductor optical integrated device of FIG. 90 along a III-IV straight line.
  • FIG. 91 is a cross-sectional view obtained by cutting the semiconductor optical integrated device of FIG.
  • FIG. 91 is a cross-sectional view obtained by cutting the semiconductor optical integrated device of FIG. 90 along a VII-VIII straight line.
  • FIG. 21 is a plan view showing a state in which the semiconductor layer and the semi-insulating semiconductor layer constituting the photodiode in Embodiment 2 are grown.
  • FIG. 95 is a cross-sectional view obtained by cutting FIG. 95 along a straight line I-II.
  • FIG. 21 is a plan view showing a state in which the semiconductor layer constituting the photodiode in Embodiment 2 is etched.
  • FIG. 98 is a cross-sectional view obtained by cutting FIG. 97 along a straight line I-II.
  • FIG. 98 is a cross-sectional view obtained by cutting FIG. 97 along a III-IV straight line.
  • FIG. 97 is a cross-sectional view obtained by cutting FIG. 97 along a V-VI straight line.
  • FIG. 16 is a plan view showing the state in which embedded growth has been performed in the second embodiment.
  • FIG. 101 is a cross-sectional view obtained by cutting FIG. 101 along a straight line I-II.
  • FIG. 101 is a cross-sectional view obtained by cutting FIG. 101 along a III-IV straight line.
  • FIG. 101 is a cross-sectional view obtained by cutting FIG. 101 along a V-VI straight line.
  • FIG. 16 is a plan view showing a state in which the contact layer is grown in the second embodiment.
  • FIG. 105 is a cross-sectional view obtained by cutting FIG. 105 along a straight line I-II.
  • FIG. 105 is a cross-sectional view obtained by cutting FIG. 105 along a III-IV straight line.
  • FIG. 105 is a cross-sectional view obtained by cutting FIG. 105 along a V-VI straight line.
  • FIG. 16 is a plan view showing a state in which the contact layer is etched in the second embodiment.
  • FIG. 109 is a cross-sectional view obtained by cutting FIG. 109 along a straight line I-II.
  • FIG. 109 is a cross-sectional view obtained by cutting FIG. 109 along a III-IV straight line.
  • FIG. 109 is a cross-sectional view obtained by cutting FIG.
  • FIG. 21 is a plan view showing a state in which a mesa is formed in a second embodiment.
  • FIG. 114 is a cross-sectional view obtained by cutting FIG. 113 along a straight line I-II.
  • FIG. 114 is a cross-sectional view obtained by cutting FIG. 113 along a III-IV straight line.
  • FIG. 114 is a cross-sectional view obtained by cutting FIG. 113 along a V-VI straight line.
  • FIG. 114 is a cross-sectional view obtained by cutting FIG. 113 along a VII-VIII straight line.
  • FIG. 21 is a plan view showing a state in which a contact hole is formed in a photodiode formation portion in Embodiment 2.
  • FIG. 21 is a plan view showing a state in which a contact hole is formed in a photodiode formation portion in Embodiment 2.
  • FIG. 21 is a plan view showing a state in which a contact hole is formed in a photodio
  • FIG. 118 is a cross-sectional view obtained by cutting FIG. 118 along a II-II straight line.
  • FIG. 118 is a cross-sectional view obtained by cutting FIG. 118 along a III-IV straight line.
  • FIG. 118 is a cross-sectional view obtained by cutting FIG. 118 along a V-VI straight line.
  • FIG. 118 is a cross-sectional view obtained by cutting FIG. 118 along a VII-VIII straight line.
  • FIG. 21 is a plan view showing a state in which an opening is formed in the insulating film in Embodiment 2;
  • FIG. 123 is a cross-sectional view obtained by cutting FIG. 123 along a straight line I-II.
  • FIG. 123 is a cross-sectional view obtained by cutting FIG.
  • FIG. 123 is a cross-sectional view obtained by cutting FIG. 123 along a V-VI straight line.
  • FIG. 123 is a cross-sectional view obtained by cutting FIG. 123 along a VII-VIII straight line.
  • FIG. 1 is a plan view of a semiconductor optical integrated device 100 according to the first embodiment.
  • the semiconductor optical integrated device 100 includes a conductive substrate.
  • a laser 10 is provided on the conductive substrate.
  • the laser 10 is a semiconductor laser.
  • the modulator 11 and the photodiode 12 are provided on the conductive substrate.
  • the laser 10, the modulator 11, and the photodiode 12 are integrated on the conductive substrate.
  • the conductive substrates are further provided with waveguides 13a, 13b and 13c.
  • the waveguide 13 a connects the output of the laser 10 and the input of the modulator 11.
  • the waveguide 13 b connects the output of the modulator 11 and the output of the semiconductor optical integrated device 100.
  • the waveguide 13 c is provided between the output of the laser 10 and the light receiving surface of the photodiode 12. The waveguide 13 c guides the output light of the laser 10 to the photodiode 12.
  • a directional coupler 14 is provided at the end of the waveguide 13 c on the laser 10 side.
  • the directional coupler 14 is formed by bringing the waveguide 13 cc close to the waveguide 13 a so that a part of the output light of the laser 10 can be taken out to the waveguide 13 c.
  • the distance between the directional coupler 14 and the waveguide 13a is several ⁇ m.
  • a groove 15 is provided around the laser 10, the modulator 11, the photodiode 12 and the waveguides 13a, 13b and 13c.
  • Electrodes 87 are provided on the upper surface side of the laser 10, the upper surface side of the modulator 11, and the upper surface side of the photodiode 12.
  • the electrode 87 is a contact electrode.
  • the portion of the electrode 87 provided on the upper surface side of the photodiode 12 is an anode 87 a and a cathode 87 b of the photodiode 12.
  • An insulating film 81 is provided on the top surface of the semiconductor optical integrated device 100 except for the electrode 87.
  • the shapes of the laser 10, the modulator 11, the photodiode 12 and the waveguides 13a, 13b and 13c provided below the insulating film 81 are shown for the sake of convenience.
  • FIG. 2 is a cross-sectional view obtained by cutting the semiconductor optical integrated device 100 of FIG. 1 along a straight line I-II.
  • FIG. 2 is a cross-sectional view of the laser 10.
  • the conductive substrate 21 is formed of, for example, conductive InP. In the present embodiment, the conductive substrate 21 is formed of n-InP.
  • An active layer 23 is provided on the conductive substrate 21.
  • a cladding layer 27 is provided on the active layer 23.
  • the cladding layer 27 is formed of p-InP. In FIG. 1, for convenience, some layers constituting the laser 10 are omitted.
  • Buried growth layers are provided on both sides of the active layer 23 and the cladding layer 27.
  • the buried growth layer includes a p-InP layer 61, an n-InP layer 62 provided on the p-InP layer 61, and a p-InP layer 63 provided on the n-InP layer 62.
  • a contact layer is provided on the cladding layer 27 and the p-InP layer 63.
  • the contact layer includes a cladding layer 71 and a p-InGaAs layer 72 provided on the cladding layer 71.
  • the cladding layer 71 is formed of p-InP.
  • Grooves 15 are provided on both sides of the laser 10.
  • the groove 15 is provided from the upper surface side of the laser 10 to the conductive substrate 21.
  • An insulating film 81 is provided on the upper surface of the contact layer.
  • the insulating film 81 extends along the groove 15.
  • the insulating film 81 is provided with an opening 84 for exposing the p-InGaAs layer 72.
  • An electrode 87 is provided on the insulating film 81. The electrode 87 fills the opening 84 and contacts the p-InGaAs layer 72.
  • the laser 10 has an electrode 90 on the back surface of the conductive substrate 21.
  • the back surface is the surface of the conductive substrate 21 opposite to the side where the photodiode 12 is provided.
  • FIG. 3 is a cross-sectional view obtained by cutting the semiconductor optical integrated device 100 of FIG. 1 along the III-IV straight line.
  • FIG. 3 is a cross-sectional view of the modulator 11.
  • a modulator absorbing layer 29 is provided on the conductive substrate 21.
  • a cladding layer 30 is provided on the modulator absorption layer 29.
  • the cladding layer 30 is formed of p-InP. Similar to the laser 10, buried growth layers are provided on both sides of the modulator absorption layer 29 and the cladding layer 30.
  • a contact layer is provided on the cladding layer 30 and the p-InP layer 63.
  • Grooves 15 are provided on both sides of the modulator 11.
  • the groove 15 is provided from the upper surface side of the modulator 11 to the conductive substrate 21.
  • An insulating film 81 is provided on the upper surface of the contact layer.
  • the insulating film 81 extends along the groove 15.
  • the insulating film 81 is provided with an opening 85 for exposing the p-InGaAs layer 72.
  • An electrode 87 is provided on the insulating film 81. The electrode 87 fills the opening 85 and is in contact with the p-InGaAs layer 72.
  • FIG. 4 is a cross-sectional view obtained by cutting the semiconductor optical integrated device 100 of FIG. 1 along the V-VI straight line.
  • FIG. 4 is a cross-sectional view of the photodiode 12.
  • a semi-insulating semiconductor layer 50 is provided on the conductive substrate 21.
  • the photodiode 12 is provided on the semi-insulating semiconductor layer 50.
  • the semi-insulating semiconductor layer 50 is formed of, for example, InP doped with Fe.
  • the semi-insulating semiconductor layer 50 has higher resistance than InP because Fe captures electrons.
  • the semi-insulating semiconductor layer 50 may be formed of Ru or InP doped with Ti. In this case, the semi-insulating semiconductor layer 50 has a high resistance because Ru or Ti captures holes.
  • a contact layer 51 is provided on the semi-insulating semiconductor layer 50.
  • the contact layer 51 is formed of n-InGaAsP.
  • a cladding layer 52 is provided on the contact layer 51.
  • the cladding layer 52 is formed of n-InP.
  • a light absorbing layer 53 is provided on the cladding layer 52.
  • the light absorption layer 53 is formed of i-InGaAsP.
  • a cladding layer 54 is provided on the light absorption layer 53.
  • the cladding layer 54 is formed of p-InP.
  • the photodiode 12 has an n-InP cladding layer, an i-InGaAsP light absorbing layer, and a p-InP cladding layer in order from the conductive substrate 21 side.
  • a contact layer is provided on the cladding layer 54.
  • the contact layer includes a cladding layer 71 and a p-InGaAs layer 72 provided on the cladding layer 71.
  • a contact hole 80 extending from the upper surface of the cladding layer 71 to the contact layer 51 is formed. The contact layer 51 is exposed by the contact hole 80.
  • Grooves 15 are provided on both sides of the photodiode 12.
  • the groove 15 extends from the upper surface side of the photodiode 12 to the conductive substrate 21.
  • An insulating film 81 is provided on the upper surfaces of the cladding layer 71 and the p-InGaAs layer 72.
  • the insulating film 81 extends along the groove 15 and the contact hole 80.
  • the insulating film 81 is provided with an opening 83 for exposing the p-InGaAs layer 72.
  • the insulating film 81 is provided with an opening 82 for exposing the contact layer 51.
  • An anode 87 a and a cathode 87 b are provided on the insulating film 81.
  • the anode 87 a fills the opening 83 and contacts the p-InGaAs layer 72.
  • the cathode 87 b fills the opening 82 and contacts the contact layer 51.
  • the anode 87 a of the photodiode 12 and the cathode 87 b of the photodiode 12 are drawn out from the upper surface side of the photodiode 12.
  • the upper surface of the photodiode 12 is the surface opposite to the side in contact with the semi-insulating semiconductor layer 50 of the photodiode 12.
  • FIG. 5 is a cross-sectional view obtained by cutting the semiconductor optical integrated device 100 of FIG. 1 along the line VII-VIII.
  • FIG. 5 is a cross-sectional view of a connection portion between the photodiode 12 and the waveguide 13c.
  • the waveguide 13 c is provided on the conductive substrate 21.
  • the transparent waveguide layer 41 is provided on the conductive substrate 21.
  • the transparent waveguide layer 41 is formed of i-InGaAsP.
  • a cladding layer 42 is provided on the transparent waveguide layer 41.
  • the cladding layer 42 is formed of p-InP.
  • the structure of the waveguides 13a and 13b is the same as that of the waveguide 13c.
  • the semi-insulating semiconductor layer 50, the contact layer 51 and the cladding layer 52 extend along the end face 43 of the waveguide 13c.
  • the end face 43 is an exit end face of the waveguide 13 c and faces the light receiving surface 19 of the photodiode 12.
  • the semi-insulating semiconductor layer 50 is continuously formed from the upper surface of the conductive substrate 21 to the end surface 43.
  • the waveguide 13 c and the photodiode 12 are separated by the semi-insulating semiconductor layer 50.
  • the semi-insulating semiconductor layer 50 is semi-insulating, and electrically separates the waveguide 13 c and the photodiode 12. Furthermore, the semi-insulating semiconductor layer 50 transmits the output light of the laser 10 to the photodiode 12.
  • a cladding layer 71 is provided on the cladding layer 42 and the cladding layer 54.
  • An insulating film 81 is provided on the cladding layer 71.
  • the output light emitted from the laser 10 is guided to the modulator 11 by the waveguide 13a. Further, a part of the output light of the laser 10 is branched by the directional coupler 14 and guided to the photodiode 12 by the waveguide 13 c. By bringing the waveguide 13c close to the waveguide 13a, light is gradually coupled, and a part of output light can be extracted to the waveguide 13c. As a result, the output light of the laser 10 is monitored by the photodiode 12. The output light of the laser 10 is all input to the modulator 11 when the photodiode 12 is not integrated.
  • the amount of absorption of light is changed by the electric field applied in the reverse direction to MQW (Multi Quantum Well).
  • MQW Multi Quantum Well
  • the output light is transmitted through the modulator 11.
  • an electric field is applied to the modulator 11, the output light does not pass through the modulator 11. Thereby, the output light of the laser 10 can be modulated.
  • the output light from the modulator 11 is guided to the output of the semiconductor optical integrated device 100 by the waveguide 13 b.
  • the light guided to the photodiode 12 is absorbed by the light absorption layer 53.
  • photocurrent flows in the circuit connected to the photodiode 12.
  • a voltage is applied to the photodiode 12 in the opposite direction to the laser 10.
  • the amount of photocurrent is detected as the amount of light received by the photodiode 12.
  • the semiconductor optical integrated device 100 the amount of photocurrent of the photodiode 12 when the target light output can be obtained is examined. By adjusting the injection current to the laser 10 so that the amount of photocurrent is obtained, the light output can be maintained to coincide with the target value.
  • the semiconductor optical integrated device 100 is used, for example, as a light source in an optical communication system.
  • FIG. 6 is a plan view for explaining the method of manufacturing the semiconductor optical integrated device 100 of the first embodiment.
  • FIG. 7 is a cross-sectional view obtained by cutting FIG. 6 along a line I-II.
  • an active layer is formed.
  • the cladding layer 22, the active layer 23, the cladding layer 24, the diffraction grating layer 25, and the cap layer 26 are formed on the conductive substrate 21 in this order from the bottom.
  • the cladding layer 22 is formed of n-InP.
  • the cladding layer 24 is formed of p-InP.
  • the cap layer 26 is formed of p-InP.
  • the cladding layer 22, the active layer 23, the cladding layer 24, the diffraction grating layer 25, and the cap layer 26 are provided on the entire top surface of the conductive substrate 21.
  • the cladding layer 22, the active layer 23, the cladding layer 24, the diffraction grating layer 25, and the cap layer 26 are formed by crystal growth.
  • FIG. 8 is a plan view showing the state in which the diffraction grating is formed in the first embodiment.
  • FIG. 9 is a cross-sectional view obtained by cutting FIG. 8 along the line I-II.
  • the diffraction grating is formed by periodically etching the diffraction grating layer 25 and the cap layer 26.
  • FIG. 10 is a plan view showing a state in which the cladding layer 27 is formed in the first embodiment.
  • FIG. 11 is a cross-sectional view obtained by cutting FIG. 10 along the line I-II.
  • the cladding layer 27 is provided on the cap layer 26.
  • the cladding layer 27 is formed by crystal growth.
  • the cladding layer 27 embeds the diffraction grating layer 25.
  • the cladding layer 27 covers the side and top surfaces of the cap layer 26.
  • the position of the diffraction grating layer 25 is indicated by a broken line for the sake of convenience.
  • FIG. 12 is a plan view showing a state in which the semiconductor layer constituting the laser 10 in the first embodiment is etched.
  • FIG. 13 is a cross-sectional view obtained by cutting FIG. 12 along a straight line I-II.
  • the insulating film 28 is formed on the cladding layer 27.
  • the insulating film 28 is provided on the laser forming portion 10a.
  • the laser forming portion 10 a indicates a region on the conductive substrate 21 in which the laser 10 is formed.
  • the active layer 23, the cladding layer 24, the diffraction grating layer 25, the cap layer 26, and the cladding layer 27 are etched using the insulating film 28 as a mask. Thereby, the semiconductor layers other than the laser forming portion 10a are etched.
  • the cap layer 26 may be omitted for convenience.
  • FIG. 14 is a plan view showing a state in which the semiconductor layer constituting the modulator 11 in Embodiment 1 is grown.
  • FIG. 15 is a cross-sectional view obtained by cutting FIG. 14 along a line I-II.
  • the modulator absorption layer 29 and the cladding layer 30 are formed on the cladding layer 22 in this order from the bottom.
  • the modulator absorption layer 29 and the cladding layer 30 are formed by selective growth using the insulating film 28 as a mask.
  • the modulator absorption layer 29 and the cladding layer 30 are formed to surround the laser forming portion 10a.
  • FIG. 16 is a plan view showing a state in which the semiconductor layer constituting the modulator 11 in the first embodiment is etched.
  • FIG. 17 is a cross-sectional view obtained by cutting FIG. 16 along a line I-II.
  • FIG. 18 is a cross-sectional view obtained by cutting FIG. 16 along a III-IV straight line.
  • the insulating film 28 a is formed on the cladding layer 27 and the cladding layer 30.
  • the insulating film 28a is provided on the laser forming portion 10a and on the modulator forming portion 11a.
  • the modulator forming portion 11 a indicates a region where the modulator 11 is formed on the conductive substrate 21.
  • the modulator absorption layer 29 and the cladding layer 30 are etched using the insulating film 28a as a mask.
  • the semiconductor layers other than the laser forming portion 10a and the modulator forming portion 11a are etched.
  • the diffraction grating layer 25, the cladding layer 24, and the cladding layer 22 may be omitted for convenience.
  • FIG. 19 is a plan view showing a state in which the semiconductor layers constituting the waveguides 13a, 13b and 13c in the first embodiment are grown.
  • FIG. 20 is a cross-sectional view obtained by cutting FIG. 19 along the line I-II.
  • FIG. 21 is a cross-sectional view obtained by cutting FIG. 19 along a III-IV straight line.
  • the transparent waveguide layer 41 and the cladding layer 42 are formed by selective growth using the insulating film 28 a as a mask.
  • the transparent waveguide layer 41 and the cladding layer 42 are formed to surround the laser forming portion 10 a and the modulator forming portion 11 a.
  • FIG. 22 is a plan view showing a state in which the semiconductor layers constituting the waveguides 13a, 13b and 13c in the first embodiment are etched.
  • FIG. 23 is a cross-sectional view obtained by cutting FIG. 22 along the line I-II.
  • the insulating film 28 b is formed on the cladding layers 27, 30, 42.
  • the insulating film 28b is provided in a region where the laser forming portion 10a, the modulator forming portion 11a, and the waveguides 13a, 13b, and 13c are formed.
  • the transparent waveguide layer 41 and the cladding layer 42 are etched using the insulating film 28b as a mask.
  • FIG. 24 is a plan view showing a state in which the semiconductor layer constituting the photodiode 12 and the semi-insulating semiconductor layer 50 are grown in the first embodiment.
  • FIG. 25 is a cross-sectional view obtained by cutting FIG. 24 along the line I-II.
  • the semi-insulating semiconductor layer 50, the contact layer 51, the cladding layer 52, the light absorption layer 53 and the cladding layer 54 are formed by selective growth using the insulating film 28b as a mask.
  • the semi-insulating semiconductor layer 50, the contact layer 51, the cladding layer 52, the light absorbing layer 53, and the cladding layer 54 are formed to surround the portion covered with the insulating film 28b.
  • the semi-insulating semiconductor layer 50 is formed not only on the upper surface of the conductive substrate 21 but also on the side surface formed by etching the semiconductor layer constituting the waveguide 13c.
  • the side surface formed by the etching of the semiconductor layer constituting the waveguide 13 c includes the end surface 43. Since the semi-insulating semiconductor layer 50, the contact layer 51, and the cladding layer 52 are also provided on the side surface of the waveguide 13c, they are exposed on the surface of the semiconductor layer constituting the photodiode 12. In FIG. 24, for convenience, portions exposed to the surfaces of the semi-insulating semiconductor layer 50, the contact layer 51, and the cladding layer 52 are omitted.
  • FIG. 26 is a plan view showing a state in which the semiconductor layer constituting the photodiode 12 in Embodiment 1 is etched.
  • FIG. 27 is a cross-sectional view obtained by cutting FIG. 26 along a line I-II.
  • FIG. 28 is a cross-sectional view obtained by cutting FIG. 26 along a III-IV straight line.
  • FIG. 29 is a cross-sectional view obtained by cutting FIG. 26 along the V-VI straight line.
  • the insulating film 28 c is formed on the cladding layers 27, 30, 42, 54.
  • the insulating film 28c is provided in the laser formation portion 10a, the modulator formation portion 11a, the regions for forming the waveguides 13a, 13b, 13c, and the photodiode formation portion 12a.
  • the photodiode forming portion 12 a indicates a region where the photodiode 12 is formed on the conductive substrate 21.
  • dry etching is performed halfway through the semi-insulating semiconductor layer 50 using the insulating film 28c as a mask.
  • waveguides 13a, 13b and 13c of a ridge structure are formed.
  • the directional coupler 14 is formed between the laser forming portion 10a and the modulator forming portion 11a.
  • the directional coupler 14 is a part of the waveguide 13c.
  • FIG. 30 is a plan view showing the state in which the embedded growth is performed in the first embodiment.
  • FIG. 31 is a cross-sectional view obtained by cutting FIG. 30 along a line I-II.
  • FIG. 32 is a cross-sectional view obtained by cutting FIG. 30 along a III-IV straight line.
  • FIG. 33 is a cross-sectional view obtained by cutting FIG. 30 along the V-VI straight line.
  • a buried growth layer composed of the p-InP layer 61, the n-InP layer 62, and the p-InP layer 63 is formed.
  • the buried growth layer is provided to surround the laser forming unit 10a, the modulator forming unit 11a, the waveguides 13a, 13b and 13c, and the photodiode forming unit 12a.
  • the side surfaces of the waveguides 13a, 13b, 13c are covered with the buried growth layer.
  • the side surfaces of the semiconductor layer forming the laser 10, the semiconductor layer forming the modulator 11, and the semiconductor layer forming the photodiode 12 are covered with the buried growth layer.
  • the buried growth layer is formed by buried growth.
  • FIG. 34 is a plan view showing the state in which the contact layer is grown in the first embodiment.
  • FIG. 35 is a cross-sectional view obtained by cutting FIG. 34 along a line I-II.
  • FIG. 36 is a cross-sectional view obtained by cutting FIG. 34 along a III-IV straight line.
  • FIG. 37 is a cross-sectional view obtained by cutting FIG. 34 along the V-VI straight line.
  • the insulating film 28c is removed.
  • a contact layer is crystal-grown on the entire surface of the conductive substrate 21.
  • FIG. 34 the positions of the laser forming unit 10a, the modulator forming unit 11a, the waveguides 13a, 13b and 13c, and the photodiode forming unit 12a are shown for the sake of convenience.
  • FIG. 38 is a plan view showing a state in which the contact layer is etched in the first embodiment.
  • FIG. 39 is a cross-sectional view obtained by cutting FIG. 38 along a line I-II.
  • FIG. 40 is a cross-sectional view obtained by cutting FIG. 38 along a III-IV straight line.
  • FIG. 41 is a cross-sectional view obtained by cutting FIG. 38 along the V-VI straight line.
  • the p-InGaAs layer 72 is etched so as to leave a portion of the p-InGaAs layer 72 disposed immediately below the electrode. As a result, the p-InGaAs layer 72 is left on the laser forming portion 10a, the modulator forming portion 10b and the photodiode forming portion 12a.
  • the p-InGaAs layer 72 on the photodiode forming portion 12a is provided at a position corresponding to the anode 87a.
  • FIG. 38 the positions of the laser forming unit 10a, the modulator forming unit 11a, the photodiode forming unit 12a, and the waveguides 13a, 13b, and 13c are illustrated for the sake of convenience.
  • FIG. 42 is a plan view showing the state in which the mesa is formed in the first embodiment.
  • FIG. 43 is a cross-sectional view obtained by cutting FIG. 42 along a line I-II.
  • FIG. 44 is a cross-sectional view obtained by cutting FIG. 42 along a III-IV straight line.
  • FIG. 45 is a cross-sectional view obtained by cutting FIG. 42 along the V-VI straight line.
  • FIG. 46 is a cross-sectional view obtained by cutting FIG. 42 along line VII-VIII.
  • the grooves 15 are formed on both sides of the laser forming portion 10a, on both sides of the modulator forming portion 11a, and on both sides of the waveguides 13a, 13b and 13c. Further, the groove 15 is formed so as to surround the photodiode forming portion 12 a except for the connection portion with the waveguide 13 c.
  • the grooves 15 are formed by etching. The etching is performed to a depth where the semi-insulating semiconductor layer 50 is removed. Thus, a mesa structure is formed in the laser forming unit 10a, the modulator forming unit 11a, the waveguides 13a, 13b, and 13c, and the photodiode forming unit 12a.
  • FIG. 47 is a plan view showing a state in which the contact hole 80 is formed in the photodiode forming portion 12a in the first embodiment.
  • FIG. 48 is a cross-sectional view obtained by cutting FIG. 47 along line I-II.
  • FIG. 49 is a cross-sectional view obtained by cutting FIG. 47 along a III-IV straight line.
  • FIG. 50 is a cross-sectional view obtained by cutting FIG. 47 along the V-VI straight line.
  • FIG. 51 is a cross-sectional view obtained by cutting FIG. 47 along line VII-VIII.
  • the contact hole 80 is provided next to the p-InGaAs layer 72 of the photodiode forming portion 12a.
  • the contact hole 80 extends in parallel with the p-InGaAs layer 72.
  • the longitudinal direction in plan view of the contact hole 80 and the p-InGaAs layer 72 of the photodiode forming portion 12 a extends in the incident direction of light to the photodiode 12.
  • the contact hole 80 is provided to form an n-type electrode which becomes the cathode 87 b of the photodiode 12.
  • the contact hole 80 is formed to a depth reaching the contact layer 51 from the upper surface of the cladding layer 71.
  • the insulating film 81 is formed on the entire surface of the conductive substrate 21.
  • the insulating film 81 covers the side and bottom of the groove 15 and the side and bottom of the contact hole 80.
  • FIG. 52 is a plan view showing a state in which the openings 82 to 85 are formed in the insulating film 81 in the first embodiment.
  • FIG. 53 is a cross-sectional view obtained by cutting FIG. 52 along a line I-II.
  • FIG. 54 is a cross-sectional view obtained by cutting FIG. 52 along a III-IV straight line.
  • FIG. 55 is a cross-sectional view obtained by cutting FIG. 52 along the V-VI straight line.
  • FIG. 56 is a cross-sectional view obtained by cutting FIG. 52 along the line VII-VIII.
  • the openings 82 to 85 are formed at positions corresponding to the positions directly below the electrode 87.
  • the opening 82 is formed to expose the contact layer 51 at the bottom of the contact hole 80.
  • the opening 83 is formed to expose the p-InGaAs layer 72 in the photodiode forming portion 12a.
  • the opening 84 is formed to expose the p-InGaAs layer 72 in the laser forming portion 10a.
  • the opening 85 is formed to expose the p-InGaAs layer 72 in the modulator forming portion 11a.
  • the electrode 87 is formed on the insulating film 81. As shown in FIGS. 1 to 5, the electrode 87 is provided so as to fill the opening 84 in the laser forming portion 10a and to contact the p-InGaAs layer 72. The electrode 87 on the laser forming portion 10 a extends along the groove 15 and extends to the opposite side of the laser forming portion 10 a with the groove 15 interposed therebetween. The electrode 87 is provided so as to fill the opening 85 in the modulator forming portion 11 a and to be in contact with the p-InGaAs layer 72.
  • the anode 87 a is provided to fill the opening 83 in the photodiode forming portion 12 a and to be in contact with the p-InGaAs layer 72.
  • the cathode 87 b is provided so as to fill the opening 82 in the photodiode forming portion 12 a and to be in contact with the contact layer 51.
  • the cathode 87 b extends upward along the side surface of the contact hole 80.
  • the cathode 87 b is drawn to the side opposite to the anode 87 a across the contact hole 80 on the upper surface side of the photodiode 12.
  • the anode 87a and the cathode 87b are formed of the same material.
  • the backside process is performed.
  • the back surface side of the conductive substrate 21 is polished until the thickness of the conductive substrate 21 becomes about 100 ⁇ m thick.
  • the entire back surface of the wafer is polished.
  • an electrode 90 is formed on the back surface of the conductive substrate 21.
  • the semiconductor optical integrated device 100 shown in FIGS. 1 to 5 is formed.
  • the cap layer 26, the diffraction grating layer 25, the cladding layer 24, the cladding layer 22, the embedded growth layer and the like are omitted.
  • FIG. 57 is a plan view of a semiconductor optical integrated device 200 according to a comparative example.
  • the structure of the photodiode 212 is different from that of the photodiode 12 according to the first embodiment. Only the anode 87 a is provided on the top surface side of the photodiode 212.
  • FIG. 58 is a cross-sectional view obtained by cutting the semiconductor optical integrated device 200 of FIG. 57 along the I-II straight line.
  • the structure of the laser 10 is the same as that of the first embodiment.
  • FIG. 59 is a cross-sectional view obtained by cutting the semiconductor optical integrated device 200 of FIG. 57 along the III-IV straight line.
  • the structure of the modulator 11 is the same as that of the first embodiment.
  • 60 is a cross-sectional view obtained by cutting the semiconductor optical integrated device 200 of FIG. 57 along the V-VI straight line. 60 is a cross-sectional view of the photodiode 212.
  • FIG. The semiconductor optical integrated device 200 according to the comparative example does not include the semi-insulating semiconductor layer 50.
  • the photodiode 12 is provided directly on the conductive substrate 21.
  • the cladding layer 52, the light absorption layer 53, and the cladding layer 54 are provided in this order from the bottom.
  • the cladding layer 71 and the p-InGaAs layer 72 are provided in this order from the bottom on the cladding layer 54. Further, the contact hole 80 is not provided in the photodiode 212.
  • An insulating film 81 is provided on the cladding layer 71 and the p-InGaAs layer 72.
  • the insulating film 81 extends along the groove 15.
  • the insulating film 81 is provided with an opening 83 for exposing the p-InGaAs layer 72. Further, the opening 82 is not provided in the insulating film 81.
  • An anode 87 a is provided on the insulating film 81.
  • the anode 87 a fills the opening 83 and contacts the p-InGaAs layer 72.
  • the cathode of the photodiode 212 is an electrode 90 provided on the back surface of the conductive substrate 21.
  • the cathode of the laser 10 and the cathode of the photodiode 212 are common.
  • the potential of the electrode 90 which is the cathode is, for example, the ground.
  • FIG. 61 is a cross-sectional view obtained by cutting the semiconductor optical integrated device 200 of FIG. 57 along the line VII-VIII.
  • FIG. 61 is a cross-sectional view of the connection portion between the photodiode 212 and the waveguide 13c.
  • the structures of the waveguides 13a, 13b and 13c are the same as in the first embodiment.
  • the cladding layer 52 extends along the end face 43 of the waveguide 13c.
  • the semi-insulating semiconductor layer 50 is not provided. For this reason, the waveguide 13c and the photodiode 212 are not electrically separated.
  • the manufacturing method of the semiconductor optical integrated device 200 is the same as that of the first embodiment up to the step of etching the semiconductor layers constituting the waveguides 13a, 13b and 13c shown in FIGS.
  • a semiconductor layer constituting the photodiode 212 is formed.
  • the semiconductor layers constituting the photodiode 212 are the cladding layer 52, the light absorption layer 53, and the cladding layer 54.
  • FIG. 62 is a plan view showing a state in which the semiconductor layer constituting the photodiode 212 in the comparative example is grown.
  • FIG. 63 is a cross-sectional view obtained by cutting FIG. 62 along a line I-II.
  • the cladding layer 52, the light absorption layer 53, and the cladding layer 54 are formed by selective growth using the insulating film 28b as a mask.
  • FIG. 64 is a plan view showing a state in which the semiconductor layer constituting the photodiode 212 in the comparative example is etched.
  • FIG. 65 is a cross-sectional view obtained by cutting FIG. 64 along a line I-II.
  • 66 is a cross-sectional view obtained by cutting FIG. 64 along a III-IV straight line.
  • FIG. 67 is a cross-sectional view obtained by cutting FIG. 64 along the V-VI straight line.
  • the insulating film 28c is provided in the regions for forming the laser forming portion 10a, the modulator forming portion 11a, the waveguides 13a, 13b, and 13c, and the photodiode forming portion 212a.
  • the photodiode forming portion 212 a indicates a region where the photodiode 212 is formed on the conductive substrate 21.
  • dry etching is performed using the insulating film 28c as a mask until the conductive substrate 21 is exposed. Thereby, waveguides 13a, 13b and 13c are formed.
  • FIG. 68 is a plan view showing the state in which the embedded growth has been performed in the comparative example.
  • FIG. 69 is a cross-sectional view obtained by cutting FIG. 68 along a line I-II.
  • FIG. 70 is a cross-sectional view obtained by cutting FIG. 68 along a III-IV straight line.
  • FIG. 71 is a cross-sectional view obtained by cutting FIG. 68 along the V-VI straight line.
  • a buried growth layer formed of the p-InP layer 61, the n-InP layer 62, and the p-InP layer 63 is formed.
  • the contact layer includes a cladding layer 71 and a p-InGaAs layer 72.
  • FIG. 72 is a plan view showing a state in which the contact layer is grown in the comparative example.
  • FIG. 73 is a cross-sectional view obtained by cutting FIG. 72 along a line I-II.
  • FIG. 74 is a cross-sectional view obtained by cutting FIG. 72 along a III-IV straight line.
  • FIG. 75 is a cross-sectional view obtained by cutting FIG. 72 along the V-VI straight line.
  • the contact layer is crystal-grown on the entire surface of the conductive substrate 21.
  • FIG. 76 is a plan view showing a state in which the contact layer is etched in the comparative example.
  • FIG. 77 is a cross-sectional view obtained by cutting FIG. 76 along a line I-II.
  • FIG. 78 is a cross-sectional view obtained by cutting FIG. 76 along a III-IV straight line.
  • FIG. 79 is a cross-sectional view obtained by cutting FIG. 76 along the V-VI straight line.
  • the p-InGaAs layer 72 is etched so as to leave the p-InGaAs layer 72 on the laser forming portion 10a, the modulator forming portion 10b and the photodiode forming portion 212a.
  • FIG. 80 is a plan view showing a state in which a mesa is formed in the comparative example.
  • FIG. 81 is a cross-sectional view obtained by cutting FIG. 80 along a line I-II.
  • FIG. 82 is a cross-sectional view obtained by cutting FIG. 80 along a III-IV straight line.
  • FIG. 83 is a cross-sectional view obtained by cutting FIG. 80 along the V-VI straight line.
  • FIG. 84 is a cross-sectional view obtained by cutting FIG. 80 along line VII-VIII.
  • the grooves 15 are formed on both sides of the laser forming portion 10a, on both sides of the modulator forming portion 11a, and on both sides of the waveguides 13a, 13b and 13c. Further, the groove 15 is formed so as to surround the photodiode forming portion 212 a except for the connection portion with the waveguide 13 c. The groove 15 is formed by etching to a depth where the conductive substrate 21 is exposed.
  • FIG. 85 is a plan view showing a state in which the openings 84, 85, 283 are formed in the insulating film 81 in the comparative example.
  • FIG. 86 is a cross-sectional view obtained by cutting FIG. 85 along a line I-II.
  • FIG. 87 is a cross-sectional view obtained by cutting FIG. 85 along a III-IV straight line.
  • FIG. 88 is a cross-sectional view obtained by cutting FIG. 85 along a V-VI straight line.
  • FIG. 89 is a cross-sectional view obtained by cutting FIG. 85 along line VII-VIII.
  • the opening 283 is formed to expose the p-InGaAs layer 72 in the photodiode forming portion 212a.
  • the openings 84 and 85 are respectively formed in the laser forming portion 10 a and the modulator forming portion 11 a as in the first embodiment.
  • the electrode 87 is formed on the insulating film 81.
  • the structure of the electrode 87 provided in the laser forming unit 10 a and the modulator forming unit 11 a is the same as that of the first embodiment.
  • the anode 87 a is provided so as to fill the opening 283 and to contact the p-InGaAs layer 72.
  • the backside process is the same as that of the first embodiment. From the above, the semiconductor optical integrated device 200 shown in FIGS. 57 to 61 is formed.
  • the electrode 90 on the back surface of the conductive substrate 21 serves as a common cathode of the laser 10 and the photodiode 212.
  • the electrode 90 on the upper surface side of the photodiode 212 has a negative potential. Therefore, the user can not select the polarity of the power supply of the photodiode 212.
  • the laser 10 and the photodiode 212 are not electrically separated. Therefore, a reactive current may flow between the laser 10 and the photodiode 212, and the characteristics of the semiconductor optical integrated device 200 may be degraded.
  • the conductive substrate 21 and the photodiode 12 are electrically separated by the semi-insulating semiconductor layer 50. Therefore, both the anode 87 a and the cathode 87 b can be extracted from the upper surface side of the photodiode 12. Therefore, the degree of freedom of the polarity of the power supply connected to the photodiode 12 is improved.
  • the waveguide 13 c and the photodiode 12 are electrically separated by the semi-insulating semiconductor layer 50.
  • the photodiode 12 is electrically separated from the conductive substrate 21 by the semi-insulating semiconductor layer 50. That is, the photodiode 12 is electrically separated from the laser 10 and the modulator 11 by the semi-insulating semiconductor layer 50 serving as a separation resistor.
  • the anode 87 a and the cathode 87 b are sufficiently isolated from the laser 10 and the modulator 11, the reactive current can be suppressed from flowing between the laser 10 or the modulator 11 and the photodiode 12. Therefore, the characteristics of the semiconductor optical integrated device 100 can be improved.
  • the light receiving surface 19 of the photodiode 12 and the end surface 43 of the waveguide 13c are connected by a semiconductor layer.
  • the semiconductor layers are the semi-insulating semiconductor layer 50, the contact layer 51 and the cladding layer 52. Thereby, sufficient monitor light can be secured for the photodiode 12 to function.
  • the back electrode 90 can be used as the cathode of the laser 10 and the modulator 11. Therefore, the number of electrode terminals drawn from the upper surface side of the substrate can be reduced as compared to the case where a semi-insulating substrate is used. Further, as for the laser 10 and the modulator 11, as in the case of the conventional semiconductor optical integrated device using the conductive substrate 21, a driving method using the electrode 90 on the back surface can be adopted.
  • the directional coupler 14 can be provided so as to be adjacent to an arbitrary position of the waveguide provided in the semiconductor optical integrated device 100. Therefore, the degree of freedom of the position of the photodiode 12 can be improved.
  • the photodiode 12 is provided in front of the laser 10.
  • the photodiode 12 may be provided at another position on the conductive substrate 21 as long as it can receive the output light of the laser 10.
  • the photodiode 12 may be provided behind the laser 10.
  • the photodiode 12 may receive the light emitted to the rear side of the laser 10.
  • the photodiode 12 may receive all the light emitted to the rear side of the laser 10.
  • the photodiode 12 may be provided between the laser 10 and the modulator 11. That is, the photodiode 12 may be an in-line photodiode.
  • the structures of the laser 10, the modulator 11, the photodiode 12, and the waveguides 13a, 13b, and 13c are not limited to those shown in the present embodiment.
  • any laser and modulator provided on the conductive substrate 21 can be employed.
  • any photodiode 12 any photodiode electrically separated from the conductive substrate 21 by the semi-insulating semiconductor layer 50 can be adopted.
  • the contact layer 51 and the cladding layer 52 may not extend along the end face 43 of the waveguide 13c.
  • the modulator 11 may not be provided.
  • the present embodiment can be applied to any semiconductor optical integrated device in which a laser and a photodiode are provided on the conductive substrate 21.
  • the semiconductor optical integrated devices according to the following embodiments have many points in common with the first embodiment, and therefore, the differences with the first embodiment will be mainly described.
  • FIG. 90 is a plan view of the semiconductor optical integrated device 300 according to the second embodiment.
  • the semiconductor optical integrated device 300 differs from the first embodiment in the structure of the photodiode 312.
  • the other structure is the same as that of the first embodiment.
  • FIG. 91 is a cross-sectional view obtained by cutting the semiconductor optical integrated device 300 of FIG. 90 along the I-II straight line.
  • FIG. 92 is a cross-sectional view obtained by cutting the semiconductor optical integrated device 300 of FIG. 90 along the III-IV straight line.
  • the structures of the laser 10 and the modulator 11 are the same as in the first embodiment.
  • FIG. 93 is a cross-sectional view obtained by cutting the semiconductor optical integrated device of FIG. 90 along the V-VI straight line.
  • FIG. 93 is a cross-sectional view of the photodiode 312.
  • the semi-insulating semiconductor layer 50 is provided on the conductive substrate 21.
  • the photodiode 312 is provided on the semi-insulating semiconductor layer 50.
  • a contact layer 351 is provided on the semi-insulating semiconductor layer 50.
  • the contact layer 351 is formed of p-InGaAsP.
  • a cladding layer 352 is provided on the contact layer 351.
  • the cladding layer 352 is formed of p-InP.
  • a light absorbing layer 353 is provided on the cladding layer 352.
  • the light absorption layer 353 is formed of i-InGaAsP.
  • a cladding layer 354 is provided on the light absorption layer 353.
  • the cladding layer 354 is formed of n-InP.
  • a contact layer 355 is provided on the cladding layer 354.
  • the contact layer 355 is formed of n-InGaAsP.
  • the photodiode 312 has a p-InP cladding layer, an i-InGaAsP light absorption layer, and an n-InP cladding layer in order from the conductive substrate 21 side.
  • a contact hole 380 extending from the top surface of the contact layer 355 to the contact layer 351 is formed.
  • the contact layer 351 is exposed by the contact hole 380.
  • Grooves 15 are provided on both sides of the photodiode 312.
  • the groove 15 extends from the upper surface side of the photodiode 312 to the conductive substrate 21.
  • An insulating film 81 is provided on the top surface of the contact layer 355.
  • the insulating film 81 extends along the groove 15 and the contact hole 380.
  • the insulating film 81 is provided with an opening 383 for exposing the contact layer 355.
  • the insulating film 81 is provided with an opening 382 for exposing the contact layer 351.
  • An anode 87 a and a cathode 87 b are provided on the insulating film 81.
  • the anode 87 a fills the opening 383 and contacts the contact layer 355.
  • the cathode 87 b fills the opening 382 and contacts the contact layer 351.
  • the anode 87 a of the photodiode 312 and the cathode 87 b of the photodiode 312 are drawn out from the upper surface side of the photodiode 312.
  • FIG. 94 is a cross-sectional view obtained by cutting the semiconductor optical integrated device 300 of FIG. 90 along the line VII-VIII.
  • FIG. 94 is a cross-sectional view of the connection portion between the photodiode 312 and the waveguide 13c.
  • the structures of the waveguides 13a, 13b and 13c are the same as in the first embodiment.
  • the semi-insulating semiconductor layer 50, the contact layer 351, and the cladding layer 352 extend along the end face 43 of the waveguide 13c.
  • the end face 43 faces the light receiving surface 319 of the photodiode 12.
  • the waveguide 13 c and the photodiode 12 are separated by the semi-insulating semiconductor layer 50.
  • An insulating film 81 is provided on the cladding layer 42 and the contact layer 355.
  • the manufacturing method of the semiconductor optical integrated device 300 is the same as that of the first embodiment up to the step of etching the semiconductor layers constituting the waveguides 13a, 13b and 13c shown in FIGS.
  • FIG. 95 is a plan view showing a state in which the semiconductor layer and the semi-insulating semiconductor layer constituting the photodiode 312 in Embodiment 2 are grown.
  • FIG. 96 is a cross-sectional view obtained by cutting FIG. 95 along a line I-II.
  • the semi-insulating semiconductor layer 50, the contact layer 351, the cladding layer 352, the light absorption layer 353, the cladding layer 354 and the contact layer 355 are formed by selective growth using the insulating film 28b as a mask. These semiconductor layers are formed to surround the portion covered by the insulating film 28b.
  • the semi-insulating semiconductor layer 50 is formed not only on the upper surface of the conductive substrate 21 but also on the side surface formed by etching the semiconductor layer constituting the waveguide 13 c.
  • the side surface formed by the etching of the semiconductor layer constituting the waveguide 13 c includes the end surface 43.
  • FIG. 97 is a plan view showing a state in which the semiconductor layer constituting the photodiode 312 in Embodiment 2 is etched.
  • FIG. 98 is a cross-sectional view obtained by cutting FIG. 97 along a line I-II.
  • FIG. 99 is a cross-sectional view obtained by cutting FIG. 97 along a III-IV straight line.
  • FIG. 100 is a cross-sectional view obtained by cutting FIG. 97 along the V-VI straight line.
  • the insulating film 28 c is formed on the cladding layers 27, 30, 42 and the contact layer 355.
  • the insulating film 28b is provided in the laser formation portion 10a, the modulator formation portion 11a, the regions for forming the waveguides 13a, 13b, 13c, and the photodiode formation portion 312a.
  • the photodiode forming portion 312 a indicates a region where the photodiode 312 is formed on the conductive substrate 21.
  • dry etching is performed halfway through the semi-insulating semiconductor layer 50 using the insulating film 28c as a mask. Thereby, waveguides 13a, 13b and 13c are formed. Also, the directional coupler 14 is formed.
  • FIG. 101 is a plan view showing the state in which the embedded growth is performed in the second embodiment.
  • FIG. 102 is a cross-sectional view obtained by cutting FIG. 101 along a line I-II.
  • FIG. 103 is a cross-sectional view obtained by cutting FIG. 101 along a III-IV straight line.
  • FIG. 104 is a cross-sectional view obtained by cutting FIG. 101 along a V-VI straight line.
  • the structure of the buried growth layer is the same as that of the first embodiment.
  • the side surfaces of the waveguides 13a, 13b, 13c are covered with the buried growth layer. Further, the side surfaces of the semiconductor layer constituting the laser 10, the semiconductor layer constituting the modulator 11, and the semiconductor layer constituting the photodiode 312 are covered with the buried growth layer.
  • FIG. 105 is a plan view showing a state in which the contact layer is grown in the second embodiment.
  • FIG. 106 is a cross-sectional view obtained by cutting FIG. 105 along a line I-II.
  • FIG. 107 is a cross-sectional view obtained by cutting FIG. 105 along a III-IV straight line.
  • FIG. 108 is a cross-sectional view obtained by cutting FIG. 105 along the V-VI straight line.
  • the insulating film 28c is removed.
  • a contact layer is crystal-grown on the entire surface of the conductive substrate 21.
  • FIG. 109 is a plan view showing a state in which the contact layer is etched in the second embodiment.
  • FIG. 110 is a cross-sectional view obtained by cutting FIG. 109 along the line I-II.
  • FIG. 111 is a cross-sectional view obtained by cutting FIG. 109 along a III-IV straight line.
  • FIG. 112 is a cross-sectional view obtained by cutting FIG. 109 along the V-VI straight line.
  • the p-InGaAs layer 72 is etched so as to leave a portion of the p-InGaAs layer 72 disposed immediately below the electrode.
  • the cladding layer 71 and the p-InGaAs layer 72 are all removed.
  • the p-InGaAs layer 72 is left on the laser forming portion 10a and the modulator forming portion 10b.
  • FIG. 113 is a plan view showing a state in which a mesa is formed in the second embodiment.
  • FIG. 114 is a cross-sectional view obtained by cutting FIG. 113 along a line I-II.
  • FIG. 115 is a cross-sectional view obtained by cutting FIG. 113 along a III-IV straight line.
  • FIG. 116 is a cross-sectional view obtained by cutting FIG. 113 along the V-VI straight line.
  • FIG. 117 is a cross-sectional view obtained by cutting FIG. 113 along line VII-VIII.
  • grooves 15 are formed on both sides of the laser forming portion 10a, on both sides of the modulator forming portion 11a, and on both sides of the waveguides 13a, 13b and 13c. Further, the groove 15 is formed so as to surround the photodiode formation portion 312a except for the connection portion with the waveguide 13c.
  • FIG. 118 is a plan view showing a state in which the contact hole 380 is formed in the photodiode forming portion 312a in the second embodiment.
  • FIG. 119 is a cross-sectional view obtained by cutting FIG. 118 along line I-II.
  • FIG. 120 is a cross-sectional view obtained by cutting FIG. 118 along a III-IV straight line.
  • FIG. 121 is a cross-sectional view obtained by cutting FIG. 118 along the V-VI straight line.
  • FIG. 122 is a cross-sectional view obtained by cutting FIG. 118 along line VII-VIII.
  • the contact hole 380 extends in a longitudinal direction in a light incident direction to the photodiode 312 in plan view.
  • the contact hole 380 is formed from the top surface of the contact layer 355 to a depth reaching the contact layer 351.
  • the insulating film 81 is formed on the entire surface of the conductive substrate 21.
  • the insulating film 81 covers the side and bottom of the groove 15 and the side and bottom of the contact hole 380.
  • FIG. 123 is a plan view showing a state in which the openings 84, 85, 382, 383 are formed in the insulating film 81 in the second embodiment.
  • FIG. 124 is a cross-sectional view obtained by cutting FIG. 123 along a line I-II.
  • FIG. 125 is a cross-sectional view obtained by cutting FIG. 123 along a III-IV straight line.
  • FIG. 126 is a cross-sectional view obtained by cutting FIG. 123 along the V-VI straight line.
  • FIG. 127 is a cross-sectional view obtained by cutting FIG. 123 along line VII-VIII.
  • the opening 382 is formed to expose the contact layer 351 at the bottom of the contact hole 380.
  • the opening 383 is formed to expose the contact layer 355 in the photodiode formation portion 312a.
  • the structure of the openings 84 and 85 is the same as that of the first embodiment.
  • the electrode 87 is formed on the insulating film 81.
  • the structure of the electrode 87 in the laser forming portion 10a and the modulator forming portion 11a is the same as that of the first embodiment.
  • the anode 87 a is provided so as to fill the opening 383 in the photodiode formation portion 312 a and to be in contact with the contact layer 355.
  • the cathode 87 b is provided so as to fill the opening 382 in the photodiode formation portion 312 a and to be in contact with the contact layer 351.
  • the backside process is the same as that of the first embodiment. From the above, the semiconductor optical integrated device 300 shown in FIGS. 90 to 94 is formed. Also in the second embodiment, the same effect as that of the first embodiment can be obtained.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

本願の発明に係る半導体光集積素子は、導電性基板と、導電性基板に設けられたレーザと、導電性基板の上に設けられた半絶縁性半導体層と、半絶縁性半導体層の上に設けられたフォトダイオードと、導電性基板の上に設けられ、レーザの出力光をフォトダイオードに導く導波路と、を備え、フォトダイオードのアノードと、フォトダイオードのカソードは、フォトダイオードの上面側から引き出され、導波路とフォトダイオードとは、半絶縁性半導体層で分離されている。

Description

半導体光集積素子
　この発明は、半導体光集積素子に関する。
　特許文献１には、光導波路に沿って半導体レーザ部と変調器部が設けられた半導体レーザが開示されている。光導波路の一部には、光モニタ部が設けられている。光導波路、半導体レーザ、変調器部および光モニタ部は半導体基板に設けられている。また、変調器部、光モニタ部および半導体レーザ部はいずれも同一の光導波路に対して構成されているため、カソードが共通となる。カソード電極は半導体基板の裏面に設けられる。共通端子であるカソード電極はグランドとなる。
日本特開平１１－１８６６６１号公報
　光通信システムの光源として半導体レーザを用いる場合、一般に、半導体レーザの光出力をモニタするフォトダイオードが必要とされる。モジュール等に半導体レーザを実装する場合、半導体レーザの後方に別チップのフォトダイオードを配置することがある。しかし、別チップのフォトダイオードを使用することにより、製造コストの増加およびアセンブリによる工程数の増加が生じる可能性がある。また、フォトダイオードを配置するスペースによりモジュール容量が大きくなる可能性がある。
　そこで、特許文献１のように、半導体レーザと同一基板にフォトダイオードを集積化する例が報告されている。特許文献１では、半導体基板としてｎ型ＩｎＰを用いている。このとき、モニタ部であるフォトダイオードの上面側の電極の極性はアノードとなる。カソードがグランドの場合、フォトダイオードの上面側の電極に印加する電圧は負となる。ここで、モジュールの構成として、フォトダイオードの上面側の電極に、正の極性の電源を接続したい場合がある。このような場合、特許文献１の構成では不都合が生じる可能性がある。
　これに対し、半絶縁性ＩｎＰ基板上にフォトダイオードを形成し、フォトダイオードの上面側にフォトダイオードのアノードとカソードとを形成する構造が考えられる。この場合、半絶縁性ＩｎＰ基板上に集積されたレーザおよび変調器も、上面側に両方の極性の電極が設けられるものと考えられる。従って、導電性基板を用いた場合と比較して、電極端子が増加するという課題がある。
　また、フォトダイオードとレーザをモノリシック集積した半導体装置では、フォトダイオードとレーザに逆バイアスが印加されることがある。このとき生じる無効電流による特性の低下を抑制するために、フォトダイオードとレーザとを電気的に分離することが必要とされる場合がある。
　本発明は上述の問題を解決するためになされたものであり、その目的は、フォトダイオードに接続する電源の極性の自由度が向上し、特性を向上できる半導体光集積素子を得ることである。
　本願の発明に係る半導体光集積素子は、導電性基板と、該導電性基板に設けられたレーザと、該導電性基板の上に設けられた半絶縁性半導体層と、該半絶縁性半導体層の上に設けられたフォトダイオードと、該導電性基板の上に設けられ、該レーザの出力光を該フォトダイオードに導く導波路と、を備え、該フォトダイオードのアノードと、該フォトダイオードのカソードは、該フォトダイオードの上面側から引き出され、該導波路と該フォトダイオードとは、該半絶縁性半導体層で分離されている。
　本願の発明に係る半導体光集積素子では、導電性基板とフォトダイオードとが半絶縁性半導体層により電気的に分離される。このため、フォトダイオードの上面側からアノードとカソードの両方を引き出せる。従って、フォトダイオードに接続する電源の極性の自由度が向上する。さらに、導波路とフォトダイオードとが、半絶縁性半導体層で分離されることで、無効電流を抑制できる。従って、特性を向上できる。
実施の形態１に係る半導体光集積素子の平面図である。 図１の半導体光集積素子をI－II直線に沿って切断することで得られる断面図である。 図１の半導体光集積素子をIII－IV直線に沿って切断することで得られる断面図である。 図１の半導体光集積素子をV－VI直線に沿って切断することで得られる断面図である。 図１の半導体光集積素子をVII－VIII直線に沿って切断することで得られる断面図である。 実施の形態１の半導体光集積素子の製造方法を説明する平面図である。 図６をI－II直線に沿って切断することで得られる断面図である。 実施の形態１で回折格子を形成した状態を示す平面図である。 図８をI－II直線に沿って切断することで得られる断面図である。 実施の形態１でクラッド層を形成した状態を示す平面図である。 図１０をI－II直線に沿って切断することで得られる断面図である。 実施の形態１でレーザを構成する半導体層をエッチングした状態を示す平面図である。 図１２をI－II直線に沿って切断することで得られる断面図である。 実施の形態１で変調器を構成する半導体層を成長させた状態を示す平面図である。 図１４をI－II直線に沿って切断することで得られる断面図である。 実施の形態１で変調器を構成する半導体層をエッチングした状態を示す平面図である。 図１６をI－II直線に沿って切断することで得られる断面図である。 図１６をIII－IV直線に沿って切断することで得られる断面図である。 実施の形態１で導波路を構成する半導体層を成長させた状態を示す平面図である。 図１９をI－II直線に沿って切断することで得られる断面図である。 図１９をIII－IV直線に沿って切断することで得られる断面図である。 実施の形態１で導波路を構成する半導体層をエッチングした状態を示す平面図である。 図２２をI－II直線に沿って切断することで得られる断面図である。 実施の形態１でフォトダイオードを構成する半導体層と半絶縁性半導体層５０とを成長させた状態を示す平面図である。 図２４をI－II直線に沿って切断することで得られる断面図である。 実施の形態１でフォトダイオードを構成する半導体層をエッチングした状態を示す平面図である。 図２６をI－II直線に沿って切断することで得られる断面図である。 図２６をIII－IV直線に沿って切断することで得られる断面図である。 図２６をV－VI直線に沿って切断することで得られる断面図である。 実施の形態１で埋め込み成長を行った状態を示す平面図である。 図３０をI－II直線に沿って切断することで得られる断面図である。 図３０をIII－IV直線に沿って切断することで得られる断面図である。 図３０をV－VI直線に沿って切断することで得られる断面図である。 実施の形態１でコンタクト層を成長させた状態を示す平面図である。 図３４をI－II直線に沿って切断することで得られる断面図である。 図３４をIII－IV直線に沿って切断することで得られる断面図である。 図３４をV－VI直線に沿って切断することで得られる断面図である。 実施の形態１でコンタクト層をエッチングした状態を示す平面図である。 図３８をI－II直線に沿って切断することで得られる断面図である。 図３８をIII－IV直線に沿って切断することで得られる断面図である。 図３８をV－VI直線に沿って切断することで得られる断面図である。 実施の形態１でメサを形成した状態を示す平面図である。 図４２をI－II直線に沿って切断することで得られる断面図である。 図４２をIII－IV直線に沿って切断することで得られる断面図である。 図４２をV－VI直線に沿って切断することで得られる断面図である。 図４２をVII－VIII直線に沿って切断することで得られる断面図である。 実施の形態１でフォトダイオード形成部にコンタクトホールを形成した状態を示す平面図である。 図４７をI－II直線に沿って切断することで得られる断面図である。 図４７をIII－IV直線に沿って切断することで得られる断面図である。 図４７をV－VI直線に沿って切断することで得られる断面図である。 図４７をVII－VIII直線に沿って切断することで得られる断面図である。 実施の形態１で絶縁膜に開口を形成した状態を示す平面図である。 図５２をI－II直線に沿って切断することで得られる断面図である。 図５２をIII－IV直線に沿って切断することで得られる断面図である。 図５２をV－VI直線に沿って切断することで得られる断面図である。 図５２をVII－VIII直線に沿って切断することで得られる断面図である。 比較例に係る半導体光集積素子の平面図である。 図５７の半導体光集積素子をI－II直線に沿って切断することで得られる断面図である。 図５７の半導体光集積素子をIII－IV直線に沿って切断することで得られる断面図である。 図５７の半導体光集積素子をV－VI直線に沿って切断することで得られる断面図である。 図５７の半導体光集積素子をVII－VIII直線に沿って切断することで得られる断面図である。 比較例でフォトダイオードを構成する半導体層を成長させた状態を示す平面図である。 図６２をI－II直線に沿って切断することで得られる断面図である。 比較例でフォトダイオードを構成する半導体層をエッチングした状態を示す平面図である。 図６４をI－II直線に沿って切断することで得られる断面図である。 図６４をIII－IV直線に沿って切断することで得られる断面図である。 図６４をV－VI直線に沿って切断することで得られる断面図である。 比較例で埋め込み成長を行った状態を示す平面図である。 図６８をI－II直線に沿って切断することで得られる断面図である。 図６８をIII－IV直線に沿って切断することで得られる断面図である。 図６８をV－VI直線に沿って切断することで得られる断面図である。 比較例でコンタクト層を成長させた状態を示す平面図である。 図７２をI－II直線に沿って切断することで得られる断面図である。 図７２をIII－IV直線に沿って切断することで得られる断面図である。 図７２をV－VI直線に沿って切断することで得られる断面図である。 比較例でコンタクト層をエッチングした状態を示す平面図である。 図７６をI－II直線に沿って切断することで得られる断面図である。 図７６をIII－IV直線に沿って切断することで得られる断面図である。 図７６をV－VI直線に沿って切断することで得られる断面図である。 比較例でメサを形成した状態を示す平面図である。 図８０をI－II直線に沿って切断することで得られる断面図である。 図８０をIII－IV直線に沿って切断することで得られる断面図である。 図８０をV－VI直線に沿って切断することで得られる断面図である。 図８０をVII－VIII直線に沿って切断することで得られる断面図である。 比較例で絶縁膜に開口を形成した状態を示す平面図である。 図８５をI－II直線に沿って切断することで得られる断面図である。 図８５をIII－IV直線に沿って切断することで得られる断面図である。 図８５をV－VI直線に沿って切断することで得られる断面図である。 図８５をVII－VIII直線に沿って切断することで得られる断面図である。 実施の形態２に係る半導体光集積素子の平面図である。 図９０の半導体光集積素子をI－II直線に沿って切断することで得られる断面図である。 図９０の半導体光集積素子をIII－IV直線に沿って切断することで得られる断面図である。 図９０の半導体光集積素子をV－VI直線に沿って切断することで得られる断面図である。 図９０の半導体光集積素子をVII－VIII直線に沿って切断することで得られる断面図である。 実施の形態２でフォトダイオードを構成する半導体層と半絶縁性半導体層とを成長させた状態を示す平面図である。 図９５をI－II直線に沿って切断することで得られる断面図である。 実施の形態２でフォトダイオードを構成する半導体層をエッチングした状態を示す平面図である。 図９７をI－II直線に沿って切断することで得られる断面図である。 図９７をIII－IV直線に沿って切断することで得られる断面図である。 図９７をV－VI直線に沿って切断することで得られる断面図である。 実施の形態２で埋め込み成長を行った状態を示す平面図である。 図１０１をI－II直線に沿って切断することで得られる断面図である。 図１０１をIII－IV直線に沿って切断することで得られる断面図である。 図１０１をV－VI直線に沿って切断することで得られる断面図である。 実施の形態２でコンタクト層を成長させた状態を示す平面図である。 図１０５をI－II直線に沿って切断することで得られる断面図である。 図１０５をIII－IV直線に沿って切断することで得られる断面図である。 図１０５をV－VI直線に沿って切断することで得られる断面図である。 実施の形態２でコンタクト層をエッチングした状態を示す平面図である。 図１０９をI－II直線に沿って切断することで得られる断面図である。 図１０９をIII－IV直線に沿って切断することで得られる断面図である。 図１０９をV－VI直線に沿って切断することで得られる断面図である。 実施の形態２でメサを形成した状態を示す平面図である。 図１１３をI－II直線に沿って切断することで得られる断面図である。 図１１３をIII－IV直線に沿って切断することで得られる断面図である。 図１１３をV－VI直線に沿って切断することで得られる断面図である。 図１１３をVII－VIII直線に沿って切断することで得られる断面図である。 実施の形態２でフォトダイオード形成部にコンタクトホールを形成した状態を示す平面図である。 図１１８をI－II直線に沿って切断することで得られる断面図である。 図１１８をIII－IV直線に沿って切断することで得られる断面図である。 図１１８をV－VI直線に沿って切断することで得られる断面図である。 図１１８をVII－VIII直線に沿って切断することで得られる断面図である。 実施の形態２で絶縁膜に開口を形成した状態を示す平面図である。 図１２３をI－II直線に沿って切断することで得られる断面図である。 図１２３をIII－IV直線に沿って切断することで得られる断面図である。 図１２３をV－VI直線に沿って切断することで得られる断面図である。 図１２３をVII－VIII直線に沿って切断することで得られる断面図である。
　本発明の実施の形態に係る半導体光集積素子について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
　図１は、実施の形態１に係る半導体光集積素子１００の平面図である。半導体光集積素子１００は、導電性基板を備える。導電性基板にはレーザ１０が設けられている。レーザ１０は半導体レーザである。また、導電性基板には、変調器１１とフォトダイオード１２が設けられる。導電性基板には、レーザ１０と変調器１１とフォトダイオード１２とが集積されている。
　導電性基板にはさらに導波路１３ａ、１３ｂ、１３ｃが設けられる。導波路１３ａは、レーザ１０の出力と変調器１１の入力を接続する。導波路１３ｂは、変調器１１の出力と半導体光集積素子１００の出力を接続する。導波路１３ｃは、レーザ１０の出力とフォトダイオード１２の受光面との間に設けられる。導波路１３ｃは、レーザ１０の出力光をフォトダイオード１２に導く。
　導波路１３ｃのレーザ１０側の端部には、方向性結合器１４が設けられる。方向性結合器１４は、レーザ１０の出力光の一部を導波路１３ｃに取り出せるように、導波路１３ｃｃを導波路１３ａに近接させることで形成される。方向性結合器１４と導波路１３ａとの距離は数μｍである。
　レーザ１０、変調器１１、フォトダイオード１２および導波路１３ａ、１３ｂ、１３ｃの周囲には溝１５が設けられている。レーザ１０の上面側、変調器１１の上面側およびフォトダイオード１２の上面側には、電極８７が設けられている。電極８７はコンタクト電極である。電極８７のうちフォトダイオード１２の上面側に設けられた部分は、フォトダイオード１２のアノード８７ａとカソード８７ｂである。
　半導体光集積素子１００の上面のうち電極８７以外の部分には、絶縁膜８１が設けられる。なお、図１では絶縁膜８１の下に設けられたレーザ１０、変調器１１、フォトダイオード１２および導波路１３ａ、１３ｂ、１３ｃの形状が、便宜上表されている。
　図２は、図１の半導体光集積素子１００をI－II直線に沿って切断することで得られる断面図である。図２はレーザ１０の断面図である。導電性基板２１は例えば、導電性のＩｎＰから形成される。本実施の形態では、導電性基板２１はｎ－ＩｎＰから形成される。導電性基板２１の上には活性層２３が設けられる。活性層２３の上にはクラッド層２７が設けられる。クラッド層２７はｐ－ＩｎＰから形成される。なお、図１では便宜上、レーザ１０を構成する一部の層が省略されている。
　活性層２３とクラッド層２７の両側には、埋め込み成長層が設けられる。埋め込み成長層は、ｐ－ＩｎＰ層６１と、ｐ－ＩｎＰ層６１の上に設けられたｎ－ＩｎＰ層６２と、ｎ－ＩｎＰ層６２の上に設けられたｐ－ＩｎＰ層６３とを備える。
　クラッド層２７とｐ－ＩｎＰ層６３の上には、コンタクト層が設けられる。コンタクト層は、クラッド層７１と、クラッド層７１の上に設けられたｐ－ＩｎＧａＡｓ層７２とを備える。クラッド層７１はｐ－ＩｎＰから形成される。
　レーザ１０の両側には溝１５が設けられる。溝１５はレーザ１０の上面側から導電性基板２１まで設けられる。コンタクト層の上面には絶縁膜８１が設けられる。絶縁膜８１は溝１５に沿って伸びる。絶縁膜８１にはｐ－ＩｎＧａＡｓ層７２を露出させる開口８４が設けられる。絶縁膜８１の上には電極８７が設けられる。電極８７は開口８４を埋め込み、ｐ－ＩｎＧａＡｓ層７２と接触する。
　レーザ１０は、導電性基板２１の裏面に電極９０を有する。ここで、裏面は、導電性基板２１のフォトダイオード１２が設けられた側と反対側の面である。
　図３は、図１の半導体光集積素子１００をIII－IV直線に沿って切断することで得られる断面図である。図３は変調器１１の断面図である。導電性基板２１の上には、変調器吸収層２９が設けられる。変調器吸収層２９の上には、クラッド層３０が設けられる。クラッド層３０は、ｐ－ＩｎＰから形成される。レーザ１０と同様に、変調器吸収層２９とクラッド層３０の両側には、埋め込み成長層が設けられる。
　レーザ１０と同様に、クラッド層３０とｐ－ＩｎＰ層６３の上には、コンタクト層が設けられる。変調器１１の両側には溝１５が設けられる。溝１５は変調器１１の上面側から導電性基板２１まで設けられる。コンタクト層の上面には絶縁膜８１が設けられる。絶縁膜８１は溝１５に沿って伸びる。絶縁膜８１にはｐ－ＩｎＧａＡｓ層７２を露出させる開口８５が設けられる。絶縁膜８１の上には電極８７が設けられる。電極８７は開口８５を埋め込み、ｐ－ＩｎＧａＡｓ層７２と接触する。
　図４は、図１の半導体光集積素子１００をV－VI直線に沿って切断することで得られる断面図である。図４は、フォトダイオード１２の断面図である。導電性基板２１の上には半絶縁性半導体層５０が設けられる。フォトダイオード１２は半絶縁性半導体層５０の上に設けられている。
　半絶縁性半導体層５０は、例えばＦｅがドープされたＩｎＰから形成される。半絶縁性半導体層５０は、Ｆｅが電子を捕獲することでＩｎＰよりも高抵抗となる。これに限らず、半絶縁性半導体層５０は、ＲｕまたはＴｉをドープしたＩｎＰで形成されても良い。この場合、ＲｕまたはＴｉが正孔を捕獲することで、半絶縁性半導体層５０は高抵抗となる。
　半絶縁性半導体層５０の上には、コンタクト層５１が設けられる。コンタクト層５１はｎ－ＩｎＧａＡｓＰから形成される。コンタクト層５１の上にはクラッド層５２が設けられる。クラッド層５２はｎ－ＩｎＰから形成される。クラッド層５２の上には光吸収層５３が設けられる。光吸収層５３はｉ－ＩｎＧａＡｓＰから形成される。光吸収層５３の上にはクラッド層５４が設けられる。クラッド層５４はｐ－ＩｎＰから形成される。このように、フォトダイオード１２は、導電性基板２１側から順に、ｎ－ＩｎＰクラッド層とｉ－ＩｎＧａＡｓＰ光吸収層とｐ－ＩｎＰクラッド層とを有する。
　クラッド層５４の上には、コンタクト層が設けられる。コンタクト層は、クラッド層７１と、クラッド層７１の上に設けられたｐ－ＩｎＧａＡｓ層７２とを備える。フォトダイオード１２には、クラッド層７１の上面からコンタクト層５１に至るコンタクトホール８０が形成される。コンタクトホール８０によりコンタクト層５１が露出する。
　フォトダイオード１２の両側には溝１５が設けられる。溝１５はフォトダイオード１２の上面側から導電性基板２１まで伸びる。クラッド層７１およびｐ－ＩｎＧａＡｓ層７２の上面には絶縁膜８１が設けられる。絶縁膜８１は溝１５およびコンタクトホール８０に沿って伸びる。絶縁膜８１にはｐ－ＩｎＧａＡｓ層７２を露出させる開口８３が設けられる。さらに、コンタクトホール８０の底面において、絶縁膜８１にはコンタクト層５１を露出させる開口８２が設けられる。
　絶縁膜８１の上にはアノード８７ａとカソード８７ｂが設けられる。アノード８７ａは開口８３を埋め込み、ｐ－ＩｎＧａＡｓ層７２と接触する。カソード８７ｂは開口８２を埋め込み、コンタクト層５１と接触する。フォトダイオード１２のアノード８７ａと、フォトダイオード１２のカソード８７ｂは、フォトダイオード１２の上面側から引き出される。ここで、フォトダイオード１２の上面は、フォトダイオード１２の半絶縁性半導体層５０と接触する側と反対側の面である。
　図５は、図１の半導体光集積素子１００をVII－VIII直線に沿って切断することで得られる断面図である。図５は、フォトダイオード１２と導波路１３ｃとの接続部の断面図である。導波路１３ｃは、導電性基板２１の上に設けられる。導波路１３ｃにおいて、導電性基板２１の上には、透明導波路層４１が設けられる。透明導波路層４１はｉ－ＩｎＧａＡｓＰから形成される。透明導波路層４１の上にはクラッド層４２が設けられる。クラッド層４２はｐ－ＩｎＰから形成される。導波路１３ａ、１３ｂの構造は、導波路１３ｃと同様である。
　半絶縁性半導体層５０、コンタクト層５１およびクラッド層５２は、導波路１３ｃの端面４３に沿って伸びる。端面４３は導波路１３ｃの出射端面であり、フォトダイオード１２の受光面１９に面している。半絶縁性半導体層５０は、導電性基板２１の上面から端面４３まで連続して形成されている。導波路１３ｃとフォトダイオード１２とは、半絶縁性半導体層５０で分離されている。
　ここで、半絶縁性半導体層５０は半絶縁性であり、導波路１３ｃとフォトダイオード１２とを電気的に分離する。さらに、半絶縁性半導体層５０はレーザ１０の出力光をフォトダイオード１２に透過させる。
　クラッド層４２とクラッド層５４の上には、クラッド層７１が設けられる。クラッド層７１の上には絶縁膜８１が設けられる。
　次に、半導体光集積素子１００の動作を説明する。レーザ１０から出射された出力光は導波路１３ａによって変調器１１に導かれる。また、レーザ１０の出力光の一部は、方向性結合器１４によって分岐され、導波路１３ｃによってフォトダイオード１２に導かれる。導波路１３ａに導波路１３ｃを近づけることで、徐々に光が結合し、出力光の一部を導波路１３ｃに取り出せる。この結果、レーザ１０の出力光はフォトダイオード１２でモニタされる。レーザ１０の出力光は、フォトダイオード１２を集積化していない場合、全て変調器１１に入力される。
　変調器１１では、ＭＱＷ（Ｍｕｌｔｉ　Ｑｕａｎｔｕｍ　Ｗｅｌｌ）に逆方向に印加される電界により光の吸収量が変化する。変調器１１に電界が印加されていない時は変調器１１を出力光が透過する。変調器１１に電界が印加されている時は、変調器１１を出力光が透過しない。これによりレーザ１０の出力光を変調できる。変調器１１からの出力光は、導波路１３ｂによって半導体光集積素子１００の出力に導かれる。
　フォトダイオード１２に導かれた光は光吸収層５３で吸収される。この結果、フォトダイオード１２に接続した回路に光電流が流れる。なお、フォトダイオード１２には、レーザ１０とは逆方向に電圧が印加される。光電流の量がフォトダイオード１２で受光した光の量として検出される。半導体光集積素子１００の初期動作時に、目標とする光出力が得られる場合のフォトダイオード１２の光電流の量を調べておく。この光電流の量になるようにレーザ１０への注入電流を調整すると、光出力を目標値と一致するように維持できる。半導体光集積素子１００は、例えば光通信システムにおいて光源として用いられる。
　次に、本実施の形態の半導体光集積素子１００の製造方法を説明する。図６は、実施の形態１の半導体光集積素子１００の製造方法を説明する平面図である。図７は、図６をI－II直線に沿って切断することで得られる断面図である。まず、活性層を形成する。ここでは、導電性基板２１の上にクラッド層２２、活性層２３、クラッド層２４、回折格子層２５、キャップ層２６を下からこの順で形成する。
　クラッド層２２は、ｎ－ＩｎＰから形成される。クラッド層２４はｐ－ＩｎＰから形成される。キャップ層２６はｐ－ＩｎＰから形成される。クラッド層２２、活性層２３、クラッド層２４、回折格子層２５、キャップ層２６は導電性基板２１の上面の全面に設けられる。クラッド層２２、活性層２３、クラッド層２４、回折格子層２５、キャップ層２６は結晶成長により形成される。
　次に回折格子を形成する。図８は、実施の形態１で回折格子を形成した状態を示す平面図である。図９は、図８をI－II直線に沿って切断することで得られる断面図である。回折格子は、回折格子層２５、キャップ層２６を周期的にエッチングすることで形成する。
　次に、クラッド層２７を形成する。図１０は、実施の形態１でクラッド層２７を形成した状態を示す平面図である。図１１は、図１０をI－II直線に沿って切断することで得られる断面図である。クラッド層２７は、キャップ層２６の上に設けられる。クラッド層２７は結晶成長により形成される。クラッド層２７は回折格子層２５を埋め込む。クラッド層２７はキャップ層２６の側面および上面を覆う。なお、図１０では回折格子層２５の位置が、便宜上破線で示されている。
　次に、レーザ１０を構成する半導体層をエッチングする。ここでレーザ１０を構成する半導体層は、クラッド層２２、活性層２３、クラッド層２４、回折格子層２５、キャップ層２６である。図１２は、実施の形態１でレーザ１０を構成する半導体層をエッチングした状態を示す平面図である。図１３は、図１２をI－II直線に沿って切断することで得られる断面図である。
　まず、クラッド層２７の上に絶縁膜２８を形成する。絶縁膜２８はレーザ形成部１０ａの上に設けられる。ここで、レーザ形成部１０ａは、導電性基板２１上のレーザ１０が形成される領域を示す。次に、絶縁膜２８をマスクとして活性層２３、クラッド層２４、回折格子層２５、キャップ層２６、クラッド層２７をエッチングする。これにより、レーザ形成部１０ａ以外の半導体層がエッチングされる。なお、図１２以降の図では、便宜上、キャップ層２６は省略されることがある。
　次に、変調器１１を構成する半導体層を成長させる。変調器１１を構成する半導体層は、変調器吸収層２９とクラッド層３０である。図１４は、実施の形態１で変調器１１を構成する半導体層を成長させた状態を示す平面図である。図１５は、図１４をI－II直線に沿って切断することで得られる断面図である。ここでは、クラッド層２２の上に変調器吸収層２９、クラッド層３０を下からこの順で形成する。変調器吸収層２９、クラッド層３０は、絶縁膜２８をマスクとして、選択成長により形成する。変調器吸収層２９、クラッド層３０は、レーザ形成部１０ａを取り囲むように形成される。
　次に、変調器１１を構成する半導体層をエッチングする。図１６は、実施の形態１で変調器１１を構成する半導体層をエッチングした状態を示す平面図である。図１７は、図１６をI－II直線に沿って切断することで得られる断面図である。図１８は、図１６をIII－IV直線に沿って切断することで得られる断面図である。
　ここでは、まず、クラッド層２７およびクラッド層３０の上に絶縁膜２８ａを形成する。絶縁膜２８ａはレーザ形成部１０ａの上と、変調器形成部１１ａの上に設けられる。ここで、変調器形成部１１ａは、導電性基板２１上の変調器１１が形成される領域を示す。次に、絶縁膜２８ａをマスクとして変調器吸収層２９およびクラッド層３０をエッチングする。これにより、レーザ形成部１０ａと変調器形成部１１ａ以外の半導体層がエッチングされる。なお、図１７以降の図では、便宜上、回折格子層２５、クラッド層２４、クラッド層２２が省略されることがある。
　次に、導波路１３ａ、１３ｂ、１３ｃを構成する半導体層を形成する。導波路１３ａ、１３ｂ、１３ｃを構成する半導体層は、透明導波路層４１とクラッド層４２である。図１９は、実施の形態１で導波路１３ａ、１３ｂ、１３ｃを構成する半導体層を成長させた状態を示す平面図である。図２０は、図１９をI－II直線に沿って切断することで得られる断面図である。図２１は、図１９をIII－IV直線に沿って切断することで得られる断面図である。
　透明導波路層４１とクラッド層４２は、絶縁膜２８ａをマスクとして、選択成長により形成する。透明導波路層４１とクラッド層４２は、レーザ形成部１０ａおよび変調器形成部１１ａを取り囲むように形成される。
　導波路１３ａ、１３ｂ、１３ｃを構成する半導体層をエッチングする。図２２は、実施の形態１で導波路１３ａ、１３ｂ、１３ｃを構成する半導体層をエッチングした状態を示す平面図である。図２３は、図２２をI－II直線に沿って切断することで得られる断面図である。ここでは、まず、クラッド層２７、３０、４２の上に絶縁膜２８ｂを形成する。絶縁膜２８ｂはレーザ形成部１０ａと、変調器形成部１１ａと、導波路１３ａ、１３ｂ、１３ｃを形成する領域に設けられる。次に、絶縁膜２８ｂをマスクとして透明導波路層４１とクラッド層４２とをエッチングする。
　次に、フォトダイオード１２を構成する半導体層と半絶縁性半導体層５０とを形成する。フォトダイオード１２を構成する半導体層は、コンタクト層５１、クラッド層５２、光吸収層５３およびクラッド層５４である。図２４は、実施の形態１でフォトダイオード１２を構成する半導体層と半絶縁性半導体層５０とを成長させた状態を示す平面図である。図２５は、図２４をI－II直線に沿って切断することで得られる断面図である。
　半絶縁性半導体層５０、コンタクト層５１、クラッド層５２、光吸収層５３およびクラッド層５４は、絶縁膜２８ｂをマスクとして、選択成長により形成する。半絶縁性半導体層５０、コンタクト層５１、クラッド層５２、光吸収層５３およびクラッド層５４は、絶縁膜２８ｂで覆われた部分を取り囲むように形成される。
　なお、図２５に示されるように、半絶縁性半導体層５０は導電性基板２１の上面だけではなく、導波路１３ｃを構成する半導体層のエッチングにより形成された側面にも形成される。導波路１３ｃを構成する半導体層のエッチングにより形成された側面は、端面４３を含む。半絶縁性半導体層５０、コンタクト層５１、クラッド層５２は導波路１３ｃの側面にも設けられるため、フォトダイオード１２を構成する半導体層の表面に露出する。図２４において、便宜上、半絶縁性半導体層５０、コンタクト層５１、クラッド層５２の表面に露出した部分は省略されている。
　次に、フォトダイオード１２を構成する半導体層をエッチングする。図２６は、実施の形態１でフォトダイオード１２を構成する半導体層をエッチングした状態を示す平面図である。図２７は、図２６をI－II直線に沿って切断することで得られる断面図である。図２８は、図２６をIII－IV直線に沿って切断することで得られる断面図である。図２９は、図２６をV－VI直線に沿って切断することで得られる断面図である。
　まず、クラッド層２７、３０、４２、５４の上に絶縁膜２８ｃを形成する。絶縁膜２８ｃはレーザ形成部１０ａと、変調器形成部１１ａと、導波路１３ａ、１３ｂ、１３ｃを形成する領域と、フォトダイオード形成部１２ａに設けられる。フォトダイオード形成部１２ａは導電性基板２１上のフォトダイオード１２が形成される領域を示す。次に、絶縁膜２８ｃをマスクとして半絶縁性半導体層５０の途中までドライエッチングを行う。
　これにより、リッジ構造の導波路１３ａ、１３ｂ、１３ｃが形成される。また、レーザ形成部１０ａと変調器形成部１１ａの間に方向性結合器１４が形成される。方向性結合器１４は導波路１３ｃの一部である。
　次に、埋め込み成長を行う。図３０は、実施の形態１で埋め込み成長を行った状態を示す平面図である。図３１は、図３０をI－II直線に沿って切断することで得られる断面図である。図３２は、図３０をIII－IV直線に沿って切断することで得られる断面図である。図３３は、図３０をV－VI直線に沿って切断することで得られる断面図である。
　ここでは、ｐ－ＩｎＰ層６１とｎ－ＩｎＰ層６２とｐ－ＩｎＰ層６３から構成される埋め込み成長層を形成する。埋め込み成長層は、レーザ形成部１０ａ、変調器形成部１１ａ、導波路１３ａ、１３ｂ、１３ｃ、フォトダイオード形成部１２ａを取り囲むように設けられる。導波路１３ａ、１３ｂ、１３ｃの側面は、埋め込み成長層に覆われる。また、レーザ１０を構成する半導体層、変調器１１を構成する半導体層およびフォトダイオード１２を構成する半導体層の側面は、埋め込み成長層に覆われる。埋め込み成長層は埋め込み成長により形成される。
　次に、コンタクト層を形成する。コンタクト層は、クラッド層７１とｐ－ＩｎＧａＡｓ層７２とを含む。図３４は、実施の形態１でコンタクト層を成長させた状態を示す平面図である。図３５は、図３４をI－II直線に沿って切断することで得られる断面図である。図３６は、図３４をIII－IV直線に沿って切断することで得られる断面図である。図３７は、図３４をV－VI直線に沿って切断することで得られる断面図である。
　まず、絶縁膜２８ｃを除去する。次に、導電性基板２１上の全面に、コンタクト層を結晶成長させる。なお、図３４において、レーザ形成部１０ａ、変調器形成部１１ａ、導波路１３ａ、１３ｂ、１３ｃ、フォトダイオード形成部１２ａの位置が便宜上示されている。
　次に、コンタクト層をエッチングする。図３８は、実施の形態１でコンタクト層をエッチングした状態を示す平面図である。図３９は、図３８をI－II直線に沿って切断することで得られる断面図である。図４０は、図３８をIII－IV直線に沿って切断することで得られる断面図である。図４１は、図３８をV－VI直線に沿って切断することで得られる断面図である。
　ここでは、ｐ－ＩｎＧａＡｓ層７２のうち電極の直下に配置される部分を残すように、ｐ－ＩｎＧａＡｓ層７２をエッチングする。この結果、レーザ形成部１０ａ、変調器形成部１０ｂおよびフォトダイオード形成部１２ａの上にｐ－ＩｎＧａＡｓ層７２が残される。フォトダイオード形成部１２ａの上のｐ－ＩｎＧａＡｓ層７２は、アノード８７ａに対応する位置に設けられる。なお、図３８では、レーザ形成部１０ａ、変調器形成部１１ａ、フォトダイオード形成部１２ａ、導波路１３ａ、１３ｂ、１３ｃの位置が便宜上示されている。
　次に、メサを形成する。図４２は、実施の形態１でメサを形成した状態を示す平面図である。図４３は、図４２をI－II直線に沿って切断することで得られる断面図である。図４４は、図４２をIII－IV直線に沿って切断することで得られる断面図である。図４５は、図４２をV－VI直線に沿って切断することで得られる断面図である。図４６は、図４２をVII－VIII直線に沿って切断することで得られる断面図である。
　ここでは、レーザ形成部１０ａの両側、変調器形成部１１ａの両側および導波路１３ａ、１３ｂ、１３ｃの両側に溝１５が形成される。また、導波路１３ｃとの接続部を除いて、フォトダイオード形成部１２ａを取り囲むように溝１５が形成される。溝１５はエッチングにより形成される。エッチングは半絶縁性半導体層５０が除去される深さまで実施される。これにより、レーザ形成部１０ａ、変調器形成部１１ａ、導波路１３ａ、１３ｂ、１３ｃおよびフォトダイオード形成部１２ａにメサ構造が形成される。
　次に、コンタクトホール８０を形成する。図４７は、実施の形態１でフォトダイオード形成部１２ａにコンタクトホール８０を形成した状態を示す平面図である。図４８は、図４７をI－II直線に沿って切断することで得られる断面図である。図４９は、図４７をIII－IV直線に沿って切断することで得られる断面図である。図５０は、図４７をV－VI直線に沿って切断することで得られる断面図である。図５１は、図４７をVII－VIII直線に沿って切断することで得られる断面図である。
　ここでは、コンタクトホール８０は、フォトダイオード形成部１２ａのｐ－ＩｎＧａＡｓ層７２の隣に設けられる。平面視において、コンタクトホール８０はｐ－ＩｎＧａＡｓ層７２と平行に伸びる。コンタクトホール８０とフォトダイオード形成部１２ａのｐ－ＩｎＧａＡｓ層７２とは、平面視での長手方向がフォトダイオード１２への光の入射方向に伸びる。コンタクトホール８０は、フォトダイオード１２のカソード８７ｂとなるｎ型の電極を形成するために設けられる。コンタクトホール８０は、クラッド層７１の上面からコンタクト層５１に達する深さまで形成される。
　次に、導電性基板２１上の全面に絶縁膜８１を形成する。絶縁膜８１は、溝１５の側面および底面と、コンタクトホール８０の側面および底面とを覆う。
　次に、絶縁膜８１に開口８２～８５を形成する。図５２は、実施の形態１で絶縁膜８１に開口８２～８５を形成した状態を示す平面図である。図５３は、図５２をI－II直線に沿って切断することで得られる断面図である。図５４は、図５２をIII－IV直線に沿って切断することで得られる断面図である。図５５は、図５２をV－VI直線に沿って切断することで得られる断面図である。図５６は、図５２をVII－VIII直線に沿って切断することで得られる断面図である。
　開口８２～８５は電極８７の直下に該当する位置に形成される。開口８２は、コンタクトホール８０の底面において、コンタクト層５１を露出させるように形成される。開口８３は、フォトダイオード形成部１２ａでｐ－ＩｎＧａＡｓ層７２を露出させるように形成される。開口８４は、レーザ形成部１０ａにおいて、ｐ－ＩｎＧａＡｓ層７２を露出させるように形成される。開口８５は、変調器形成部１１ａにおいて、ｐ－ＩｎＧａＡｓ層７２を露出させるように形成される。
　次に、絶縁膜８１の上に電極８７を形成する。図１～５に示されるように、電極８７は、レーザ形成部１０ａにおいて開口８４を埋め込み、ｐ－ＩｎＧａＡｓ層７２を接触するように設けられる。レーザ形成部１０ａ上の電極８７は、溝１５に沿って伸び、溝１５を挟んでレーザ形成部１０ａの反対側まで伸びる。また、電極８７は、変調器形成部１１ａにおいて開口８５を埋め込み、ｐ－ＩｎＧａＡｓ層７２と接触するように設けられる。
　アノード８７ａは、フォトダイオード形成部１２ａにおいて開口８３を埋め込み、ｐ－ＩｎＧａＡｓ層７２と接触するように設けられる。カソード８７ｂは、フォトダイオード形成部１２ａにおいて開口８２を埋め込み、コンタクト層５１と接触するように設けられる。カソード８７ｂは、コンタクトホール８０の側面に沿って上方に向かって伸びる。カソード８７ｂは、フォトダイオード１２の上面側においてコンタクトホール８０を挟んでアノード８７ａと反対側に引き出される。アノード８７ａ、カソード８７ｂは、同じ材料から形成される。
　次に、裏面工程を実施する。まず、導電性基板２１の裏面側を導電性基板２１の厚さが１００μｍ厚程度になるまで研磨する。ここでは、ウエハ裏面の全体を研磨する。次に、図２に示されるように、導電性基板２１の裏面に電極９０を形成する。以上から、図１～５に示される半導体光集積素子１００が形成される。図１～５では、便宜上、キャップ層２６、回折格子層２５、クラッド層２４、クラッド層２２、埋め込み成長層等が省略されている。
　次に、本実施の形態の比較例について説明する。図５７は、比較例に係る半導体光集積素子２００の平面図である。比較例に係る半導体光集積素子２００では、フォトダイオード２１２の構造が実施の形態１に係るフォトダイオード１２と異なる。フォトダイオード２１２の上面側には、アノード８７ａのみが設けられている。
　図５８は、図５７の半導体光集積素子２００をI－II直線に沿って切断することで得られる断面図である。半導体光集積素子２００において、レーザ１０の構造は実施の形態１と同じである。図５９は、図５７の半導体光集積素子２００をIII－IV直線に沿って切断することで得られる断面図である。半導体光集積素子２００において、変調器１１の構造は実施の形態１と同じである。
　図６０は、図５７の半導体光集積素子２００をV－VI直線に沿って切断することで得られる断面図である。図６０は、フォトダイオード２１２の断面図である。比較例に係る半導体光集積素子２００は、半絶縁性半導体層５０を備えない。フォトダイオード１２は導電性基板２１の上に直接設けられている。
　導電性基板２１の上には、クラッド層５２、光吸収層５３、クラッド層５４が下からこの順で設けられる。クラッド層５４の上には、クラッド層７１とｐ－ＩｎＧａＡｓ層７２とが下からこの順で設けられる。また、フォトダイオード２１２には、コンタクトホール８０が設けられない。
　クラッド層７１とｐ－ＩｎＧａＡｓ層７２の上には絶縁膜８１が設けられる。絶縁膜８１は溝１５に沿って伸びる。絶縁膜８１にはｐ－ＩｎＧａＡｓ層７２を露出させる開口８３が設けられる。また、絶縁膜８１には開口８２が設けられない。絶縁膜８１の上にはアノード８７ａが設けられる。アノード８７ａは開口８３を埋め込み、ｐ－ＩｎＧａＡｓ層７２と接触する。フォトダイオード２１２のカソードは、導電性基板２１の裏面に設けられた電極９０である。
　半導体光集積素子２００では、レーザ１０のカソードとフォトダイオード２１２のカソードは共通である。カソードである電極９０の電位は、例えばグランドとなる。
　図６１は、図５７の半導体光集積素子２００をVII－VIII直線に沿って切断することで得られる断面図である。図６１は、フォトダイオード２１２と導波路１３ｃとの接続部の断面図である。導波路１３ａ、１３ｂ、１３ｃの構造は実施の形態１と同じである。比較例では、クラッド層５２が導波路１３ｃの端面４３に沿って伸びる。比較例では、半絶縁性半導体層５０が設けられない。このため、導波路１３ｃとフォトダイオード２１２とは電気的に分離されていない。
　次に、比較例に係る半導体光集積素子２００の製造方法を説明する。半導体光集積素子２００の製造方法は、図２２、図２３に示した導波路１３ａ、１３ｂ、１３ｃを構成する半導体層をエッチングする工程までは、実施の形態１と同じである。次に、フォトダイオード２１２を構成する半導体層を形成する。フォトダイオード２１２を構成する半導体層は、クラッド層５２、光吸収層５３、クラッド層５４である。
　図６２は、比較例でフォトダイオード２１２を構成する半導体層を成長させた状態を示す平面図である。図６３は、図６２をI－II直線に沿って切断することで得られる断面図である。クラッド層５２、光吸収層５３およびクラッド層５４は、絶縁膜２８ｂをマスクとして、選択成長により形成する。
　次に、フォトダイオード２１２を構成する半導体層をエッチングする。図６４は、比較例でフォトダイオード２１２を構成する半導体層をエッチングした状態を示す平面図である。図６５は、図６４をI－II直線に沿って切断することで得られる断面図である。図６６は、図６４をIII－IV直線に沿って切断することで得られる断面図である。図６７は、図６４をV－VI直線に沿って切断することで得られる断面図である。
　まず、レーザ形成部１０ａと、変調器形成部１１ａと、導波路１３ａ、１３ｂ、１３ｃを形成する領域と、フォトダイオード形成部２１２ａに絶縁膜２８ｃを設ける。フォトダイオード形成部２１２ａは導電性基板２１上のフォトダイオード２１２が形成される領域を示す。次に、絶縁膜２８ｃをマスクとして導電性基板２１が露出するまでドライエッチングを行う。これにより、導波路１３ａ、１３ｂ、１３ｃが形成される。
　次に、埋め込み成長を行う。図６８は、比較例で埋め込み成長を行った状態を示す平面図である。図６９は、図６８をI－II直線に沿って切断することで得られる断面図である。図７０は、図６８をIII－IV直線に沿って切断することで得られる断面図である。図７１は、図６８をV－VI直線に沿って切断することで得られる断面図である。ここでは、実施の形態１と同様に、ｐ－ＩｎＰ層６１とｎ－ＩｎＰ層６２とｐ－ＩｎＰ層６３から構成される埋め込み成長層を形成する。
　次に、コンタクト層を形成する。コンタクト層は、クラッド層７１とｐ－ＩｎＧａＡｓ層７２とを含む。図７２は、比較例でコンタクト層を成長させた状態を示す平面図である。図７３は、図７２をI－II直線に沿って切断することで得られる断面図である。図７４は、図７２をIII－IV直線に沿って切断することで得られる断面図である。図７５は、図７２をV－VI直線に沿って切断することで得られる断面図である。ここでは、実施の形態１と同様に、導電性基板２１上の全面に、コンタクト層を結晶成長させる。
　次に、コンタクト層をエッチングする。図７６は、比較例でコンタクト層をエッチングした状態を示す平面図である。図７７は、図７６をI－II直線に沿って切断することで得られる断面図である。図７８は、図７６をIII－IV直線に沿って切断することで得られる断面図である。図７９は、図７６をV－VI直線に沿って切断することで得られる断面図である。ここでは、レーザ形成部１０ａ、変調器形成部１０ｂおよびフォトダイオード形成部２１２ａの上にｐ－ＩｎＧａＡｓ層７２を残すように、ｐ－ＩｎＧａＡｓ層７２をエッチングする。
　次に、メサを形成する。図８０は、比較例でメサを形成した状態を示す平面図である。図８１は、図８０をI－II直線に沿って切断することで得られる断面図である。図８２は、図８０をIII－IV直線に沿って切断することで得られる断面図である。図８３は、図８０をV－VI直線に沿って切断することで得られる断面図である。図８４は、図８０をVII－VIII直線に沿って切断することで得られる断面図である。
　ここでは、レーザ形成部１０ａの両側、変調器形成部１１ａの両側および導波路１３ａ、１３ｂ、１３ｃの両側に溝１５が形成される。また、導波路１３ｃとの接続部を除いて、フォトダイオード形成部２１２ａを取り囲むように溝１５が形成される。溝１５はエッチングにより、導電性基板２１が露出する深さまで形成される。
　次に、導電性基板２１上の全面に絶縁膜８１を形成する。次に、絶縁膜８１に開口８４、８５、２８３を形成する。図８５は、比較例で絶縁膜８１に開口８４、８５、２８３を形成した状態を示す平面図である。図８６は、図８５をI－II直線に沿って切断することで得られる断面図である。図８７は、図８５をIII－IV直線に沿って切断することで得られる断面図である。図８８は、図８５をV－VI直線に沿って切断することで得られる断面図である。図８９は、図８５をVII－VIII直線に沿って切断することで得られる断面図である。
　開口２８３は、フォトダイオード形成部２１２ａでｐ－ＩｎＧａＡｓ層７２を露出させるように形成される。開口８４、８５は、実施の形態１と同様にレーザ形成部１０ａと変調器形成部１１ａにそれぞれ形成される。
　次に、絶縁膜８１の上に電極８７を形成する。レーザ形成部１０ａおよび変調器形成部１１ａに設けられる電極８７の構造は、実施の形態１と同様である。フォトダイオード形成部２１２ａにおいて、アノード８７ａは開口２８３を埋め込み、ｐ－ＩｎＧａＡｓ層７２を接触するように設けられる。
　次に、裏面工程を実施する。裏面工程は実施の形態１と同様である。以上から、図５７～６１に示される半導体光集積素子２００が形成される。
　比較例に係る半導体光集積素子２００では、導電性基板２１の裏面の電極９０が、レーザ１０とフォトダイオード２１２の共通のカソードとなる。このとき、例えば電極９０がグランド電位の場合、フォトダイオード２１２の上面側の電極は負の電位となる。このため、フォトダイオード２１２の電源の極性を使用者が選択できない。
　さらに、比較例では、レーザ１０とフォトダイオード２１２との間が電気的に分離されていない。このため、レーザ１０とフォトダイオード２１２との間に無効電流が流れ、半導体光集積素子２００の特性が低下する可能性がある。
　これに対し本実施の形態に係る半導体光集積素子１００では、導電性基板２１とフォトダイオード１２とが半絶縁性半導体層５０により電気的に分離される。このため、フォトダイオード１２の上面側からアノード８７ａとカソード８７ｂの両方を引き出せる。従って、フォトダイオード１２に接続する電源の極性の自由度が向上する。
　さらに、導波路１３ｃとフォトダイオード１２とは、半絶縁性半導体層５０で電気的に分離されている。また、フォトダイオード１２は半絶縁性半導体層５０により導電性基板２１と電気的に分離される。つまり、半絶縁性半導体層５０が分離抵抗となることで、フォトダイオード１２は、レーザ１０および変調器１１から電気的に分離される。本実施の形態では、アノード８７ａとカソード８７ｂがレーザ１０および変調器１１から十分に絶縁されるため、レーザ１０または変調器１１とフォトダイオード１２との間に無効電流が流れることを抑制できる。従って半導体光集積素子１００の特性を向上できる。
　また、フォトダイオード１２の受光面１９と導波路１３ｃの端面４３とは、半導体層で接続されている。ここで半導体層は、半絶縁性半導体層５０、コンタクト層５１およびクラッド層５２である。これにより、フォトダイオード１２が機能するのに十分なモニタ光を確保できる。
　また、本実施の形態では導電性基板２１を使用しているため、レーザ１０と変調器１１のカソードとして裏面の電極９０を用いることができる。従って、半絶縁性基板を使用する場合と比較して、基板の上面側から引き出す電極端子の数を削減できる。また、レーザ１０と変調器１１については、導電性基板２１を使用した従来の半導体光集積素子と同様に、裏面の電極９０を使用した駆動方法を採用できる。
　また、本実施の形態では、半導体光集積素子１００が備える導波路の任意の位置に隣接するように、方向性結合器１４を設けることができる。このため、フォトダイオード１２の位置の自由度を向上できる。
　本実施の形態では、レーザ１０の前方にフォトダイオード１２が設けられた。この変形例として、フォトダイオード１２は、レーザ１０の出力光を受光できれば、導電性基板２１上の別の位置に設けられても良い。例えば、フォトダイオード１２は、レーザ１０の後方に設けられても良い。この場合、フォトダイオード１２はレーザ１０の後方側への出射光を受光しても良い。また、フォトダイオード１２はレーザ１０の後方側への出射光を全て受光しても良い。また、フォトダイオード１２はレーザ１０と変調器１１との間に設けられても良い。つまり、フォトダイオード１２はインラインのフォトダイオードであっても良い。
　また、レーザ１０、変調器１１、フォトダイオード１２および導波路１３ａ、１３ｂ、１３ｃの構造は、本実施の形態に示したものに限らない。レーザ１０および変調器１１として、導電性基板２１に設けられたあらゆるレーザおよび変調器を採用できる。また、フォトダイオード１２として、半絶縁性半導体層５０によって導電性基板２１と電気的に分離されたあらゆるフォトダイオードを採用できる。例えば、コンタクト層５１およびクラッド層５２は、導波路１３ｃの端面４３に沿って伸びなくても良い。また、変調器１１は設けられなくても良い。本実施の形態は導電性基板２１にレーザとフォトダイオードとが設けられたあらゆる半導体光集積素子に適用できる。
　これらの変形は以下の実施の形態に係る半導体光集積素子について適宜応用することができる。なお、以下の実施の形態に係る半導体光集積素子については実施の形態１との共通点が多いので、実施の形態１との相違点を中心に説明する。
実施の形態２．
　図９０は、実施の形態２に係る半導体光集積素子３００の平面図である。半導体光集積素子３００は、フォトダイオード３１２の構造が実施の形態１と異なる。その他の構造は、実施の形態１と同様である。
　図９１は、図９０の半導体光集積素子３００をI－II直線に沿って切断することで得られる断面図である。図９２は、図９０の半導体光集積素子３００をIII－IV直線に沿って切断することで得られる断面図である。レーザ１０と変調器１１の構造は実施の形態１と同様である。
　図９３は、図９０の半導体光集積素子をV－VI直線に沿って切断することで得られる断面図である。図９３は、フォトダイオード３１２の断面図である。実施の形態１と同様に、導電性基板２１の上には半絶縁性半導体層５０が設けられる。フォトダイオード３１２は半絶縁性半導体層５０の上に設けられている。
　半絶縁性半導体層５０の上には、コンタクト層３５１が設けられる。コンタクト層３５１はｐ－ＩｎＧａＡｓＰから形成される。コンタクト層３５１の上にはクラッド層３５２が設けられる。クラッド層３５２はｐ－ＩｎＰから形成される。クラッド層３５２の上には光吸収層３５３が設けられる。光吸収層３５３はｉ－ＩｎＧａＡｓＰから形成される。光吸収層３５３の上にはクラッド層３５４が設けられる。クラッド層３５４はｎ－ＩｎＰから形成される。クラッド層３５４の上にはコンタクト層３５５が設けられる。コンタクト層３５５はｎ－ＩｎＧａＡｓＰから形成される。フォトダイオード３１２は、導電性基板２１側から順に、ｐ－ＩｎＰクラッド層とｉ－ＩｎＧａＡｓＰ光吸収層とｎ－ＩｎＰクラッド層とを有する。
　フォトダイオード１２には、コンタクト層３５５の上面からコンタクト層３５１に至るコンタクトホール３８０が形成される。コンタクトホール３８０によりコンタクト層３５１が露出する。
　フォトダイオード３１２の両側には溝１５が設けられる。溝１５はフォトダイオード３１２の上面側から導電性基板２１まで伸びる。コンタクト層３５５の上面には絶縁膜８１が設けられる。絶縁膜８１は溝１５およびコンタクトホール３８０に沿って伸びる。絶縁膜８１にはコンタクト層３５５を露出させる開口３８３が設けられる。さらに、コンタクトホール３８０の底面において、絶縁膜８１にはコンタクト層３５１を露出させる開口３８２が設けられる。
　絶縁膜８１の上にはアノード８７ａとカソード８７ｂが設けられる。アノード８７ａは開口３８３を埋め込み、コンタクト層３５５と接触する。カソード８７ｂは開口３８２を埋め込み、コンタクト層３５１と接触する。フォトダイオード３１２のアノード８７ａと、フォトダイオード３１２のカソード８７ｂは、フォトダイオード３１２の上面側から引き出される。
　図９４は、図９０の半導体光集積素子３００をVII－VIII直線に沿って切断することで得られる断面図である。図９４は、フォトダイオード３１２と導波路１３ｃとの接続部の断面図である。導波路１３ａ、１３ｂ、１３ｃの構造は、実施の形態１と同様である。
　半絶縁性半導体層５０、コンタクト層３５１およびクラッド層３５２は、導波路１３ｃの端面４３に沿って伸びる。端面４３はフォトダイオード１２の受光面３１９に面している。実施の形態１と同様に、導波路１３ｃとフォトダイオード１２とは、半絶縁性半導体層５０で分離されている。クラッド層４２とコンタクト層３５５の上には、絶縁膜８１が設けられる。
　次に、半導体光集積素子３００の製造方法を説明する。半導体光集積素子３００の製造方法は、図２２、図２３に示した導波路１３ａ、１３ｂ、１３ｃを構成する半導体層をエッチングする工程までは、実施の形態１と同じである。
　次に、フォトダイオード３１２を構成する半導体層と半絶縁性半導体層５０とを形成する。フォトダイオード３１２を構成する半導体層は、コンタクト層３５１、クラッド層３５２、光吸収層３５３、クラッド層３５４、コンタクト層３５５である。図９５は、実施の形態２でフォトダイオード３１２を構成する半導体層と半絶縁性半導体層とを成長させた状態を示す平面図である。図９６は、図９５をI－II直線に沿って切断することで得られる断面図である。
　半絶縁性半導体層５０、コンタクト層３５１、クラッド層３５２、光吸収層３５３、クラッド層３５４およびコンタクト層３５５は、絶縁膜２８ｂをマスクとして、選択成長により形成する。これらの半導体層は、絶縁膜２８ｂで覆われた部分を取り囲むように形成される。
　実施の形態１と同様に、半絶縁性半導体層５０は導電性基板２１の上面だけではなく、導波路１３ｃを構成する半導体層のエッチングにより形成された側面にも形成される。導波路１３ｃを構成する半導体層のエッチングにより形成された側面は、端面４３を含む。
　次に、フォトダイオード３１２を構成する半導体層をエッチングする。図９７は、実施の形態２でフォトダイオード３１２を構成する半導体層をエッチングした状態を示す平面図である。図９８は、図９７をI－II直線に沿って切断することで得られる断面図である。図９９は、図９７をIII－IV直線に沿って切断することで得られる断面図である。図１００は、図９７をV－VI直線に沿って切断することで得られる断面図である。
　まず、クラッド層２７、３０、４２およびコンタクト層３５５の上に絶縁膜２８ｃを形成する。絶縁膜２８ｂはレーザ形成部１０ａと、変調器形成部１１ａと、導波路１３ａ、１３ｂ、１３ｃを形成する領域と、フォトダイオード形成部３１２ａに設けられる。フォトダイオード形成部３１２ａは導電性基板２１上のフォトダイオード３１２が形成される領域を示す。次に、絶縁膜２８ｃをマスクとして半絶縁性半導体層５０の途中までドライエッチングを行う。これにより、導波路１３ａ、１３ｂ、１３ｃが形成される。また、方向性結合器１４が形成される。
　次に、埋め込み成長を行う。図１０１は、実施の形態２で埋め込み成長を行った状態を示す平面図である。図１０２は、図１０１をI－II直線に沿って切断することで得られる断面図である。図１０３は、図１０１をIII－IV直線に沿って切断することで得られる断面図である。図１０４は、図１０１をV－VI直線に沿って切断することで得られる断面図である。埋め込み成長層の構造は実施の形態１と同様である。導波路１３ａ、１３ｂ、１３ｃの側面は、埋め込み成長層に覆われる。また、レーザ１０を構成する半導体層、変調器１１を構成する半導体層およびフォトダイオード３１２を構成する半導体層の側面は、埋め込み成長層に覆われる。
　次に、コンタクト層を形成する。コンタクト層は、クラッド層７１とｐ－ＩｎＧａＡｓ層７２とを含む。図１０５は、実施の形態２でコンタクト層を成長させた状態を示す平面図である。図１０６は、図１０５をI－II直線に沿って切断することで得られる断面図である。図１０７は、図１０５をIII－IV直線に沿って切断することで得られる断面図である。図１０８は、図１０５をV－VI直線に沿って切断することで得られる断面図である。まず、絶縁膜２８ｃを除去する。次に、導電性基板２１上の全面に、コンタクト層を結晶成長させる。
　次に、コンタクト層をエッチングする。図１０９は、実施の形態２でコンタクト層をエッチングした状態を示す平面図である。図１１０は、図１０９をI－II直線に沿って切断することで得られる断面図である。図１１１は、図１０９をIII－IV直線に沿って切断することで得られる断面図である。図１１２は、図１０９をV－VI直線に沿って切断することで得られる断面図である。
　ここでは、ｐ－ＩｎＧａＡｓ層７２のうち電極の直下に配置される部分を残すように、ｐ－ＩｎＧａＡｓ層７２をエッチングする。また、フォトダイオード形成部３１２ａでは、クラッド層７１とｐ－ＩｎＧａＡｓ層７２を全て除去する。この結果、レーザ形成部１０ａおよび変調器形成部１０ｂの上にｐ－ＩｎＧａＡｓ層７２が残される。
　次に、メサを形成する。図１１３は、実施の形態２でメサを形成した状態を示す平面図である。図１１４は、図１１３をI－II直線に沿って切断することで得られる断面図である。図１１５は、図１１３をIII－IV直線に沿って切断することで得られる断面図である。図１１６は、図１１３をV－VI直線に沿って切断することで得られる断面図である。図１１７は、図１１３をVII－VIII直線に沿って切断することで得られる断面図である。
　実施の形態１と同様に、レーザ形成部１０ａの両側、変調器形成部１１ａの両側および導波路１３ａ、１３ｂ、１３ｃの両側に溝１５が形成される。また、導波路１３ｃとの接続部を除いて、フォトダイオード形成部３１２ａを取り囲むように溝１５が形成される。
　次に、コンタクトホール３８０を形成する。図１１８は、実施の形態２でフォトダイオード形成部３１２ａにコンタクトホール３８０を形成した状態を示す平面図である。図１１９は、図１１８をI－II直線に沿って切断することで得られる断面図である。図１２０は、図１１８をIII－IV直線に沿って切断することで得られる断面図である。図１２１は、図１１８をV－VI直線に沿って切断することで得られる断面図である。図１２２は、図１１８をVII－VIII直線に沿って切断することで得られる断面図である。
　コンタクトホール３８０は、平面視において長手方向がフォトダイオード３１２への光の入射方向に伸びる。コンタクトホール３８０は、コンタクト層３５５の上面からコンタクト層３５１に達する深さまで形成される。
　次に、導電性基板２１上の全面に絶縁膜８１を形成する。絶縁膜８１は、溝１５の側面および底面と、コンタクトホール３８０の側面および底面とを覆う。
　次に、絶縁膜８１に開口８４、８５、３８２、３８３を形成する。図１２３は、実施の形態２で絶縁膜８１に開口８４、８５、３８２、３８３を形成した状態を示す平面図である。図１２４は、図１２３をI－II直線に沿って切断することで得られる断面図である。図１２５は、図１２３をIII－IV直線に沿って切断することで得られる断面図である。図１２６は、図１２３をV－VI直線に沿って切断することで得られる断面図である。図１２７は、図１２３をVII－VIII直線に沿って切断することで得られる断面図である。
　開口３８２は、コンタクトホール３８０の底面において、コンタクト層３５１を露出させるように形成される。開口３８３は、フォトダイオード形成部３１２ａでコンタクト層３５５を露出させるように形成される。開口８４、８５の構造は実施の形態１と同様である。
　次に、絶縁膜８１の上に電極８７を形成する。図９０～９４に示されるように、レーザ形成部１０ａおよび変調器形成部１１ａにおいて電極８７の構造は実施の形態１と同様である。アノード８７ａは、フォトダイオード形成部３１２ａにおいて開口３８３を埋め込み、コンタクト層３５５と接触するように設けられる。カソード８７ｂは、フォトダイオード形成部３１２ａにおいて開口３８２を埋め込み、コンタクト層３５１と接触するように設けられる。
　次に、裏面工程を実施する。裏面工程は実施の形態１と同様である。以上から、図９０～９４に示される半導体光集積素子３００が形成される。実施の形態２においても、実施の形態１と同様の効果を得ることができる。
　なお、各実施の形態で説明した技術的特徴は適宜に組み合わせて用いてもよい。
　１００、３００　半導体光集積素子、　１０　レーザ、　１２　フォトダイオード、　１３ａ、１３ｂ、１３ｃ　導波路、　１９、３１９　受光面、　２１　導電性基板、　４３　端面、　５０　半絶縁性半導体層、　８７ａ　アノード、　８７ｂ　カソード、　９０　電極

Claims (6)

  1. 　導電性基板と、
    　前記導電性基板に設けられたレーザと、
    　前記導電性基板の上に設けられた半絶縁性半導体層と、
    　前記半絶縁性半導体層の上に設けられたフォトダイオードと、
    　前記導電性基板の上に設けられ、前記レーザの出力光を前記フォトダイオードに導く導波路と、
    　を備え、
    　前記フォトダイオードのアノードと、前記フォトダイオードのカソードは、前記フォトダイオードの上面側から引き出され、
    　前記導波路と前記フォトダイオードとは、前記半絶縁性半導体層で分離されていることを特徴とする半導体光集積素子。
  2. 　前記半絶縁性半導体層は、前記導波路の前記フォトダイオードの受光面に面した端面に沿って伸びることを特徴とする請求項１に記載の半導体光集積素子。
  3. 　前記レーザは、前記導電性基板の前記フォトダイオードが設けられた側と反対側の面である裏面に電極を有することを特徴とする請求項１または２に記載の半導体光集積素子。
  4. 　前記導電性基板は、導電性のＩｎＰから形成され、
    　前記半絶縁性半導体層は、ＦｅがドープされたＩｎＰから形成されることを特徴とする請求項１～３の何れか１項に記載の半導体光集積素子。
  5. 　前記フォトダイオードは、前記導電性基板側から順に、ｎ－ＩｎＰクラッド層とｉ－ＩｎＧａＡｓＰ光吸収層とｐ－ＩｎＰクラッド層とを有することを特徴とする請求項１～４の何れか１項に記載の半導体光集積素子。
  6. 　前記フォトダイオードは、前記導電性基板側から順に、ｐ－ＩｎＰクラッド層とｉ－ＩｎＧａＡｓＰ光吸収層とｎ－ＩｎＰクラッド層とを有することを特徴とする請求項１～４の何れか１項に記載の半導体光集積素子。
PCT/JP2017/035920 2017-10-03 2017-10-03 半導体光集積素子 WO2019069359A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201780095438.4A CN111164475B (zh) 2017-10-03 2017-10-03 半导体光集成元件
JP2018512441A JP6414365B1 (ja) 2017-10-03 2017-10-03 半導体光集積素子
US16/614,345 US11211768B2 (en) 2017-10-03 2017-10-03 Semiconductor optical integrated device
PCT/JP2017/035920 WO2019069359A1 (ja) 2017-10-03 2017-10-03 半導体光集積素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/035920 WO2019069359A1 (ja) 2017-10-03 2017-10-03 半導体光集積素子

Publications (1)

Publication Number Publication Date
WO2019069359A1 true WO2019069359A1 (ja) 2019-04-11

Family

ID=64017084

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/035920 WO2019069359A1 (ja) 2017-10-03 2017-10-03 半導体光集積素子

Country Status (4)

Country Link
US (1) US11211768B2 (ja)
JP (1) JP6414365B1 (ja)
CN (1) CN111164475B (ja)
WO (1) WO2019069359A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6758546B1 (ja) * 2020-01-16 2020-09-23 三菱電機株式会社 半導体光集積素子およびその製造方法
JPWO2021053711A1 (ja) * 2019-09-17 2021-03-25

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10951003B1 (en) * 2020-02-25 2021-03-16 Inphi Corporation Light source for integrated silicon photonics
CN115296142A (zh) * 2022-08-09 2022-11-04 杭州泽达半导体有限公司 一种激光器及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04254380A (ja) * 1990-08-03 1992-09-09 American Teleph & Telegr Co <Att> モノリシック集積光増幅器及び光検出器
US20020131465A1 (en) * 2001-02-01 2002-09-19 Lo Yu-Hwa Integrated surface-emitting laser and modulator device
JP2008204970A (ja) * 2007-02-16 2008-09-04 Fujitsu Ltd 光半導体素子
JP2013153015A (ja) * 2012-01-24 2013-08-08 Mitsubishi Electric Corp 光変調器集積光源
JP2015122440A (ja) * 2013-12-24 2015-07-02 富士通株式会社 光半導体装置及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63273386A (ja) 1987-04-30 1988-11-10 Nec Corp 複合集積素子
GB2326760B (en) * 1997-06-28 2002-02-13 Mitel Semiconductor Ab Optical source with monitor
JPH11186661A (ja) 1997-12-24 1999-07-09 Hitachi Ltd 変調器付半導体レーザ
JP2000150925A (ja) 1998-11-05 2000-05-30 Furukawa Electric Co Ltd:The 導波路型集積半導体装置の作製方法
US6453105B1 (en) * 2000-10-04 2002-09-17 Agere Systems Guardian Corp Optoelectronic device with power monitoring tap
JP3991220B2 (ja) * 2001-02-28 2007-10-17 日本電気株式会社 光学回路素子の製造方法
KR100407346B1 (ko) * 2001-10-12 2003-11-28 삼성전자주식회사 모니터링 장치를 구비한 반도체 광증폭기 모듈
KR100617693B1 (ko) * 2003-08-20 2006-08-28 삼성전자주식회사 광검출기를 구비하는 반도체 광증폭 장치 및 그 제조방법
US7343061B2 (en) * 2005-11-15 2008-03-11 The Trustees Of Princeton University Integrated photonic amplifier and detector
JP4789608B2 (ja) * 2005-12-06 2011-10-12 Ｏｋｉセミコンダクタ株式会社 半導体光通信素子
US8098969B2 (en) * 2009-12-08 2012-01-17 Onechip Photonics Inc. Waveguide optically pre-amplified detector with passband wavelength filtering
JP5924138B2 (ja) 2012-06-04 2016-05-25 富士通株式会社 光半導体集積回路装置及びその製造方法
US9082637B2 (en) * 2012-08-17 2015-07-14 The University Of Connecticut Optoelectronic integrated circuit
JP2014063052A (ja) * 2012-09-21 2014-04-10 Mitsubishi Electric Corp 光変調器の製造方法および光変調器
GB2507512A (en) * 2012-10-31 2014-05-07 Ibm Semiconductor device with epitaxially grown active layer adjacent a subsequently grown optically passive region

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04254380A (ja) * 1990-08-03 1992-09-09 American Teleph & Telegr Co <Att> モノリシック集積光増幅器及び光検出器
US20020131465A1 (en) * 2001-02-01 2002-09-19 Lo Yu-Hwa Integrated surface-emitting laser and modulator device
JP2008204970A (ja) * 2007-02-16 2008-09-04 Fujitsu Ltd 光半導体素子
JP2013153015A (ja) * 2012-01-24 2013-08-08 Mitsubishi Electric Corp 光変調器集積光源
JP2015122440A (ja) * 2013-12-24 2015-07-02 富士通株式会社 光半導体装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021053711A1 (ja) * 2019-09-17 2021-03-25
CN114365359A (zh) * 2019-09-17 2022-04-15 三菱电机株式会社 半导体激光装置
JP7229377B2 (ja) 2019-09-17 2023-02-27 三菱電機株式会社 半導体レーザ装置
JP6758546B1 (ja) * 2020-01-16 2020-09-23 三菱電機株式会社 半導体光集積素子およびその製造方法
WO2021144916A1 (ja) * 2020-01-16 2021-07-22 三菱電機株式会社 半導体光集積素子およびその製造方法

Also Published As

Publication number Publication date
JP6414365B1 (ja) 2018-10-31
US11211768B2 (en) 2021-12-28
JPWO2019069359A1 (ja) 2019-11-14
CN111164475B (zh) 2022-04-15
CN111164475A (zh) 2020-05-15
US20200274318A1 (en) 2020-08-27

Similar Documents

Publication Publication Date Title
JP5451332B2 (ja) 光半導体装置
JP4928988B2 (ja) 半導体光装置およびその製造方法
US7199441B2 (en) Optical module device driven by a single power supply
JP6414365B1 (ja) 半導体光集積素子
US9366835B2 (en) Integrated optical semiconductor device and integrated optical semiconductor device assembly
JP4789608B2 (ja) 半導体光通信素子
KR101045758B1 (ko) 반도체 광변조기
US6710378B1 (en) Semiconductor light reception device of end face light incidence type
US8488918B2 (en) Semiconductor optical device, optical transmitter module, optical transceiver module, and optical transmission equipment
JP2013222795A (ja) 変調器集積型レーザ素子
JP2009198881A (ja) 光半導体装置
EP4064469A1 (en) Semiconductor devices for emitting modulated light and methods for fabricating such devices
CN111989832B (zh) 半导体光集成元件
JP6939411B2 (ja) 半導体光素子
US6931041B2 (en) Integrated semiconductor laser device and method of manufacture thereof
JP2005116644A (ja) 半導体光電子導波路
JP2020021865A (ja) 半導体光素子及び光送受信モジュール
JP7229377B2 (ja) 半導体レーザ装置
JP4105618B2 (ja) 半導体光変調導波路
JP2006173465A (ja) 変調器集積レーザおよび光モジュール
JP2011151088A (ja) 半導体光素子、光送信モジュール、光送受信モジュール、光伝送装置、及び、それらの製造方法
JP4283079B2 (ja) 半導体光電子導波路
JP2022083951A (ja) 半導体光素子
JP2023168249A (ja) 半導体光素子
JP2011044753A (ja) 変調器集積レーザ

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018512441

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17927871

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17927871

Country of ref document: EP

Kind code of ref document: A1