WO2019044034A1

WO2019044034A1 - 高周波モジュール、フロントエンドモジュールおよび通信装置

Info

Publication number: WO2019044034A1
Application number: PCT/JP2018/016831
Authority: WO
Inventors: 宮崎　大輔
Original assignee: 株式会社村田製作所
Priority date: 2017-08-31
Filing date: 2018-04-25
Publication date: 2019-03-07
Also published as: US11206010B2; US20200186126A1

Abstract

第１周波数帯域の信号と第２周波数帯域の信号とを同時に受信する高周波モジュール（１０）であって、選択端子（１１０ａおよび１１０ｂ）を有するスイッチ回路（１１）と、第１周波数帯域の信号を通過させるフィルタ（１３Ａ）と、第２周波数帯域の信号を通過させるフィルタ（１３Ｂ）と、選択端子（１１０ａ）およびフィルタ（１３Ａ）に接続された位相調整回路（１２Ａ）と、選択端子（１１０ｂ）およびフィルタ（１３Ｂ）に接続された位相調整回路（１２Ｂ）とを備え、フィルタ（１３Ａ）は圧電性の基板（１００Ａ）上に形成された弾性波共振子を有し、フィルタ（１３Ｂ）は圧電性の基板（１００Ｂ）上に形成された弾性波共振子を有し、位相調整回路（１２Ａ）を構成する回路素子の一部は基板（１００Ａ）上に形成され、位相調整回路（１２Ｂ）を構成する回路素子の一部は基板（１００Ｂ）上に形成されている。

Description

高周波モジュール、フロントエンドモジュールおよび通信装置

　本発明は、高周波モジュール、フロントエンドモジュールおよび通信装置に関する。

　特許文献１には、複数の異なる周波数帯域（バンド）の高周波信号を送受信するマルチバンド対応の高周波モジュールが開示されている。この高周波モジュールは、アンテナ側に配置されたスイッチＩＣ（Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）と、第１の周波数帯域の信号を送受信させる第１のＳＡＷ（Ｓｕｒｆａｃｅ　Ａｃｏｕｓｔｉｃ　Ｗａｖｅ）デュプレクサと、第２の周波数帯域の信号を送受信させる第２のＳＡＷデュプレクサと、スイッチＩＣと第１のＳＡＷデュプレクサとの間に配置された第１の位相回路と、スイッチＩＣと第２のＳＡＷデュプレクサとの間に配置された第２の位相回路と、を有している。第１の位相回路および第２の位相回路により、第１の周波数帯域では、スイッチＩＣ側から見て第２のＳＡＷデュプレクサが略開放となり、第２の周波数帯域では、スイッチＩＣ側から見て第１のＳＡＷデュプレクサが略開放となる。これにより、第１の周波数帯域の信号および第２の周波数帯域の信号のそれぞれを、低損失で伝搬することが可能となる。

国際公開第２０１５／０４１１２５号

　近年のマルチバンド化対応の無線通信端末では、１つのアンテナで異なる周波数帯域の複数の送信信号あるいは複数の受信信号を同時に使用する、いわゆるキャリアアグリゲーション（ＣＡ）方式が適用される。また、ＣＡ方式の導入に伴い、１つの端末で使用する周波数帯域（バンド）数も増大している。これに反して、フロントエンドに配置される高周波モジュールを小型化する要求は厳しくなっている。

　しかしながら、特許文献１のような高周波モジュールでは、各信号経路の挿入損失を低減すべく、各周波数帯域に対応して位相回路が配置されるため、バンド数の増大に伴い、高周波モジュールが大型化してしまうという問題がある。

　そこで、本発明は、上記課題を解決するためになされたものであって、ＣＡモードにおける挿入損失を低減しつつ小型化された高周波モジュール、フロントエンドモジュールおよび通信装置を提供することを目的とする。

　上記目的を達成するために、本発明の一態様に係る高周波モジュールは、少なくとも第１周波数帯域の信号と、当該第１周波数帯域と周波数が異なる第２周波数帯域の信号とを同時に送信、受信または送受信することが可能な高周波モジュールであって、共通端子、第１選択端子、および第２選択端子を有するスイッチ回路と、前記第１周波数帯域の信号を通過させる第１フィルタと、前記第２周波数帯域の信号を通過させる第２フィルタと、前記第１選択端子と前記第１フィルタとの間に接続された、１以上の回路素子を有する第１位相調整回路と、前記第２選択端子と前記第２フィルタとの間に接続された、１以上の回路素子を有する第２位相調整回路と、を備え、前記第１フィルタは、圧電性を有する第１基板と、当該第１基板上に形成されたＩＤＴ電極とで構成された弾性波共振子を有し、前記第２フィルタは、圧電性を有する第２基板と、当該第２基板上に形成されたＩＤＴ電極とで構成された弾性波共振子を有し、前記第１位相調整回路を構成する前記１以上の回路素子の少なくとも１つは、前記第１基板上に形成されており、かつ、前記第２位相調整回路を構成する前記１以上の回路素子の少なくとも１つは、前記第２基板上に形成されている。

　これにより、第１周波数帯域の信号および第２周波数帯域の信号を同時に送信、受信、または送受信する、いわゆるＣＡモードにおいて、第１フィルタおよび第２フィルタの信号通過特性を改善できる。つまり、第１周波数帯域の信号の第２フィルタへの漏れ量を最小化でき、第１フィルタの通過帯域挿入損失を低減できる。また、第２周波数帯域の信号の第１フィルタへの漏れ量を最小化でき、第２フィルタの通過帯域挿入損失を低減できる。

　さらに、第１位相調整回路を構成する回路素子を、第１フィルタの弾性波共振子が形成される第１基板上に形成し、第２位相調整回路を構成する回路素子を、第２フィルタの弾性波共振子が形成される第２基板上に形成するので、第１位相調整回路および第２位相調整回路を構成する回路素子のうちの、第１基板以外かつ第２基板以外に形成される回路素子の数を削減できる。よって、ＣＡモードにおける挿入損失を低減しつつ高周波モジュールの小型化が可能となる。

　また、前記第１位相調整回路は、前記第１選択端子と前記第１フィルタとを結ぶ経路上に配置され、互いに直列接続された第１回路素子および第２回路素子と、前記第１回路素子と前記第２回路素子との接続ノードとグランドとの間に配置された第３回路素子と、を備え、前記第１回路素子、前記第２回路素子、および前記第３回路素子のそれぞれは、インダクタまたはキャパシタであってもよい。

　また、前記第１フィルタは、前記第１基板上に形成され、前記第１位相調整回路に接続された第１入出力端子と、前記第１基板上に形成された第２入出力端子と、前記第１入出力端子と前記第２入出力端子とを結ぶ第１経路に設けられた、前記弾性波共振子からなる１以上の直列腕共振子と、前記第１経路のノードとグランドとを結ぶ第２経路に設けられた、前記弾性波共振子からなる１以上の並列腕共振子と、を備え、前記１以上の直列腕共振子および前記１以上の並列腕共振子のうち、第１の直列腕共振子のみが前記第１入出力端子に直接接続され、前記第１回路素子および前記第２回路素子のうち前記第２回路素子は、前記第１入出力端子に接続され、前記第１の直列腕共振子は、前記第２回路素子を含み、前記第１フィルタの弾性波共振子および前記第１位相調整回路の容量性素子として機能してもよい。

　複数の弾性波共振子を有し第１入出力端子に最も近く接続された弾性表面波共振子が直列腕共振子である第１フィルタの場合、第１入出力端子側から第１フィルタを見たインピーダンスは、容量性かつ高インピーダンス側（開放側）に位置する。この場合、自帯域を特性インピーダンス（５０Ω）に位置させ、ＣＡ相手帯域を高インピーダンス側（開放側）に位置させるためには、第１位相調整回路として直列腕にキャパシタが配置され並列腕にインダクタが配置されたＴ型回路が望ましい。これにより、ＣＡ相手帯域のインピーダンスを反時計まわりにシフトさせることで、当該シフト量を小さくできる。つまり、並列腕インダクタのインダクタンス値を小さくできるので、インピーダンス整合を高精度にでき、かつ、第１位相調整回路を小型化できる。

　また、第１位相調整回路を構成する第２回路素子を第１フィルタの第１の直列腕共振子としている。これにより、第１基板を小型化できる。

　また、前記第２位相調整回路は、前記第２選択端子と前記第２フィルタとを結ぶ経路上に配置され、互いに直列接続された第４回路素子および第５回路素子と、前記第４回路素子および前記第５回路素子の接続ノードとグランドとの間に配置された第６回路素子と、を備え、前記第４回路素子、前記第５回路素子、および前記第６回路素子のそれぞれは、インダクタまたはキャパシタであってもよい。

　また、前記第２フィルタは、前記第２基板上に形成され、前記第２位相調整回路に接続された第３入出力端子と、前記第２基板上に形成された第４入出力端子と、前記第３入出力端子と前記第４入出力端子とを結ぶ第３経路に設けられた、前記弾性波共振子からなる１以上の直列腕共振子と、前記第３経路のノードとグランドとを結ぶ第４経路に設けられた、前記弾性波共振子からなる１以上の並列腕共振子と、を備え、前記１以上の直列腕共振子および前記１以上の並列腕共振子のうち、第２の直列腕共振子のみが前記第３入出力端子に直接接続され、前記第４回路素子および前記第５回路素子のうち前記第５回路素子は、前記第３入出力端子に接続され、前記第２の直列腕共振子は、前記第５回路素子を含み、前記第２フィルタの弾性波共振子および前記第２位相調整回路の容量性素子として機能してもよい。

　複数の弾性波共振子を有し第３入出力端子に最も近く接続された弾性表面波共振子が直列腕共振子である第２フィルタの場合、第３入出力端子側から第２フィルタを見たインピーダンスは、容量性かつ高インピーダンス側（開放側）に位置する。この場合、自帯域を特性インピーダンス（５０Ω）に位置させ、ＣＡ相手帯域を高インピーダンス側（開放側）に位置させるためには、第２位相調整回路として直列腕にキャパシタが配置され並列腕にインダクタが配置されたＴ型回路が望ましい。これにより、ＣＡ相手帯域のインピーダンスを反時計まわりにシフトさせることで、当該シフト量を小さくできる。つまり、並列腕インダクタのインダクタンス値を小さくできるので、インピーダンス整合を高精度にでき、かつ、第２位相調整回路を小型化できる。

　また、第２位相調整回路を構成する第５回路素子を第２フィルタの第２の直列腕共振子としている。これにより、第２基板を小型化できる。

　また、前記第１位相調整回路は、前記第１選択端子と前記第１フィルタとを結ぶ経路上に配置された第７回路素子と、前記第１選択端子および前記第７回路素子の接続ノードとグランドとの間に配置された第８回路素子と、前記第７回路素子および前記第１フィルタの接続ノードとグランドとの間に配置された第９回路素子と、を備え、前記第７回路素子、前記第８回路素子、および前記第９回路素子のそれぞれは、インダクタまたはキャパシタであってもよい。

　また、前記第１フィルタは、前記第１基板上に形成され、前記第１位相調整回路に接続された第１入出力端子と、前記第１基板上に形成された第２入出力端子と、前記第１入出力端子と前記第２入出力端子とを結ぶ第１経路に設けられた、前記弾性波共振子からなる１以上の直列腕共振子と、前記第１経路のノードとグランドとを結ぶ第２経路に設けられた、前記弾性波共振子からなる１以上の並列腕共振子と、を備え、前記１以上の直列腕共振子および前記１以上の並列腕共振子のうち、第１の並列腕共振子が前記第１入出力端子に直接接続され、前記第８回路素子および前記第９回路素子のうち前記第９回路素子は、前記第１入出力端子に接続され、前記第１の並列腕共振子は、前記第９回路素子を含み、前記第１フィルタの弾性波共振子および前記第１位相調整回路の容量性素子として機能してもよい。

　複数の弾性波共振子を有し第１入出力端子に最も近く接続された弾性表面波共振子が並列腕共振子である第１フィルタの場合、第１入出力端子側から第１フィルタを見たインピーダンスは、容量性かつ低インピーダンス側（短絡側）に位置する。この場合、自帯域を特性インピーダンス（５０Ω）に位置させ、ＣＡ相手帯域を高インピーダンス側（開放側）に位置させるためには、第１位相調整回路として並列腕にキャパシタが配置され直列腕にインダクタが配置されたπ型回路が望ましい。これにより、ＣＡ相手帯域のインピーダンスを時計まわりにシフトさせることで、当該シフト量を小さくできる。つまり、直列腕インダクタのインダクタンス値を小さくできるので、インピーダンス整合を高精度にでき、かつ、第１位相調整回路を小型化できる。

　また、第１位相調整回路を構成する第９回路素子を第１フィルタの第１の並列腕共振子としている。これにより、第１基板を小型化できる。

　また、前記第２位相調整回路は、前記第２選択端子と前記第２フィルタとを結ぶ経路上に配置された第１０回路素子と、前記第２選択端子および前記第１０回路素子の接続ノードとグランドとの間に配置された第１１回路素子と、前記第１０回路素子および前記第２フィルタの接続ノードとグランドとの間に配置された第１２回路素子と、を備え、前記第１０回路素子、前記第１１回路素子、および前記第１２回路素子のそれぞれは、インダクタまたはキャパシタであってもよい。

　これらにより、位相調整回路を構成する各回路素子の接続ノードにおいて、段階的に位相をシフトでき、また、上記回路構成、つまり、Ｔ型、π型、インダクタ、およびキャパシタなどを適宜選択することで位相調整の拡張性が向上する。

　また、前記第２フィルタは、前記第２基板上に形成され、前記第２位相調整回路に接続された第３入出力端子と、前記第２基板上に形成された第４入出力端子と、前記第３入出力端子と前記第４入出力端子とを結ぶ第３経路に設けられた、前記弾性波共振子からなる１以上の直列腕共振子と、前記第３経路のノードとグランドとを結ぶ第４経路に設けられた、前記弾性波共振子からなる１以上の並列腕共振子と、を備え、前記１以上の直列腕共振子および前記１以上の並列腕共振子のうち、第２の並列腕共振子が前記第３入出力端子に直接接続され、前記第１１回路素子および前記第１２回路素子のうち前記第１２回路素子は、前記第３入出力端子に接続され、前記第２の並列腕共振子は、前記第１２回路素子を含み、前記第２フィルタの弾性波共振子および前記第２位相調整回路の容量性素子として機能してもよい。

　複数の弾性波共振子を有し第３入出力端子に最も近く接続された弾性表面波共振子が並列腕共振子である第２フィルタの場合、第３入出力端子側から第２フィルタを見たインピーダンスは、容量性かつ低インピーダンス側（短絡側）に位置する。この場合、自帯域を特性インピーダンス（５０Ω）に位置させ、ＣＡ相手帯域を高インピーダンス側（開放側）に位置させるためには、第２位相調整回路として並列腕にキャパシタが配置され直列腕にインダクタが配置されたπ型回路が望ましい。これにより、ＣＡ相手帯域のインピーダンスを時計まわりにシフトさせることで、当該シフト量を小さくできる。つまり、直列腕インダクタのインダクタンス値を小さくできるので、インピーダンス整合を高精度にでき、かつ、第２位相調整回路を小型化できる。

　また、第２位相調整回路を構成する第１２回路素子を第２フィルタの第２の並列腕共振子としている。これにより、第２基板を小型化できる。

　また、前記第１位相調整回路を構成する前記１以上の回路素子は、第１キャパシタを含み、前記第１キャパシタは、前記第１基板上に形成されていてもよい。

　これによれば、第１基板上に第１位相調整回路を構成する第１キャパシタを形成することで、高周波モジュールを効果的に小型化できる。

　また、前記第１キャパシタは、前記第１基板上に形成された櫛歯容量電極で構成されていてもよい。

　これによれば、第１基板上に第１位相調整回路を構成する第１キャパシタを櫛歯容量電極で形成することにより、第１キャパシタを第１フィルタのＩＤＴ電極と同一の製造プロセスで形成できるので、製造工程を簡素化できる。

　また、前記第１キャパシタの共振周波数および反共振周波数は、前記第１周波数帯域よりも低周波数側または高周波数側に位置してもよい。

　これにより、第１キャパシタの共振点および反共振点により発生する不要なスプリアスを第１フィルタの通過帯域から外すことができる。よって、通過帯域内の低損失性を確保できる。

　また、前記第１基板を平面視した場合、前記櫛歯容量電極を構成する、互いに平行な複数の電極指と直交する第１方向と、前記第１フィルタの前記ＩＤＴ電極を構成する、互いに平行な複数の電極指と直交する第２方向とは、異なってもよい。

　これにより、櫛歯容量電極の励振により発生する不要波が、第１フィルタのＩＤＴ電極の励振により発生する弾性波と干渉することを抑制できる。よって、第１フィルタを通過する信号に不要なスプリアスが重畳することを抑制できる。

　また、前記第１基板上において、前記第１方向と前記第２方向とのなす角度は、８０°以上１００°以下であってもよい。

　これにより、第１方向が第２方向と同じである場合の櫛歯容量のインピーダンス極小点（共振点）を２０ｄＢ以上大きくでき、また、インピーダンス極大点（反共振点）を、２０ｄＢ以上小さくできる。

　また、前記高周波モジュールは、前記共通端子と前記第１選択端子とが導通状態であり、かつ、前記共通端子と前記第２選択端子とが導通状態であることにより、前記第１周波数帯域の信号および前記第２周波数帯域の信号を同時に送信、受信、または送受信してもよい。

　また、前記スイッチ回路は、さらに、第３選択端子と、第４選択端子と、を有し、前記高周波モジュールは、さらに、前記第１周波数帯域および前記第２周波数帯域と周波数が異なる第３周波数帯域の信号を通過させる第３フィルタと、前記第１周波数帯域、前記第２周波数帯域および前記第３周波数帯域と周波数が異なる第４周波数帯域の信号を通過させる第４フィルタと、前記第３選択端子と前記第３フィルタとの間に接続された、１以上の回路素子を有する第３位相調整回路と、前記第４選択端子と前記第４フィルタとの間に接続された、１以上の回路素子を有する第４位相調整回路と、を備え、前記第３フィルタは、圧電性を有する第３基板と、当該第３基板上に形成されたＩＤＴ電極とで構成された弾性波共振子を有し、前記第４フィルタは、圧電性を有する第４基板と、当該第４基板上に形成されたＩＤＴ電極とで構成された弾性波共振子を有し、前記第３位相調整回路を構成する前記１以上の回路素子の少なくとも１つは、前記第３基板上に形成されており、かつ、前記第４位相調整回路を構成する前記１以上の回路素子の少なくとも１つは、前記第４基板上に形成されており、前記第１周波数帯域は、ＬＴＥ（Ｌｏｎｇ　Ｔｅｒｍ　Ｅｖｏｌｕｔｉｏｎ）のＢａｎｄ１受信帯域（２１１０－２１７０ＭＨｚ）であり、前記第２周波数帯域は、ＬＴＥのＢａｎｄ３受信帯域（１８０５－１８８０ＭＨｚ）であり、前記第３周波数帯域は、ＬＴＥのＢａｎｄ７受信帯域（２６２０－２６９０ＭＨｚ）であり、前記第４周波数帯域は、ＬＴＥのＢａｎｄ５受信帯域（８６９－８９４ＭＨｚ）、Ｂａｎｄ８受信帯域（９２５－９６０ＭＨｚ）、Ｂａｎｄ２０受信帯域（７９１－８２１ＭＨｚ）、およびＢａｎｄ４０帯域（２３００－２４００ＭＨｚ）のいずれかであり、前記高周波モジュールは、前記第１周波数帯域の信号、前記第２周波数帯域の信号、前記第３周波数帯域の信号、および前記第４周波数帯域の信号のうちの少なくとも２つの信号を同時に送信、受信、または送受信してもよい。

　また、前記スイッチ回路は、さらに、第３選択端子と、第４選択端子と、を有し、前記高周波モジュールは、さらに、前記第１周波数帯域および前記第２周波数帯域と周波数が異なる第３周波数帯域の信号を通過させる第３フィルタと、前記第１周波数帯域、前記第２周波数帯域および前記第３周波数帯域と周波数が異なる第４周波数帯域の信号を通過させる第４フィルタと、前記第３選択端子と前記第３フィルタとの間に接続された、１以上の回路素子を有する第３位相調整回路と、前記第４選択端子と前記第４フィルタとの間に接続された、１以上の回路素子を有する第４位相調整回路と、を備え、前記第３フィルタは、圧電性を有する第３基板と、当該第３基板上に形成されたＩＤＴ電極とで構成された弾性波共振子を有し、前記第４フィルタは、圧電性を有する第４基板と、当該第４基板上に形成されたＩＤＴ電極とで構成された弾性波共振子を有し、前記第３位相調整回路を構成する前記１以上の回路素子の少なくとも１つは、前記第３基板上に形成されており、かつ、前記第４位相調整回路を構成する前記１以上の回路素子の少なくとも１つは、前記第４基板上に形成されており、前記第１周波数帯域は、ＬＴＥのＢａｎｄ２受信帯域（１９３０－１９９０ＭＨｚ）であり、前記第２周波数帯域は、ＬＴＥのＢａｎｄ４受信帯域（２１１０－２１５５ＭＨｚ）であり、前記第３周波数帯域は、ＬＴＥのＢａｎｄ３０受信帯域（２３５０－２３６０ＭＨｚ）であり、前記第４周波数帯域は、ＬＴＥのＢａｎｄ５受信帯域（８６９－８９４ＭＨｚ）、Ｂａｎｄ２９受信帯域（７１７－７２８ＭＨｚ）、およびＢａｎｄ１２受信帯域（７２９－７４６ＭＨｚ）のいずれかであり、前記高周波モジュールは、前記第１周波数帯域の信号、前記第２周波数帯域の信号、前記第３周波数帯域の信号、および前記第４周波数帯域の信号のうちの少なくとも２つの信号を同時に送信、受信、または送受信してもよい。

　これらにより、ＬＴＥの４つのバンドのうち２以上のバンドをＣＡモードとして実行する場合の挿入損失を低減しつつ高周波モジュールの小型化が可能となる。

　また、本発明の一態様に係るフロントエンドモジュールは、上記いずれかに記載の高周波モジュールと、前記第１フィルタに接続された第１増幅回路と、前記第２フィルタに接続された第２増幅回路と、を備える。

　これにより、ＣＡモードにおける挿入損失を低減しつつ小型化されたフロントエンドモジュールを提供できる。

　また、本発明の一態様に係る通信装置は、アンテナ素子で送受信される高周波信号を処理するＲＦ信号処理回路と、前記アンテナ素子と前記ＲＦ信号処理回路との間で前記高周波信号を伝達する上記記載のフロントエンドモジュールと、を備える。

　これにより、ＣＡモードにおける挿入損失を低減しつつ小型化された通信装置を提供できる。

　本発明によれば、ＣＡモードにおける挿入損失を低減しつつ小型化された高周波モジュール、フロントエンドモジュールおよび通信装置を提供することが可能となる。

図１は、実施の形態に係る通信装置およびアンテナ素子の回路ブロック図である。図２Ａは、実施例１に係る高周波モジュールを構成するフィルタおよび位相調整回路の配置構成を示す図である。図２Ｂは、比較例に係る高周波モジュールを構成するフィルタおよび位相調整回路の配置構成を示す図である。図２Ｃは、実施例１および比較例に係る高周波モジュールの配置レイアウトの比較を表す図である。図３Ａは、Ｂａｎｄ１フィルタおよびＢａｎｄ７フィルタが共通端子で接続された回路において、位相調整が十分な場合の通過特性を表す図である。図３Ｂは、Ｂａｎｄ１フィルタおよびＢａｎｄ７フィルタが共通端子で接続された回路において、位相調整が不十分な場合の通過特性を表す図である。図４は、ＢａｎｄＡフィルタおよびＢａｎｄＢフィルタが共通端子で接続された回路におけるＣＡ相手側帯域インピーダンスと挿入損失劣化量との関係を表すグラフである。図５は、位相調整回路の各ノードから見たフィルタのインピーダンスを示すスミスチャートである。図６は、フィルタの通過特性と櫛歯容量のインピーダンス特性との関係を説明する図である。図７Ａは、実施例２に係る高周波モジュールを構成するフィルタおよび位相調整回路の配置構成を示す図である。図７Ｂは、実施例１および２に係る高周波モジュールを構成するフィルタおよび位相調整回路の通過特性を比較した図である。図８は、実施例２に係る高周波モジュールのＩＤＴ電極および櫛歯容量電極のなす角度を変化させた場合の櫛歯容量のインピーダンスを示すグラフである。図９Ａは、実施例３に係る高周波モジュールを構成するフィルタおよび位相調整回路の構成を示す図である。図９Ｂは、実施例３に係る高周波モジュールを構成するフィルタおよび位相調整回路の等価回路を示す図である。図１０は、実施例３に係る位相調整回路の各ノードから見たフィルタのインピーダンスを示すスミスチャートである。図１１は、実施例３に係る高周波モジュールを構成するフィルタおよび位相調整回路の配置構成を示す図である。図１２Ａは、実施例４に係る高周波モジュールを構成するフィルタおよび位相調整回路の構成を示す図である。図１２Ｂは、実施例４に係る高周波モジュールを構成するフィルタおよび位相調整回路の等価回路を示す図である。図１３は、実施例４に係る位相調整回路の各ノードから見たフィルタのインピーダンスを示すスミスチャートである。図１４は、実施例４に係る高周波モジュールを構成するフィルタおよび位相調整回路の配置構成を示す図である。

　以下、本発明の実施の形態について、実施例およびその図面を用いて詳細に説明する。なお、以下で説明する実施例は、いずれも包括的または具体的な例を示すものである。以下の実施例で示される数値、形状、材料、構成要素、構成要素の配置および接続形態などは、一例であり、本発明を限定する主旨ではない。以下の実施例における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、図面に示される構成要素の大きさまたは大きさの比は、必ずしも厳密ではない。

　（実施の形態）
　［１．１　通信装置の回路構成］
　図１は、実施の形態に係る通信装置５およびアンテナ素子２の回路ブロック図である。同図に示された通信装置５は、フロントエンドモジュール２０と、ＲＦ信号処理回路（ＲＦＩＣ：Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）３と、ベースバンド信号処理回路（ＢＢＩＣ：Ｂａｓｅ　Ｂａｎｄ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）４と、を備える。

　フロントエンドモジュール２０は、高周波モジュール１０と、受信増幅回路２１Ａ、２１Ｂおよび２１Ｃと、を備える。

　高周波モジュール１０は、スイッチ回路１１と、位相調整回路１２Ａ、１２Ｂおよび１２Ｃと、フィルタ１３Ａ、１３Ｂおよび１３Ｃと、アンテナ共通端子２２と、を備える。

　スイッチ回路１１は、共通端子１１０ｄ、１１０ｅおよび１１０ｆと、選択端子１１０ａ、１１０ｂおよび１１０ｃと、を有し、共通端子１１０ｄと選択端子１１０ａとの導通および非導通を切り替えるＳＰＳＴ（Ｓｉｎｇｅ　Ｐｏｌｅ　Ｓｉｎｇｌｅ　Ｔｈｒｏｗ）型のスイッチ１１ａと、共通端子１１０ｅと選択端子１１０ｂとの導通および非導通を切り替えるＳＰＳＴ型のスイッチ１１ｂと、共通端子１１０ｆと選択端子１１０ｃとの導通および非導通を切り替えるＳＰＳＴ型のスイッチ１１ｃとで構成されている。選択端子１１０ａは第１選択端子であり、選択端子１１０ｂは第２選択端子である。また、共通端子１１０ｄ、１１０ｅおよび１１０ｆは、アンテナ共通端子２２と接続されている。なお、共通端子１１０ｄ、１１０ｅおよび１１０ｆは、１つの共通端子にまとめられていてもよい。

　フィルタ１３Ａは、単体で、第１周波数帯域（ＢａｎｄＡ）の信号を選択的に通過させる第１フィルタである。フィルタ１３Ｂは、単体で、第１周波数帯域と異なる第２周波数帯域（ＢａｎｄＢ）の信号を選択的に通過させる第２フィルタである。フィルタ１３Ｃは、単体で、第１周波数帯域および第２周波数帯域と異なる第３周波数帯域（ＢａｎｄＣ）の信号を選択的に通過させる第３フィルタである。

　フィルタ１３Ａは、圧電性を有する基板１００Ａ（第１基板）と基板１００Ａ上に形成されたＩＤＴ（ＩｎｔｅｒＤｉｇｉｔａｌ　Ｔｒａｎｓｄｕｃｅｒ）電極とで構成された弾性表面波共振子を有する弾性表面波フィルタである。フィルタ１３Ｂは、圧電性を有する基板１００Ｂ（第２基板）と基板１００Ｂ上に形成されたＩＤＴ電極とで構成された弾性表面波共振子を有する弾性表面波フィルタである。フィルタ１３Ｃは、圧電性を有する基板１００Ｃと基板１００Ｃ上に形成されたＩＤＴ電極とで構成された弾性表面波共振子を有する弾性表面波フィルタである。

　なお、フィルタ１３Ａ～１３Ｃは、弾性表面波フィルタのほか、弾性境界波フィルタおよびバルク弾性波（ＢＡＷ：Ｂｕｌｋ　Ａｃｏｕｓｔｉｃ　Ｗａｖｅ）を用いた弾性波フィルタのいずれかであってもよい。

　なお、圧電性を有する基板とは、少なくとも一部に圧電性を有する基板である。例えば、表面に圧電薄膜を備え、当該圧電薄膜と音速の異なる膜、および支持基板などの積層体で構成されていてもよい。また、基板は、基板全体に圧電性を有していても良い。この場合、基板は、圧電体層一層からなる圧電基板である。

　例えば、表面に圧電薄膜を備え、当該圧電薄膜と音速の異なる膜、および支持基板などの積層体で構成されている圧電性基板とは、圧電薄膜を伝搬する弾性波音速より伝搬するバルク波音速が高速である高音速支持基板と、高音速支持基板上に積層されており、圧電薄膜を伝搬する弾性バルク波音速より伝搬するバルク波音速が低速である低音速膜と、低音速膜上に積層された圧電薄膜と、で構成された基板をいう。ここで、高音速支持基板は、後述する、高音速膜と支持基板の双方を兼ねている。

　また、上記の他に、少なくとも１部に圧電性を有する積層型基板として、支持基板と、当該支持基板上に形成されており、圧電薄膜を伝搬する弾性波音速より伝搬するバルク波音速が高速である高音速膜と、当該高音速膜上に積層されており、圧電薄膜を伝搬する弾性バルク波音速より伝搬するバルク波音速が低速である低音速膜と、当該低音速膜上に積層された圧電薄膜と、で構成された積層体であってもよい。

　圧電薄膜としては、ＬｉＴａＯ_３、ＬｉＮｂＯ_３、ＺｎＯ、ＡｌＮ、または、ＰＺＴのいずれかの材料からなる。

　低音速膜としては、酸化ケイ素、ガラス、酸窒化ケイ素、酸化タンタル、酸化ケイ素にフッ素または炭素またはホウ素を加えた化合物、または、上記各材料を主成分とする材料のいずれかからなる。

　高音速支持基板としては、窒化アルミニウム、酸化アルミニウム、炭化ケイ素、窒化ケイ素、シリコン、サファイア、リチウムタンタレート、リチュウムニオベイト、水晶等の圧電体、アルミナ、ジルコニア、コージライト、ムライト、ステアタイト、フォルステライト等の各種セラミック、マグネシアダイヤモンド、または、上記各材料を主成分とする材料、上記各材料の混合物を主成分とする材料のいずれかからなる。

　高音速膜としては、ＤＬＣ膜、窒化アルミニウム、酸化アルミニウム、炭化ケイ素、窒化ケイ素、シリコン、サファイア、リチウムタンタレート、リチュウムニオベイト、水晶等の圧電体、アルミナ、ジルコニア、コージライト、ムライト、ステアタイト、フォルステライト等の各種セラミック、マグネシアダイヤモンド、または、上記各材料を主成分とする材料、上記各材料の混合物を主成分とする材料のいずれかからなる。

　支持基板としては、サファイア、リチウムタンタレート、リチュウムニオベイト、水晶等の圧電体、アルミナ、マグネシア、窒化ケイ素、窒化アルミニウム、炭化ケイ素、ジルコニア、コージライト、ムライト、ステアタイト、フォルステライト等の各種セラミック、ガラス等の誘電体またはシリコン、窒化ガリウム等の半導体及び樹脂基板等を用いることができる。

　位相調整回路１２Ａは、選択端子１１０ａとフィルタ１３Ａとの間に接続された、１以上の回路素子を有する第１位相調整回路である。１以上の回路素子とは、例えば、キャパシタおよびインダクタの少なくとも１つである。位相調整回路１２Ａは、選択端子１１０ａから見たフィルタ１３Ａのインピーダンスを、位相調整回路１２Ａが付加されていない場合の選択端子１１０ａから見たフィルタ１３Ａのインピーダンスに対して変化させる機能を有している。

　位相調整回路１２Ｂは、選択端子１１０ｂとフィルタ１３Ｂとの間に接続された、１以上の回路素子を有する第２位相調整回路である。１以上の回路素子とは、例えば、キャパシタおよびインダクタの少なくとも１つである。位相調整回路１２Ｂは、選択端子１１０ｂから見たフィルタ１３Ｂのインピーダンスを、位相調整回路１２Ｂが付加されていない場合の選択端子１１０ｂから見たフィルタ１３Ｂのインピーダンスに対して変化させる機能を有している。

　位相調整回路１２Ｃは、選択端子１１０ｃとフィルタ１３Ｃとの間に接続された、１以上の回路素子を有する位相調整回路である。１以上の回路素子とは、例えば、キャパシタおよびインダクタの少なくとも１つである。位相調整回路１２Ｃは、選択端子１１０ｃから見たフィルタ１３Ｃのインピーダンスを、位相調整回路１２Ｃが付加されていない場合の選択端子１１０ｃから見たフィルタ１３Ｃのインピーダンスに対して変化させる機能を有している。

　上記回路構成において、高周波モジュール１０は、第１周波数帯域の信号、第２周波数帯域の信号、および第３周波数帯域の信号のうち、少なくとも２つの信号を、同時に受信することが可能である。

　例えば、第１周波数帯域の信号と第２周波数帯域の信号とを同時受信する場合には、スイッチ１１ａおよび１１ｂが導通状態、ならびに、スイッチ１１ｃが非導通状態となる。

　ここで、位相調整回路１２Ａを構成する１以上の回路素子の少なくとも１つは、基板１００Ａ上に形成されている。また、位相調整回路１２Ｂを構成する１以上の回路素子の少なくとも１つは、基板１００Ｂ上に形成されている。また、位相調整回路１２Ｃを構成する１以上の回路素子の少なくとも１つは、基板１００Ｃ上に形成されている。

　例えば、第１周波数帯域の信号および第２周波数帯域の信号を同時に送信、受信、または送受信するＣＡモードにおいて、各信号を低損失で伝搬させるためには、第１周波数帯域の信号を通過させるフィルタ１３Ａにおいて、選択端子１１０ａ側から見た第２周波数帯域のインピーダンスを大きくみせ、第２周波数帯域の信号を通過させるフィルタ１３Ｂにおいて、選択端子１１０ｂ側から見た第１周波数帯域のインピーダンスを大きくみせる工夫が必要である。この対策として、フィルタ１３Ａおよび１３Ｂの位相調整が有効である。この位相調整を実施する場合、従来では、位相調整回路を構成するインダクタおよびキャパシタは、ＳＭＤ（Ｓｕｒｆａｃｅ　Ｍｏｕｎｔｅｄ　Ｄｅｖｉｃｅ）部品で構成される。

　一方、近年のＣＡ方式の導入に伴い、１つの端末で使用しなければならない周波数帯域（バンド）数が増大している。これに反して、端末のフロントエンドに配置される高周波モジュールを小型化する要求は厳しくなっている。しかしながら、位相調整回路をＳＭＤ部品で構成すると、各周波数帯域に対応して位相調整回路が配置される必要があるため、周波数帯域（バンド）数の増大に伴い、高周波モジュールが大型化してしまうという問題がある。

　これに対して、本実施の形態に係る高周波モジュール１０によれば、位相調整回路１２Ａを構成する回路素子の少なくとも１つは、フィルタ１３Ａの弾性波共振子が形成される基板１００Ａ上に形成される。また、位相調整回路１２Ｂを構成する回路素子の少なくとも１つは、フィルタ１３Ｂの弾性波共振子が形成される基板１００Ｂ上に形成される。また、位相調整回路１２Ｃを構成する回路素子の少なくとも１つは、フィルタ１３Ｃの弾性波共振子が形成される基板１００Ｃ上に形成される。これにより、位相調整回路１２Ａ～１２Ｃを構成する回路素子のうち、基板１００Ａ～１００Ｃ以外に形成される回路素子の数を削減できる。よって、高周波モジュール１０の小型化が可能となる。

　なお、本実施の形態に係る高周波モジュール１０は、異なる３つの周波数帯域の信号を伝搬させるための３つの信号経路を有する回路を例示したが、高周波モジュール１０が有する信号経路は少なくとも２経路あればよい。すなわち、スイッチ１１ｃ、位相調整回路１２Ｃおよびフィルタ１３Ｃで構成された信号経路はなくてもよい。あるいは、高周波モジュール１０は、上記３つの信号経路以外に信号経路が付加された、４以上の信号経路を有していてもよい。

　つまり、スイッチ回路１１は、さらに、第３選択端子と、第４選択端子と、を有し、高周波モジュールは、さらに、第３周波数帯域の信号を通過させる第３フィルタと、第４周波数帯域の信号を通過させる第４フィルタと、第３選択端子と第３フィルタとの間に接続された、１以上の回路素子を有する第３位相調整回路と、第４選択端子と第４フィルタとの間に接続された、１以上の回路素子を有する第４位相調整回路と、を備え、第３フィルタは、圧電性を有する第３基板と、当該第３基板上に形成されたＩＤＴ電極とで構成された弾性表面波共振子を有し、第４フィルタは、圧電性を有する第４基板と、当該第４基板上に形成されたＩＤＴ電極とで構成された弾性表面波共振子を有し、第３位相調整回路を構成する１以上の回路素子の少なくとも１つは、第３基板上に形成されており、かつ、第４位相調整回路を構成する１以上の回路素子の少なくとも１つは、第４基板上に形成されている。

　なお、本実施の形態に係る高周波モジュール１０を、４つの信号経路（異なる４つの周波数帯域）を有する構成に適用する例としては、以下のようなＬＴＥ（Ｌｏｎｇ　Ｔｅｒｍ　Ｅｖｏｌｕｔｉｏｎ）のバンドの組み合わせが挙げられる。

　（１）Ｂａｎｄ１（受信帯域：２１１０－２１７０ＭＨｚ）、Ｂａｎｄ３（受信帯域：１８０５－１８８０ＭＨｚ）、Ｂａｎｄ７（受信帯域：２６２０－２６９０ＭＨｚ）、Ｂａｎｄ５（受信帯域：８６９－８９４ＭＨｚ）
　（２）Ｂａｎｄ１、Ｂａｎｄ３、Ｂａｎｄ７、Ｂａｎｄ８（受信帯域：９２５－９６０ＭＨｚ）
　（３）Ｂａｎｄ１、Ｂａｎｄ３、Ｂａｎｄ７、Ｂａｎｄ２０（受信帯域：７９１－８２１ＭＨｚ）
　（４）Ｂａｎｄ１、Ｂａｎｄ３、Ｂａｎｄ７、Ｂａｎｄ４０（帯域：２３００－２４００ＭＨｚ）
　（５）Ｂａｎｄ２（受信帯域：１９３０－１９９０ＭＨｚ）、Ｂａｎｄ４（受信帯域：２１１０－２１５５ＭＨｚ）、Ｂａｎｄ３０（受信帯域：２３５０－２３６０ＭＨｚ）、Ｂａｎｄ５
　（６）Ｂａｎｄ２、Ｂａｎｄ４、Ｂａｎｄ３０、Ｂａｎｄ２９（受信帯域：７１７－７２８ＭＨｚ）
　（７）Ｂａｎｄ２、Ｂａｎｄ４、Ｂａｎｄ３０、Ｂａｎｄ１２（受信帯域：７２９－７４６ＭＨｚ）

　上記構成により、ＬＴＥの４つのバンドのうち２以上のバンドをＣＡモードとして実行する場合の挿入損失を低減しつつ高周波モジュールの小型化が可能となる。

　以下、フロントエンドモジュール２０および通信装置５における、高周波モジュール１０以外の構成要素について説明する。

　受信増幅回路２１Ａは、アンテナ素子２と、スイッチ回路１１、位相調整回路１２Ａおよびフィルタ１３Ａで構成された受信信号経路とを経由して入力された第１周波数帯域の信号を電力増幅し、ＲＦＩＣ３へ出力するローノイズアンプである。受信増幅回路２１Ｂは、アンテナ素子２と、スイッチ回路１１、位相調整回路１２Ｂおよびフィルタ１３Ｂで構成された受信信号経路とを経由して入力された第２周波数帯域の信号を電力増幅し、ＲＦＩＣ３へ出力するローノイズアンプである。受信増幅回路２１Ｃは、アンテナ素子２と、スイッチ回路１１、位相調整回路１２Ｃおよびフィルタ１３Ｃで構成された受信信号経路とを経由して入力された第３周波数帯域の信号を電力増幅し、ＲＦＩＣ３へ出力するローノイズアンプである。

　ＲＦＩＣ３は、アンテナ素子２から３つの上記受信信号経路を介して入力された高周波受信信号を、ダウンコンバートなどにより信号処理し、当該信号処理して生成された受信信号をＢＢＩＣ４へ出力する。また、ＲＦＩＣ３は、ＢＢＩＣ４から入力された送信信号をアップコンバートなどにより信号処理し、当該信号処理して生成された高周波送信信号を送信増幅回路（図１には図示せず）へ出力する。ＢＢＩＣ４で処理された信号は、例えば、画像信号として画像表示のために、または、音声信号として通話のために使用される。

　［１．２　高周波モジュールの回路素子実装構成］
　次に、高周波モジュール１０を構成する回路素子の実装構成について説明する。

　図２Ａは、実施例１に係る高周波モジュール１０Ａを構成するフィルタ１３Ａおよび位相調整回路１２Ａの配置構成を示す図である。実施例１に係る高周波モジュール１０Ａは、実施の形態に係る高周波モジュール１０と回路構成は同じであり、高周波モジュール１０の実装構成を具現化したものである。図２Ａは、実施例１に係る高周波モジュール１０Ａの実装構成のうち、フィルタ１３Ａおよび位相調整回路１２Ａの実装構成を抽出して示している。

　実施例１に係る高周波モジュール１０Ａは、例えば、スイッチ回路１１、位相調整回路１２Ａ～１２Ｃ、および、フィルタ１３Ａ～１３Ｃが実装された多層基板を有する。

　スイッチ回路１１は、例えば、複数のＦＥＴ（Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）および配線で構成されたスイッチＩＣで構成され、多層基板表面または多層基板内に実装される。

　フィルタ１３Ａ、１３Ｂ、および１３Ｃは、それぞれ、圧電性を有する基板１００Ａ、１００Ｂおよび１００Ｃに形成される。フィルタ１３Ａは、基板１００Ａと、基板１００Ａ上に形成されたＩＤＴ電極とで構成された弾性表面波共振子を有する弾性表面波フィルタである。フィルタ１３Ｂは、基板１００Ｂと、基板１００Ｂ上に形成されたＩＤＴ電極とで構成された弾性表面波共振子を有する弾性表面波フィルタである。フィルタ１３Ｃは、基板１００Ｃと、基板１００Ｃ上に形成されたＩＤＴ電極とで構成された弾性表面波共振子を有する弾性表面波フィルタである。フィルタ１３Ａは、図２Ａに示すように、例えば、直列腕共振子ｓ１、ｓ２、ｓ３およびｓ４と、並列腕共振子ｐ１、ｐ２およびｐ３とで構成されたラダー型の弾性表面波フィルタである。なお、フィルタ１３Ａ、１３Ｂおよび１３Ｃのそれぞれは、圧電性を有する基板と、当該基板上に形成されたＩＤＴ電極で構成された弾性表面波共振子とを有する弾性表面波フィルタであればよく、ラダー型の構成を有していてもよく、また、縦結合型の構成を有していてもよい。

　フィルタ１３Ａが形成される基板１００Ａ、フィルタ１３Ｂが形成される基板１００Ｂ、およびフィルタ１３Ｃが形成される基板１００Ｃは、例えば、多層基板上に実装される。

　位相調整回路１２Ａは、例えば、選択端子１１０ａとフィルタ１３Ａとを結ぶ経路上に互いに直列接続されたキャパシタＣｓ１およびＣｓ２と、キャパシタＣｓ１およびＣｓ２の接続ノードとグランドとに接続されたインダクタＬｐと、で構成される。

　ここで、位相調整回路１２Ａを構成するキャパシタＣｓ１およびＣｓ２、ならびにインダクタＬｐのうち、キャパシタＣｓ１およびＣｓ２は、基板１００Ａ上に形成されている。これにより、位相調整回路１２Ａを構成する回路素子のうち、基板１００Ａ以外に形成される回路素子はインダクタＬｐのみである。基板１００Ａ以外に形成されるインダクタＬｐは、例えば、平面コイルとして多層基板内に形成され、または、ＳＭＤ部品として多層基板表面に実装される。

　また、キャパシタＣｓ１およびＣｓ２は、図２Ａに示すように、基板１００Ａ上に形成された櫛歯容量電極で構成されていてもよい。これにより、キャパシタＣｓ１およびＣｓ２を、フィルタ１３ＡのＩＤＴ電極と同一の製造プロセスで形成できるので、製造工程を簡素化できる。

　なお、位相調整回路１２Ａを構成するキャパシタＣｓ１およびＣｓ２、ならびにインダクタＬｐのうち、インダクタＬｐが、基板１００Ａ上に形成されていてもよい。

　図２Ｂは、比較例に係る高周波モジュール５００Ａを構成するフィルタ５１３Ａおよび位相調整回路５１２Ａの配置構成を示す図である。比較例に係る高周波モジュール５００Ａは、実施の形態に係る高周波モジュール１０と回路構成は同じであり、高周波モジュール１０の実装構成を具現化したものである。図２Ｂは、比較例に係る高周波モジュール５００Ａの実装構成のうち、フィルタ５１３Ａおよび位相調整回路５１２Ａの実装構成を抽出して示している。比較例に係る高周波モジュール５００Ａは、実施例１に係る高周波モジュール１０Ａと比較して、フィルタ１３Ａに替わってフィルタ５１３Ａが配置され、位相調整回路１２Ａに替わって位相調整回路５１２Ａが配置され、位相調整回路５１２Ａを構成する回路素子の全てが、基板１００Ａ上には形成されていない点が実装構成として異なる。

　位相調整回路５１２Ａは、選択端子１１０ａとフィルタ５１３Ａとを結ぶ経路上に互いに直列接続されたキャパシタＣｓ５１およびＣｓ５２と、キャパシタＣｓ５１およびＣｓ５２の接続ノードとグランドとに接続されたインダクタＬｐと、で構成される。位相調整回路５１２Ａを構成するキャパシタＣｓ５１およびＣｓ５２、ならびにインダクタＬｐの全ては、基板１００Ａ上に形成されていない。基板１００Ａ以外に形成されるインダクタＬｐは、例えば、平面コイルとして多層基板内に形成され、または、ＳＭＤ部品として多層基板表面に実装される。また、基板１００Ａ以外に形成されるキャパシタＣｓ５１およびＣｓ５２は、例えば、誘電体層を挟んで対向する電極として多層基板内に形成され、または、ＳＭＤ部品として多層基板表面に実装される。

　ここで、実施例１に係る高周波モジュール１０Ａ、および、比較例に係る高周波モジュール５００Ａの実装構成を比較する。フィルタ１３Ａおよび５１３Ａが形成される基板１００Ａについては、基板１００Ａと多層基板との電極接続レイアウトが固定されていることから、高周波モジュール１０Ａおよび５００Ａで共通して（同じサイズで）使用される。これに対して、位相調整回路５１２Ａを形成するキャパシタＣｓ５１およびＣｓ５２、ならびにインダクタＬｐは、全て基板１００Ａ以外の多層基板に形成される。一方、位相調整回路１２Ａを形成するキャパシタＣｓ１およびＣｓ２、ならびにインダクタＬｐのうち、インダクタＬｐのみが、基板１００Ａ以外の多層基板に形成される。

　上記比較より、高周波モジュール１０Ａのフィルタ１３Ａおよび位相調整回路１２Ａを実装するのに必要とされるスペースは、高周波モジュール５００Ａのフィルタ５１３Ａおよび位相調整回路５１２Ａを実装するのに必要とされるスペースよりも小さい。

　なお、位相調整回路１２Ａを構成するインダクタおよびキャパシタのうち、キャパシタが基板１００Ａ上に形成されていることが望ましい。基板１００Ａ上には、インダクタＬｐよりもキャパシタＣｓ１およびＣｓ２を形成することで、高周波モジュール１０Ａの省面積化を効果的に小型化できる。

　図２Ｃは、実施例１に係る高周波モジュール１０Ａおよび比較例に係る高周波モジュール５００Ａの配置レイアウトの比較を表す図である。図２Ｃの左側には、実施例１に係る高周波モジュール１０Ａのうちフィルタ１３Ａおよび位相調整回路１２Ａの平面レイアウトが示されている。また、図２Ｃの右側には、比較例に係る高周波モジュール５００Ａのうちフィルタ５１３Ａおよび位相調整回路５１２Ａの平面レイアウトが示されている。

　フィルタ１３Ａおよび５１３Ａを形成する基板１００Ａのサイズは、例えば、横０．６ｍｍ×縦０．８ｍｍであり、高周波モジュール１０Ａおよび５００Ａで共通である。一方、位相調整回路１２Ａおよび５１２Ａを構成するインダクタＬｐ、キャパシタＣｓ５１およびＣｓ５２のそれぞれのサイズは、ＳＭＤ部品の場合、例えば、横０．４ｍｍ×縦０．２ｍｍである。

　各回路素子が上記のようなサイズである場合、高周波モジュール１０Ａのフィルタ１３Ａおよび位相調整回路１２Ａの実装面積Ａ１は、高周波モジュール５００Ａのフィルタ５１３Ａおよび位相調整回路５１２Ａの実装面積Ａ５００よりも小さくなる。

　なお、上記では、第１周波数帯域（ＢａｎｄＡ）の信号を伝搬する信号経路に配置されたフィルタ１３Ａ（５１３Ａ）および位相調整回路１２Ａ（５１２Ａ）の実装面積を比較したが、第２周波数帯域（ＢａｎｄＢ）の信号を伝搬する信号経路、および、第３周波数帯域（ＢａｎｄＣ）の信号を伝搬する信号経路についても、同様の比較結果が得られる。よって、高周波モジュール１０Ａ全体としての実装面積を、高周波モジュール５００Ａ全体の実装面積よりも小さくできるので、高周波モジュールの小型化が可能となる。

　［１．３　高周波モジュールの信号通過特性］
　まず、本実施の形態に係る高周波モジュール１０の信号通過特性について説明する前に、通過帯域が異なる２つのフィルタ（Ｂａｎｄ１用フィルタおよびＢａｎｄ７用フィルタ）が共通端子に接続された回路の信号通過特性について説明する。

　図３Ａは、Ｂａｎｄ１フィルタおよびＢａｎｄ７フィルタが共通端子Ｔｃで接続された回路において、位相調整が十分な場合の通過特性を表す図である。図３Ａの（ａ）には、Ｂａｎｄ１フィルタ単体のインピーダンス特性がスミスチャートで表されており、図３Ａの（ｂ）には、Ｂａｎｄ７フィルタ単体のインピーダンス特性がスミスチャートで表されている。また、図３Ａの（ｃ）には、Ｂａｎｄ１フィルタおよびＢａｎｄ７フィルタが共通端子Ｔｃで接続された回路の通過特性が表されている。

　図３Ａの（ａ）には、Ｂａｎｄ１フィルタの端子Ｔ１Ａから見たインピーダンスが示されているが、通過帯域（Ｂａｎｄ１帯域）におけるインピーダンスは特性インピーダンス（５０Ω）に近づいており、相手側帯域（Ｂａｎｄ７帯域）におけるインピーダンスは、高インピーダンス（開放）側に位置している。

　図３Ａの（ｂ）には、Ｂａｎｄ７フィルタの端子Ｔ１Ｂから見たインピーダンスが示されているが、通過帯域（Ｂａｎｄ７帯域）におけるインピーダンスは特性インピーダンス（５０Ω）に位置しており、相手側帯域（Ｂａｎｄ１帯域）におけるインピーダンスは、高インピーダンス（開放）側に位置している。

　図３Ａの（ｃ）には、上記の特性を有するＢａｎｄ１フィルタおよびＢａｎｄ７フィルタが共通端子Ｔｃに接続された回路において、Ｂａｎｄ１およびＢａｎｄ７を同時受信させるＣＡモードで使用した場合の通過特性が示されている。Ｂａｎｄ１の通過帯域およびＢａｎｄ７の通過帯域の双方において、低損失となっている。Ｂａｎｄ１とＢａｎｄ７とのＣＡモードにおいて、低損失が確保できるのは、以下の要因が挙げられる。

　Ｂａｎｄ１フィルタでは、端子Ｔ１Ａ側から見たＢａｎｄ７のインピーダンスを開放側に位置させる（図３Ａの（ａ））ことで、Ｂａｎｄ１フィルタの端子Ｔ１Ａから見たＢａｎｄ７帯域の反射係数を大きくできる。これにより、Ｂａｎｄ７帯域の信号のＢａｎｄ１フィルタへの漏れ量を最小化でき、Ｂａｎｄ７フィルタの通過帯域挿入損失を低減できる。また、Ｂａｎｄ７フィルタでは、端子Ｔ１Ｂ側から見たＢａｎｄ１のインピーダンスを開放側に位置させる（図３Ａの（ｂ））ことで、Ｂａｎｄ７フィルタの端子Ｔ１Ｂから見たＢａｎｄ１帯域の反射係数を大きくできる。これにより、Ｂａｎｄ１帯域の信号のＢａｎｄ７フィルタへの漏れ量を最小化でき、Ｂａｎｄ１フィルタの通過帯域挿入損失を低減できる。

　つまり、Ｂａｎｄ１フィルタおよびＢａｎｄ７フィルタの双方において、通過帯域のインピーダンスを特性インピーダンスに合わせ、相手側帯域のインピーダンスを開放側に合わせることで、Ｂａｎｄ１とＢａｎｄ７とのＣＡモードにおいて、低損失を実現できる。

　図３Ｂは、Ｂａｎｄ１フィルタおよびＢａｎｄ７フィルタが共通端子Ｔｃで接続された回路において、位相調整が不十分な場合の通過特性を表す図である。図３Ｂの（ａ）には、Ｂａｎｄ１フィルタ単体のインピーダンス特性がスミスチャートで表されており、図３Ｂの（ｂ）には、Ｂａｎｄ７フィルタ単体のインピーダンス特性がスミスチャートで表されている。また、図３Ｂの（ｃ）には、Ｂａｎｄ１フィルタおよびＢａｎｄ７フィルタが共通端子Ｔｃで接続された回路の通過特性が表されている。

　図３Ｂの（ａ）には、Ｂａｎｄ１フィルタの端子Ｔ１Ａから見たインピーダンスが示されているが、通過帯域（Ｂａｎｄ１帯域）におけるインピーダンスは特性インピーダンス（５０Ω）に近づいており、相手側帯域（Ｂａｎｄ７帯域）におけるインピーダンスは、高インピーダンス（開放）側に位置している。

　一方、図３Ｂの（ｂ）には、Ｂａｎｄ７フィルタの端子Ｔ１Ｂから見たインピーダンスが示されているが、通過帯域（Ｂａｎｄ７帯域）におけるインピーダンスは特性インピーダンス（５０Ω）に位置しているが、相手側帯域（Ｂａｎｄ１帯域）におけるインピーダンスは、低インピーダンス（短絡）側に位置している。

　図３Ｂの（ｃ）には、上記の特性を有するＢａｎｄ１フィルタおよびＢａｎｄ７フィルタが共通端子Ｔｃに接続された回路において、Ｂａｎｄ１およびＢａｎｄ７を同時受信させるＣＡモードで使用した場合の通過特性が示されている。Ｂａｎｄ７の通過帯域では低損失となっているが、Ｂａｎｄ１の通過帯域では低損失となっていない（特性出ず）。Ｂａｎｄ１とＢａｎｄ７とのＣＡモードにおいて、Ｂａｎｄ１の低損失が確保されないのは、以下の要因が挙げられる。

　Ｂａｎｄ１フィルタでは、端子Ｔ１Ａ側から見たＢａｎｄ７のインピーダンスを開放側に位置させる（図３Ｂの（ａ））ことで、Ｂａｎｄ１フィルタの端子Ｔ１Ａから見たＢａｎｄ７帯域の反射係数を大きくできる。これにより、Ｂａｎｄ７帯域の信号のＢａｎｄ１フィルタへの漏れ量を最小化でき、Ｂａｎｄ７フィルタの通過帯域挿入損失を低減できる。一方、Ｂａｎｄ７フィルタでは、端子Ｔ１Ｂ側から見たＢａｎｄ１のインピーダンスは短絡側に位置している（図３Ｂの（ｂ））ことで、Ｂａｎｄ７フィルタの端子Ｔ１Ｂから見たＢａｎｄ１帯域の反射係数が小さくなる。これにより、Ｂａｎｄ１帯域の信号のＢａｎｄ７フィルタへの漏れ量が大きくなり、Ｂａｎｄ１フィルタの通過帯域挿入損失が悪化する。

　図４は、ＢａｎｄＡフィルタおよびＢａｎｄＢフィルタが共通端子Ｔｃで接続された回路におけるＣＡ相手側帯域インピーダンスと挿入損失劣化量との関係を表すグラフである。より具体的には、図４のグラフにおいて、横軸は、端子Ｔｃ側からＢａｎｄＢフィルタ単体を見た場合のＢａｎｄＡ帯域のインピーダンス（ＣＡ相手側帯域インピーダンス）の絶対値を示す。また、縦軸は、ＢａｎｄＡフィルタ単体の挿入損失に対する、ＣＡモードにおけるＢａｎｄＡフィルタの挿入損失の劣化量を示す。

　図４のグラフより、ＣＡ相手側帯域インピーダンスが２ｋΩ以上の高インピーダンスである場合には、ＢａｎｄＡフィルタの挿入損失劣化量は０．１ｄＢ以下となっている。一方、ＣＡ相手側帯域インピーダンスが１ｋΩ以下の低インピーダンスである場合には、ＢａｎｄＡフィルタの挿入損失劣化量は０．１ｄＢ以上となり、ＣＡ相手側帯域インピーダンスが低インピーダンスとなるにつれ、ＢａｎｄＡフィルタの挿入損失劣化量は急増する。

　次に、本実施の形態に係る高周波モジュール１０において、フィルタ１３Ａ、１３Ｂおよび１３ＣのＣＡモードにおける自帯域インピーダンスを特性インピーダンス近傍に確保しつつ、ＣＡ相手側帯域インピーダンスを高インピーダンス（開放側）に位置させる構成について説明する。なお、以下では、本実施の形態に係る高周波モジュール１０を構成するフィルタ１３Ａは、Ｂａｎｄ１を通過帯域とするフィルタであり、フィルタ１３Ｂは、Ｂａｎｄ７を通過帯域とするフィルタであり、フィルタ１３Ｃは、Ｂａｎｄ３を通過帯域とするフィルタであるとし、Ｂａｎｄ１とＢａｎｄ７とのＣＡモードを実行するものとする。

　図５は、位相調整回路１２ＡのノードＸ１、Ｘ２、Ｘ３およびＸ４からフィルタ１３Ａを見たインピーダンスを示すスミスチャートである。

　位相調整回路１２Ａは、例えば、選択端子１１０ａとフィルタ１３Ａとを結ぶ経路上に配置されたキャパシタＣｓ１（第７回路素子）と、選択端子１１０ａとキャパシタＣｓ１との接続ノードとグランドとの間に配置されたインダクタＬｐ１（第８回路素子）と、キャパシタＣｓ１とフィルタ１３Ａとの接続ノードとグランドとの間に配置されたインダクタＬｐ２（第９回路素子）と、を備える。

　同様に、位相調整回路１２Ｂ（図示せず）は、例えば、選択端子１１０ｂとフィルタ１３Ｂとを結ぶ経路上に配置された第１０回路素子と、選択端子１１０ｂと第１０回路素子との接続ノードとグランドとの間に配置された第１１回路素子と、第１０回路素子とフィルタ１３Ｂとの接続ノードとグランドとの間に配置された第１２回路素子と、を備える。

　フィルタ１３Ａは、例えば、弾性表面波フィルタであることから、ノードＸ１から見たフィルタ１３Ａ単体のインピーダンスは、図５の（ａ）に示すように、自帯域（Ｂａｎｄ１）が特性インピーダンス（５０Ω）近傍に位置し、ＣＡ相手側帯域（Ｂａｎｄ７）が容量性となっている。ここで、位相調整回路１２Ａの各回路素子により、インピーダンスを変化させていく。

　まず、フィルタ１３Ａに対して、ノードＸ１にインダクタＬｐ２を並列に配置することで、ノードＸ２から見たフィルタ１３Ａのインピーダンスは、図５の（ｂ）に示すように、全体的に反時計回りにシフトする。

　さらに、フィルタ１３ＡおよびインダクタＬｐ２に対して、ノードＸ２にキャパシタＣｓ１を直列に配置することで、ノードＸ３から見たフィルタ１３Ａのインピーダンスは、図５の（ｃ）に示すように、自帯域（Ｂａｎｄ１）が容量性へシフトしつつ減衰帯域が反時計回りにシフトする。

　さらに、フィルタ１３Ａ、インダクタＬｐ２およびキャパシタＣｓ１に対して、ノードＸ３にインダクタＬｐ１を並列に配置することで、ノードＸ４から見たフィルタ１３Ａのインピーダンスは、図５の（ｄ）に示すように、全体的に反時計回りにシフトする。

　以上の段階的なインピーダンス変化により、ノードＸ４から見たフィルタ１３Ａのインピーダンスを、図５の（ｄ）に示すように、自帯域（Ｂａｎｄ１）については特性インピーダンス（５０Ω）近傍に位置させ、ＣＡ相手側帯域（Ｂａｎｄ７）については、高インピーダンス（開放）側に位置させることが可能となる。

　なお、フィルタ１３Ｂについても、上述したフィルタ１３Ａのインピーダンス変化と同様に、自帯域（Ｂａｎｄ７）については特性インピーダンス（５０Ω）近傍に位置させ、ＣＡ相手側帯域（Ｂａｎｄ１）については、高インピーダンス（開放）側に位置させることが可能となる。

　本実施の形態に係る高周波モジュール１０によれば、ＣＡモードにおいて、第１周波数帯域（例えば、Ｂａｎｄ１）の信号および第２周波数帯域（例えば、Ｂａｎｄ７）の信号の通過特性を改善できる。

　つまり、位相調整回路１２Ｂによりフィルタ１３Ｂの位相を調整することで、フィルタ１３Ｂの選択端子１１０ｂ側から見た第１周波数帯域（例えば、Ｂａｎｄ１）のインピーダンスを開放側にシフトさせることができる（フィルタ１３Ｂの選択端子１１０ｂから見た第１周波数帯域の反射係数を大きくできる）。これにより、第１周波数帯域（例えば、Ｂａｎｄ１）の信号のフィルタ１３Ｂへの漏れ量を最小化でき、フィルタ１３Ａの通過帯域挿入損失を低減できる。

　また、位相調整回路１２Ａによりフィルタ１３Ａの位相を調整することで、フィルタ１３Ａの選択端子１１０ａ側から見た第２周波数帯域（例えば、Ｂａｎｄ７）のインピーダンスを開放側にシフトさせることができる（フィルタ１３Ａの選択端子１１０ａから見た第２周波数帯域の反射係数を大きくできる）。これにより、第２周波数帯域（例えば、Ｂａｎｄ７）の信号のフィルタ１３Ａへの漏れ量を最小化でき、フィルタ１３Ｂの通過帯域挿入損失を低減できる。

　さらに、位相調整回路１２Ａを構成する回路素子（例えば、キャパシタＣｓ１およびＣｓ２）を、フィルタ１３Ａの弾性波共振子が形成される基板１００Ａ上に形成し、位相調整回路１２Ｂを構成する回路素子を、フィルタ１３Ｂの弾性波共振子が形成される基板１００Ｂ上に形成するので、位相調整回路１２Ａおよび１２Ｂを構成する回路素子のうちの、基板１００Ａ以外かつ基板１００Ｂ以外に形成される回路素子の数を削減できる。よって、ＣＡモードにおける挿入損失を低減しつつ高周波モジュール１０の小型化が可能となる。

　なお、位相調整回路１２Ａの上記回路構成では、選択端子１１０ａとフィルタ１３Ａとを結ぶ経路上にはキャパシタが配置され、当該経路上のノードとグランドとの間にはインダクタが配置された回路構成としたが、上記経路上にはインダクタが配置され、当該経路上のノードとグランドとの間にはキャパシタが配置された回路構成としてもよい。上記いずれの回路構成を選択するかは、フィルタ１３Ａのインピーダンス特性により決定すればよい。

　また、インダクタを上記経路上に直列配置し、キャパシタを当該経路上のノードとグランドとの間に並列配置すると、フィルタのインピーダンスを、スミスチャート上で時計回りに変化させることが可能となる。一方、キャパシタを上記経路上に直列配置し、インダクタを当該経路上のノードとグランドとの間に並列配置すると、フィルタのインピーダンスを、スミスチャート上で反時計回りに変化させることが可能となる。

　また、位相調整回路１２Ａの上記回路構成では、キャパシタとインダクタとで構成された、いわゆるπ型の回路構成を例示したが、Ｔ型の回路構成であってもよい。

　すなわち、位相調整回路１２Ａは、選択端子１１０ａとフィルタ１３Ａとを結ぶ経路上に配置され、互いに直列接続された第１回路素子および第２回路素子と、第１回路素子と第２回路素子との接続ノードとグランドとの間に配置された第３回路素子と、を備えてもよい。

　また、位相調整回路１２Ｂは、選択端子１１０ｂとフィルタ１３Ｂとを結ぶ経路上に配置され、互いに直列接続された第４回路素子および第５回路素子と、第４回路素子と第５回路素子との接続ノードとグランドとの間に配置された第６回路素子と、を備えてもよい。

　上述した位相調整回路１２Ａおよび１２Ｂによれば、各回路素子の接続ノードＸ１～Ｘ４において、段階的に位相をシフトでき、また、上記回路構成を適宜選択することで位相調整の拡張性が向上する。さらに、インダクタまたはキャパシタを適宜選択することにより、フィルタのフィルタ特性に加え、低域通過特性および高域通過特性を付加することができ、例えば、通過帯域の低域側減衰帯域および高域側減衰帯域でのスプリアスなどを低減できる。

　なお、第１回路素子～第１２回路素子のそれぞれは、インダクタまたはキャパシタであってもよい。

　［１．４　基板上に形成された櫛歯容量型キャパシタの構成］
　実施例１に係る高周波モジュール１０Ａでは、図２Ａに示すように、キャパシタＣｓ１およびＣｓ２は、基板１００Ａ上に形成された櫛歯容量電極で形成されている。キャパシタＣｓ１およびＣｓ２が、基板１００Ａ上の櫛歯容量電極で形成されていることにより、高周波モジュール１０Ａの小型化が可能となる。しかしながら、櫛歯容量電極と基板１００Ａとで構成されたキャパシタＣｓ１およびＣｓ２は、インピーダンスが極大となる反共振周波数、および、インピーダンスが極小となる共振周波数を有する。

　図６は、フィルタ１３Ａの通過特性とキャパシタＣｓ１およびＣｓ２のインピーダンス特性との関係を説明する図である。同図に示すように、キャパシタＣｓ１およびＣｓ２の共振周波数ｆｒ１、ｆｒ２および反共振周波数ｆａ１およびｆａ２は、フィルタ１３Ａの通過帯域（第１周波数帯域）よりも低周波数側または高周波数側に位置していることが望ましい。

　これにより、キャパシタＣｓ１およびＣｓ２の共振点および反共振点に起因してフィルタ特性に現れる不要なスプリアスを、フィルタの通過帯域から外すことができる。よって、フィルタ１３Ａの通過帯域内の低損失性を確保できる。なお、フィルタ１３Ｂにおいても、キャパシタの共振周波数および反共振周波数をフィルタ１３Ｂの通過帯域（第２周波数帯域）よりも低周波数側または高周波数側に位置していることにより、フィルタ１３Ｂの通過帯域内の低損失性を確保できる。

　図７Ａは、実施例２に係る高周波モジュール１０Ｄを構成するフィルタ１３Ａおよび位相調整回路１２Ｄの配置構成を示す図である。同図に示された実施例２に係る高周波モジュール１０Ｄは、実施例１に係る高周波モジュール１０Ａと比較して、位相調整回路を構成するキャパシタの配置構成のみが異なる。以下、実施例２に係る高周波モジュール１０Ｄについて、実施例１に係る高周波モジュール１０Ａと同じ点は説明を省略し、異なる点を中心に説明する。

　位相調整回路１２Ｄは、例えば、選択端子１１０ａとフィルタ１３Ａとを結ぶ経路上に互いに直列接続されたキャパシタＣｓ３およびＣｓ４と、キャパシタＣｓ３およびＣｓ４の接続ノードとグランドとに接続されたインダクタＬｐと、で構成される。

　ここで、位相調整回路１２Ｄを構成するキャパシタＣｓ３およびＣｓ４、ならびにインダクタＬｐのうち、キャパシタＣｓ３およびＣｓ４は、基板１００Ａ上に形成されている。キャパシタＣｓ３およびＣｓ４は、図７Ａに示すように、基板１００Ａ上に形成された櫛歯容量電極で構成されている。

　ここで、基板１００Ａを平面視した場合、キャパシタＣｓ３およびＣｓ４の櫛歯容量電極を構成する、互いに平行な複数の電極指と直交する第１方向と、フィルタ１３ＡのＩＤＴ電極を構成する、互いに平行な複数の電極指と直交する第２方向とは異なっている。

　図７Ｂは、実施例１および２に係る高周波モジュールを構成するフィルタおよび位相調整回路の通過特性を比較した図である。図７Ｂの（ａ）には、実施例１に係る高周波モジュール１０Ａを構成するフィルタ１３Ａおよび位相調整回路１２Ａの通過特性が示されている。また、図７Ｂの（ｂ）には、実施例２に係る高周波モジュール１０Ｄを構成するフィルタ１３Ａおよび位相調整回路１２Ｄの通過特性が示されている。

　図７Ａの（ａ）に示すように、実施例１に係る高周波モジュール１０Ａでは、キャパシタＣｓ１およびＣｓ２の櫛歯容量電極の励振により発生する不要波の伝搬方向が、フィルタ１３ＡのＩＤＴ電極の励振により発生する弾性波の伝搬方向と一致するため、フィルタ１３Ａを通過する信号に不要なスプリアスが重畳してしまう場合がある。

　これに対して、実施例２に係る高周波モジュール１０Ｄでは、キャパシタＣｓ３およびＣｓ４の櫛歯容量電極の励振により発生する不要波の伝搬方向が、フィルタ１３ＡのＩＤＴ電極の励振により発生する弾性波の伝搬方向と異なるので、上記不要波が、フィルタ１３ＡのＩＤＴ電極の励振により発生する弾性波に干渉することを抑制できる。よって、フィルタ１３Ａを通過する信号に、不要なスプリアスが重畳することを抑制できる。

　なお、基板１００Ａを平面視した場合、キャパシタＣｓ３およびＣｓ４の櫛歯容量電極を構成する、互いに平行な複数の電極指と直交する第１方向と、フィルタ１３ＡのＩＤＴ電極を構成する、互いに平行な複数の電極指と直交する第２方向とは、直交していることが、より好ましい。これによれば、フィルタ１３Ａを通過する信号に不要なスプリアスが重畳することを、最も効果的に抑制できる。

　図８は、実施例２に係る高周波モジュール１０ＤのＩＤＴ電極および櫛歯容量電極のなす角度を変化させた場合の櫛歯容量のインピーダンスを示すグラフである。同図には、上記第１方向と上記第２方向とのなす角度θを変化させた場合の、位相調整回路を構成するキャパシタＣｓ３およびＣｓ４（櫛歯容量）のインピーダンス特性が示されている。同図に示すように、角度θを０°から９０°へと変化させるにつれ、反共振周波数ｆａのインピーダンスが小さくなり、共振周波数ｆｒのインピーダンスが大きくなる。つまり、角度θを０°から９０°へと変化させるにつれ、櫛歯容量のインピーダンス変化を小さくできる。

　ここで、反共振周波数ｆａのインピーダンスを、角度θが０°である場合の反共振周波数ｆａのインピーダンスよりも２０ｄＢ以上小さくし、共振周波数ｆｒのインピーダンスを、角度θが０°である場合の共振周波数ｆｒのインピーダンスよりも２０ｄＢ以上大きくするには、角度θを８０°以上とすることが望ましい。つまり、角度θを８０°以上、かつ、１００°以下とすることで、櫛歯容量の反共振点および共振点における特異的な振る舞いを抑制できる。これにより、各フィルタを通過する信号に不要なスプリアスが重畳することを、効果的に抑制できる。

　［１．５　実施例３＿フィルタ共振子と位相調整回路キャパシタとの共用構成］
　図９Ａは、実施例３に係る高周波モジュール１０Ａ１を構成するフィルタ１３Ａ１および位相調整回路１２Ａ１の構成を示す図である。本実施例に係る高周波モジュール１０Ａ１は、図１に記載された高周波モジュール１０と回路構成は同じであり、スイッチ回路１１と、位相調整回路１２Ａ１（１２Ａ）、１２Ｂ１（１２Ｂ）および１２Ｃ１（１２Ｃ）と、フィルタ１３Ａ１（１３Ａ）、１３Ｂ１（１３Ｂ）および１３Ｃ１（１３Ｃ）と、アンテナ共通端子２２と、を備える。

　実施例３に係る高周波モジュール１０Ａ１は、実施の形態に係る高周波モジュール１０の実装構成を具現化したものである。図９Ａは、実施例３に係る高周波モジュール１０Ａ１の実装構成のうち、フィルタ１３Ａ１および位相調整回路１２Ａ１の実装構成を抽出して示している。本実施例に係る高周波モジュール１０Ａ１は、実施例１に係る高周波モジュール１０Ａと比較して、フィルタの具体的回路構成が開示されている点、および、フィルタ１３Ａ１と位相調整回路１２Ａ１とが回路素子を一部共用している点、が構成として異なる。以下、実施例３に係る高周波モジュール１０Ａ１について、実施例１に係る高周波モジュール１０Ａと同じ構成については説明を省略し、異なる構成を中心に説明する。

　フィルタ１３Ａ１は、圧電性を有する基板１００Ａ上に形成された入出力端子５１（第１入出力端子）および５２（第２入出力端子）と、直列腕共振子ｓ１、ｓ２、ｓ３およびｓ４と、並列腕共振子ｐ１、ｐ２およびｐ３と、を備えた第１フィルタである。入出力端子５１は、位相調整回路１２Ａ１に接続されている。

　直列腕共振子ｓ１～ｓ４は、入出力端子５１と入出力端子５２とを結ぶ第１経路に設けられた、弾性波共振子からなる１以上の直列腕共振子である。並列腕共振子ｐ１～ｐ３は、上記第１経路のノードとグランドとを結ぶ第２経路に設けられた、弾性波共振子からなる１以上の並列腕共振子である。

　直列腕共振子ｓ１～ｓ４および並列腕共振子ｐ１～ｐ３のうち、直列腕共振子ｓ１（第１の直列腕共振子）のみが入出力端子５１に直接接続されている。

　直列腕共振子ｓ１～ｓ４および並列腕共振子ｐ１～ｐ３のそれぞれは、例えば、弾性波を用いた弾性波共振子であり、例えば、ＳＡＷ（Ｓｕｒｆａｃｅ　Ａｃｏｕｓｔｉｃ　Ｗａｖｅ）を利用した共振子、ＢＡＷ（Ｂｕｌｋ　Ａｃｏｕｓｔｉｃ　Ｗａｖｅ）を利用した共振子、もしくは、ＦＢＡＲ（Ｆｉｌｍ　Ｂｕｌｋ　Ａｃｏｕｓｔｉｃ　Ｒｅｓｏｎａｔｏｒ）等である。なお、ＳＡＷには、表面波だけでなく境界波も含まれる。

　なお、フィルタ１３Ａ１を構成する直列腕共振子の数は４に限定されず、１以上であればよい。また、フィルタ１３Ａ１を構成する並列腕共振子の数は３に限定されず、１以上であればよい。さらに、フィルタ１３Ａ１は、直列腕共振子および並列腕共振子のほか、縦結合型共振器、インダクタ、およびキャパシタなどの回路素子を有していてもよい。

　位相調整回路１２Ａ１は、キャパシタＣｓ１およびＣｓ２と、インダクタＬｐと、を備える。

　キャパシタＣｓ１およびＣｓ２は、それぞれ、選択端子１１０ａとフィルタ１３Ａ１とを結ぶ経路上に配置され、互いに直列接続された第１回路素子および第２回路素子である。インダクタＬｐは、キャパシタＣｓ１およびＣｓ２の接続ノードとグランドとの間に配置された第３回路素子である。

　ここで、本実施例に係る高周波モジュール１０Ａ１では、直列腕共振子ｓ１が、キャパシタＣｓ２を含み、フィルタ１３Ａ１の弾性波共振子および位相調整回路１２Ａ１の容量性素子として機能している。つまり、直列腕共振子ｓ１は、キャパシタＣｓ２を兼ねている。

　なお、フィルタ１３Ｂ１についても、フィルタ１３Ａ１と同様の構成を有していてもよい。

　すなわち、フィルタ１３Ｂ１は、圧電性を有する基板１００Ｂ上に形成された第３入出力端子および第４入出力端子と、１以上の直列腕共振子と、１以上の並列腕共振子と、を備えた第２フィルタである。第３入出力端子は、位相調整回路１２Ｂ１に接続されている。

　１以上の直列腕共振子は、第３入出力端子と第４入出力端子とを結ぶ第３経路に設けられている。１以上の並列腕共振子は、上記第３経路のノードとグランドとを結ぶ第４経路に設けられている。

　１以上の直列腕共振子および１以上の並列腕共振子のうち、第２の直列腕共振子のみが第３入出力端子に直接接続されている。

　位相調整回路１２Ｂ１は、選択端子１１０ｂとフィルタ１３Ｂ１とを結ぶ経路上に配置され、互いに直列接続された第４回路素子（キャパシタ）および第５回路素子（キャパシタ）と、第４回路素子と第５回路素子との接続ノードとグランドとの間に配置された第６回路素子と、を備える。

　ここで、本実施例に係る高周波モジュール１０Ａ１では、第２の直列腕共振子が、第５回路素子（キャパシタ）を含み、フィルタ１３Ｂ１の弾性波共振子および位相調整回路１２Ｂ１の容量性素子として機能している。つまり、第２の直列腕共振子は、第５回路素子（キャパシタ）を兼ねている。

　図９Ｂは、実施例３に係る高周波モジュール１０Ａ１を構成するフィルタ１３Ａ１および位相調整回路１２Ａ１の等価回路を示す図である。同図に示された回路は、図９Ａの構成の等価回路図であり、位相調整回路１２Ａ１は、キャパシタＣｓ１およびＣｓ２と、インダクタＬｐとで構成され、フィルタ１３Ａ１は、直列腕共振子ｓ１～ｓ４および並列腕共振子ｐ１～ｐ３で構成されている。

　本実施例に係る高周波モジュール１０Ａ１では、入出力端子５１に接続された位相調整回路１２Ａ１の回路素子は、直列接続されたキャパシタＣｓ２である。一方、入出力端子５１に接続されたフィルタ１３Ａ１の回路素子は、フィルタ１３Ａ１の通過帯域外では容量性を示す直列腕共振子ｓ１である。これより、入出力端子５１に接続された位相調整回路１２Ａ１の回路素子（キャパシタＣｓ２）と、入出力端子５１に接続されたフィルタ１３Ａ１の回路素子（直列腕共振子ｓ１）とを、１つの弾性波共振子で実現している。

　以下、本実施例では、Ｂａｎｄ１の高周波信号とＢａｎｄ７との高周波信号とをＣＡ動作させる場合の、フィルタ１３Ａ１および位相調整回路１２Ａ１のインピーダンス特性について説明する。フィルタ１３Ａ１は、Ｂａｎｄ１を通過帯域とし、Ｂａｎｄ７を減衰帯域とするフィルタであり、フィルタ１３Ｂ１は、Ｂａｎｄ７を通過帯域とし、Ｂａｎｄ１を減衰帯域とするフィルタである。ここで、フィルタ１３Ａ１において、通過帯域（Ｂａｎｄ１帯域）におけるインピーダンスは特性インピーダンス（５０Ω）に近づき、相手側帯域（Ｂａｎｄ７帯域）におけるインピーダンスは、高インピーダンス（開放）側に位置することが望ましい。また、フィルタ１３Ｂ１において、通過帯域（Ｂａｎｄ７帯域）におけるインピーダンスは特性インピーダンス（５０Ω）に近づき、相手側帯域（Ｂａｎｄ１帯域）におけるインピーダンスは、高インピーダンス（開放）側に位置することが望ましい。

　図１０は、実施例３に係る位相調整回路１２Ａ１の各ノードから見たフィルタ１３Ａ１のインピーダンスを示すスミスチャートである。

　フィルタ１３Ａ１は、例えば、弾性表面波フィルタであって入出力端子５１に容量性の直列腕共振子ｓ１が接続されていることから、ノードＸ１から見たフィルタ１３Ａ１単体のインピーダンスは、図１０の（ａ）に示すように、自帯域（Ｂａｎｄ１）が特性インピーダンス（５０Ω）からやや容量性にずれた領域に位置し、ＣＡ相手側帯域（Ｂａｎｄ７）が高インピーダンス寄りの容量性となっている。ここで、位相調整回路１２Ａ１の各回路素子により、インピーダンスを変化させていく。

　フィルタ１３Ａ１に対して、ノードＸ１にインダクタＬｐを並列に配置し、キャパシタＣｓ１を直列に配置することで、ノードＸ２から見たフィルタ１３Ａ１のインピーダンスは、図１０の（ｂ）に示すように、全体的に反時計回りにシフトする。

　複数の弾性波表面波共振子からなるラダー型のフィルタであって入力端子に最も近く接続された弾性表面波共振子が直列腕共振子である場合、当該入力端子側からフィルタを見たインピーダンスは、容量性かつ高インピーダンス側（開放側）に位置する。この場合、自帯域を特性インピーダンス（５０Ω）に位置させ、ＣＡ相手帯域を高インピーダンス側（開放側）に位置させるためには、位相調整回路として直列腕にキャパシタが配置され並列腕にインダクタが配置されたＴ型回路が望ましい。これにより、ＣＡ相手帯域のインピーダンスを反時計まわりにシフトさせることで、当該シフト量を小さくできる。つまり、並列腕インダクタのインダクタンス値を小さくできるので、インピーダンス整合を高精度にでき、かつ、位相調整回路を小型化できる。

　位相調整回路１２Ａ１による上記のインピーダンス変化により、ノードＸ２から見たフィルタ１３Ａ１のインピーダンスを、図１０の（ｂ）に示すように、自帯域（Ｂａｎｄ１）については特性インピーダンス（５０Ω）近傍に位置させ、ＣＡ相手側帯域（Ｂａｎｄ７）については、最小シフト量で高インピーダンス（開放）側に位置させることが可能となる。

　なお、フィルタ１３Ｂ１についても、上述したフィルタ１３Ａ１のインピーダンス変化と同様に、自帯域（Ｂａｎｄ７）については特性インピーダンス（５０Ω）近傍に位置させ、ＣＡ相手側帯域（Ｂａｎｄ１）については、最小シフト量で高インピーダンス（開放）側に位置させることが可能となる。

　また、位相調整回路１２Ａ１を構成する回路素子（例えば、キャパシタＣｓ１およびＣｓ２）を、フィルタ１３Ａ１の弾性波共振子が形成される基板１００Ａ上に形成し、さらに、位相調整回路１２Ａ１を構成する回路素子（キャパシタＣｓ２）をフィルタ１３Ａ１の直列腕共振子ｓ１としている。同様に、位相調整回路１２Ｂ１を構成する回路素子を、フィルタ１３Ｂ１の弾性波共振子が形成される基板１００Ｂ上に形成し、さらに、位相調整回路１２Ｂ１を構成する回路素子をフィルタ１３Ｂ１の直列腕共振子ｓ１としている。これにより、位相調整回路１２Ａ１および１２Ｂ１を構成する回路素子のうちの、基板１００Ａ以外かつ基板１００Ｂ以外に形成される回路素子の数を削減でき、また、基板１００Ａおよび１００Ｂを小型化できる。よって、ＣＡモードにおける挿入損失を低減しつつ高周波モジュール１０Ａ１の小型化が可能となる。

　さらに、上記高周波モジュール１０Ａ１を備えるフロントエンドモジュール２０の雑音指数を低減できる。

　［１．６　実施例４＿フィルタ共振子と位相調整回路キャパシタとの共用構成］
　図１２Ａは、実施例４に係る高周波モジュール１０Ａ２を構成するフィルタ１３Ａ２および位相調整回路１２Ａ２の構成を示す図である。本実施例に係る高周波モジュール１０Ａ２は、図１に記載された高周波モジュール１０と回路構成は同じであり、スイッチ回路１１と、位相調整回路１２Ａ２（１２Ａ）、１２Ｂ２（１２Ｂ）および１２Ｃ２（１２Ｃ）と、フィルタ１３Ａ２（１３Ａ）、１３Ｂ２（１３Ｂ）および１３Ｃ２（１３Ｃ）と、アンテナ共通端子２２と、を備える。

　実施例４に係る高周波モジュール１０Ａ２は、実施の形態に係る高周波モジュール１０の実装構成を具現化したものである。図１２Ａは、実施例４に係る高周波モジュール１０Ａ２の実装構成のうち、フィルタ１３Ａ２および位相調整回路１２Ａ２の実装構成を抽出して示している。本実施例に係る高周波モジュール１０Ａ２は、実施例１に係る高周波モジュール１０Ａと比較して、フィルタの具体的回路構成が開示されている点、および、フィルタ１３Ａ２と位相調整回路１２Ａ２とが回路素子を一部共用している点、が構成として異なる。以下、実施例４に係る高周波モジュール１０Ａ２について、実施例１に係る高周波モジュール１０Ａと同じ構成については説明を省略し、異なる構成を中心に説明する。

　フィルタ１３Ａ２は、圧電性を有する基板１００Ａ上に形成された入出力端子６１（第１入出力端子）および６２（第２入出力端子）と、直列腕共振子ｓ１、ｓ２、およびｓ３と、並列腕共振子ｐ１、ｐ２、ｐ３およびｐ４と、を備えた第１フィルタである。入出力端子６１は、位相調整回路１２Ａ２に接続されている。

　直列腕共振子ｓ１～ｓ３は、入出力端子６１と入出力端子６２とを結ぶ第１経路に設けられた、弾性波共振子からなる１以上の直列腕共振子である。並列腕共振子ｐ１～ｐ４は、上記第１経路のノードとグランドとを結ぶ第２経路に設けられた、弾性波共振子からなる１以上の並列腕共振子である。

　直列腕共振子ｓ１～ｓ３および並列腕共振子ｐ１～ｐ４のうち、並列腕共振子ｐ１（第１の並列腕共振子）が入出力端子６１に直接接続されている。

　直列腕共振子ｓ１～ｓ３および並列腕共振子ｐ１～ｐ４のそれぞれは、例えば、弾性波を用いた弾性波共振子であり、例えば、ＳＡＷを利用した共振子、ＢＡＷを利用した共振子、もしくは、ＦＢＡＲ等である。なお、ＳＡＷには、表面波だけでなく境界波も含まれる。

　なお、フィルタ１３Ａ２を構成する直列腕共振子の数は３に限定されず、１以上であればよい。また、フィルタ１３Ａ２を構成する並列腕共振子の数は４に限定されず、１以上であればよい。さらに、フィルタ１３Ａ２は、直列腕共振子および並列腕共振子のほか、縦結合型共振器、インダクタ、およびキャパシタなどの回路素子を有していてもよい。

　位相調整回路１２Ａ２は、キャパシタＣｐ１およびＣｐ２と、インダクタＬｓと、を備える。

　インダクタＬｓは、選択端子１１０ａとフィルタ１３Ａ２とを結ぶ経路上に配置された第７回路素子である。キャパシタＣｐ１は、選択端子１１０ａおよびインダクタＬｓの接続ノードとグランドとの間に配置された第８回路素子である。キャパシタＣｐ２は、インダクタＬｓおよびフィルタ１３Ａ２の接続ノードとグランドとの間に配置された第９回路素子である。

　ここで、本実施例に係る高周波モジュール１０Ａ２では、並列腕共振子ｐ１が、キャパシタＣｐ２を含み、フィルタ１３Ａ２の弾性波共振子および位相調整回路１２Ａ２の容量性素子として機能している。つまり、並列腕共振子ｐ１は、キャパシタＣｐ２を兼ねている。

　なお、フィルタ１３Ｂ２についても、フィルタ１３Ａ２と同様の構成を有していてもよい。

　すなわち、フィルタ１３Ｂ２は、圧電性を有する基板１００Ｂ上に形成された第３入出力端子および第４入出力端子と、１以上の直列腕共振子と、１以上の並列腕共振子と、を備えた第２フィルタである。第３入出力端子は、位相調整回路１２Ｂ２に接続されている。

　１以上の直列腕共振子および１以上の並列腕共振子のうち、第２の並列腕共振子が第３入出力端子に直接接続されている。

　位相調整回路１２Ｂ２は、選択端子１１０ｂとフィルタ１３Ｂ２とを結ぶ経路上に配置され、選択端子１１０ｂとフィルタ１３Ｂ２とを結ぶ経路上に配置された第１０回路素子と、選択端子１１０ｂおよび第１０回路素子の接続ノードとグランドとの間に配置された第１１回路素子と、第１０回路素子およびフィルタ１３Ｂ２の接続ノードとグランドとの間に配置された第１２回路素子（キャパシタ）と、を備える。

　ここで、本実施例に係る高周波モジュール１０Ａ２では、第２の並列腕共振子が、第１２回路素子（キャパシタ）を含み、フィルタ１３Ｂ２の弾性波共振子および位相調整回路１２Ｂ２の容量性素子として機能している。つまり、第２の並列腕共振子は、第１２回路素子（キャパシタ）を兼ねている。

　図１２Ｂは、実施例４に係る高周波モジュール１０Ａ２を構成するフィルタ１３Ａ２および位相調整回路１２Ａ２の等価回路を示す図である。同図に示された回路は、図１２Ａの構成の等価回路図であり、位相調整回路１２Ａ２は、キャパシタＣｐ１およびＣｐ２と、インダクタＬｓとで構成され、フィルタ１３Ａ２は、直列腕共振子ｓ１～ｓ３および並列腕共振子ｐ１～ｐ４で構成されている。

　本実施例に係る高周波モジュール１０Ａ２では、入出力端子６１に接続された位相調整回路１２Ａ２の回路素子は、並列接続されたキャパシタＣｐ２である。一方、入出力端子６１に接続されたフィルタ１３Ａ２の回路素子は、フィルタ１３Ａ２の通過帯域外では容量性を示す並列腕共振子ｐ１である。これより、入出力端子６１に接続された位相調整回路１２Ａ２の回路素子（キャパシタＣｐ２）と、入出力端子６１に接続されたフィルタ１３Ａ２の回路素子（並列腕共振子ｐ１）とを、１つの弾性波共振子で実現している。

　以下、本実施例では、Ｂａｎｄ１の高周波信号とＢａｎｄ７との高周波信号とをＣＡ動作させる場合の、フィルタ１３Ａ２および位相調整回路１２Ａ２のインピーダンス特性について説明する。フィルタ１３Ａ２は、Ｂａｎｄ１を通過帯域とし、Ｂａｎｄ７を減衰帯域とするフィルタであり、フィルタ１３Ｂ２は、Ｂａｎｄ７を通過帯域とし、Ｂａｎｄ１を減衰帯域とするフィルタである。ここで、フィルタ１３Ａ２において、通過帯域（Ｂａｎｄ１帯域）におけるインピーダンスは特性インピーダンス（５０Ω）に近づき、相手側帯域（Ｂａｎｄ７帯域）におけるインピーダンスは、高インピーダンス（開放）側に位置することが望ましい。また、フィルタ１３Ｂ２において、通過帯域（Ｂａｎｄ７帯域）におけるインピーダンスは特性インピーダンス（５０Ω）に近づき、相手側帯域（Ｂａｎｄ１帯域）におけるインピーダンスは、高インピーダンス（開放）側に位置することが望ましい。

　図１３は、実施例４に係る位相調整回路１２Ａ２の各ノードから見たフィルタ１３Ａ２のインピーダンスを示すスミスチャートである。

　フィルタ１３Ａ２は、例えば、弾性表面波フィルタであって入出力端子６１に容量性の並列腕共振子ｐ１が接続されていることから、ノードＸ１から見たフィルタ１３Ａ２単体のインピーダンスは、図１３の（ａ）に示すように、自帯域（Ｂａｎｄ１）が特性インピーダンス（５０Ω）からやや容量性にずれた領域に位置し、ＣＡ相手側帯域（Ｂａｎｄ７）が低インピーダンス寄りの容量性となっている。ここで、位相調整回路１２Ａ２の各回路素子により、インピーダンスを変化させていく。

　フィルタ１３Ａ２に対して、ノードＸ１にインダクタＬｓを直列に配置し、キャパシタＣｐ１を並列に配置することで、ノードＸ２から見たフィルタ１３Ａ２のインピーダンスは、図１３の（ｂ）に示すように、全体的に時計回りにシフトする。

　複数の弾性波表面波共振子からなるラダー型のフィルタであって入力端子に最も近く接続された弾性表面波共振子が並列腕共振子である場合、当該入力端子側からフィルタを見たインピーダンスは、容量性かつ低インピーダンス側（短絡側）に位置する。この場合、自帯域を特性インピーダンス（５０Ω）に位置させ、ＣＡ相手帯域を高インピーダンス側（開放側）に位置させるためには、位相調整回路として直列腕にインダクタが配置され並列腕にキャパシタが配置されたπ型回路が望ましい。これにより、ＣＡ相手帯域のインピーダンスを時計まわりにシフトさせることで、当該シフト量を小さくできる。つまり、直列腕インダクタのインダクタンス値を小さくできるので、インピーダンス整合を高精度にでき、かつ、位相調整回路を小型化できる。

　位相調整回路１２Ａ２による上記のインピーダンス変化により、ノードＸ２から見たフィルタ１３Ａ２のインピーダンスを、図１３の（ｂ）に示すように、自帯域（Ｂａｎｄ１）については特性インピーダンス（５０Ω）近傍に位置させ、ＣＡ相手側帯域（Ｂａｎｄ７）については、最小シフト量で高インピーダンス（開放）側に位置させることが可能となる。

　なお、フィルタ１３Ｂ２についても、上述したフィルタ１３Ａ２のインピーダンス変化と同様に、自帯域（Ｂａｎｄ７）については特性インピーダンス（５０Ω）近傍に位置させ、ＣＡ相手側帯域（Ｂａｎｄ１）については、最小シフト量で高インピーダンス（開放）側に位置させることが可能となる。

　また、位相調整回路１２Ａ２を構成する回路素子（例えば、キャパシタＣｐ１およびＣｐ２）を、フィルタ１３Ａ２の弾性波共振子が形成される基板１００Ａ上に形成し、さらに、位相調整回路１２Ａ２を構成する回路素子（キャパシタＣｐ２）をフィルタ１３Ａ２の並列腕共振子ｐ１としている。同様に、位相調整回路１２Ｂ２を構成する回路素子を、フィルタ１３Ｂ２の弾性波共振子が形成される基板１００Ｂ上に形成し、さらに、位相調整回路１２Ｂ２を構成する回路素子をフィルタ１３Ｂ２の並列腕共振子ｐ１としている。これにより、位相調整回路１２Ａ２および１２Ｂ２を構成する回路素子のうちの、基板１００Ａ以外かつ基板１００Ｂ以外に形成される回路素子の数を削減でき、また、基板１００Ａおよび１００Ｂを小型化できる。よって、ＣＡモードにおける挿入損失を低減しつつ高周波モジュール１０Ａ２の小型化が可能となる。

　さらに、上記高周波モジュール１０Ａ２を備えるフロントエンドモジュール２０の雑音指数を低減できる。

　（その他の実施の形態など）
　以上、上記実施の形態に係る高周波モジュール、フロントエンドモジュールおよび通信装置について、実施例を挙げて説明したが、本発明の高周波モジュール、フロントエンドモジュールおよび通信装置は、上記実施の形態およびその実施例に限定されるものではない。上記実施の形態およびその実施例における任意の構成要素を組み合わせて実現される別の実施の形態や、上記実施の形態およびその実施例に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本開示の高周波モジュール、フロントエンドモジュールおよび通信装置を内蔵した各種機器も本発明に含まれる。

　例えば、上記実施の形態に係る高周波モジュール１０、フロントエンドモジュール２０および通信装置５としては、アンテナ素子２から受信した高周波信号を処理する受信回路を例示した。これに対して、本発明に係る高周波モジュール、フロントエンドモジュールおよび通信装置は、ＲＦＩＣ３からの高周波信号を処理してアンテナ素子２から出力する送信回路にも適用される。この場合には、フロントエンドモジュールは、受信増幅回路に替えて、送信増幅回路を備える。これにより、同時送信を使用するＣＡモードにおける挿入損失を低減しつつ高周波モジュールの小型化が可能となる。

　さらに、本発明に係る高周波モジュール、フロントエンドモジュールおよび通信装置は、上記受信回路および送信回路の双方を備えた送受信回路にも適用される。この場合には、高周波モジュールは、送信用フィルタおよび受信用フィルタの双方（またはデュプレクサ）を備え、フロントエンドモジュールは、受信増幅回路および送信増幅回路の双方を備える。これにより、同時送信および／または同時受信を使用するＣＡモードにおける挿入損失を低減しつつ高周波モジュールの小型化が可能となる。

　また、上記実施の形態およびその実施例に係る高周波モジュール、フロントエンドモジュールおよび通信装置において、図面に開示された各回路素子および信号経路を接続する経路の間に別の高周波回路素子および配線などが挿入されていてもよい。

　本発明は、キャリアアグリゲーション方式を採用するマルチバンド対応の高周波モジュール、フロントエンドモジュールおよび通信装置として、携帯電話などの通信機器に広く利用できる。

　２　　アンテナ素子
　３　　ＲＦ信号処理回路（ＲＦＩＣ）
　４　　ベースバンド信号処理回路（ＢＢＩＣ）
　５　　通信装置
　１０、１０Ａ、１０Ａ１、１０Ａ２、１０Ｄ、５００Ａ　　高周波モジュール
　１１　　スイッチ回路
　１１ａ、１１ｂ、１１ｃ　　スイッチ
　１２Ａ、１２Ａ１、１２Ａ２、１２Ｂ、１２Ｂ１、１２Ｂ２、１２Ｃ、１２Ｄ、５１２Ａ　　位相調整回路
　１３Ａ、１３Ａ１、１３Ａ２、１３Ｂ、１３Ｂ１、１３Ｂ２、１３Ｃ、５１３Ａ　　フィルタ
　２０　　フロントエンドモジュール
　２１Ａ、２１Ｂ、２１Ｃ　　受信増幅回路
　２２　　アンテナ共通端子
　５１、５２、６１、６２　　入出力端子
　１００Ａ、１００Ｂ、１００Ｃ　　基板
　１１０ｄ、１１０ｅ、１１０ｆ　　共通端子
　１１０ａ、１１０ｂ、１１０ｃ　　選択端子
　Ｃｐ１、Ｃｐ２、Ｃｓ１、Ｃｓ２、Ｃｓ３、Ｃｓ４、Ｃｓ５１、Ｃｓ５２　　キャパシタ
　Ｌｐ、Ｌｐ１、Ｌｐ２、Ｌｓ　　インダクタ
　ｐ１、ｐ２、ｐ３　　並列腕共振子
　ｓ１、ｓ２、ｓ３、ｓ４　　直列腕共振子
　Ｔ１Ａ、Ｔ１Ｂ、Ｔ２Ａ、Ｔ２Ｂ　　端子
　Ｔｃ　　共通端子

Claims

　少なくとも第１周波数帯域の信号と、当該第１周波数帯域と周波数が異なる第２周波数帯域の信号とを同時に送信、受信または送受信することが可能な高周波モジュールであって、
　共通端子、第１選択端子、および第２選択端子を有するスイッチ回路と、
　前記第１周波数帯域の信号を通過させる第１フィルタと、
　前記第２周波数帯域の信号を通過させる第２フィルタと、
　前記第１選択端子と前記第１フィルタとの間に接続された、１以上の回路素子を有する第１位相調整回路と、
　前記第２選択端子と前記第２フィルタとの間に接続された、１以上の回路素子を有する第２位相調整回路と、を備え、
　前記第１フィルタは、圧電性を有する第１基板と、当該第１基板上に形成されたＩＤＴ電極とで構成された弾性波共振子を有し、
　前記第２フィルタは、圧電性を有する第２基板と、当該第２基板上に形成されたＩＤＴ電極とで構成された弾性波共振子を有し、
　前記第１位相調整回路を構成する前記１以上の回路素子の少なくとも１つは、前記第１基板上に形成されており、かつ、前記第２位相調整回路を構成する前記１以上の回路素子の少なくとも１つは、前記第２基板上に形成されている、
　高周波モジュール。
　前記第１位相調整回路は、
　前記第１選択端子と前記第１フィルタとを結ぶ経路上に配置され、互いに直列接続された第１回路素子および第２回路素子と、
　前記第１回路素子および前記第２回路素子の接続ノードとグランドとの間に配置された第３回路素子と、を備え、
　前記第１回路素子、前記第２回路素子、および前記第３回路素子のそれぞれは、インダクタまたはキャパシタである、
　請求項１に記載の高周波モジュール。
　前記第１フィルタは、
　前記第１基板上に形成され、前記第１位相調整回路に接続された第１入出力端子と、
　前記第１基板上に形成された第２入出力端子と、
　前記第１入出力端子と前記第２入出力端子とを結ぶ第１経路に設けられた、前記弾性波共振子からなる１以上の直列腕共振子と、
　前記第１経路のノードとグランドとを結ぶ第２経路に設けられた、前記弾性波共振子からなる１以上の並列腕共振子と、を備え、
　前記１以上の直列腕共振子および前記１以上の並列腕共振子のうち、第１の直列腕共振子のみが前記第１入出力端子に直接接続され、
　前記第１回路素子および前記第２回路素子のうち前記第２回路素子は、前記第１入出力端子に接続され、
　前記第１の直列腕共振子は、前記第２回路素子を含み、前記第１フィルタの弾性波共振子および前記第１位相調整回路の容量性素子として機能する、
　請求項２に記載の高周波モジュール。
　前記第２位相調整回路は、
　前記第２選択端子と前記第２フィルタとを結ぶ経路上に配置され、互いに直列接続された第４回路素子および第５回路素子と、
　前記第４回路素子および前記第５回路素子の接続ノードとグランドとの間に配置された第６回路素子と、を備え、
　前記第４回路素子、前記第５回路素子、および前記第６回路素子のそれぞれは、インダクタまたはキャパシタである、
　請求項１～３のいずれか１項に記載の高周波モジュール。
　前記第２フィルタは、
　前記第２基板上に形成され、前記第２位相調整回路に接続された第３入出力端子と、
　前記第２基板上に形成された第４入出力端子と、
　前記第３入出力端子と前記第４入出力端子とを結ぶ第３経路に設けられた、前記弾性波共振子からなる１以上の直列腕共振子と、
　前記第３経路のノードとグランドとを結ぶ第４経路に設けられた、前記弾性波共振子からなる１以上の並列腕共振子と、を備え、
　前記１以上の直列腕共振子および前記１以上の並列腕共振子のうち、第２の直列腕共振子のみが前記第３入出力端子に直接接続され、
　前記第４回路素子および前記第５回路素子のうち前記第５回路素子は、前記第３入出力端子に接続され、
　前記第２の直列腕共振子は、前記第５回路素子を含み、前記第２フィルタの弾性波共振子および前記第２位相調整回路の容量性素子として機能する、
　請求項４に記載の高周波モジュール。
　前記第１位相調整回路は、
　前記第１選択端子と前記第１フィルタとを結ぶ経路上に配置された第７回路素子と、
　前記第１選択端子および前記第７回路素子の接続ノードとグランドとの間に配置された第８回路素子と、
　前記第７回路素子および前記第１フィルタの接続ノードとグランドとの間に配置された第９回路素子と、を備え、
　前記第７回路素子、前記第８回路素子、および前記第９回路素子のそれぞれは、インダクタまたはキャパシタである、
　請求項１に記載の高周波モジュール。
　前記第１フィルタは、
　前記第１基板上に形成され、前記第１位相調整回路に接続された第１入出力端子と、
　前記第１基板上に形成された第２入出力端子と、
　前記第１入出力端子と前記第２入出力端子とを結ぶ第１経路に設けられた、前記弾性波共振子からなる１以上の直列腕共振子と、
　前記第１経路のノードとグランドとを結ぶ第２経路に設けられた、前記弾性波共振子からなる１以上の並列腕共振子と、を備え、
　前記１以上の直列腕共振子および前記１以上の並列腕共振子のうち、第１の並列腕共振子が前記第１入出力端子に直接接続され、
　前記第８回路素子および前記第９回路素子のうち前記第９回路素子は、前記第１入出力端子に接続され、
　前記第１の並列腕共振子は、前記第９回路素子を含み、前記第１フィルタの弾性波共振子および前記第１位相調整回路の容量性素子として機能する、
　請求項６に記載の高周波モジュール。
　前記第２位相調整回路は、
　前記第２選択端子と前記第２フィルタとを結ぶ経路上に配置された第１０回路素子と、
　前記第２選択端子および前記第１０回路素子の接続ノードとグランドとの間に配置された第１１回路素子と、
　前記第１０回路素子および前記第２フィルタの接続ノードとグランドとの間に配置された第１２回路素子と、を備え、
　前記第１０回路素子、前記第１１回路素子、および前記第１２回路素子のそれぞれは、インダクタまたはキャパシタである、
　請求項１～３、６および７のいずれか１項に記載の高周波モジュール。
　前記第２フィルタは、
　前記第２基板上に形成され、前記第２位相調整回路に接続された第３入出力端子と、
　前記第２基板上に形成された第４入出力端子と、
　前記第３入出力端子と前記第４入出力端子とを結ぶ第３経路に設けられた、前記弾性波共振子からなる１以上の直列腕共振子と、
　前記第３経路のノードとグランドとを結ぶ第４経路に設けられた、前記弾性波共振子からなる１以上の並列腕共振子と、を備え、
　前記１以上の直列腕共振子および前記１以上の並列腕共振子のうち、第２の並列腕共振子が前記第３入出力端子に直接接続され、
　前記第１１回路素子および前記第１２回路素子のうち前記第１２回路素子は、前記第３入出力端子に接続され、
　前記第２の並列腕共振子は、前記第１２回路素子を含み、前記第２フィルタの弾性波共振子および前記第２位相調整回路の容量性素子として機能する、
　請求項８に記載の高周波モジュール。
　前記第１位相調整回路を構成する前記１以上の回路素子は、第１キャパシタを含み、
　前記第１キャパシタは、前記第１基板上に形成されている、
　請求項１～９のいずれか１項に記載の高周波モジュール。
　前記第１キャパシタは、前記第１基板上に形成された櫛歯容量電極で構成されている、
　請求項１０に記載の高周波モジュール。
　前記第１キャパシタの共振周波数および反共振周波数は、前記第１周波数帯域よりも低周波数側または高周波数側に位置する、
　請求項１１に記載の高周波モジュール。
　前記第１基板を平面視した場合、
　前記櫛歯容量電極を構成する、互いに平行な複数の電極指と直交する第１方向と、前記第１フィルタの前記ＩＤＴ電極を構成する、互いに平行な複数の電極指と直交する第２方向とは、異なる、
　請求項１１または１２に記載の高周波モジュール。
　前記第１基板上において、前記第１方向と前記第２方向とのなす角度は、８０°以上１００°以下である、
　請求項１３に記載の高周波モジュール。
　前記高周波モジュールは、前記共通端子と前記第１選択端子とが導通状態であり、かつ、前記共通端子と前記第２選択端子とが導通状態であることにより、前記第１周波数帯域の信号および前記第２周波数帯域の信号を同時に送信、受信、または送受信する、
　請求項１～１４のいずれか１項に記載の高周波モジュール。
　前記スイッチ回路は、さらに、第３選択端子と、第４選択端子と、を有し、
　前記高周波モジュールは、さらに、
　前記第１周波数帯域および前記第２周波数帯域と周波数が異なる第３周波数帯域の信号を通過させる第３フィルタと、
　前記第１周波数帯域、前記第２周波数帯域および前記第３周波数帯域と周波数が異なる第４周波数帯域の信号を通過させる第４フィルタと、
　前記第３選択端子と前記第３フィルタとの間に接続された、１以上の回路素子を有する第３位相調整回路と、
　前記第４選択端子と前記第４フィルタとの間に接続された、１以上の回路素子を有する第４位相調整回路と、を備え、
　前記第３フィルタは、圧電性を有する第３基板と、当該第３基板上に形成されたＩＤＴ電極とで構成された弾性波共振子を有し、
　前記第４フィルタは、圧電性を有する第４基板と、当該第４基板上に形成されたＩＤＴ電極とで構成された弾性波共振子を有し、
　前記第３位相調整回路を構成する前記１以上の回路素子の少なくとも１つは、前記第３基板上に形成されており、かつ、前記第４位相調整回路を構成する前記１以上の回路素子の少なくとも１つは、前記第４基板上に形成されており、
　前記第１周波数帯域は、ＬＴＥ（Ｌｏｎｇ　Ｔｅｒｍ　Ｅｖｏｌｕｔｉｏｎ）のＢａｎｄ１受信帯域（２１１０－２１７０ＭＨｚ）であり、
　前記第２周波数帯域は、ＬＴＥのＢａｎｄ３受信帯域（１８０５－１８８０ＭＨｚ）であり、
　前記第３周波数帯域は、ＬＴＥのＢａｎｄ７受信帯域（２６２０－２６９０ＭＨｚ）であり、
　前記第４周波数帯域は、ＬＴＥのＢａｎｄ５受信帯域（８６９－８９４ＭＨｚ）、Ｂａｎｄ８受信帯域（９２５－９６０ＭＨｚ）、Ｂａｎｄ２０受信帯域（７９１－８２１ＭＨｚ）、およびＢａｎｄ４０帯域（２３００－２４００ＭＨｚ）のいずれかであり、
　前記高周波モジュールは、前記第１周波数帯域の信号、前記第２周波数帯域の信号、前記第３周波数帯域の信号、および前記第４周波数帯域の信号のうちの少なくとも２つの信号を同時に送信、受信、または送受信する、
　請求項１～１５のいずれか１項に記載の高周波モジュール。
　前記スイッチ回路は、さらに、第３選択端子と、第４選択端子と、を有し、
　前記高周波モジュールは、さらに、
　前記第１周波数帯域および前記第２周波数帯域と周波数が異なる第３周波数帯域の信号を通過させる第３フィルタと、
　前記第１周波数帯域、前記第２周波数帯域および前記第３周波数帯域と周波数が異なる第４周波数帯域の信号を通過させる第４フィルタと、
　前記第３選択端子と前記第３フィルタとの間に接続された、１以上の回路素子を有する第３位相調整回路と、
　前記第４選択端子と前記第４フィルタとの間に接続された、１以上の回路素子を有する第４位相調整回路と、を備え、
　前記第３フィルタは、圧電性を有する第３基板と、当該第３基板上に形成されたＩＤＴ電極とで構成された弾性波共振子を有し、
　前記第４フィルタは、圧電性を有する第４基板と、当該第４基板上に形成されたＩＤＴ電極とで構成された弾性波共振子を有し、
　前記第３位相調整回路を構成する前記１以上の回路素子の少なくとも１つは、前記第３基板上に形成されており、かつ、前記第４位相調整回路を構成する前記１以上の回路素子の少なくとも１つは、前記第４基板上に形成されており、
　前記第１周波数帯域は、ＬＴＥのＢａｎｄ２受信帯域（１９３０－１９９０ＭＨｚ）であり、
　前記第２周波数帯域は、ＬＴＥのＢａｎｄ４受信帯域（２１１０－２１５５ＭＨｚ）であり、
　前記第３周波数帯域は、ＬＴＥのＢａｎｄ３０受信帯域（２３５０－２３６０ＭＨｚ）であり、
　前記第４周波数帯域は、ＬＴＥのＢａｎｄ５受信帯域（８６９－８９４ＭＨｚ）、Ｂａｎｄ２９受信帯域（７１７－７２８ＭＨｚ）、およびＢａｎｄ１２受信帯域（７２９－７４６ＭＨｚ）のいずれかであり、
　前記高周波モジュールは、前記第１周波数帯域の信号、前記第２周波数帯域の信号、前記第３周波数帯域の信号、および前記第４周波数帯域の信号のうちの少なくとも２つの信号を同時に送信、受信、または送受信する、
　請求項１～１５のいずれか１項に記載の高周波モジュール。
　請求項１～１７のいずれか１項に記載の高周波モジュールと、
　前記第１フィルタに接続された第１増幅回路と、
　前記第２フィルタに接続された第２増幅回路と、を備える、
　フロントエンドモジュール。
　アンテナ素子で送受信される高周波信号を処理するＲＦ信号処理回路と、
　前記アンテナ素子と前記ＲＦ信号処理回路との間で前記高周波信号を伝達する請求項１８に記載のフロントエンドモジュールと、を備える、
　通信装置。