WO2019037289A1 - 一种有源矩阵衬底及显示装置 - Google Patents

一种有源矩阵衬底及显示装置 Download PDF

Info

Publication number
WO2019037289A1
WO2019037289A1 PCT/CN2017/111114 CN2017111114W WO2019037289A1 WO 2019037289 A1 WO2019037289 A1 WO 2019037289A1 CN 2017111114 W CN2017111114 W CN 2017111114W WO 2019037289 A1 WO2019037289 A1 WO 2019037289A1
Authority
WO
WIPO (PCT)
Prior art keywords
line
lines
source
gate
capacitance
Prior art date
Application number
PCT/CN2017/111114
Other languages
English (en)
French (fr)
Inventor
何怀亮
Original Assignee
惠科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 惠科股份有限公司 filed Critical 惠科股份有限公司
Priority to US16/641,086 priority Critical patent/US11112664B2/en
Publication of WO2019037289A1 publication Critical patent/WO2019037289A1/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects

Definitions

  • the present application relates to the field of liquid crystal display technology, and more particularly to a technique for performing an active matrix substrate with defect correction.
  • the operation of a flat panel display is to control the pixels arranged in an array by two sets of mutually perpendicular addressing lines to achieve the purpose of development.
  • the most commonly used is that the gate line and the source line are turned on to turn on or off the corresponding switching components, so that the signals transmitted by the respective gate lines can be written into the pixels. Thereby changing the state of the corresponding pixel and achieving the purpose of controlling the display screen.
  • the present application provides the ability to repair broken wires to improve the manufacturing yield of liquid crystal display devices.
  • an embodiment of the present application provides an active matrix substrate, including: a substrate; a plurality of pixel electrodes disposed on the substrate and arranged in a matrix to form each pixel; a gate line respectively disposed between the pixel electrodes and extending in parallel with each other; a plurality of first source lines respectively disposed between the pixel electrodes and along the first gate lines a plurality of first capacitance lines are respectively disposed between the first gate lines and extend at an angle to each other; a plurality of switching components are respectively disposed at each of the pixels
  • the electrodes are connected to the pixel electrodes, the first gate lines, the first capacitor lines, and the first source lines; and a plurality of second source lines are respectively disposed on Each of the pixel electrodes extends parallel to the first source lines; a plurality of second gate lines are respectively disposed between the pixel electrodes and extend parallel to the first gate lines And a plurality of second capacitance lines adjacent to the first capacitance lines and extending at an angle of the phase; wherein each of
  • one side of the first gate line is cut off from the other side, and the second side corresponding to the two sides
  • a pair of source line repairing portions formed by a part of the source lines and the second gate lines adjacent to the first gate lines are electrically connected to each other.
  • the disconnection positions are all between the same pixel electrodes, and one side and the other side of the first gate line that is broken are formed by a part of the second source lines.
  • the pair of source line repairing portions and the capacitance line repairing portion formed of a part of each of the second capacitance lines are electrically connected to each other.
  • a pair of gate line repairing portions formed by a part of the second gate lines corresponding to the two sides and the second source line adjacent to the first source line are electrically connected to each other.
  • the disconnection positions are all between the same pixel electrodes, and one side and the other side of the first source line that is broken are formed by a part of the second gate lines.
  • the pair of gate line repairing portions and the source line repairing portions formed of a part of the other second source line are electrically connected to each other.
  • a pair of source line repairing portions formed by a part of the second source lines corresponding to the two sides and the second capacitor line adjacent to the first capacitor line are electrically connected to each other.
  • the disconnection position is between the same pixel electrodes, and one side of the first capacitance line that is broken and the other side pass through a part of each of the second source lines.
  • the source line repairing portion and the gate line repairing portion composed of a part of each of the second gate lines are electrically connected to each other.
  • an embodiment of the present application provides a method for modifying an active matrix substrate, wherein: the active matrix substrate includes: a substrate; is disposed on the substrate and is formed into a matrix Shape, which constitutes each pixel a plurality of pixel electrodes; a plurality of first gate lines respectively disposed between the pixel electrodes and extending parallel to each other; a plurality of first source lines respectively disposed between the pixel electrodes, along Each of the first gate lines extends in a direction intersecting; a plurality of first capacitance lines are respectively disposed between the first gate lines, and extend at an angle of each other; a plurality of switching components, respectively Provided on each of the pixel electrodes, connected to each of the pixel electrodes, the first gate lines, the first capacitance lines, and the first source lines; and a plurality of second source lines Between the respective pixel electrodes, extending parallel to the first source lines; a plurality of second gate lines respectively disposed between the pixel electrodes, and the first gates
  • an embodiment of the present application provides a method for modifying an active matrix substrate, wherein: the active matrix substrate includes: a substrate; is disposed on the substrate and formed into a matrix, and is configured a plurality of pixel electrodes of each pixel; a plurality of first gate lines respectively disposed between the pixel electrodes and extending in parallel with each other; a plurality of first source lines respectively disposed between the pixel electrodes And extending along a direction intersecting the first gate lines; a plurality of first capacitance lines respectively disposed between the first gate lines and extending at an angle to each other; Components are respectively disposed at each of the respective pixel electrodes Connected to each of the pixel electrodes, the first gate lines, the first capacitor lines, and the first source lines; and a plurality of second source lines respectively disposed at the respective pixel electrodes Between the first source lines and the first source lines, a plurality of second gate lines are respectively disposed between the pixel electrodes, extending parallel to the first gate lines; a second
  • an embodiment of the present application provides a method for modifying an active matrix substrate, wherein: the active matrix substrate includes: a substrate; is disposed on the substrate and formed into a matrix, and is configured a plurality of pixel electrodes of each pixel; a plurality of first gate lines respectively disposed between the pixel electrodes and extending in parallel with each other; a plurality of first source lines respectively disposed between the pixel electrodes And extending along a direction intersecting the first gate lines; a plurality of first capacitance lines respectively disposed between the first gate lines and extending at an angle to each other;
  • the components are respectively disposed on each of the pixel electrodes, and are connected to the pixel electrodes, the first gate lines, the first capacitor lines, and the first source lines; Source lines are respectively disposed between the pixel electrodes and extend in parallel with the first source lines; a plurality of second gate lines are respectively disposed between the pixel electrodes, and the respective The first gate lines extend in parallel; and the plurality of second electrodes a line of
  • an embodiment of the present application provides a method for modifying an active matrix substrate, wherein: the active matrix substrate includes: a substrate; is disposed on the substrate and formed in a matrix to form each pixel a plurality of pixel electrodes; a plurality of first gate lines respectively disposed between the pixel electrodes and extending parallel to each other; a plurality of first source lines respectively disposed between the pixel electrodes a plurality of first capacitance lines extending between the first gate lines and extending at an angle to each other; a plurality of switching components, Provided on each of the pixel electrodes, respectively connected to the pixel electrodes, the first gate lines, the first capacitor lines, and the first source lines; and a plurality of second sources Between the respective pixel electrodes, extending parallel to the first source lines; a plurality of second gate lines respectively disposed between the pixel electrodes, and the first The gate lines extend in parallel; and a plurality of second capacitance lines Adjacent to each of the first capacitance lines and extending at
  • an embodiment of the present application provides a method for modifying an active matrix substrate, wherein: the active matrix substrate includes: a substrate; is disposed on the substrate and formed into a matrix, and is configured a plurality of pixel electrodes of each pixel; a plurality of first gate lines respectively disposed between the pixel electrodes and extending in parallel with each other; a plurality of first source lines respectively disposed between the pixel electrodes And extending along a direction intersecting the first gate lines; a plurality of first capacitance lines respectively disposed between the first gate lines and extending at an angle to each other;
  • the components are respectively disposed on each of the pixel electrodes, and are connected to the pixel electrodes, the first gate lines, the first capacitor lines, and the first source lines; Source lines are respectively disposed between the pixel electrodes and extend in parallel with the first source lines; a plurality of second gate lines are respectively disposed between the pixel electrodes, and the respective The first gate lines extend in parallel; and the plurality of second electrodes And a first
  • a capacitance line repairing portion forming step of the capacitance line repairing portion, a connection between the portion overlapping the first capacitance line of each of the source line repairing portions, the disconnected first capacitance line, and the capacitance a step of connecting the portions of the line repairing portion where the second source lines overlap and the connection of the source line repairing portions.
  • an embodiment of the present application provides a method for modifying an active matrix substrate, wherein: the active matrix substrate includes: a substrate; is disposed on the substrate and formed into a matrix, and is configured a plurality of pixel electrodes of each pixel; a plurality of first gate lines respectively disposed between the pixel electrodes and extending in parallel with each other; a plurality of first source lines respectively disposed between the pixel electrodes And extending along a direction intersecting the first gate lines; a plurality of first capacitance lines respectively disposed between the first gate lines and extending at an angle to each other;
  • the components are respectively disposed on each of the pixel electrodes, and are connected to the pixel electrodes, the first gate lines, the first capacitor lines, and the first source lines; Source lines are respectively disposed between the pixel electrodes and extend in parallel with the first source lines; a plurality of second gate lines are respectively disposed between the pixel electrodes, and the respective The first gate lines extend in parallel; and the plurality of second electrodes And a first
  • the cutting and the connecting are performed by laser irradiation.
  • nano metal solution at the junction, wherein the nano metal solution comprises an organic solvent and metal nanoparticles uniformly dispersed in the organic solvent; and irradiating the joint with a laser, The nano metal solution is hardened to form a joint.
  • the present application provides an active matrix substrate capable of repairing broken wires to improve the manufacturing yield of the liquid crystal display device. Further, the present application coats the nano metal particles at the joint of the repair portion, and uses a laser irradiation program to harden the nano metal solution to turn on the respective repair portions. Furthermore, since the gate line and the capacitance line are formed independently, the load on the gate line is reduced, and the signal delay in the gate line can be improved.
  • 1 is a plan view of an active matrix substrate in an embodiment of the present application.
  • FIG. 2 is a plan view of a first gate line broken line of an active matrix substrate according to an embodiment of the present invention
  • FIG. 3 is an active matrix substrate according to an embodiment of the present application; The first gate line and the second gate line are both broken and corrected;
  • FIG. 4 is a plan view showing a first source line disconnection correction of an active matrix substrate according to an embodiment of the present invention.
  • FIG. 5 is an active matrix substrate according to an embodiment of the present application. The first source line and the second source line are both broken and corrected;
  • FIG. 6 is a plan view showing a first capacitor line disconnection correction of an active matrix substrate according to an embodiment of the present application
  • FIG. 7 is an active matrix substrate according to an embodiment of the present application. The first capacitor line and the second capacitor line are disconnected Revised floor plan;
  • FIG. 8 is a flowchart of a method for modifying an active matrix substrate according to an embodiment of the present application.
  • FIG. 9 is a plan view showing one pixel of an exemplary active matrix substrate.
  • FIG. 9 is a plan view showing one pixel of an exemplary active matrix substrate 120.
  • the active matrix substrate 120 includes: a plurality of pixel electrodes 112 arranged in a matrix, and thin film transistors (TFTs) 105 disposed on each of the pixel electrodes 112, which are parallel to each other between the pixel electrodes 112.
  • TFTs thin film transistors
  • the plurality of extended gate lines 101 and the plurality of source lines 103 extending in parallel with each of the pixel electrodes 112 and the capacitance lines 102 extending in parallel with each other between the gate lines 101.
  • the thin film transistor (TFT) 105 includes: a gate electrode 101a connected to the gate line 101, a semiconductor layer 104 provided to cover the gate electrode 101a, and a source line connected to the semiconductor layer 104.
  • the source electrode 103a of 103 is a drain electrode 103b provided on the semiconductor layer 104 so as to face the source electrode 103a. Further, the drain electrode 103b is extended in a region where the capacitance line 102 extends, and is connected to the pixel electrode 112 through the wiring hole 111b to serve as the drain extraction electrode 107 and the capacitor electrode 106.
  • liquid crystal display device liquid crystal display panel
  • the active matrix substrate 120 having the above configuration
  • the opposite substrate having the common electrode
  • the liquid crystal layer including the liquid crystal molecules disposed between the two substrates
  • An image signal is transmitted from each of the pixel electrodes 112 connected to the thin film transistor (TFT) 105 by the turn-off energy of the thin film transistor (TFT) 105, thereby displaying an image.
  • auxiliary capacitor is formed between the capacitor line 102 and the capacitor electrode 106 for use in an application path or the like of various kinds of harmonic signals in the liquid crystal drive.
  • an active matrix substrate includes: a substrate; is disposed on a substrate and is formed in a matrix to form each Multiple pixel electrodes 11 of a pixel , 12, 13, 14, 15, 16, 17, 18, 19, a plurality of first gate lines 21, 23 are respectively disposed at the respective pixel electrodes 11, 12, 13, 14, 15, 16, 17, 18, 19, for example, the first gate line 21 is disposed between the pixel electrodes 11, 12, 13 and the pixel electrodes 14, 15, 16, and the plurality of first gate lines 21, 23 extend parallel to each other for output scanning signal.
  • a plurality of first source lines 31, 33 are respectively disposed between the pixel electrodes 11, 12, 13, 14, 15, 16, 17, 18, 19, for example, the first source line 31 is disposed at the pixel electrode 11, 14.17 and the pixel electrodes 13, 16, 19 extend in a direction crossing the first gate lines 21, 23 for outputting a data signal.
  • a plurality of first capacitor lines 41 are respectively disposed between the first gate lines 21 and 23, and the plurality of first capacitor lines 41 extend non-parallel to each other for outputting a capacitance signal.
  • a plurality of switching components 51, 52, and 53 are respectively disposed on each of the pixel electrodes 11, 12, and 13. The pixel electrodes 11, 12, and 13, the first gate lines 21, and the first capacitance lines 41 are connected. And each of the first source lines 3
  • a plurality of second source lines 32 and 34 are respectively disposed between the pixel electrodes 11 , 12 , 13 , 14 , 15 , 16 , 17 , 18 , 19 and extend in parallel with the respective first source lines 31 , 33 .
  • the second source line 32 is disposed between the pixel electrodes 11, 14, 17 and the pixel electrodes 13, 16, 19 and extends in parallel with the first source line 31 for use as a repair line.
  • a plurality of second gate lines 22, 24 are respectively disposed on the respective pixel electrodes 11, 1
  • the second gate line 22 is disposed at the pixel electrodes 11, 12, 13 and the pixel electrode Between 14, 15, 16 extends parallel to the first gate line 21 and serves as a repair line.
  • a plurality of second capacitor lines 42 adjacent to the first capacitor lines 41 and extending non-parallel, and each of the first gate lines 21 and 23, each of the first capacitor lines 41, and the first source lines 31 and 33
  • Each of the second gate lines 22 and 24, each of the second capacitor lines 42 and each of the second source lines 32 and 34 are insulated from each other.
  • FIG. 8 is a flow chart of a method for correcting an active matrix substrate according to an embodiment of the present application.
  • step S1 a disconnection detecting process for detecting whether there is a disconnection in each line. If there is no disconnection, it ends. If there is a disconnection, step S2 is performed: a repairing portion forming step of cutting a plurality of repair portions having overlapping broken lines is performed.
  • step S3 a connection step of disconnecting the connection to each of the repairing portions is performed.
  • This embodiment will perform the correction of each line in the active matrix substrate in the above steps.
  • 2 is a plan view showing the first gate line of the active matrix substrate after the wire breakage correction according to an embodiment of the present invention. Referring to FIG.
  • the method for correcting the active matrix substrate comprising: detecting a disconnection detecting step of detecting whether the first gate line 21 and the second gate line 22 are broken (for example, known The visual inspection and the electro-optical inspection), if only the first gate line 21 is detected to have a broken line ⁇ , along the disconnection position 1 of the first gate line 21 detected by the disconnection detecting step
  • cutting for example, by laser irradiation
  • the cut portions C2 and C3 of the adjacent second gate lines 22 respectively form source lines of the overlapping portions R1, R2, R3, and R4 of the first gate line 21 and the second gate line 22 having overlapping broken lines.
  • the source line repairing portion forming step of the repairing portions 32P and 34P is performed.
  • the second gate line 22 adjacent to the disconnected first gate line 21 cutting off the second source line disposed over both side portions of the pixel electrode 11 along the corresponding disconnection position 1
  • the cut portions C5 and C6 of 32 and 34 form a gate line repair portion forming step of the gate line repair portion 22P having the overlapping portions R2 and R3 of the second source lines 32 and 34, and the source line repair is performed.
  • the connecting process can be connected by laser irradiation welding, or nano metal particles can be coated at the joint of the repairing portion (for example, R1, R4, R2, and R3), and the laser irradiation program is used to make the nano metal solution. Hardening to turn on the repair parts.
  • the scan signal (arrow in the figure) can be along the first gate line 21, the source line repair portion 32P, the gate line repair portion 22P, and the source line repair portion 34P. Further, it is transmitted back to the first gate line 21, so that the scanning signal can be smoothly transmitted to the downstream portion, so that the manufacturing yield of the liquid crystal display device is improved.
  • the method for modifying the active matrix substrate includes: detecting the first gate line 21 and the second gate line 22, wherein the line 21 and the second gate line 22 have a broken line ⁇ (such as a broken line position 1, 2).
  • a wire breakage detecting process for example, a known visual inspection and electro-optical inspection
  • the disconnection position is 1 And 2 are both between the pixel electrode 11 and the pixel electrode 14, and along the pixel electrode corresponding to the disconnection positions 1 and 2 of the first gate line 21 and the second gate line 22 detected by the disconnection detecting step.
  • the cut portions C7, C12 which are cut beyond the first gate line 21, and the cut portions C9, C10 which exceed the second capacitance line 42 are formed to have overlaps, respectively.
  • the source line repairing portions of the source line repairing portions 32P and 34P of the overlapping portions R 1 , R5 , R4 , and R6 of the first gate line 21 and the second capacitor line 42 are formed Sequence, then, in the second capacitance line 42, is cut (e.g.
  • the cut portions C8 and Cl1 of the second source lines 32 and 34 form a capacitance line repair portion forming step having a capacitance line repair portion 42P that overlaps the overlapping portions R5 and R6 of the second source lines 32 and 34, and
  • the connection between the source line repair portions 32P and 34P and the first gate line 21 overlapping portions R1 and R4, and the connection between the source line repair portions 32P and 34P and the capacitance line repair portion 42P overlap portions R5 and R6 are performed.
  • the joining process of the present application may be connected by laser irradiation welding, or the nano metal particles may be coated at the joint of the repairing portion (for example, R1, R5, R4, and R6), and the laser irradiation program may be used.
  • the nano metal solution is hardened to conduct the repair portions.
  • the scan signal (arrow in the figure) can be along the first gate line 21, the source line repair portion 32P, the capacitance line repair portion 42P, and the source line repair portion 34P, and finally Further, it is transmitted back to the first gate line 21, so that the scanning signal can be smoothly transmitted to the downstream portion, so that the manufacturing yield of the liquid crystal display device is improved.
  • the method for correcting the active matrix substrate includes: detecting a disconnection detecting process of whether the first source line 31 and the second source line 32 are disconnected, if only the first source is detected
  • the pole line 31 has a broken line
  • the second gate lines 22, 24 are provided along both side portions of the pixel electrode 11 corresponding to the disconnection position 3 of the first source line 31 detected by the disconnection detecting step.
  • the cut portions C15 and C16 that cut off the first source line 31 and the cut portions C5 and C13 that exceed the second source line 32 adjacent to the first source line 31 are formed to have overlapping broken lines, respectively.
  • the cut portions C2 and C14 of the respective second gate lines 22 and 24 form a source line repair portion having a source line repair portion 32P overlapping the overlapping portions R2 and R8 of the second gate lines 22 and 24
  • the data signal (arrow in the figure) can be along the first source line 31, the gate line repairing portion 22P, the source line repairing portion 32P, and the gate line repairing portion 24P. Finally, it is passed back to the first source line 31. , so that the data signal can be smoothly transmitted to the downstream part, so the manufacturing yield of the liquid crystal display device is improved.
  • the method for correcting the active matrix substrate includes: detecting the first source line 31 and the second source line 32.
  • disconnection detecting step of disconnection if it is detected that both the first source line 31 and the second source line 3 2 are broken, and the disconnection positions 3 and 4 are all at the same pixel electrode 11 and pixel electrode 13 Between the second gate lines disposed on both sides of the pixel electrode 11 corresponding to the disconnection positions 3, 4 of the first source line 31 and the second source line 32 detected by the disconnection detecting step In steps 22 and 24, cutting off portions C1 and C6 exceeding the first source line 31 and exceeding the other second source line 34 (which may be the source line second to the first source line 31) are performed.
  • Cutting portions C3, C4 respectively forming overlapping portions R1, R2, R3 of the first source line 31 and the other second source line 34 having overlapping broken lines
  • the cut portions C2 and C5 of 22 and 24 form a source line repair portion forming step having the source line repair portions 34P overlapping the overlapping portions R2 and R3 of the second gate lines 22 and 24, and each gate line is formed.
  • the connection between the repair portions 22P and 24P and the first source line 31 overlap portions R1 and R4, and the connection between the gate line repair portions 22P and 24P and the source line repair portion 34P.
  • the joining process of the present application may be connected by laser irradiation welding, or may be coated with nano metal particles at the joint of the repairing portion (for example, R1, R2, R3, and R4), and the laser irradiation program may be used to make the nanometer.
  • the metal solution is hardened to conduct the respective repair portions.
  • the data signal (arrow in the figure) can be along the first source line 31, the gate line repairing portion 22P, the source line repairing portion 34P, and the gate line repairing portion 24P.
  • the first source line 31 is transmitted back to enable the data signal to be smoothly transmitted to the downstream portion, thereby improving the manufacturing yield of the liquid crystal display device.
  • the method for correcting the active matrix substrate includes: detecting a disconnection detecting step of detecting whether the first capacitor line 41 and the second capacitor line 42 are disconnected, and detecting only that the first capacitor line 41 is broken In the line ⁇ , the second source lines 32 and 34 provided on both sides of the pixel electrode 11 corresponding to the disconnection position 5 of the first capacitance line 41 detected by the disconnection detecting step are cut off.
  • the cut portions C7, C12, and of a capacitor line 41 are adjacent to the first capacitor line 41
  • the cut portions C9 and C10 of the second capacitor line 42 respectively form the source of the source line repair portions 32P and 34P having the overlapping portions R1, R5, R4, and R6 overlapping the first capacitor line 41 and the second capacitor line 42.
  • the second source lines 32 and 34 next to the second capacitor lines 42 adjacent to the disconnected first capacitor line 41, the second source lines 32 and 34 which are disposed beyond the both side portions of the pixel electrode 11 are cut.
  • the portions C8 and Cl1 are cut, and then the capacitance line repairing portion forming step of the capacitance line repairing portion 42P having the overlapping portions R5 and R6 of the second source lines 32 and 34 is superposed, and the source line repairing portion 32P is performed.
  • the connection between 34P and the first capacitance line 41 overlap portions R1 and R4, and the connection process between the capacitance line repair portion 42P and the source line repair portions 32P and 34P overlap portions R5 and R6.
  • the joining process of the present application may be connected by laser irradiation welding, or may be coated with nano metal particles at the joint of the repairing portion (for example, R1, R5, R4, and R6), and the laser irradiation program may be used to make the nanometer.
  • the metal solution is hardened to conduct the respective repair portions.
  • the capacitance signal (arrow in the figure) can be along the first capacitance line 41, the source line repairing portion 32P, the capacitance line repairing portion 42P, the source line repairing portion 34P, and finally
  • the first capacitor line 41 is transmitted back to enable the capacitor signal to be smoothly transmitted to the downstream portion, thereby improving the manufacturing yield of the liquid crystal display device.
  • the method for correcting the active matrix substrate includes: detecting whether the first capacitor line 41 and the second capacitor line 42 are disconnected. In the line detecting process, if it is detected that both the first capacitance line 41 and the second capacitance line 4 2 are disconnected, and the disconnection positions 5 and 6 are all at the same pixel electrode 11 ⁇ , the detection is performed along the disconnection detecting step.
  • the first capacitor that is cut off beyond the disconnection is performed.
  • the cut portions C1, C4 of the line 41 and the cut portions C2, C3 exceeding the second gate line 22 are respectively formed with overlapping portions R1, R2, R3, R4 overlapping the first capacitance line 41 and the second gate line 22.
  • the cut portions C5 and C6 of the respective second source lines 32 and 34 provided on both side portions of the pixel electrode 11 are cut, and gate lines having overlapping portions R2 and R3 overlapping the second source lines 32 and 34 are formed.
  • the gate line repairing portion forming step of the repairing portion 22P, the connection between the source line repairing portions 32P and 34P and the first capacitance line 41 overlapping portions R1 and R4, and the gate line repairing portion 22P and the source line repairing The connection process of the connection of the portions 32P and 34P overlapping portions R2 and R3.
  • the connecting process of the present application can be connected by laser irradiation welding, and can also be repaired.
  • the junction of the patches eg, at R1, R2, R3, R4
  • a laser irradiation procedure is used to harden the nanometal solution to turn on the repair portions.
  • the capacitance signal (arrow in the figure) can be along the first capacitance line 41, the source line repairing portion 32P, the gate line repairing portion 22P, and the source line repairing portion 34P, and finally Passed back to the first capacitor line 41
  • the area of each of the overlapping portions R1, R2, R3, R4, R5, R6, R7, R8, and R9 is 25 ⁇ m 2 or more.
  • the active matrix substrate configured as described above is applied to a liquid crystal display device, an OLED display device, a QLED display device, a curved display device, or other display device, and is not limited thereto.
  • the method of correcting the active matrix substrate configured as described above is applied to a method of manufacturing a liquid crystal display device.
  • the present application provides an active matrix substrate capable of repairing broken wires to improve the manufacturing yield of the liquid crystal display device. Further, the present application coats the nano metal particles at the joint of the repair portion, and uses a laser irradiation program to harden the nano metal solution to turn on the respective repair portions. Furthermore, since the gate line and the capacitance line are formed independently, the load on the gate line is reduced, and the signal delay in the gate line can be improved.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

一种有源矩阵衬底（120），包括：构成各个像素的多个像素电极（112、11 、12、13、14、15、16、17、18、19）；多条第一栅极线（21、23），分别设置在各像素电极（112、11 、12、13、14、15、16、17、18、19）之间；多条第一源极线（31、33），分别设置在各像素电极（112、11 、12、13、14、15、16、17、18、19）之间，沿与各第一栅极线（21、23）交叉的方向延伸；多条第一电容线（41），分别设置在各第一栅极线之间（21、23），且彼此非平行延伸；多个开关组件（51、52、53），分别设置在每个各像素电极（112、11 、12、13、14、15、16、17、18、19）上；多条第二源极线（32、34），分别设置在各像素电极（112、11 、12、13、14、15、16、17、18、19）之间，与各第一源极线（31、33）平行延伸；多条第二栅极线（22、24），分别设置在各像素电极（112、11 、12、13、14、15、16、17、18、19）之间，与各第一栅极线（21、23）平行延伸；以及多条第二电容线（42），与各第一电容线（41）相邻且非平行延伸；其中各第一栅极线（21、23）、各第一电容线（41）、各第一源极线（31、33）、各第二栅极线（22、24）、各第二电容线（42）以及各第二源极线（32、34）彼此绝缘。

Description

说明书 发明名称：一种有源矩阵衬底及显示装置 技术领域
[0001] 本申请涉及液晶显示技术领域， 尤其指进行缺陷修正的有源矩阵衬底的技术。
背景技术
[0002] 平面显示器的运作方式是以两组相互垂直的寻址线来控制排列成数组的各像素 (pixel) , 而达成显像的目的。 在各种显像控制模式中， 最常使用的是栅极线与源 极线导通以幵启或关闭对应的幵关组件， 以使各栅极线所传送的信号能够写入 像素中， 从而改变对应的像素的状态， 并达成控制显示画面的目的。
[0003] 平面显示器技术已趋成熟， 但显示面板的组成组件， 如有源组件数组基板， 在 制造过程中难免产生一些瑕疵 (defect 例如， 有源矩阵衬底上的栅极线与源极 线因长度很长， 容易发生断线情形。 当栅极线与源极线发生断线吋， 就无法在 像素电极上施加正常的电压 （漏极电压） ， 所以， 在液晶显示设备的显示画面 上就能看到沿着这条栅极线的线状点欠缺。 若是这个线状的点欠缺的个数增多 ， 这个液晶显示设备就成为不良， 也就降低了液晶显示设备的制造合格率。 技术问题
[0004] 鉴于现有技术中的上述问题， 本申请提供了能够修复断线来提高液晶显示设备 的制造合格率。
问题的解决方案
技术解决方案
[0005] 一方面， 本申请实施例提供了一种有源矩阵衬底， 包括： 一衬底； 设置在所述 衬底上且成矩阵状， 构成各个像素的多个像素电极； 多条第一栅极线， 分别设 置在所述各像素电极之间， 且相互平行延伸； 多条第一源极线， 分别设置在所 述各像素电极之间， 沿与所述各第一栅极线交叉的方向延伸； 多条第一电容线 ， 分别设置在所述各第一栅极线之间， 且彼此以相夹一角度延伸； 多个幵关组 件， 分别设置在每个所述各像素电极上， 连接在所述各像素电极、 所述各第一 栅极线、 所述各第一电容线以及各第一源极线； 多条第二源极线， 分别设置在 所述各像素电极之间， 与所述各第一源极线平行延伸； 多条第二栅极线， 分别 设置在所述各像素电极之间， 与所述各第一栅极线平行延伸； 以及多条第二电 容线， 与所述各第一电容线相邻且以相夹一角度延伸； 其中所述各第一栅极线 、 所述各第一电容线、 所述各第一源极线、 所述各第二栅极线、 所述各第二电 容线以及所述各第二源极线彼此绝缘。
[0006] 可选的， 当所述第一栅极线断线吋， 则断幵的所述第一栅极线的一侧与另一侧 ， 通过由两侧相对应的所述各第二源极线的一部分构成的一对源极线修补部与 所述第一栅极线相邻的所述第二栅极线相互导通。
[0007] 可选的， 当所述第一栅极线及与所述第一栅极线相邻的所述第二栅极线均断线
， 且断线位置均于相同的所述各像素电极之间吋， 则断幵的所述第一栅极线的 一侧与另一侧通过由所述各第二源极线的一部分构成的一对源极线修补部以及 由所述各第二电容线的一部分构成的电容线修补部相互导通。
[0008] 可选的， 当所述第一源极线断线吋， 则断幵的所述第一源极线的一侧与另一侧
， 通过由两侧相对应的所述各第二栅极线的一部分构成的一对栅极线修补部与 所述第一源极线相邻的所述第二源极线相互导通。
[0009] 可选的， 当所述第一源极线及与所述第一源极线相邻的所述第二源极线均断线
， 且断线位置均于相同的所述各像素电极之间吋， 则断幵的所述第一源极线的 一侧与另一侧通过由所述各第二栅极线的一部分构成的一对栅极线修补部以及 由另一第二源极线的一部分构成的源极线修补部相互导通。
[0010] 可选的， 当所述第一电容线断线吋， 则断幵的所述第一电容线的一侧与另一侧
， 通过由两侧相对应的所述各第二源极线的一部分构成的一对源极线修补部与 所述第一电容线相邻的所述第二电容线相互导通。
[0011] 可选的， 当所述第一电容线及与所述第一电容线相邻的所述第二电容线均断线
， 且断线位置均于相同的所述各像素电极之间吋， 则断幵的所述第一电容线的 一侧与另一侧通过由所述各第二源极线的一部分构成的一对源极线修补部以及 由所述各第二栅极线的一部分构成的栅极线修补部相互导通。
[0012] 另一方面， 本申请实施例提供了一种有源矩阵衬底的修正方法， 其中： 所述有 源矩阵衬底， 包括： 一衬底； 设置在所述衬底上且成矩阵状， 构成各个像素的 多个像素电极； 多条第一栅极线， 分别设置在所述各像素电极之间， 且相互平 行延伸； 多条第一源极线， 分别设置在所述各像素电极之间， 沿与所述各第一 栅极线交叉的方向延伸； 多条第一电容线， 分别设置在所述各第一栅极线之间 ， 且彼此以相夹一角度延伸； 多个幵关组件， 分别设置在每个所述各像素电极 上， 连接在所述各像素电极、 所述各第一栅极线、 所述各第一电容线以及各第 一源极线； 多条第二源极线， 分别设置在所述各像素电极之间， 与所述各第一 源极线平行延伸； 多条第二栅极线， 分别设置在所述各像素电极之间， 与所述 各第一栅极线平行延伸； 以及多条第二电容线， 与所述各第一电容线相邻且以 相夹一角度延伸； 其中所述各第一栅极线、 所述各第一电容线、 所述各第一源 极线、 所述各第二栅极线、 所述各第二电容线以及所述各第二源极线彼此绝缘 ； 所述有源矩阵衬底的修正方法， 包括： 检测所述第一栅极线及所述第二栅极 线是否存在断线的断线检测工序， 若仅检测到所述第一栅极线有断线吋， 则沿 着与由所述断线检测工序检测的第一栅极线的断线位置对应的像素电极两侧部 设置的各条第二源极线中， 进行切断超过断线了的所述第一栅极线的部分、 和 超过与断线了的所述第一栅极线相邻的所述第二栅极线的部分， 分别形成具有 重叠断线了的所述第一栅极线及所述第二栅极线的部分的源极线修补部的源极 线修补部形成工序， 在与断线的所述第一栅极线相邻的所述第二栅极线中， 进 行切断超过所述沿着对应断线位置的像素电极的两侧部设置的各第二源极线的 部分， 形成具有重叠所述各第二源极线的部分的栅极线修补部的栅极线修补部 形成工序， 以及进行与所述各源极线修补部的第一栅极线重叠的部分和所述断 线了的第一栅极线的连接、 以及与所述各源极线修补部的第二栅极线重叠的部 分和所述栅极线修补部的连接的连接工序。
又一方面， 本申请实施例提供了一种有源矩阵衬底的修正方法， 其中： 所述有 源矩阵衬底， 包括： 一衬底； 设置在所述衬底上且成矩阵状， 构成各个像素的 多个像素电极； 多条第一栅极线， 分别设置在所述各像素电极之间， 且相互平 行延伸； 多条第一源极线， 分别设置在所述各像素电极之间， 沿与所述各第一 栅极线交叉的方向延伸； 多条第一电容线， 分别设置在所述各第一栅极线之间 ， 且彼此以相夹一角度延伸； 多个幵关组件， 分别设置在每个所述各像素电极 上， 连接在所述各像素电极、 所述各第一栅极线、 所述各第一电容线以及各第 一源极线； 多条第二源极线， 分别设置在所述各像素电极之间， 与所述各第一 源极线平行延伸； 多条第二栅极线， 分别设置在所述各像素电极之间， 与所述 各第一栅极线平行延伸； 以及多条第二电容线， 与所述各第一电容线相邻且以 相夹一角度延伸； 其中所述各第一栅极线、 所述各第一电容线、 所述各第一源 极线、 所述各第二栅极线、 所述各第二电容线以及所述各第二源极线彼此绝缘 ； 所述有源矩阵衬底的修正方法， 包括： 检测所述第一栅极线及所述第二栅极 线是否存在断线的断线检测工序， 若检测到所述第一栅极线及所述第二栅极线 皆有断线， 且断线位置均于相同的所述各像素电极之间吋， 则沿着与由所述断 线检测工序检测的所述第一栅极线及所述第二栅极线的断线位置对应的像素电 极两侧部设置的各条第二源极线中， 进行切断超过断线了的所述第一栅极线的 部分、 和超过所述第二电容线的部分， 分别形成具有重叠断线了的所述第一栅 极线及所述第二电容线的部分的源极线修补部的源极线修补部形成工序， 在所 述第二电容线中， 进行切断超过所述沿着对应断线位置的像素电极的两侧部设 置的各第二源极线的部分， 形成具有重叠所述各第二源极线的部分的电容线修 补部的电容线修补部形成工序， 以及进行与所述各源极线修补部的第一栅极线 重叠的部分和所述断线了的第一栅极线的连接、 以及与所述各源极线修补部的 第二电容线重叠的部分和所述电容线修补部的连接的连接工序。
又一方面， 本申请实施例提供了一种有源矩阵衬底的修正方法， 其中： 所述有 源矩阵衬底， 包括： 一衬底； 设置在所述衬底上且成矩阵状， 构成各个像素的 多个像素电极； 多条第一栅极线， 分别设置在所述各像素电极之间， 且相互平 行延伸； 多条第一源极线， 分别设置在所述各像素电极之间， 沿与所述各第一 栅极线交叉的方向延伸； 多条第一电容线， 分别设置在所述各第一栅极线之间 ， 且彼此以相夹一角度延伸； 多个幵关组件， 分别设置在每个所述各像素电极 上， 连接在所述各像素电极、 所述各第一栅极线、 所述各第一电容线以及各第 一源极线； 多条第二源极线， 分别设置在所述各像素电极之间， 与所述各第一 源极线平行延伸； 多条第二栅极线， 分别设置在所述各像素电极之间， 与所述 各第一栅极线平行延伸； 以及多条第二电容线， 与所述各第一电容线相邻且以 相夹一角度延伸； 其中所述各第一栅极线、 所述各第一电容线、 所述各第一源 极线、 所述各第二栅极线、 所述各第二电容线以及所述各第二源极线彼此绝缘 ； 所述有源矩阵衬底的修正方法， 包括： 检测所述第一源极线及所述第二源极 线是否存在断线的断线检测工序， 若仅检测到所述第一源极线有断线吋， 则沿 着与由所述断线检测工序检测的第一源极线的断线位置对应的像素电极两侧部 设置的各条第二栅极线中， 进行切断超过断线了的所述第一源极线的部分、 和 超过与断线了的所述第一源极线相邻的所述第二源极线的部分， 分别形成具有 重叠断线了的所述第一源极线及所述第二源极线的部分的栅极线修补部的栅极 线修补部形成工序， 在与断线的所述第一源极线相邻的所述第二源极线中， 进 行切断超过所述沿着对应断线位置的像素电极的两侧部设置的各第二栅极线的 部分， 形成具有重叠所述各第二栅极线的部分的源极线修补部的源极线修补部 形成工序， 以及进行与所述各栅极线修补部的第一源极线重叠的部分和所述断 线了的第一源极线的连接、 以及与所述各源极线修补部的第二栅极线重叠的部 分和所述栅极线修补部的连接的连接工序。
又一方面， 本申请实施例提供一种有源矩阵衬底的修正方法， 其中： 所述有源 矩阵衬底包括： 一衬底； 设置在所述衬底上且成矩阵状， 构成各个像素的多个 像素电极； 多条第一栅极线， 分别设置在所述各像素电极之间， 且相互平行延 伸； 多条第一源极线， 分别设置在所述各像素电极之间， 沿与所述各第一栅极 线交叉的方向延伸； 多条第一电容线， 分别设置在所述各第一栅极线之间， 且 彼此以相夹一角度延伸； 多个幵关组件， 分别设置在每个所述各像素电极上， 连接在所述各像素电极、 所述各第一栅极线、 所述各第一电容线以及各第一源 极线； 多条第二源极线， 分别设置在所述各像素电极之间， 与所述各第一源极 线平行延伸； 多条第二栅极线， 分别设置在所述各像素电极之间， 与所述各第 一栅极线平行延伸； 以及多条第二电容线， 与所述各第一电容线相邻且以相夹 一角度延伸； 其中所述各第一栅极线、 所述各第一电容线、 所述各第一源极线 、 所述各第二栅极线、 所述各第二电容线以及所述各第二源极线彼此绝缘； 所 述有源矩阵衬底的修正方法， 包括： 检测所述第一源极线及所述第二源极线是 否存在断线的断线检测工序， 若检测到所述第一源极线及所述第二源极线皆有 断线， 且断线位置均于相同的所述各像素电极之间吋， 则沿着与由所述断线检 测工序检测的所述第一源极线及所述第二源极线的断线位置对应的像素电极两 侧部设置的各条第二栅极线中， 进行切断超过断线了的所述第一源极线的部分 、 和超过另一所述第二源极线的部分， 分别形成具有重叠断线了的所述第一源 极线及另一所述第二源极线的部分的栅极线修补部的栅极线修补部形成工序， 在另一所述第二源极线中， 进行切断超过所述沿着对应断线位置的像素电极的 两侧部设置的各第二栅极线的部分， 形成具有重叠所述各第二栅极线的部分的 源极线修补部的源极线修补部形成工序， 以及进行与所述各栅极线修补部的第 一源极线重叠的部分和所述断线了的第一源极线的连接、 以及与所述各栅极线 修补部的另一所述第二源极线重叠的部分和所述源极线修补部的连接的连接工 序。
又一方面， 本申请实施例提供了一种有源矩阵衬底的修正方法， 其中： 所述有 源矩阵衬底， 包括： 一衬底； 设置在所述衬底上且成矩阵状， 构成各个像素的 多个像素电极； 多条第一栅极线， 分别设置在所述各像素电极之间， 且相互平 行延伸； 多条第一源极线， 分别设置在所述各像素电极之间， 沿与所述各第一 栅极线交叉的方向延伸； 多条第一电容线， 分别设置在所述各第一栅极线之间 ， 且彼此以相夹一角度延伸； 多个幵关组件， 分别设置在每个所述各像素电极 上， 连接在所述各像素电极、 所述各第一栅极线、 所述各第一电容线以及各第 一源极线； 多条第二源极线， 分别设置在所述各像素电极之间， 与所述各第一 源极线平行延伸； 多条第二栅极线， 分别设置在所述各像素电极之间， 与所述 各第一栅极线平行延伸； 以及多条第二电容线， 与所述各第一电容线相邻且以 相夹一角度延伸； 其中所述各第一栅极线、 所述各第一电容线、 所述各第一源 极线、 所述各第二栅极线、 所述各第二电容线以及所述各第二源极线彼此绝缘 ； 所述有源矩阵衬底的修正方法， 包括： 检测所述第一电容线及所述第二电容 线是否存在断线的断线检测工序， 若仅检测到所述第一电容线有断线吋， 则沿 着与由所述断线检测工序检测的第一电容线的断线位置对应的像素电极两侧部 设置的各条第二源极线中， 进行切断超过断线了的所述第一电容线的部分、 和 超过与断线了的所述第一电容线相邻的所述第二电容线的部分， 分别形成具有 重叠断线了的所述第一电容线及所述第二电容线的部分的源极线修补部的源极 线修补部形成工序， 在与断线的所述第一电容线相邻的所述第二电容线中， 进 行切断超过所述沿着对应断线位置的像素电极的两侧部设置的各第二源极线的 部分， 形成具有重叠所述各第二源极线的部分的电容线修补部的电容线修补部 形成工序， 以及进行与所述各源极线修补部的第一电容线重叠的部分和所述断 线了的第一电容线的连接、 以及与所述电容线修补部的第二源极线重叠的部分 和所述各源极线修补部的连接的连接工序。
又一方面， 本申请实施例提供了一种有源矩阵衬底的修正方法， 其中： 所述有 源矩阵衬底， 包括： 一衬底； 设置在所述衬底上且成矩阵状， 构成各个像素的 多个像素电极； 多条第一栅极线， 分别设置在所述各像素电极之间， 且相互平 行延伸； 多条第一源极线， 分别设置在所述各像素电极之间， 沿与所述各第一 栅极线交叉的方向延伸； 多条第一电容线， 分别设置在所述各第一栅极线之间 ， 且彼此以相夹一角度延伸； 多个幵关组件， 分别设置在每个所述各像素电极 上， 连接在所述各像素电极、 所述各第一栅极线、 所述各第一电容线以及各第 一源极线； 多条第二源极线， 分别设置在所述各像素电极之间， 与所述各第一 源极线平行延伸； 多条第二栅极线， 分别设置在所述各像素电极之间， 与所述 各第一栅极线平行延伸； 以及多条第二电容线， 与所述各第一电容线相邻且以 相夹一角度延伸； 其中所述各第一栅极线、 所述各第一电容线、 所述各第一源 极线、 所述各第二栅极线、 所述各第二电容线以及所述各第二源极线彼此绝缘 ； 所述有源矩阵衬底的修正方法， 包括： 检测所述第一电容线及所述第二电容 线是否存在断线的断线检测工序， 若检测到所述第一电容线及所述第二电容线 皆有断线， 且断线位置均于相同的所述各像素电极之间吋， 则沿着与由所述断 线检测工序检测的所述第一电容线及所述第二电容线的断线位置对应的像素电 极两侧部设置的各条第二源极线中， 进行切断超过断线了的所述第一电容线的 部分、 和超过所述第二栅极线的部分， 分别形成具有重叠断线了的所述第一电 容线及所述第二栅极线的部分的源极线修补部的源极线修补部形成工序， 在所 述第二栅极线中， 进行切断超过所述沿着对应断线位置的像素电极的两侧部设 置的各第二源极线的部分， 形成具有重叠所述各第二源极线的部分的栅极线修 补部的栅极线修补部形成工序， 以及进行与所述各源极线修补部的第一电容线 重叠的部分和所述断线了的第一电容线的连接、 以及与所述栅极线修补部的所 述各第二源极线重叠的部分和所述各源极线修补部的连接的连接工序。
[0018] 可选的， 所述切断以及连接， 由激光照射进行。
[0019] 可选的， 在所述连接处涂布纳米金属溶液， 其中所述纳米金属溶液包括有机溶 剂以及均匀分散于所述有机溶剂中的金属纳米粒子； 以及利用激光照射所述连 接处， 以使所述纳米金属溶液硬化以形成连接部。
发明的有益效果
有益效果
[0020] 基于上述， 本申请提供了能够修复断线的有源矩阵衬底， 来提高液晶显示设备 的制造合格率。 另， 本申请在修补部的连接处涂布纳米金属颗粒， 并且利用激 光照射程序以使得纳米金属溶液硬化以导通各修补部。 再者， 因为栅极线和电 容线独立构成， 降低了栅极线的负荷， 能够改善栅极线中的信号延迟。
对附图的简要说明
附图说明
[0021] 为了更清楚地说明本申请实施例技术方案， 下面将对实施例描述中所需要使用 的附图作简单地介绍， 显而易见地， 下面描述中的附图是本申请的一些实施例 ， 对于本领域普通技术人员来讲， 在不付出创造性劳动的前提下， 还可以根据 这些附图获得其他的附图。
[0022] 图 1为本申请一实施例中一种有源矩阵村底的平面图；
[0023] 图 2为本申请一实施例中一种有源矩阵衬底第一栅极线断线修正后的平面图； [0024] 图 3为本申请一实施例中一种有源矩阵衬底的第一栅极线及第二栅极线均断线 修正后的平面图；
[0025] 图 4为本申请一实施例中一种有源矩阵衬底第一源极线断线修正后的平面图； [0026] 图 5为本申请一实施例中一种有源矩阵衬底的第一源极线及第二源极线均断线 修正后的平面图；
[0027] 图 6为本申请一实施例中一种有源矩阵衬底第一电容线断线修正后的平面图； [0028] 图 7为本申请一实施例中一种有源矩阵衬底的第一电容线及第二电容线均断线 修正后的平面图；
[0029] 图 8为本申请一实施例中一种有源矩阵衬底的修正方法的流程图；
[0030] 图 9为表示范例的有源矩阵衬底的一个像素的平面图。
本发明的实施方式
[0031] 下面将结合本申请实施例中的附图， 对本申请实施例中的技术方案进行清楚、 完整地描述。 显然， 所描述的实施例是本申请一部分实施例， 而不是全部的实 施例。 基于本申请中的实施例， 本领域普通技术人员在没有做出创造性劳动前 提下所获得的所有其他实施例， 都属于本申请保护的范围。
[0032] 图 9， 是表示范例的有源矩阵衬底 120的一个像素的平面图。 这个有源矩阵村底 120， 包括： 设置成矩阵状的多个像素电极 112、 设置在每个像素电极 112上的薄 膜晶体管 (TFT: Thin Film Transistor) 105、 在各像素电极 112之间相互平行延伸的 多个栅极线 101、 与各栅极线 101交叉在各像素电极 112之间相互平行延伸的多条 源极线 103、 在各栅极线 101之间相互平行延伸的电容线 102。
[0033] 薄膜晶体管 (TFT)105,包括： 连接在栅极线 101上的栅电极 101a、 以覆盖栅电极 1 Ola的方式设置的半导体层 104、 连接于设置在半导体层 104上的源极线 103的源电 极 103a、 在半导体层 104上以与源电极 103a对恃的方式设置的漏电极 103b。 并且 ， 漏电极 103b,延长设置在电容线 102延伸的区域， 通过接线孔 111b连接于像素电 极 112成为漏极引出电极 107及电容电极 106。
[0034] 还有， 包括上述构成的有源矩阵衬底 120、 具有共通电极的相对衬底、 包含设 置在这两村底间的液晶分子的液晶层的液晶显示设备（液晶显示面板)中， 由薄膜 晶体管 (TFT)105的幵关机能， 向连接在薄膜晶体管 (TFT)105上的各像素电极 112 传递适宜的画像信号， 由此显示画像。 还有， 有源矩阵村底 120中， 为了防止薄 膜晶体管 (TFT)105非导通期间的液晶层的自放电、 或由于薄膜晶体管（TFT)105 的非导通电流的画像信号劣化， 或者是使用于液晶驱动中各种变谐信号的施加 经路等， 在电容线 102、 和电容电极 106之间形成了辅助电容。
[0035] 图 1为本申请一实施例中一种有源矩阵村底的平面图， 请参阅图 1， 有源矩阵衬 底， 包括： 衬底； 设置在衬底上且成矩阵状， 构成各个像素的多个像素电极 11 、 12、 13、 14、 15、 16、 17、 18、 19， 多条第一栅极线 21、 23， 分别设置在各 像素电极 11、 12、 13、 14、 15、 16、 17、 18、 19之间， 例如第一栅极线 21设置 在像素电极 11、 12、 13及像素电极 14、 15、 16之间， 且多条第一栅极线 21、 23 相互平行延伸， 用以输出扫描信号。 多条第一源极线 31、 33， 分别设置在各像 素电极 11、 12、 13、 14、 15、 16、 17、 18、 19之间， 例如第一源极线 31设置在 像素电极 11、 14、 17及像素电极 13、 16、 19之间， 沿与各第一栅极线 21、 23交 叉的方向延伸， 用以输出数据信号。 多条第一电容线 41， 分别设置在各第一栅 极线 21、 23之间， 且多条第一电容线 41彼此非平行延伸， 用以输出电容信号。 多个幵关组件 51、 52、 53， 分别设置在每个像素电极 11、 12、 13上， 连接各像 素电极 11、 12、 13、 各第一栅极线 21、 上述各第一电容线 41以及各第一源极线 3
1、 33。 多条第二源极线 32、 34， 分别设置在各像素电极 11、 12、 13、 14、 15、 16、 17、 18、 19之间， 与各第一源极线 31、 33平行延伸， 例如第二源极线 32设 置在像素电极 11、 14、 17及像素电极 13、 16、 19之间， 与第一源极线 31平行延 伸， 用作修补线之用途。 多条第二栅极线 22、 24， 分别设置在各像素电极 11、 1
2、 13、 14、 15、 16、 17、 18、 19之间， 与各第一栅极线 21、 23平行延伸， 例如 第二栅极线 22设置在像素电极 11、 12、 13及像素电极 14、 15、 16之间， 与第一 栅极线 21平行延伸， 用作修补线之用途。 以及多条第二电容线 42， 与各第一电 容线 41相邻且非平行延伸， 而各第一栅极线 21、 23、 各第一电容线 41、 各第一 源极线 31、 33、 各第二栅极线 22、 24、 各第二电容线 42以及各第二源极线 32、 3 4彼此绝缘。
图 8为本申请一实施例中一种有源矩阵衬底的修正方法的流程图， 请参阅图 8， 步骤 S1 : 检测各线路是否存在断线的断线检测工序。 若无断线， 则结束。 若有 断线， 则进行步骤 S2: 进行切断不需要的部分， 并形成具有重叠断线的多个修 补部的修补部形成工序。 接着， 步骤 S3: 进行断线与所述各修补部连接的连接 工序。 本实施例将以上述步骤来进行有源矩阵衬底中各线路的修正。 图 2为本申 请一实施例中一种有源矩阵衬底的第一栅极线断线修正后的平面图， 请参阅图 2 ， 若当第一栅极线 21有断线吋 (如断线位置 1)， 则有源矩阵衬底的修正方法， 包 括： 检测第一栅极线 21及第二栅极线 22是否存在断线的断线检测工序 (例如已知 的外观检査以及电光学检査)， 若仅检测到第一栅极线 21有断线吋， 则沿着与由 断线检测工序检测的第一栅极线 21的断线位置 1对应的像素电极 11两侧部设置的 第二源极线 32、 34中， 进行切断 (例如由激光照射进行)超过第一栅极线 21的切断 部分 Cl、 C4、 和超过与第一栅极线 21相邻的第二栅极线 22的切断部分 C2、 C3， 分别形成具有重叠断线的第一栅极线 21及第二栅极线 22的重叠部分 Rl、 R2、 R3 、 R4的源极线修补部 32P、 34P的源极线修补部形成工序。 接着， 在与断线的第 一栅极线 21相邻的上述第二栅极线 22中， 进行切断超过沿着对应断线位置 1的像 素电极 11的两侧部设置的第二源极线 32、 34的切断部分 C5、 C6， 形成具有重叠 第二源极线 32、 34的重叠部分 R2、 R3的栅极线修补部 22P的栅极线修补部形成工 序， 以及进行各源极线修补部 32P、 34P与第一栅极线 21的重叠部分 Rl、 R4的连 接、 以及各源极线修补部 32P、 34P与栅极线修补部 22P重叠部分 R2、 R3的连接 的连接工序， 本申请的连接工序可透过激光照射熔接的方式连接， 另外亦可在 修补部的连接处 (例如： Rl、 R4、 R2、 R3处)涂布纳米金属颗粒， 并且利用激光 照射程序以使得纳米金属溶液硬化以导通各修补部。
[0037] 因此， 藉由上述方法， 则可使扫描信号 (图中箭头)沿着第一栅极线 21、 源极线 修补部 32P、 栅极线修补部 22P、 源极线修补部 34P最后又传递回第一栅极线 21， 使扫描信号能顺利传输至下游部分， 所以提高液晶显示设备的制造合格率。
[0038] 图 3为本申请一实施例中一种有源矩阵衬底的第一栅极线及第二栅极线均断线 修正后的平面图， 请参阅图 3， 若当第一栅极线 21及第二栅极线 22皆有断线吋 (如 断线位置 1、 2)， 则有源矩阵衬底的修正方法， 包括： 检测第一栅极线 21及第二 栅极线 22是否存在断线的断线检测工序 (例如已知的外观检査以及电光学检査)， 若检测到第一栅极线 21及第二栅极线 22皆有断线， 且断线位置 1、 2均于像素电 极 11及像素电极 14之间吋， 则沿着与由断线检测工序检测的第一栅极线 21及第 二栅极线 22的断线位置 1、 2对应的像素电极 11两侧部设置的第二源极线 32、 34 中， 进行切断超过第一栅极线 21的切断部分 C7、 C12、 和超过第二电容线 42的切 断部分 C9、 C10, 分别形成具有重叠第一栅极线 21及第二电容线 42的重叠部分 R 1、 R5、 R4、 R6的源极线修补部 32P、 34P的源极线修补部形成工序， 接着， 在 第二电容线 42中， 进行切断 (例如由激光照射进行)超过像素电极 11的两侧部设置 的第二源极线 32、 34的切断部分 C8、 Cl l， 形成具有重叠各第二源极线 32、 34的 重叠部分 R5、 R6的电容线修补部 42P的电容线修补部形成工序， 以及进行各源极 线修补部 32P、 34P与第一栅极线 21重叠部分 Rl、 R4的连接、 以及各源极线修补 部 32P、 34P与电容线修补部 42P重叠部分 R5、 R6的连接的连接工序， 本申请的 连接工序可透过激光照射熔接的方式连接， 另外亦可在修补部的连接处 (例如： Rl、 R5、 R4、 R6处)涂布纳米金属颗粒， 并且利用激光照射程序以使得纳米金 属溶液硬化以导通各修补部。
[0039] 因此， 藉由上述方法， 则可使扫描信号 (图中箭头)沿着第一栅极线 21、 源极线 修补部 32P、 电容线修补部 42P、 源极线修补部 34P， 最后又传递回第一栅极线 21 ， 使扫描信号能顺利传输至下游部分， 所以提高液晶显示设备的制造合格率。
[0040] 图 4为本申请一实施例中一种有源矩阵衬底的第一源极线断线修正后的平面图 ， 请参阅图 4， 若当第一源极线 31有断线吋 (如断线位置 3)， 则有源矩阵衬底的修 正方法， 包括： 检测第一源极线 31及第二源极线 32是否存在断线的断线检测工 序， 若仅检测到第一源极线 31有断线吋， 则沿着与由断线检测工序检测的第一 源极线 31的断线位置 3对应的像素电极 11两侧部设置的各条第二栅极线 22、 24中 ， 进行切断超过第一源极线 31的切断部分 C15、 C16、 和超过与第一源极线 31相 邻的第二源极线 32的切断部分 C5、 C13， 分别形成具有重叠断线的第一源极线 31 及第二源极线 32的重叠部分 R2、 R7、 R8、 R9的栅极线修补部 22P、 24P的栅极线 修补部形成工序， 接着， 在与断线的第一源极线 31相邻的第二源极线 32中， 进 行切断超过于像素电极 11的两侧部设置的各第二栅极线 22、 24的切断部分 C2、 C 14， 形成具有重叠各第二栅极线 22、 24的重叠部分 R2、 R8的源极线修补部 32P的 源极线修补部形成工序， 以及进行各栅极线修补部 22P、 24P与断线的第一源极 线 31重叠部分 R7、 R9的连接、 以及源极线修补部 32P与栅极线修补部 22P、 24P 重叠部分 R2、 R8的连接的连接工序， 本申请的连接工序可透过激光照射熔接的 方式连接， 另外亦可在修补部的连接处 (例如： R2、 R7、 R8、 R9处)涂布纳米金 属颗粒， 并且利用激光照射程序以使得纳米金属溶液硬化以导通各修补部。
[0041] 因此， 藉由上述方法， 则可使数据信号 (图中箭头)沿着第一源极线 31、 栅极线 修补部 22P、 源极线修补部 32P、 栅极线修补部 24P， 最后又传递回第一源极线 31 ， 使数据信号能顺利传输至下游部分， 所以提高液晶显示设备的制造合格率。
[0042] 图 5为本申请一实施例中一种有源矩阵衬底的第一源极线及第二源极线均断线 修正后的平面图， 请参阅图 5， 若当第一源极线 31及第二源极线 32皆有断线吋 (如 断线位置 3、 4)， 则有源矩阵衬底的修正方法， 包括： 检测第一源极线 31及第二 源极线 32是否存在断线的断线检测工序， 若检测到第一源极线 31及第二源极线 3 2皆有断线， 且断线位置 3、 4均于相同的像素电极 11及像素电极 13之间吋， 则沿 着与由断线检测工序检测的第一源极线 31及第二源极线 32的断线位置 3、 4对应 的像素电极 11两侧部设置的第二栅极线 22、 24中， 进行切断超过第一源极线 31 的切断部分 Cl、 C6、 和超过另一第二源极线 34(可为与第一源极线 31第二接近的 源极线)的切断部分 C3、 C4， 分别形成具有重叠断线的第一源极线 31及另一第二 源极线 34的重叠部分 Rl、 R2、 R3、 R4的栅极线修补部 22P、 24P的栅极线修补部 形成工序， 接着， 在另一第二源极线 34中， 进行切断超过像素电极 11的两侧部 设置的各第二栅极线 22、 24的切断部分 C2、 C5， 形成具有重叠各第二栅极线 22 、 24的重叠部分 R2、 R3的源极线修补部 34P的源极线修补部形成工序， 以及进行 各栅极线修补部 22P、 24P与第一源极线 31重叠部分 Rl、 R4的连接、 以及各栅极 线修补部 22P、 24P与源极线修补部 34P重叠部分的连接的连接工序。 本申请的连 接工序可透过激光照射熔接的方式连接， 另外亦可在修补部的连接处 (例如： R1 、 R2、 R3、 R4处)涂布纳米金属颗粒， 并且利用激光照射程序以使得纳米金属溶 液硬化以导通各修补部。
[0043] 因此， 藉由上述方法， 则可使数据信号 (图中箭头)沿着第一源极线 31、 栅极线 修补部 22P、 源极线修补部 34P、 栅极线修补部 24P， 最后又传递回第一源极线 31 ， 使数据信号能顺利传输至下游部分， 所以提高液晶显示设备的制造合格率。
[0044] 图 6为本申请一实施例中一种有源矩阵衬底的第一电容线断线修正后的平面图 ， 请参阅图 6， 若当第一电容线 41有断线吋 (如断线位置 5)， 则有源矩阵衬底的修 正方法， 包括： 检测第一电容线 41及第二电容线 42是否存在断线的断线检测工 序， 若仅检测到第一电容线 41有断线吋， 则沿着与由断线检测工序检测的第一 电容线 41的断线位置 5对应的像素电极 11两侧部设置的各条第二源极线 32、 34中 ， 进行切断超过第一电容线 41的切断部分 C7、 C12、 和超过与第一电容线 41相邻 的第二电容线 42的切断部分 C9、 C10, 分别形成具有重叠第一电容线 41及第二电 容线 42的重叠部分 Rl、 R5、 R4、 R6的源极线修补部 32P、 34P的源极线修补部形 成工序， 接着， 在与断线的第一电容线 41相邻的第二电容线 42中， 进行切断超 过像素电极 11的两侧部设置的各第二源极线 32、 34的切断部分 C8、 Cl l， 接着， 形成具有重叠各第二源极线 32、 34的重叠部分 R5、 R6的电容线修补部 42P的电容 线修补部形成工序， 以及进行各源极线修补部 32P、 34P与第一电容线 41重叠部 分 Rl、 R4的连接、 以及电容线修补部 42P与各源极线修补部 32P、 34P重叠部分 R 5、 R6的连接的连接工序。 本申请的连接工序可透过激光照射熔接的方式连接， 另外亦可在修补部的连接处 (例如： Rl、 R5、 R4、 R6处)涂布纳米金属颗粒， 并 且利用激光照射程序以使得纳米金属溶液硬化以导通各修补部。
[0045] 因此， 藉由上述方法， 则可使电容信号 (图中箭头)沿着第一电容线 41、 源极线 修补部 32P、 电容线修补部 42P、 源极线修补部 34P， 最后又传递回第一电容线 41 ， 使电容信号能顺利传输至下游部分， 所以提高液晶显示设备的制造合格率。
[0046] 图 7为本申请一实施例中一种有源矩阵衬底的第一电容线及第二电容线均断线 修正后的平面图， 请参阅图 7， 若当第一电容线 41及第二电容线 42皆有断线吋 (如 断线位置 5、 6)， 则有源矩阵衬底的修正方法， 包括： 检测第一电容线 41及第二 电容线 42是否存在断线的断线检测工序， 若检测到第一电容线 41及第二电容线 4 2皆有断线， 且断线位置 5、 6均于相同的像素电极 11吋， 则沿着与由断线检测工 序检测的第一电容线 41及第二电容线 42的断线位置 5、 6对应的像素电极 11两侧 部设置的各条第二源极线 32、 34中， 进行切断超过断线的第一电容线 41的切断 部分 Cl、 C4、 和超过第二栅极线 22的切断部分 C2、 C3， 分别形成具有重叠第一 电容线 41及第二栅极线 22的重叠部分 Rl、 R2、 R3、 R4的源极线修补部 32P、 34P 的源极线修补部形成工序， 接着， 在第二栅极线 22中， 进行切断超过于像素电 极 11的两侧部设置的各第二源极线 32、 34的切断部分 C5、 C6， 形成具有重叠各 第二源极线 32、 34的重叠部分 R2、 R3的栅极线修补部 22P的栅极线修补部形成工 序， 以及进行各源极线修补部 32P、 34P与第一电容线 41重叠部分 Rl、 R4的连接 、 以及栅极线修补部 22P与各源极线修补部 32P、 34P重叠部分 R2、 R3的连接的 连接工序。 本申请的连接工序可透过激光照射熔接的方式连接， 另外亦可在修 补部的连接处 (例如： Rl、 R2、 R3、 R4处)涂布纳米金属颗粒， 并且利用激光照 射程序以使得纳米金属溶液硬化以导通各修补部。
[0047] 因此， 藉由上述方法， 则可使电容信号 (图中箭头)沿着第一电容线 41、 源极线 修补部 32P、 栅极线修补部 22P、 源极线修补部 34P， 最后又传递回第一电容线 41
， 使电容信号能顺利传输至下游部分， 所以提高液晶显示设备的制造合格率。
[0048] 上述各实施方式中， 各重叠部分 Rl、 R2、 R3、 R4、 R5、 R6、 R7、 R8、 R9的 面积， 为 25μηι 2以上。
[0049] 上述各实施方式中， 这样构成的有源矩阵衬底， 适用于液晶显示装置、 OLED 显示装置、 QLED显示装置、 曲面显示装置或其他显示装置， 在此不做限定。
[0050] 上述各实施方式中， 这样构成的有源矩阵衬底的修正方法， 适用于液晶显示装 置的制造方法。
[0051] 基于上述， 本申请提供了能够修复断线的有源矩阵衬底， 来提高液晶显示设备 的制造合格率。 另， 本申请在修补部的连接处涂布纳米金属颗粒， 并且利用激 光照射程序以使得纳米金属溶液硬化以导通各修补部。 再者， 因为栅极线和电 容线独立构成， 降低了栅极线的负荷， 能够改善栅极线中的信号延迟。
[0052] 需要说明的是， 在上述实施例中， 对各个实施例的描述都各有侧重， 某个实施 例中没有详细描述的部分， 可以参见其他实施例的相关描述。
[0053] 以上所述， 仅为本申请的具体实施方式， 但本申请的保护范围并不局限于此， 任何熟悉本技术领域的技术人员在本申请揭露的技术范围内， 可轻易想到各种 等效的修改或替换， 这些修改或替换都应涵盖在本申请的保护范围之内。 因此 ， 本申请的保护范围应以权利要求的保护范围为准。

Claims

权利要求书
[权利要求 1] 一种有源矩阵衬底， 其特征在于， 包括：
一衬底；
设置在所述衬底上且成矩阵状， 构成各个像素的多个像素电极； 多条第一栅极线， 分别设在各像素电极之间， 且相互平行延伸； 多条第一源极线， 分别设置在所述各像素电极之间， 沿与所述各第一 栅极线交叉的方向延伸；
多条第一电容线， 分别设置在所述各第一栅极线之间， 且彼此以相夹 一角度延伸；
多个幵关组件， 分别设置每个所述各像素电极上， 连接在所述各像素 电极、 各第一栅极线、 各第一电容线以及各第一源极线；
多条第二源极线， 分别设置在所述各像素电极之间， 与所述各第一源 极线平行延伸；
多条第二栅极线， 分别设置在所述各像素电极之间， 与所述各第一栅 极线平行延伸； 以及
多条第二电容线， 与各第一电容线相邻且以相夹一角度延伸； 其中， 所述各第一栅极线、 所述各第一电容线、 所述各第一源极线、 所述各第二栅极线、 所述各第二电容线以及所述各第二源极线彼此绝 缘。
[权利要求 2] 如权利要求 1所述的有源矩阵衬底， 其特征在于， 当所述第一栅极线 断线吋， 则断幵的所述第一栅极线的一侧与另一侧， 通过由两侧相对 应的所述各第二源极线的一部分构成的一对源极线修补部与所述第一 栅极线相邻的所述第二栅极线相互导通。
[权利要求 3] 如权利要求 1所述的有源矩阵衬底， 其特征在于， 当所述第一栅极线 及与所述第一栅极线相邻的所述第二栅极线均断线， 且断线位置均于 相同的所述各像素电极之间吋， 则断幵的所述第一栅极线的一侧与另 一侧通过由所述各第二源极线的一部分构成的一对源极线修补部以及 由所述各第二电容线的一部分构成的电容线修补部相互导通。 如权利要求 1所述的有源矩阵衬底， 其特征在于， 当所述第一源极线 断线吋， 则断幵的所述第一源极线的一侧与另一侧， 通过由两侧相对 应的所述各第二栅极线的一部分构成的一对栅极线修补部与所述第一 源极线相邻的所述第二源极线相互导通。
如权利要求 1所述的有源矩阵衬底， 其特征在于， 当所述第一源极线 及与所述第一源极线相邻的第二源极线均断线， 且断线位置均于相同 的所述各像素电极之间吋， 则断幵的所述第一源极线的一侧与另一侧 通过由各第二栅极线的一部分构成的一对栅极线修补部及由另一第二 源极线的一部分构成的源极线修补部相互导通。
如权利要求 1所述的有源矩阵衬底， 其特征在于， 当所述第一电容线 断线吋， 则断幵的所述第一电容线的一侧与另一侧， 通过由两侧相对 应的所述各第二源极线的一部分构成的一对源极线修补部与所述第一 电容线相邻的所述第二电容线相互导通。
如权利要求 1所述的有源矩阵衬底， 其特征在于， 当所述第一电容线 及与所述第一电容线相邻的第二电容线均断线， 且断线位置均于相同 的所述各像素电极之间吋， 则断幵的所述第一电容线的一侧与另一侧 通过由各第二源极线的一部分构成的一对源极线修补部及由所述各第 二栅极线的一部分构成的栅极线修补部相互导通。
如权利要求 1所述的有源矩阵衬底， 其特征在于， 所述各第二源极线 和所述各第二电容线重叠部分的面积， 在 25μηι 2以上。
一种显示装置， 包括权利要求 1所述的有源矩阵衬底。
如权利要求 9所述的显示装置， 其特征在于， 当所述第一栅极线断线 吋， 则断幵的所述第一栅极线的一侧与另一侧， 通过由两侧相对应的 各第二源极线的一部分构成的一对源极线修补部与所述第一栅极线相 邻的第二栅极线相互导通。
如权利要求 9所述的显示装置， 其特征在于， 当所述第一栅极线及与 所述第一栅极线相邻的所述第二栅极线均断线， 且断线位置均于相同 的所述各像素电极之间吋， 则断幵的所述第一栅极线的一侧与另一侧 通过由各第二源极线的一部分构成的一对源极线修补部及由各第二电 容线的一部分构成的电容线修补部相互导通。
如权利要求 9所述的显示装置， 其特征在于， 当所述第一源极线断线 吋， 则断幵的所述第一源极线的一侧与另一侧， 通过由两侧相对应的 各第二栅极线的一部分构成的一对栅极线修补部与所述第一源极线相 邻的第二源极线相互导通。
如权利要求 9所述的显示装置， 其特征在于， 当所述第一源极线及与 所述第一源极线相邻的所述第二源极线均断线， 且断线位置均于相同 的所述各像素电极之间吋， 则断幵的所述第一源极线的一侧与另一侧 通过由各第二栅极线的一部分构成的一对栅极线修补部及由另一第二 源极线的一部分构成的源极线修补部相互导通。
如权利要求 9所述的显示装置， 其特征在于， 当所述第一电容线断线 吋， 则断幵的第一电容线的一侧与另一侧， 通过由两侧相对应的各第 二源极线的一部分构成的一对源极线修补部与所述第一电容线相邻的 第二电容线相互导通。
如权利要求 9所述的显示装置， 其特征在于， 当所述第一电容线及与 所述第一电容线相邻的所述第二电容线均断线， 且断线位置均于相同 的所述各像素电极之间吋， 则断幵的所述第一电容线的一侧与另一侧 通过由各第二源极线的一部分构成的一对源极线修补部及由各第二栅 极线的一部分构成的栅极线修补部相互导通。
如权利要求 9所述的显示装置， 其特征在于， 所述各第二源极线和所 述各第二电容线重叠部分的面积， 在 25μηι 2以上。
如权利要求 15所述的显示装置， 其特征在于， 所述断幵以及导通， 由 激光照射进行。
如权利要求 17所述的显示装置， 其特征在于， 在所述导通处涂布纳米 金属溶液， 所述纳米金属溶液包括有机溶剂及均匀分散于有机溶剂中 的金属纳米粒子； 以及利用激光照射所述导通处， 以使纳米金属溶液 硬化以相互导通。 [权利要求 19] 一种有源矩阵衬底， 其特征在于， 包括：
一衬底；
设置在所述衬底上且成矩阵状， 构成各个像素的多个像素电极； 多条第一栅极线， 分别设在各像素电极之间， 且相互平行延伸； 多条第一源极线， 分别设置在所述各像素电极之间， 沿与所述各第一 栅极线交叉的方向延伸；
多条第一电容线， 分别设置在所述各第一栅极线之间， 且彼此以相夹 一角度延伸；
多个幵关组件， 分别设置在每个所述各像素电极上， 连接在所述各像 素电极、 所述各第一栅极线、 所述各第一电容线以及各第一源极线； 多条第二源极线， 分别设置在所述各像素电极之间， 与所述各第一源 极线平行延伸；
多条第二栅极线， 分别设置在所述各像素电极之间， 与所述各第一栅 极线平行延伸； 以及
多条第二电容线， 与各第一电容线相邻且以相夹一角度延伸； 其中， 所述各第一栅极线、 所述各第一电容线、 所述各第一源极线、 所述各第二栅极线、 所述各第二电容线及所述各第二源极线彼此绝缘 ， 当所述第一栅极线及与第一栅极线相邻的所述第二栅极线均断线， 且断线位置均于相同的所述各像素电极之间吋， 则断幵的所述第一栅 极线的一侧与另一侧通过由各第二源极线的一部分构成的一对源极线 修补部及由所述各第二电容线的一部分构成的电容线修补部相互导通 ， 在相互导通处涂布纳米金属溶液。
[权利要求 20] 如权利要求 19所述的有源矩阵衬底， 其特征在于， 所述纳米金属溶液 包括有机溶剂及均匀分散于有机溶剂中的金属纳米粒子； 以及利用激 光照射所述导通处， 使纳米金属溶液硬化以相互导通。
PCT/CN2017/111114 2017-08-25 2017-11-15 一种有源矩阵衬底及显示装置 WO2019037289A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/641,086 US11112664B2 (en) 2017-08-25 2017-11-15 Active matrix substrate and display apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710741947.1A CN107589603B (zh) 2017-08-25 2017-08-25 一种有源矩阵衬底及显示装置
CN201710741947.1 2017-08-25

Publications (1)

Publication Number Publication Date
WO2019037289A1 true WO2019037289A1 (zh) 2019-02-28

Family

ID=61041692

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2017/111114 WO2019037289A1 (zh) 2017-08-25 2017-11-15 一种有源矩阵衬底及显示装置

Country Status (3)

Country Link
US (1) US11112664B2 (zh)
CN (1) CN107589603B (zh)
WO (1) WO2019037289A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107589604A (zh) * 2017-08-25 2018-01-16 惠科股份有限公司 一种有源矩阵衬底的缺陷修正方法及显示装置的制造方法
CN109192700A (zh) * 2018-10-15 2019-01-11 深圳市华星光电半导体显示技术有限公司 一种tft阵列基板的断线修复方法
KR102675457B1 (ko) * 2020-10-21 2024-06-13 엘지디스플레이 주식회사 디스플레이 장치
US20220130299A1 (en) * 2020-10-23 2022-04-28 Innolux Corporation Electronic device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101243481A (zh) * 2005-09-22 2008-08-13 夏普株式会社 有源矩阵衬底、显示装置、电视接收装置、有源矩阵衬底的制造方法、以及显示装置的制造方法
CN101299124A (zh) * 2008-06-25 2008-11-05 昆山龙腾光电有限公司 液晶显示装置的阵列基板
US20100265424A1 (en) * 2009-04-17 2010-10-21 Chuei-Lin Chiu Display panel having repair structure and method of repairing display panel
CN102169267A (zh) * 2011-05-23 2011-08-31 深圳市华星光电技术有限公司 平面显示面板及其修复方法
CN104685556A (zh) * 2012-10-01 2015-06-03 夏普株式会社 电路基板和显示装置
CN105684068A (zh) * 2013-10-30 2016-06-15 堺显示器制品株式会社 显示面板
CN107589604A (zh) * 2017-08-25 2018-01-16 惠科股份有限公司 一种有源矩阵衬底的缺陷修正方法及显示装置的制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101090253B1 (ko) * 2004-10-06 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
CN102360146A (zh) * 2011-10-14 2012-02-22 深圳市华星光电技术有限公司 Tft-lcd阵列基板及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101243481A (zh) * 2005-09-22 2008-08-13 夏普株式会社 有源矩阵衬底、显示装置、电视接收装置、有源矩阵衬底的制造方法、以及显示装置的制造方法
CN101299124A (zh) * 2008-06-25 2008-11-05 昆山龙腾光电有限公司 液晶显示装置的阵列基板
US20100265424A1 (en) * 2009-04-17 2010-10-21 Chuei-Lin Chiu Display panel having repair structure and method of repairing display panel
CN102169267A (zh) * 2011-05-23 2011-08-31 深圳市华星光电技术有限公司 平面显示面板及其修复方法
CN104685556A (zh) * 2012-10-01 2015-06-03 夏普株式会社 电路基板和显示装置
CN105684068A (zh) * 2013-10-30 2016-06-15 堺显示器制品株式会社 显示面板
CN107589604A (zh) * 2017-08-25 2018-01-16 惠科股份有限公司 一种有源矩阵衬底的缺陷修正方法及显示装置的制造方法

Also Published As

Publication number Publication date
US11112664B2 (en) 2021-09-07
CN107589603A (zh) 2018-01-16
US20200183237A1 (en) 2020-06-11
CN107589603B (zh) 2019-08-23

Similar Documents

Publication Publication Date Title
WO2019037289A1 (zh) 一种有源矩阵衬底及显示装置
WO2019037298A1 (zh) 一种有源矩阵衬底的修正方法及显示装置的制造方法
WO2019037297A1 (zh) 一种有源矩阵衬底及显示装置
CN103278987B (zh) 阵列基板、该阵列基板断线修复方法及显示装置
CN105527736B (zh) 一种阵列基板及其修复方法、显示面板和显示装置
JP4255683B2 (ja) ガラス配線基板の接続構造、および表示装置
CN105974705B (zh) 阵列基板、其制作方法、修复方法、显示面板及显示装置
JPH06110069A (ja) 電子部品の欠陥修復方法および欠陥修復装置
WO2019037293A1 (zh) 一种有源矩阵衬底的修正方法及显示装置的制造方法
JP2020516940A (ja) 有機発光表示パネル補修方法及び有機発光表示パネル
WO2013107193A1 (zh) 阵列基板、液晶显示器件及其修复方法
WO2015100836A1 (zh) 薄膜晶体管阵列基板、液晶显示面板及液晶显示面板的修复方法
TWI567951B (zh) 主動元件陣列基板
JP2001100229A (ja) 液晶表示装置およびその断線補修方法
JP2009058728A (ja) 表示装置用アレイ基板及びその製造方法
CN106802526A (zh) 阵列基板及其开路修理方法、显示装置
JP2000231121A (ja) アクティブマトリクス基板の欠陥修正方法及び液晶パネルの製造方法並びにアクティブマトリクス基板の欠陥修正装置
KR101232138B1 (ko) 액정표시소자 및 이의 제조방법
WO2014002463A1 (ja) 表示装置および表示装置の製造方法
JP2009128552A (ja) 液晶表示装置および液晶表示装置の製造方法
JP2003255371A (ja) 表示装置および該表示装置の断線修復方法
JP5359547B2 (ja) 表示装置
JP3059659B2 (ja) アクティブマトリクス型表示基板及びバスライン断線修正方法
KR100804322B1 (ko) 박막 트랜지스터 액정표시장치
JP2004334061A (ja) 表示装置の表示回路、液晶表示装置、および表示装置の表示回路の制御方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17922537

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17922537

Country of ref document: EP

Kind code of ref document: A1