WO2019010760A1 - 一种阵列基板和显示面板 - Google Patents

一种阵列基板和显示面板 Download PDF

Info

Publication number
WO2019010760A1
WO2019010760A1 PCT/CN2017/098447 CN2017098447W WO2019010760A1 WO 2019010760 A1 WO2019010760 A1 WO 2019010760A1 CN 2017098447 W CN2017098447 W CN 2017098447W WO 2019010760 A1 WO2019010760 A1 WO 2019010760A1
Authority
WO
WIPO (PCT)
Prior art keywords
display area
area
pixel
pixel unit
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2017/098447
Other languages
English (en)
French (fr)
Inventor
石龙强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to US15/577,843 priority Critical patent/US10319273B2/en
Publication of WO2019010760A1 publication Critical patent/WO2019010760A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Definitions

  • the present invention relates to the field of display technologies, and in particular, to an array substrate and a display panel.
  • the data line has a problem of excessive load, which may cause the display quality of the display panel to deteriorate.
  • a split screen design is usually adopted, for example, the display panel is divided into two areas, each area includes a scan driver and a data driver, and two areas simultaneously scan and control pixels in respective areas. In order to reduce the load of the data line to half of the original.
  • the inventor of the present invention found in the long-term development process that the design of the above-mentioned line scan split screen drive is equivalent to the splicing of two screens, and the electrical performance of the two screens will be slightly different, and the difference is expressed at the intersection of the screens. Most obviously, in severe cases, a split screen line can be observed at the screen intersection.
  • the technical problem to be solved by the present invention is to provide an array substrate and a display panel, which can avoid split screen lines when split screen driving.
  • the present invention adopts a technical solution to provide an array substrate, comprising: a first display area, comprising a plurality of pixel units arranged in an array, and pixel unit connections in the first display area a first scan driver; a second display area adjacent to the first display area, comprising a plurality of pixel units arranged in an array, the pixel unit in the second display area being connected to the second scan driver, and the a pixel unit in a display area and a pixel unit in the second display area form a pixel array; wherein a row of pixel units in the first display area adjacent to the second display area serves as a first scan start line And an area of at least one pixel unit of the row of pixel units of the first scan start line is smaller than an area of the pixel unit of the non-edge line in the first display area, and at least one of the first scan start lines
  • the area of the pixel unit is 0.1 to 0.9 of the area of the pixel unit of the non-edge row in the first display area
  • an array substrate comprising: a first display area including a plurality of pixel units arranged in an array; and a second display area adjacent to the first a display area including a plurality of pixel units arranged in an array, and the pixel unit in the first display area and the pixel unit in the second display area form a pixel array; wherein, in the first display area An area of at least one pixel unit of a row of pixel units adjacent to the second display area is smaller than an area of a pixel unit of a non-edge line in the first display area; and/or, the second display area is adjacent to the The area of at least one of the pixel units of the row of the first display area is smaller than the area of the pixel unit of the non-edge line of the second display area.
  • another technical solution adopted by the present invention is to provide a display panel, which includes the array substrate in any of the above embodiments.
  • the invention has the beneficial effects that the array substrate provided by the present invention adopts a split screen driving mode, and includes a first display area and a second display area, wherein the first display area is close to the second display.
  • the area of at least one pixel unit in one row of pixel units of the area is smaller than the area of the pixel unit of the non-edge line in the first display area; and/or at least one of the row of pixel units in the second display area adjacent to the first display area
  • the area of the pixel unit is smaller than the area of the pixel unit of the non-edge row in the second display area; the array substrate provided by the present invention reduces the area of at least one of the two rows of pixels at the split screen, and the area of the pixel unit is smaller. Small, the smaller the opening area, the lower the display brightness, so that the brightness problem caused by the difference in electrical performance between the two screens during split screen driving can be solved, and the split screen line is prevented from being generated when the split screen is driven.
  • the present invention Providing a method for reducing the area of at least one of the two rows of pixels at the split screen to reduce the display brightness of the pixel unit at the start position of the line scan, thereby alleviating the first result caused by the waveform of the first line of the gate scan
  • the row pixel unit shows a problem of too bright.
  • FIG. 1 is a schematic structural view of an embodiment of an array substrate of the present invention
  • FIG. 2 is a schematic structural view of another embodiment of the array substrate of the present invention.
  • FIG. 3 is a schematic structural view of another embodiment of the array substrate of the present invention.
  • FIG. 4 is a schematic structural view of an embodiment of a display panel of the present invention.
  • FIG. 1 is a schematic structural view of an embodiment of an array substrate according to the present invention.
  • the array substrate 1 includes adjacent first display regions 10 and second display regions 12.
  • the array substrate 1 used in the present invention may be a line scan split screen driving mode, that is, the first display area 10 and the second display area 12 are simultaneously scanned and controlled in respective areas.
  • the time for completely scanning all the gate lines in the array substrate 1 is shortened to half of the original, the load of the data lines is reduced to half of the original, and the line scanning manner of the first display area 10 and/or the second display area 12 can be simultaneously
  • the two sides of the array substrate 1 are scanned in the middle (ie, the intersection of the first display area 10 and the second display area 12), or may be scanned from the middle of the array substrate 1 to both sides, or one display area may be from the middle of the array substrate 1.
  • the edge scan is performed, and the other display area is scanned from the edge to the middle of the array substrate 1; in another embodiment, the array substrate 1 provided by the present invention may further include at least three display areas, each of which scans and controls each Row pixels in the area, the scanning manner in each display area may be the same or different; in still another embodiment, the present invention adopts
  • the array substrate 1 can also be a column scan split screen drive mode, that is, using at least two data drivers to respectively control column pixels in respective regions.
  • the first display area 10 includes a plurality of pixel units arranged in an array; the second display area 12 adjacent to the first display area 10 also includes a plurality of pixel units arranged in an array, and the first The pixel unit in the display area 10 and the pixel unit in the second display area 12 form a pixel array; in one application scenario, each pixel unit in the first display area 10 and the second display area 12 respectively includes R, G
  • the B sub-pixel unit is exemplified by one pixel unit 100 in the first display area 10, and the pixel unit 100 includes an R sub-pixel unit 100a, a G sub-pixel unit 100b, and a B sub-pixel unit 100c; in one embodiment, As shown in FIG.
  • the R sub-pixel unit 100 a of the pixel unit 100 includes a main pixel M and a sub-pixel S.
  • the pixel S includes a primary pixel electrode 100S and a sub-pixel thin film transistor, and a gate of the main pixel thin film transistor and a gate of the sub-pixel thin film transistor are connected to the gate line G1 of the corresponding row pixel, in other Embodiment, the structure of each sub-pixel unit may be other, the present invention is not limited to this.
  • the area of at least one pixel unit in the row of pixel units 102 in the first display area 10 adjacent to the second display area 12 is smaller than the area of the pixel unit in the non-edge line of the first display area 10, as shown in FIG.
  • the display area 10 non-edge line refers to the remaining row of pixel units in the first display area 10 except the row pixel unit corresponding to the row pixel unit 102 and the gate line G1; and/or the second display area 12 is adjacent to the first display area.
  • the area of at least one of the pixel units 122 of the row of 10 is smaller than the area of the pixel unit of the non-edge row of the second display area 12.
  • the area of at least one pixel unit in the row of pixel units 102 in the first display area 10 adjacent to the second display area 12 is 0.1 to 0.9 of the area of the pixel unit of the non-edge line of the first display area 10.
  • the area of at least one pixel unit in the row of pixel units 122 in the second display area 12 adjacent to the first display area 10 is the non-edge line of the second display area 12.
  • the area of the pixel unit is 0.1 to 0.9 (for example, 0.1, 0.5, 0.7, 0.9, etc.).
  • the number of rows of the row of pixel units of the first display area 10 and the second display area 12 is the same.
  • the array substrate provided by the present invention reduces the area of at least one of the two rows of pixel units at the split screen, and the smaller the area of the pixel unit is, the smaller the opening area is, and the display brightness is reduced, thereby being able to solve the problem.
  • the two screens have brightness problems due to differences in electrical performance, thereby reducing the probability of split screen lines generated during split screen driving.
  • a row of pixel units 102 in the first display area 10 adjacent to the second display area 12 includes a plurality of first type pixel units 102a and a plurality of second type pixel units 102b, wherein The plurality of first type pixel units 102a and the plurality of second type pixel units 102b are respectively staggered according to a predetermined number, and the area of the first type pixel unit 102a is smaller than the area of the pixel units of the non-edge lines in the first display area 10, and The area of the second type pixel unit 102b is the same as the area of the pixel unit of the non-edge line in the first display area 10; in one embodiment, the area of the first type pixel unit 102a is 0.1 of the area of the second type pixel unit 102b.
  • the first type of pixel unit 102a is A
  • the second type of pixel unit 102b is B
  • the pixel unit of the row of pixel units 102 The arrangement may be ABAB... spaced apart, or may be AABAAB... spaced arrangement, or may be AAABBAAABB... spaced arrangement, in other embodiments, For other arrangements, the present invention is not limited to this.
  • the row of pixel units 122 of the second display area 12 adjacent to the first display area 10 includes a plurality of third type pixel units 122a and a plurality of fourth type pixel units 122b, wherein The plurality of third type pixel units 122a and the plurality of fourth type pixel units 122b are respectively staggered according to a predetermined number, and the area of the third type pixel unit 122a is the same as the area of the pixel unit of the non-edge line in the second display area 12. The area of the fourth type pixel unit 122b is smaller than the area of the pixel unit of the non-edge line in the second display area 12.
  • the area of the fourth type of pixel unit 122b is 0.1 to 0.9 (eg, 0.1, 0.5, 0.7, 0.9) of the area of the third type of pixel unit 122a; in another embodiment, the third type is recorded.
  • the pixel unit 102a is C
  • the fourth type of pixel unit 122b is D.
  • the arrangement of the pixel units in the row of pixel units 122 may be CDCD.. spaced apart, or may be CCDCCD... spaced arrangement, or CCCDDCCCDD In other embodiments, other arrangements may be used, which are not limited by the present invention.
  • the area of the fourth type of pixel unit 122b in the above embodiment is the same as the area of the first type of pixel unit 102a; in another application scenario, the area of the second type of pixel unit 102b and the third type of pixel The area of the unit 122a is the same. In one embodiment, the area of the second type pixel unit 102b and the third type pixel unit 122a may be the same as the area of the non-edge line pixel unit; in yet another application scenario, the first display area 10 The first type of pixel unit 102a is opposite to the third type of pixel unit 122a in the second display area 12, and the second type of pixel unit 102b in the first display area 10 and the fourth in the second display area 12, respectively.
  • the arrangement of the type pixel unit 122b is equivalent to the mosaic blurring process of the split screen of the array substrate 1 provided by the present invention, which can better solve the difference of electrical properties of the two screens during the split screen driving. Brightness problem.
  • the area of each pixel unit in the row of pixel units 202 in the first display area 20 adjacent to the second display area 22 is smaller than the non-edge line in the first display area 20.
  • the area of the pixel unit; and/or the area of each of the pixel units 222 in the second display area 22 adjacent to the first display area 20 is smaller than the area of the pixel unit in the non-edge line in the second display area 22.
  • the pixel unit in the first display area 10 is connected to the first scan driver 104, and a row of pixel units 102 in the first display area 10 adjacent to the second display area 12 is scanned.
  • the line scan is performed on the pixel unit in the first display area 10 by using the first scan driver 104, that is, the line scanning in the first display area 10 is from the middle to the edge of the array substrate 1 (as shown in FIG.
  • the pixel unit in the second display area 12 is connected to the second scan driver 124, and a row of pixel units 122 in the second display area 12 adjacent to the first display area 10 serves as a scan start line to utilize the second scan driver 124.
  • Row scanning is performed on the pixel unit in the second display area 12, that is, the line scanning in the second display area 12 is from the middle to the edge of the array substrate 1 (as indicated by an arrow in FIG. 1);
  • the method for reducing the area of at least one of the two rows of pixels at the split screen can not only solve the brightness of the two screens due to the difference in electrical performance during the split screen driving. Degree problem, reduce the probability of splitting the screen when split screen driving, and also reduce the display brightness of the pixel at the beginning of the line scan, thereby alleviating the first line of pixels that are too bright due to the good waveform of the first line of the gate scan. The problem.
  • FIG. 3 is a schematic structural diagram of another embodiment of an array substrate according to the present invention.
  • the array substrate 3 still adopts a row scan driving mode, and the scanning manner thereof is as shown by an arrow in FIG.
  • the pixel unit in the first display region 30 is connected to the first scan driver 304, and the first display region 30
  • a row of pixel units 300 near the edge of the array substrate 3 serves as a scan start line
  • the first display area 30 is adjacent to a row of pixel units 302 of the second display area 32 as a scan end line
  • the pixel unit in the second display area 32 is connected to the second Scanning driver 324, and a row of pixel units 320 in the second display area 32 near the edge of the array substrate 3 as a scan start line, and a second display area 32 adjacent to a row of pixel units 322 of the first display area 30 as a scan end line
  • the row pixel unit 302 and the row pixel unit 322 are the intersections of the first display area 30 and the second display area 32 (ie, at the split screen of the array substrate 3), and at this time, the two rows of pixels 302 at the split screen,
  • the method of reducing the area of at least one pixel unit in 322 can solve the brightness problem
  • the probability of the screen line in addition, in the embodiment, in order to solve the problem that the display brightness of the pixel at the start position of the line scan is too high, at least one pixel unit in the pixel unit 300, 320 at the line scan start position may also be made.
  • the array substrate may also adopt other line scan split screen drive mode or column scan split screen drive mode, and the method adopted by the present invention may be similarly employed.
  • FIG. 4 is a schematic structural diagram of an embodiment of a display panel of the present invention.
  • the display panel 4 includes the array substrate 40 in any of the above embodiments, and details are not described herein again.
  • the array substrate provided by the present invention adopts a split screen driving mode, and includes a first display area and a second display area, wherein a row of pixel units in the first display area adjacent to the second display area is different from the prior art.
  • the area of the at least one pixel unit is smaller than the area of the pixel unit of the non-edge row in the first display area; and/or the area of at least one pixel unit in the row of pixel units in the second display area adjacent to the first display area is smaller than The area of the pixel unit of the non-edge row in the second display area; the array substrate provided by the present invention reduces the area of at least one of the two rows of pixels at the split screen, and the smaller the area of the pixel unit, the open area thereof.
  • the smaller the display brightness is, the better the brightness problem caused by the difference in electrical performance between the two screens during split screen driving, and the split screen line generated when the split screen is driven.
  • the present invention Providing a method for reducing the area of at least one of the two rows of pixels at the split screen to reduce the display brightness of the pixel unit at the start position of the line scan, thereby alleviating the first result caused by the waveform of the first line of the gate scan
  • the row pixel unit shows a problem of too bright.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种阵列基板(1)和显示面板(4)，阵列基板(1)包括：毗邻的第一显示区域(10)和第二显示区域(12)；其中，第一显示区域(10)内靠近第二显示区域(12)的一行像素单元(102)中有至少一个像素单元(102b)的面积小于第一显示区域(10)内非边缘行的像素单元(100)的面积；和/或，第二显示区域(12)内靠近第一显示区域(10)的一行像素单元(122)中有至少一个像素单元(122b)的面积小于第二显示区域(12)内非边缘行的像素单元(100)的面积。阵列基板(1)能够避免分屏驱动时产生分屏线。

Description

一种阵列基板和显示面板
【技术领域】
本发明涉及显示技术领域，特别是涉及一种阵列基板和显示面板。
【背景技术】
近年来，用户对显示面板的显示效果的追求与日剧增，超大尺寸（例如85in、95in等）的超高清的显示面板受到用户的欢迎。
在这种超大尺寸的显示面板中，数据线存在负载过大的问题，该问题可能会导致显示面板的显示品质下降。目前，为解决上述问题，通常采用分屏的设计方式，例如将显示面板分为两个区域，每个区域包括一扫描驱动器和一数据驱动器，两个区域同时分别扫描和控制各自区域内的像素，以使得数据线的负载降低为原来的一半。
本发明的发明人在长期研发过程中发现，上述行扫描分屏驱动的设计相当于两块屏幕的拼接，两块屏幕的电性能会有些微的差异，这种差异在屏幕的交接处表现的最为明显，严重时在屏幕交接处可观察到分屏线。
【发明内容】
本发明主要解决的技术问题是提供一种阵列基板和显示面板，能够避免分屏驱动时产生分屏线。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种阵列基板，包括：第一显示区域，其包括多个呈阵列排列的像素单元，所述第一显示区域中的像素单元连接至第一扫描驱动器；第二显示区域，毗邻所述第一显示区域，其包括多个呈阵列排列的像素单元，所述第二显示区域中的像素单元连接第二扫描驱动器，且所述第一显示区域内的像素单元与所述第二显示区域内的像素单元构成一个像素阵列；其中，所述第一显示区域中靠近所述第二显示区域的一行像素单元作为第一扫描起始行，所述第一扫描起始行的一行像素单元中有至少一个像素单元的面积小于所述第一显示区域内非边缘行的像素单元的面积，且所述第一扫描起始行的至少一个像素单元的面积为所述第一显示区域内非边缘行的像素单元的面积的0.1~0.9；和/或，所述第二显示区域中靠近所述第一显示区域的一行像素单元作为第二扫描起始行，所述第二扫描起始行的一行像素单元中有至少一个像素单元的面积小于所述第二显示区域内非边缘行的像素单元的面积，且所述第二扫描起始行的至少一个像素单元的面积为所述第二显示区域内非边缘行的像素单元的面积的0.1~0.9。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种阵列基板，包括：第一显示区域，其包括多个呈阵列排列的像素单元；第二显示区域，毗邻所述第一显示区域，其包括多个呈阵列排列的像素单元，且所述第一显示区域内的像素单元与所述第二显示区域内的像素单元构成一个像素阵列；其中，所述第一显示区域内靠近所述第二显示区域的一行像素单元中有至少一个像素单元的面积小于所述第一显示区域内非边缘行的像素单元的面积；和/或，所述第二显示区域内靠近所述第一显示区域的一行像素单元中有至少一个像素单元的面积小于所述第二显示区域内非边缘行的像素单元的面积。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种显示面板，所述显示面板包括上述任一实施例中的阵列基板。
本发明的有益效果是：区别于现有技术的情况，本发明所提供的阵列基板采用分屏驱动模式，包括第一显示区域和第二显示区域，其中，第一显示区域内靠近第二显示区域的一行像素单元中有至少一个像素单元的面积小于第一显示区域内非边缘行的像素单元的面积；和/或，第二显示区域内靠近第一显示区域的一行像素单元中有至少一个像素单元的面积小于第二显示区域内非边缘行的像素单元的面积；本发明所提供的阵列基板是将分屏处两行像素中的至少一个像素单元的面积变小，像素单元的面积越小，其开口区越小，显示亮度降低，从而能够解决分屏驱动时两块屏幕由于电性能差异导致的亮度问题，避免分屏驱动时产生分屏线。
另外，当第一显示区域靠近第二显示区域的一行像素单元为行扫描起始位置，和/或，第二显示区域靠近第一显示区域的一行像素单元为行扫描起始位置，本发明所提供的将分屏处两行像素中至少一个像素单元的面积变小的方式，可以使行扫描起始位置处像素单元的显示亮度降低，进而缓解因栅极扫描首行波形太好导致的首行像素单元显示过亮的问题。
【附图说明】
图1是 本发明阵列基板一实施方式的结构示意图；
图2是 本发明阵列基板另一实施方式的结构示意图；
图3是 本发明阵列基板另一实施方式的结构示意图；
图4是本发明显示面板一实施方式的结构示意图。
【具体实施方式】
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，图1为本发明阵列基板一实施方式的结构示意图，该阵列基板1包括毗邻的第一显示区域10和第二显示区域12。在一个实施方式中，如图1所示，本发明所采用的阵列基板1可以是行扫描分屏驱动模式，即第一显示区域10和第二显示区域12同时分别扫描和控制各自区域内的行像素，完全扫描阵列基板1内全部栅线的时间缩短为原来的一半，数据线的负载降低为原来的一半，第一显示区域10和/或第二显示区域12的行扫描方式可以同时从阵列基板1的两边往中间（即第一显示区域10和第二显示区域12交接处）扫描，也可以同时从阵列基板1的中间往两边扫描，还可以一个显示区域从阵列基板1的中间往边缘扫描，另一个显示区域从边缘往阵列基板1的中间扫描；在另一个实施方式中，本发明所提供的阵列基板1还可以包括至少3个显示区域，每个显示区域分别扫描和控制各自区域内的行像素，每个显示区域内的扫描方式可以相同也可以不同；在又一个实施方式中，本发明所采用的阵列基板1也可以是列扫描分屏驱动模式，即使用至少两个数据驱动器分别控制各自区域内的列像素。
具体地，请继续参阅图1，第一显示区域10包括多个呈阵列排列的像素单元；毗邻第一显示区域10的第二显示区域12也包括多个呈阵列排列的像素单元，且第一显示区域10内的像素单元与第二显示区域12内的像素单元构成一个像素阵列；在一个应用场景中，第一显示区域10和第二显示区域12内的每个像素单元分别包括R、G、B子像素单元，以第一显示区域10内的一个像素单元100为例，该像素单元100包括R子像素单元100a、G子像素单元100b、B子像素单元100c；在一个实施方式中，如图1所示，以像素单元100的R子像素单元100a为例，R子像素单元100a包括一主像素M和次像素S，主像素M包括一主像素电极100M和主像素薄膜晶体管，次像素S包括一次像素电极100S和次像素薄膜晶体管，主像素薄膜晶体管的栅极和次像素薄膜晶体管的栅极都连接在对应行像素的栅线G1上，在其他实施方式中，每个子像素单元的结构也可为其他，本发明对此不作限定。
其中，第一显示区域10内靠近第二显示区域12的一行像素单元102中有至少一个像素单元的面积小于第一显示区域10非边缘行的像素单元的面积，如图1所示，第一显示区域10非边缘行是指第一显示区域10内除行像素单元102和栅线G1对应的行像素单元外的其余行像素单元；和/或，第二显示区域12内靠近第一显示区域10的一行像素单元122中有至少一个像素单元的面积小于第二显示区域12非边缘行的像素单元的面积。在一个实施方式中，第一显示区域10内靠近第二显示区域12的一行像素单元102中有至少一个像素单元的面积为第一显示区域10非边缘行的像素单元的面积的0.1~0.9（例如0.1、0.5、0.7、0.9等）；和/或，第二显示区域12内靠近第一显示区域10的一行像素单元122中有至少一个像素单元的面积为第二显示区域12非边缘行的像素单元的面积的0.1~0.9（例如0.1、0.5、0.7、0.9等）。在一个应用场景中，第一显示区域10和第二显示区域12的中行像素单元的行数相同。总而言之，本发明所提供的阵列基板是将分屏处两行像素单元中的至少一个像素单元的面积变小，像素单元的面积越小，其开口区越小，显示亮度降低，从而能够解决分屏驱动时两块屏幕由于电性能差异导致的亮度问题，进而降低分屏驱动时产生分屏线的概率。
在一个应用场景中，如图1所示，第一显示区域10内靠近第二显示区域12的一行像素单元102包括多个第一类型像素单元102a和多个第二类型像素单元102b，其中，多个第一类型像素单元102a和多个第二类型像素单元102b分别按照预定数量交错排列，且第一类型像素单元102a的面积小于第一显示区域10内非边缘行的像素单元的面积，而第二类型像素单元102b的面积与第一显示区域10内非边缘行的像素单元的面积相同；在一个实施方式中，第一类型像素单元102a的面积是第二类型像素单元102b的面积的0.1~0.9（例如，0.1、0.5、0.7、0.9）；在另一个实施方式中，记第一类型像素单元102a为A，第二类型像素单元102b为B，则行像素单元102中的像素单元的排列方式可以是ABAB…间隔排列的方式，也可以是AABAAB…间隔排列方式，还可以是AAABBAAABB…间隔排列方式，在其他实施例中，还可以为其他排列方式，本发明对此不作限定。
在另一应用场景中，如图1所示，第二显示区域12靠近第一显示区域10的一行像素单元122包括多个第三类型像素单元122a和多个第四类型像素单元122b，其中，多个第三类型像素单元122a和多个第四类型像素单元122b分别按照预定数量交错排列，且第三类型像素单元122a的面积与第二显示区域12内非边缘行的像素单元的面积相同，而第四类型像素单元122b的面积小于第二显示区域12内非边缘行的像素单元的面积。在一个实施方式中，第四类型像素单元122b的面积是第三类型像素单元122a的面积的0.1~0.9（例如，0.1、0.5、0.7、0.9）；在另一个实施方式中，记第三类型像素单元102a为C，第四类型像素单元122b为D，则行像素单元122中的像素单元的排列方式可以是CDCD..间隔排列的方式，也可以是CCDCCD…间隔排列方式，还可以是CCCDDCCCDD…间隔排列方式，在其他实施例中，还可以为其他排列方式，本发明对此不作限定。
在又一个应用场景中，上述实施例中第四类型像素单元122b的面积与第一类型像素单元102a的面积相同；在另一应用场景中，第二类型像素单元102b的面积与第三类型像素单元122a的面积相同，在一个实施例中，第二类型像素单元102b、第三类型像素单元122a的面积可以与非边缘行像素单元的面积相同；在又一个应用场景中，第一显示区域10内的第一类型像素单元102a分别与第二显示区域12内的第三类型像素单元122a相对，而第一显示区域10内的第二类型像素单元102b分别与第二显示区域12内的第四类型像素单元122b相对，该排布方式相当于对本发明所提供的阵列基板1的分屏处进行马赛克式的模糊化处理，可以更好的解决分屏驱动时两块屏幕由于电性能差异导致的亮度问题。
在又一个应用场景中，如图2所示，第一显示区域20内靠近第二显示区域22的一行像素单元202中的每个像素单元的面积均小于第一显示区域20内非边缘行的像素单元的面积；和/或，第二显示区域22内靠近第一显示区域20的一行像素单元222中的每个像素单元的面积均小于第二显示区域22内非边缘行的像素单元的面积。
在一个实施方式中，请继续参阅图1，第一显示区域10中的像素单元连接至第一扫描驱动器104，且第一显示区域10中靠近第二显示区域12的一行像素单元102作为扫描起始行以利用第一扫描驱动器104对第一显示区域10中的像素单元进行行扫描，也就是说第一显示区域10中行扫描的方式为从阵列基板1的中间向边缘（如图1中箭头所示）；第二显示区域12中的像素单元连接第二扫描驱动器124，且第二显示区域12中靠近第一显示区域10的一行像素单元122作为扫描起始行以利用第二扫描驱动器124对第二显示区域12中的像素单元进行行扫描，也就是说第二显示区域12中行扫描的方式为从阵列基板1的中间向边缘（如图1中箭头所示）；此时，本发明所提供的将分屏处两行像素中至少一个像素单元的面积变小的方式，不仅能够解决分屏驱动时两块屏幕由于电性能差异导致的亮度问题，降低分屏驱动时产生分屏线的概率，而且还可以使行扫描起始位置处像素的显示亮度降低，进而缓解因栅极扫描首行波形太好导致的首行像素显示过亮的问题。
在另一个实施方式中，请参阅图3，图3为本发明阵列基板另一实施方式的结构示意图。在本实施例中，阵列基板3仍采用行扫描驱动模式，其扫描方式如图3中箭头所示，第一显示区域30中的像素单元连接至第一扫描驱动器304，且第一显示区域30中靠近阵列基板3边缘的一行像素单元300作为扫描起始行，第一显示区域30毗邻第二显示区域32的一行像素单元302作为扫描结束行；第二显示区域32中的像素单元连接第二扫描驱动器324，且第二显示区域32中靠近阵列基板3边缘的一行像素单元320作为扫描起始行，第二显示区域32毗邻第一显示区域30的一行像素单元322作为扫描结束行；在本实施例中，行像素单元302和行像素单元322为第一显示区域30和第二显示区域32的交接处（即阵列基板3的分屏处），此时将分屏处两行像素302、322中至少一个像素单元的面积变小的方式，能够解决分屏驱动时两块屏幕由于电性能差异导致的亮度问题，降低分屏驱动时产生分屏线的概率；另外，在本实施例中，为解决行扫描起始位置处像素的显示亮度过高的问题，还可以通过使行扫描起始位置处像素单元300、320中至少一个像素单元面积变小的方式，从而缓解因栅极扫描首行波形太好导致的首行像素显示过亮的问题。
在又一个实施方式中，阵列基板还可采用其他行扫描分屏驱动模式或列扫描分屏驱动模式，可类似采用本发明所采用的方法。
请参阅图4，图4为本发明显示面板一实施方式的结构示意图。该显示面板4包括上述任一实施例中的阵列基板40，在此不再赘述。
总而言之，区别于现有技术的情况，本发明所提供的阵列基板采用分屏驱动模式，包括第一显示区域和第二显示区域，其中，第一显示区域内靠近第二显示区域的一行像素单元中有至少一个像素单元的面积小于第一显示区域内非边缘行的像素单元的面积；和/或，第二显示区域内靠近第一显示区域的一行像素单元中有至少一个像素单元的面积小于第二显示区域内非边缘行的像素单元的面积；本发明所提供的阵列基板是将分屏处两行像素中的至少一个像素单元的面积变小，像素单元的面积越小，其开口区越小，显示亮度降低，从而能够解决分屏驱动时两块屏幕由于电性能差异导致的亮度问题，避免分屏驱动时产生分屏线。另外，当第一显示区域靠近第二显示区域的一行像素单元为行扫描起始位置，和/或，第二显示区域靠近第一显示区域的一行像素单元为行扫描起始位置，本发明所提供的将分屏处两行像素中至少一个像素单元的面积变小的方式，可以使行扫描起始位置处像素单元的显示亮度降低，进而缓解因栅极扫描首行波形太好导致的首行像素单元显示过亮的问题。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (20)

  1. 一种阵列基板，其中，包括：
    第一显示区域，其包括多个呈阵列排列的像素单元，所述第一显示区域中的像素单元连接至第一扫描驱动器；
    第二显示区域，毗邻所述第一显示区域，其包括多个呈阵列排列的像素单元，所述第二显示区域中的像素单元连接第二扫描驱动器，且所述第一显示区域内的像素单元与所述第二显示区域内的像素单元构成一个像素阵列；
    其中，所述第一显示区域中靠近所述第二显示区域的一行像素单元作为第一扫描起始行，所述第一扫描起始行的一行像素单元中有至少一个像素单元的面积小于所述第一显示区域内非边缘行的像素单元的面积，且所述第一扫描起始行的至少一个像素单元的面积为所述第一显示区域内非边缘行的像素单元的面积的0.1~0.9；和/或，所述第二显示区域中靠近所述第一显示区域的一行像素单元作为第二扫描起始行，所述第二扫描起始行的一行像素单元中有至少一个像素单元的面积小于所述第二显示区域内非边缘行的像素单元的面积，且所述第二扫描起始行的至少一个像素单元的面积为所述第二显示区域内非边缘行的像素单元的面积的0.1~0.9。
  2. 根据权利要求1所述的阵列基板，其中，所述第一显示区域内靠近所述第二显示区域的一行像素单元中的每个像素单元的面积均小于所述第一显示区域内非边缘行的像素单元的面积；和/或，
    所述第二显示区域内靠近所述第一显示区域的一行像素单元中的每个像素单元的面积均小于所述第二显示区域内非边缘行的像素单元的面积。
  3. 根据权利要求1所述的阵列基板，其中，所述第一显示区域内靠近所述第二显示区域的一行像素单元包括多个第一类型像素单元和多个第二类型像素单元，其中，所述多个第一类型像素单元和所述多个第二类型像素单元分别按照预定数量交错排列，且所述第一类型像素单元的面积小于所述第一显示区域内非边缘行的像素单元的面积，而所述第二类型像素单元的面积与所述第一显示区域内非边缘行的像素单元的面积相同；和/或，
    所述第二显示区域靠近所述第一显示区域的一行像素单元包括多个第三类型像素单元和多个第四类型像素单元，其中，所述多个第三类型像素单元和所述多个第四类型像素单元分别按照预定数量交错排列，且所述第三类型像素单元的面积与所述第二显示区域内的非边缘行的像素单元的面积相同，而所述第四类型像素单元的面积小于所述第二显示区域内的非边缘行的像素单元的面积。
  4. 根据权利要求3所述的阵列基板，其中，所述第四类型像素单元的面积与所述第一类型像素单元的面积相同。
  5. 根据权利要求4所述的阵列基板，其中，所述第一显示区域内的所述第一类型像素单元分别与所述第二显示区域内的所述第三类型像素单元相对，而所述第一显示区域内的所述第二类型像素单元分别与所述第二显示区域内的所述第四类型像素单元相对。
  6. 一种阵列基板，其中，包括：
    第一显示区域，其包括多个呈阵列排列的像素单元；
    第二显示区域，毗邻所述第一显示区域，其包括多个呈阵列排列的像素单元，且所述第一显示区域内的像素单元与所述第二显示区域内的像素单元构成一个像素阵列；
    其中，所述第一显示区域内靠近所述第二显示区域的一行像素单元中有至少一个像素单元的面积小于所述第一显示区域内非边缘行的像素单元的面积；和/或，所述第二显示区域内靠近所述第一显示区域的一行像素单元中有至少一个像素单元的面积小于所述第二显示区域内非边缘行的像素单元的面积。
  7. 根据权利要求6所述的阵列基板，其中，所述第一显示区域内靠近所述第二显示区域的一行像素单元中的每个像素单元的面积均小于所述第一显示区域内非边缘行的像素单元的面积；和/或，
    所述第二显示区域内靠近所述第一显示区域的一行像素单元中的每个像素单元的面积均小于所述第二显示区域内非边缘行的像素单元的面积。
  8. 根据权利要求6所述的阵列基板，其中，所述第一显示区域内靠近所述第二显示区域的一行像素单元包括多个第一类型像素单元和多个第二类型像素单元，其中，所述多个第一类型像素单元和所述多个第二类型像素单元分别按照预定数量交错排列，且所述第一类型像素单元的面积小于所述第一显示区域内非边缘行的像素单元的面积，而所述第二类型像素单元的面积与所述第一显示区域内非边缘行的像素单元的面积相同；和/或
    所述第二显示区域靠近所述第一显示区域的一行像素单元包括多个第三类型像素单元和多个第四类型像素单元，其中，所述多个第三类型像素单元和所述多个第四类型像素单元分别按照预定数量交错排列，且所述第三类型像素单元的面积与所述第二显示区域内的非边缘行的像素单元的面积相同，而所述第四类型像素单元的面积小于所述第二显示区域内的非边缘行的像素单元的面积。
  9. 根据权利要求8所述的阵列基板，其中，所述第四类型像素单元的面积与所述第一类型像素单元的面积相同。
  10. 根据权利要求9所述的阵列基板，其中，所述第一显示区域内的所述第一类型像素单元分别与所述第二显示区域内的所述第三类型像素单元相对，而所述第一显示区域内的所述第二类型像素单元分别与所述第二显示区域内的所述第四类型像素单元相对。
  11. 根据权利要求6所述的阵列基板，其中，所述第一显示区域内靠近所述第二显示区域的一行像素单元中有至少一个像素单元的面积为所述第一显示区域内非边缘行的像素单元的面积的0.1~0.9；和/或
    所述第二显示区域内靠近所述第一显示区域的一行像素单元中有至少一个像素单元的面积为所述第二显示区域内非边缘行的像素单元的面积的0.1~0.9。
  12. 根据权利要求6所述的阵列基板，其中，所述第一显示区域中的像素单元连接至第一扫描驱动器，且所述第一显示区域中靠近所述第二显示区域的一行像素单元作为扫描起始行；和/或，
    所述第二显示区域中的像素单元连接第二扫描驱动器，且所述第二显示区域中靠近所述第一显示区域的一行像素单元作为扫描起始行。
  13. 根据权利要求6所述的阵列基板，其中，所述第一显示区域和所述第二显示区域内的每个所述像素单元分别包括R、G、B子像素单元；
    和/或，所述第一显示区域和所述第二显示区域内的每个子像素单元分别包括一个主像素电极和一个次像素电极。
  14. 一种显示面板，其中，所述显示面板包括阵列基板，所述阵列基板包括：
    第一显示区域，其包括多个呈阵列排列的像素单元；
    第二显示区域，毗邻所述第一显示区域，其包括多个呈阵列排列的像素单元，且所述第一显示区域内的像素单元与所述第二显示区域内的像素单元构成一个像素阵列；
    其中，所述第一显示区域内靠近所述第二显示区域的一行像素单元中有至少一个像素单元的面积小于所述第一显示区域内非边缘行的像素单元的面积；和/或，所述第二显示区域内靠近所述第一显示区域的一行像素单元中有至少一个像素单元的面积小于所述第二显示区域内非边缘行的像素单元的面积。
  15. 根据权利要求14所述的显示基板，其中，所述第一显示区域内靠近所述第二显示区域的一行像素单元中的每个像素单元的面积均小于所述第一显示区域内非边缘行的像素单元的面积；和/或，
    所述第二显示区域内靠近所述第一显示区域的一行像素单元中的每个像素单元的面积均小于所述第二显示区域内非边缘行的像素单元的面积。
  16. 根据权利要求14所述的显示基板，其中，所述第一显示区域内靠近所述第二显示区域的一行像素单元包括多个第一类型像素单元和多个第二类型像素单元，其中，所述多个第一类型像素单元和所述多个第二类型像素单元分别按照预定数量交错排列，且所述第一类型像素单元的面积小于所述第一显示区域内非边缘行的像素单元的面积，而所述第二类型像素单元的面积与所述第一显示区域内非边缘行的像素单元的面积相同；和/或，
    所述第二显示区域靠近所述第一显示区域的一行像素单元包括多个第三类型像素单元和多个第四类型像素单元，其中，所述多个第三类型像素单元和所述多个第四类型像素单元分别按照预定数量交错排列，且所述第三类型像素单元的面积与所述第二显示区域内的非边缘行的像素单元的面积相同，而所述第四类型像素单元的面积小于所述第二显示区域内的非边缘行的像素单元的面积。
  17. 根据权利要求16所述的显示基板，其中，所述第四类型像素单元的面积与所述第一类型像素单元的面积相同。
  18. 根据权利要求17所述的显示基板，其中，所述第一显示区域内的所述第一类型像素单元分别与所述第二显示区域内的所述第三类型像素单元相对，而所述第一显示区域内的所述第二类型像素单元分别与所述第二显示区域内的所述第四类型像素单元相对。
  19. 根据权利要求14所述的显示基板，其中，所述第一显示区域内靠近所述第二显示区域的一行像素单元中有至少一个像素单元的面积为所述第一显示区域内非边缘行的像素单元的面积的0.1~0.9；和/或,
    所述第二显示区域内靠近所述第一显示区域的一行像素单元中有至少一个像素单元的面积为所述第二显示区域内非边缘行的像素单元的面积的0.1~0.9。
  20. 根据权利要求14所述的显示基板，其中，所述第一显示区域中的像素单元连接至第一扫描驱动器，且所述第一显示区域中靠近所述第二显示区域的一行像素单元作为扫描起始行；和/或，
    所述第二显示区域中的像素单元连接第二扫描驱动器，且所述第二显示区域中靠近所述第一显示区域的一行像素单元作为扫描起始行。
PCT/CN2017/098447 2017-07-12 2017-08-22 一种阵列基板和显示面板 Ceased WO2019010760A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/577,843 US10319273B2 (en) 2017-07-12 2017-08-22 Array substrates and display panels

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710565226.X 2017-07-12
CN201710565226.XA CN107195251B (zh) 2017-07-12 2017-07-12 一种阵列基板和显示面板

Publications (1)

Publication Number Publication Date
WO2019010760A1 true WO2019010760A1 (zh) 2019-01-17

Family

ID=59883530

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2017/098447 Ceased WO2019010760A1 (zh) 2017-07-12 2017-08-22 一种阵列基板和显示面板

Country Status (2)

Country Link
CN (1) CN107195251B (zh)
WO (1) WO2019010760A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107357103B (zh) * 2017-07-17 2020-03-10 深圳市华星光电半导体显示技术有限公司 一种像素阵列基板及显示器
CN107749247B (zh) * 2017-11-03 2019-09-27 武汉天马微电子有限公司 一种显示面板及显示装置
CN111480191A (zh) * 2017-12-28 2020-07-31 深圳市柔宇科技有限公司 一种阵列基板、显示面板及终端
US11244937B2 (en) 2018-10-09 2022-02-08 Industrial Technology Research Institute Spliced display with LED modules disposed on transparent substrate
CN114815346B (zh) * 2021-01-22 2024-05-07 北京京东方光电科技有限公司 一种阵列基板及显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040034239A (ko) * 2002-10-21 2004-04-28 엘지.필립스 엘시디 주식회사 액정표시장치
CN102103839A (zh) * 2009-12-17 2011-06-22 乐金显示有限公司 3d图像显示设备
CN202886781U (zh) * 2010-04-02 2013-04-17 夏普株式会社 液晶显示装置
CN103065575A (zh) * 2011-10-20 2013-04-24 乐金显示有限公司 数字全息图像再现装置及其同步控制方法
CN203760055U (zh) * 2014-04-01 2014-08-06 京东方科技集团股份有限公司 一种显示面板及3d显示设备

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101710479B (zh) * 2009-12-18 2012-05-30 友达光电股份有限公司 像素阵列
JP2012053173A (ja) * 2010-08-31 2012-03-15 Toshiba Mobile Display Co Ltd 液晶表示装置
CN103969864B (zh) * 2013-02-05 2017-09-26 鸿富锦精密工业（深圳）有限公司 显示元件、显示装置及拼接式显示器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040034239A (ko) * 2002-10-21 2004-04-28 엘지.필립스 엘시디 주식회사 액정표시장치
CN102103839A (zh) * 2009-12-17 2011-06-22 乐金显示有限公司 3d图像显示设备
CN202886781U (zh) * 2010-04-02 2013-04-17 夏普株式会社 液晶显示装置
CN103065575A (zh) * 2011-10-20 2013-04-24 乐金显示有限公司 数字全息图像再现装置及其同步控制方法
CN203760055U (zh) * 2014-04-01 2014-08-06 京东方科技集团股份有限公司 一种显示面板及3d显示设备

Also Published As

Publication number Publication date
CN107195251A (zh) 2017-09-22
CN107195251B (zh) 2018-03-13

Similar Documents

Publication Publication Date Title
WO2019010760A1 (zh) 一种阵列基板和显示面板
JP6373498B2 (ja) 配列基板及び液晶パネル及び液晶ディスプレイ
CN104699352A (zh) 一种自容式触控显示面板及其阵列基板
WO2004001491A1 (ja) 表示装置
US7187353B2 (en) Dot inversion on novel display panel layouts with extra drivers
CN107818993B (zh) 一种显示面板及显示装置
JP6369925B2 (ja) 配列基板及び液晶パネル及び液晶ディスプレイ
WO2018149144A1 (zh) 一种阵列基板、显示面板和显示装置
WO2016074260A1 (zh) 曲面显示器
WO2017092082A1 (zh) 阵列基板以及液晶显示装置
WO2016176914A1 (zh) 基板及其液晶显示装置
WO2020238037A1 (zh) 一种画面补偿方法和显示装置
WO2019056444A1 (zh) 一种像素驱动电路机驱动方法、oled显示面板
WO2016070540A1 (zh) 阵列基板、像素驱动方法和显示装置
US20160291779A1 (en) Array substrate, touch display panel, and detection method
WO2022134097A1 (zh) 显示面板、显示装置
CN107678213A (zh) 阵列基板和液晶显示装置及驱动方法
CN109935193B (zh) 栅极驱动电路及其驱动方法、阵列基板、显示面板和装置
WO2019028974A1 (zh) 一种rgbw液晶面板
CN105633122A (zh) 显示装置
CN118538181A (zh) 像素架构及像素驱动方法
CN204101859U (zh) 阵列基板和显示装置
WO2015196683A1 (zh) 阵列基板及其驱动方法、柔性显示器件及电子设备
US20210027729A1 (en) Driving method and driving device of display panel
US10643523B2 (en) Display module and electronic apparatus

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17917253

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17917253

Country of ref document: EP

Kind code of ref document: A1