WO2018233180A1 - 一种金属线的制作方法及阵列基板 - Google Patents

一种金属线的制作方法及阵列基板 Download PDF

Info

Publication number
WO2018233180A1
WO2018233180A1 PCT/CN2017/108856 CN2017108856W WO2018233180A1 WO 2018233180 A1 WO2018233180 A1 WO 2018233180A1 CN 2017108856 W CN2017108856 W CN 2017108856W WO 2018233180 A1 WO2018233180 A1 WO 2018233180A1
Authority
WO
WIPO (PCT)
Prior art keywords
photoresist
metal
region
metal layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2017/108856
Other languages
English (en)
French (fr)
Inventor
刘翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to US15/575,714 priority Critical patent/US10355026B2/en
Publication of WO2018233180A1 publication Critical patent/WO2018233180A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/026—Arrangements or methods related to booting a display

Definitions

  • the present invention relates to the field of display technologies, and in particular, to a method for fabricating a metal wire and an array substrate.
  • the width of the metal wire (such as the data line) needs to be made narrower and narrower, which also puts higher requirements on the process.
  • the conventional production process generally adopts the size of the corresponding photoresist after controlling the exposure and development to the size of the metal line, but as the width requirement of the metal line becomes narrower and narrower, and during the etching process, the photoresist encounters engraving.
  • the etchant is very susceptible to denaturation, causing the photoresist to lift up, so that the etchant enters along the gap that the photoresist lifts, thereby corroding the metal line under the photoresist, thereby causing the wire to be broken.
  • An object of the present invention is to provide a method for fabricating a metal wire and an array substrate, which can reduce the line width of the metal wire and prevent the wire from being broken, thereby improving the yield of the product.
  • the invention provides a method for manufacturing a metal wire, which comprises:
  • the material of the insulating layer is an oxide, a nitride or an oxynitride
  • the method further includes:
  • the photoresist on the photoresist retention area is ashed to remove the photoresist on the photoresist retention area.
  • the metal layer is a source/drain metal layer
  • the photoresist retention region includes a region corresponding to a subsequently formed data line and a region corresponding to the source and the drain.
  • the photoresist of the photoresist remaining region may be ashed using oxygen.
  • the metal line is a data line or a common electrode line.
  • the invention also provides a method for manufacturing a metal wire, comprising:
  • the metal layer is etched to remove portions not covered by the photoresist retention region to form metal lines.
  • the material of the insulating layer is an oxide, a nitride or an oxynitride.
  • the metal layer is a source/drain metal layer
  • the photoresist retention region includes a region corresponding to a subsequently formed data line and a region corresponding to the source and the drain.
  • the method further includes:
  • the photoresist on the photoresist retention area is ashed to remove the photoresist on the photoresist retention area.
  • the photoresist of the photoresist remaining region may be ashed using oxygen.
  • the metal line is a data line or a common electrode line.
  • an array substrate comprising a substrate and a metal wire disposed on the substrate, wherein the metal wire is covered with an insulating layer for protecting the metal wire from corrosion .
  • the material of the insulating layer is an oxide, a nitride or an oxynitride.
  • the metal layer is a source/drain metal layer
  • the photoresist retention region includes a region corresponding to a subsequently formed data line and a region corresponding to the source and the drain.
  • the metal lines are data lines or common electrode lines.
  • an insulating layer is formed between the metal layer and the photoresist, and the insulating layer has good adhesion to the metal layer, so that when the metal layer is etched, The wire is not broken due to the lift of the photoresist, and the wire width of the metal wire can be reduced, and the wire breakage can be avoided, thereby improving the yield of the product.
  • FIG. 1 is a schematic flow chart of a method for fabricating a metal wire according to a preferred embodiment of the present invention
  • FIG. 2 is a schematic structural diagram of an array substrate in a process for fabricating a metal wire according to a preferred embodiment of the present invention
  • FIG. 3 is a second schematic structural diagram of an array substrate in a method for fabricating a metal wire according to a preferred embodiment of the present invention
  • FIG. 4 is a third structural schematic diagram of an array substrate in a method for fabricating a metal wire according to a preferred embodiment of the present invention
  • FIG. 5 is a fourth structural diagram of an array substrate in a method for fabricating a metal wire according to a preferred embodiment of the present invention.
  • FIG. 6 is a fifth structural diagram of an array substrate in a method for fabricating a metal wire according to a preferred embodiment of the present invention.
  • FIG. 7 is a sixth structural diagram of an array substrate in a method of fabricating a metal wire according to a preferred embodiment of the present invention.
  • FIG. 8 is a schematic structural diagram of an array substrate according to a preferred embodiment of the present invention.
  • FIG. 1 is a schematic flow chart of a method for fabricating a metal wire according to a preferred embodiment of the present invention.
  • Figure 1 As shown, the preferred embodiment provides a method for fabricating a metal wire, the method comprising:
  • Step S101 forming a metal layer on the substrate
  • Step S102 forming an insulating layer on the metal layer to cover the metal layer;
  • Step S103 coating a photoresist on the insulating layer
  • Step S104 exposing the photoresist to form a photoresist retention region and a photoresist non-retention region
  • Step S105 Developing a non-retained region of the photoresist, removing the photoresist-unretained region to expose an insulating layer to be etched;
  • Step S106 Etching the insulating layer to remove a portion not covered by the photoresist remaining region to leak a metal layer to be etched;
  • Step S107 etching the metal layer to remove a portion not covered by the photoresist remaining region to form a metal line.
  • the method for fabricating the metal wire of the preferred embodiment is a part of the process of fabricating the array substrate, and the method for fabricating other portions of the array substrate, such as a common electrode, a pixel electrode, a gate line, etc., is not The focus of the present invention is not described in detail herein.
  • the metal line in the preferred embodiment may be a data line, a common electrode line or the like.
  • the method of the present invention will be described in detail below by taking the production of the data line as an example.
  • FIG. 2 is a schematic structural diagram of an array substrate in a method for fabricating a metal wire according to a preferred embodiment of the present invention.
  • the metal layer to be formed may be the source/drain metal layer 1, and the source/drain metal layer 1 is formed on the gate insulating layer 2; in addition, when the layer structure of the array substrate is changed , source and drain metal layer 1 can also be formed on other layer structures as needed, and the invention is not limited herein.
  • FIG. 3 is a second schematic structural diagram of an array substrate in a method for fabricating a metal wire according to a preferred embodiment of the present invention.
  • Figure 3 As shown, after the source/drain metal layer 2 is formed, an insulating layer 3 is formed on the source/drain metal layer 2 to cover the source/drain metal layer 2. It should be noted that the insulating layer 3 It is used to protect the subsequent formed data lines to prevent the data lines from being broken due to the deformation of the photoresist.
  • the surface of the insulating layer 3 is flat so that it is subsequently in the insulating layer 3 When the photoresist is coated, it can be closely adhered to the photoresist.
  • the material of the insulating layer 3 may be an oxide, a nitride or an oxynitride.
  • FIG. 4 is a third structural schematic diagram of an array substrate in a method for fabricating a metal wire according to a preferred embodiment of the present invention.
  • Figure 4 As shown, after the insulating layer 3 is formed, a photoresist 4 is applied over the insulating layer 3.
  • FIG. 5 is a fourth structural diagram of an array substrate in a method for fabricating a metal wire according to a preferred embodiment of the present invention.
  • the photoresist 4 is exposed using a mask to form a photoresist retention region 41 and a photoresist non-retention region 42, wherein the photoresist retention region 41 The region corresponding to the subsequently formed data line and the region corresponding to the source and the drain; further, the photoresist retention region 41 is a region where no exposure is performed, and the photoresist does not retain the region 42 The area for exposure.
  • FIG. 6 is a fifth structural diagram of an array substrate in a method for fabricating a metal wire according to a preferred embodiment of the present invention.
  • a portion 31 at 41 is used to protect the data line continuous line when the source/drain metal layer 2 is subsequently etched.
  • FIG. 7 is a sixth structural diagram of an array substrate in a method for fabricating a metal wire according to a preferred embodiment of the present invention.
  • the array substrate includes: a gate insulating layer 1 and a source/drain metal layer 2 And a portion 31 of the insulating layer on the photoresist retention region 41 and a portion 40 of the photoresist.
  • the metal layer on the resist 42 region is not retained. Etching is performed. It should be noted that during the etching process, the photoresist 4 is deformed by the etching liquid, causing the lift, but at this time, an insulating layer 3 is disposed under the photoresist 4 even if the photoresist 4 It is also possible to prevent the data line 20 located under the insulating layer 3 from being broken by the protection of the insulating layer 3.
  • the preferred embodiment further includes:
  • the photoresist on the photoresist retention area is ashed to remove the photoresist on the photoresist retention area.
  • the photoresist is ashed on the photoresist retention region by oxygen.
  • an insulating layer is formed between the metal layer and the photoresist, and the insulating layer has good adhesion to the metal layer, so that when the metal layer is etched, The wire may be broken due to the lift of the photoresist, and the wire width of the metal wire can be reduced, and the wire breakage can be avoided, thereby improving the yield of the product.
  • the present invention also provides a method for fabricating an array substrate, including the method for fabricating the metal wire of the above preferred embodiment, which will not be described herein.
  • a method for fabricating an array substrate including the method for fabricating the metal wire of the above preferred embodiment, which will not be described herein.
  • the manufacturing method of the metal wire is a part of the manufacturing process of the array substrate, and the manufacturing method of other parts of the array substrate, such as the manufacturing method of the common electrode, the pixel electrode, etc., is known to those skilled in the art according to the prior art, so it is not here. Do a detailed introduction.
  • the present invention also provides an array substrate comprising: a substrate 101 and a metal line 102 disposed on the substrate 101
  • the metal line 102 is covered with an insulating layer 103 for protecting the metal line 102 from corrosion.
  • the array substrate of the preferred embodiment is identical to the array substrate structure formed by the method for fabricating the array substrate described above.
  • the array substrate of the preferred embodiment is identical to the array substrate structure formed by the method for fabricating the array substrate described above.
  • the metal wire, the method for fabricating the array substrate and the array substrate of the invention form an insulating layer between the metal layer and the photoresist, and the insulating layer has good adhesion with the metal layer, so that the metal layer is engraved
  • the metal wire is not broken due to the lift of the photoresist, and the wire width of the metal wire can be reduced, and the wire breakage can be avoided, thereby improving the yield of the product.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供一种金属线的制作方法及阵列基板，包括：（S101）在基板上形成金属层；（S102）在金属层上形成绝缘层，以覆盖金属层；（S103）在绝缘层上涂覆光刻胶；（S104）对光刻胶进行曝光，以形成光刻胶保留区域和光刻胶不保留区域；（S105）对光刻胶不保留区域进行显影，将光刻胶不保留区域去掉，以露出需要蚀刻的绝缘层；（S106）对绝缘层进行刻蚀，去除未被光刻胶保留区域覆盖的部分，以漏出需要蚀刻的金属层；以及（S107）对金属层进行刻蚀，去除未被光刻胶保留区域覆盖的部分，以形成金属线。

Description

一种金属线的制作方法及阵列基板 技术领域
本发明涉及显示技术领域，尤其涉及一种金属线的制作方法及阵列基板。
背景技术
随着人们对液晶显示器品质要求的不断提高，高分辨率是液晶显示器发展的一个大趋势。为了提升液晶显示器的分辨率，需要将金属线（如：数据线）的宽度做的越来越窄，这也对工艺提出了更高的要求。
传统的生产工艺一般采用控制曝光显影之后所对应的光刻胶的尺寸为金属线的尺寸，但是随着金属线的宽度要求越来越窄，并且在刻蚀过程中，光刻胶遇到刻蚀液非常容易变性，导致光刻胶翘起，这样刻蚀液就会沿着光刻胶翘起的缝隙进入，进而腐蚀光刻胶下面的金属线，进而造成金属线断线。
故，有必要提供一种金属线的制作方法及阵列基板，以解决现有技术所存在的问题。
 技术问题
本发明的目的在于提供一种金属线的制作方法及阵列基板，能够在减小金属线的线宽的同时，避免金属线断线，从而提高产品的良率。
技术解决方案
本发明提供一种金属线的制作方法，其包括：
在基板上形成金属层；
在所述金属层上形成绝缘层，以覆盖所述金属层；
在所述绝缘层上涂覆光刻胶；
对所述光刻胶进行曝光，以形成光刻胶保留区域和光刻胶不保留区域；
对所述光刻胶不保留区域进行显影，将所述光刻胶不保留区域去掉，以露出需要蚀刻的绝缘层；
对所述绝缘层进行刻蚀，去除未被所述光刻胶保留区域覆盖的部分，以漏出需要蚀刻的金属层；以及
对所述金属层进行刻蚀，去除未被所述光刻胶保留区域覆盖的部分，以形成金属线；
所述绝缘层的材料为氧化物、氮化物或氮氧化合物；
所述对所述光刻胶不保留区域上的金属层进行刻蚀的步骤后，还包括：
对所述光刻胶保留区域上的光刻胶进行灰化，以去除所述光刻胶保留区域上的光刻胶。
在本发明的金属线的制作方法中，所述金属层为源漏金属层，所述光刻胶保留区域包括后续形成的数据线所对应的区域以及源极和漏极所对应的区域。
在本发明的金属线的制作方法中，可采用氧气对所述光刻胶保留区域的光刻胶进行灰化。
在本发明的金属线的制作方法中，所述金属线为数据线或公共电极线。
本发明还提供一种金属线的制作方法，其包括：
在基板上形成金属层；
在所述金属层上形成绝缘层，以覆盖所述金属层；
在所述绝缘层上涂覆光刻胶；
对所述光刻胶进行曝光，以形成光刻胶保留区域和光刻胶不保留区域；
对所述光刻胶不保留区域进行显影，将所述光刻胶不保留区域去掉，以露出需要蚀刻的绝缘层；
对所述绝缘层进行刻蚀，去除未被所述光刻胶保留区域覆盖的部分，以漏出需要蚀刻的金属层；以及
对所述金属层进行刻蚀，去除未被所述光刻胶保留区域覆盖的部分，以形成金属线。
在本发明的金属线的制作方法中，所述绝缘层的材料为氧化物、氮化物或氮氧化合物。
在本发明的金属线的制作方法中，所述金属层为源漏金属层，所述光刻胶保留区域包括后续形成的数据线所对应的区域以及源极和漏极所对应的区域。
在本发明的金属线的制作方法中，所述对所述光刻胶不保留区域上的金属层进行刻蚀的步骤后，还包括：
对所述光刻胶保留区域上的光刻胶进行灰化，以去除所述光刻胶保留区域上的光刻胶。
在本发明的金属线的制作方法中，可采用氧气对所述光刻胶保留区域的光刻胶进行灰化。
在本发明的金属线的制作方法中，所述金属线为数据线或公共电极线。
依据本发明的上述目的，还提供一种阵列基板，其包括基板以及设置在所述基板上的金属线，其中，所述金属线上覆盖有一绝缘层，用于保护所述金属线免受腐蚀。
在本发明的阵列基板中，所述绝缘层的材料为氧化物、氮化物或氮氧化合物。
在本发明的阵列基板中，所述金属层为源漏金属层，所述光刻胶保留区域包括后续形成的数据线所对应的区域以及源极和漏极所对应的区域。
在本发明的阵列基板中，所述金属线为数据线或公共电极线。
 有益效果
本发明的金属线的制作方法及阵列基板，通过在金属层与光刻胶之间形成一绝缘层，该绝缘层与金属层具有较好的粘附性，使得对金属层进行刻蚀时，不会因为光刻胶的翘起造成金属线的断线，能够在减小金属线的线宽的同时，避免金属线断线，从而提高产品的良率。
为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下：
 附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
图 1 为本发明优选实施例提供的金属线的制作方法的流程示意图；
图 2 为本发明优选实施例提供的金属线的制作方法过程中阵列基板的结构示意图之一；
图 3 为本发明优选实施例提供的金属线的制作方法过程中阵列基板的结构示意图之二；
图 4 为本发明优选实施例提供的金属线的制作方法过程中阵列基板的结构示意图之三；
图 5 为本发明优选实施例提供的金属线的制作方法过程中阵列基板的结构示意图之四；
图 6 为本发明优选实施例提供的金属线的制作方法过程中阵列基板的结构示意图之五；
图 7 为本发明优选实施例提供的金属线的制作方法过程中阵列基板的结构示意图之六；
图 8 为本发明优选实施例提供的阵列基板的结构示意图。
 本发明的最佳实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参阅图 1 ，图 1 为本发明优选实施例提供的金属线的制作方法的流程示意图。如图 1 所示，本优选实施例提供一种金属线的制作方法，该方法包括：
步骤 S101 ，在基板上形成金属层；
步骤 S102 ，在所述金属层上形成绝缘层，以覆盖所述金属层；
步骤 S103 ，在所述绝缘层上涂覆光刻胶；
步骤 S104 ，对所述光刻胶进行曝光，以形成光刻胶保留区域和光刻胶不保留区域；
步骤 S105 ，对所述光刻胶不保留区域进行显影，将所述光刻胶不保留区域去掉，以露出需要蚀刻的绝缘层；
步骤 S106 ，对所述绝缘层进行刻蚀，去除未被所述光刻胶保留区域覆盖的部分，以漏出需要蚀刻的金属层；
步骤 S107 ，对所述金属层进行刻蚀，去除未被所述光刻胶保留区域覆盖的部分，以形成金属线。
首先需要说明的是，本优选实施例的金属线的制作方法是阵列基板的制作过程的一部分，关于阵列基板其他部分的制作方法，如公共电极、像素电极、栅线等结构的制作方法，不是本发明关注的重点，故在此不做详细介绍。
本优选实施例中的金属线可以是数据线，也可以是公共电极线等。下面以数据线的制作为例对本发明的方法做详细说明。
参阅图 2 ，图 2 为本发明优选实施例提供的金属线的制作方法过程中阵列基板的结构示意图之一。如图 2 所示，当需要制作数据线时，所需要形成的金属层可以是源漏金属层 1 ，该源漏金属层 1 形成在栅极绝缘层 2 上；另外，当阵列基板的层结构发生改变时，源漏金属层 1 也可以根据需要形成在其它层结构上，本发明在此不作限定。
参阅图 3 ，图 3 为本发明优选实施例提供的金属线的制作方法过程中阵列基板的结构示意图之二。如图 3 所示，在形成源漏金属层 2 后，再在该源漏金属层 2 上形成绝缘层 3 ，以覆盖该源漏金属层 2 。需要指出的是，该绝缘层 3 用于对后续形成数据线进行保护，防止因光刻胶变形翘起，造成数据线断线。
特别的，该绝缘层 3 表面平整，以使得后续在该绝缘层 3 上涂覆光刻胶时，能与光刻胶紧密贴合。优选的，该绝缘层 3 的材料可为氧化物、氮化物或者氮氧化合物。
参阅图 4 ，图 4 为本发明优选实施例提供的金属线的制作方法过程中阵列基板的结构示意图之三。如图 4 所示，在形成绝缘层 3 后，再在该绝缘层 3 上涂覆光刻胶 4 。
参阅图 5 ，图 5 为本发明优选实施例提供的金属线的制作方法过程中阵列基板的结构示意图之四。结合图 4 、图 5 所示，使用掩膜板对该光刻胶 4 进行曝光，形成光刻胶保留区域 41 和光刻胶不保留区域 42 ，其中，光刻胶保留区域 41 包括后续形成的数据线所对应的区域以及源极和漏极所对应的区域；进一步的，该光刻胶保留区域 41 为不进行曝光的区域，该光刻胶不保留区域 42 为进行曝光的区域。
参阅图 6 ，图 6 为本发明优选实施例提供的金属线的制作方法过程中阵列基板的结构示意图之五。结合图 5 、图 6 所示，对光刻胶不保留区域 42 进行显影，将光刻胶不保留区域 42 去掉，以露出需要蚀刻的绝缘层 3 ；对绝缘层 3 进行刻蚀，去除未被光刻胶保留区域 40 覆盖的部分，以漏出需要蚀刻的源漏金属层 2 ，从而使得位于源漏金属层 2 上的绝缘层 3 仅剩下位于光刻胶保留区域 41 处的部分 31 ，该部分 31 用于在后续刻蚀源漏金属层 2 时保护数据线不断线。
参阅图 7 ，图 7 为本发明优选实施例提供的金属线的制作方法过程中阵列基板的结构示意图之六。结合图 5 、图 6 所示，对光刻胶不保留区域 42 上的绝缘层 3 进行刻蚀之后，可以看出，此时，该阵列基板包括：栅极绝缘层 1 、源漏金属层 2 、以及位于光刻胶保留区域 41 上的绝缘层的部分 31 以及光刻胶的部分 40 。
结合图 4 、图 5 、图 6 、图 7 所示，对光刻胶不保留区域 42 上的金属层 3 进行刻蚀。需要指出的是，刻蚀过程中，由于光刻胶 4 会因刻蚀液而变形，导致翘起，但是，此时位于光刻胶 4 下面还设有一绝缘层 3 ，即使光刻胶 4 翘起，也可通过该绝缘层 3 的保护作用，使得位于绝缘层 3 下面的数据线 20 不易断线。
进一步的，本优选实施例在对所述光刻胶不保留区域上的金属层进行刻蚀后，还包括：
对所述光刻胶保留区域上的光刻胶进行灰化，以去除所述光刻胶保留区域上的光刻胶。
优选的，科采用氧气对所述光刻胶保留区域上的光刻胶进行灰化。
本优选实施例的金属线的制作方法，通过在金属层与光刻胶之间形成一绝缘层，该绝缘层与金属层具有较好的粘附性，使得对金属层进行刻蚀时，不会因为光刻胶的翘起造成金属线的断线，能够在减小金属线的线宽的同时，避免金属线断线，从而提高产品的良率。
本发明还提供一种阵列基板的制作方法，包括以上优选实施例的金属线的制作方法，在此不做赘述，具体可参照以上所描述的金属线的制作方法。金属线的制作方法是阵列基板的制作过程的一部分，关于阵列基板其他部分的制作方法，如公共电极、像素电极等结构的制作方法，本领域技术人员根据现有技术科获知，故在此不做详细介绍。
本发明还提供一种阵列基板，其包括：基板 101 以及设置在基板 101 上的金属线 102 ，其中，金属线 102 上覆盖有一绝缘层 103 ，用于保护金属线 102 免受腐蚀。
需要说明的是，本优选实施例的阵列基板与以上所述的阵列基板的制作方法形成的阵列基板结构一致，具体可参照以上所述，在此不做赘述。
本发明的金属线、阵列基板的制作方法及阵列基板，通过在金属层与光刻胶之间形成一绝缘层，该绝缘层与金属层具有较好的粘附性，使得对金属层进行刻蚀时，不会因为光刻胶的翘起造成金属线的断线，能够在减小金属线的线宽的同时，避免金属线断线，从而提高产品的良率。
综上，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明保护范围以权利要求界定的范围为准。

Claims (17)

  1. 一种金属线的制作方法，其包括：
    在基板上形成金属层；
    在所述金属层上形成绝缘层，以覆盖所述金属层；
    在所述绝缘层上涂覆光刻胶；
    对所述光刻胶进行曝光，以形成光刻胶保留区域和光刻胶不保留区域；
    对所述光刻胶不保留区域进行显影，将所述光刻胶不保留区域去掉，以露出需要蚀刻的绝缘层；
    对所述绝缘层进行刻蚀，去除未被所述光刻胶保留区域覆盖的部分，以漏出需要蚀刻的金属层；以及
    对所述金属层进行刻蚀，去除未被所述光刻胶保留区域覆盖的部分，以形成金属线；
    所述绝缘层的材料为氧化物、氮化物或氮氧化合物；
    所述对所述光刻胶不保留区域上的金属层进行刻蚀的步骤后，还包括：
    对所述光刻胶保留区域上的光刻胶进行灰化，以去除所述光刻胶保留区域上的光刻胶。
  2. 根据权利要求 1 所述的金属线的制作方法，其中所述金属层为源漏金属层，所述光刻胶保留区域包括后续形成的数据线所对应的区域以及源极和漏极所对应的区域。
  3. 根据权利要求 1 所述的金属线的制作方法，其中所述金属层为源漏金属层，所述光刻胶保留区域包括后续形成的数据线所对应的区域以及源极和漏极所对应的区域。
  4. 根据权利要求 1 所述的金属线的制作方法，其可采用氧气对所述光刻胶保留区域的光刻胶进行灰化。
  5. 根据权利要求 1 所述的金属线的制作方法，其中所述金属线为数据线或公共电极线。
  6. 一种金属线的制作方法，其包括：
    在基板上形成金属层；
    在所述金属层上形成绝缘层，以覆盖所述金属层；
    在所述绝缘层上涂覆光刻胶；
    对所述光刻胶进行曝光，以形成光刻胶保留区域和光刻胶不保留区域；
    对所述光刻胶不保留区域进行显影，将所述光刻胶不保留区域去掉，以露出需要蚀刻的绝缘层；
    对所述绝缘层进行刻蚀，去除未被所述光刻胶保留区域覆盖的部分，以漏出需要蚀刻的金属层；以及
    对所述金属层进行刻蚀，去除未被所述光刻胶保留区域覆盖的部分，以形成金属线。
  7. 根据权利要求 6 所述的金属线的制作方法，其中所述绝缘层的材料为氧化物、氮化物或氮氧化合物。
  8. 根据权利要求 6 所述的金属线的制作方法，其中所述金属层为源漏金属层，所述光刻胶保留区域包括后续形成的数据线所对应的区域以及源极和漏极所对应的区域。
  9. 根据权利要求 7 所述的金属线的制作方法，其中所述金属层为源漏金属层，所述光刻胶保留区域包括后续形成的数据线所对应的区域以及源极和漏极所对应的区域。
  10. 根据权利要求 6 所述的金属线的制作方法，其中所述对所述光刻胶不保留区域上的金属层进行刻蚀的步骤后，还包括：
    对所述光刻胶保留区域上的光刻胶进行灰化，以去除所述光刻胶保留区域上的光刻胶。
  11. 根据权利要求 10 所述的金属线的制作方法，其可采用氧气对所述光刻胶保留区域的光刻胶进行灰化。
  12. 根据权利要求 6 所述的金属线的制作方法，其中所述金属线为数据线或公共电极线。
  13. 一种阵列基板，其包括：基板以及设置在所述基板上的金属线，其中，所述金属线上覆盖有一绝缘层，用于保护所述金属线免受腐蚀。
  14. 根据权利要求 13 所述的阵列基板，其中所述绝缘层的材料为氧化物、氮化物或氮氧化合物。
  15. 根据权利要求 13 所述的阵列基板，其中所述金属层为源漏金属层，所述光刻胶保留区域包括后续形成的数据线所对应的区域以及源极和漏极所对应的区域。
  16. 根据权利要求 14 所述的阵列基板，其中所述金属层为源漏金属层，所述光刻胶保留区域包括后续形成的数据线所对应的区域以及源极和漏极所对应的区域。
  17. 根据权利要求 13 所述的阵列基板，其中所述金属线为数据线或公共电极线。
PCT/CN2017/108856 2017-06-22 2017-11-01 一种金属线的制作方法及阵列基板 Ceased WO2018233180A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/575,714 US10355026B2 (en) 2017-06-22 2017-11-01 Method for manufacturing metal wire and array substrate using the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710479326.0A CN107359138A (zh) 2017-06-22 2017-06-22 一种金属线、阵列基板的制作方法及阵列基板
CN201710479326.0 2017-06-22

Publications (1)

Publication Number Publication Date
WO2018233180A1 true WO2018233180A1 (zh) 2018-12-27

Family

ID=60273481

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2017/108856 Ceased WO2018233180A1 (zh) 2017-06-22 2017-11-01 一种金属线的制作方法及阵列基板

Country Status (3)

Country Link
US (1) US10401661B2 (zh)
CN (1) CN107359138A (zh)
WO (1) WO2018233180A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231797A (zh) * 2018-01-03 2018-06-29 京东方科技集团股份有限公司 一种导电结构图案及其制备方法、阵列基板、显示装置
CN108470718A (zh) * 2018-03-23 2018-08-31 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、显示装置
CN109240004A (zh) * 2018-10-08 2019-01-18 深圳市华星光电半导体显示技术有限公司 提高显示器对比度的方法及装置
CN110047798A (zh) * 2019-04-03 2019-07-23 深圳市华星光电半导体显示技术有限公司 金属线、显示面板的制作方法及显示面板
CN110660839B (zh) * 2019-11-13 2022-04-29 京东方科技集团股份有限公司 一种显示面板及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104392991A (zh) * 2014-12-04 2015-03-04 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN106057824A (zh) * 2016-08-03 2016-10-26 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN106647077A (zh) * 2016-12-29 2017-05-10 惠科股份有限公司 一种显示面板和显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10319336A1 (de) * 2003-04-30 2004-11-18 Robert Bosch Gmbh Vorrichtung und Verfahren zur Überwachung wenigstens eines Energiereservekondensators in einem Rückhaltesystem
JP5154152B2 (ja) * 2007-07-04 2013-02-27 ルネサスエレクトロニクス株式会社 昇圧電源回路
TWI424788B (zh) * 2009-08-14 2014-01-21 Fsp Technology Inc 發光二極體驅動裝置
CN105990222B (zh) * 2015-02-04 2019-01-22 中芯国际集成电路制造(上海)有限公司 半导体器件制作方法、半导体器件及电子装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104392991A (zh) * 2014-12-04 2015-03-04 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN106057824A (zh) * 2016-08-03 2016-10-26 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN106647077A (zh) * 2016-12-29 2017-05-10 惠科股份有限公司 一种显示面板和显示装置

Also Published As

Publication number Publication date
CN107359138A (zh) 2017-11-17
US20180373077A1 (en) 2018-12-27
US10401661B2 (en) 2019-09-03

Similar Documents

Publication Publication Date Title
WO2018233180A1 (zh) 一种金属线的制作方法及阵列基板
WO2015000196A1 (zh) 光罩、玻璃基板及其制造方法
WO2018126508A1 (zh) Tft基板的制作方法
WO2016119280A1 (zh) 氧化物薄膜晶体管及其制作方法
WO2015172396A1 (zh) 一种柔性显示器的制作方法
WO2015024321A1 (zh) 避免有机发光二极管显示设备中金属线路短路的方法
WO2018148997A1 (zh) 一种阵列基板及其制作方法
WO2019071675A1 (zh) 一种薄膜晶体管及其制作方法
WO2018152874A1 (zh) 一种阵列基板及阵列基板的制作方法
WO2017015940A1 (zh) 一种阵列基板及其制作方法
WO2016149958A1 (zh) 液晶显示面板、阵列基板及其薄膜晶体管的制造方法
WO2019232820A1 (zh) 阵列基板的制作方法以及液晶显示装置
WO2017128597A1 (zh) 液晶显示面板、tft基板及其制造方法
WO2017152451A1 (zh) Ffs模式的阵列基板及制作方法
WO2015168927A1 (zh) 阵列面板及其制作方法
WO2016090690A1 (zh) 一种ltps像素单元及其制造方法
WO2018205345A1 (zh) 一种掩膜板以及阵列基板的制备方法
WO2019061711A1 (zh) 一种薄膜晶体管阵列基板的制作方法
WO2019109443A1 (zh) 阵列基板及其制备方法
WO2018214210A1 (zh) 一种阵列基板及其制作方法
WO2015123894A1 (zh) 薄膜晶体管阵列基板及其制造方法
WO2019109445A1 (zh) Tft 阵列基板的制作方法及显示装置的制作方法
WO2017177493A1 (zh) 薄膜晶体管阵列面板及其制作方法
WO2017000327A1 (zh) 显示面板、薄膜晶体管阵列基板及其制作方法
WO2017173713A1 (zh) 一种阵列基板及液晶显示面板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17914686

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17914686

Country of ref document: EP

Kind code of ref document: A1