WO2018225136A1 - ソフトエラー検査方法、ソフトエラー検査装置及びソフトエラー検査システム - Google Patents

ソフトエラー検査方法、ソフトエラー検査装置及びソフトエラー検査システム Download PDF

Info

Publication number
WO2018225136A1
WO2018225136A1 PCT/JP2017/020863 JP2017020863W WO2018225136A1 WO 2018225136 A1 WO2018225136 A1 WO 2018225136A1 JP 2017020863 W JP2017020863 W JP 2017020863W WO 2018225136 A1 WO2018225136 A1 WO 2018225136A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
soft error
error inspection
inspection method
time
Prior art date
Application number
PCT/JP2017/020863
Other languages
English (en)
French (fr)
Inventor
添田　武志
Original Assignee
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社 filed Critical 富士通株式会社
Priority to PCT/JP2017/020863 priority Critical patent/WO2018225136A1/ja
Priority to EP17912622.2A priority patent/EP3637118B1/en
Priority to JP2019523227A priority patent/JP6863460B2/ja
Priority to CN201780091507.4A priority patent/CN110691979B/zh
Publication of WO2018225136A1 publication Critical patent/WO2018225136A1/ja
Priority to US16/683,875 priority patent/US11054460B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/265—Contactless testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/265—Contactless testing
    • G01R31/2653—Contactless testing using electron beams
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/265—Contactless testing
    • G01R31/2656—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/305—Contactless testing using electron beams
    • G01R31/307—Contactless testing using electron beams of integrated circuits

Definitions

  • the present invention relates to a soft error inspection method, a soft error inspection device, and a soft error inspection system.
  • LSI Large Scale Integration
  • soft errors include not only mission-critical equipment such as infrastructure servers and supercomputers, but also equipment that requires radiation resistance for space use and medical use, FA (Factory Automation) equipment, communication base station equipment, etc. This is a problem for devices that cannot stop time.
  • soft errors are difficult to inspect because no defects remain.
  • soft error inspection methods include running tests at high altitudes and tests using an accelerator.
  • the test using the accelerator can be further divided into a method of irradiating the entire surface of the LSI chip with neutrons and ions and a method of locally irradiating condensable electrons and lasers.
  • the laser evaluation method is excellent in that it can be realized with a small-scale equipment because it does not need to be evacuated, and a specific memory area can be individually evaluated.
  • the step of irradiating the semiconductor device with a laser beam or an electron beam and scanning, and the irradiation with the laser beam or the electron beam of the semiconductor device And measuring and storing a bit inversion time for each area.
  • the endurance time related to the soft error of the semiconductor device can be known.
  • an energy beam is used for accelerating evaluation of SEU.
  • a charged particle such as an electron beam and a laser are different in the generation mechanism of SEU.
  • charged particles such as electron beams
  • electron-hole pairs are generated by ionization by irradiating the LSI chip with charged particles such as electron beams.
  • a laser when an LSI chip is irradiated with laser light, electron-hole pairs are generated by an excitation process in which two photons are absorbed simultaneously, called two-photon absorption.
  • the energy of photons exceeds 1.12 eV, which is the band gap energy of Si, electron-hole pairs are generated by indirect transition.
  • 1.12 eV which is the band gap energy of Si
  • the irradiation conditions of charged particles such as an electron beam and laser, such as energy, power, dose rate, dose, frequency, pulse width, and duty ratio.
  • the LET given to the material changes as a result.
  • Irradiation conditions are not limited only to the total amount of energy applied.For example, when bit inversion measurement is actually performed, a recovery phenomenon due to a reinversion phenomenon often occurs. It depends greatly on the duty ratio. Therefore, recording bit information in the memory under various irradiation conditions is important for durability evaluation.
  • the irradiation conditions include, for example, a laser energy density of 0.02 J / cm 2 , a center wavelength of 1560 nm, a power of 340 mW, and a frequency of 80 MHz.
  • an LSI chip which is a semiconductor device serving as a sample, is irradiated with a laser focused to several micrometers using a laser optical system.
  • a scanning electron microscope (SEM) may be used.
  • SEM scanning electron microscope
  • a charged particle such as a laser or an electron beam is irradiated to a certain coordinate position of the LSI chip under a specific irradiation condition, and a temporal change in the bit information of the LSI memory during the irradiation is recorded.
  • the position of the LSI chip which is a semiconductor device to be an energy beam or a sample, is moved and the same processing is repeated.
  • the acceleration coefficient of laser irradiation or electron beam irradiation for atmospheric radiation may be calculated in advance under each irradiation condition using a memory serving as a standard sample.
  • the acceleration coefficient can be calculated by checking the error occurrence frequency.
  • the durability (endurance time) map by energy beam irradiation can be calculated by the product of the irradiation time required until bit inversion and the acceleration coefficient. When this endurance time map is converted into an amount per unit time, an error occurrence frequency map is obtained.
  • the memory operation method may be adjusted so as not to cause problems as a semiconductor device.
  • it may be determined whether the LSI chip being evaluated satisfies the specification of the error frequency.
  • the error occurrence frequency area that does not satisfy the specification may be visualized by coloring it.
  • the number of regions that do not satisfy the specifications existing in the LSI chip may be counted to determine the durability grade of the LSI chip.
  • memory allocation may be optimized according to the usage environment.
  • charge is generated around the incident position, so it is considered that the memory near the incident position is easily inverted. For this reason, when averaging is performed as a whole, combinations may be adjusted so that positions (addresses) with low durability are not assigned to each other. Moreover, you may adjust to combine only a high durable address, without using a low durable address.
  • FIG. 1 shows a soft error inspection apparatus and a soft error inspection system in the present embodiment.
  • the soft error inspection apparatus in the present embodiment includes a scanning stage 20, an irradiation source 30, a scanning control unit 21, an irradiation control unit 31, a measuring instrument 40, a control unit 50, and the like.
  • the control unit 50 includes an information processing unit 51, a storage unit 52, a display unit 53, an input unit 54, and the like.
  • the semiconductor device 10 which is a sample to be inspected is an LSI chip or the like, and such a semiconductor device 10 is installed on the scanning stage 20 and is two-dimensionally formed by the scanning stage 20, that is, the X-axis direction and the Y-axis direction. Can be moved to.
  • the scanning stage 20 is controlled by a scanning control unit 21.
  • the irradiation source 30 emits laser light that is applied to the semiconductor device 10 and is controlled by the irradiation control unit 31.
  • the irradiation control unit 31 controls the irradiation control unit 31.
  • laser light is emitted from the irradiation source 30.
  • charged particles such as an electron beam may be emitted.
  • the semiconductor device 10 is a semiconductor device formed of silicon
  • the wavelength region in which two-photon absorption occurs in silicon is 1100 nm to 2100 nm. Therefore, for example, the wavelength of the laser emitted from the irradiation source 30 is about 1500 nm. It is.
  • the measuring instrument 40 is a tester or the like, is connected to the terminal of the semiconductor device 10, and can measure a change in information stored in the semiconductor device 10.
  • the control unit 50 performs control of the entire soft error inspection apparatus and information processing operation related to the soft error inspection method in the present embodiment.
  • a storage unit 52 that stores information, a display unit 53 that displays necessary information, an input unit 54 that inputs information to the information processing unit 51, and the like are connected to the information processing unit 51.
  • a soft error inspection system capable of executing a soft error inspection method described below by the control of the control unit 50 is provided.
  • the semiconductor device 10 to be inspected by the soft error inspection method in the present embodiment is an SRAM (Static Random Access Memory), a flash memory, an FPGA (Field-Programmable Gate Array), an ASIC (Application Specific Integrated Circuit), or the like. .
  • SRAM Static Random Access Memory
  • FPGA Field-Programmable Gate Array
  • ASIC Application Specific Integrated Circuit
  • the irradiation condition of the laser to be irradiated is set. Specifically, in consideration of parameters such as LET, energy, dose rate, dose, pulse width, frequency, and duty ratio, one or more irradiation conditions are selected in advance, and one of the selected irradiation conditions is selected. Is set as the irradiation condition.
  • the energy is the energy of the laser.
  • Dose rate also called flux, is the number of photons per unit time per unit area.
  • Dose, also called dose is the number of photons per unit area.
  • the pulse width, frequency, and duty ratio mean the pulse width, pulse frequency, and pulse duty ratio of the irradiated laser pulse.
  • step 104 the semiconductor device 10 as the sample is irradiated with laser light for a predetermined time under the set irradiation conditions. Specifically, under the set conditions, as shown in FIG. 3, a predetermined position of the semiconductor device 10 is irradiated with laser light for a predetermined time.
  • step 106 the time-series data of the bit information at the position where the laser beam is irradiated is measured and stored in the storage unit 52 or the like.
  • the time series data of the bit information at the position where the laser beam is irradiated by the measuring device 40 such as a tester in the state where the laser beam is irradiated, that is, the bit The time change of information is measured and stored in the storage unit 52 or the like.
  • FIG. 4 shows time-series data of bit information at the position where the laser beam detected by the measuring device 40 is irradiated.
  • FIG. 4A shows a state in which the bit information is inverted from 0 to 1 when the time t 1 has elapsed from the start of laser light irradiation.
  • FIG. 4B shows a state in which the bit information is inverted from 0 to 1 when the time t 2 has elapsed from the start of laser light irradiation.
  • FIG. 4 (c) from the start of irradiation of laser light, at the time of the lapse of time t 3, the bit information is reversed in the 0 ⁇ 1, further, when the time has elapsed t 4, the bit information is 1 ⁇ 0 Shows the re-inversion.
  • step 108 it is determined whether or not the scanning with the laser beam has been completed. Specifically, in the soft error inspection method according to the present embodiment, since a predetermined region of the semiconductor device 10 is scanned and inspected, has the semiconductor device 10 been scanned with the laser light? That is, whether or not the inspection of the predetermined area is finished? Is judged.
  • the process proceeds to step 110.
  • the irradiation position of the laser beam is moved, and the process proceeds to step 104. 106 is repeated.
  • step 110 it is determined whether or not there is the next irradiation condition. Specifically, in step 102, it is determined whether one or a plurality of irradiation conditions are set, but there are measurement conditions that have not been performed yet under the set irradiation conditions. If there is a next irradiation condition, the process proceeds to step 102, the next irradiation condition is set, and step 104 and step 106 are repeated. Next, when there is no irradiation condition, the routine proceeds to step 112.
  • step 112 a time change map of bit information of the semiconductor device 10 under each irradiation condition is created based on the obtained result. Specifically, as shown in FIG. 5, a time change map of three-dimensional bit information of x, y, and t is created for each irradiation condition.
  • step 114 an endurance time map is created. Specifically, as shown in FIG. 5, by multiplying the time required for inversion at each bit position by a predetermined acceleration coefficient, the endurance time at each bit position is calculated, and two-dimensionalized. A durability time map as shown in FIG. 6 is obtained.
  • step 116 based on the endurance time map obtained in step 114, it is determined whether or not the semiconductor device 10 to be inspected satisfies a predetermined standard. For example, it is determined whether the region where the durability time is 5 years or more is 90% or more. If the predetermined standard is satisfied, the process proceeds to step 118. If the predetermined standard is not satisfied, an alert is issued, and the semiconductor device 10 is treated as a defective product and the process ends.
  • a predetermined standard For example, it is determined whether the region where the durability time is 5 years or more is 90% or more.
  • step 118 the inspected semiconductor devices 10 are ranked based on the durability time map. Specifically, when the region where the endurance time is 5 years or more is 97% or more, it is A rank, when it is less than 97% 94% or more, B rank, when it is less than 94% and 90% or more Finishes with ranking such as C rank.
  • the soft error inspection method in the present embodiment it is possible to know the endurance time related to the soft error for each region of the semiconductor device, and to judge the quality of the semiconductor device based on the obtained endurance time. Can do.
  • step 202 the irradiation condition of the laser to be irradiated is set. Specifically, in consideration of LET, energy, dose rate, dose, pulse width, frequency, duty ratio, etc., one or a plurality of irradiation conditions are selected, and one of the selected irradiation conditions is selected. Set as irradiation conditions.
  • step 204 the semiconductor device 10 serving as the sample is irradiated with laser light for a predetermined time under the set irradiation conditions.
  • step 206 the time-series data of the bit information at the position where the laser beam is irradiated is measured and stored in the storage unit 52 or the like.
  • step 208 it is determined whether or not the scanning with the laser beam has been completed.
  • the process proceeds to step 210.
  • the irradiation position of the laser beam is moved, and the process proceeds to step 204. Repeat 206.
  • step 210 it is determined whether or not there is the next irradiation condition. If there is a next irradiation condition, the process proceeds to step 202, the next irradiation condition is set, and step 204 and step 206 are repeated. Next, when there is no irradiation condition, the process proceeds to step 212.
  • step 212 a time change map of the bit information of the semiconductor device 10 under each irradiation condition is created based on the obtained result.
  • step 214 radiation measurement is performed in an environment where the semiconductor device 10 is used.
  • step 216 the radiation dose in the environment in which the semiconductor device 10 obtained in step 214 is used is compared with LET, and an acceleration coefficient is calculated. For example, when one second of the laser irradiation time corresponds to one year (3.2 ⁇ 10 7 seconds) of radiation in an environment where the semiconductor device is used, the acceleration coefficient is 3.2 ⁇ 10 7 .
  • step 218 an endurance time map is created using the acceleration coefficient obtained in step 216.
  • the endurance time map is obtained by multiplying the time required for inversion at each bit position by the acceleration coefficient obtained in step 216 to calculate the endurance time at each bit position and making it two-dimensional. Get.
  • step 220 based on the endurance time map obtained in step 218, it is determined whether or not the semiconductor device 10 that is the sample to be inspected satisfies a predetermined standard. If the predetermined standard is satisfied, the process proceeds to step 222. If the predetermined standard is not satisfied, the semiconductor device 10 is defective and ends.
  • step 222 information on the obtained durability is stored in the semiconductor device.
  • information regarding the endurance time map may be stored in a partial area 11 a of the memory area 11 of the semiconductor device 10. Based on the information stored in this way, when the semiconductor device 10 is used, the memory allocation in the semiconductor device 10 can be optimized. Further, in the semiconductor device 10, the position information of the low durability region having a short endurance time or the position information of the high resistance region having a long endurance time is stored in a partial region 11 a of the memory region 11 of the semiconductor device 10. Also good.
  • the semiconductor device 10 is an SRAM type FPGA or the like
  • positional information such as the low resistance region and the high resistance region is stored outside the FPGA, that is, in a semiconductor device such as a flash memory or an EEPROM as an external storage medium. It may be memorized.
  • the area to be used may be set based on the bit inversion time obtained above. Moreover, you may set the area
  • the soft error inspection method in this embodiment is completed.
  • a semiconductor device can be operated in consideration of soft errors, and highly reliable information processing can be performed.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

半導体デバイスにおけるソフトエラー検査方法において、前記半導体デバイスにレーザ光または電子線を照射し走査する工程と、前記半導体デバイスの前記レーザ光または前記電子線が照射されている領域ごとにビット反転の時間を測定し記憶する工程と、を有することを特徴とするソフトエラー検査方法により上記課題を解決する。

Description

ソフトエラー検査方法、ソフトエラー検査装置及びソフトエラー検査システム
　本発明は、ソフトエラー検査方法、ソフトエラー検査装置及びソフトエラー検査システムに関するものである。
　ＬＳＩ（Large Scale Integration）等の半導体デバイスでは、放射線による誤動作、いわゆるソフトエラーが生じることが知られている。このようなソフトエラーは、インフラ系サーバやスパコンなどのミッションクリティカルな機器だけでなく、宇宙用や医療用等の耐放射線が求められる装置、ＦＡ（Factory Automation）機器や通信基地局機材等の２４時間止められない装置においては、課題となっている。
　一般に、ソフトエラーは欠陥が残らないため検査が困難である。具体的には、ソフトエラーの検査方法としては、高地でのランニング試験や加速器を使った試験等がある。加速器を使った試験は、更に、中性子やイオンをＬＳＩチップの全面に照射する方法と、集光可能な電子やレーザを局所的に照射する方法とに分けられる。これらの方法のうち、レーザ評価法は、真空にする必要がないため小規模な機材で実現可能であり、また特定のメモリ領域を個別に評価できる点で優れている。
特表２０１１－５０４５８１号公報
J.R.Schwank, and et al., IEEE Trans. Nucl. Sci., 57(2010)1827.
　しかしながら、レーザ評価法では、レーザ光を照射することにより反転するメモリの反転位置が分かるだけで、ソフトエラーに関する耐久性（耐久年数）までは知ることはできない。
　よって、半導体デバイスが受ける放射線の影響、特に耐久性を局所的に評価し、半導体デバイスのソフトエラーに関する耐久時間等を知ることのできるソフトエラー検査方法が求められている。
　本実施の形態の一観点によれば、半導体デバイスにおけるソフトエラー検査方法において、前記半導体デバイスにレーザ光または電子線を照射し走査する工程と、前記半導体デバイスの前記レーザ光または前記電子線が照射されている領域ごとにビット反転の時間を測定し記憶する工程と、を有することを特徴とする。
　開示のソフトエラー検査方法によれば、半導体デバイスのソフトエラーに関する耐久時間等を知ることができる。
第１の実施の形態におけるソフトエラー検査装置の構造図 第１の実施の形態におけるソフトエラー検査方法のフローチャート 第１の実施の形態におけるソフトエラー検査方法の説明図（１） 第１の実施の形態におけるソフトエラー検査方法の説明図（２） 第１の実施の形態におけるソフトエラー検査方法の説明図（３） 第１の実施の形態におけるソフトエラー検査方法の説明図（４） 第２の実施の形態におけるソフトエラー検査方法のフローチャート 第２の実施の形態において得られた半導体デバイスの説明図 第２の実施の形態におけるソフトエラー検査方法の説明図
　実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
　〔第１の実施の形態〕
　最初に、ソフトエラー及びソフトエラー検査方法の概要について説明する。高エネルギービームがＬＳＩチップ内部に入射するとエネルギーが失われつつも進み続け、その飛跡に沿って電子・正孔対が生成される。これらの電荷が電極に移動してストレージノード内に流入し、閾値以上の電荷になると、それまで記録されていたビット内情報が反転する（０→１、または、１→０）。この現象はシングルイベントアップセット（ＳＥＵ：Single Event Upset）と呼ばれ、ＬＳＩチップ内メモリの最大の誤動作要因である。
　後述するように、本実施の形態においては、ＳＥＵを加速評価するためエネルギービームを用いているが、電子線等の荷電粒子と、レーザとではＳＥＵの発生メカニズムが異なる。電子線等の荷電粒子の場合では、ＬＳＩチップに電子線等の荷電粒子を照射することにより、電離作用により電子・正孔対が生成される。これに対し、レーザの場合では、ＬＳＩチップにレーザ光を照射すると、二光子吸収といって２個の光子を同時に吸収する励起過程により、電子・正孔対が生成される。具体的には、光子によるエネルギーがＳｉのバンドギャップエネルギーである１．１２ｅＶを上回れば、間接遷移により電子・正孔対が生成される。このように、電子線等の荷電粒子とレーザでは電子・正孔対の発生メカニズムは異なるが、その後のＳＥＵを誘起する過程は同じである。
　電子をはじめとする荷電粒子の放射線によるソフトエラーは、線エネルギー付与（ＬＥＴ：Linear Energy Transfer：単位長さあたりに与えられるエネルギー量で放射線の線質を表す指標）で定量評価することができる。これに対し、レーザによる二光子吸収でソフトエラーが起こるエネルギー閾値Ｐ．Ｅは、ＬＥＴを用いて、下記の数１に示す式により表される。
Figure JPOXMLDOC01-appb-M000001
 　荷電粒子放射線による照射と二光子吸収によるレーザ照射とは、数１に示される式の関係を有しているため、便宜上、以下の説明では、ＬＥＴとして説明を行う。
　電子線等の荷電粒子やレーザの照射条件のパラメータとしては様々なものが挙げられ、例えば、エネルギー、パワー、線量率、ドーズ、周波数、パルス幅、デューティ比等である。これらの照射条件のパラメータを変化させると、結果的に材料に与えるＬＥＴが変化する。照射条件は、与えたエネルギーの総量だけが問題となるのではなく、例えば、実際にビット反転測定を行うと再反転現象による回復現象が、しばしば発生するが、このような回復現象はパルス幅やデューティ比などに大きく依存する。そのため、様々な照射条件でメモリのビット情報を記録することが、耐久性評価の上で重要となる。尚、照射条件としては、例えば、レーザのエネルギ密度が０．０２Ｊ／ｃｍ２、中心波長が１５６０ｎｍ、パワーが３４０ｍＷ、周波数が８０ＭＨｚ等である。
　レーザ照射の場合、レーザ光学系を用いて数マイクロメートルまで集光されたレーザを試料となる半導体デバイスであるＬＳＩチップに照射する。また、電子線照射の場合では走査型電子顕微鏡（ＳＥＭ）を用いてもよい。いずれの場合も、ＬＳＩチップのある座標位置に、特定の照射条件でレーザまたは電子線等の荷電粒子を照射し、照射している間のＬＳＩのメモリのビット情報の時間的変化を記録する。再反転なども考慮して十分な時間照射したら、エネルギービームまたは試料となる半導体デバイスであるＬＳＩチップの位置を動かし同様な処理を繰り返す。
　大気放射線に対するレーザ照射または電子線照射の加速係数は、予め標準試料となるメモリを用いて各照射条件で算出しておいてもよい。加速係数はエラー発生頻度を照合することで値が算出できる。エネルギービーム照射による耐久性（耐久時間）マップは、ビット反転までに要した照射時間と、加速係数との積により算出することができる。この耐久時間マップを単位時間当たりの量に変換するとエラー発生頻度マップとなる。
　これらのマップが得られたならば、次に、半導体デバイスとして不具合が生じないようにメモリの運用方法を調整してもよい。運用方法は様々なケースが想定されるが、例えば、評価されているＬＳＩチップが、エラー発生頻度の仕様を満たすか否かを判断してもよい。このとき、仕様を満たしていないエラー発生頻度領域を色付けするなどして可視化してもよい。また、ＬＳＩチップ内に存在する仕様を満たしていない領域の個数を数えて、そのＬＳＩチップの耐久性グレードとしてもよい。
　また、使用環境等に応じてメモリの割当てを最適化してもよい。放射線が材料に入射すると、入射位置を中心に電荷が発生するので、入射位置に近いメモリが反転しやすくなると考えられる。このため、全体的に平均化する場合は、耐久性の低い位置（番地）同士では、割当てられないように組合せを調整してもよい。また、低い耐久性の番地を用いることなく、高い耐久性の番地のみを組合せる調整してもよい。
　（ソフトエラー検査装置及びソフトエラー検査システム）
　次に、第１の実施の形態におけるソフトエラー検査装置について説明する。図１は、本実施の形態におけるソフトエラー検査装置及びソフトエラー検査システムを示す。本実施の形態におけるソフトエラー検査装置は、走査ステージ２０、照射源３０、走査制御部２１、照射制御部３１、測定器４０、制御部５０等を有している。制御部５０は、情報処理部５１、記憶部５２、表示部５３、入力部５４等を有している。
　検査対象となる試料である半導体デバイス１０は、ＬＳＩチップ等であり、このような半導体デバイス１０は走査ステージ２０の上に設置され、走査ステージ２０により２次元、即ち、Ｘ軸方向及びＹ軸方向に動かすことができる。走査ステージ２０は、走査制御部２１により制御される。
　照射源３０は、半導体デバイス１０に照射されるレーザ光を出射するものであり、照射制御部３１により制御される。本実施の形態においては、照射源３０からレーザ光が出射される場合について説明するが、電子線等の荷電粒子が出射されるものであってもよい。半導体デバイス１０がシリコンにより形成された半導体デバイスである場合には、シリコンにおいて二光子吸収が生じる波長領域が１１００ｎｍ～２１００ｎｍであるため、例えば、照射源３０より出射されるレーザの波長は、約１５００ｎｍである。
　測定器４０は、テスタ等であり、半導体デバイス１０の端子に接続されており、半導体デバイス１０内に記憶されている情報の変化を測定することができる。
　制御部５０は、本実施の形態におけるソフトエラー検査装置全体の制御及びソフトエラー検査方法に関する情報処理動作を行う。情報処理部５１には、情報を記憶する記憶部５２、必要な情報を表示するための表示部５３、情報処理部５１に情報を入力するための入力部５４等が接続されている。本実施の形態においては、制御部５０における制御により、以下に説明するソフトエラー検査方法を実行することができるソフトエラー検査システムとなっている。
　（ソフトエラー検査方法）
　次に、本実施の形態におけるソフトエラー検査方法について、図２に基づき説明する。本実施の形態におけるソフトエラー検査方法の検査の対象となる半導体デバイス１０は、ＳＲＡＭ（Static Random Access Memory）、フラッシュメモリ、ＦＰＧＡ（field-programmable gate array）、ＡＳＩＣ（application specific integrated circuit）等である。
　最初に、ステップ１０２（Ｓ１０２）において、照射されるレーザの照射条件を設定する。具体的には、予め、ＬＥＴ、エネルギー、線量率、線量、パルス幅、周波数、デューティ比等のパラメータを考慮して、１または複数の照射条件を選択し、選択された照射条件の内の１つを照射条件として設定する。ここで、エネルギーとは、レーザのエネルギーである。線量率は、フラックスとも呼ばれ、単位時間、単位面積当たりの光子の数である。線量は、ドーズとも呼ばれ、単位面積当たりの光子の数である。パルス幅、周波数、デューティ比は、照射されるレーザパルスのパルス幅、パルスの周波数、パルスのデューティ比を意味している。
　次に、ステップ１０４（Ｓ１０４）において、設定された照射条件で、試料となる半導体デバイス１０に、所定の時間、レーザ光を照射する。具体的には、設定されている条件で、図３に示されるように、半導体デバイス１０の所定の位置にレーザ光を所定の時間照射する。
　次に、ステップ１０６（Ｓ１０６）において、レーザ光が照射されている位置のビット情報の時系列データを測定し、記憶部５２等に記憶する。具体的には、図３に示されるように、レーザ光が照射されている状態で、テスタ等の測定器４０により、レーザ光が照射されている位置のビット情報の時系列データ、即ち、ビット情報の時間的変化を測定し、記憶部５２等に記憶する。図４は、測定器４０により検出されたレーザ光が照射されている位置のビット情報の時系列データを示す。図４（ａ）は、レーザ光の照射開始より、時間ｔ１が経過した時点で、ビット情報が０→１に反転している様子を示す。図４（ｂ）は、レーザ光の照射開始より、時間ｔ２が経過した時点で、ビット情報が０→１に反転している様子を示す。図４（ｃ）は、レーザ光の照射開始より、時間ｔ３が経過した時点で、ビット情報が０→１に反転し、更に、時間ｔ４が経過した時点で、ビット情報が１→０に再反転している様子を示す。
　次に、ステップ１０８（Ｓ１０８）において、レーザ光による走査が終了したか否かが判断される。具体的には、本実施の形態におけるソフトエラー検査方法では、半導体デバイス１０の所定の領域を走査して検査を行うため、半導体デバイス１０において、レーザ光による走査が終了したか否か？、即ち、所定の領域の検査が終了したか否か？が判断される。レーザ光による走査が終了した場合には、ステップ１１０に移行し、レーザ光による走査が終了していない場合には、レーザ光の照射位置を移動して、ステップ１０４に移行し、ステップ１０４及びステップ１０６を繰り返す。
　次に、ステップ１１０（Ｓ１１０）において、次の照射条件があるか否かが判断される。具体的には、ステップ１０２において、１または複数の照射条件が設定されているが、設定されている照射条件で、まだ行っていない測定条件があるか否かが判断される。次の照射条件がある場合には、ステップ１０２に移行し、次の照射条件を設定して、ステップ１０４及びステップ１０６を繰り返す。次に照射条件がない場合には、ステップ１１２に移行する。
　次に、ステップ１１２（Ｓ１１２）において、得られた結果に基づき各々の照射条件における半導体デバイス１０のビット情報の時間変化マップを作成する。具体的には、図５に示されるように、ｘ、ｙ、ｔの３次元のビット情報の時間変化マップを、各々の照射条件ごとに作成する。
　次に、ステップ１１４（Ｓ１１４）において、耐久時間マップを作成する。具体的には、図５に示されるように、各々のビット位置において反転までに要した時間に、所定の加速係数を乗じ、各々のビット位置における耐久時間を算出し、２次元化することにより、図６に示すような耐久時間マップを得る。
　次に、ステップ１１６（Ｓ１１６）において、ステップ１１４において得られた耐久時間マップに基づき、検査対象となる半導体デバイス１０が、所定の基準を満たすか否かが判断される。例えば、耐久時間が５年以上の領域が９０％以上であるか否かが判断される。所定の基準を満たす場合には、ステップ１１８に移行し、所定の基準を満たさない場合には、アラートが発せられ、その半導体デバイス１０は不良品として扱われ終了する。
　次に、ステップ１１８（Ｓ１１８）において、耐久時間マップに基づき、検査された半導体デバイス１０のランク分けを行う。具体的には、耐久時間が５年以上の領域が、９７％以上である場合にはＡランク、９７％未満９４％以上である場合にはＢランク、９４％未満９０％以上である場合にはＣランクのようなランク分けを行い終了する。
　以上により、本実施の形態におけるソフトエラー検査方法は終了する。
　本実施の形態におけるソフトエラー検査方法によれば、半導体デバイスの各々の領域ごとのソフトエラーに関する耐久時間を知ることができ、得られた耐久時間に基づき、半導体デバイスの良否の判断等を行うことができる。
　〔第２の実施の形態〕
　次に、第２の実施の形態におけるソフトエラー検査方法について、図７に基づき説明する。本実施の形態におけるソフトエラー検査方法は、第１の実施の形態におけるソフトエラー検査装置を用いて行われる。
　最初に、ステップ２０２（Ｓ２０２）において、照射されるレーザの照射条件を設定する。具体的には、予め、ＬＥＴ、エネルギー、線量率、線量、パルス幅、周波数、デューティ比等を考慮して、１または複数の照射条件を選択し、選択された照射条件のうちの１つを照射条件として設定する。
　次に、ステップ２０４（Ｓ２０４）において、設定された照射条件で、試料となる半導体デバイス１０に、所定の時間、レーザ光を照射する。
　次に、ステップ２０６（Ｓ２０６）において、レーザ光が照射されている位置のビット情報の時系列データを測定し、記憶部５２等に記憶する。
　次に、ステップ２０８（Ｓ２０８）において、レーザ光による走査が終了したか否かが判断される。レーザ光による走査が終了した場合には、ステップ２１０に移行し、レーザ光による走査が終了していない場合には、レーザ光の照射位置を移動して、ステップ２０４に移行し、ステップ２０４及びステップ２０６を繰り返す。
　次に、ステップ２１０（Ｓ２１０）において、次の照射条件があるか否かが判断される。次の照射条件がある場合には、ステップ２０２に移行し、次の照射条件に設定して、ステップ２０４及びステップ２０６を繰り返す。次に照射条件がない場合には、ステップ２１２に移行する。
　次に、ステップ２１２（Ｓ２１２）において、得られた結果に基づき各々の照射条件における半導体デバイス１０のビット情報の時間変化マップを作成する。
　次に、ステップ２１４（Ｓ２１４）において、半導体デバイス１０が使用される環境の放射線測定を行う。
　次に、ステップ２１６（Ｓ２１６）において、ステップ２１４で得られた半導体デバイス１０が使用される環境の放射線量とＬＥＴとを比較し、加速係数を算出する。例えば、レーザ照射時間の１秒間が、半導体デバイスが使用される環境の放射線１年（３．２×１０７秒）分に相当する場合、加速係数は３．２×１０７となる。
　次に、ステップ２１８（Ｓ２１８）において、ステップ２１６で得られた加速係数を用いて耐久時間マップを作成する。具体的には、各々のビット位置において反転までに要した時間に、ステップ２１６において得られた加速係数を乗じ、各々のビット位置における耐久時間を算出し、２次元化することにより、耐久時間マップを得る。
　次に、ステップ２２０（Ｓ２２０）において、ステップ２１８で得られた耐久時間マップに基づき、検査の対象となる試料である半導体デバイス１０が、所定の基準を満たすか否かが判断される。所定の基準を満たす場合には、ステップ２２２に移行し、所定の基準を満たさない場合には、その半導体デバイス１０は不良品となり終了する。
　次に、ステップ２２２（Ｓ２２２）において、得られた耐久性に関する情報を半導体デバイスに記憶する。具体的には、図８に示すように耐久時間マップに関する情報を半導体デバイス１０のメモリ領域１１の一部の領域１１ａに記憶させてもよい。このように記憶された情報に基づき、半導体デバイス１０を使用する際に、半導体デバイス１０におけるメモリの割り当てを最適化することができる。また、半導体デバイス１０において、耐久時間の短い低耐性領域の位置情報、または、耐久時間の長い高耐性領域の位置情報を半導体デバイス１０のメモリ領域１１の一部の領域１１ａに記憶させておいてもよい。このような低耐性領域及び高耐性領域等の位置情報は、半導体デバイス１０がＳＲＡＭ型のＦＰＧＡ等の場合には、ＦＰＧＡの外、即ち、外部記憶媒体であるフラッシュメモリやＥＥＰＲＯＭ等の半導体デバイスに記憶させてもよい。
　半導体デバイス１０において、使用する領域は、上記において得られたビットの反転時間に基づき設定してもよい。また、使用している経過時間や使用目的に対応して使用する領域を設定してもよい。具体的には、図９に示されるように、重要な処理を行う場合には、耐久時間の長い高耐性領域のビットを優先的に使用し、低耐性領域については連続的には割り当てないようにしてもよい。また、既に、半導体デバイスを使用中で、長期間経過している場合には、割り当てられた組み合わせを解除して、耐久時間が長くなるような組み合わせとなるようにしてもよい。更には、耐久時間の短い領域を避けて使用してもよい。このような割り当ては、半導体デバイス１０が搭載されている装置を使用している人が行ってもよく、また、半導体デバイス１０が搭載されている装置に、このような割り当てを行う機能が組み込まれているものであってもよい。
　以上により、本実施の形態におけるソフトエラー検査方法は終了する。本実施の形態におけるソフトエラー検査方法によれば、半導体デバイスをソフトエラーを考慮して運用することができ、信頼性の高い情報処理を行うことができる。
　尚、上記以外の内容については、第１の実施の形態と同様である。
　以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
１０　　　　半導体デバイス
２０　　　　走査ステージ
３０　　　　照射源
２１　　　　走査制御部
３１　　　　照射制御部
４０　　　　測定器
５１　　　　情報処理部
５２　　　　記憶部
５３　　　　表示部
５４　　　　入力部

Claims (11)

  1. 　半導体デバイスにおけるソフトエラー検査方法において、
    　前記半導体デバイスにレーザ光または電子線を照射し走査する工程と、
    　前記半導体デバイスの前記レーザ光または前記電子線が照射されている領域ごとにビット反転の時間を測定し記憶する工程と、
    　を有することを特徴とするソフトエラー検査方法。
  2. 　記憶されているビット反転の時間に所定の加速係数を乗ずることにより耐久時間を算出する工程を有することを特徴とする請求項１に記載のソフトエラー検査方法。
  3. 　前記所定の加速係数は、前記半導体デバイスが使用される環境の放射線量と、前記半導体デバイスに照射される前記レーザ光または前記電子線との関係より得られたものであることを特徴とする請求項２に記載のソフトエラー検査方法。
  4. 　前記測定されたビット反転の時間の情報に基づき、前記半導体デバイスにおいて使用する領域を設定することを特徴とする請求項１から３のいずれかに記載のソフトエラー検査方法。
  5. 　前記使用する領域は、経過時間や使用目的に対応して設定することを特徴とする請求項４に記載のソフトエラー検査方法。
  6. 　前記使用する領域、または、ビット反転の時間に関する情報は、前記半導体デバイスまたは前記半導体デバイスとは異なる半導体デバイスに記憶させることを特徴とする請求項４または５に記載のソフトエラー検査方法。
  7. 　前記測定されたビット反転の時間の情報に基づき、前記半導体デバイスの良否を判断することを特徴とする請求項１から３のいずれかに記載のソフトエラー検査方法。
  8. 　前記レーザ光または前記電子線は、前記半導体デバイスに２次元状に走査して照射するものであって、各々の前記照射された領域における前記ビット反転の時間の情報を測定し記憶することを特徴とする請求項１から７のいずれかに記載のソフトエラー検査方法。
  9. 　半導体デバイスが設置されるステージと、
    　前記半導体デバイスに照射されるレーザ光または電子線を出射する照射源と、
    　前記半導体デバイスに接続され、前記レーザ光または前記電子線が照射されている領域のビット反転を測定する測定器と、
    　前記測定器により測定された前記半導体デバイスの前記レーザ光または前記電子線が照射されている領域ごとのビット反転の時間を記憶する制御部と、
    　を有することを特徴とするソフトエラー検査装置。
  10. 　前記制御部は、記憶されているビット反転の時間に所定の加速係数を乗ずることにより耐久時間を算出することを特徴とする請求項９に記載のソフトエラー検査装置。
  11. 　請求項９または１０に記載のソフトエラー検査装置を含み、前記制御部により制御がなされることを特徴とするソフトエラー検査システム。
PCT/JP2017/020863 2017-06-05 2017-06-05 ソフトエラー検査方法、ソフトエラー検査装置及びソフトエラー検査システム WO2018225136A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
PCT/JP2017/020863 WO2018225136A1 (ja) 2017-06-05 2017-06-05 ソフトエラー検査方法、ソフトエラー検査装置及びソフトエラー検査システム
EP17912622.2A EP3637118B1 (en) 2017-06-05 2017-06-05 Soft error inspection method, soft error inspection device, and soft error inspection system
JP2019523227A JP6863460B2 (ja) 2017-06-05 2017-06-05 ソフトエラー検査方法、ソフトエラー検査装置及びソフトエラー検査システム
CN201780091507.4A CN110691979B (zh) 2017-06-05 2017-06-05 软错误检查方法、软错误检查装置以及软错误检查系统
US16/683,875 US11054460B2 (en) 2017-06-05 2019-11-14 Soft error inspection method, soft error inspection apparatus, and soft error inspection system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/020863 WO2018225136A1 (ja) 2017-06-05 2017-06-05 ソフトエラー検査方法、ソフトエラー検査装置及びソフトエラー検査システム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/683,875 Continuation US11054460B2 (en) 2017-06-05 2019-11-14 Soft error inspection method, soft error inspection apparatus, and soft error inspection system

Publications (1)

Publication Number Publication Date
WO2018225136A1 true WO2018225136A1 (ja) 2018-12-13

Family

ID=64566470

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/020863 WO2018225136A1 (ja) 2017-06-05 2017-06-05 ソフトエラー検査方法、ソフトエラー検査装置及びソフトエラー検査システム

Country Status (5)

Country Link
US (1) US11054460B2 (ja)
EP (1) EP3637118B1 (ja)
JP (1) JP6863460B2 (ja)
CN (1) CN110691979B (ja)
WO (1) WO2018225136A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113505561A (zh) * 2021-06-30 2021-10-15 北京时代民芯科技有限公司 一种软错误感知的fpga布局布线方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01248070A (ja) * 1988-03-30 1989-10-03 Hitachi Ltd 半導体装置の試験装置
JP2004125633A (ja) * 2002-10-03 2004-04-22 Renesas Technology Corp 半導体デバイスの宇宙線中性子ソフトエラー耐性評価方法
US20100001738A1 (en) * 2008-07-03 2010-01-07 Semiconductor Manufacturing International (Shanghai) Corporation System and Method for Conducting Accelerated Soft Error Rate Testing
WO2011007708A1 (ja) * 2009-07-15 2011-01-20 株式会社日立製作所 測定装置及び測定方法
JP2011504581A (ja) 2007-10-26 2011-02-10 ヨーロピアン エアロノーティック ディフェンス アンド スペース カンパニー イーズ フランス 電子部品の粒子感度を決定する方法
JP2014134842A (ja) * 2013-01-08 2014-07-24 Hitachi Ltd 検証装置及び検証方法
JP2017040543A (ja) * 2015-08-19 2017-02-23 富士通株式会社 方法及び装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1183564A (zh) * 1996-11-22 1998-06-03 中国科学院近代物理研究所 单粒子效应引起cpu寄存器位翻转的测试方法及装置
JP3749107B2 (ja) * 1999-11-05 2006-02-22 ファブソリューション株式会社 半導体デバイス検査装置
CN1101023C (zh) * 1999-12-29 2003-02-05 中国科学院上海冶金研究所 卫星星载计算机软件单粒子翻转容错能力的测试仪及测试方法
WO2002001597A1 (fr) * 2000-06-27 2002-01-03 Ebara Corporation Appareil d'inspection a faisceau de particules chargees et procede de fabrication d'un dispositif utilisant cet appareil d'inspection
US8145959B2 (en) * 2009-10-23 2012-03-27 Avago Technologies Enterprise IP (Singapore) Pte. Ltd. Systems and methods for measuring soft errors and soft error rates in an application specific integrated circuit
DE102010040035A1 (de) * 2010-03-04 2011-09-08 Robert Bosch Gmbh Verbesserungen der Rückwärts-Analyse zur Bestimmung von Fehlermaskierungsfaktoren
JP5983275B2 (ja) * 2012-10-09 2016-08-31 富士通株式会社 検査装置および検査方法
US10223194B2 (en) * 2016-11-04 2019-03-05 Semiconductor Energy Laboratory Co., Ltd. Storage device, semiconductor device, electronic device, and server system
JP6870740B2 (ja) * 2017-08-22 2021-05-12 富士通株式会社 ソフトエラー検査方法、ソフトエラー検査装置及びソフトエラー検査システム
US11340293B2 (en) * 2019-10-01 2022-05-24 Pdf Solutions, Inc. Methods for performing a non-contact electrical measurement on a cell, chip, wafer, die, or logic block

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01248070A (ja) * 1988-03-30 1989-10-03 Hitachi Ltd 半導体装置の試験装置
JP2004125633A (ja) * 2002-10-03 2004-04-22 Renesas Technology Corp 半導体デバイスの宇宙線中性子ソフトエラー耐性評価方法
JP2011504581A (ja) 2007-10-26 2011-02-10 ヨーロピアン エアロノーティック ディフェンス アンド スペース カンパニー イーズ フランス 電子部品の粒子感度を決定する方法
US20100001738A1 (en) * 2008-07-03 2010-01-07 Semiconductor Manufacturing International (Shanghai) Corporation System and Method for Conducting Accelerated Soft Error Rate Testing
WO2011007708A1 (ja) * 2009-07-15 2011-01-20 株式会社日立製作所 測定装置及び測定方法
JP2014134842A (ja) * 2013-01-08 2014-07-24 Hitachi Ltd 検証装置及び検証方法
JP2017040543A (ja) * 2015-08-19 2017-02-23 富士通株式会社 方法及び装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
J. R. SCHWANK ET AL., IEEE TRANS. NUCL. SCI., vol. 57, 2010, pages 1827
See also references of EP3637118A4

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113505561A (zh) * 2021-06-30 2021-10-15 北京时代民芯科技有限公司 一种软错误感知的fpga布局布线方法

Also Published As

Publication number Publication date
EP3637118A1 (en) 2020-04-15
EP3637118A4 (en) 2020-05-27
EP3637118B1 (en) 2022-08-31
US11054460B2 (en) 2021-07-06
JP6863460B2 (ja) 2021-04-21
US20200081056A1 (en) 2020-03-12
JPWO2018225136A1 (ja) 2020-04-09
CN110691979B (zh) 2021-08-27
CN110691979A (zh) 2020-01-14

Similar Documents

Publication Publication Date Title
KR100388690B1 (ko) 반도체장치 테스터
JP2023033401A (ja) Ｘ線スキャトロメトリシステムのフルビーム計測
JP7317849B2 (ja) リアルタイム測定制御のための方法およびシステム
JP2023001191A (ja) 透過型小角ｘ線散乱計量システム
US20160118217A1 (en) E-beam inspection apparatus and method of using the same on various integrated circuit chips
TWI556338B (zh) 用於自動晶圓檢驗之藉由產生載台速度量變曲線及選擇關注區域以最佳化檢驗速度之方法及裝置
CN101577079B (zh) 显示装置的检查方法和检查装置、显示装置用基板和显示装置
KR102513715B1 (ko) 반도체 제조에서 확률적 불량 메트릭의 사용
JP5983275B2 (ja) 検査装置および検査方法
US6732002B1 (en) Apparatus and methods for predicting multiple product chip yields through critical area matching
Postek et al. Critical-dimension metrology and the scanning electron microscope
CN101910855B (zh) 确定电子部件对粒子的敏感度的方法
WO2018225136A1 (ja) ソフトエラー検査方法、ソフトエラー検査装置及びソフトエラー検査システム
KR20230142591A (ko) 고해상도 x-선 분광법 표면 물질 분석
McMorrow et al. Single-event upsets in substrate-etched CMOS SOI SRAMs using ultraviolet optical pulses with sub-micrometer spot size
JP6870740B2 (ja) ソフトエラー検査方法、ソフトエラー検査装置及びソフトエラー検査システム
CN100382272C (zh) 半导体器件检查装置
JP6306456B2 (ja) 診断装置、及び診断方法
TWI823125B (zh) 帶電粒子束裝置及相關的非暫時性電腦可讀媒體
JP6822572B2 (ja) ソフトエラー検査方法、ソフトエラー検査装置及びソフトエラー検査システム
Bunday Noise fidelity in SEM simulation
KR102418633B1 (ko) 반도체 소자의 방사선 평가 방법, 및 반도체 소자의 방사선 평가 시스템
Lalumondiere et al. Application of a focused, pulsed X-ray beam for total ionizing dose testing of bipolar linear integrated circuits
RU2661556C1 (ru) Способ расчетно-экспериментальной оценки радиационной стойкости интегральных схем к воздействию отдельных заряженных частиц, основанный на локальном лазерном облучении
US20240029994A1 (en) Inspection System

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17912622

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019523227

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2017912622

Country of ref document: EP

Effective date: 20200107