WO2018223695A1 - 蒸镀掩膜板、套装蒸镀掩膜板、蒸镀系统和对位测试方法 - Google Patents

蒸镀掩膜板、套装蒸镀掩膜板、蒸镀系统和对位测试方法 Download PDF

Info

Publication number
WO2018223695A1
WO2018223695A1 PCT/CN2018/071549 CN2018071549W WO2018223695A1 WO 2018223695 A1 WO2018223695 A1 WO 2018223695A1 CN 2018071549 W CN2018071549 W CN 2018071549W WO 2018223695 A1 WO2018223695 A1 WO 2018223695A1
Authority
WO
WIPO (PCT)
Prior art keywords
test
vapor deposition
mask
hole
evaporation
Prior art date
Application number
PCT/CN2018/071549
Other languages
English (en)
French (fr)
Inventor
丁渭渭
吴建鹏
Original Assignee
京东方科技集团股份有限公司
成都京东方光电科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司, 成都京东方光电科技有限公司 filed Critical 京东方科技集团股份有限公司
Priority to US16/068,995 priority Critical patent/US11538993B2/en
Priority to EP18813393.8A priority patent/EP3636797B1/en
Priority to KR1020197024073A priority patent/KR102237750B1/ko
Priority to JP2019543027A priority patent/JP7136408B2/ja
Publication of WO2018223695A1 publication Critical patent/WO2018223695A1/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/12—Organic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/164—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using vacuum deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/191—Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests

Definitions

  • each of the test unit groups includes a plurality of test holes; the test holes in the same test unit group have the same shape.
  • each of the test unit groups includes a plurality of test holes; and the shape of the test holes in the same test unit group is any one of a rectangle, a circle or a triangle.
  • test holes in the same test unit group are disposed on one side or sides of the vapor deposition zone.
  • the first shape is a part of a circle; the second shape is a strip shape.
  • the semi-notch region and the through-cut region are spaced apart, and the area of the semi-marked region is larger than the area of the through-cut region.
  • the evaporation mask further comprises a frame and a shielding strip.
  • the shielding strip is disposed inside the frame, the mask graphic board is disposed above the shielding strip and the frame, the shielding strip is such that the mask graphic board has one and only one set The test hole in the test cell group is in a through hole state.
  • the shielding strip is provided with a window hole in a region corresponding to the test hole in the state of the through hole, and the size of the window hole is larger than the size of the test hole.
  • the shielding strip forms a concave indentation on the opposite edge in a region corresponding to the test hole in the state of the through hole, the notch causing the test hole in the state of the through hole to be exposed.
  • the embodiment of the present disclosure further provides a set of vapor deposition masks for masking a plurality of film layers having the same vapor deposition pattern in the same device.
  • the set of vapor deposition masks includes the same number of the vapor deposition masks as the number of layers of the plurality of the film layers having the same vapor deposition pattern.
  • each of the vapor deposition masks is provided with at least the same number of the test unit groups as the number of layers of the plurality of the film layers having the same vapor deposition pattern.
  • the Nth vapor deposition mask corresponding to the Nth film layer of the plurality of the film layers in the vapor deposition mask has only the test cell group corresponding to the Nth film layer
  • the test hole in the state is in a through hole state, wherein N is 1 or more and less than or equal to the number of layers of the plurality of film layers.
  • Embodiments of the present disclosure also provide an evaporation system including the above-described set of vapor deposition masks.
  • Embodiments of the present disclosure also provide a registration test method for performing alignment testing of a plurality of film layers having the same vapor deposition pattern in the same device using a set of vapor deposition masks.
  • the set of vapor deposition masks includes the same number of vapor deposition masks as the number of layers of the plurality of the film layers having the same vapor deposition pattern; each of the vapor deposition masks includes a mask pattern board;
  • the film pattern plate includes an evaporation zone and a test zone located around the vapor deposition zone; the test zone is provided with the same number of test cell groups as the number of layers of the plurality of film layers having the same vapor deposition pattern,
  • the test cell groups are located in different regions of the test zone, and each of the test cell sets includes at least one test well for alignment.
  • the alignment test method includes: performing alignment test on the Nth film layer by using an Nth vapor deposition mask corresponding to the Nth film layer of the plurality of the film layers in the evaporation mask And omitting the test hole of the test cell group in the Nth vapor deposition mask except for the test hole in the test cell group corresponding to the Nth film layer, wherein N is greater than or equal to 1 and less than or equal to the number of layers of the plurality of film layers; and utilizing the test hole in the test cell group corresponding to the Nth film layer in the Nth vapor deposition mask The Nth film layer was subjected to a bit test.
  • FIG. 1c is a schematic structural view of a mask pattern plate which can be used in the vapor deposition mask shown in FIG. 1 according to an embodiment of the present disclosure
  • Figure 2 is a partially enlarged schematic view of the mask pattern plate of Figure 1c;
  • FIG. 3 is a schematic structural view of an open-type shielding strip that can be used in the vapor deposition mask of FIG. 1 according to an embodiment of the present disclosure
  • FIG. 4 is a schematic structural view of an extended occlusion strip that can be used in the vapor deposition mask of FIG. 1 according to an embodiment of the present disclosure.
  • FIG. 1a is a schematic structural view of an evaporation mask according to an embodiment of the present disclosure.
  • FIG. 1b is a schematic structural view of an evaporation system according to an embodiment of the present disclosure.
  • the evaporation mask 200 shown in Fig. 1a may be a high precision metal mask (FMM).
  • FMM metal mask
  • the evaporation mask 200 includes a frame 210, a shield strip 230 (shown in phantom in FIG. 1a), and a mask pattern panel 1.
  • FIG. 1c is a schematic structural view of a mask pattern plate that can be used in the vapor deposition mask 200 of FIG. 1a according to an embodiment of the present disclosure.
  • the mask pattern panel 1 includes a vapor deposition zone 4 and a test zone 6 located around the vapor deposition zone 4. At least two sets of test unit groups 10 are provided in the test zone 6. Each test unit group 10 includes at least one test hole 11.
  • the gripping zone 2 is used for the device to grasp, so as to weld the mask pattern board 1 to the frame 210.
  • the through region 5 is an etched region that penetrates the mask pattern plate 1 by etching.
  • the scribe region 5 may have a second shape such as a strip shape.
  • the through region 5 and the half portion 3 are etched regions of different shapes and have different etching degrees to balance the stress deformation of the mask.
  • the engraved area 5 is close to the central area of the mask pattern board 1 for better
  • the stress deformation of the vapor deposition mask 200 is balanced.
  • the half-notch zone 3 and the pass-cut zone 5 are spaced apart, and the area of the half-cut zone 3 may be larger than the area of the through-cut zone 5 to further balance steaming. The stress deformation of the plating mask 200.
  • the evaporation mask 200 is usually fixed in the chamber 300.
  • a target 400 is disposed, and the back sheet 500 to be evaporated is set in steaming.
  • the material of the target 400 is vapor-deposited to a predetermined position on the backing plate 500 through the evaporation zone 4 in the evaporation mask 200 by providing appropriate process conditions in the chamber 300.
  • the shielding strip 12a is shielded by the test hole 11 in such a manner that the shielding strip 12a is provided with a window opening 121 in a region corresponding to the testing hole 11 of the same test unit group 10.
  • the opening size of the window opening 121 is larger than the test.
  • the apertured occlusion strip 12a shown in FIG. 3 is substantially exposed by the second test hole 112 of the second test unit group 102 used through the aperture 121, and the first of the unused first test unit group 101
  • the test hole 111 is blocked by the occlusion strip 12a (the occluded first test hole 111 is shown by a broken line).
  • the shielding strip 12b is shielded by the test hole 11 in such a manner that the shielding strip 12b forms a concave gap 122 in the opposite edge 124 in the region corresponding to the testing hole 11 of the same test unit group 10.
  • the gap 122 makes the same test.
  • the test hole 11 of the cell group 10 is bare.
  • the extended shielding strip 12b shown in FIG. 4 substantially obscures the first test hole 111 of the unused first test unit group 101 by the shielding strip 12b (the first test hole 111 is shown by a broken line)
  • the second test hole 112 of the second test unit group 102 used is directly exposed.
  • the mask pattern board 1 shown in FIG. 1c can evaporate a plurality of sub-substrates in a large glass mother board to improve process efficiency.
  • the test mark formed at the position of the test zone 6 during the evaporation process may be removed or retained in the subsequent substrate cutting process, which is not limited herein.
  • Each of the evaporation masks is provided with a first test unit group 101 and a second test unit group 102.
  • the first test unit group 101 is suitable for position alignment test of a red light emitting layer (R-EML), and the second test
  • the unit group 102 is suitable for the positional alignment test of the red hole transport layer (R-HTL), and the shape of the test hole 11 in the test unit group 10 may be a rectangle, a circle, a triangle, or the like.
  • the light-emitting layer and the hole transport layer of the green pixel structure share a set mask, and the set mask includes two vapor deposition masks for evaporation, and is disposed in each of the vapor deposition masks.
  • the vapor deposition mask in the embodiment of the present disclosure may not only be an exemplary FMM high-precision metal mask, but also an open mask (open mask) having a relatively large vapor deposition pattern. limit.
  • the compatible multi-purpose evaporation mask and the corresponding set of vapor deposition masks of the embodiments of the present disclosure are suitable for the above examples, because they can be compatible with different layers of organic materials in the OLED display device.
  • Plating only three masks are used for mold opening and processing. In the use, only one vapor deposition substrate is needed to complete the preparation and testing of the entire layer structure of the OLED device, which greatly saves the process cost.
  • the compatible multi-purpose evaporation mask and the corresponding set of vapor deposition masks in the embodiments of the present disclosure can save the mold opening cost of the two masks, significantly reduce the process cost, and effectively The problem of waste of mask resources caused by pixel position alignment is solved.
  • An embodiment of the present disclosure further provides an evaporation system, as shown in FIG. 1b, including a chamber 300 and the above-described set of vapor deposition masks disposed in the chamber 300.

Abstract

一种蒸镀掩膜板（200）、套装蒸镀掩膜板、蒸镀系统及对位测试方法。该蒸镀掩膜板（200）包括掩膜图形板（1）。所述掩膜图形板（1）包括蒸镀区（4）以及位于所述蒸镀区（4）周边的测试区（6）。所述测试区（6）设置有至少两组测试单元组（10），所述两组测试单元组（10）位于所述测试区（6）的不同区域，并且每一所述测试单元组（10）包括至少一个用于对位的测试孔（11）。

Description

蒸镀掩膜板、套装蒸镀掩膜板、蒸镀系统和对位测试方法
相关申请的交叉引用
本申请主张在2017年6月5日在中国提交的中国专利申请号No.201710414315.4的优先权，其全部内容通过引用包含于此。
技术领域
本公开属于显示技术领域，具体涉及一种蒸镀掩膜板、套装蒸镀掩膜板、蒸镀系统和对位测试方法。
背景技术
OLED(Organic Light-Emitting Diode)有机发光二极管是一种使用越来越广泛的显示器件，其利用电子和空穴的复合形成激子而产生光发射，通过调节驱动电流的大小可以得到不同的发光亮度。这种发光方式具有：结构简单、自发光、无需背光源、显示器件轻薄、响应时间短、速度快、具有接近180°的广视角范围、功耗低、对比度高、对温度适应性好等显著优势。
目前，OLED器件主要的制备方法为真空热蒸镀法，真空热蒸镀法制备工艺复杂性适中，且制得的OLED器件寿命较长，因此得到了广泛应用。在该制备方法中，FMM(Fine Metal Mask，高精度金属掩膜板)是保证有机发光材料精确蒸镀到设计位置的关键结构，FMM包括对应着显示区的开口，在蒸镀过程中，加热蒸发的有机材料分子会穿过FMM中的开口沉积到背板的像素定义层(Pixel Define Layer，简称PDL)的开口处，从而形成预定图形。
FMM结构精细，开口的尺寸仅有数十微米，因而需要利用TEG(TestElement Group，测试单元组)来对蒸镀图形进行精确测试对位，杜绝因对位不良引起的混色不良，保证最终的显示效果。相关技术中，每一层的蒸镀图形通常都对应一个掩膜板，掩膜板中设置有像素位置对位测试单元组(PixelPosition Align TEG，简称PPATEG)。由于FMM的开模和加工成本较高，导致工艺成本较高。
可见，如何解决因像素位置对位造成的掩膜板资源浪费成为目前亟待解 决的技术问题。
发明内容
本公开实施例提供一种蒸镀掩膜板，包括掩膜图形板。其中，所述蒸镀掩膜图形板包括蒸镀区以及位于所述蒸镀区周边的测试区；所述测试区设置有至少两组测试单元组，所述两组测试单元组位于所述测试区的不同区域，并且每一所述测试单元组包括至少一个用于对位的测试孔。
其中，不同的所述测试单元组中的所述测试孔的形状不同。
其中，每一所述测试单元组包括多个测试孔；同一所述测试单元组中的所述测试孔的形状相同。
其中，每一所述测试单元组包括多个测试孔；同一所述测试单元组中的所述测试孔的形状为矩形、圆形或三角形中的任一种。
其中，同一所述测试单元组中的所述测试孔设置于所述蒸镀区的一侧或多侧。
其中，所述掩膜图形板还包括抓持区、半刻区和通刻区；所述半刻区为未贯穿所述掩膜图形板的刻蚀区域；所述通刻区贯穿所述掩膜图形板；相对于所述半刻区，所述通刻区靠近所述掩膜图形板的中心区域。
其中，所述半刻区具有第一形状，所述通刻区具有第二形状，所述第一形状不同于所述第二形状。
其中，所述第一形状为圆形的一部分；所述第二形状为条形。
其中，所述半刻区和所述通刻区间隔设置，且所述半刻区的面积大于所述通刻区的面积。
其中，所述蒸镀掩膜板还包括框架以及遮挡条。其中，所述遮挡条设置于所述框架的内部，所述掩膜图形板设置于所述遮挡条和所述框架的上方，所述遮挡条使得所述掩膜图形板有且仅有一组所述测试单元组中的所述测试孔处于通孔状态。
其中，所述遮挡条在对应着处于通孔状态的所述测试孔的区域开设有窗孔，所述窗孔的尺寸大于所述测试孔的尺寸。
其中，所述遮挡条在对应着处于通孔状态的所述测试孔的区域形成相对 边缘内凹的缺口，所述缺口使得处于通孔状态的所述测试孔裸露。
其中，所述掩膜图形板分别与所述遮挡条和所述框架焊接连接。
其中，所述掩膜图形板包括多个蒸镀区和多个测试区；所述多个蒸镀区和所述多个测试区沿着所述掩膜图形板的长度方向交替设置。
本公开实施例还提供一种套装蒸镀掩膜板，用于分别对同一器件中具有相同蒸镀图形的多个膜层进行掩膜。所述套装蒸镀掩膜板包括：与具有相同蒸镀图形的多个所述膜层的层数相同数量的上述蒸镀掩膜板。
其中，每一所述蒸镀掩膜板中设置有至少与具有相同蒸镀图形的多个所述膜层的层数相同数量的所述测试单元组。
其中，所述蒸镀掩膜板中与多个所述膜层中的第N膜层对应的第N蒸镀掩膜板中，仅有对应于所述第N膜层的所述测试单元组中的所述测试孔处于通孔状态，其中，N为大于等于1且小于等于所述多个膜层的层数。
本公开实施例还提供一种蒸镀系统，包括上述的套装蒸镀掩膜板。
其中，所述蒸镀系统还包括腔室；其中，所述套装蒸镀掩膜板设置在所述腔室中。
本公开实施例还提供一种采用套装蒸镀掩膜板对同一器件中具有相同蒸镀图形的多个膜层进行对位测试的对位测试方法。所述套装蒸镀掩膜板包括与具有相同蒸镀图形的多个所述膜层的层数相同数量的蒸镀掩膜板；每个蒸镀掩膜板包括掩膜图形板；所述掩膜图形板包括蒸镀区以及位于所述蒸镀区周边的测试区；所述测试区设置有与具有相同蒸镀图形的多个所述膜层的层数相同数量的测试单元组，所述测试单元组位于所述测试区的不同区域，并且每一所述测试单元组包括至少一个用于对位的测试孔。所述对位测试方法包括：利用所述蒸镀掩膜板中与多个所述膜层中的第N膜层对应的第N蒸镀掩膜板对所述第N膜层进行对位测试时，遮挡所述第N蒸镀掩膜板中的所述测试单元组中除了对应于所述第N膜层的所述测试单元组中的所述测试孔以外的所述测试孔，其中，N为大于等于1且小于等于所述多个膜层的层数；及利用所述第N蒸镀掩膜板中对应于所述第N膜层的所述测试单元组中的所述测试孔对所述第N膜层进行对位测试。
附图说明
图1a为本公开一实施例中蒸镀掩膜板的结构示意图；
图1b为本公开一实施例中蒸镀系统的结构示意图；
图1c为本公开一实施例中可用于图1所示蒸镀掩膜板的掩膜图形板的结构示意图；
图2为图1c中掩膜图形板的局部放大示意图；
图3为本公开一实施例中可用于图1所示蒸镀掩膜板的开孔式遮挡条的结构示意图；
图4为本公开一实施例中可用于图1所示蒸镀掩膜板的延伸式遮挡条的结构示意图。
具体实施方式
为使本领域技术人员更好地理解本公开的技术方案，下面结合附图和具体实施方式对本公开实施例中的蒸镀掩膜板、套装蒸镀掩膜板、蒸镀系统和测试方法作进一步详细描述。
本公开的技术构思在于：针对相关技术中所存在的问题，即为OLED等器件蒸镀具有相同图形的多个膜层时使用的多个蒸镀掩膜板中，由于多个蒸镀掩膜板的对位测试标识不同而导致多个蒸镀掩膜板的结构不同，这进一步导致需要多次掩膜板开模，而多次掩膜板开模将导致成本增加或蒸镀基板(key glass)资源浪费的情况，本公开实施例在蒸镀掩膜板中保留开口图形与具有相同图形的多个膜层的图形相同的蒸镀区，并在蒸镀区的周边设置多组对应不同膜层的测试孔，从而降低开模成本，进而降低工艺成本。
本公开实施例提供一种蒸镀掩膜板以及相应的套装蒸镀掩膜板，该蒸镀掩膜板通过设置多组可供选择的测试单元组，并通过切换多组测试单元组中测试孔的使用，使得一次掩膜板开模所制造的蒸镀掩膜板可适用于对具有相同图形的多个膜层中每一层的蒸镀，极大的降低了蒸镀掩膜板的开模和加工成本，并降低了工艺成本。
图1a为本公开一实施例中蒸镀掩膜板的结构示意图。图1b为本公开一实施例中蒸镀系统的结构示意。图1a中所示的蒸镀掩膜板200可以为高精度 金属掩膜板(FMM)。如图1a和图1b所示，蒸镀掩膜板200包括框架210、遮挡条230(在图1a中以虚线显示)和掩膜图形板1。
其中，框架210用于与腔室300固定。遮挡条230设置于框架210的内部，且遮挡条230的上表面232与框架210的上表面212齐平。掩膜图形板1设置于遮挡条230和框架210的上方。在一实施例中，掩膜图形板1可分别与遮挡条230和框架210焊接连接。通过焊接方式使得蒸镀掩膜板200中的各部件固定连接，保证蒸镀不变形，从而保证蒸镀图形的正确性和准确性。
图1c为本公开一实施例中可用于图1a所示蒸镀掩膜板200的掩膜图形板的结构示意图。如图1c所示，掩膜图形板1包括蒸镀区4以及位于蒸镀区4周边的测试区6。在测试区6设置有至少两组测试单元组10。每一测试单元组10包括至少一个测试孔11。
在一实施例中，如图1c所示，在上述蒸镀区4和测试区6基础上，该掩膜图形板1进一步包括抓持区2、半刻区3和通刻区5。
其中，抓持区2用于供设备抓取，以便于将掩膜图形板1焊接到框架210上。
蒸镀区4开设有开口。在使用蒸镀掩膜板200进行蒸镀过程中，靶材材料可穿过蒸镀区4的开口而到达背板图形区。需要说明的是，蒸镀区4中开口的形状可以根据实际需要进行设计，本公开对比不做限定。
半刻区3为通过刻蚀方式形成在掩膜图形板1上且未贯穿掩膜图形板1的刻蚀区域。半刻区3可具有第一形状，如大致呈半圆形或为圆形的一部分。
通刻区5为通过刻蚀方式贯穿掩膜图形板1的刻蚀区域。通刻区5可具有第二形状如条形。通刻区5和半刻区3为形状不同的刻蚀区域并具有不同的刻蚀程度，以平衡掩膜板的应力形变。
可选地，如图1c所示，在相邻设置的半刻区3和通刻区5中，相对于半刻区3，通刻区5靠近掩膜图形板1的中心区域，以便更好地平衡蒸镀掩膜板200的应力形变。此外，在相邻设置的半刻区3和通刻区5中，半刻区3和通刻区5间隔设置，且半刻区3的面积可大于通刻区5的面积，以进一步平衡蒸镀掩膜板200的应力形变。
测试区6中的测试单元组10用于进行膜层对位测试。例如，在利用蒸镀 掩膜板200进行蒸镀时，加热蒸发的有机材料分子穿过掩膜图形板1上的蒸镀区4的开口，并沉积到背板的像素定义层(Pixel Define Layer，简称PDL)的开口处。设置在测试区6的多组测试单元组10即形成位置测试标识，用于对利用掩膜图形板1蒸镀形成的蒸镀图形进行精确测试对位，每一蒸镀图形均对应一组测试单元组10，以确保蒸镀图形的正确性和准确性。
图2为图1c中掩膜图形板的局部放大示意图。在图2所示的实施例中，掩膜图形板1可包括两组测试单元组，即第一测试单元组101和第二测试单元组102。第一测试单元组101中的第一测试孔111的形状均相同。第二测试单元组102中的第二测试孔112的形状均相同。第一测试孔111的形状不同于第二测试孔112的形状。换言之，同一测试单元组10中的测试孔11的形状相同，但不同测试单元组10中的测试孔11的形状不同。此外，在多组测试单元组10中，测试孔11之间的间距也可以相同或不同，对于是否均匀分布也不做限定，均可根据实际产品具体确定。
可选地，同一测试单元组10中的测试孔11的形状为矩形、圆形或三角形中的任一种，以区别于不同的测试单元组10中的测试孔11。另外，同一测试单元组10中的测试孔11的形状也包括但不限于矩形、圆形、三角形等，以提高工艺人员的工作效率。在图2所示实施例中，第一测试孔111的形状为圆形，第二测试孔112的形状为矩形。对于同一测试单元组10中的测试孔11的形状不做限定，只要便于工艺人员和测试设备辨识即可。
其中，本公开实施例的蒸镀掩膜板对于测试单元组中测试孔的设置位置也不做限定，可选地，同一测试单元组10中的测试孔11设置于相对蒸镀区4的一侧或多侧的测试区6中，在实际工艺过程中便于工艺人员选择测试。
可选地，同一测试单元组10中在一侧测试区6中开设有至少一个测试孔11，以在多个位置对位测试来保证测试精度。不同测试单元组10中的测试孔11也单一或混合布置于蒸镀区4的上侧、下侧、左侧或右侧的至少一侧或多侧，每侧的测试孔11的数量可为1、2、3……不限。
在实际应用中，如图1b所述，蒸镀掩膜板200通常是固定在腔室300中，蒸镀掩膜板200的下方设置有靶材400，待蒸镀的背板500设置于蒸镀掩膜板200的上方，通过设置腔室300内适当的工艺条件，保证靶材400材料通 过蒸镀掩膜板200中的蒸镀区4蒸镀到背板500上的预定位置。
图3为本公开一实施例中可用于图1所示蒸镀掩膜板200的开孔式遮挡条12a的结构示意图。图4为本公开一实施例中可用于图1所示蒸镀掩膜板的延伸式遮挡条12b的结构示意图。请参阅图3、图4以及图1a，遮挡条12a/12b可设置于框架210的内部，掩膜图形板1设置于遮挡条12a/12b和框架210的上方。此外，遮挡条12a/12b可用于对掩膜图形板1进行更好的支撑，同时还能对掩膜图形板1中的不同组的测试孔11进行选择性的遮挡或暴露，使得掩膜图形板1有且仅有一组测试单元组10中的测试孔11处于通孔状态
如图3所示，遮挡条12a实现测试孔11遮挡的方式为：遮挡条12a在对应着同一测试单元组10的测试孔11的区域开设有窗孔121，窗孔121的开孔尺寸大于测试孔11的尺寸。图3所示的开孔式的遮挡条12a，其实质是将使用的第二测试单元组102的第二测试孔112通过窗孔121露出，而未使用的第一测试单元组101的第一测试孔111被遮挡条12a遮挡(以虚线示出被遮挡的第一测试孔111)。
如图4所示，遮挡条12b实现测试孔11遮挡的方式为：遮挡条12b在对应着同一测试单元组10的测试孔11的区域形成相对边缘124内凹的缺口122，缺口122使得同一测试单元组10的测试孔11裸露。图4所示的延伸式的遮挡条12b，其实质是将未用的第一测试单元组101的第一测试孔111通过遮挡条12b遮挡(以虚线示出被遮挡的第一测试孔111)，而使用的第二测试单元组102的第二测试孔112直接露出。
框架210内部中空，框架210在对应设置遮挡条230/12a/12b的区域开设有可容置遮挡条230/12a/12b的端部的凹槽，使得遮挡条230/12a/12b设置于框架210内部时，遮挡条230/12a/12b的上表面232与框架210的上表面212齐平。可选地，掩膜图形板1分别与遮挡条230/12a/12b和框架210焊接连接。通过焊接方式使得蒸镀掩膜板200中的各部件固定连接，保证蒸镀不变形，从而保证蒸镀图形的正确性和准确性。
图1c所示的掩膜图形板1可对一块大玻璃母板中的多个子基板进行蒸镀，从而提高工艺效率。对于在蒸镀过程中形成在测试区6的位置测试标识，可在后续的基板切割过程去除或者保留，这里不做限定。
此外，如图1c所示，当掩膜图形板1包括多个蒸镀区4和多个测试区6时，多个蒸镀区4和多个测试区6可沿着第一方向D1如掩膜图形板1的长度方向交替设置。
相应的，本公开实施例还提供一种基于上述蒸镀掩膜板的套装蒸镀掩膜板，用于分别对同一器件结构中具有相同蒸镀图形的不同膜层进行掩膜，该套装蒸镀掩膜板包括与具有相同蒸镀图形的膜层的数量相同数量的蒸镀掩膜板。这样，在用于蒸镀具有相同图形的多个膜层的多个蒸镀掩膜板中，由于多个蒸镀掩膜板的蒸镀区具有相同蒸镀图形，并且多个蒸镀掩膜板在测试区设置相同的多组测试孔，通过切换多组测试单元组中测试孔的使用即可令结构相同的蒸镀掩膜板适用于具有相同蒸镀图形的不同膜层中每一层的蒸镀以及对位测试，因此，因此一次开模即可，极大的降低开模成本。
可选地，每一蒸镀掩膜板中设置有至少与具有相同蒸镀图形的膜层的层数相同组数的测试单元组。该套装掩膜板中设置不同的掩膜图形板的数量，以区别对应不同层的掩膜板。
在使用过程中，在用于蒸镀对应膜层的蒸镀掩膜板中，蒸镀区具有相同的蒸镀掩膜图形，测试区的测试单元组中仅有对应膜层的测试孔处于通孔状态。
以下将以适用于OLED器件蒸镀的蒸镀掩膜板作为示例，对上述的蒸镀掩膜板和套装蒸镀掩膜板进行详细说明。
在该示例的OLED器件中，红色(Red)像素结构中的发光层(EmissionLayer，简称EML)和空穴传输层(Hole Transport Layer，简称HTL)具有相同的蒸镀图形，绿色(Green)像素结构中的发光层和空穴传输层具有相同的蒸镀图形，红色像素结构中的上述蒸镀图形与绿色像素结构的上述蒸镀图形互不相同。因此，在高精度金属掩膜板的设计中，红色像素结构的发光层和空穴传输层共用一套装掩膜板进行蒸镀，该套装掩膜板中包括两块蒸镀掩膜板，在每一蒸镀掩膜板中均设置有第一测试单元组101和第二测试单元组102，第一测试单元组101适用于红色发光层(R-EML)的位置对位测试，第二测试单元组102适用于红色空穴传输层(R-HTL)的位置对位测试，其测试单元组10中测试孔11的形状可为矩形、圆形、三角形等。同理，绿色像素结 构的发光层和空穴传输层共用一套装掩膜板，该套装掩膜板中包括两块蒸镀掩膜板进行蒸镀，在每一蒸镀掩膜板中均设置有第一测试单元组101和第二测试单元组102，第一测试单元组101适用于绿色发光层(G-EML)的位置对位测试，第二测试单元组102适用于绿色空穴传输层(G-HTL)的位置对位测试，其测试单元组10中测试孔11形状可为矩形、圆形、三角形等。
当使用第一测试单元组101时，为避免靶材材料通过第二测试单元组102中的第二测试孔112蒸镀到背板上，需将第二测试孔112通过遮挡条12a/12b遮挡。当使用第二测试单元组102时，需将第一测试单元组101中的第一测试孔111通过遮挡条12a/12b遮挡。遮挡条12a/12b的方式可以采用图3或图4示意的任意一种，在掩膜板各部件固定时可灵活选用。
此外，本公开实施例中的蒸镀掩膜板不仅可以为示例的FMM高精度金属掩膜板，也可为蒸镀区图形相对较大的open mask(开放式掩膜板)，这里不做限制。
目前的OLED器件中，虽然有部分图形是相同的，例如为发光层EML或空穴传输层HTL；但由于对应不同颜色(例如为红色R、蓝色B或绿色G)需采用不同的有机材料或设置不同的厚度，因此需在不同层的蒸镀工艺中使用FMM进行蒸镀完成，且需要分别设置测试单元组进行测试对位，导致FMM重复开模设计，例如对应同一OLED器件中的R-EML、R-HTL、G-EML、G-HTL、B-EML需要五张掩膜板，一张蒸镀基板。而采用本公开实施例的可兼容式多用途蒸镀掩膜板及其相应的套装蒸镀掩膜板，针对上述的示例，由于其可以兼容OLED显示器件中颜色相同的不同层的有机材料蒸镀，只需采用三块掩膜板开模和加工，在使用时也仅需一张蒸镀基板即可完成整个OLED器件各层结构的制备和测试，大大节省了工艺成本。与相关技术相比，本公开实施例中的可兼容式多用途蒸镀掩膜板及其相应的套装蒸镀掩膜板可节省两套掩膜板的开模费用，显著降低工艺成本，有效解决了因像素位置对位造成的掩膜板资源浪费问题。
本公开一实施例还提供一种蒸镀系统，如图1b所示，包括腔室300及设置在腔室300中的上述套装蒸镀掩膜板。
在该蒸镀系统中，该套装蒸镀掩膜板由于采用了具有相同蒸镀图形并设 置多组可选择性使用的测试孔的多个相同的蒸镀掩膜板，极大的降低蒸镀工艺成本。
可以理解的是，以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式，然而本公开并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开的保护范围。

Claims (20)

  1. 一种蒸镀掩膜板，包括掩膜图形板；
    其中，所述掩膜图形板包括蒸镀区以及位于所述蒸镀区周边的测试区；所述测试区设置有至少两组测试单元组，所述两组测试单元组位于所述测试区的不同区域，并且每一所述测试单元组包括至少一个用于对位的测试孔。
  2. 根据权利要求1所述的蒸镀掩膜板，其中，不同的所述测试单元组中的所述测试孔的形状不同。
  3. 根据权利要求2所述的蒸镀掩膜板，其中，每一所述测试单元组包括多个测试孔；同一所述测试单元组中的所述测试孔的形状相同。
  4. 根据权利要求2所述的蒸镀掩膜板，其中，每一所述测试单元组包括多个测试孔；同一所述测试单元组中的所述测试孔的形状为矩形、圆形或三角形中的任一种。
  5. 根据权利要求3或4所述的蒸镀掩膜板，其中，同一所述测试单元组中的所述测试孔设置于所述蒸镀区的一侧或多侧。
  6. 根据权利要求1所述的蒸镀掩膜板，其中，所述掩膜图形板还包括抓持区、半刻区和通刻区；所述半刻区为未贯穿所述掩膜图形板的刻蚀区域；所述通刻区贯穿所述掩膜图形板；相对于所述半刻区，所述通刻区靠近所述掩膜图形板的中心区域。
  7. 根据权利要求6所述的蒸镀掩膜板，其中，所述半刻区具有第一形状，所述通刻区具有第二形状，所述第一形状不同于所述第二形状。
  8. 根据权利要求7所述的蒸镀掩膜板，其中，所述第一形状为圆形的一 部分；所述第二形状为条形。
  9. 根据权利要求8所述的蒸镀掩膜板，其中，所述半刻区和所述通刻区间隔设置，且所述半刻区的面积大于所述通刻区的面积。
  10. 根据权利要求1所述的蒸镀掩膜板，还包括框架以及遮挡条；
    其中，所述遮挡条设置于所述框架的内部，所述掩膜图形板设置于所述遮挡条和所述框架的上方，所述遮挡条使得所述掩膜图形板有且仅有一组所述测试单元组中的所述测试孔处于通孔状态。
  11. 根据权利要求10所述的蒸镀掩膜板，其中，所述遮挡条在对应着处于通孔状态的所述测试孔的区域开设有窗孔，所述窗孔的尺寸大于所述测试孔的尺寸。
  12. 根据权利要求10所述的蒸镀掩膜板，其中，所述遮挡条在对应着处于通孔状态的所述测试孔的区域形成相对边缘内凹的缺口，所述缺口使得处于通孔状态的所述测试孔裸露。
  13. 根据权利要求10-12任一项所述的蒸镀掩膜板，其中，所述掩膜图形板分别与所述遮挡条和所述框架焊接连接。
  14. 根据权利要求10所述的蒸镀掩膜板，其中，所述掩膜图形板包括多个蒸镀区和多个测试区；所述多个蒸镀区和所述多个测试区沿着所述掩膜图形板的长度方向交替设置。
  15. 一种套装蒸镀掩膜板，用于分别对同一器件中具有相同蒸镀图形的多个膜层进行掩膜，包括：与具有相同蒸镀图形的多个所述膜层的层数相同数量的蒸镀掩膜板，所述蒸镀掩膜板为权利要求1至14任一项所述的蒸镀掩膜板。
  16. 根据权利要求15所述的套装蒸镀掩膜板，其中，每一所述蒸镀掩膜板中设置有至少与具有相同蒸镀图形的多个所述膜层的层数相同数量的所述测试单元组。
  17. 根据权利要求15所述的套装蒸镀掩膜板，其中，所述蒸镀掩膜板中与多个所述膜层中的第N膜层对应的第N蒸镀掩膜板中，仅有对应于所述第N膜层的所述测试单元组中的所述测试孔处于通孔状态，其中，N为大于等于1且小于等于所述多个膜层的层数。
  18. 一种蒸镀系统，包括权利要求15-11任一项所述的套装蒸镀掩膜板。
  19. 根据权利要求18所述的蒸镀系统，还包括腔室；其中，所述套装蒸镀掩膜板设置在所述腔室中。
  20. 一种采用套装蒸镀掩膜板对同一器件中具有相同蒸镀图形的多个膜层进行对位测试的对位测试方法，
    其中，所述套装蒸镀掩膜板包括与具有相同蒸镀图形的多个所述膜层的层数相同数量的蒸镀掩膜板；每个蒸镀掩膜板包括掩膜图形板；所述掩膜图形板包括蒸镀区以及位于所述蒸镀区周边的测试区；所述测试区设置有与具有相同蒸镀图形的多个所述膜层的层数相同数量的测试单元组，所述测试单元组位于所述测试区的不同区域，并且每一所述测试单元组包括至少一个用于对位的测试孔；
    所述对位测试方法包括：
    利用所述蒸镀掩膜板中与多个所述膜层中的第N膜层对应的第N蒸镀掩膜板对所述第N膜层进行对位测试时，遮挡所述第N蒸镀掩膜板中的所述测试单元组中除了对应于所述第N膜层的所述测试单元组中的所述测试孔以外的所述测试孔，其中，N为大于等于1且小于等于所述多个膜层的层数；及
    利用所述第N蒸镀掩膜板中对应于所述第N膜层的所述测试单元组中的所述测试孔对所述第N膜层进行对位测试。
PCT/CN2018/071549 2017-06-05 2018-01-05 蒸镀掩膜板、套装蒸镀掩膜板、蒸镀系统和对位测试方法 WO2018223695A1 (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US16/068,995 US11538993B2 (en) 2017-06-05 2018-01-05 Evaporating mask plate, evaporating mask plate set, evaporating system, and alignment test method
EP18813393.8A EP3636797B1 (en) 2017-06-05 2018-01-05 Evaporation mask plate, evaporation mask plate set, and alignment testing method
KR1020197024073A KR102237750B1 (ko) 2017-06-05 2018-01-05 증착 마스크, 증착 마스크 세트, 증착 시스템 및 위치 정렬 테스트 방법
JP2019543027A JP7136408B2 (ja) 2017-06-05 2018-01-05 蒸着マスク板、蒸着マスク板セット、蒸着システム及び位置合わせテスト方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710414315.4 2017-06-05
CN201710414315.4A CN108977762B (zh) 2017-06-05 2017-06-05 掩膜板、套装掩膜板和蒸镀系统

Publications (1)

Publication Number Publication Date
WO2018223695A1 true WO2018223695A1 (zh) 2018-12-13

Family

ID=64501823

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2018/071549 WO2018223695A1 (zh) 2017-06-05 2018-01-05 蒸镀掩膜板、套装蒸镀掩膜板、蒸镀系统和对位测试方法

Country Status (6)

Country Link
US (1) US11538993B2 (zh)
EP (1) EP3636797B1 (zh)
JP (1) JP7136408B2 (zh)
KR (1) KR102237750B1 (zh)
CN (1) CN108977762B (zh)
WO (1) WO2018223695A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109778116B (zh) * 2019-03-28 2021-03-02 京东方科技集团股份有限公司 一种掩膜版及其制作方法、掩膜版组件
CN110048007B (zh) * 2019-04-25 2022-03-08 云谷（固安）科技有限公司 掩膜版及其制造方法
JP2021063277A (ja) * 2019-10-16 2021-04-22 株式会社Ｊｏｌｅｄ 蒸着用マスク、および、有機ｅｌ表示パネルの製造方法
CN110643938B (zh) * 2019-10-31 2022-07-05 京东方科技集团股份有限公司 掩膜板组件
CN110846614B (zh) * 2019-11-21 2022-03-25 昆山国显光电有限公司 一种掩膜版和蒸镀系统
CN212025440U (zh) * 2020-04-26 2020-11-27 京东方科技集团股份有限公司 掩膜板组件
CN115616855A (zh) * 2021-07-13 2023-01-17 长鑫存储技术有限公司 一种光罩及光罩固定装置
CN113957384B (zh) * 2021-10-21 2023-06-02 江苏集萃有机光电技术研究所有限公司 掩膜版组、蒸镀装置和发光器件功能层厚度的监控方法
CN115513083B (zh) * 2022-09-29 2023-08-25 惠科股份有限公司 测试承载基板及膜厚监控装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030221614A1 (en) * 2002-06-03 2003-12-04 Samsung Nec Mobile Display Co., Ltd., Ulsan-City, Republic Of Korea Mask and mask frame assembly for evaporation
CN104808434A (zh) * 2015-05-21 2015-07-29 合肥京东方光电科技有限公司 基板、掩膜板及显示装置、对位方法
CN204803392U (zh) * 2015-07-27 2015-11-25 昆山国显光电有限公司 精密掩膜板
CN105803389A (zh) * 2016-05-18 2016-07-27 京东方科技集团股份有限公司 掩膜板及其制作方法
CN205844737U (zh) * 2016-07-29 2016-12-28 昆山国显光电有限公司 掩膜板
CN206015074U (zh) * 2016-09-23 2017-03-15 昆山国显光电有限公司 精密金属遮罩及oled基板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2839003B2 (ja) * 1996-04-05 1998-12-16 日本電気株式会社 真空蒸着装置
JP4540305B2 (ja) * 2003-06-11 2010-09-08 大日本印刷株式会社 メタルマスク及びその取付方法
JP4545504B2 (ja) 2004-07-15 2010-09-15 株式会社半導体エネルギー研究所 膜形成方法、発光装置の作製方法
WO2012093627A1 (ja) 2011-01-07 2012-07-12 シャープ株式会社 蒸着装置および蒸着方法
KR101820020B1 (ko) 2011-04-25 2018-01-19 삼성디스플레이 주식회사 박막 증착용 마스크 프레임 어셈블리
CN103451598B (zh) * 2013-09-05 2016-03-02 中山新诺科技有限公司 一种oled显示面板生产用新型精细金属掩膜版及制作方法
KR102441557B1 (ko) * 2015-04-28 2022-09-08 삼성디스플레이 주식회사 마스크 프레임 조립체, 그 제조 방법 및 표시 장치의 제조 방법
KR102591494B1 (ko) * 2017-11-14 2023-10-20 다이니폰 인사츠 가부시키가이샤 증착 마스크를 제조하기 위한 금속판, 금속판의 검사 방법, 금속판의 제조 방법, 증착 마스크, 증착 마스크 장치 및 증착 마스크의 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030221614A1 (en) * 2002-06-03 2003-12-04 Samsung Nec Mobile Display Co., Ltd., Ulsan-City, Republic Of Korea Mask and mask frame assembly for evaporation
CN104808434A (zh) * 2015-05-21 2015-07-29 合肥京东方光电科技有限公司 基板、掩膜板及显示装置、对位方法
CN204803392U (zh) * 2015-07-27 2015-11-25 昆山国显光电有限公司 精密掩膜板
CN105803389A (zh) * 2016-05-18 2016-07-27 京东方科技集团股份有限公司 掩膜板及其制作方法
CN205844737U (zh) * 2016-07-29 2016-12-28 昆山国显光电有限公司 掩膜板
CN206015074U (zh) * 2016-09-23 2017-03-15 昆山国显光电有限公司 精密金属遮罩及oled基板

Also Published As

Publication number Publication date
JP2020522607A (ja) 2020-07-30
US11538993B2 (en) 2022-12-27
EP3636797A4 (en) 2021-04-28
US20210280788A1 (en) 2021-09-09
JP7136408B2 (ja) 2022-09-13
KR20190103412A (ko) 2019-09-04
CN108977762A (zh) 2018-12-11
CN108977762B (zh) 2019-12-27
EP3636797A1 (en) 2020-04-15
KR102237750B1 (ko) 2021-04-09
EP3636797B1 (en) 2023-09-13

Similar Documents

Publication Publication Date Title
WO2018223695A1 (zh) 蒸镀掩膜板、套装蒸镀掩膜板、蒸镀系统和对位测试方法
KR101049804B1 (ko) 증착 장치용 마스크 밀착 수단 및 이를 이용한 증착 장치
US10964509B2 (en) Substrate side-deposition apparatus
US20210214836A1 (en) Mask device and evaporation method
TW201518522A (zh) 成膜罩體及成膜罩體之製造方法
KR20080055124A (ko) 증착 장치
KR102514115B1 (ko) 증착용 마스크 및 이를 포함하는 마스크 조립체
CN105063553A (zh) 一种蒸镀用磁性掩模板的制作方法
JP7406719B2 (ja) 蒸着マスク及びその製造方法、蒸着マスク装置及びその製造方法、中間体、蒸着方法、並びに有機ｅｌ表示装置の製造方法
US20190044068A1 (en) Mask plate
KR20150017191A (ko) 메탈 마스크 제작 방법
TWI249367B (en) A divided shadow mask device for fabricating organic light emitting diode display
WO2019202902A1 (ja) 蒸着マスク、フレーム付き蒸着マスク、蒸着マスク準備体、蒸着マスクの製造方法、有機半導体素子の製造方法、有機ｅｌディスプレイの製造方法、及びパターンの形成方法
WO2018092182A1 (ja) 蒸着マスク、蒸着装置、蒸着マスクの製造方法、エレクトロルミネッセンス表示装置の製造方法
JP2004152705A (ja) 有機エレクトロルミネッセンス素子の製造方法
US20230036857A1 (en) Mask plate assembly
US20180366649A1 (en) Mask sheet, vapor deposition mask, and method for manufacturing display panel
CN104988458A (zh) 一种带锥角开口掩模板的制作方法
KR20030069679A (ko) 유기 박막 증착기의 마스크 얼라인먼트용 자석판 및자석판과 마스크의 얼라인먼트 구조
CN111485194A (zh) 蒸镀掩模、蒸镀掩模装置及其制造方法、中间体、蒸镀方法及有机el显示装置的制造方法
CN210560686U (zh) 掩膜板
US20120318433A1 (en) Method of manufacturing organic light-emitting display apparatus
KR102206593B1 (ko) 기판의 얼라인 장치 및 방법
CN110592528A (zh) 掩膜板结构及其制备方法
JP2014098195A (ja) 薄膜パターン形成方法及びアライメント装置並びに蒸着装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18813393

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019543027

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20197024073

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2018813393

Country of ref document: EP

Effective date: 20200107