WO2018154876A1 - 計時回路、電子機器および計時回路の制御方法 - Google Patents

計時回路、電子機器および計時回路の制御方法 Download PDF

Info

Publication number
WO2018154876A1
WO2018154876A1 PCT/JP2017/041014 JP2017041014W WO2018154876A1 WO 2018154876 A1 WO2018154876 A1 WO 2018154876A1 JP 2017041014 W JP2017041014 W JP 2017041014W WO 2018154876 A1 WO2018154876 A1 WO 2018154876A1
Authority
WO
WIPO (PCT)
Prior art keywords
time
value
passive elements
periodic signal
switching time
Prior art date
Application number
PCT/JP2017/041014
Other languages
English (en)
French (fr)
Inventor
渡辺　裕之
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to JP2019501049A priority Critical patent/JP6880167B2/ja
Publication of WO2018154876A1 publication Critical patent/WO2018154876A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F3/00—Apparatus which can be set and started to measure-off predetermined or adjustably-fixed time intervals with driving mechanisms, e.g. dosimeters with clockwork
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock

Definitions

  • This technology relates to a clock circuit, electronic equipment, and a method for controlling the clock circuit.
  • the present invention relates to a clock circuit provided with a resistance element and a capacitive element, an electronic device, and a control method for the clock circuit.
  • a timer is used to keep time.
  • a device has been proposed in which a sleep timer is used to measure a sleep interval and intermittently perform wireless communication (see, for example, Patent Document 1).
  • the clock signal for operating the sleep timer is generated by, for example, an RC oscillation circuit including a resistance element and a capacitance element.
  • This technology has been created in view of such a situation, and aims to improve time accuracy in a clock circuit provided with a resistance element and a capacitance element.
  • the present technology has been made to solve the above-described problems.
  • the first aspect of the present technology is to select a plurality of passive elements having different impedances and one of the plurality of passive elements according to a selection signal.
  • a switch for supplying current, a comparator for comparing the first voltage and the second voltage generated in the selected passive element among the plurality of passive elements, and outputting the comparison result as a periodic signal;
  • An initialization unit that initializes one of the first and second voltages each time the periodic signal changes to a predetermined value, and a counter circuit that counts the count value in synchronization with the periodic signal and outputs it as a timer value
  • a control circuit for changing the supply destination of the current by the selection signal when the timer value indicates a predetermined switching time, and a control method therefor. This brings about the effect that the current supply destination is switched to one of a plurality of passive elements at the switching time.
  • the first aspect further includes a resistance element that generates the second voltage, each of the plurality of passive elements is a capacitive element, and the initialization unit sets the periodic signal to a predetermined value.
  • the first voltage may be initialized each time it changes. This brings about the effect that the frequency of the periodic signal is switched by switching the capacitive element.
  • the first aspect further includes a capacitive element that generates the second voltage
  • Each of the plurality of passive elements may be a resistance element
  • the initialization unit may initialize the second voltage every time the periodic signal changes to a predetermined value. This brings about the effect that the frequency of the periodic signal is switched by switching the resistance element.
  • the number of the plurality of passive elements may be more than two, and the predetermined switching time may include a plurality of times.
  • the current supply destination can be switched to any of the three or more resistance elements.
  • the temperature characteristics of the impedance of each of the plurality of passive elements may be different from each other.
  • the current supply destination can be switched to any of a plurality of passive elements having different temperature characteristics.
  • the second aspect of the present technology includes a plurality of passive elements having different impedances, a switch that selects one of the plurality of passive elements according to a selection signal and supplies a current, and the plurality of passive elements.
  • a comparator that compares the first voltage and the second voltage generated in the selected passive element and outputs the comparison result as a periodic signal; and the first and second each time the periodic signal changes to a predetermined value
  • An initialization unit that initializes one of the second voltages, a counter circuit that counts a count value in synchronization with the periodic signal and outputs it as a timer value, and when the timer value indicates a predetermined switching time
  • An electronic apparatus comprising: a control circuit that changes a supply destination of the current according to a selection signal; and a switching time calculation unit that calculates the predetermined switching time based on a predetermined target time. This brings about the effect that the current supply destination is switched to one of the plurality of passive elements at the switching time calculated based on the predetermined target time.
  • the switching time calculation unit may calculate the switching time when the error of the timer value with respect to the predetermined target time is minimized. As a result, the current supply destination is switched at the switching time when the error of the timer value is minimized.
  • the temperature characteristics of the impedances of the plurality of passive elements are different from each other, and the switching time calculation unit is configured such that the period of the periodic signal does not depend on the temperature based on the temperature characteristics.
  • the above switching time may be calculated.
  • the current supply destination is switched at the switching time when the period of the periodic signal does not depend on the temperature.
  • the present technology it is possible to achieve an excellent effect that the time accuracy can be improved in the time measuring circuit provided with the resistance element and the capacitance element.
  • the effects described here are not necessarily limited, and may be any of the effects described in the present disclosure.
  • 6 is a timing chart illustrating an example of an operation of a sleep timer according to the first embodiment of the present technology. 6 is a graph illustrating an example of a relationship between a switching time and a normalization error in the first embodiment of the present technology.
  • FIG. 7 is a flowchart illustrating an example of an operation of a sleep timer according to the first embodiment of the present technology. It is a circuit diagram showing an example of 1 composition of an oscillation circuit in a 2nd embodiment of this art. It is a figure showing an example of operation of a control circuit in a 2nd embodiment of this art. It is a block diagram showing an example of 1 composition of a communication module in a 3rd embodiment of this art. It is a circuit diagram showing an example of 1 composition of an oscillation circuit in a 3rd embodiment of this art. It is a graph which shows an example of the temperature characteristic of the resistive element in the 3rd embodiment of this art.
  • First embodiment example of switching to one of two passive elements at switching time
  • Second embodiment example of switching to one of three passive elements at switching time
  • Third embodiment example of switching to one of two passive elements having different temperature characteristics at switching time
  • FIG. 1 is a block diagram illustrating a configuration example of the communication module 100 according to the first embodiment of the present technology.
  • the communication module 100 performs communication processing in accordance with a communication standard such as BLE (Bluetooth (registered trademark) Low Energy), and is mounted on, for example, a wearable device or a mobile device.
  • the communication module 100 includes a communication processing unit 110, a power management unit 120, a switching time calculation unit 130, and a sleep timer 200.
  • the communication processing unit 110 executes predetermined communication processing. For example, the communication processing unit 110 performs processing for transmitting and receiving wireless signals intermittently.
  • the communication processing unit 110 at the time of temporarily stopping the communication, and generates a control signal for requesting power feed suspension was supplied through the signal line 119 to the power management unit 120, the target time t e the signal line 118 To the switching time calculation unit 130.
  • the target time t e is the resume communication time, relative time with respect to a predetermined count start time is set as the target time. This target time is set in units of milliseconds (ms), for example.
  • the power management unit 120 manages the power supply of the communication module 100.
  • the power management unit 120 When the communication module 100 is turned on, the power management unit 120 generates a power supply voltage VDD and supplies the power supply voltage VDD to the communication processing unit 110 via the signal line 128.
  • the power management unit 120 stops the supply of the power supply voltage VDD.
  • the power management unit 120 supplies a reset signal to the sleep timer 200 via the signal line 129 to reset the timer value to the initial value.
  • the integer value N 0 is a timer value corresponding to the target time moments t e. Power management unit 120 after the reset refers to the timer value and restarts the supply of the power supply voltage VDD when the timer value reaches the integer N 0.
  • Switching time calculation unit 130 based on the target time t e, in which computes the integral value N SEL1 and integer value N 0 showing the switching time.
  • the switching time indicates the time at which the passive element in the sleep timer 200 is switched.
  • a relative time with respect to the timing start time is set. Details of the calculation method of the integer values N SEL1 and N 0 will be described later.
  • the switching time calculation unit 130 supplies the integer value N 0 to the power management unit 120 via the signal line 138 and supplies the integer value N SEL1 to the sleep timer 200 via the signal line 139.
  • the sleep timer 200 measures time.
  • the sleep timer 200 includes a plurality of passive elements having different impedances, and counts timer values (that is, counts time) using any of these passive elements. Examples of the passive element include a capacitive element and a resistance element. Then, when the timer value reaches the integer value NSEL1 , the sleep timer 200 switches the passive element and continues to measure time.
  • the sleep timer 200 is an example of a time measuring circuit described in the claims.
  • the oscillation circuit 210 may be provided in an electronic device other than the communication module 100 as long as the device operates based on the timer value.
  • the communication module 100 is an example of an electronic device described in the claims.
  • FIG. 2 is a block diagram illustrating a configuration example of the sleep timer 200 according to the first embodiment of the present technology.
  • the sleep timer 200 includes an oscillation circuit 210, a counter circuit 250, and a control circuit 260.
  • the oscillation circuit 210 generates a periodic signal having a predetermined frequency as a clock signal CLK and supplies it to the counter circuit 250.
  • the oscillation circuit 210 includes a plurality of passive elements having different impedances, and switches the internal connection of the passive elements in accordance with the selection signal SELC.
  • the counter circuit 250 counts the count value in synchronization with the clock signal CLK.
  • the counter circuit 250 supplies the count value as a timer value to the control circuit 260 and the power management unit 120. Further, the counter circuit 250 resets the timer value to an initial value (for example, “0”) according to the reset signal from the power management unit 120.
  • Control circuit 260 a selection signal SELC when the timer value becomes an integer value N SEL1, in which to switch the passive element of the connection destination of the constant current source 211.
  • N SEL1 an integer value
  • the logic value “0” is set to the selection signal SELC
  • the logic value “1” is set to the selection signal SELC.
  • FIG. 3 is a circuit diagram illustrating a configuration example of the oscillation circuit 210 according to the first embodiment of the present technology.
  • the oscillation circuit 210 includes constant current sources 211 and 216, switches 212 and 215, capacitive elements 213 and 214, a resistance element 217, and a comparator 218.
  • the constant current source 211 supplies a constant current to the switch 212.
  • the constant current source 216 supplies a constant current to the resistance element 217.
  • the switch 212 selects one of the capacitive elements 213 and 214 according to the selection signal SELC and connects it to the constant current source 211.
  • the capacitance elements 213 and 214 have different electrostatic capacities. In other words, the capacitive elements 213 and 214 have different capacitive impedances. For example, it is assumed that the capacitance of the capacitor 213 is larger than that of the capacitor 214. The capacitance of the capacitor 214 of the smaller is 1 times a capacitive element 213. Here, a 1 is a real number less than 1.
  • the comparator 218 compares the input voltage Vin at the non-inverting input terminal (+) with the reference voltage Vref at the inverting input terminal ( ⁇ ), and outputs the comparison result to the switch 215 and the counter circuit 250 as the clock signal CLK. is there.
  • the non-inverting input terminal (+) is connected to a connection point between the constant current source 211 and the switch 212 and one end of the switch 215.
  • the inverting input terminal ( ⁇ ) is connected to a connection point between the constant current source 216 and the resistance element 217.
  • the switch 215 initializes the input voltage Vin every time the clock signal CLK becomes a predetermined value (for example, high level).
  • One end of the switch 215 is connected to a connection point between the constant current source 211 and the switch 212, and the other end is connected to a terminal of a predetermined reference voltage (for example, a ground terminal).
  • a predetermined reference voltage for example, a ground terminal.
  • the switch 215 shifts to an open state when the clock signal CLK is at a low level, and shifts to a closed state when the clock signal CLK is at a high level.
  • the switch 215 is closed, the capacitor 213 or the capacitor 214 is discharged and the input voltage Vin is initialized.
  • the switch 215 is an example of an initialization unit described in the claims.
  • the period of the clock signal CLK is proportional to the time constant CR, where C is the capacitance of the capacitive element 213 or 214 and R is the resistance value of the resistive element 217. Further, as described above, the capacitance of the capacitor 214 is one times a capacitive element 213. Therefore, when the period is referred to as T CK when the capacitance element 213 the larger the capacitance is connected, the period when the capacitive element 214 of the smaller is connected, is a 1 ⁇ T CK .
  • the target time t e is inputted, obtains an integer value N 0 when the absolute value of the error dt 0 expressed by the following equation is minimized.
  • dt 0 t e ⁇ N 0 ⁇ T CK Equation 1
  • the switching time calculation unit 130 obtains an integer value N SEL1 when the absolute value of the error dt 1 represented by the following equation is minimized.
  • dt 1 t e- ⁇ N SEL1 ⁇ T CK + (N 0 -N SEL1 ) ⁇ a 1 ⁇ T CK ⁇ Equation 2
  • the integer value N SEL1 when the absolute value of the error dt 1 is minimized is “245”. Further, the error dt 1 at this time is “0” milliseconds (ms) from Equation 2.
  • the error dt 0 described above is a time error when the capacitor element is not switched until the timer value reaches the integer value N 0
  • the error dt 1 is a case where the capacitor element is switched at the intermediate integer value N SEL1. Is the time error. Since the error dt 1 is “0”, the error can be eliminated by switching. Depending on the combination of the target time and the cycle TCK , the error may not be “0”. Even in this case, the error can be reduced by switching.
  • the oscillation circuit 210 switches the capacitive element
  • a passive element other than the capacitive element may be switched.
  • the oscillation circuit 210 may include a plurality of resistance elements instead of the plurality of capacitance elements, and switch between them.
  • the capacitive elements 213 and 214 are examples of passive elements described in the claims.
  • the switching time calculation unit 130 is calculating the integer value N SEL1
  • the user after shipment may be an integer value N SEL1 which has been calculated in advance as a configuration setting in a register or the like. In this case, the switching time calculation unit 130 is unnecessary, and the sleep timer 200 may read the integer value NSEL1 from the register.
  • the integer value N SEL1 can be corrected using a high-precision timer with higher accuracy than the sleep timer 200. For example, at a predetermined correction start time, the high-accuracy timer and the sleep timer 200 in which the integer value N SEL1 is set individually count from the correction start time to the target time. Then, the switching time calculation unit 130 measures an error in the timer value of the sleep timer 200 with respect to the high-precision timer. Then, the switching time calculation unit 130 corrects and resets the integer value N SEL1 so that the error is reduced. The correction of the integer value NSEL1 is executed only once or periodically, for example.
  • the high-precision timer may be built in the communication module 100 or may be provided outside the communication module 100.
  • FIG. 4 is a diagram illustrating an example of the operation of the control circuit 260 according to the first embodiment of the present technology.
  • the control circuit 260 sets the selection signal SELC to a logical value “0” to select the capacitive element 213 with the larger capacitance.
  • the control circuit 260 sets the selection signal SELC to a logical value “1” and causes the capacitive element 214 with the smaller capacitance to be selected.
  • FIG. 5 is a timing chart showing an example of the operation of the sleep timer 200 according to the first embodiment of the present technology.
  • a in the same figure is a timing chart which shows an example of operation
  • B in the figure is a timing chart showing an example of the operation of the comparative example in which the capacitive element is not switched.
  • the power management unit 120 stops supplying the power supply voltage VDD and resets the timer value to “0”.
  • the oscillation circuit 210 generates a clock signal CLK, and the counter circuit 250 increments the timer value in synchronization with the clock signal CLK.
  • the control circuit 260 sets “0” in the selection signal SELC.
  • N SEL1 for example, “245”
  • the frequency of the clock signal CLK in this period is 32.768 kilohertz (kHz)
  • the period T CK is approximately 30.518 microseconds (.mu.s).
  • the measurement time until the timer value reaches the integer value N 0 (“246”) from the initial value (“0”) is 7.5 milliseconds (ms), and from Equation 2, the error dt 1 with respect to the target time is “0” milliseconds (ms).
  • the sleep timer 200 measures time without switching the capacitive element in the middle.
  • the measurement time until the timer value reaches the integer value N 0 (“246”) is a value deviated from 7.5 milliseconds (ms).
  • the error dt 0 with respect to the target time is about “+7.324” milliseconds (ms).
  • the sleep timer 200 switches the capacitor element to which the constant current source 211 is connected, thereby reducing the error of the measured time with respect to the target time as compared with the case where the sleep timer 200 is not switched. can do. That is, the accuracy of the time measured by the sleep timer 200 can be improved.
  • FIG. 6 is a graph illustrating an example of a relationship between the switching time and the normalization error dt n in the first embodiment of the present technology.
  • the vertical axis represents the normalization error dt n
  • the horizontal axis represents the difference between the integer values N SEL1 and N 0 .
  • white circles in the figure indicate plots in the case where the capacitance ratio of the capacitive elements 213 and 214 is 1: 0.995.
  • the triangle indicates a plot when the capacity ratio is 1: 0.99
  • the black circle indicates a plot when the capacity ratio is 1: 0.97.
  • the normalization error dt n is expressed by the following equation.
  • the unit of this normalization error dt n is ppm (parts per million).
  • dt n (dt 1 / t e) ⁇ 10 -6
  • the conditions other than the capacity ratio are the same as those in FIG. That is, the period TCK is 1 / (32.768) milliseconds (ms), and the target time is 7.5 milliseconds (ms).
  • the integer value N SEL1 when the error is minimized are different.
  • the normalization error without switching is approximately ⁇ 4089 ppm, but this normalization error can be reduced by switching.
  • FIG. 7 is a flowchart illustrating an example of the operation of the sleep timer 200 according to the first embodiment of the present technology. This operation is started when a reset signal is input to the sleep timer 200, for example.
  • the sleep timer 200 initializes the timer value (step S901), and increments the timer value in synchronization with the clock signal CLK (step S902). Then, the sleep timer 200 determines whether or not the timer value is an integer value N SEL1 corresponding to the switching time (step S903).
  • step S903: Yes When the timer value is the integer value N SEL1 (step S903: Yes), the sleep timer 200 switches the capacitor element to which the constant current source 211 is connected (step S904). When the timer value is not the integer value N SEL1 (step S903: No), or after step S904, the sleep timer 200 repeatedly executes step S902 and subsequent steps.
  • the sleep timer 200 increments the timer value in synchronization with the clock signal CLK, but may decrement.
  • the sleep timer 200 measures the time by switching the connection destination of the constant current source 211 at the switching time when the measured time substantially matches the target time.
  • the error of the set time with respect to the target time can be reduced.
  • Second Embodiment> In the first embodiment described above, the capacitive elements 213 and 214 are provided in the sleep timer 200, and the connection destination of the constant current source 211 is switched to one of those capacitive elements. However, in this configuration, the accuracy may not be sufficiently improved depending on the capacity ratio and the target time value. For example, in the graph of FIG. 6, when the capacity ratio is 1: 0.85 and other conditions are the same, the error is ⁇ 610 ppm. In the BLE standard, ⁇ 500 ppm or less is required, so that the error needs to be further reduced.
  • the sleep timer 200 includes three or more capacitive elements having different capacities and the connection destination of the constant current source 211 is sequentially switched to any one of those capacitive elements, the accuracy can be further improved.
  • the sleep timer 200 of the second embodiment is different from the first embodiment in that the connection destination of the constant current source 211 is sequentially switched to any of three or more capacitive elements.
  • FIG. 8 is a circuit diagram illustrating a configuration example of the oscillation circuit 210 according to the second embodiment of the present technology.
  • the oscillation circuit 210 according to the second embodiment is different from the first embodiment in that a switch 221 is provided instead of the switch 212 and a capacitive element 222 is further provided.
  • the capacitance of the capacitive element 222 is different from those of the capacitive elements 213 and 214. For example, it is assumed that the capacitance of the capacitive element 222 is the smallest among the three capacitive elements.
  • the capacitance of the capacitive element 222 is twice a capacitive element 213.
  • a 2 is a real number of less than a 1.
  • the switch 221 selects any one of the capacitive elements 213, 214, and 222 according to the selection signal SELC and connects it to the constant current source 211.
  • the switching time calculation unit 130 obtains integer values N 0 and N SEL1 using Equation 1 and Equation 2. Next, the switching time calculation unit 130 obtains an integer value N SEL2 when the absolute value of the error dt 2 represented by the following equation is minimized.
  • dt 2 t e ⁇ N SEL1 ⁇ T CK ⁇ (N SEL2 ⁇ N SEL1 ) ⁇ a 1 ⁇ T CK -(N 0 -N SEL2 ) ⁇ a 2 ⁇ T CK Equation 3
  • the control circuit 260 is to cause the switching from the capacitive element 213 when the timer value becomes an integer value N SEL1 in the capacitor 214, to switch from the capacitive element 214 to capacitive element 222 when the timer value becomes an integer value N SEL2 .
  • FIG. 9 is a diagram illustrating an example of the operation of the control circuit 260 according to the second embodiment of the present technology.
  • the control circuit 260 sets “0” to the selection signal SELC to select the capacitive element 213 having the maximum capacitance.
  • the control circuit 260 sets the selection signal SELC to “1” to select the capacitor element 214 having the second largest capacitance. .
  • control circuit 260 when the timer value is greater than integer N SEL2 is set to "2" to the selection signal SELC, capacitance to select the minimum of the capacitive element 222.
  • the capacity ratio a 1 is 0.85
  • the capacity ratio a 2 is 0.99
  • other conditions such as the target time are the same as those in the first embodiment.
  • the switching time calculation unit 130 calculates the integer value N SEL1 using Equation 2.
  • the normalization error when the switch 221 is not switched is about ⁇ 4089 ppm
  • the normalization error when the switch is performed only once based on the integer value N SEL1 is about ⁇ 610 ppm.
  • the switching time calculation unit 130 calculates the integer value N SEL2 using Equation 3.
  • the timer value is the integer value N SEL1 and the timer value is N SEL2
  • the normalization error when the switch 221 switches is reduced to about ⁇ 40.7 ppm.
  • the connection destination of the constant current source 211 is set to three capacitive elements.
  • the sleep timer 200 includes four or more capacitive elements having different impedances, and the connection destination of the constant current source 211 is set to those capacitive elements. You may switch to either.
  • the sleep timer 200 may switch a passive element such as a resistance element instead of the capacitive element.
  • the sleep timer 200 sequentially switches the connection destination of the constant current source 211 to any one of the three capacitive elements. In comparison, the error with respect to the target time can be further reduced.
  • the sleep timer 200 assuming that the period T CK of the clock signal CLK depends on the temperature does not change, was switched the connection of the constant current source 211. However, actually, when the temperature changes, the resistance value of the resistance element in the oscillation circuit 210 and the capacitance of the capacitance element may fluctuate, and as a result, the cycle TCK may change. Since the change of the cycle TCK reduces the accuracy of time, it is desirable that the cycle TCK is constant regardless of the temperature.
  • the sleep timer 200 of the third embodiment is different from that of the first embodiment in that the fluctuation of the cycle TCK due to a temperature change is suppressed.
  • FIG. 10 is a block diagram illustrating a configuration example of the communication module 100 according to the third embodiment of the present technology.
  • the communication module 100 according to the third embodiment is different from the first embodiment in that a switching time calculation unit 131 is provided instead of the switching time calculation unit 130.
  • the switching time calculation unit 131 calculates an integer value N SEL1 corresponding to the switching time based on the temperature coefficients of the plurality of passive elements in the sleep timer 200. Details of the calculation method of the integer value N SEL1 will be described later.
  • FIG. 11 is a circuit diagram illustrating a configuration example of the oscillation circuit 210 according to the third embodiment of the present technology.
  • the oscillation circuit 210 of the third embodiment is different from that of the first embodiment in that it includes a capacitive element 233 instead of the capacitive elements 213 and 214, and includes resistive elements 231 and 232 instead of the resistive element 217. .
  • Resistance elements 231 and 232 have different impedances. Further, the temperature characteristic of the resistance element 231 is opposite to that of the resistance element 232. For example, as the temperature increases, the impedance of the resistance element 231 increases, whereas the impedance of the resistance element 232 decreases.
  • One end of the resistance element 231 is connected to the switch 212, and the other end is connected to the ground terminal.
  • One end of the resistance element 232 is also connected to the switch 212, and the other end is connected to the ground terminal.
  • the impedances of the resistance elements 231 and 232 are variable, and the user can adjust their values by register settings after product shipment.
  • the switch 212 of the third embodiment connects the connection destination of the constant current source 211 to one of the resistance elements 231 and 232 in accordance with the selection signal SELR.
  • One end of the capacitive element 233 is connected to the constant current source 216, one end of the switch 215, and the non-inverting input terminal (+) of the comparator 218, and the other end is connected to the ground terminal.
  • the comparator 218 compares the input voltage Vref at the inverting input terminal ( ⁇ ) and the input voltage Vin at the non-inverting input terminal (+).
  • the switch 215 is closed when the clock signal CLK is inverted from the low level to the high level, and discharges the capacitive element 233. As a result, the input voltage Vin is initialized.
  • FIG. 12 is a graph showing an example of the temperature characteristics of the resistance elements 231 and 232 in the third embodiment of the present technology.
  • a is a graph showing an example of the temperature characteristic of the resistance element 231.
  • B in the figure is a graph showing an example of the temperature characteristic of the resistance element 232.
  • shaft in the figure shows the resistance value of a resistive element, and a horizontal axis shows temperature.
  • the resistance value Rp of the resistance element 231 at a certain measurement temperature is expressed by the following equation.
  • Rp Rp 0 + m p ⁇ dT Equation 4
  • Rp 0 is the resistance value of the resistance element 231 at a predetermined reference temperature.
  • m p is the temperature coefficient of the resistance element 231.
  • dT is the difference between the reference temperature and the measured temperature.
  • the unit of temperature is, for example, Kelvin (K).
  • the resistance value Rn of the resistance element 232 at a certain measurement temperature is expressed by the following equation.
  • Rn Rn 0 ⁇ m n ⁇ dT Equation 5
  • Rn 0 is the resistance value of the resistance element 232 at a predetermined reference temperature.
  • mn is a temperature coefficient of the resistance element 232.
  • the cycle of the clock signal CLK is proportional to the time constant CR.
  • T CKn T CKn0 -m n ⁇ dT CK ⁇ formula 7
  • T CKn the period at the measured temperature when connected to the resistance element 232.
  • T CKn0 is a period at the reference temperature when the resistor element 232 is connected.
  • N SEL1 that satisfies the following equation may be set.
  • N SEL1 : (N 0 ⁇ N SEL1 ) mn : m p Expression 9
  • the error dt 1 represented by Expression 10 is not necessarily “0”, but is assumed to be within an allowable range.
  • the switching time calculation unit 131 calculates an integer value N 0 using Expression 1, and then calculates N SEL1 that satisfies Expression 9.
  • the sleep timer 200 can suppress the fluctuation of the cycle depending on the temperature while reducing the error within an allowable range.
  • the sleep timer 200 switches between two resistance elements, but may include three or more resistance elements having different temperature characteristics and sequentially switch them.
  • the sleep timer 200 may switch a passive element such as a capacitive element instead of the resistive element.
  • the resistance elements 231 and 232 are examples of passive elements described in the claims.
  • the resistance element is switched at the switching time obtained based on the temperature characteristics, so that the fluctuation of the cycle due to the temperature change can be suppressed.
  • the processing procedure described in the above embodiment may be regarded as a method having a series of these procedures, and a program for causing a computer to execute these series of procedures or a recording medium storing the program. You may catch it.
  • a recording medium for example, a CD (Compact Disc), an MD (MiniDisc), a DVD (Digital Versatile Disc), a memory card, a Blu-ray disc (Blu-ray (registered trademark) Disc), or the like can be used.
  • this technique can also take the following structures.
  • Each of the plurality of passive elements is a resistance element, The timing circuit according to (1), wherein the initialization unit initializes the second voltage every time the periodic signal changes to a predetermined value.
  • the number of the plurality of passive elements is more than two, The timing circuit according to any one of (1) to (3), wherein the predetermined switching time includes a plurality of times.
  • (6) a plurality of passive elements having different impedances from each other;
  • a switch that selects one of the plurality of passive elements according to a selection signal and supplies a current;
  • a comparator that compares a first voltage and a second voltage generated in the selected passive element among the plurality of passive elements and outputs the comparison result as a periodic signal;
  • An initialization unit that initializes one of the first and second voltages each time the periodic signal changes to a predetermined value;
  • a counter circuit that counts a count value in synchronization with the periodic signal and outputs it as a timer value;
  • a control circuit for changing the supply destination of the current by the selection signal when the timer value indicates a predetermined switching time;
  • An electronic apparatus comprising: a switching time calculation unit that calculates the predetermined switching time based on a predetermined target time.
  • the temperature characteristics of the impedance of each of the plurality of passive elements are different from each other, The electronic device according to (6), wherein the switching time calculation unit calculates the switching time when the period of the periodic signal does not depend on temperature based on the temperature characteristic.
  • a selection procedure for supplying a current by selecting any of a plurality of passive elements having different impedances according to a selection signal;
  • a comparison procedure for comparing a first voltage and a second voltage generated in the selected passive element among the plurality of passive elements and outputting the comparison result as a periodic signal;
  • An initialization procedure for initializing one of the first and second voltages each time the periodic signal changes to a predetermined value;
  • a counting procedure for counting the count value in synchronization with the periodic signal and outputting it as a timer value;
  • a control procedure for changing a supply destination of the current by the selection signal when the timer value indicates a predetermined switching time.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Electronic Switches (AREA)
  • Electric Clocks (AREA)
  • Measurement Of Predetermined Time Intervals (AREA)

Abstract

抵抗素子および容量素子を設けた計時回路において、時刻の精度を向上させる。　スイッチは、選択信号に従って互いにインピーダンスの異なる複数の受動素子のいずれかを選択して電流を供給する。コンパレータは、複数の受動素子のうち選択された受動素子に生じた第１の電圧と第２の電圧とを比較して当該比較結果を周期信号として出力する。初期化部は、周期信号が所定値に変化するたびに第１および第２の電圧との一方を初期化する。カウンタ回路は、周期信号に同期して計数値を計数してタイマ値として出力する。制御回路は、タイマ値が所定の切替時刻を示すときに選択信号により前記電流の供給先を変更させる。

Description

計時回路、電子機器および計時回路の制御方法
　本技術は、計時回路、電子機器および計時回路の制御方法に関する。詳しくは、抵抗素子および容量素子を設けた計時回路、電子機器および計時回路の制御方法に関する。
　従来より、時刻に基づいて様々な処理を実行する電子装置において、時刻を計時するためにタイマが用いられている。例えば、スリープタイマーにより、スリープ間隔を計時して間欠的に無線通信を行うデバイスが提案されている（例えば、特許文献１参照。）。このスリープタイマーを動作させるクロック信号は、例えば、抵抗素子および容量素子を含むＲＣ発振回路により生成される。
特開２０１５－１１１９１６号公報
　上述の従来技術では、間欠的に無線通信を行うことにより、消費電力を低減することができる。しかしながら、ＲＣ発振回路を用いる場合には、水晶発振器を用いる場合と比較して、計時した時刻が不正確になるという問題がある。これは、ＲＣ発振回路が生成するクロック信号の周期は、プロセス、電源電圧および温度の条件に依存して変動し、その変動量は、一般に水晶発振器と比較して大きいためである。ＲＣ発振回路の代わりに水晶発振器を用いれば時刻の精度の問題は解消するが、部品点数やコストが増大するため望ましくない。
　本技術はこのような状況に鑑みて生み出されたものであり、抵抗素子および容量素子を設けた計時回路において、時刻の精度を向上させることを目的とする。
　本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、互いにインピーダンスの異なる複数の受動素子と、選択信号に従って上記複数の受動素子のいずれかを選択して電流を供給するスイッチと、上記複数の受動素子のうち上記選択された受動素子に生じた第１の電圧と第２の電圧とを比較して当該比較結果を周期信号として出力するコンパレータと、上記周期信号が所定値に変化するたびに上記第１および第２の電圧の一方を初期化する初期化部と、上記周期信号に同期して計数値を計数してタイマ値として出力するカウンタ回路と、上記タイマ値が所定の切替時刻を示すときに上記選択信号により上記電流の供給先を変更させる制御回路とを具備する計時回路、および、その制御方法である。これにより、切替時刻において電流の供給先が複数の受動素子のいずれかに切り替えられるという作用をもたらす。
　また、この第１の側面において、上記第２の電圧を生成する抵抗素子をさらに具備し、上記複数の受動素子のそれぞれは容量素子であり、上記初期化部は、上記周期信号が所定値に変化するたびに上記第１の電圧を初期化してもよい。これにより、容量素子の切り替えにより周期信号の周波数が切り替えられるという作用をもたらす。
　また、この第１の側面において、上記第２の電圧を生成する容量素子をさらに具備し、
　上記複数の受動素子のそれぞれは抵抗素子であり、上記初期化部は、上記周期信号が所定値に変化するたびに上記第２の電圧を初期化してもよい。これにより、抵抗素子の切り替えにより周期信号の周波数が切り替えられるという作用をもたらす。
　また、この第１の側面において、上記複数の受動素子の個数は２個より多く、上記所定の切替時刻は、複数の時刻を含んでもよい。これにより、電流の供給先が３個以上の抵抗素子のいずれかに切り替えられるという作用をもたらす。
　また、この第１の側面において、上記複数の受動素子のそれぞれの上記インピーダンスの温度特性は、互いに異なってもよい。これにより、電流の供給先が、温度特性の異なる複数の受動素子のいずれかに切り替えられるという作用をもたらす。
　また、本技術の第２の側面は、互いにインピーダンスの異なる複数の受動素子と、選択信号に従って上記複数の受動素子のいずれかを選択して電流を供給するスイッチと、上記複数の受動素子のうち上記選択された受動素子に生じた第１の電圧と第２の電圧とを比較して当該比較結果を周期信号として出力するコンパレータと、上記周期信号が所定値に変化するたびに上記第１および第２の電圧の一方を初期化する初期化部と、上記周期信号に同期して計数値を計数してタイマ値として出力するカウンタ回路と、上記タイマ値が所定の切替時刻を示すときに上記選択信号により上記電流の供給先を変更させる制御回路と、所定の目標時刻に基づいて上記所定の切替時刻を演算する切替時刻演算部とを具備する電子機器である。これにより、所定の目標時刻に基づいて演算された切替時刻において、電流の供給先が複数の受動素子のいずれかに切り替えられるという作用をもたらす。
　また、この第２の側面において、上記切替時刻演算部は、上記所定の目標時刻に対する上記タイマ値の誤差が最小となるときの上記切替時刻を演算してもよい。これにより、タイマ値の誤差が最小となるときの切替時刻において、電流の供給先が切り替えられるという作用をもたらす。
　また、この第２の側面において、上記複数の受動素子のそれぞれの上記インピーダンスの温度特性は、互いに異なり、上記切替時刻演算部は、上記温度特性に基づいて上記周期信号の周期が温度に依存しないときの上記切替時刻を演算してもよい。これにより、周期信号の周期が温度に依存しないときの切替時刻において、電流の供給先が切り替えられるという作用をもたらす。
　本技術によれば、抵抗素子および容量素子を設けた計時回路において、時刻の精度を向上させることができるという優れた効果を奏し得る。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本技術の第１の実施の形態における通信モジュールの一構成例を示すブロック図である。 本技術の第１の実施の形態におけるスリープタイマーの一構成例を示すブロック図である。 本技術の第１の実施の形態における発振回路の一構成例を示す回路図である。 本技術の第１の実施の形態における制御回路の動作の一例を示す図である。 本技術の第１の実施の形態におけるスリープタイマーの動作の一例を示すタイミングチャートである。 本技術の第１の実施の形態における切替時刻と正規化誤差との関係の一例を示すグラフである。 本技術の第１の実施の形態におけるスリープタイマーの動作の一例を示すフローチャートである。 本技術の第２の実施の形態における発振回路の一構成例を示す回路図である。 本技術の第２の実施の形態における制御回路の動作の一例を示す図である。 本技術の第３の実施の形態における通信モジュールの一構成例を示すブロック図である。 本技術の第３の実施の形態における発振回路の一構成例を示す回路図である。 本技術の第３の実施の形態における抵抗素子の温度特性の一例を示すグラフである。
　以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
　１．第１の実施の形態（切替時刻で２つの受動素子のいずれかに切り替える例）
　２．第２の実施の形態（切替時刻で３つの受動素子のいずれかに切り替える例）
　３．第３の実施の形態（切替時刻で、温度特性の異なる２つの受動素子のいずれかに切り替える例）
　＜１．第１の実施の形態＞
　［通信モジュールの構成例］
　図１は、本技術の第１の実施の形態における通信モジュール１００の一構成例を示すブロック図である。この通信モジュール１００は、ＢＬＥ（Bluetooth（登録商標） Low Energy）などの通信規格に従って通信処理を行うものであり、例えば、ウェアラブル機器やモバイル機器に搭載される。そして、通信モジュール１００は、通信処理部１１０、電源管理部１２０、切替時刻演算部１３０およびスリープタイマー２００を備える。
　通信処理部１１０は、所定の通信処理を実行するものである。この通信処理部１１０は、例えば、間欠的に無線信号を送受信する処理を行う。通信処理部１１０は、通信を一時的に停止する際に、電源停止を要求する制御信号を生成して電源管理部１２０に信号線１１９を介して供給し、目標時刻ｔｅを信号線１１８を介して切替時刻演算部１３０に供給する。ここで、目標時刻ｔｅは、通信を再開する時刻であり、所定の計時開始時刻に対する相対時刻が目標時刻として設定される。この目標時刻は、例えば、ミリ秒（ｍｓ）の単位で設定される。
　電源管理部１２０は、通信モジュール１００の電源を管理するものである。この電源管理部１２０は、通信モジュール１００に電源が投入されると、電源電圧ＶＤＤを生成して信号線１２８を介して通信処理部１１０に供給する。そして、通信処理部１１０により電源停止が要求されると電源管理部１２０は、電源電圧ＶＤＤの供給を停止する。次に、整数値Ｎ０を切替時刻演算部１３０から受け取ると電源管理部１２０は、信号線１２９を介してスリープタイマー２００にリセット信号を供給してタイマ値を初期値にリセットさせる。ここで、整数値Ｎ０は、目標時刻ｔｅに対応するタイマ値である。リセット後に電源管理部１２０は、タイマ値を参照し、そのタイマ値が整数値Ｎ０に達したときに電源電圧ＶＤＤの供給を再開する。
　切替時刻演算部１３０は、目標時刻ｔｅに基づいて、切替時刻を示す整数値ＮＳＥＬ１と整数値Ｎ０とを演算するものである。ここで、切替時刻は、スリープタイマー２００内の受動素子を切り替える時刻を示す。この切替時刻には、計時開始時刻に対する相対時刻が設定される。整数値ＮＳＥＬ１およびＮ０の演算方法の詳細については後述する。切替時刻演算部１３０は、整数値Ｎ０を電源管理部１２０に信号線１３８を介して供給し、整数値ＮＳＥＬ１をスリープタイマー２００に信号線１３９を介して供給する。
　スリープタイマー２００は、時刻を計時するものである。このスリープタイマー２００は、インピーダンスの異なる複数の受動素子を備え、それらの受動素子のいずれかを用いてタイマ値の計数（すなわち、計時）を行う。受動素子としては、例えば、容量素子や抵抗素子が挙げられる。そして、タイマ値が整数値ＮＳＥＬ１になったときにスリープタイマー２００は、受動素子を切り替え、計時を継続する。なお、スリープタイマー２００は、特許請求の範囲に記載の計時回路の一例である。
　なお、通信モジュール１００にスリープタイマー２００を設けているが、タイマ値に基づいて動作する機器であれば、通信モジュール１００以外の電子機器に発振回路２１０を設けることもできる。また、通信モジュール１００は、特許請求の範囲に記載の電子機器の一例である。
　［スリープタイマーの構成例］
　図２は、本技術の第１の実施の形態におけるスリープタイマー２００の一構成例を示すブロック図である。このスリープタイマー２００は、発振回路２１０、カウンタ回路２５０および制御回路２６０を備える。
　発振回路２１０は、所定周波数の周期信号をクロック信号ＣＬＫとして生成し、カウンタ回路２５０に供給するものである。また、発振回路２１０は、インピーダンスの異なる複数の受動素子を備え、選択信号ＳＥＬＣに従って、その受動素子の内部接続を切り替える。
　カウンタ回路２５０は、クロック信号ＣＬＫに同期して計数値を計数するものである。このカウンタ回路２５０は、計数値をタイマ値として制御回路２６０および電源管理部１２０に供給する。また、カウンタ回路２５０は、電源管理部１２０からのリセット信号に従って、タイマ値を初期値（例えば、「０」）にリセットする。
　制御回路２６０は、タイマ値が整数値ＮＳＥＬ１になったときに選択信号ＳＥＬＣにより、定電流源２１１の接続先の受動素子を切り替えさせるものである。例えば、タイマ値が整数値ＮＳＥＬ１未満の場合に選択信号ＳＥＬＣに論理値「０」が設定され、タイマ値が整数値ＮＳＥＬ１以上の場合に選択信号ＳＥＬＣに論理値「１」が設定される。
　［発振回路の構成例］
　図３は、本技術の第１の実施の形態における発振回路２１０の一構成例を示す回路図である。この発振回路２１０は、定電流源２１１および２１６と、スイッチ２１２および２１５と、容量素子２１３および２１４と、抵抗素子２１７と、コンパレータ２１８とを備える。
　定電流源２１１は、一定の電流をスイッチ２１２に供給するものである。定電流源２１６は、一定の電流を抵抗素子２１７に供給するものである。
　スイッチ２１２は、選択信号ＳＥＬＣに従って、容量素子２１３および２１４のいずれかを選択して定電流源２１１に接続するものである。
　また、容量素子２１３および２１４は、互いに静電容量が異なる。言い換えれば、容量素子２１３および２１４は、容量性のインピーダンスが互いに異なる。例えば、容量素子２１３の方が容量素子２１４よりも静電容量が大きいものとする。小さい方の容量素子２１４の静電容量は、容量素子２１３のａ１倍である。ここで、ａ１は、１未満の実数である。
　コンパレータ２１８は、非反転入力端子（＋）の入力電圧Ｖｉｎと、反転入力端子（－）の参照電圧Ｖｒｅｆとを比較して比較結果をクロック信号ＣＬＫとしてスイッチ２１５およびカウンタ回路２５０に出力するものである。非反転入力端子（＋）は、定電流源２１１およびスイッチ２１２の接続点と、スイッチ２１５の一端とに接続される。また、反転入力端子（－）は、定電流源２１６および抵抗素子２１７の接続点に接続される。
　スイッチ２１５は、クロック信号ＣＬＫが所定値（例えば、ハイレベル）になるたびに入力電圧Ｖｉｎを初期化するものである。このスイッチ２１５の一端は、定電流源２１１およびスイッチ２１２の接続点に接続され、他端は、所定の基準電圧の端子（例えば、接地端子）に接続される。そして、スイッチ２１５は、例えば、クロック信号ＣＬＫがローレベルの場合に開状態に移行し、ハイレベルの場合に閉状態に移行する。スイッチ２１５が閉状態になることにより、容量素子２１３または容量素子２１４が放電されて入力電圧Ｖｉｎが初期化される。なお、スイッチ２１５は、特許請求の範囲に記載の初期化部の一例である。
　上述の構成により、容量素子２１３および２１４のいずれかに定電流源２１１からの電流が供給され、接続された方の容量素子において過渡的に変化する入力電圧Ｖｉｎが生じる。一方、抵抗素子２１７には、電流の供給により一定の参照電圧Ｖｒｅｆが生じる。コンパレータ２１８は、これらの電圧を比較し、入力電圧Ｖｉｎが参照電圧Ｖｒｅｆを超えるとスイッチ２１５は、接続された方の容量素子を放電させる。この一連の動作を繰り返すことにより、クロック信号ＣＬＫが一定の周期で発振する。
　そして、クロック信号ＣＬＫの周期は、容量素子２１３または２１４の静電容量をＣ、抵抗素子２１７の抵抗値をＲとすると、時定数ＣＲに比例する。また、前述したように、容量素子２１４の静電容量は容量素子２１３のａ１倍である。このため、静電容量の大きな方の容量素子２１３が接続されているときの周期をＴＣＫとすると、小さな方の容量素子２１４が接続されているときの周期は、ａ１×ＴＣＫである。
　切替時刻演算部１３０は、目標時刻ｔｅが入力されると、次の式で表される誤差ｄｔ０の絶対値が最小になるときの整数値Ｎ０を求める。
　　ｄｔ０＝ｔｅ－Ｎ０×ＴＣＫ　　　　　　　　　　　　　　・・・式１
　例えば、目標時刻ｔｅを７．５ミリ秒（ｍｓ）とし、周期ＴＣＫを１／（３２．７６８）ミリ秒（ｍｓ）とすると、誤差ｄｔ０の絶対値が最小になるときの整数値Ｎ０は、「２４６」である。また、このときの誤差ｄｔ０は、式１より約「＋７．３２４×１０－３」ミリ秒（ｍｓ）である。
　次に、切替時刻演算部１３０は、次の式で表される誤差ｄｔ１の絶対値が最小になるときの整数値ＮＳＥＬ１を求める。
　　dt1=te-{NSEL1×TCK+(N0-NSEL1)×a1×TCK}　　　　　　　　　・・・式２
　例えば、ａ１を０．７６とすると、誤差ｄｔ１の絶対値が最小になるときの整数値ＮＳＥＬ１は、「２４５」である。また、このときの誤差ｄｔ１は、式２より「０」ミリ秒（ｍｓ）である。
　上述の誤差ｄｔ０は、タイマ値が整数値Ｎ０に達するまで容量素子の切替えを行わない場合の時刻の誤差であり、誤差ｄｔ１は、途中の整数値ＮＳＥＬ１で容量素子を切り替えた場合の時刻の誤差である。誤差ｄｔ１は「０」となるため、切り替えることにより、誤差を無くすことができる。目標時刻や周期ＴＣＫの組合せによっては、誤差を「０」にすることができないこともあるが、その場合であっても、切替えにより誤差を小さくすることができる。
　なお、発振回路２１０は、容量素子を切り替えているが、容量素子以外の受動素子を切り替えてもよい。例えば、発振回路２１０は、後述するように、複数の容量素子の代わりに複数の抵抗素子を備え、それらを切り替えてもよい。なお、容量素子２１３および２１４は、特許請求の範囲に記載の受動素子の一例である。
　また、切替時刻演算部１３０が整数値ＮＳＥＬ１を演算しているが、製品出荷後においてユーザが、予め演算しておいた整数値ＮＳＥＬ１をレジスタなどに設定する構成としてもよい。この場合には、切替時刻演算部１３０は不要であり、スリープタイマー２００は、そのレジスタから整数値ＮＳＥＬ１を読み出せばよい。
　また、スリープタイマー２００より精度の高い高精度タイマを利用して整数値ＮＳＥＬ１を補正することもできる。例えば、所定の補正開始時刻において、その補正開始時刻から目標時刻までを高精度タイマと、整数値ＮＳＥＬ１を設定したスリープタイマー２００とが個別に計時する。そして、切替時刻演算部１３０が、高精度タイマに対するスリープタイマー２００のタイマ値の誤差を測定する。そして、切替時刻演算部１３０は、誤差が低減するように整数値ＮＳＥＬ１を補正して再設定する。整数値ＮＳＥＬ１の補正は、例えば、１回のみ、または、定期的に実行される。また、高精度タイマは、通信モジュール１００に内蔵してもよいし、通信モジュール１００の外部に設けてもよい。
　図４は、本技術の第１の実施の形態における制御回路２６０の動作の一例を示す図である。タイマ値が、切替時刻に対応する整数値ＮＳＥＬ１未満である場合に制御回路２６０は、選択信号ＳＥＬＣに論理値「０」を設定して、静電容量が大きい方の容量素子２１３を選択させる。一方、タイマ値が整数値ＮＳＥＬ１以上である場合に制御回路２６０は、選択信号ＳＥＬＣに論理値「１」を設定して、静電容量が小さい方の容量素子２１４を選択させる。
　図５は、本技術の第１の実施の形態におけるスリープタイマー２００の動作の一例を示すタイミングチャートである。同図におけるａは、容量素子を切り替えた場合のスリープタイマー２００の動作の一例を示すタイミングチャートである。同図におけるｂは、容量素子を切り替えない比較例の動作の一例を示すタイミングチャートである。
　計時開始時刻ｔｓｔにおいて、電源管理部１２０は、電源電圧ＶＤＤの供給を停止し、タイマ値を「０」にリセットする。また、発振回路２１０は、クロック信号ＣＬＫを生成し、カウンタ回路２５０は、そのクロック信号ＣＬＫに同期してタイマ値を増分する。
　タイマ値が、切替時刻に対応する整数値ＮＳＥＬ１（例えば、「２４５」）に達するまでにおいて、制御回路２６０は、選択信号ＳＥＬＣに「０」を設定する。この期間のクロック信号ＣＬＫの周波数を３２．７６８キロヘルツ（ｋＨｚ）とすると、周期ＴＣＫは、約３０．５１８マイクロ秒（μｓ）である。
　そして、図５におけるａに例示するようにタイマ値がＮＳＥＬ１（「２４５」）以上となると、制御回路２６０は、選択信号ＳＥＬＣに「１」を設定する。これにより、定電流源２１１の接続先の容量素子が切り替えられ、周期は、ａ１（例えば、「０．７６」）倍となる。タイマ値が整数値Ｎ０（例えば、「２４６」）になると、電源管理部１２０は、電源電圧ＶＤＤの供給を再開する。タイマ値が初期値（「０」）から整数値Ｎ０（「２４６」）になるまでの計測時間は、７．５ミリ秒（ｍｓ）であり、式２より、目標時刻に対する誤差ｄｔ１は「０」ミリ秒（ｍｓ）である。
　ここで、図５におけるｂに例示するように、スリープタイマー２００が容量素子を途中で切り替えずに計時を行った比較例について考える。この場合には、タイマ値が整数値Ｎ０（「２４６」）になるまでの計測時間は、７．５ミリ秒（ｍｓ）からずれた値となってしまう。式１より、目標時刻に対する誤差ｄｔ０は約「＋７．３２４」ミリ秒（ｍｓ）である。
　図５におけるａおよびｂに例示したように、スリープタイマー２００が、定電流源２１１の接続先の容量素子を切り替えることにより、切り替えない場合と比較して、計時した時刻の目標時刻に対する誤差を低減することができる。すなわち、スリープタイマー２００が計時する時刻の精度を向上させることができる。
　図６は、本技術の第１の実施の形態における切替時刻と正規化誤差ｄｔｎとの関係の一例を示すグラフである。同図における縦軸は正規化誤差ｄｔｎを示し、横軸は整数値ＮＳＥＬ１およびＮ０の差を示す。また、同図における白丸は、容量素子２１３および２１４の容量比が、１：０．９９５の場合のプロットを示す。また、三角は、容量比が１：０．９９の場合のプロットを示し、黒丸は、容量比が１：０．９７の場合のプロットを示す。
　ここで、正規化誤差ｄｔｎは、次の式により表される。この正規化誤差ｄｔｎの単位は、ｐｐｍ（parts per million）である。
　　ｄｔｎ＝（ｄｔ１／ｔｅ）×１０－６
　また、図６のグラフにおいて、容量比以外の条件は、図５と同様である。すなわち、周期ＴＣＫは、１／（３２．７６８）ミリ秒（ｍｓ）であり、目標時刻は、７．５ミリ秒（ｍｓ）である。図６に例示するように、容量比により、誤差が最小となるときの整数値ＮＳＥＬ１は異なる。切替えない場合の正規化誤差は、約±４０８９ｐｐｍであるが、切替えにより、この正規化誤差を低減することができる。
　［スリープタイマーの動作例］
　図７は、本技術の第１の実施の形態におけるスリープタイマー２００の動作の一例を示すフローチャートである。この動作は、例えば、スリープタイマー２００にリセット信号が入力されたときに開始される。
　スリープタイマー２００は、タイマ値を初期化し（ステップＳ９０１）、クロック信号ＣＬＫに同期してタイマ値を増分する（ステップＳ９０２）。そして、スリープタイマー２００は、タイマ値が、切替時刻に対応する整数値ＮＳＥＬ１であるか否かを判断する（ステップＳ９０３）。
　タイマ値が整数値ＮＳＥＬ１である場合に（ステップＳ９０３：Ｙｅｓ）、スリープタイマー２００は、定電流源２１１の接続先の容量素子を切り替える（ステップＳ９０４）。タイマ値が整数値ＮＳＥＬ１でない場合（ステップＳ９０３：Ｎｏ）、または、ステップＳ９０４の後に、スリープタイマー２００は、ステップＳ９０２以降を繰り返し実行する。
　なお、スリープタイマー２００は、クロック信号ＣＬＫに同期してタイマ値を増分しているが、減分してもよい。
　このように、本技術の第１の実施の形態によれば、スリープタイマー２００において、計時した時刻が目標時刻に略一致するときの切替時刻で定電流源２１１の接続先を切り替えることにより、計時した時刻の目標時刻に対する誤差を低減することができる。
　＜２．第２の実施の形態＞
　上述の第１の実施の形態では、スリープタイマー２００に容量素子２１３および２１４を設け、定電流源２１１の接続先をそれらの容量素子のいずれかに切り替えていた。しかし、この構成では、容量比や目標時刻の値によっては、精度を十分に向上させることができない場合がある。例えば、図６のグラフにおいて容量比が１：０．８５で、他の条件が同一である場合には、誤差は、±６１０ｐｐｍとなる。ＢＬＥの規格では、±５００ｐｐｍ以下が要求されるため、誤差をさらに低下させる必要がある。例えば、スリープタイマー２００が容量の異なる３つ以上の容量素子を備え、定電流源２１１の接続先をそれらの容量素子のいずれかに順に切り替えれば、さらに精度を向上させることができる。この第２の実施の形態のスリープタイマー２００は、定電流源２１１の接続先を３つ以上の容量素子のいずれかに順に切り替える点において第１の実施の形態と異なる。
　図８は、本技術の第２の実施の形態における発振回路２１０の一構成例を示す回路図である。この第２の実施の形態の発振回路２１０は、スイッチ２１２の代わりにスイッチ２２１を備え、容量素子２２２をさらに備える点において第１の実施の形態と異なる。この容量素子２２２の静電容量は、容量素子２１３および２１４のいずれとも異なる。例えば、容量素子２２２の静電容量は、３つの容量素子の中で最小であるものとする。この容量素子２２２の静電容量は、容量素子２１３のａ２倍である。ここで、ａ２は、ａ１未満の実数である。
　スイッチ２２１は、選択信号ＳＥＬＣに従って、容量素子２１３、２１４および２２２のいずれかを選択して定電流源２１１に接続する。
　第２の実施の形態の切替時刻演算部１３０は、式１および式２を用いて整数値Ｎ０およびＮＳＥＬ１を求める。次に、切替時刻演算部１３０は、次の式で表される誤差ｄｔ２の絶対値が最小になるときの整数値ＮＳＥＬ２を求める。
　　ｄｔ２＝ｔｅ－ＮＳＥＬ１×ＴＣＫ－（ＮＳＥＬ２－ＮＳＥＬ１）×ａ１×ＴＣＫ
　　　　　　－（Ｎ０－ＮＳＥＬ２）×ａ２×ＴＣＫ　　　　　　・・・式３
　制御回路２６０は、タイマ値が整数値ＮＳＥＬ１になったときに容量素子２１３から容量素子２１４に切り替えさせ、タイマ値が整数値ＮＳＥＬ２になったときに容量素子２１４から容量素子２２２に切り替えさせる。
　図９は、本技術の第２の実施の形態における制御回路２６０の動作の一例を示す図である。タイマ値が、整数値ＮＳＥＬ１未満である場合に制御回路２６０は、選択信号ＳＥＬＣに「０」を設定して、静電容量が最大の容量素子２１３を選択させる。また、タイマ値が整数値ＮＳＥＬ１以上、かつ、ＮＳＥＬ２未満の場合に制御回路２６０は、選択信号ＳＥＬＣに「１」を設定して、静電容量が２番目に大きい容量素子２１４を選択させる。
　また、タイマ値が整数値ＮＳＥＬ２以上の場合に制御回路２６０は、選択信号ＳＥＬＣに「２」を設定して、静電容量が最小の容量素子２２２を選択させる。
　第２の実施の形態において容量比ａ１を０．８５、容量比ａ２を０．９９とし、目標時刻等の他の条件を第１の実施の形態と同様とする。この条件下で切替時刻演算部１３０は、式２を用いて整数値ＮＳＥＬ１を演算する。前述したようにスイッチ２２１が切り替えない場合の正規化誤差が約±４０８９ｐｐｍであるのに対し、整数値ＮＳＥＬ１に基づいて切替えを１回のみ行う場合の正規化誤差は、約±６１０ｐｐｍとなる。さらに、切替時刻演算部１３０は、式３を用いて整数値ＮＳＥＬ２を演算する。タイマ値が整数値ＮＳＥＬ１のときと、タイマ値がＮＳＥＬ２のときとのそれぞれでスイッチ２２１が切替えを行う場合の正規化誤差は、約±４０．７ｐｐｍにまで低減する。
　なお、スリープタイマー２００は、定電流源２１１の接続先を３つの容量素子にしているが、インピーダンスが互いに異なる４つ以上の容量素子を備えて定電流源２１１の接続先を、それらの容量素子のいずれかに切り替えてもよい。また、スリープタイマー２００は、容量素子の代わりに抵抗素子などの受動素子を切り替えてもよい。
　このように、本技術の第２の実施の形態では、スリープタイマー２００が、定電流源２１１の接続先を３つの容量素子のいずれかに順に切り替えるため、切替え先の容量素子が２つの場合と比較して目標時刻に対する誤差をさらに低減することができる。
　＜３．第３の実施の形態＞
　上述の第１の実施の形態では、スリープタイマー２００は、温度に依存してクロック信号ＣＬＫの周期ＴＣＫが変化しないことを前提として、定電流源２１１の接続先を切り替えていた。しかし、実際には、温度が変化すると発振回路２１０内の抵抗素子の抵抗値や、容量素子の静電容量が変動し、その結果、周期ＴＣＫが変化することがある。この周期ＴＣＫの変化は、時刻の精度を低下させてしまうため、温度に関わらず、周期ＴＣＫは一定であることが望ましい。この第３の実施の形態のスリープタイマー２００は、温度変化による周期ＴＣＫの変動を抑制する点において第１の実施の形態と異なる。
　図１０は、本技術の第３の実施の形態における通信モジュール１００の一構成例を示すブロック図である。この第３の実施の形態の通信モジュール１００は、切替時刻演算部１３０の代わりに切替時刻演算部１３１を備える点において第１の実施の形態と異なる。
　切替時刻演算部１３１は、スリープタイマー２００内の複数の受動素子のそれぞれの温度係数に基づいて、切替時刻に対応する整数値ＮＳＥＬ１を演算する。整数値ＮＳＥＬ１の演算方法の詳細については後述する。
　図１１は、本技術の第３の実施の形態における発振回路２１０の一構成例を示す回路図である。この第３の実施の形態の発振回路２１０は、容量素子２１３および２１４の代わりに容量素子２３３を備え、抵抗素子２１７の代わりに抵抗素子２３１および２３２を備える点において第１の実施の形態と異なる。
　抵抗素子２３１および２３２は、互いにインピーダンスが異なる。また、抵抗素子２３１の温度特性は、抵抗素子２３２と逆である。例えば、温度が高くなるほど、抵抗素子２３１のインピーダンスが大きくなるのに対し、抵抗素子２３２のインピーダンスは小さくなる。抵抗素子２３１の一端は、スイッチ２１２に接続され、他端は接地端子に接続される。抵抗素子２３２の一端もスイッチ２１２に接続され、他端は接地端子に接続される。
　また、抵抗素子２３１および２３２のインピーダンスは可変であり、製品出荷後においてユーザは、それらの値をレジスタ設定により調整することができる。
　第３の実施の形態のスイッチ２１２は、選択信号ＳＥＬＲに従って、定電流源２１１の接続先を抵抗素子２３１および２３２のいずれかに接続する。
　容量素子２３３の一端は、定電流源２１６とスイッチ２１５の一端とコンパレータ２１８の非反転入力端子（＋）とに接続され、他端は接地端子に接続される。コンパレータ２１８は、反転入力端子（－）の入力電圧Ｖｒｅｆと、非反転入力端子（＋）の入力電圧Ｖｉｎとを比較する。
　また、スイッチ２１５は、クロック信号ＣＬＫがローレベルからハイレベルに反転したときに閉状態となり、容量素子２３３を放電させる。これにより、入力電圧Ｖｉｎが初期化される。
　図１２は、本技術の第３の実施の形態における抵抗素子２３１および２３２の温度特性の一例を示すグラフである。同図におけるａは、抵抗素子２３１の温度特性の一例を示すグラフである。同図におけるｂは、抵抗素子２３２の温度特性の一例を示すグラフである。また、同図における縦軸は、抵抗素子の抵抗値を示し、横軸は温度を示す。
　図１２におけるａに例示するように、ある測定温度における抵抗素子２３１の抵抗値Ｒｐは次の式により表される。
　　Ｒｐ＝Ｒｐ０＋ｍｐ×ｄＴ　　　　　　　　　　　　・・・式４
上式において、Ｒｐ０は、所定の基準温度のときの抵抗素子２３１の抵抗値である。ｍｐは、抵抗素子２３１の温度係数である。ｄＴは、基準温度と測定温度との差である。また、温度の単位は、例えば、ケルビン（Ｋ）である。
　一方、図１２におけるｂに例示するように、ある測定温度における抵抗素子２３２の抵抗値Ｒｎは次の式により表される。
　　Ｒｎ＝Ｒｎ０－ｍｎ×ｄＴ　　　　　　　　　　　　・・・式５
上式において、Ｒｎ０は、所定の基準温度のときの抵抗素子２３２の抵抗値である。また、ｍｎは、抵抗素子２３２の温度係数である。
　前述したようにクロック信号ＣＬＫの周期は、時定数ＣＲに比例する。静電容量Ｃも温度に依存して変動することがあるが、一般的に、静電容量Ｃと比較して抵抗値の変化の方が支配的であるため、容量素子２３３の静電容量Ｃは、一定とする。静電容量Ｃを一定とすると、式４より次の式が導かれる。
　　ＴＣＫｍ＝ＴＣＫｍ０＋ｍｐ×ｄＴＣＫ　　　　　　　　　・・・式６
上式において、ＴＣＫｍは、抵抗素子２３１に接続した際の測定温度における周期である。ＴＣＫｍ０は、抵抗素子２３１に接続した際の基準温度における周期である。また、ｄＴＣＫは、抵抗素子２３１に接続した際の測定温度における周期とＴＣＫｍ０との差を温度係数ｍｐにより割った場合の商である。
　一方、式５より次の式が導かれる。
　　ＴＣＫｎ＝ＴＣＫｎ０－ｍｎ×ｄＴＣＫ　　　　　　　　　・・・式７
上式において、ＴＣＫｎは、抵抗素子２３２に接続した際の測定温度における周期である。ＴＣＫｎ０は、抵抗素子２３２に接続した際の基準温度における周期である。
　式６および式７を式２に代入すると次の式が得られる。
　　ｄｔ１＝ｔｅ－ＮＳＥＬ１×（ＴＣＫｍ０＋ｍｐ×ｄＴＣＫ）
　　　　　－（Ｎ０－ＮＳＥＬ１）×（ＴＣＫｎ０－ｍｎ×ｄＴＣＫ）…式８
　式８において温度差ｄＴに応じたｄＴＣＫの項を消去するには、次の式を満たすＮＳＥＬ１を設定すればよい。
　　ＮＳＥＬ１：（Ｎ０－ＮＳＥＬ１）＝ｍｎ：ｍｐ　　　　　　・・・式９
　式９を満たすＮＳＥＬ１を設定した場合の誤差ｄｔ１は、次の式により表される。
　　dt1=te-NSEL1×TCKm0-(N0-NSEL1)×TCKn0　　　　　　　　・・・式１０
　式１０により表される誤差ｄｔ１は、「０」になるとは限らないが、許容範囲内であるものとする。切替時刻演算部１３１は、式１を用いて整数値Ｎ０を演算し、次に式９を満たすＮＳＥＬ１を演算する。
　式９に例示したように、温度係数ｍｐおよびｍｎに基づいて切替時刻を求めて切り替えることにより、温度差ｄＴに応じたｄＴＣＫの項を消去することができる。これにより、スリープタイマー２００は、誤差を許容範囲内に低減しつつ、温度に依存して周期が変動することを抑制することができる。
　なお、スリープタイマー２００は、２つの抵抗素子を切り替えているが、温度特性の異なる３つ以上の抵抗素子を備え、それらを順に切り替えてもよい。また、スリープタイマー２００は、抵抗素子の代わりに容量素子などの受動素子を切り替えてもよい。なお、抵抗素子２３１および２３２は、特許請求の範囲に記載の受動素子の一例である。
　このように、本技術の第３の実施の形態によれば、温度特性に基づいて求めた切替時刻で抵抗素子を切り替えるため、温度変化による周期の変動を抑制することができる。
　なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
　また、上述の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、ＣＤ（Compact Disc）、ＭＤ（MiniDisc）、ＤＶＤ（Digital Versatile Disc）、メモリカード、ブルーレイディスク（Blu-ray（登録商標）Disc）等を用いることができる。
　なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
　なお、本技術は以下のような構成もとることができる。
（１）互いにインピーダンスの異なる複数の受動素子と、
　選択信号に従って前記複数の受動素子のいずれかを選択して電流を供給するスイッチと、
　前記複数の受動素子のうち前記選択された受動素子に生じた第１の電圧と第２の電圧とを比較して当該比較結果を周期信号として出力するコンパレータと、
　前記周期信号が所定値に変化するたびに前記第１および第２の電圧の一方を初期化する初期化部と、
　前記周期信号に同期して計数値を計数してタイマ値として出力するカウンタ回路と、
　前記タイマ値が所定の切替時刻を示すときに前記選択信号により前記電流の供給先を変更させる制御回路と
を具備する計時回路。
（２）前記第２の電圧を生成する抵抗素子をさらに具備し、
　前記複数の受動素子のそれぞれは容量素子であり、
　前記初期化部は、前記周期信号が所定値に変化するたびに前記第１の電圧を初期化する
前記（１）記載の計時回路。
（３）前記第２の電圧を生成する容量素子をさらに具備し、
　前記複数の受動素子のそれぞれは抵抗素子であり、
　前記初期化部は、前記周期信号が所定値に変化するたびに前記第２の電圧を初期化する
前記（１）記載の計時回路。
（４）前記複数の受動素子の個数は２個より多く、
　前記所定の切替時刻は、複数の時刻を含む
前記（１）から（３）のいずれかに記載の計時回路。
（５）前記複数の受動素子のそれぞれの前記インピーダンスの温度特性は、互いに異なる
前記（１）から（４）のいずれかに記載の計時回路。
（６）互いにインピーダンスの異なる複数の受動素子と、
　選択信号に従って前記複数の受動素子のいずれかを選択して電流を供給するスイッチと、
　前記複数の受動素子のうち前記選択された受動素子に生じた第１の電圧と第２の電圧とを比較して当該比較結果を周期信号として出力するコンパレータと、
　前記周期信号が所定値に変化するたびに前記第１および第２の電圧の一方を初期化する初期化部と、
　前記周期信号に同期して計数値を計数してタイマ値として出力するカウンタ回路と、
　前記タイマ値が所定の切替時刻を示すときに前記選択信号により前記電流の供給先を変更させる制御回路と、
　所定の目標時刻に基づいて前記所定の切替時刻を演算する切替時刻演算部と
を具備する電子機器。
（７）前記切替時刻演算部は、前記所定の目標時刻に対する前記タイマ値の誤差が最小となるときの前記切替時刻を演算する
前記（６）記載の電子機器。
（８）前記複数の受動素子のそれぞれの前記インピーダンスの温度特性は、互いに異なり、
　前記切替時刻演算部は、前記温度特性に基づいて前記周期信号の周期が温度に依存しないときの前記切替時刻を演算する
前記（６）記載の電子機器。
（９）選択信号に従って互いにインピーダンスの異なる複数の受動素子のいずれかを選択して電流を供給する選択手順と、
　前記複数の受動素子のうち前記選択された受動素子に生じた第１の電圧と第２の電圧とを比較して当該比較結果を周期信号として出力する比較手順と、
　前記周期信号が所定値に変化するたびに前記第１および第２の電圧の一方を初期化する初期化手順と、
　前記周期信号に同期して計数値を計数してタイマ値として出力する計数手順と、
　前記タイマ値が所定の切替時刻を示すときに前記選択信号により前記電流の供給先を変更させる制御手順と
を具備する計時回路の制御方法。
　１００　通信モジュール
　１１０　通信処理部
　１２０　電源管理部
　１３０、１３１　切替時刻演算部
　２００　スリープタイマー
　２１０　発振回路
　２１１、２１６　定電流源
　２１２、２１５、２２１　スイッチ
　２１３、２１４、２２２、２３３　容量素子
　２１７、２３１、２３２　抵抗素子
　２１８　コンパレータ
　２５０　カウンタ回路
　２６０　制御回路

Claims (9)

  1. 　互いにインピーダンスの異なる複数の受動素子と、
    　選択信号に従って前記複数の受動素子のいずれかを選択して電流を供給するスイッチと、
    　前記複数の受動素子のうち前記選択された受動素子に生じた第１の電圧と第２の電圧とを比較して当該比較結果を周期信号として出力するコンパレータと、
    　前記周期信号が所定値に変化するたびに前記第１および第２の電圧の一方を初期化する初期化部と、
    　前記周期信号に同期して計数値を計数してタイマ値として出力するカウンタ回路と、
    　前記タイマ値が所定の切替時刻を示すときに前記選択信号により前記電流の供給先を変更させる制御回路と
    を具備する計時回路。
  2. 　前記第２の電圧を生成する抵抗素子をさらに具備し、
    　前記複数の受動素子のそれぞれは容量素子であり、
    　前記初期化部は、前記周期信号が所定値に変化するたびに前記第１の電圧を初期化する
    請求項１記載の計時回路。
  3. 　前記第２の電圧を生成する容量素子をさらに具備し、
    　前記複数の受動素子のそれぞれは抵抗素子であり、
    　前記初期化部は、前記周期信号が所定値に変化するたびに前記第２の電圧を初期化する
    請求項１記載の計時回路。
  4. 　前記複数の受動素子の個数は２個より多く、
    　前記所定の切替時刻は、複数の時刻を含む
    請求項１記載の計時回路。
  5. 　前記複数の受動素子のそれぞれの前記インピーダンスの温度特性は、互いに異なる
    請求項１記載の計時回路。
  6. 　互いにインピーダンスの異なる複数の受動素子と、
    　選択信号に従って前記複数の受動素子のいずれかを選択して電流を供給するスイッチと、
    　前記複数の受動素子のうち前記選択された受動素子に生じた第１の電圧と第２の電圧とを比較して当該比較結果を周期信号として出力するコンパレータと、
    　前記周期信号が所定値に変化するたびに前記第１および第２の電圧の一方を初期化する初期化部と、
    　前記周期信号に同期して計数値を計数してタイマ値として出力するカウンタ回路と、
    　前記タイマ値が所定の切替時刻を示すときに前記選択信号により前記電流の供給先を変更させる制御回路と、
    　所定の目標時刻に基づいて前記所定の切替時刻を演算する切替時刻演算部と
    を具備する電子機器。
  7. 　前記切替時刻演算部は、前記所定の目標時刻に対する前記タイマ値の誤差が最小となるときの前記切替時刻を演算する
    請求項６記載の電子機器。
  8. 　前記複数の受動素子のそれぞれの前記インピーダンスの温度特性は、互いに異なり、
    　前記切替時刻演算部は、前記温度特性に基づいて前記周期信号の周期が温度に依存しないときの前記切替時刻を演算する
    請求項６記載の電子機器。
  9. 　選択信号に従って互いにインピーダンスの異なる複数の受動素子のいずれかを選択して電流を供給する選択手順と、
    　前記複数の受動素子のうち前記選択された受動素子に生じた第１の電圧と第２の電圧とを比較して当該比較結果を周期信号として出力する比較手順と、
    　前記周期信号が所定値に変化するたびに前記第１および第２の電圧の一方を初期化する初期化手順と、
    　前記周期信号に同期して計数値を計数してタイマ値として出力する計数手順と、
    　前記タイマ値が所定の切替時刻を示すときに前記選択信号により前記電流の供給先を変更させる制御手順と
    を具備する計時回路の制御方法。
PCT/JP2017/041014 2017-02-24 2017-11-15 計時回路、電子機器および計時回路の制御方法 WO2018154876A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019501049A JP6880167B2 (ja) 2017-02-24 2017-11-15 計時回路、電子機器および計時回路の制御方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-033658 2017-02-24
JP2017033658 2017-02-24

Publications (1)

Publication Number Publication Date
WO2018154876A1 true WO2018154876A1 (ja) 2018-08-30

Family

ID=63254331

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/041014 WO2018154876A1 (ja) 2017-02-24 2017-11-15 計時回路、電子機器および計時回路の制御方法

Country Status (2)

Country Link
JP (1) JP6880167B2 (ja)
WO (1) WO2018154876A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011135349A (ja) * 2009-12-24 2011-07-07 Fujitsu Semiconductor Ltd 発振装置
JP2012088979A (ja) * 2010-10-21 2012-05-10 Casio Comput Co Ltd 電子機器およびクロック補正方法
JP2013005022A (ja) * 2011-06-13 2013-01-07 Denso Corp Ｃｒ発振回路およびその周波数補正方法
JP2013117785A (ja) * 2011-12-01 2013-06-13 Lapis Semiconductor Co Ltd 時間測定装置、マイクロコントローラ、プログラム、及び時間測定方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011135349A (ja) * 2009-12-24 2011-07-07 Fujitsu Semiconductor Ltd 発振装置
JP2012088979A (ja) * 2010-10-21 2012-05-10 Casio Comput Co Ltd 電子機器およびクロック補正方法
JP2013005022A (ja) * 2011-06-13 2013-01-07 Denso Corp Ｃｒ発振回路およびその周波数補正方法
JP2013117785A (ja) * 2011-12-01 2013-06-13 Lapis Semiconductor Co Ltd 時間測定装置、マイクロコントローラ、プログラム、及び時間測定方法

Also Published As

Publication number Publication date
JP6880167B2 (ja) 2021-06-02
JPWO2018154876A1 (ja) 2019-12-12

Similar Documents

Publication Publication Date Title
US7477098B2 (en) Method and apparatus for tuning an active filter
US8988157B2 (en) Oscillation circuit and semiconductor integrated circuit including the same
US9188616B2 (en) Module and capacitance detecting method
US9823687B2 (en) Low frequency precision oscillator
JP2016134916A (ja) クロック発生器及びこれを含むオンチップオシレータ
US7982549B1 (en) Dual self-calibrating low-power oscillator system and operation
TW201717546A (zh) 調整時脈訊號中之工作周期的裝置與方法
JP2007124394A (ja) 発振器
JP2008535316A (ja) デジタル時定数トラッキング技術及び装置
US7443255B2 (en) Oscillator circuit and method for adjusting oscillation frequency of same
JP7260289B2 (ja) 弛張型発振器、および弛張型発振器を備えた電子機器
JP5863395B2 (ja) 発振器
WO2018154876A1 (ja) 計時回路、電子機器および計時回路の制御方法
JP4451731B2 (ja) 集積回路のｒｃ時定数と目標値の比率を求める方法および装置
US8076981B2 (en) Self-calibrating oscillator
CN107820681A (zh) 目标窗口内多曲线校准的合成器的快速粗调和精调校准
US20220149824A1 (en) Frequency generator and method of calibrating frequency thereof
KR102413465B1 (ko) Pll 주파수 신시사이저
JP2009271941A (ja) 半導体集積回路及びマイクロコンピュータ
JP2006166393A (ja) 温度補償回路を備えた温度補償発振回路および電子機器
JP6736339B2 (ja) Ｐｌｌ周波数シンセサイザ
US20220413529A1 (en) Voltage generation circuits
JP2015152508A (ja) 静電容量型センサー装置、半導体集積回路装置、及び、電子機器
JP6088189B2 (ja) 温度補償型発振回路
JP2019134280A (ja) Ｃｒ発振回路、半導体集積回路およびリモコン装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17897969

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019501049

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17897969

Country of ref document: EP

Kind code of ref document: A1