WO2018131452A1 - 高周波モジュール及びその製造方法 - Google Patents

高周波モジュール及びその製造方法 Download PDF

Info

Publication number
WO2018131452A1
WO2018131452A1 PCT/JP2017/046388 JP2017046388W WO2018131452A1 WO 2018131452 A1 WO2018131452 A1 WO 2018131452A1 JP 2017046388 W JP2017046388 W JP 2017046388W WO 2018131452 A1 WO2018131452 A1 WO 2018131452A1
Authority
WO
WIPO (PCT)
Prior art keywords
resin
waveguide
back short
frequency module
semiconductor chip
Prior art date
Application number
PCT/JP2017/046388
Other languages
English (en)
French (fr)
Inventor
大二郎 石橋
Original Assignee
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社 filed Critical 富士通株式会社
Publication of WO2018131452A1 publication Critical patent/WO2018131452A1/ja
Priority to US16/447,141 priority Critical patent/US10861805B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/12—Hollow waveguides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H01P5/10—Coupling devices of the waveguide type for linking dissimilar lines or devices for coupling balanced with unbalanced lines or devices
    • H01P5/107—Hollow-waveguide/strip-line transitions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q13/00—Waveguide horns or mouths; Slot antennas; Leaky-waveguide antennas; Equivalent structures causing radiation along the transmission path of a guided wave
    • H01Q13/02—Waveguide horns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H01L2223/6633—Transition between different waveguide types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/2101—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures

Definitions

  • the present invention relates to a high frequency module and a manufacturing method thereof.
  • a low-loss hollow waveguide is usually used for the propagation of high-frequency signals exceeding millimeter waves.
  • a transmission line having a central conductor is used for input / output of signals to / from the semiconductor chip for connection to the terminals. Therefore, in order to connect the semiconductor chip to the hollow waveguide, a propagation mode and impedance conversion structure is provided between the hollow waveguide and the transmission line having the central conductor.
  • MSL microstrip line
  • FIG. 14 a structure in which a part of MSL is inserted into a waveguide so as to become an antenna coupler is considered. It is done.
  • one side of the waveguide is designed to be matched by making it a short-circuit structure having a length of 1/4 with respect to a wavelength called back short.
  • the semiconductor chip and the MSL are usually connected by solder or the like.
  • the size of the connection portion cannot be ignored, which causes loss and reflection.
  • the length of the MSL also affects the characteristics, it is desirable to make it as short as possible. For this reason, for example, as shown in FIGS. 15A and 15B, it is conceivable to use an MSL-waveguide conversion structure using a fan-out wafer level package (hereinafter referred to as FO-WLP) technology. .
  • FO-WLP fan-out wafer level package
  • FIG. 15A shows an MSL-waveguide conversion structure with a built-in short circuit, in which a semiconductor chip and a back short circuit are integrated with resin.
  • FIG. 15B shows a built-in waveguide type MSL-waveguide conversion structure in which a semiconductor chip and a waveguide are integrated with resin.
  • a semiconductor chip and a back short or a waveguide are integrated with resin, an antenna coupler and an MSL are provided by rewiring technology, and the MSL is electrically connected to the semiconductor chip, so that the solder or the like can be used. Therefore, it is possible to prevent deterioration in characteristics in the ultra-high frequency region due to mounting, and it is possible to reduce the length of the MSL, so that the influence on the characteristics can be suppressed.
  • a semiconductor chip and a back short are integrated with a resin, and an antenna coupler and an MSL are provided by rewiring technology. Will be implemented. For this reason, in any case, a positional shift occurs between the waveguide and the back short, that is, the waveguide and the back short have a discontinuous structure, resulting in deterioration of characteristics (for example, FIG. 2).
  • An object of the present invention is to prevent the deterioration of characteristics due to the positional deviation between the waveguide and the back short circuit.
  • a high-frequency module includes a semiconductor chip, a first portion of a back short integrated with the semiconductor chip and a first resin, and a first portion that is electrically connected to the semiconductor chip and serves as an antenna coupler.
  • the part and the waveguide are integrated with the second resin.
  • a method of manufacturing a high-frequency module includes a semiconductor chip, a first portion of a back short integrated with the semiconductor chip and a first resin, and a portion that is electrically connected to the semiconductor chip and serves as an antenna coupler.
  • a step of manufacturing a package portion having a first redistribution line including the step of manufacturing a waveguide in which the second portion of the back short is integrated, and an antenna coupler between the waveguide and the back short.
  • a step of integrating the package portion and the waveguide with the second resin so that the portion to be located is located.
  • FIGS. 1 THz It is a typical sectional view showing the composition of the high frequency module concerning this embodiment.
  • (A) to (D) are diagrams for explaining the influence on the characteristics due to misalignment when the waveguide is surface-mounted, and (A) is a diagram showing an analysis model; (B) (C) is a figure which shows a transmission characteristic, (D) is a figure which shows the influence on the reflection characteristic and transmission characteristic by position shift in 1 THz.
  • (A), (B) is typical sectional drawing for demonstrating the manufacturing method of the high frequency module concerning this embodiment.
  • (A), (B) is typical sectional drawing for demonstrating the manufacturing method of the high frequency module concerning this embodiment.
  • (A), (B) is typical sectional drawing for demonstrating the manufacturing method of the high frequency module concerning this embodiment.
  • (A)-(C) are schematic diagrams for explaining a method of manufacturing a high-frequency module according to the present embodiment, where (A) is a perspective view, (B) is a front view, and (C ) Is a cross-sectional view. It is typical sectional drawing for demonstrating the manufacturing method of the high frequency module concerning this embodiment. It is typical sectional drawing for demonstrating the manufacturing method of the high frequency module concerning this embodiment. It is typical sectional drawing for demonstrating the manufacturing method of the high frequency module concerning this embodiment. It is typical sectional drawing for demonstrating the manufacturing method of the high frequency module concerning this embodiment. It is typical sectional drawing for demonstrating the manufacturing method of the high frequency module concerning this embodiment.
  • the high-frequency module according to the present embodiment is a high-frequency module mounted on a radar, a sensor, or a wireless communication system that uses high-frequency waves such as millimeter waves and terahertz waves.
  • the high-frequency module according to this embodiment includes a semiconductor chip 1, a first portion 3 ⁇ / b> A (here, a part of a side portion) of a back short 3 integrated with the semiconductor chip 1 and a first resin 2.
  • a package portion 6 having a first redistribution line 5 including a portion that is electrically connected to the semiconductor chip 1 and serves as an antenna coupler 4, and a second portion 3B of the back short 3 (here, the remaining portion of the side portion) ) Are integrated with the waveguide 7.
  • the first resin 2 is also referred to as a mold resin or a sealing resin.
  • the symbol X indicates a region functioning as the waveguide 7
  • the symbol Y indicates a region functioning as the back short 3.
  • the waveguide 7 in which the package portion 6 and the second portion 3B of the back short 3 are integrated so that the portion that becomes the antenna coupler 4 is located between the waveguide 7 and the back short 3 is the first. 2 resins 8 are integrated.
  • the back short 3 and the waveguide 7 are made of a metal (conductor) such as Cu.
  • the first rewiring line 5 is a wiring line (transmission line; here, MSL) provided by a rewiring technique used in, for example, the pseudo SoC technique, and includes a portion that becomes the antenna coupler 4.
  • the first redistribution line 5 is connected to the semiconductor chip 1 via the first via 10 provided in the first resin layer (or first dielectric film) 9 provided on the first resin 2.
  • the first line conductor 5X is electrically connected.
  • the first redistribution layer 11 including the first redistribution line 5 (first line conductor 5X) electrically connected to the semiconductor chip 1 is provided on the first resin 2.
  • the first redistribution line 5 extends between the waveguide 7 and the back short 3, and this part functions as the antenna coupler 4.
  • the first resin layer 9 is, for example, a photosensitive resin layer.
  • a film made of a low dielectric constant dielectric (low dielectric constant material) or a low loss dielectric (low loss material) may be used.
  • it is made of any one material selected from the group consisting of benzocyclobutene (BCB), liquid crystal polymer, cycloolefin polymer (COP), polyolefin, polyphenylene ether (PPE), polystyrene, and polytetrafluoroethylene.
  • BCB benzocyclobutene
  • COP cycloolefin polymer
  • PPE polyphenylene ether
  • polystyrene polystyrene
  • polytetrafluoroethylene polytetrafluoroethylene.
  • the first line conductor 5X is a metal wiring made of a metal such as copper.
  • the MSL-waveguide conversion structure using the FO-WLP technology is used, and a part (first portion) 3A of the side of the semiconductor chip 1 and the back short 3 is made of resin (first resin). ) 2, the antenna coupler 4 and the MSL 5 are provided by a rewiring technique, and the MSL 5 is electrically connected to the semiconductor chip 1 to form the package unit 6.
  • the MSL 5 can be connected to the semiconductor chip 1 without using solder or the like, it is possible to prevent deterioration of characteristics in the ultra-high frequency region due to mounting, and the length of the MSL 5 can be shortened. It is also possible to reduce the impact on
  • the package unit 6 includes a dielectric support unit 12 that supports a portion to be the antenna coupler 4.
  • the dielectric support 12 is also referred to as an insulator support. That is, the semiconductor chip 1, a part (first portion) 3 ⁇ / b> A of the side of the back short 3, and the dielectric support portion 12 are integrated with the resin (first resin) 2, and the dielectric support portion 12 is formed on the dielectric support portion 12 by rewiring technology.
  • the antenna coupler 4 and the MSL 5 are provided so that the antenna coupler 4 is positioned, and the MSL 5 is electrically connected to the semiconductor chip 1 to form the package unit 6.
  • a conductor constituting a part 3A of the side part of the back short 3 is provided on the side of the dielectric support part 12, and the conductor constituting the part 3A of the side part of the back short 3 is provided on the semiconductor chip 1 side.
  • the semiconductor chip 1 may be arranged adjacent to the semiconductor chip 1 and integrated with the semiconductor chip 1 and the resin (first resin) 2 [see, for example, FIGS. 4A and 4B].
  • the dielectric support 12 is made of a dielectric material.
  • it is preferably made of a low dielectric constant dielectric (low dielectric constant material) or a low loss dielectric (low loss material).
  • a low dielectric constant dielectric low dielectric constant material
  • low loss material low loss material
  • BCB benzocyclobutene
  • LCP liquid crystal polymer
  • COP cycloolefin polymer
  • PPE polyphenylene ether
  • PTFE polystyrene and polytetrafluoroethylene
  • fluororesin fluororesin
  • the package portion 6 including a part (first portion) 3A of the side portion of the back short 3 so that the portion that becomes the antenna coupler 4 is located between the waveguide 7 and the back short 3.
  • the second resin 8 may be the same resin as the first resin 2 or a different resin.
  • the second resin 8 is also referred to as a mold resin or a sealing resin.
  • the high-frequency module 13 includes the MSL 5, the antenna coupler 4 formed as a part of the MSL 5, the waveguide 7 and the back short 3 provided on the upper and lower sides of the antenna coupler 4, and the waveguide 7 and the back short 3. It has a structure sealed inside the mold resin 8 so that the antenna coupler 4 is located at the opening of the boundary portion.
  • FIGS. 15A and 15B it is not necessary to surface-mount the waveguide or the back short, and the back short 3 is partially integrated with the waveguide 7. For this reason, it is possible to suppress the occurrence of a dislocation between the waveguide 7 and the back short 3 and to prevent a discontinuous structure, and to prevent deterioration (variation) in characteristics due to the displacement. can do.
  • FIG. 2A shows an analysis model. As shown by a symbol d in FIG. 2A, the waveguide is shifted in the wiring direction of the MSL, and reflection characteristics and pass characteristics are calculated by electromagnetic field analysis. However, results as shown in FIGS. 2B and 2C were obtained.
  • FIG. 2B shows the calculation result of the reflection characteristic (S11)
  • FIG. 2C shows the calculation result of the transmission characteristic (S21).
  • the examination is performed at a frequency near 1 THz, and the dimension of the waveguide is 1 width. The thickness is 60 ⁇ m and the height is 80 ⁇ m.
  • 2 (B) and 2 (C) symbol A is shifted by ⁇ 20 ⁇ m
  • symbol B is shifted by ⁇ 10 ⁇ m
  • symbol C is shifted by 0 ⁇ m
  • symbol D is shifted.
  • the symbol E indicates a case where the deviation amount is 20 ⁇ m.
  • FIGS. 2 (B) and 2 (C) if the waveguide surface-mounted on the top is displaced by about 10 ⁇ m in the axial direction of the MSL, the reflection characteristics and the transmission characteristics will change greatly. I understand.
  • FIG. 2D shows changes in reflection characteristics and transmission characteristics with respect to a positional shift at 1 THz.
  • the characteristic is deteriorated as the deviation becomes larger with reference to the case where the deviation d is 0 ⁇ m in the waveguide mounted on the upper surface.
  • the deterioration of the characteristics due to such misalignment is caused, for example, by using an MSL-waveguide conversion structure as shown in FIG. 15A and FIG. This occurs when surface mounting is performed using silver paste or the like.
  • the waveguide 7 can be used to ensure the strength of the waveguide 7. 7 does not need to be thickened. For this reason, the thickness of the conductor constituting the waveguide 7 can be reduced, the weight can be suppressed, the weight can be reduced, and the module 13 can be reduced in size. It is.
  • the bottom part (3rd part) 3C of the back short circuit 3 provided on the 2nd resin 8, and connected to the side part (1st part 3A and 2nd part 3B) of the back short circuit 3.
  • a second redistribution line 14 including a portion is provided.
  • the distance between the antenna coupler 4 and the bottom 3C of the back short 3 is 1 ⁇ 4 ( ⁇ / 4) of the wavelength ⁇ of the high-frequency signal to be transmitted.
  • the bottom 3 ⁇ / b> C of the back short 3 is a ground plane away from the antenna coupler 4 by ⁇ / 4.
  • the second redistribution line 14 is a wiring line provided by a redistribution technique, and includes a portion that becomes the bottom 3 ⁇ / b> C of the back short 3.
  • the second redistribution line 14 is connected to the back short circuit 3 via the second via 16 provided in the second resin layer 15 (or the second dielectric film) provided on the second resin 8.
  • the second line conductor 14X is connected to the first part 3A and the second part 3B.
  • the second redistribution layer 17 including the second redistribution line 14 (second line conductor 14X) connected to the first portion 3A and the second portion 3B of the back short 3 on the second resin 8 is provided. Is provided.
  • the second redistribution line 14 is made of the same material as that of the first redistribution line 11 described above.
  • the portion that becomes the bottom 3C of the back short 3 is provided by the rewiring technique, but the present invention is not limited to this.
  • the bottom portion (third portion) 3C of the back short 3 may be joined to the end portions of the side portions 3A and 3B of the back short 3.
  • the portion that becomes the bottom 3 ⁇ / b> C of the back short 3 may be integrated with the waveguide 7 together with the remaining portion 3 ⁇ / b> B of the side of the back short 3. That is, the waveguide 7 may be a waveguide in which the remaining portion 3B and the bottom portion 3C (second portion) of the side portion of the back short 3 are integrated.
  • the waveguide 7 can also have a horn antenna shape, as shown in FIG. That is, the tip of the waveguide 7 can have a horn antenna shape.
  • the symbol X indicates a region that functions as a waveguide and a horn antenna
  • the symbol Y indicates a region that functions as a back short.
  • the method for manufacturing a high-frequency module includes a semiconductor chip 1, a first portion 3A of a back short 3 integrated with the semiconductor chip 1 and a first resin 2, and the semiconductor chip 1 electrically connected to the antenna.
  • a waveguide in which the process of manufacturing the package portion 6 having the first redistribution line 5 including the portion to become the coupler 4 (see, for example, FIGS. 4 to 6) and the second portion 3B of the back short 3 are integrated. 7 and the second resin 8 so that the portion serving as the antenna coupler 4 is positioned between the waveguide 7 and the back short 3 (see FIG. 7 for example). (For example, see FIGS. 8 to 13).
  • the process of manufacturing the package unit 6 includes the process of integrating the semiconductor chip 1 and the first portion 3A of the back short 3 with the first resin 2 (see, for example, FIGS. 4 and 5), the semiconductor chip 1 And a step of providing the first redistribution line 5 so as to be electrically connected to (see, for example, FIG. 6).
  • the process of manufacturing the package part 6 includes the process of providing the dielectric support part 12 that supports the part to be the antenna coupler 4 (see, for example, FIG. 4).
  • the step of manufacturing the waveguide 7 includes the step of forming the conductor 24 to be the waveguide 7 on the wall surface of the sacrificial layer 23 (see, for example, FIG. 7).
  • a step of removing the sacrificial layer 23 is included.
  • the semiconductor in the step of providing the first redistribution line 5, the semiconductor is provided via the first resin layer 9 provided on the first resin 2 or the first via 10 provided in the first dielectric film.
  • a first line conductor 5X electrically connected to the chip 1 is provided (see, for example, FIG. 6).
  • the first part 3 ⁇ / b> A and the second part 3 ⁇ / b> B of the back short 3 are connected on the second resin 8.
  • a step of providing a second redistribution line 14 including a portion to be the third portion 3C of the back short 3 (see, for example, FIG. 12).
  • the back is provided via the second via 16 provided in the second resin layer 15 provided on the second resin 8 or the second dielectric film.
  • a second line conductor 14X connected to the first portion 3A and the second portion 3B of the short 3 is provided (see, for example, FIG. 12).
  • a semiconductor substrate 1 and a dielectric support 12 for supporting an antenna coupler, such as a bias or signal propagation pin 18, are supported on a support substrate 19 made of, for example, stainless steel. Place on top.
  • a conductor constituting a part (first portion) 3 ⁇ / b> A of the side surface of the back short 3 is provided on the side surface of the dielectric support portion 12.
  • each component such as the semiconductor chip 1 mounted on the support substrate 19 is sealed and integrated with a mold resin (first resin) 2 to form a pseudo wafer 20.
  • a mold resin (first resin) 2 to form a pseudo wafer 20.
  • the support substrate 19 is removed, and as shown in FIG. 5B, the mold resin 2 is ground and thinned by, for example, back grinding, so that the terminals of the pins 18 and the back short 3, the end of the part 3 ⁇ / b> A on the side surface of 3 and the dielectric support 12 are exposed.
  • the first redistribution layer 11 including the first redistribution line 5 is formed on the terminal surface of the pseudo wafer 20 by using the redistribution technique.
  • the insulating layer (first resin layer) 9 constituting the first rewiring layer 11 is exposed using a photosensitive phenol resin (thickness of about 10 ⁇ m) as a resin material, for example, tetramethylammonium hydroxide (TMAH). ), And is cured (cured) at about 200 ° C. to about 250 ° C. (for example, about 200 ° C.).
  • TMAH tetramethylammonium hydroxide
  • the wiring layer (wiring; first line conductor 5X; first rewiring line 5) constituting the first rewiring layer 11 is sputtered by a Ti (titanium) layer (thickness of about 20 nm), Cu ( A seed layer composed of a (copper) layer (thickness: about 100 nm) is formed, and a resist is applied thereon, for example, by about 8 ⁇ m, exposed, and developed by, for example, TMAH. For example, Cu is deposited and the resist is removed by electroplating using the seed layer as a power feeding layer.
  • the above-mentioned insulating layer 9 and wiring layer 5X (5) are formed in an arbitrary number of layers, and vias are formed between the wiring layer 5X (5) and the semiconductor chip 1 and the upper and lower wiring layers 5X (5).
  • the first redistribution layer 11 is formed.
  • the wiring layer 5X (5) on the outermost surface side of the first rewiring layer 11 is formed, a portion to be the antenna coupler 4 is formed.
  • the obtained pseudo wafer 20 is separated into pieces by, for example, dicing using a normal diamond blade, and the first block 21 is obtained.
  • the semiconductor chip 1 the first redistribution line 5 including the portion to be the antenna coupler 4, a part (first portion) 3 ⁇ / b> A of the side portion of the back short 3, and the package portion 6 including the dielectric support portion 12.
  • the first block 21 is manufactured.
  • the second block 22 that becomes the waveguide 7 in which the remaining portion (second portion) 3B of the side portion of the back short 3 is integrated.
  • the second block 22 is made of, for example, a sacrificial layer 23 made of, for example, a phenol-based resist material and, for example, Cu formed on the side surfaces (four side surfaces here) of the sacrificial layer 23 by, for example, electroless plating.
  • a conductor (conductor film; metal film) 24 is a conductor film; metal film
  • the conductor 24 having the four wall surfaces becomes the waveguide 7 in which the remaining portion (second portion) 3B of the side portion of the back short 3 is integrated.
  • the waveguide 7 can be formed by a thin conductor 24. This is because, as will be described later, since the sealing is performed with the mold resin (second resin) 8, it is not necessary to ensure the strength with the waveguide itself. Thereby, for example, as shown in FIG. 14, it is possible to reduce the size and weight as compared with the case of using a waveguide made of a metal piece.
  • the sacrificial layer 23 is provided so that the first block 21 and the second block 22 can be accurately positioned as will be described later, and the waveguide 7 (back short circuit) is formed by the mold resin 8. This is to prevent the interior of the side portion 3 including the remaining portion 3B from being embedded.
  • the portion that becomes the antenna coupler 4 enters the inside of the second block 22, for example, by a grinder. A part of the two blocks 22 is ground.
  • the first block 21 and the second block 22 are placed on a support substrate 25 made of, for example, stainless steel.
  • the second block 22 is arranged so as to cover the antenna coupler 4 provided in the first block 21.
  • the first block 21 and the first block Positioning with the two blocks 22 can be performed with high accuracy. That is, the position of a part 3A of the side portion of the back short 3 provided in the first block 21 and the wave guide provided on the opposite side of the antenna coupler 4 provided in the second block 22 and provided in the first block 21.
  • the position of a part of the tube 7 (24) can be aligned with high accuracy.
  • the first block 21 and the second block 22 are sealed and integrated with a mold resin (second resin) 8 to form a pseudo wafer 26.
  • a mold resin (second resin) 8 to form a pseudo wafer 26.
  • the inside of the conductor 24 which becomes the waveguide 7 (including the remaining portion 3B of the side portion of the back short 3) of the second block 22 is buried with the sacrificial layer 23, the waveguide 7 (back short)
  • the inside of the conductor 24, which includes the remaining portion 3 ⁇ / b> B of the side portion 3) is not embedded with the mold resin 8.
  • the support substrate 25 is removed, and as shown in FIG. 11, the mold resin 8 is ground and thinned by back grinding, for example, and the end of the second block 22, that is, the waveguide 7 (24) and the end of the sacrificial layer 23 are exposed.
  • the remaining portion (second portion) 3B on the side of the package portion 6 and the back short 3 is placed so that the portion that becomes the antenna coupler 4 is positioned between the waveguide 7 and the back short 3.
  • the integrated waveguide 7 is integrated with a resin (second resin) 8.
  • the second redistribution line 14 is included on the side where the side portions (the first portion 3A and the second portion 3B) of the back short 3 are provided by using the redistribution technique.
  • a second redistribution layer 17 is formed.
  • the insulating layer (second resin layer) 15 constituting the second rewiring layer 17 is exposed using a photosensitive phenol resin (thickness of about 10 ⁇ m) as a resin material, and developed with, for example, TMAH, It is formed by curing (curing) at about 200 ° C. to about 250 ° C. (for example, about 200 ° C.).
  • the wiring layer (wiring; second line conductor 14X; second rewiring line 14) constituting the second rewiring layer 17 is sputtered by a Ti (titanium) layer (thickness of about 20 nm), Cu ( A seed layer composed of a copper layer (with a thickness of about 100 nm) is formed, and a resist is applied thereon, for example, about 8 ⁇ m, exposed, and developed by, for example, TMAH. For example, Cu is deposited by electroplating as a layer, and the resist is removed to form the layer.
  • the above-described insulating layer 15 and wiring layer 14X (14) are formed in an arbitrary number of layers, and the wiring layer 14X (14) is connected by the via (second via) 16 to obtain the second.
  • a rewiring layer 17 is obtained.
  • the side portions (the first portion 3A and the second portion) of the back short 3 integrated with the waveguide 7 are formed.
  • 3B) is formed as a wiring layer (wiring; second line conductor 14X; second redistribution line 14) as a wiring layer (wiring; second redistribution line 14). It is configured to be connected to the side portions 3A and 3B of the back short 3 via vias (second vias) 16.
  • the sacrificial layer 23 provided in the second block 22 is, for example, T Remove by MAH to form a hollow waveguide structure.
  • the desired high-frequency module 13 can be obtained, for example, by dividing into pieces with a normal dicing blade. Therefore, the high-frequency module and the method for manufacturing the same according to the present embodiment have an effect that it is possible to prevent the deterioration of characteristics due to the displacement between the waveguide 7 and the back short 3.
  • Appendix 2 The high frequency module according to appendix 1, wherein the package part includes a dielectric support part that supports a part to be the antenna coupler.
  • Appendix 3 The high frequency module according to appendix 1 or 2, wherein the waveguide has a horn antenna shape.
  • the first redistribution line is a first line electrically connected to the semiconductor chip through a first via provided in a first resin layer or a first dielectric film provided on the first resin. 4.
  • the high-frequency module according to any one of appendices 1 to 3, wherein the high-frequency module is constituted by a conductor.
  • the high-frequency module according to any one of appendices 1 to 4. (Appendix 6)
  • the second redistribution line includes the first part and the second part of the back short circuit via a second via provided in the second resin layer or the second dielectric film provided on the second resin.
  • the process of manufacturing the package part includes: Integrating the first part of the semiconductor chip and the back short with the first resin; The manufacturing method of the high frequency module of Claim 7 including the process of providing the said 1st rewiring line so that it may be electrically connected to the said semiconductor chip.
  • the step of manufacturing the waveguide includes a step of forming a conductor to be the waveguide on the wall surface of the sacrificial layer, 10.
  • the first redistribution line is electrically connected to the semiconductor chip via a first via provided in the first resin layer or the first dielectric film provided on the first resin.
  • a first line conductor is provided.

Abstract

【課題】導波管とバックショートの間の位置ずれによる特性の劣化が生じないようにする。 【解決手段】高周波モジュール１３を、半導体チップ１と、半導体チップと第１樹脂２で一体化されたバックショート３の第１部分３Ａと、半導体チップに電気的に接続され、アンテナカプラ４となる部分を含む第１再配線線路５とを有するパッケージ部６と、バックショート３の第２部分３Ｂが一体化された導波管７とを備え、導波管とバックショートとの間にアンテナカプラとなる部分が位置するように、パッケージ部と導波管が第２樹脂８で一体化されているものとする。

Description

高周波モジュール及びその製造方法
　本発明は、高周波モジュール及びその製造方法に関する。
　例えばミリ波を超える高周波の信号の伝搬には、通常、低損失の中空導波管が用いられる。
　一方で、半導体チップに対する信号の入出力には、端子との接続のために、中心導体を有する伝送線路が用いられる。
　このため、半導体チップを中空導波管と接続するには、中空導波管と中心導体を有する伝送線路との間に、伝播モード及びインピーダンスの変換構造を設けることになる。
国際公開第２０１６／０１６９６８号 特開２０１５－１７７４２３号公報
　ところで、伝送線路にマイクロストリップライン（以下、ＭＳＬという）を用いる場合、例えば図１４に示すように、ＭＳＬの一部がアンテナカプラとなるように導波管内に差し込まれた構造にすることが考えられる。
　なお、この場合、導波管の片側を、バックショートと呼ばれる波長に対して１／４の長さを持つ短絡構造にすることで、整合が取れるように設計する。
　この構造では、半導体チップとＭＳＬは、通常、はんだ等によって接続される。
　しかしながら、例えばテラヘルツ波などの超高周波領域では、接続部の寸法も無視できなくなるため、損失や反射の原因となる。また、ＭＳＬの長さも特性へ影響を与えるため、できるだけ短くすることが望まれる。
　このため、例えば図１５（Ａ）、図１５（Ｂ）に示すように、Fan-out wafer level package（以下、ＦＯ－ＷＬＰ）技術を利用したＭＳＬ－導波管変換構造を用いることが考
えられる。
　なお、図１５（Ａ）は、半導体チップとバックショートを樹脂で一体化したバックショート内蔵型ＭＳＬ－導波管変換構造を示している。また、図１５（Ｂ）は、半導体チップと導波管を樹脂で一体化して導波管内蔵型ＭＳＬ－導波管変換構造を示している。
　このような変換構造を用い、半導体チップとバックショート又は導波管を樹脂で一体化し、再配線技術によってアンテナカプラ及びＭＳＬを設け、ＭＳＬを半導体チップに電気的に接続することで、はんだ等によらずに接続できるため、実装による超高周波領域における特性劣化を防ぐことが可能であり、また、ＭＳＬの長さも短くすることができるため、その特性への影響を抑えることも可能である。
　しかしながら、このような変換構造では、半導体チップとバックショート（又は導波管）を樹脂で一体化し、再配線技術によってアンテナカプラ及びＭＳＬを設けたものに、導波管（又はバックショート）を表面実装することになる。
　このため、いずれの場合も、導波管とバックショートの間に位置ずれが生じ、即ち、導波管とバックショートが不連続な構造となってしまい、特性の劣化が生じてしまう（例えば図２参照）。
　本発明は、導波管とバックショートの間の位置ずれによる特性の劣化が生じないようにすることを目的とする。
　１つの態様では、高周波モジュールは、半導体チップと、半導体チップと第１樹脂で一体化されたバックショートの第１部分と、半導体チップに電気的に接続され、アンテナカプラとなる部分を含む第１再配線線路とを有するパッケージ部と、バックショートの第２部分が一体化された導波管とを備え、導波管とバックショートとの間にアンテナカプラとなる部分が位置するように、パッケージ部と導波管が第２樹脂で一体化されている。
　１つの態様では、高周波モジュールの製造方法は、半導体チップと、半導体チップと第１樹脂で一体化されたバックショートの第１部分と、半導体チップに電気的に接続され、アンテナカプラとなる部分を含む第１再配線線路とを有するパッケージ部を製造する工程と、バックショートの第２部分が一体化された導波管を製造する工程と、導波管とバックショートとの間にアンテナカプラとなる部分が位置するように、パッケージ部と導波管を第２樹脂で一体化する工程とを含む。
　１つの側面として、導波管とバックショートの間の位置ずれによる特性の劣化が生じないようにすることができるという効果を有する。
本実施形態にかかる高周波モジュールの構成を示す模式的断面図である。 （Ａ）～（Ｄ）は、導波管を表面実装する場合の位置ずれによる特性への影響を説明するための図であって、（Ａ）は解析モデルを示す図であり、（Ｂ）は反射特性を示す図であり、（Ｃ）は通過特性を示す図であり、（Ｄ）は１ＴＨｚにおける位置ずれによる反射特性及び通過特性への影響を示す図である。 本実施形態にかかる高周波モジュールの変形例の構成を示す模式的断面図である。 （Ａ）、（Ｂ）は、本実施形態にかかる高周波モジュールの製造方法を説明するための模式的断面図である。 （Ａ）、（Ｂ）は、本実施形態にかかる高周波モジュールの製造方法を説明するための模式的断面図である。 （Ａ）、（Ｂ）は、本実施形態にかかる高周波モジュールの製造方法を説明するための模式的断面図である。 （Ａ）～（Ｃ）は、本実施形態にかかる高周波モジュールの製造方法を説明するための模式図であって、（Ａ）は斜視図であり、（Ｂ）は正面図であり、（Ｃ）は断面図である。 本実施形態にかかる高周波モジュールの製造方法を説明するための模式的断面図である。 本実施形態にかかる高周波モジュールの製造方法を説明するための模式的断面図である。 本実施形態にかかる高周波モジュールの製造方法を説明するための模式的断面図である。 本実施形態にかかる高周波モジュールの製造方法を説明するための模式的断面図である。 本実施形態にかかる高周波モジュールの製造方法を説明するための模式的断面図である。 本実施形態にかかる高周波モジュールの製造方法を説明するための模式的断面図である。 従来の高周波モジュールの構成を示す模式的断面図である。 （Ａ）、（Ｂ）は、図１４に示す従来の高周波モジュールにおける課題を解決するための高周波モジュールの構成を示す模式的断面図である。
　以下、図面により、本発明の実施の形態にかかる高周波モジュール及びその製造方法について、図１～図１３を参照しながら説明する。
　本実施形態にかかる高周波モジュールは、例えばミリ波やテラヘルツ波などの高周波を用いたレーダー、センサー、無線通信システムに実装される高周波モジュールである。
　本実施形態の高周波モジュールは、図１に示すように、半導体チップ１と、半導体チップ１と第１樹脂２で一体化されたバックショート３の第１部分３Ａ（ここでは側部の一部分）と、半導体チップ１に電気的に接続され、アンテナカプラ４となる部分を含む第１再配線線路５とを有するパッケージ部６と、バックショート３の第２部分３Ｂ（ここでは側部の残りの部分）が一体化された導波管７とを備える。
　なお、第１樹脂２をモールド樹脂又は封止樹脂ともいう。また、図１中、符号Ｘは導波管７として機能する領域を示しており、符号Ｙはバックショート３として機能する領域を示している。
　そして、導波管７とバックショート３との間にアンテナカプラ４となる部分が位置するように、パッケージ部６とバックショート３の第２部分３Ｂが一体化された導波管７が、第２樹脂８で一体化されている。
　ここで、バックショート３や導波管７は、例えばＣｕなどの金属（導体）からなる。
　また、第１再配線線路５は、例えば疑似ＳｏＣ技術などに用いられる再配線技術によって設けられた配線線路（伝送線路；ここではＭＳＬ）であり、アンテナカプラ４となる部分を含む。
　本実施形態では、第１再配線線路５は、第１樹脂２上に設けられた第１樹脂層（又は第１誘電体フィルム）９に設けられた第１ビア１０を介して半導体チップ１に電気的に接続された第１線路導体５Ｘによって構成されている。このように、第１樹脂２上に、半導体チップ１に電気的に接続された第１再配線線路５（第１線路導体５Ｘ）を含む第１再配線層１１が設けられている。この第１再配線線路５は、導波管７とバックショート３との間まで延びており、この部分がアンテナカプラ４として機能するようになっている。
　ここで、第１樹脂層９は、例えば感光性樹脂層である。なお、第１誘電体フィルムを用いる場合には、低誘電率の誘電体（低誘電率材料）又は低損失な誘電体（低損失材料）からなるものを用いれば良い。例えば、ベンゾシクロブテン（ＢＣＢ）、液晶ポリマ、シクロオレフィンポリマ（ＣＯＰ）、ポリオレフィン、ポリフェニレンエーテル（ＰＰＥ）、ポリスチレン及びポリテトラフルオロエチレンからなる群から選ばれるいずれか１種の材料からなるものとするのが好ましい。また、第１線路導体５Ｘは、例えば銅などの金属からなる金属配線である。
　このように、本実施形態では、ＦＯ－ＷＬＰ技術を利用したＭＳＬ－導波管変換構造を用い、半導体チップ１とバックショート３の側部の一部分（第１部分）３Ａを樹脂（第１樹脂）２で一体化し、再配線技術によってアンテナカプラ４及びＭＳＬ５を設け、ＭＳＬ５を半導体チップ１に電気的に接続して、パッケージ部６としている。
　これにより、はんだ等によらずにＭＳＬ５を半導体チップ１に接続できるため、実装による超高周波領域における特性劣化を防ぐことが可能であり、また、ＭＳＬ５の長さも短くすることができるため、その特性への影響を抑えることも可能である。
　また、本実施形態では、パッケージ部６は、アンテナカプラ４となる部分を支持する誘電体支持部１２を備える。なお、誘電体支持部１２を絶縁体支持部ともいう。
　つまり、半導体チップ１、バックショート３の側部の一部分（第１部分）３Ａ及び誘電体支持部１２を樹脂（第１樹脂）２で一体化し、再配線技術によって、誘電体支持部１２上にアンテナカプラ４が位置するように、アンテナカプラ４及びＭＳＬ５を設け、ＭＳＬ５を半導体チップ１に電気的に接続して、パッケージ部６としている。
　例えば、誘電体支持部１２の側部にバックショート３の側部の一部分３Ａを構成する導体を設け、これを、バックショート３の側部の一部分３Ａを構成する導体が半導体チップ１の側になるように半導体チップ１に隣接して配置し、半導体チップ１と樹脂（第１樹脂）２で一体化すれば良い［例えば図４（Ａ）、図４（Ｂ）参照］。
　このように、誘電体支持部１２を設けて、第１再配線線路５の一部であるアンテナカプラ４を支持することで、アンテナカプラ４の位置を保つことができ、特性が劣化してしまうのを抑制することができる。
　ここで、誘電体支持部１２は、誘電体材料からなる。
　例えば、低誘電率の誘電体（低誘電率材料）又は低損失な誘電体（低損失材料）からなるものとするのが好ましい。
　具体的には、ベンゾシクロブテン（ＢＣＢ）、液晶ポリマ（ＬＣＰ）、シクロオレフィンポリマ（ＣＯＰ）、ポリオレフィン、ポリフェニレンエーテル（ＰＰＥ）、ポリスチレン及びポリテトラフルオロエチレン（ＰＴＦＥ；フッ素系樹脂）からなる群から選ばれるいずれか１種の材料からなるものとするのが好ましい。これにより、高周波利得の低減を抑制し、低損失化を図ることが可能となる。
　さらに、本実施形態では、導波管７とバックショート３との間にアンテナカプラ４となる部分が位置するように、バックショート３の側部の一部分（第１部分）３Ａを含むパッケージ部６とバックショート３の側部の残りの部分（第２部分）３Ｂが一体化された導波管７を樹脂（第２樹脂）８で一体化している。
　なお、第２樹脂８は、第１樹脂２と同じ樹脂であっても良いし、異なる樹脂であっても良い。また、第２樹脂８をモールド樹脂又は封止樹脂ともいう。
　この場合、高周波モジュール１３は、ＭＳＬ５及びこれの一部分として形成されたアンテナカプラ４、アンテナカプラ４の上下両側に設けられた導波管７及びバックショート３が、導波管７とバックショート３の境界部の開口にアンテナカプラ４が位置するように、モールド樹脂８の内部に封止された構造を有するものとなる。
　これにより、例えば図１５（Ａ）、図１５（Ｂ）に示すように導波管又はバックショートを表面実装しないで良くなり、また、バックショート３が部分的に導波管７と一体化されているため、導波管７とバックショート３の間に位置ずれが生じて不連続な構造となってしまうのを抑制することができ、位置ずれによる特性の劣化（変動）が生じないようにすることができる。
　ここで、図２（Ａ）～図２（Ｄ）を参照しながら、導波管７とバックショート３の位置ずれによる影響について説明する。
　図２（Ａ）は解析モデルを示しており、図２（Ａ）中、符号ｄで示すように、ＭＳＬの配線方向に導波管をずらし、電磁界解析によって反射特性及び通過特性を計算したところ、図２（Ｂ）、図２（Ｃ）に示すような結果が得られた。
　ここでは、図２（Ｂ）に反射特性（Ｓ１１）の計算結果を示し、図２（Ｃ）に通過特性（Ｓ２１）の計算結果を示している。
　なお、ここでは、１ＴＨｚ付近の周波数で検討を行なっており、導波管の寸法は、幅１
６０μm、高さ８０μmとしている。また、図２（Ｂ）、図２（Ｃ）中、符号Ａはずれ量を－２０μｍとした場合、符号Ｂはずれ量を－１０μｍとした場合、符号Ｃはずれ量を０μｍとした場合、符号Ｄはずれ量を１０μｍとした場合、符号Ｅはずれ量を２０μｍとした場合を示している。
　図２（Ｂ）、図２（Ｃ）に示すように、上部に表面実装される導波管がＭＳＬの軸方向に約１０μm程度でもずれると、反射特性及び通過特性が大きく変化してしまうことが分
かる。
　ここで、図２（Ｄ）は、１ＴＨｚでの位置ずれに対する反射特性及び通過特性の変化を示している。
　図２（Ｄ）に示すように、上部に表面実装される導波管にずれ量ｄが０μｍの場合を基準として、ずれが大きくなるほど、特性の劣化が生じてしまうことが分かる。
　このような位置ずれに起因する特性の劣化は、例えば図１５（Ａ）、図１５（Ｂ）に示すようなＭＳＬ－導波管変換構造を用い、導波管又はバックショートを、例えばはんだや銀ペーストなどを用いて接合して、表面実装する場合に生じてしまう。
　これに対し、上述のような本実施形態の構成（図１参照）を採用することで、このような位置ずれによる特性の劣化が生じないようにすることができる。
　また、本実施形態では、導波管７の周囲はモールド樹脂８で覆われることになるため、十分な強度を確保することができるため、導波管７の強度を確保するために導波管７を構成する導体の厚さを厚くする必要がない。このため、導波管７を構成する導体の厚さを薄くすることができ、重量を抑えることができ、軽量化を図ることが可能であり、また、モジュール１３の小型化を図ることも可能である。
　ところで、本実施形態では、第２樹脂８上に設けられ、バックショート３の側部（第１部分３Ａ及び第２部分３Ｂ）に接続されたバックショート３の底部（第３部分）３Ｃとなる部分を含む第２再配線線路１４を備える。
　ここでは、アンテナカプラ４とバックショート３の底部３Ｃとの間の距離は、伝送する高周波信号の波長λの１／４（λ／４）になっている。ここで、バックショート３の底部３Ｃは、アンテナカプラ４からλ／４離れたグランド面である。
　ここで、第２再配線線路１４は、再配線技術によって設けられた配線線路であり、バックショート３の底部３Ｃとなる部分を含む。
　本実施形態では、第２再配線線路１４は、第２樹脂８上に設けられた第２樹脂層１５（又は第２誘電体フィルム）に設けられた第２ビア１６を介してバックショート３の第１部分３Ａ及び第２部分３Ｂに接続された第２線路導体１４Ｘによって構成されている。
　このように、第２樹脂８上に、バックショート３の第１部分３Ａ及び第２部分３Ｂに接続された第２再配線線路１４（第２線路導体１４Ｘ）を含む第２再配線層１７が設けられている。
　なお、第２再配線線路１４は、上述の第１再配線線路１１と同様の材料によって構成される。
　なお、本実施形態では、再配線技術によってバックショート３の底部３Ｃとなる部分を設けているが、これに限られるものではない。例えば、バックショート３の底部（第３部分）３Ｃとなる部分を、バックショート３の側部３Ａ，３Ｂの端部に接合しても良い。また、例えば、バックショート３の底部３Ｃとなる部分も、バックショート３の側部の残りの部分３Ｂとともに導波管７と一体化したものとしても良い。つまり、導波管７を、バックショート３の側部の残りの部分３Ｂ及び底部３Ｃ（第２部分）が一体化された導波管と
しても良い。
　ところで、導波管７は、図３に示すように、ホーンアンテナ形状を有するものとすることもできる。つまり、導波管７の先端がホーンアンテナ形状を有するものとすることもできる。なお、図３中、符号Ｘは導波管及びホーンアンテナとして機能する領域を示しており、符号Ｙはバックショートとして機能する領域を示している。
　これにより、ホーンアンテナをモールド樹脂８に内蔵して一体化した高周波モジュール１３を実現することができる。この結果、信号発生から電波の送受信までを１チップで可能とする小型な通信機器を実現することができる。
　次に、本実施形態にかかる高周波モジュールの製造方法について説明する。
　本実施形態の高周波モジュールの製造方法は、半導体チップ１と、半導体チップ１と第１樹脂２で一体化されたバックショート３の第１部分３Ａと、半導体チップ１に電気的に接続され、アンテナカプラ４となる部分を含む第１再配線線路５とを有するパッケージ部６を製造する工程（例えば図４～図６参照）と、バックショート３の第２部分３Ｂが一体化された導波管７を製造する工程（例えば図７参照）と、導波管７とバックショート３との間にアンテナカプラ４となる部分が位置するように、パッケージ部６と導波管７を第２樹脂８で一体化する工程（例えば図８～図１３参照）とを含む。
　本実施形態では、パッケージ部６を製造する工程は、半導体チップ１とバックショート３の第１部分３Ａを第１樹脂２で一体化する工程（例えば図４、図５参照）と、半導体チップ１に電気的に接続されるように第１再配線線路５を設ける工程（例えば図６参照）とを含む。また、パッケージ部６を製造する工程は、アンテナカプラ４となる部分を支持する誘電体支持部１２を設ける工程（例えば図４参照）を含む。
　また、本実施形態では、導波管７を製造する工程は、犠牲層２３の壁面に導波管７となる導体２４を形成する工程（例えば図７参照）を含み、パッケージ部６と導波管７を第２樹脂８で一体化する工程の後に、犠牲層２３を除去する工程（例えば図１３参照）を含む。
　また、本実施形態では、第１再配線線路５を設ける工程において、第１樹脂２上に設けられた第１樹脂層９又は第１誘電体フィルムに設けられた第１ビア１０を介して半導体チップ１に電気的に接続された第１線路導体５Ｘを設ける（例えば図６参照）。
　また、本実施形態では、パッケージ部６と導波管７を第２樹脂８で一体化する工程の後に、第２樹脂８上に、バックショート３の第１部分３Ａ及び第２部分３Ｂに接続されたバックショート３の第３部分３Ｃとなる部分を含む第２再配線線路１４を設ける工程（例えば図１２参照）を含む。
　また、本実施形態では、第２再配線線路１４を設ける工程において、第２樹脂８上に設けられた第２樹脂層１５又は第２誘電体フィルムに設けられた第２ビア１６を介してバックショート３の第１部分３Ａ及び第２部分３Ｂに接続された第２線路導体１４Ｘを設ける（例えば図１２参照）。
　以下、図４～図１３を参照しながら、具体例を挙げて、より具体的に説明する。
　まず、図４（Ａ）に示すように、半導体チップ１と、アンテナカプラ支持用の誘電体支持部１２、例えばバイアスや信号伝搬用のピン１８などを、例えばステンレス鋼を材料とした支持基板１９の上に配置する。
　ここでは、誘電体支持部１２の側面に、バックショート３の側面の一部分（第１部分）３Ａを構成する導体が設けられている。
　次いで、図４（Ｂ）に示すように、支持基板１９上に搭載された半導体チップ１などの
各部品をモールド樹脂（第１樹脂）２で封止して一体化し、疑似ウエハ２０を形成する。
　次いで、図５（Ａ）に示すように、支持基板１９を除去し、図５（Ｂ）に示すように、例えばバックグラインドによってモールド樹脂２を研削して薄化し、ピン１８の端子、バックショート３の側面の一部分３Ａの端部、誘電体支持部１２を露出させる。
　次いで、図６（Ａ）に示すように、再配線技術を用いて、疑似ウエハ２０の端子面に、第１再配線線路５を含む第１再配線層１１を形成する。
　例えば、第１再配線層１１を構成する絶縁層（第１樹脂層）９は、樹脂材料に感光性フェノール系樹脂（厚さ約１０μm）を用い、露光し、例えば水酸化テトラメチルアンモニ
ウム（ＴＭＡＨ）によって現像し、約２００℃～約２５０℃（例えば約２００℃）でキュア（硬化）して形成する。
　また、例えば、第１再配線層１１を構成する配線層（配線；第１線路導体５Ｘ；第１再配線線路５）は、スパッタリングによって、Ｔｉ（チタン）層（厚さ約２０ｎｍ）、Ｃｕ（銅）層（厚さ約１００ｎｍ）からなるシード層を成膜し、その上にレジストを例えば約８μm塗布し、露光し、例えばＴＭＡＨによって現像して形成したレジストパターンに、
上述のシード層を給電層とする電界めっきによって、例えばＣｕを堆積し、レジストを除去して形成する。
　このような工程を繰り返して、上述の絶縁層９及び配線層５Ｘ（５）を任意の層数形成し、配線層５Ｘ（５）と半導体チップ１及び上下の配線層５Ｘ（５）間をビア（第１ビア）１０で接続することで、第１再配線層１１を形成する。ここでは、第１再配線層１１の最表面側の配線層５Ｘ（５）を形成する際に、アンテナカプラ４となる部分が形成されるようにしている。
　次いで、図６（Ｂ）に示すように、得られた疑似ウエハ２０を、例えば通常のダイヤモンドブレードを用いたダイシングによって個片化して、第１ブロック２１を得る。
　このようにして、半導体チップ１、アンテナカプラ４となる部分を含む第１再配線線路５、バックショート３の側部の一部分（第１部分）３Ａ、誘電体支持部１２を含むパッケージ部６となる第１ブロック２１を製造する。
　一方、図７（Ａ）～図７（Ｃ）に示すように、バックショート３の側部の残りの部分（第２部分）３Ｂが一体化された導波管７となる第２ブロック２２を製造する。
　ここでは、第２ブロック２２は、例えばフェノール系レジスト材料で作られた犠牲層２３と、犠牲層２３の側面（ここでは４つの側面）に例えば無電解めっきによって形成された例えばＣｕを材料とする導体（導体膜；金属膜）２４とで構成される。
　そして、この４つの壁面を有する導体２４が、バックショート３の側部の残りの部分（第２部分）３Ｂが一体化された導波管７となる。この場合、導波管７を、厚さの薄い導体２４によって形成することができる。これは、後述するように、モールド樹脂（第２樹脂）８で封止するため、導波管自体で強度を確保しなくても良いからである。これにより、例えば図１４に示すように金属片からなる導波管を用いる場合と比較して、小型化、軽量化を図ることが可能である。
　なお、犠牲層２３を設けているのは、後述するように、第１ブロック２１と第２ブロック２２との位置決めを精度良く行なえるようにし、また、モールド樹脂８で導波管７（バックショート３の側部の残りの部分３Ｂを含む）の内部が埋め込まれてしまうのを防止するためである。
　ここでは、後述するようにして第１ブロック２１と樹脂（第２樹脂）８で一体化する際に、アンテナカプラ４となる部分が第２ブロック２２の内部に入り込むように、例えばグ
ラインダによって、第２ブロック２２の一部が研削されている。
　次に、図８に示すように、第１ブロック２１と第２ブロック２２を、例えばステンレス鋼を材料とした支持基板２５の上に配置する。この際、第２ブロック２２は、第１ブロック２１に備えられるアンテナカプラ４の上方に覆い被せるように配置する。
　この際、第２ブロック２２の導波管７（バックショート３の側部の残りの部分３Ｂを含む）となる導体２４の内部が犠牲層２３で埋め込まれているため、第１ブロック２１と第２ブロック２２との位置決めを精度良く行なうことができる。つまり、第１ブロック２１に備えられるバックショート３の側部の一部分３Ａの位置と、第２ブロック２２に備えられ、第１ブロック２１に備えられるアンテナカプラ４を挟んで反対側に設けられる導波管７（２４）の一部分の位置とを、精度良く合わせることができる。
　次いで、図９に示すように、モールド樹脂（第２樹脂）８で第１ブロック２１及び第２ブロック２２を封止して一体化し、疑似ウエハ２６を形成する。
　なお、第２ブロック２２の導波管７（バックショート３の側部の残りの部分３Ｂを含む）となる導体２４の内部が犠牲層２３で埋め込まれているため、導波管７（バックショート３の側部の残りの部分３Ｂを含む）となる導体２４の内部がモールド樹脂８で埋め込まれてしまうことはない。
　次いで、図１０に示すように、支持基板２５を除去し、図１１に示すように、例えばバックグラインドによってモールド樹脂８を研削して薄化し、第２ブロック２２の端部、即ち、導波管７（２４）の端部及び犠牲層２３の端部を露出させる。
　このようにして、導波管７とバックショート３との間にアンテナカプラ４となる部分が位置するように、パッケージ部６とバックショート３の側部の残りの部分（第２部分）３Ｂが一体化された導波管７を樹脂（第２樹脂）８で一体化する。
　次に、図１２に示すように、再配線技術を用いて、バックショート３の側部（第１部分３Ａ及び第２部分３Ｂ）が設けられている側に、第２再配線線路１４を含む第２再配線層１７を形成する。
　例えば、第２再配線層１７を構成する絶縁層（第２樹脂層）１５は、樹脂材料に感光性フェノール系樹脂（厚さ約１０μm）を用い、露光し、例えばＴＭＡＨによって現像し、
約２００℃～約２５０℃（例えば約２００℃）でキュア（硬化）して形成する。
　また、例えば、第２再配線層１７を構成する配線層（配線；第２線路導体１４Ｘ；第２再配線線路１４）は、スパッタリングによって、Ｔｉ（チタン）層（厚さ約２０ｎｍ）、Ｃｕ（銅）層（厚さ約１００ｎｍ）からなるシード層を成膜し、その上にレジストを例えば約８μm塗布し、露光し、例えばＴＭＡＨによって現像して形成したレジストパターン
に、上述のシード層を給電層とする電界めっきによって、例えばＣｕを堆積し、レジストを除去して形成する。
　このような工程を繰り返して、上述の絶縁層１５及び配線層１４Ｘ（１４）を任意の層数形成し、配線層１４Ｘ（１４）をビア（第２ビア）１６で接続することで、第２再配線層１７を得る。
　ここでは、第２再配線層１７の１層目の配線層１４Ｘ（１４）を形成する際に、導波管７と一体化されたバックショート３の側部（第１部分３Ａ及び第２部分３Ｂ）に対応する位置に、配線層（配線；第２線路導体１４Ｘ；第２再配線線路１４）として、バックショート３の短絡面（バックショートの底部；第３部分）３Ｃが形成され、これがビア（第２ビア）１６を介してバックショート３の側部３Ａ，３Ｂに接続されるようにしている。
　次いで、図１３に示すように、第２ブロック２２に備えられる犠牲層２３を、例えばＴ
ＭＡＨによって取り除き、中空の導波管構造を形成する。
　次いで、例えば通常のダイシングブレードによって個片化することで、所望の高周波モジュール１３を得ることができる。
　したがって、本実施形態にかかる高周波モジュール及びその製造方法は、導波管７とバックショート３の間の位置ずれによる特性の劣化が生じないようにすることができるという効果を有する。
　なお、本発明は、上述した実施形態に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
　以下、上述の実施形態に関し、更に、付記を開示する。
　（付記１）
　半導体チップと、前記半導体チップと第１樹脂で一体化されたバックショートの第１部分と、前記半導体チップに電気的に接続され、アンテナカプラとなる部分を含む第１再配線線路とを有するパッケージ部と、
　前記バックショートの第２部分が一体化された導波管とを備え、
　前記導波管と前記バックショートとの間に前記アンテナカプラとなる部分が位置するように、前記パッケージ部と前記導波管が第２樹脂で一体化されていることを特徴とする高周波モジュール。
　（付記２）
　前記パッケージ部は、前記アンテナカプラとなる部分を支持する誘電体支持部を備えることを特徴とする、付記１に記載の高周波モジュール。
　（付記３）
　前記導波管は、ホーンアンテナ形状を有することを特徴とする、付記１又は２に記載の高周波モジュール。
　（付記４）
　前記第１再配線線路は、前記第１樹脂上に設けられた第１樹脂層又は第１誘電体フィルムに設けられた第１ビアを介して前記半導体チップに電気的に接続された第１線路導体によって構成されていることを特徴とする、付記１～３のいずれか１項に記載の高周波モジュール。
　（付記５）
　前記第２樹脂上に設けられ、前記バックショートの前記第１部分及び前記第２部分に接続された前記バックショートの第３部分となる部分を含む第２再配線線路を備えることを特徴とする、付記１～４のいずれか１項に記載の高周波モジュール。
　（付記６）
　前記第２再配線線路は、前記第２樹脂上に設けられた第２樹脂層又は第２誘電体フィルムに設けられた第２ビアを介して前記バックショートの前記第１部分及び前記第２部分に接続された第２線路導体によって構成されていることを特徴とする、付記５に記載の高周波モジュール。
　（付記７）
　半導体チップと、前記半導体チップと第１樹脂で一体化されたバックショートの第１部分と、前記半導体チップに電気的に接続され、アンテナカプラとなる部分を含む第１再配線線路とを有するパッケージ部を製造する工程と、
　前記バックショートの第２部分が一体化された導波管を製造する工程と、
　前記導波管と前記バックショートとの間に前記アンテナカプラとなる部分が位置するように、前記パッケージ部と前記導波管を第２樹脂で一体化する工程とを含むことを特徴とする高周波モジュールの製造方法。
　（付記８）
　前記パッケージ部を製造する工程は、
　前記半導体チップと前記バックショートの第１部分を前記第１樹脂で一体化する工程と、
　前記半導体チップに電気的に接続されるように前記第１再配線線路を設ける工程とを含むことを特徴とする、付記７に記載の高周波モジュールの製造方法。
　（付記９）
　前記パッケージ部を製造する工程は、前記アンテナカプラとなる部分を支持する誘電体支持部を設ける工程を含むことを特徴とする、付記７又は８に記載の高周波モジュールの製造方法。
　（付記１０）
　前記導波管を製造する工程は、犠牲層の壁面に前記導波管となる導体を形成する工程を含み、
　前記パッケージ部と前記導波管を前記第２樹脂で一体化する工程の後に、前記犠牲層を除去する工程を含むことを特徴とする、付記７～９のいずれか１項に記載の高周波モジュールの製造方法。
　（付記１１）
　前記第１再配線線路を設ける工程において、前記第１樹脂上に設けられた第１樹脂層又は第１誘電体フィルムに設けられた第１ビアを介して前記半導体チップに電気的に接続された第１線路導体を設けることを特徴とする、付記７～１０のいずれか１項に記載の高周波モジュールの製造方法。
　（付記１２）
　前記パッケージ部と前記導波管を前記第２樹脂で一体化する工程の後に、前記第２樹脂上に、前記バックショートの前記第１部分及び前記第２部分に接続された前記バックショートの第３部分となる部分を含む第２再配線線路を設ける工程を含むことを特徴とする、付記７～１１のいずれか１項に記載の高周波モジュールの製造方法。
　（付記１３）
　前記第２再配線線路を設ける工程において、前記第２樹脂上に設けられた第２樹脂層又は第２誘電体フィルムに設けられた第２ビアを介して前記バックショートの前記第１部分及び前記第２部分に接続された第２線路導体を設けることを特徴とする、付記１２に記載の高周波モジュールの製造方法。
　１　半導体チップ
　２　第１樹脂
　３　バックショート
　３Ａ　バックショートの側部の一部分（第１部分）
　３Ｂ　バックショートの側部の残りの部分（第２部分）
　３Ｃ　バックショート３の底部（第３部分）
　４　アンテナカプラ
　５　第１再配線線路（ＭＳＬ）
　５Ｘ　第１線路導体
　６　パッケージ部
　７　導波管
　８　第２樹脂
　９　第１樹脂層
　１０　第１ビア
　１１　第１再配線層
　１２　誘電体支持部
　１３　高周波モジュール
　１４　第２再配線線路
　１４Ｘ　第２線路導体
　１５　第２樹脂層
　１６　第２ビア
　１７　第２再配線層
　１８　ピン
　１９　支持基板
　２０　疑似ウエハ
　２１　第１ブロック
　２２　第２ブロック
　２３　犠牲層
　２４　導体（導体膜；金属膜）
　２５　支持基板
　２６　疑似ウエハ

Claims (13)

  1. 　半導体チップと、前記半導体チップと第１樹脂で一体化されたバックショートの第１部分と、前記半導体チップに電気的に接続され、アンテナカプラとなる部分を含む第１再配線線路とを有するパッケージ部と、
    　前記バックショートの第２部分が一体化された導波管とを備え、
    　前記導波管と前記バックショートとの間に前記アンテナカプラとなる部分が位置するように、前記パッケージ部と前記導波管が第２樹脂で一体化されていることを特徴とする高周波モジュール。
  2. 　前記パッケージ部は、前記アンテナカプラとなる部分を支持する誘電体支持部を備えることを特徴とする、請求項１に記載の高周波モジュール。
  3. 　前記導波管は、ホーンアンテナ形状を有することを特徴とする、請求項１又は２に記載の高周波モジュール。
  4. 　前記第１再配線線路は、前記第１樹脂上に設けられた第１樹脂層又は第１誘電体フィルムに設けられた第１ビアを介して前記半導体チップに電気的に接続された第１線路導体によって構成されていることを特徴とする、請求項１～３のいずれか１項に記載の高周波モジュール。
  5. 　前記第２樹脂上に設けられ、前記バックショートの前記第１部分及び前記第２部分に接続された前記バックショートの第３部分となる部分を含む第２再配線線路を備えることを特徴とする、請求項１～４のいずれか１項に記載の高周波モジュール。
  6. 　前記第２再配線線路は、前記第２樹脂上に設けられた第２樹脂層又は第２誘電体フィルムに設けられた第２ビアを介して前記バックショートの前記第１部分及び前記第２部分に接続された第２線路導体によって構成されていることを特徴とする、請求項５に記載の高周波モジュール。
  7. 　半導体チップと、前記半導体チップと第１樹脂で一体化されたバックショートの第１部分と、前記半導体チップに電気的に接続され、アンテナカプラとなる部分を含む第１再配線線路とを有するパッケージ部を製造する工程と、
    　前記バックショートの第２部分が一体化された導波管を製造する工程と、
    　前記導波管と前記バックショートとの間に前記アンテナカプラとなる部分が位置するように、前記パッケージ部と前記導波管を第２樹脂で一体化する工程とを含むことを特徴とする高周波モジュールの製造方法。
  8. 　前記パッケージ部を製造する工程は、
    　前記半導体チップと前記バックショートの第１部分を前記第１樹脂で一体化する工程と、
    　前記半導体チップに電気的に接続されるように前記第１再配線線路を設ける工程とを含むことを特徴とする、請求項７に記載の高周波モジュールの製造方法。
  9. 　前記パッケージ部を製造する工程は、前記アンテナカプラとなる部分を支持する誘電体支持部を設ける工程を含むことを特徴とする、請求項７又は８に記載の高周波モジュールの製造方法。
  10. 　前記導波管を製造する工程は、犠牲層の壁面に前記導波管となる導体を形成する工程を含み、
    　前記パッケージ部と前記導波管を前記第２樹脂で一体化する工程の後に、前記犠牲層を除去する工程を含むことを特徴とする、請求項７～９のいずれか１項に記載の高周波モジュールの製造方法。
  11. 　前記第１再配線線路を設ける工程において、前記第１樹脂上に設けられた第１樹脂層又は第１誘電体フィルムに設けられた第１ビアを介して前記半導体チップに電気的に接続された第１線路導体を設けることを特徴とする、請求項７～１０のいずれか１項に記載の高周波モジュールの製造方法。
  12. 　前記パッケージ部と前記導波管を前記第２樹脂で一体化する工程の後に、前記第２樹脂上に、前記バックショートの前記第１部分及び前記第２部分に接続された前記バックショートの第３部分となる部分を含む第２再配線線路を設ける工程を含むことを特徴とする、請求項７～１１のいずれか１項に記載の高周波モジュールの製造方法。
  13. 　前記第２再配線線路を設ける工程において、前記第２樹脂上に設けられた第２樹脂層又は第２誘電体フィルムに設けられた第２ビアを介して前記バックショートの前記第１部分及び前記第２部分に接続された第２線路導体を設けることを特徴とする、請求項１２に記載の高周波モジュールの製造方法。
PCT/JP2017/046388 2017-01-12 2017-12-25 高周波モジュール及びその製造方法 WO2018131452A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/447,141 US10861805B2 (en) 2017-01-12 2019-06-20 High frequency module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017003521A JP6747301B2 (ja) 2017-01-12 2017-01-12 高周波モジュール及びその製造方法
JP2017-003521 2017-01-12

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/447,141 Continuation US10861805B2 (en) 2017-01-12 2019-06-20 High frequency module

Publications (1)

Publication Number Publication Date
WO2018131452A1 true WO2018131452A1 (ja) 2018-07-19

Family

ID=62839465

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/046388 WO2018131452A1 (ja) 2017-01-12 2017-12-25 高周波モジュール及びその製造方法

Country Status (3)

Country Link
US (1) US10861805B2 (ja)
JP (1) JP6747301B2 (ja)
WO (1) WO2018131452A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2754086C1 (ru) * 2020-12-23 2021-08-26 Федеральное государственное бюджетное образовательное учреждение высшего образования "Саратовский национальный исследовательский государственный университет имени Н.Г. Чернышевского" Фильтр-демультиплексор свч-сигнала
RU209990U1 (ru) * 2021-11-30 2022-03-24 Федеральное государственное бюджетное образовательное учреждение высшего образования "Саратовский национальный исследовательский государственный университет имени Н.Г. Чернышевского" Демультиплексор свч-сигнала

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015126289A (ja) * 2013-12-25 2015-07-06 株式会社東芝 半導体パッケージ
JP2015149671A (ja) * 2014-02-07 2015-08-20 富士通株式会社 高周波モジュール及びその製造方法
JP2015177423A (ja) * 2014-03-17 2015-10-05 富士通株式会社 高周波モジュール及びその製造方法
US20150364830A1 (en) * 2014-06-13 2015-12-17 Freescale Semiconductor, Inc. Integrated circuit package with radio frequency coupling structure

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140320364A1 (en) * 2013-04-26 2014-10-30 Research In Motion Limited Substrate integrated waveguide horn antenna
KR20150075347A (ko) 2013-12-25 2015-07-03 가부시끼가이샤 도시바 반도체 패키지, 반도체 모듈 및 반도체 디바이스
JP6330911B2 (ja) 2014-07-30 2018-05-30 富士通株式会社 電子装置及び電子装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015126289A (ja) * 2013-12-25 2015-07-06 株式会社東芝 半導体パッケージ
JP2015149671A (ja) * 2014-02-07 2015-08-20 富士通株式会社 高周波モジュール及びその製造方法
JP2015177423A (ja) * 2014-03-17 2015-10-05 富士通株式会社 高周波モジュール及びその製造方法
US20150364830A1 (en) * 2014-06-13 2015-12-17 Freescale Semiconductor, Inc. Integrated circuit package with radio frequency coupling structure

Also Published As

Publication number Publication date
US10861805B2 (en) 2020-12-08
JP2018113619A (ja) 2018-07-19
US20190311998A1 (en) 2019-10-10
JP6747301B2 (ja) 2020-08-26

Similar Documents

Publication Publication Date Title
US9257735B2 (en) Reconfigurable waveguide interface assembly for transmit and receive orientations
US9577340B2 (en) Waveguide adapter plate to facilitate accurate alignment of sectioned waveguide channel in microwave antenna assembly
US9515385B2 (en) Coplanar waveguide implementing launcher and waveguide channel section in IC package substrate
CN108604722B (zh) 包括siw与波导或天线之间的非接触过渡或连接的过渡装置
US10693209B2 (en) Waveguide-to-microstrip transition with through holes formed through a waveguide channel area in a dielectric board
US9509058B2 (en) High-frequency module and method for manufacturing the same
US9419341B2 (en) RF system-in-package with quasi-coaxial coplanar waveguide transition
US9088058B2 (en) Waveguide interface with a launch transducer and a circular interface plate
US11276910B2 (en) Substrate integrated waveguide and method for manufacturing the same
Li et al. Embedded wafer level packaging for 77-GHz automotive radar front-end with through silicon via and its 3-D integration
JP2015177423A (ja) 高周波モジュール及びその製造方法
JP2017163385A (ja) 電子装置及び電子機器
WO2018131452A1 (ja) 高周波モジュール及びその製造方法
US9893406B2 (en) Method of forming a waveguide interface by providing a mold to form a support block of the interface
JP5728101B1 (ja) Ｍｍｉｃ集積回路モジュール
Wang et al. 122 GHz patch antenna designs by using BCB above SiGe BiCMOS wafer process for system-on-chip applications
Chung et al. Multilayer integration of low-cost 60-GHz front-end transceiver on organic LCP
Okuyama et al. Wireless inter-chip signal transmission by electromagnetic coupling of open-ring resonators
JP2011171501A (ja) フリップチップ実装装置
JP4287329B2 (ja) 導波管−平面伝送線路変換器の製造方法
Jam et al. A micromachined packaging with incorporated RF-choke for integration of active chips at submillimeter-wave frequencies
Seok et al. Design, fabrication and characterization of BCB polymer embedded 60 GHz parallel-coupled BPF
US20200381837A1 (en) Waveguide to Stripline Feed
Abe et al. Misalignment effects in inter-chip wireless connection with open-ring resonators
Ocket et al. Integration of silicon etched waveguides with MCM-D for V-and W-band

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17890905

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17890905

Country of ref document: EP

Kind code of ref document: A1