WO2018096279A1 - Dispositif d'interface pour unité de traitement permettant de connecter une pluralité de circuits et d'acquérir leur valeur d'état au moyen d'un unique port d'entrée - Google Patents

Dispositif d'interface pour unité de traitement permettant de connecter une pluralité de circuits et d'acquérir leur valeur d'état au moyen d'un unique port d'entrée Download PDF

Info

Publication number
WO2018096279A1
WO2018096279A1 PCT/FR2017/053227 FR2017053227W WO2018096279A1 WO 2018096279 A1 WO2018096279 A1 WO 2018096279A1 FR 2017053227 W FR2017053227 W FR 2017053227W WO 2018096279 A1 WO2018096279 A1 WO 2018096279A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuits
circuit
vdd2
vdd1
switch1
Prior art date
Application number
PCT/FR2017/053227
Other languages
English (en)
Inventor
Jean-Claude Prouvoyeur
Amar Lounnas
Christophe PRADELLES
Original Assignee
Continental Automotive France
Continental Automotive Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Continental Automotive France, Continental Automotive Gmbh filed Critical Continental Automotive France
Priority to CN201780072608.7A priority Critical patent/CN109983702B/zh
Priority to US16/339,441 priority patent/US11385699B2/en
Publication of WO2018096279A1 publication Critical patent/WO2018096279A1/fr

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/038—Control and interface arrangements therefor, e.g. drivers or device-embedded control circuitry
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/189—Power distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017581—Coupling arrangements; Interface arrangements programmable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable

Definitions

  • a processing unit interface device for connecting a plurality of circuits and acquiring their status value by means of a single input port
  • the present invention relates to a processing unit interface device and more particularly to an interface device for connecting a plurality of circuits and acquiring their status value by means of a single input port.
  • a processing unit such as a (micro) processor, a (micro) controller, etc., typically comprises at least one input port, for reading the status value of an electrical circuit connected to said input port. , and / or at least one output port, for modifying the state of an electrical circuit connected to said output port, in order to observe and / or act on its environment.
  • a circuit sw1 -swn and only one is connected to an input port In1 -Inn.
  • a processing unit ⁇ is dimensioned in such a way as to comprise at least as many input ports In1 -Inn as circuits sw1 -swn to be connected to the processing unit ⁇ . In this mode, at most one sw1 -swn circuit is connected to a single In1 -Inn input port.
  • a circuit sw1 -swn comprises a dipole circuit, one pole of which is connected to ground and the other pole is connected to an input port In1 -Inn, where appropriate through a resistor.
  • This circuit comprises in series at least one component sw1 -swn able to change state. This component can be all or nothing. Its state can then be: open or closed, passing or not. This is represented by a switch sw1 -swn, which still gives its name to the complete circuit sw1 -swn.
  • a circuit sw1 -swn is biased by a connection to a voltage source Vdd1, Vdd2, which may be single or multiple.
  • the input port In1 -Inn sees a non-zero voltage or logic state of value "1" when the circuit sw1 -swn is open, and a zero voltage or logic state of value "0" when the circuit sw1 -swn is closed.
  • the component can alternatively be analog. Its state can then evolve continuously between a minimum value and a maximum value. In this case, the input port sees a voltage value proportional to the state.
  • a first disadvantage of this mode is that this dimensioning causes a cost all the more important as the number of ports increases.
  • Another disadvantage and with a precise dimensioning of the processing unit ⁇ which is a priori economically desirable, it is no longer possible to connect an additional circuit, the need of which will not fail to be added to the during the life cycle of the product.
  • a Mux multiplexer is an external component allowing the connection of several, typically eight, circuits swn + 1 -swn + 8.
  • the multiplexer Mux selectively connects, at a given instant, only one of the circuits swn + 1 -swn + 8 to a single input port Inmux of the processing unit ⁇ .
  • a selection of the connected circuit swn + 1 -swn + 8 is determined by Ad0-Ad2 signals, originating from the processing unit ⁇ . Three such Ad0-Ad2 signals, for example all or nothing, allow, for example by binary addressing, to select one of eight circuits.
  • a multiplexer Mux thus makes it possible to modify, in time, the circuit connected to the input port Inmux, in order to read the value of its state and thus successively for each of the circuits swn + 1 -swn + 8.
  • a circuit swn + 1 -swn + 8 is biased by a connection to a voltage source Vdd1, Vdd2.
  • a first drawback of this mode is the cost, purchase and implementation of the Mux multiplexer component.
  • a multiplexer with eight input ports requires an Inmux input port of the processing unit ⁇ , a real benefit of seven circuits.
  • the addressing of the multiplexer still requires Ad0-Ad2 ports of the processing unit ⁇ . These ports can, however, advantageously be reused for other possible multiplexers, by a parallel connection, of the address bus type.
  • Another disadvantage of this mode is to allow the addition of circuits that modulo the capacity of the multiplexer, or modulo seven and thus be unsuited to the addition of only a few (less than seven) circuits.
  • the invention overcomes these disadvantages by means of an interface device, for connecting a plurality of circuits to a single input port of the processing unit and acquiring their status value, without requiring multiplexer or other expensive component.
  • the invention relates to an interface device for a processing unit, for connecting a plurality of circuits to a single input port of the processing unit, able to acquire a state value of a circuit of the plurality of circuits, when said circuit is polarized, comprising a plurality, of the same cardinal, of power sources, each power source being associated with a circuit of the plurality of circuits and able to bias it, a means of switching adapted to selectively connect a single circuit of the plurality of circuits to the associated power source, so as to bias the circuit, and to connect all other circuits to the ground, the selection of the bias circuit being controlled by a set at least one output port of the processing unit.
  • the processing unit comprises a plurality of input ports, each input port being connected to a plurality, of at most the same cardinal as the plurality of power sources, of circuits, the plurality of power sources being unique and reused for all input ports, the ith power source being able to simultaneously bias the ith circuit connected to each input port.
  • the switching means is controlled by an output port associated with each power source, the control of the ith output port, associated with an ith power source, controlling the polarization of the ith circuit connected to each input port simultaneously and controlling a ground connection to all other circuits.
  • At least one power source of the plurality of power sources is powered by a first power supply network, while the other power sources are powered by at least one second power supply network. distinct from the first power grid.
  • the invention also relates to a method for acquiring the state values of at least a plurality of circuits respectively connected to at least one input port by means of at least one such device, comprising a repetition, as many times that there are circuits connected to an input, the following steps: selection, by control of the switching means by means of the set of output ports, of one of the circuits; acquiring the state value of the selected circuit for each input port.
  • FIG. 1 already described, illustrates an interface device according to the prior art
  • FIG. 2 illustrates an interface device according to the invention
  • FIG. 3 shows a timing diagram, specifying the relations between the commands of a connection means.
  • the invention relates to a device 1 for interface between a ⁇ processing unit and Switch1 -Switch2n circuits.
  • a device 1 for interface between a ⁇ processing unit and Switch1 -Switch2n circuits As illustrated in Figure 2, an example of such a device 1 according to the invention is disposed between a processing unit ⁇ , shown on the right of the figure and Switch1 circuits -Switch2n, shown on the left.
  • the purpose of the device 1 is to enable a plurality of Switchi -Switch2n circuits to be connected to a single Input1 -Inputn input port of the processing unit ⁇ .
  • Such input port Inputl -Inputn is able to acquire a state value of a Switchi -Switch2n circuit which is connected to it, when this circuit is polarized, as previously described in the introductory part of FIG. the prior art.
  • the invention permanently connects a plurality of circuits, for example two Switchi circuits, Switch2, to an input port, for example Inputl. Then one of the Switchi-Switch2 circuits of the plurality of Switchi-Switch2n circuits at a time is configured so that the input port Inputl can acquire the value of its state.
  • An Inputl -Inputn input port can acquire the status value of a Switchi -Switch2n circuit when and only when the circuit is biased.
  • the principle of the invention then consists in polarizing only one of the circuits Swith1 -Switch2 of the plurality of circuits connected to the input port Inputl, even though all the other circuits of the plurality are not polarized, and to carry out an acquisition. the value of the state. The operation is then repeated for each of the plurality of circuits.
  • the device 1 comprises a plurality of power sources Vdd1 -Vdd2, and a switching means PushVddl, PullVddl, PushVdd2, and PullVdd2.
  • the plurality of power sources Vdd1 -Vdd2 has the same cardinal as the plurality of circuits connected to the input port Inputl. There are thus as many power sources Vdd1 -Vdd2 as Switchi circuits -Switch2 connected to input port Inputl. Each power source Vdd1 -Vdd2 is associated with one of the Switchi-Switch2 circuits of the plurality of circuits so as to be able to polarize it.
  • the switching means PushVddl, PullVddl, PushVdd2, PullVdd2 makes it possible to determine whether a given power source Vdd1 -Vdd2 polarizes or not its associated Switchi-Switch2 circuit, whether or not a connection is made between them.
  • the switching means is still such that when a circuit, for example Switchi, is connected to its associated power source, here Vdd1, and is thus polarized, all the other circuits connected to the same input port Inputl, here Switch2 , are disconnected from their power source, here Vdd2, and connected to the ground, so as not to be polarized.
  • a power source Vdd1, respectively Vdd2 is connected to a point P1, respectively P2, connecting the associated Switchi circuit, respectively the associated Switch2 circuit, and the input port Inputl.
  • the switching means comprises a pair of “push” and “pull” switches for each source Vdd1 power supply, Vdd2, here four push switches PushVddl, PullVddl, PushVdd2, and PullVdd2. In a pair of "push”, "pull”, only one at most switches can be controlled (closed) at the same time.
  • a power source Vdd1 -Vdd2 is selectively connected to a power supply Vdd, when it polarizes its associated circuit, or to the ground, when it does not polarize its associated circuit.
  • the "push” switch ie PushVdd1 or PushVdd2, selectively connects said connection point P1, respectively P2, to a voltage source, typically provided by a supply network Vdd, while the "pull” switch, or PullVddl, respectively PullVdd2, selectively connects said connection point P1, respectively P2, to ground.
  • the push switch either PushVddl, associated with its associated power source, or Vdd1
  • the pull switches that is PullVdd2
  • power sources Vdd2
  • the remaining switches here PullVddl and PushVdd2 are not controlled and remain open.
  • the selection of the circuit to be polarized among the circuits of the plurality of circuits connected to an input is controlled by a set of at least one Output1 -Output2 output port of the processing unit ⁇ .
  • the relationship between the output port (s) and the switching means can be achieved by any means.
  • an output port Output10uptut2 is associated with each power source Vdd1 -Vdd2.
  • This Output1-Output2 output port advantageously simultaneously controls the "push” switch associated with this power source and the "pull” switch (s) associated with all the other power sources.
  • the output port Outputl associated with the power source Vdd1 simultaneously controls the switch PushVddl and the switch PullVdd2.
  • This embodiment requires as many output ports Outputl -Output2 as power sources Vdd1 -Vdd2.
  • the input port can be logic or analog.
  • analog (proportional) state circuits the input port must be analog.
  • the invention is applicable to logic state circuits, analog state circuits and a combination of both. What has been previously described for a single input port Inputi, can be extended to several input ports Inputl -Inputn of the processing unit ⁇ . It is then possible to connect to each input port Inputl -Inputn a plurality, of at most the same cardinal, as the plurality of power sources, Switch1 -Switch2n circuits. Each input port allows the connection of as many circuits as there are Vdd1 -Vdd2 power sources.
  • each input port Inputl -Inputn there are two power sources Vdd1 -Vdd2, it is possible to connect to each input port Inputl -Inputn at most two circuits.
  • the Inputi input port is connected to the Switch1 and Switch2 circuits
  • the Input2 input port is connected to the Switch3 and Switch4 circuits
  • the Inputn input port is connected to the Switch2n-1 and Switch2n circuits.
  • the plurality of power sources Vdd1 -Vdd2 need not be duplicated. This single plurality is reused for all Inputl -Inputn input ports.
  • the first power source Vdd1 is able to bias the first circuits Switchl, Switch3, Switch2n-1, each input port Inputl -Inputn
  • the second power source Vdd2 is able to bias the second circuits Switch2, Switch4 , Switch2n, from each input port Inputl -Inputn.
  • the switching means PushVddl, PullVddl, PushVdd2, and PullVdd2, sized according to the number of power sources Vdd1 -Vdd2, can remain unchanged.
  • the switching means PushVddl, PullVddl, PushVdd2, and PullVdd2 are controlled by the same set of output ports Output1 -Output2.
  • the first power source Vdd1 simultaneously polarizes the first switchl circuit of the first input port Inputi via point P1, the first circuit Switch3 of the second input port Input2 via point P3, the first circuit Switch2n-1 of the nth port Inputn input, via point P2n-1.
  • the second power source Vdd2 simultaneously biases the second circuit Switch2 of the first input port Inputi via the point P2, the second circuit Switch4 of the second input port Input2 via the point P4, the second Switch2n circuit of the nth Inputn input port via P2n point.
  • the switching means comprises a pair of "push” / "pull” switches for each power source: PushVddl, PullVddl for the first power source Vdd1, and PushVdd2, PullVdd2 for the second power source Vdd2.
  • the switching means is controlled by an output port Output1 -Output2 associated with each power source Vdd1 -Vdd2, here two output ports Outputl and Output2.
  • the control of the ith output port Outputl -Output2, associated with an ith power source Vdd1 -Vdd2, controls the polarization of the ith circuit connected to each input port Inputl -Inputn, simultaneously for all the ports. Inputl -Inputn input. This can be done, as illustrated, and as previously described, by the ith output port controlling the ith push switch and all pull switches except the ith.
  • Vdd2 power supply to a second power supply network separate from the first power supply network.
  • the supply networks can be distinct in terms of voltage value in that they have different nominal voltages. Alternatively or additionally, the supply networks may be temporally distinct in that they have a different time profile.
  • a first power supply network is a network that is called for example “pre-wake up”, and which supplies circuits to be powered when the processing unit ⁇ is off / in sleep and if necessary also when the ⁇ processing unit is powered.
  • a second power supply network is a network that is called for example "post-wake up”, and that supplies circuits to be powered only when the processing unit ⁇ is energized / awake.
  • the invention advantageously makes it possible to maintain a separation of the circuits according to the different power supply networks, while performing the acquisitions of the different circuits with the same processing unit ⁇ .
  • each power source can be powered by any one of the power networks. It is thus possible to feed each source with a different network. With two networks, it is possible to feed two sources with one network and two other sources with another network, thus making it possible to accommodate as many circuits on each of the networks. Alternatively it is possible to feed a source with one network and three sources with another network, thus allowing to accommodate a quarter of the circuits on one of the networks and three quarters of the circuits on the other network.
  • a first step is to select one of the Switch1-Switch2 circuits of the plurality. This is done by controlling the PushVddl, PullVddl, PushVdd2, PullVdd2 switching means, typically using the set of Output1 -Output2 output ports. This ensures that the selected circuit is biased, while all other circuits connected to the same input port are grounded. It can be noticed, in the case where several input-lnputn input ports are present, that the control of the switching means advantageously provides the simultaneous polarization of a single, typically the ith, circuit connected to each input port Switch1 -Switch2n.
  • a second step is to perform an acquisition of the state value of each input port Inputl -Inputn, thus achieving the acquisition of each of the selected circuits.
  • the whole process can be repeated at will when a new acquisition is desired.
  • Software running on the processing unit ⁇ is thus able to perform acquisition of the state values of all connected Switch1-Switch2n circuits. Piloting the selection by control of the Output1 -Output2 output ports of the PushVddl, PullVddl, PushVdd2, and PullVdd2 switching means, makes it possible to know which circuit is selected and biased on each of the Input1 -Inputn input ports at a given instant and therefore to which circuit corresponds to an acquired state value.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Power Sources (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

Dispositif d'interface (1) pour une unité de traitement (μ C), permettant de connecter une pluralité de circuits (Switch1-Switch2) à un unique port d'entrée (Input1) de l'unité de traitement (μ C), apte à acquérir une valeur d'état d'un circuit (Switch1-Switch2) de la pluralité de circuits, lorsque ledit circuit (Switch1-Switch2) est polarisé, comprenant une pluralité, de même cardinal, de sources d'alimentation (Vdd1-Vdd2), chaque source d'alimentation (Vdd1-Vdd2) étant associée à un circuit (Switch1-Switch2) de la pluralité de circuits et apte à le polariser, un moyen de commutation (Push Vdd1, Pull Vdd1, Push Vdd2, Pull Vdd2) apte à sélectivement connecter un unique circuit (Switch1-Switch2) de la pluralité de circuits à la source d'alimentation (Vdd1-Vdd2) associée, de telle manière à polariser le circuit, et à connecter tous les autres circuits à la masse, la sélection du circuit polarisé étant commandée par un jeu d'au moins un port de sortie (Output1-Output2) de l'unité de traitement (μ C). Figure 2 ABREGE

Description

Dispositif d'interface pour unité de traitement permettant de connecter une pluralité de circuits et d'acquérir leur valeur d'état au moyen d'un unique port d'entrée
La présente invention concerne un dispositif d'interface pour unité de traitement et plus particulièrement un dispositif d'interface permettant de connecter une pluralité de circuits et d'acquérir leur valeur d'état au moyen d'un unique port d'entrée.
Une unité de traitement, tel un (micro)processeur, un (micro)contrôleur, etc., comprend typiquement au moins un port d'entrée, permettant de lire la valeur d'état d'un circuit électrique connecté audit port d'entrée, et/ou au moins un port de sortie, permettant de modifier l'état d'un circuit électrique connecté audit port de sortie, afin de pouvoir observer et/ou agir sur son environnement.
Selon un mode de réalisation connu, plus particulièrement illustré dans la partie haute de la figure 1 , un circuit sw1 -swn et un seul est connecté à un port d'entrée In1 -Inn. Aussi une unité de traitement μθ est dimensionnée de telle manière à comprendre au moins autant de ports d'entrée In1 -Inn que de circuits sw1 -swn à connecter à l'unité de traitement μθ. Dans ce mode, au plus un unique circuit sw1 -swn est connecté à un unique port d'entrée In1 -Inn.
Selon un montage possible un circuit sw1 -swn comprend un circuit dipolaire, dont un pôle est connecté à la masse et l'autre pôle est connecté à un port d'entrée In1 -Inn, le cas échéant au travers d'une résistance. Ce circuit comprend en série au moins un composant sw1 -swn apte à changer d'état. Ce composant peut être tout ou rien. Son état peut alors être : ouvert ou fermé, passant ou non. Ceci est figuré par un interrupteur sw1 -swn, qui donne encore son nom au circuit complet sw1 -swn. Un circuit sw1 -swn est polarisé par une connexion à une source de tension Vdd1 , Vdd2, qui peut être unique ou multiple. Il s'ensuit que le port d'entrée In1 -Inn voit une tension non nulle ou état logique de valeur « 1 » lorsque le circuit sw1 -swn est ouvert, et une tension nulle ou état logique de valeur « 0 » lorsque le circuit sw1 -swn est fermé. Ainsi l'acquisition réalisée par le port d'entrée In1 -Inn fournit une valeur qui permet de connaître l'état du circuit sw1 -swn. Le composant peut alternativement être analogique. Son état peut alors évoluer continûment entre une valeur minimale et une valeur maximale. Dans ce cas, le port d'entrée voit une tension de valeur proportionnelle à l'état.
Un premier inconvénient de ce mode est que ce dimensionnement entraîne un coût d'autant plus important que le nombre de ports augmente. Un autre inconvénient et qu'avec un dimensionnement précis de l'unité de traitement μθ, ce qui est a priori souhaitable économiquement, il n'est plus possible de connecter un circuit additionnel, dont le besoin ne manquera pas de venir s'ajouter au cours du cycle de vie du produit. Selon un autre mode de réalisation connu, plus particulièrement illustré dans la partie basse de la figure 1 , il est possible, pour un même nombre de circuits sw1 -swn connectés, de réduire le nombre de port d'entrée In 1 -Inn nécessaires au moyen d'un multiplexeur Mux. Un multiplexeur Mux est un composant externe permettant la connexion de plusieurs, typiquement huit, circuits swn+1 -swn+8. Le multiplexeur Mux connecte sélectivement, à un instant donné, un seul des circuits swn+1 -swn+8 à un unique port d'entrée Inmux de l'unité de traitement μθ. Une sélection du circuit swn+1 -swn+8 connecté est déterminée par des signaux Ad0-Ad2, issus de l'unité de traitement μθ. Trois tels signaux Ad0-Ad2, par exemple tout ou rien, permettent, par exemple par adressage binaire, de sélectionner un circuit parmi huit. Un multiplexeur Mux permet ainsi de modifier, dans le temps, le circuit connecté au port d'entrée Inmux, afin de lire la valeur de son état et ainsi successivement pour chacun des circuits swn+1 -swn+8. Comme les circuits sw1 -swn, un circuit swn+1 -swn+8 est polarisé par une connexion à une source de tension Vdd1 , Vdd2.
Un premier inconvénient de ce mode est le coût, d'achat et d'implantation du composant multiplexeur Mux. Un multiplexeur à huit ports d'entrée nécessite un port d'entrée Inmux de l'unité de traitement μθ, soit un bénéfice réel de sept circuits. De plus l'adressage du multiplexeur nécessite encore des ports Ad0-Ad2 de l'unité de traitement μθ. Ces ports peuvent cependant avantageusement être réutilisés pour d'autres éventuels multiplexeurs, par une connexion en parallèle, de type bus d'adressage. Un autre inconvénient de ce mode est de ne permettre l'ajout de circuits que modulo la capacité du multiplexeur, soit modulo sept et ainsi d'être peu adapté à l'ajout de seulement quelques (moins de sept) circuits.
L'invention remédie à ces inconvénients au moyen d'un dispositif d'interface, permettant de connecter une pluralité de circuits à un unique port d'entrée de l'unité de traitement et d'acquérir leur valeur d'état, sans nécessiter de multiplexeur ou autre composant coûteux.
L'invention a pour objet un dispositif d'interface pour une unité de traitement, permettant de connecter une pluralité de circuits à un unique port d'entrée de l'unité de traitement, apte à acquérir une valeur d'état d'un circuit de la pluralité de circuits, lorsque ledit circuit est polarisé, comprenant une pluralité, de même cardinal, de sources d'alimentation, chaque source d'alimentation étant associée à un circuit de la pluralité de circuits et apte à le polariser, un moyen de commutation apte à sélectivement connecter un unique circuit de la pluralité de circuits à la source d'alimentation associée, de telle manière à polariser le circuit, et à connecter tous les autres circuits à la masse, la sélection du circuit polarisé étant commandée par un jeu d'au moins un port de sortie de l'unité de traitement. Selon une autre caractéristique, l'unité de traitement comprend plusieurs ports d'entrée, chaque port d'entrée étant connecté à une pluralité, d'au plus le même cardinal que la pluralité de sources d'alimentation, de circuits, la pluralité de sources d'alimentation étant unique et réutilisée pour tous les ports d'entrée, la ième source d'alimentation étant apte à simultanément polariser le ième circuit connecté à chaque port d'entrée.
Selon une autre caractéristique, le moyen de commutation est commandé par un port de sortie associé à chaque source d'alimentation, la commande du ième port de sortie, associé à une ième source d'alimentation, commandant la polarisation du ième circuit connecté à chaque port d'entrée simultanément et commandant une connexion à la masse de tous les autres circuits.
Selon une autre caractéristique, au moins une source d'alimentation de la pluralité de sources d'alimentation, est alimentée par un premier réseau d'alimentation, tandis que les autres sources d'alimentation sont alimentées par au moins un deuxième réseau d'alimentation distinct du premier réseau d'alimentation.
Selon une autre caractéristique, le premier réseau d'alimentation est un réseau « pré-réveil » alimentant les circuits devant être alimentés y compris lorsque l'unité de traitement est hors tension, et le deuxième réseau d'alimentation est un réseau « post-réveil » alimentant les circuits devant être alimentés lorsque l'unité de traitement est sous tension.
L'invention concerne encore un procédé d'acquisition des valeurs d'état d'au moins une pluralité de circuits respectivement connectées à au moins un port d'entrée au moyen d'au moins un tel dispositif, comprenant une répétition, autant de fois qu'il y a de circuits connectés à une entrée, des étapes suivantes : sélection, par commande du moyen de commutation au moyen du jeu de ports de sortie, d'un des circuits ; acquisition de la valeur d'état du circuit sélectionné, pour chaque port d'entrée.
D'autres caractéristiques, détails et avantages de l'invention ressortiront plus clairement de la description détaillée donnée ci-après à titre indicatif en relation avec des dessins sur lesquels :
la figure 1 , déjà décrite, illustre un dispositif d'interface selon l'art antérieur,
la figure 2 illustre un dispositif d'interface selon l'invention, la figure 3 figure un chronogramme, précisant les relations entre les commandes d'un moyen de connexion.
L'invention concerne un dispositif 1 d'interface entre une unité de traitement μθ et des circuits Switch1 -Switch2n. Tel qu'illustré à la figure 2, un exemple d'un tel dispositif 1 selon l'invention, est disposé entre une unité de traitement μθ, représentée à droite de la figure et des circuits Switch1 -Switch2n, représenté à gauche. Le but du dispositif 1 est de permettre de connecter une pluralité de circuits Switchi -Switch2n à un unique port d'entrée Inputl -Inputn de l'unité de traitement μθ. De manière classique et connue, un tel port d'entrée Inputl -Inputn est apte à acquérir une valeur d'état d'un circuit Switchi -Switch2n qui lui est connecté, lorsque ce circuit est polarisé, comme précédemment décrit dans la partie introductive de l'art antérieur.
Pour cela, l'invention connecte en permanence une pluralité de circuits, par exemple deux circuits Switchi , Switch2, à un port d'entrée, par exemple Inputl . Ensuite un des circuits Switchi -Switch2 de la pluralité de circuits Switchi -Switch2n à la fois est configuré pour que le port d'entrée Inputl puisse acquérir la valeur de son état. Un port d'entrée Inputl -Inputn peut acquérir la valeur d'état d'un circuit Switchi -Switch2n lorsque et uniquement lorsque le circuit est polarisé. Le principe de l'invention consiste alors à polariser un seul des circuits Swith1 -Switch2 de la pluralité de circuits connectée au port d'entrée Inputl , alors même que tous les autres circuits de la pluralité ne sont pas polarisés, et à réaliser une acquisition de la valeur de l'état. L'opération est ensuite répétée pour chacun des circuits de la pluralité de circuits.
Pour réaliser cela, le dispositif 1 comprend une pluralité de sources d'alimentation Vdd1 -Vdd2, et un moyen de commutation PushVddl , PullVddl , PushVdd2, et PullVdd2.
La pluralité de sources d'alimentation Vdd1 -Vdd2 présente le même cardinal que la pluralité de circuits connectés au port d'entrée Inputl . Il y a ainsi autant de sources d'alimentation Vdd1 -Vdd2 que de circuits Switchi -Switch2 connectés au port d'entrée Inputl . Chaque source d'alimentation Vdd1 -Vdd2 est associée à un des circuits Switchi -Switch2 de la pluralité de circuits de manière à pouvoir le polariser.
Le moyen de commutation PushVddl , PullVddl , PushVdd2, PullVdd2 permet de déterminer si une source d'alimentation donnée Vdd1 -Vdd2 polarise ou non son circuit Switchi -Switch2 associé, en réalisant ou non une connexion entre eux. Le moyen de commutation est encore tel que lorsqu'un circuit, par exemple Switchi , est connecté à sa source d'alimentation associée, ici Vdd1 , et est ainsi polarisé, tous les autres circuits connectés au même port d'entrée Inputl , ici Switch2, sont déconnectés de leur source d'alimentation, ici Vdd2, et connectés à la masse, afin de ne pas être polarisés.
Cette fonction du moyen de commutation peut être réalisée par tout moyen. Selon un mode de réalisation possible, tel qu'illustré à la figure 2, une source d'alimentation Vdd1 , respectivement Vdd2, est connectée à un point P1 , respectivement P2, de liaison entre le circuit Switchi associé, respectivement le circuit Switch2 associé, et le port d'entrée Inputl . Le moyen de commutation comprend une paire de commutateurs « push » et « pull » pour chaque source d'alimentation Vdd1 , Vdd2, soit ici quatre commutateurs PushVddl , PullVddl , PushVdd2, et PullVdd2. Dans une paire « push », « pull », un seul au plus des commutateurs peut être commandé (fermé) en même temps.
Une source d'alimentation Vdd1 -Vdd2 est sélectivement connectée à un réseau d'alimentation Vdd, lorsqu'elle polarise son circuit associé, ou à la masse, lorsqu'elle ne polarise pas son circuit associé. Pour cela, le commutateur « push », soit PushVddl , respectivement PushVdd2, connecte sélectivement ledit point de liaison P1 , respectivement P2, à une source de tension, typiquement fournie par un réseau d'alimentation Vdd, tandis que le commutateur « pull », soit PullVddl , respectivement PullVdd2, connecte sélectivement ledit point de liaison P1 , respectivement P2, à la masse.
Afin de polariser un circuit, par exemple Switchl , le commutateur « push », soit PushVddl , associé à sa source d'alimentation associée, soit Vdd1 , est commandé, tandis que les commutateurs « pull », soit PullVdd2, associés à toutes les autres sources d'alimentation, soit Vdd2, sont simultanément commandés. Les commutateurs restants, ici PullVddl et PushVdd2, ne sont pas commandés et restent ouverts. Ainsi, un circuit, étant connecté à sa source d'alimentation, est polarisé, tandis que tous les autres circuits, étant reliés à la masse, ne sont pas polarisés.
Lorsqu'il est souhaité polariser un autre circuit, par exemple ici Switch2, ce sont le commutateur « push » correspondant, soit PushVdd2, et tous les autres commutateurs « pull », soit PullVddl , qui sont commandés.
La sélection du circuit à polariser parmi les circuits de la pluralité de circuit connectés à une entrée, est commandée par un jeu d'au moins un port de sortie Output1 -Output2 de l'unité de traitement μθ. La relation entre le ou les port(s) de sortie et le moyen de commutation peut être réalisée par tout moyen. Selon un mode de réalisation possible, illustré à la figure 2, un port de sortie Output10uptut2 est associé à chaque source d'alimentation Vdd1 -Vdd2. Ce port de sortie Output1 -Output2 commande avantageusement simultanément le commutateur « push » associé à cette source d'alimentation et le ou les commutateur(s) « pull » associés à toutes les autres sources d'alimentation. Ainsi, le port de sortie Outputl , associé à la source d'alimentation Vdd1 commande simultanément le commutateur PushVddl et le commutateur PullVdd2. Ce mode de réalisation nécessite autant de ports de sortie Outputl -Output2 que de sources d'alimentation Vdd1 -Vdd2.
Pour des circuits à état logique (tout-ou-rien) le port d'entrée peut être logique ou analogique. Pour des circuits à état analogique (proportionnel) le port d'entrée doit être analogique. L'invention est applicable à des circuits à état logique, à des circuits à état analogique et à une combinaison des deux. Ce qui a été décrit précédemment pour un unique port d'entrée Inputi , peut être étendu à plusieurs ports d'entrée Inputl -Inputn de l'unité de traitement μθ. Il est alors possible de connecter, à chaque port d'entrée Inputl -Inputn, une pluralité, d'au plus le même cardinal, que la pluralité de sources d'alimentation, de circuits Switch1 -Switch2n. Chaque port d'entrée permet la connexion d'au plus autant de circuits qu'il y a de sources d'alimentation Vdd1 -Vdd2.
Ainsi, si comme illustré à la figure 2, on dispose de deux sources d'alimentation Vdd1 -Vdd2, il est possible de connecter à chaque port d'entrée Inputl -Inputn au plus deux circuits. Ainsi le port d'entrée Inputi est connecté aux circuits Switchl et Switch2, le port d'entrée Input2 est connecté aux circuits Switch3 et Switch4, le port d'entrée Inputn est connecté aux circuits Switch2n-1 et Switch2n.
Avantageusement, la pluralité de sources d'alimentation Vdd1 -Vdd2, n'a pas à être dupliquée. Cette unique pluralité est réutilisée pour tous les ports d'entrée Inputl -Inputn. La première source d'alimentation Vdd1 est apte à polariser les premiers circuits Switchl , Switch3, Switch2n-1 , de chaque port d'entrée Inputl -Inputn, et la deuxième source d'alimentation Vdd2 est apte à polariser les deuxièmes circuits Switch2, Switch4, Switch2n, de chaque port d'entrée Inputl -Inputn.
De même, le moyen de commutation PushVddl , PullVddl , PushVdd2, et PullVdd2, dimensionné en fonction du nombre de sources d'alimentation Vdd1 -Vdd2, peut rester inchangé. Le moyen de commutation PushVddl , PullVddl , PushVdd2, et PullVdd2 est commandé par le même jeu de ports de sortie Output1 -Output2. La première source d'alimentation Vdd1 polarise simultanément le premier circuit Switchl du premier port d'entrée Inputi via le point P1 , le premier circuit Switch3 du deuxième port d'entrée Input2 via le point P3, le premier circuit Switch2n-1 du nième port d'entrée Inputn, via le point P2n-1 . De même, la deuxième source d'alimentation Vdd2 polarise simultanément le deuxième circuit Switch2 du premier port d'entrée Inputi via le point P2, le deuxième circuit Switch4 du deuxième port d'entrée Input2 via le point P4, le deuxième circuit Switch2n du nième port d'entrée Inputn via le point P2n.
Selon un mode de réalisation, tel qu'illustré, le moyen de commutation comprend une paire de commutateurs « push » / « pull » pour chaque source d'alimentation : PushVddl , PullVddl pour la première source d'alimentation Vdd1 , et PushVdd2, PullVdd2 pour la deuxième source d'alimentation Vdd2. Le moyen de commutation est commandé par un port de sortie Output1 -Output2 associé à chaque source d'alimentation Vdd1 -Vdd2, soit ici deux ports de sortie Outputl et Output2.
La commande du ième port de sortie Outputl -Output2, associé à une ième source d'alimentation Vdd1 -Vdd2, commande la polarisation du ième circuit connecté à chaque port d'entrée Inputl -Inputn, simultanément pout tous les ports d'entrée Inputl -Inputn. Ceci peut être réalisé, comme illustré, et comme précédemment décrit, par le ième port de sortie commandant le ième commutateur « push » et tous les commutateurs « pull », sauf le ième.
Ceci est encore illustré par le chronogramme de la figure 3, figurant n sources d'alimentation Vdd1 , Vdd2, Vddn, aisni que les chronogrammes associés à leur commutateur « push » / « pull » respectifs : PushVddl , PullVddl , PushVdd2, PullVdd2, PushVddn, PullVddn. Il peut être vérifié les règles suivantes, lorsqu'un commutateur « push » est commandé (fermé / état haut / on) son commutateur « pull » associé n'est pas commandé (ouvert / état bas / off), tous les autres commutateurs « push » ne sont pas commandés, tous les autres commutateurs « pull » sont commandés.
Il peut être remarqué, sur le schéma de la figure 2, que tous les circuits associés à une source d'alimentation sont électriquement liés. Par contre deux sources d'alimentation distinctes Vdd1 -Vdd2 peuvent être séparées électriquement.
Ceci peut être réalisé, sur le circuit de principe de la figure 2 en connectant le point d'alimentation Vdd de la première source d'alimentation Vdd1 à un premier réseau d'alimentation et le point d'alimentation Vdd de la deuxième source d'alimentation Vdd2 à un deuxième réseau d'alimentation distinct du premier réseau d'alimentation.
Il est alors possible de répartir les circuits Switch1 -Switch2n sur au moins deux réseaux d'alimentation distincts, et au plus autant de réseaux d'alimentation distincts que de sources d'alimentation Vdd1 -Vdd2.
Ceci peut être intéressant pour conserver une séparation entre des circuits Switch1 -Switch2n alimentés par des réseaux différents, alors même que ces circuits sont connectés à une même unité de traitement μθ.
Les réseaux d'alimentation peuvent être distincts en termes de valeur de tension en ce qu'ils présentent des tensions nominales différentes. Alternativement ou complémentairement, les réseaux d'alimentation peuvent être distincts temporellement en ce qu'ils présentent un profil temporel différent.
Un exemple de réseaux d'alimentation temporellement différents est classiquement utilisé dans l'automobile. Un premier réseau d'alimentation est un réseau que l'on nomme par exemple « pré-réveil », et qui alimente des circuits devant être alimentés lorsque l'unité de traitement μθ est hors tension/en sommeil et le cas échéant aussi lorsque l'unité de traitement μθ est sous tension. Un deuxième réseau d'alimentation est un réseau que l'on nomme par exemple « post-réveil », et qui alimente des circuits devant être alimentés uniquement lorsque l'unité de traitement μθ est sous tension/réveillée. Ces deux réseaux d'alimentation présentent des profils temporels différents, le second présentant une tension uniquement lorsque l'unité de traitement μθ est sous-tension et le premier présentant une tension sur un intervalle de temps comprenant celui du premier réseau, mais le plus souvent étendu.
L'invention permet avantageusement de conserver une séparation des circuits selon les différents réseaux d'alimentation, tout en réalisant les acquisitions des différents circuits avec une même unité de traitement μθ.
Il est possible de répartir les circuits par réseau d'alimentation modulo le nombre de sources d'alimentation. Ainsi avec quatre sources d'alimentation, chaque source d'alimentation peut être alimentée par l'un quelconque des réseaux d'alimentation. Il est ainsi possible d'alimenter chaque source avec un réseau différent. Avec deux réseaux, il est possible d'alimenter deux sources avec un réseau et deux autres sources avec un autre réseau, permettant ainsi d'accommoder autant de circuits sur chacun des réseaux. Alternativement il est possible d'alimenter une source avec un réseau et trois sources avec un autre réseau, permettant ainsi d'accommoder un quart des circuits sur un des réseaux et trois quarts des circuits sur l'autre réseau.
Au moyen d'un dispositif 1 tel que précédemment décrit, il est possible de réaliser une acquisition des valeurs d'état d'au moins une pluralité de circuits Switch1 -Switch2 respectivement connectés à au moins un port d'entrée Inputl d'une pluralité d'entrées Inputl -Inputn.
Cette acquisition se déroule selon les étapes suivantes. Une première étape consiste à sélectionner l'un des circuits Switch1 -Switch2 de la pluralité. Ceci est réalisé par commande du moyen de commutation PushVddl , PullVddl , PushVdd2, PullVdd2, typiquement au moyen du jeu de ports de sortie Output1 -Output2. Ceci assure que le circuit sélectionné est polarisé, alors que tous les autres circuits connectés au même port d'entrée sont reliés à la masse. Il peut être remarqué, dans le cas où plusieurs ports d'entrée Input-lnputn sont présents, que la commande du moyen de commutation assure avantageusement la polarisation simultané d'un unique, typiquement le ième, circuit connecté à chaque port d'entrée Switch1 -Switch2n.
Une deuxième étape consiste à réaliser une acquisition de la valeur d'état de chaque port d'entrée Inputl -Inputn, réalisant ainsi l'acquisition de chacun des circuits sélectionnés.
Ces deux étapes de sélection/acquisition sont ensuite répétées autant de fois qu'il y a de circuits Switch1 -Switch2 connectés à une entrée Inputl -Inputn, de manière à balayer tous les circuits connectés Switch1 -Switch2n.
L'ensemble du procédé peut être répété à volonté lorsqu'une nouvelle acquisition est souhaitée.
Un logiciel s'exécutant sur l'unité de traitement μθ est ainsi apte à réaliser une acquisition des valeurs d'état de tous les circuits Switch1 -Switch2n connectés. Le pilotage de la sélection par commande des ports de sortie Output1 -Output2 du moyen de commutation PushVddl , PullVddl , PushVdd2, PullVdd2, permet de savoir quel circuit est sélectionné et polarisé sur chacun des ports d'entrée Inputl -Inputn à un instant donné et donc à quel circuit correspond une valeur d'état acquise.

Claims

REVENDICATIONS
1. Dispositif d'interface (1 ) pour une unité de traitement (μθ), permettant de connecter une pluralité de circuits (Switch1 -Switch2) à un port d'entrée (Inputi ) de l'unité de traitement (μθ), apte à acquérir une valeur d'état d'un circuit (Switch1 -Switch2) de la pluralité de circuits, lorsque ledit circuit (Switch1 -Switch2) est polarisé, caractérisé en ce qu'il comprend
• une pluralité, de même cardinal, de sources d'alimentation (Vdd1 -Vdd2), chaque source d'alimentation (Vdd1 -Vdd2) étant associée à un circuit (Switch1 -Switch2) de la pluralité de circuits et apte à le polariser,
• un moyen de commutation (PushVddl , PullVddl , PushVdd2, PullVdd2) apte à sélectivement connecter un unique circuit (Switch1 -Switch2) de la pluralité de circuits à la source d'alimentation (Vdd1 -Vdd2) associée, de telle manière à polariser le circuit, et à connecter tous les autres circuits à la masse, la sélection du circuit polarisé étant commandée par un jeu d'au moins un port de sortie (Output1 -Output2) de l'unité de traitement (μθ).
2. Dispositif (1 ) selon la revendication 1 , où l'unité de traitement (μθ) comprend plusieurs ports d'entrée (Inputi -Inputn), chaque port d'entrée étant connecté à une pluralité, d'au plus le même cardinal que la pluralité de sources d'alimentation (Vdd1 -Vdd2), de circuits (Switch1 -Switch2n), la pluralité de sources d'alimentation (Vdd1 -Vdd2) étant unique et réutilisée pour tous les ports d'entrée (Inputi -Inputn), la ième source d'alimentation (Vdd1 -Vdd2) étant apte à simultanément polariser le ième circuit connecté à chaque port d'entrée (Inputi -Inputn).
3. Dispositif (1 ) selon l'une quelconque des revendications 1 ou 2, où le moyen de commutation (PushVddl , PullVddl , PushVdd2, PullVdd2) est commandé par un port de sortie (Output1 -Output2) associé à chaque source d'alimentation (Vdd1 -Vdd2), la commande du ième port de sortie (Output1 -Output2), associé à une ième source d'alimentation (Vdd1 -Vdd2), commandant la polarisation du ième circuit connecté à chaque port d'entrée (Inputi -Inputn) simultanément et commandant une connexion à la masse de tous les autres circuits.
4. Dispositif (1 ) selon l'une quelconque des revendications 1 à 3, où au moins une source d'alimentation (Vdd1 -Vdd2) de la pluralité de sources d'alimentation, est alimentée par un premier réseau d'alimentation, tandis que les autres sources d'alimentation (Vdd1 -Vdd2) sont alimentées par au moins un deuxième réseau d'alimentation distinct du premier réseau d'alimentation.
5. Dispositif (1 ) selon la revendication 4, où le premier réseau d'alimentation est un réseau « pré-réveil » alimentant les circuits devant être alimentés y compris lorsque l'unité de traitement (μθ) est hors tension, et le deuxième réseau d'alimentation est un réseau « post-réveil » alimentant les circuits devant être alimentés lorsque l'unité de traitement (μθ) est sous tension.
6. Procédé d'acquisition des valeurs d'état d'au moins une pluralité de circuits (Switch1 -Switch2n) respectivement connectés à au moins un port d'entrée (Inputl -Inputn) au moyen d'au moins un dispositif (1 ) selon l'une quelconque des revendications 1 à 5, caractérisé en ce qu'il comprend une répétition, autant de fois qu'il y a de circuits (Switch1 -Switch2) connectés à une entrée (Inputl -Inputn), des étapes suivantes :
· sélection, par commande du moyen de commutation (PushVddl , PullVddl , PushVdd2, PullVdd2) au moyen du jeu de ports de sortie (Output1 -Output2), d'un des circuits (Switch1 -Switch2),
• acquisition de la valeur d'état du circuit (Switch1 -Switch2) sélectionné, pour chaque port d'entrée (Inputl -Inputn).
PCT/FR2017/053227 2016-11-24 2017-11-23 Dispositif d'interface pour unité de traitement permettant de connecter une pluralité de circuits et d'acquérir leur valeur d'état au moyen d'un unique port d'entrée WO2018096279A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201780072608.7A CN109983702B (zh) 2016-11-24 2017-11-23 使得能够连接多个电路并通过单个输入端口采集其状态值的用于处理单元的接口设备
US16/339,441 US11385699B2 (en) 2016-11-24 2017-11-23 Interface device for a processing unit for connecting a plurality of circuits and acquiring their state value by means of a single input port

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1661428A FR3059116B1 (fr) 2016-11-24 2016-11-24 Dispositif d'interface pour unite de traitement permettant de connecter une pluralite de circuits et d'acquerir leur valeur d'etat au moyen d'un unique port d'entree
FR1661428 2016-11-24

Publications (1)

Publication Number Publication Date
WO2018096279A1 true WO2018096279A1 (fr) 2018-05-31

Family

ID=58501475

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2017/053227 WO2018096279A1 (fr) 2016-11-24 2017-11-23 Dispositif d'interface pour unité de traitement permettant de connecter une pluralité de circuits et d'acquérir leur valeur d'état au moyen d'un unique port d'entrée

Country Status (4)

Country Link
US (1) US11385699B2 (fr)
CN (1) CN109983702B (fr)
FR (1) FR3059116B1 (fr)
WO (1) WO2018096279A1 (fr)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4634843A (en) * 1986-01-16 1987-01-06 General Electric Company Dual mode power control arrangement for cooking appliance
US20030034799A1 (en) * 2001-08-16 2003-02-20 Via Technologies, Inc. Programmable drive circuit for I/O port
US20030229403A1 (en) * 2002-06-05 2003-12-11 Atsushi Nakazawa Switching status determination device and method for determining switching status

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4547056A (en) * 1984-11-15 1985-10-15 Eastman Kodak Company Digital circuit with improved input/output connections
CN1109404C (zh) * 1993-09-20 2003-05-21 株式会社鹰山 计算电路
JP2001155574A (ja) * 1999-11-24 2001-06-08 Alps Electric Co Ltd スイッチ入力処理モジュール
US7276932B2 (en) * 2004-08-26 2007-10-02 International Business Machines Corporation Power-gating cell for virtual power rail control
KR101199726B1 (ko) * 2005-01-07 2012-11-08 톰슨 라이센싱 판독기에 있는 칩 카드의 존재를 검출기에 의해 통신하는방법, 존재 검출기에 의해 통신하는 판독 장치 및 칩 카드
JP4811192B2 (ja) * 2006-08-24 2011-11-09 ソニー株式会社 駆動回路
EP2761851A2 (fr) * 2011-09-29 2014-08-06 Delta Electronics (Thailand) Public Co., Ltd. Protocole automatique (pa) pour système de chargeur usb
WO2014065389A1 (fr) * 2012-10-25 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Système de commande centrale
WO2015019523A1 (fr) * 2013-08-08 2015-02-12 パナソニック株式会社 Circuit résonant parallèle
US8786130B1 (en) * 2013-08-23 2014-07-22 Inoso, Llc Method of forming an electromechanical power switch for controlling power to integrated circuit devices and related devices
CN103716034B (zh) * 2013-12-31 2016-08-17 上海贝岭股份有限公司 一种芯片引脚复用电路
TWI545915B (zh) * 2014-03-31 2016-08-11 鴻海精密工業股份有限公司 乙太網供電設備
US11625675B2 (en) * 2014-10-02 2023-04-11 Luxer Corporation Method and system for controlling a storage room
CN112313519A (zh) * 2018-09-17 2021-02-02 开利公司 控制器内部电路的自验证

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4634843A (en) * 1986-01-16 1987-01-06 General Electric Company Dual mode power control arrangement for cooking appliance
US20030034799A1 (en) * 2001-08-16 2003-02-20 Via Technologies, Inc. Programmable drive circuit for I/O port
US20030229403A1 (en) * 2002-06-05 2003-12-11 Atsushi Nakazawa Switching status determination device and method for determining switching status

Also Published As

Publication number Publication date
US20200042067A1 (en) 2020-02-06
US11385699B2 (en) 2022-07-12
FR3059116A1 (fr) 2018-05-25
FR3059116B1 (fr) 2019-02-01
CN109983702A (zh) 2019-07-05
CN109983702B (zh) 2023-06-20

Similar Documents

Publication Publication Date Title
EP2006753B1 (fr) Module d'entrées analogiques isolées à faible courant de fuite
FR2805621A1 (fr) Systeme, procede, bus, dispositif, module, arrangement et alimentation pour installation programmable d'eclairage
EP0377388A1 (fr) Générateur de forme d'onde de signal analogique
EP0838745A1 (fr) Régulateur de tension à sélection automatique d'une tension d'alimentation la plus élevée
EP0913020A1 (fr) Appareillage electrique debrochable
FR3070774A1 (fr) Procede de compensation de chute de tension sur un cable usb type c, et circuit correspondant
EP2887176A1 (fr) Circuit électronique à référence de courant PTAT auto-calibrée, et procédé pour sa mise en action
WO2007068688A1 (fr) Circuit electronique a compensation de decalage intrinseque de paires differentielles
WO2015036338A1 (fr) Systeme d'automatisme
WO2018096279A1 (fr) Dispositif d'interface pour unité de traitement permettant de connecter une pluralité de circuits et d'acquérir leur valeur d'état au moyen d'un unique port d'entrée
FR2830640A1 (fr) Procede et systeme pour configurer des points d'entree/sorti e
EP2538229A1 (fr) Dispositif de comparaison de phases à double borne de raccordement
EP3696645A1 (fr) Dispositif de fourniture d'une puissance d'alimentation
WO2013190044A1 (fr) Circuit electrique de coupure d'une alimentation electrique a transistors et fusibles a logique redondee
EP0148086A2 (fr) Procédé de suppression de charge de fond d'un dispositif photosensible à l'état solide
EP2346140B1 (fr) Dispositif de contrôle et de protection pour une installation électrique
FR3080195A1 (fr) Procede et controleur de gestion de la tension d'alimentation de sortie d'un dispositif source usb supportant le mode de delivrance de puissance usb
EP3545621B1 (fr) Dispositif de commutation d'un circuit de puissance
EP3614156A1 (fr) Circuit électronique
EP2912646B1 (fr) Détecteur sil2 polyvalent doté de deux sorties et d'une entrée de test
EP0568474A1 (fr) Circuit d'extraction de signal de synchronisation dans un signal vidéo composite, en technologie MOS
EP0699359A1 (fr) Circuit electronique, notamment resistance reglable, resistance negative, ou filtre ou analogue, commandes par un courant de polarisation
WO1998036340A1 (fr) Circuit d'alimentation d'un composant electronique dans une machine de tests
FR2624324A1 (fr) Comparateur de tensions electriques a autocalibration differentielle
FR2916873A1 (fr) Dispositif de controle de communication entre un module et un bus de transmission

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17816915

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17816915

Country of ref document: EP

Kind code of ref document: A1