FR3059116A1 - Dispositif d'interface pour unite de traitement permettant de connecter une pluralite de circuits et d'acquerir leur valeur d'etat au moyen d'un unique port d'entree - Google Patents
Dispositif d'interface pour unite de traitement permettant de connecter une pluralite de circuits et d'acquerir leur valeur d'etat au moyen d'un unique port d'entree Download PDFInfo
- Publication number
- FR3059116A1 FR3059116A1 FR1661428A FR1661428A FR3059116A1 FR 3059116 A1 FR3059116 A1 FR 3059116A1 FR 1661428 A FR1661428 A FR 1661428A FR 1661428 A FR1661428 A FR 1661428A FR 3059116 A1 FR3059116 A1 FR 3059116A1
- Authority
- FR
- France
- Prior art keywords
- circuits
- circuit
- vdd2
- vdd1
- switch2
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010287 polarization Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 3
- 101710176296 Switch 2 Proteins 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000004513 sizing Methods 0.000 description 2
- 241001125929 Trisopterus luscus Species 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
- G06F3/038—Control and interface arrangements therefor, e.g. drivers or device-embedded control circuitry
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/18—Packaging or power distribution
- G06F1/189—Power distribution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017581—Coupling arrangements; Interface arrangements programmable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Human Computer Interaction (AREA)
- Power Sources (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
Dispositif d'interface (1) pour une unité de traitement (µC), permettant de connecter une pluralité de circuits (Switch1-Switch2) à un unique port d'entrée (Input1) de l'unité de traitement (µC), apte à acquérir une valeur d'état d'un circuit (Switch1-Switch2) de la pluralité de circuits, lorsque ledit circuit (Switch1-Switch2) est polarisé, comprenant une pluralité, de même cardinal, de sources d'alimentation (Vdd1-Vdd2), chaque source d'alimentation (Vdd1-Vdd2) étant associée à un circuit (Switch1-Switch2) de la pluralité de circuits et apte à le polariser, un moyen de commutation (PushVdd1, PullVdd1, PushVdd2, PullVdd2) apte à sélectivement connecter un unique circuit (Switch1-Switch2) de la pluralité de circuits à la source d'alimentation (Vdd1-Vdd2) associée, de telle manière à polariser le circuit, et à connecter tous les autres circuits à la masse, la sélection du circuit polarisé étant commandée par un jeu d'au moins un port de sortie (Output1-Output2) de l'unité de traitement (µC).
Description
Titulaire(s) : CONTINENTAL AUTOMOTIVE FRANCE Société par actions simplifiée, CONTINENTAL AUTOMOTIVE GMBH.
Demande(s) d’extension
Mandataire(s) : CONTINENTAL AUTOMOTIVE FRANCE.
DISPOSITIF D'INTERFACE POUR UNITE DE TRAITEMENT PERMETTANT DE CONNECTER UNE PLURALITE DE CIRCUITS ET D'ACQUERIR LEUR VALEUR D'ETAT AU MOYEN D'UN UNIQUE PORT D'ENTREE.
FR 3 059 116 - A1 (57) Dispositif d'interface (1) pour une unité de traitement (pC), permettant de connecter une pluralité de circuits (Switch1-Switch2) à un unique port d'entrée (Inputl) de l'unité de traitement (pC), apte à acquérir une valeur d'état d'un circuit (Switch1-Switch2) de la pluralité de circuits, lorsque ledit circuit (Switch1-Switch2) est polarisé, comprenant une pluralité, de même cardinal, de sources d'alimentation (Vdd1-Vdd2), chaque source d'alimentation (Vdd1Vdd2) étant associée à un circuit (Switch1-Switch2) de la pluralité de circuits et apte à le polariser, un moyen de commutation (PushVddl, PullVddl, PushVdd2, PullVdd2) apte à sélectivement connecter un unique circuit (SwitchlSwitch2) de la pluralité de circuits à la source d'alimentation (Vdd1 -Vdd2) associée, de telle manière à polariser le circuit, et à connecter tous les autres circuits à la masse, la sélection du circuit polarisé étant commandée par un jeu d'au moins un port de sortie (Outputl -Output2) de l'unité de traitement (pC).
Vdd2 Vddï ’
-o<
P2 .
ùC
La présente invention concerne un dispositif d’interface pour unité de traitement et plus particulièrement un dispositif d’interface permettant de connecter une pluralité de circuits et d’acquérir leur valeur d’état au moyen d’un unique port d’entrée.
Une unité de traitement, tel un (micro)processeur, un (micro)contrôleur, etc., comprend typiquement au moins un port d’entrée, permettant de lire la valeur d’état d’un circuit électrique connecté audit port d’entrée, et/ou au moins un port de sortie, permettant de modifier l’état d’un circuit électrique connecté audit port de sortie, afin de pouvoir observer et/ou agir sur son environnement.
Selon un mode de réalisation connu, plus particulièrement illustré dans la partie haute de la figure 1, un circuit sw1-swn et un seul est connecté à un port d’entrée In1 -Inn. Aussi une unité de traitement pC est dimensionnée de telle manière à comprendre au moins autant de ports d’entrée In1-Inn que de circuits sw1-swn à connecter à l’unité de traitement pC. Dans ce mode, au plus un unique circuit sw1-swn est connecté à un unique port d’entrée In1 -Inn.
Selon un montage possible un circuit sw1-swn comprend un circuit dipolaire, dont un pôle est connecté à la masse et l’autre pôle est connecté à un port d’entrée In1 -Inn, le cas échéant au travers d’une résistance. Ce circuit comprend en série au moins un composant sw1-swn apte à changer d’état. Ce composant peut être tout ou rien. Son état peut alors être : ouvert ou fermé, passant ou non. Ceci est figuré par un interrupteur sw1-swn, qui donne encore son nom au circuit complet sw1-swn. Un circuit sw1-swn est polarisé par une connexion à une source de tension Vdd1, Vdd2, qui peut être unique ou multiple. Il s’ensuit que le port d’entrée In1 -Inn voit une tension non nulle ou état logique de valeur « 1 » lorsque le circuit sw1-swn est ouvert, et une tension nulle ou état logique de valeur « 0 » lorsque le circuit sw1-swn est fermé. Ainsi l’acquisition réalisée par le port d’entrée In1 -Inn fournit une valeur qui permet de connaître l’état du circuit sw1-swn. Le composant peut alternativement être analogique. Son état peut alors évoluer continûment entre une valeur minimale et une valeur maximale. Dans ce cas, le port d’entrée voit une tension de valeur proportionnelle à l’état.
Un premier inconvénient de ce mode est que ce dimensionnement entraîne un coût d’autant plus important que le nombre de ports augmente. Un autre inconvénient et qu’avec un dimensionnement précis de l’unité de traitement pC, ce qui est a priori souhaitable économiquement, il n’est plus possible de connecter un circuit additionnel, dont le besoin ne manquera pas de venir s’ajouter au cours du cycle de vie du produit.
Selon un autre mode de réalisation connu, plus particulièrement illustré dans la partie basse de la figure 1, il est possible, pour un même nombre de circuits sw1-swn connectés, de réduire le nombre de port d’entrée In1-lnn nécessaires au moyen d’un multiplexeur Mux. Un multiplexeur Mux est un composant externe permettant la connexion de plusieurs, typiquement huit, circuits swn+1-swn+8. Le multiplexeur Mux connecte sélectivement, à un instant donné, un seul des circuits swn+1-swn+8 à un unique port d’entrée Inmux de l’unité de traitement pC. Une sélection du circuit swn+1-swn+8 connecté est déterminée par des signaux Ad0-Ad2, issus de l’unité de traitement pC. Trois tels signaux Ad0-Ad2, par exemple tout ou rien, permettent, par exemple par adressage binaire, de sélectionner un circuit parmi huit. Un multiplexeur Mux permet ainsi de modifier, dans le temps, le circuit connecté au port d’entrée Inmux, afin de lire la valeur de son état et ainsi successivement pour chacun des circuits swn+1-swn+8. Comme les circuits sw1-swn, un circuit swn+1-swn+8 est polarisé par une connexion à une source de tension Vdd1, Vdd2.
Un premier inconvénient de ce mode est le coût, d’achat et d’implantation du composant multiplexeur Mux. Un multiplexeur à huit ports d’entrée nécessite un port d’entrée Inmux de l’unité de traitement pC, soit un bénéfice réel de sept circuits. De plus l’adressage du multiplexeur nécessite encore des ports Ad0-Ad2 de l’unité de traitement pC. Ces ports peuvent cependant avantageusement être réutilisés pour d’autres éventuels multiplexeurs, par une connexion en parallèle, de type bus d’adressage. Un autre inconvénient de ce mode est de ne permettre l’ajout de circuits que modulo la capacité du multiplexeur, soit modulo sept et ainsi d’être peu adapté à l’ajout de seulement quelques (moins de sept) circuits.
L’invention remédie à ces inconvénients au moyen d’un dispositif d’interface, permettant de connecter une pluralité de circuits à un unique port d’entrée de l’unité de traitement et d’acquérir leur valeur d’état, sans nécessiter de multiplexeur ou autre composant coûteux.
L’invention a pour objet un dispositif d’interface pour une unité de traitement, permettant de connecter une pluralité de circuits à un unique port d’entrée de l’unité de traitement, apte à acquérir une valeur d’état d’un circuit de la pluralité de circuits, lorsque ledit circuit est polarisé, comprenant une pluralité, de même cardinal, de sources d’alimentation, chaque source d’alimentation étant associée à un circuit de la pluralité de circuits et apte à le polariser, un moyen de commutation apte à sélectivement connecter un unique circuit de la pluralité de circuits à la source d’alimentation associée, de telle manière à polariser le circuit, et à connecter tous les autres circuits à la masse, la sélection du circuit polarisé étant commandée par un jeu d’au moins un port de sortie de l’unité de traitement.
Selon une autre caractéristique, l’unité de traitement comprend plusieurs ports d’entrée, chaque port d’entrée étant connecté à une pluralité, d’au plus le même cardinal que la pluralité de sources d’alimentation, de circuits, la pluralité de sources d’alimentation étant unique et réutilisée pour tous les ports d’entrée, la ième source d’alimentation étant apte à simultanément polariser le ième circuit connecté à chaque port d’entrée.
Selon une autre caractéristique, le moyen de commutation est commandé par un port de sortie associé à chaque source d’alimentation, la commande du ième port de sortie, associé à une ième source d’alimentation, commandant la polarisation du ième circuit connecté à chaque port d’entrée simultanément et commandant une connexion à la masse de tous les autres circuits.
Selon une autre caractéristique, au moins une source d’alimentation de la pluralité de sources d’alimentation, est alimentée par un premier réseau d’alimentation, tandis que les autres sources d’alimentation sont alimentées par au moins un deuxième réseau d’alimentation distinct du premier réseau d’alimentation.
Selon une autre caractéristique, le premier réseau d’alimentation est un réseau « pré-réveil » alimentant les circuits devant être alimentés y compris lorsque l’unité de traitement est hors tension, et le deuxième réseau d’alimentation est un réseau « post-réveil » alimentant les circuits devant être alimentés lorsque l’unité de traitement est sous tension.
L’invention concerne encore un procédé d’acquisition des valeurs d’état d’au moins une pluralité de circuits respectivement connectées à au moins un port d’entrée au moyen d’au moins un tel dispositif, comprenant une répétition, autant de fois qu’il y a de circuits connectés à une entrée, des étapes suivantes : sélection, par commande du moyen de commutation au moyen du jeu de ports de sortie, d’un des circuits ; acquisition de la valeur d’état du circuit sélectionné, pour chaque port d’entrée.
D'autres caractéristiques, détails et avantages de l'invention ressortiront plus clairement de la description détaillée donnée ci-après à titre indicatif en relation avec des dessins sur lesquels :
la figure 1, déjà décrite, illustre un dispositif d’interface selon l’art antérieur, la figure 2 illustre un dispositif d’interface selon l’invention, la figure 3 figure un chronogramme, précisant les relations entre les commandes d’un moyen de connexion.
L’invention concerne un dispositif 1 d’interface entre une unité de traitement pC et des circuits Switch1-Switch2n. Tel qu’illustré à la figure 2, un exemple d’un tel dispositif 1 selon l’invention, est disposé entre une unité de traitement pC, représentée à droite de la figure et des circuits Switch1-Switch2n, représenté à gauche. Le but du dispositif 1 est de permettre de connecter une pluralité de circuits Switch1-Switch2n à un unique port d’entrée Inputl-Inputn de l’unité de traitement pC. De manière classique et connue, un tel port d’entrée Inputl-Inputn est apte à acquérir une valeur d’état d’un circuit Switch1-Switch2n qui lui est connecté, lorsque ce circuit est polarisé, comme précédemment décrit dans la partie introductive de l’art antérieur.
Pour cela, l’invention connecte en permanence une pluralité de circuits, par exemple deux circuits Switchl, Switch2, à un port d’entrée, par exemple Inputl. Ensuite un des circuits Switchl-Switch2 de la pluralité de circuits Switchl-Switch2n à la fois est configuré pour que le port d’entrée Inputl puisse acquérir la valeur de son état. Un port d’entrée Inputl-Inputn peut acquérir la valeur d’état d’un circuit Switchl-Switch2n lorsque et uniquement lorsque le circuit est polarisé. Le principe de l’invention consiste alors à polariser un seul des circuits Swith1-Switch2 de la pluralité de circuits connectée au port d’entrée Inputl, alors même que tous les autres circuits de la pluralité ne sont pas polarisés, et à réaliser une acquisition de la valeur de l’état. L’opération est ensuite répétée pour chacun des circuits de la pluralité de circuits.
Pour réaliser cela, le dispositif 1 comprend une pluralité de sources d’alimentation Vdd1-Vdd2, et un moyen de commutation PushVddl, PullVddl, PushVdd2, et PullVdd2.
La pluralité de sources d’alimentation Vdd1-Vdd2 présente le même cardinal que la pluralité de circuits connectés au port d’entrée Inputl. Il y a ainsi autant de sources d’alimentation Vdd1-Vdd2 que de circuits Switchl-Switch2 connectés au port d’entrée Inputl. Chaque source d’alimentation Vdd1-Vdd2 est associée à un des circuits Switchl-Switch2 de la pluralité de circuits de manière à pouvoir le polariser.
Le moyen de commutation PushVddl, PullVddl, PushVdd2, PullVdd2 permet de déterminer si une source d'alimentation donnée Vdd1-Vdd2 polarise ou non son circuit Switchl-Switch2 associé, en réalisant ou non une connexion entre eux. Le moyen de commutation est encore tel que lorsqu’un circuit, par exemple Switchl, est connecté à sa source d’alimentation associée, ici Vdd1, et est ainsi polarisé, tous les autres circuits connectés au même port d’entrée Inputl, ici Switch2, sont déconnectés de leur source d’alimentation, ici Vdd2, et connectés à la masse, afin de ne pas être polarisés.
Cette fonction du moyen de commutation peut être réalisée par tout moyen. Selon un mode de réalisation possible, tel qu’illustré à la figure 2, une source d’alimentation Vdd1, respectivement Vdd2, est connectée à un point P1, respectivement P2, de liaison entre le circuit Switchl associé, respectivement le circuit Switch2 associé, et le port d’entrée Inputl. Le moyen de commutation comprend une paire de commutateurs « push » et « pull » pour chaque source d’alimentation Vdd1, Vdd2, soit ici quatre commutateurs PushVddl, PullVddl, PushVdd2, et PullVdd2. Dans une paire « push », « pull », un seul au plus des commutateurs peut être commandé (fermé) en même temps.
Une source d’alimentation Vdd1-Vdd2 est sélectivement connectée à un réseau d’alimentation Vdd, lorsqu’elle polarise son circuit associé, ou à la masse, lorsqu’elle ne polarise pas son circuit associé. Pour cela, le commutateur « push », soit PushVddl, respectivement PushVdd2, connecte sélectivement ledit point de liaison P1, respectivement P2, à une source de tension, typiquement fournie par un réseau d’alimentation Vdd, tandis que le commutateur « pull », soit PullVddl, respectivement PullVdd2, connecte sélectivement ledit point de liaison P1, respectivement P2, à la masse.
Afin de polariser un circuit, par exemple Switchl, le commutateur « push », soit PushVddl, associé à sa source d’alimentation associée, soit Vdd1, est commandé, tandis que les commutateurs « pull », soit PullVdd2, associés à toutes les autres sources d’alimentation, soit Vdd2, sont simultanément commandés. Les commutateurs restants, ici PullVddl et PushVdd2, ne sont pas commandés et restent ouverts. Ainsi, un circuit, étant connecté à sa source d’alimentation, est polarisé, tandis que tous les autres circuits, étant reliés à la masse, ne sont pas polarisés.
Lorsqu’il est souhaité polariser un autre circuit, par exemple ici Switch2, ce sont le commutateur « push » correspondant, soit PushVdd2, et tous les autres commutateurs « pull », soit PullVddl, qui sont commandés.
La sélection du circuit à polariser parmi les circuits de la pluralité de circuit connectés à une entrée, est commandée par un jeu d’au moins un port de sortie 0utput1-0utput2 de l’unité de traitement pC. La relation entre le ou les port(s) de sortie et le moyen de commutation peut être réalisée par tout moyen. Selon un mode de réalisation possible, illustré à la figure 2, un port de sortie 0utput10uptut2 est associé à chaque source d’alimentation Vdd1-Vdd2. Ce port de sortie 0utput1-0utput2 commande avantageusement simultanément le commutateur « push » associé à cette source d’alimentation et le ou les commutateur(s) « pull » associés à toutes les autres sources d’alimentation. Ainsi, le port de sortie Outputl, associé à la source d’alimentation Vdd1 commande simultanément le commutateur PushVddl et le commutateur PullVdd2. Ce mode de réalisation nécessite autant de ports de sortie Outputl-Output2 que de sources d’alimentation Vdd1-Vdd2.
Pour des circuits à état logique (tout-ou-rien) le port d’entrée peut être logique ou analogique. Pour des circuits à état analogique (proportionnel) le port d’entrée doit être analogique. L’invention est applicable à des circuits à état logique, à des circuits à état analogique et à une combinaison des deux.
Ce qui a été décrit précédemment pour un unique port d’entrée Inputl, peut être étendu à plusieurs ports d’entrée Inputl-Inputn de l’unité de traitement pC. Il est alors possible de connecter, à chaque port d’entrée Inputl-Inputn, une pluralité, d’au plus le même cardinal, que la pluralité de sources d’alimentation, de circuits Switch 1-Switch2n. Chaque port d’entrée permet la connexion d’au plus autant de circuits qu’il y a de sources d’alimentation Vdd1-Vdd2.
Ainsi, si comme illustré à la figure 2, on dispose de deux sources d’alimentation Vdd1-Vdd2, il est possible de connecter à chaque port d’entrée Inputl-Inputn au plus deux circuits. Ainsi le port d’entrée Inputl est connecté aux circuits Switchl etSwitch2, le port d’entrée Input2 est connecté aux circuits Switch3 et Switch4, ..., le port d’entrée Inputn est connecté aux circuits Switch2n-1 et Switch2n.
Avantageusement, la pluralité de sources d’alimentation Vdd1-Vdd2, n’a pas à être dupliquée. Cette unique pluralité est réutilisée pour tous les ports d’entrée Inputl-Inputn. La première source d’alimentation Vdd1 est apte à polariser les premiers circuits Switchl, Switch3, .... Switch2n-1, de chaque port d’entrée Inputl-Inputn, et la deuxième source d’alimentation Vdd2 est apte à polariser les deuxièmes circuits Switch2, Switch4, ..., Switch2n, de chaque port d’entrée Inputl-Inputn.
De même, le moyen de commutation PushVddl, PullVddl, PushVdd2, et PullVdd2, dimensionné en fonction du nombre de sources d’alimentation Vdd1-Vdd2, peut rester inchangé. Le moyen de commutation PushVddl, PullVddl, PushVdd2, et PullVdd2 est commandé par le même jeu de ports de sortie 0utput1-0utput2. La première source d’alimentation Vdd1 polarise simultanément le premier circuit Switchl du premier port d’entrée Inputl via le point P1, le premier circuit Switch3 du deuxième port d’entrée Input2 via le point P3, ..., le premier circuit Switch2n-1 du nième port d’entrée Inputn, via le point P2n-1. De même, la deuxième source d’alimentation Vdd2 polarise simultanément le deuxième circuit Switch2 du premier port d’entrée Inputl via le point P2, le deuxième circuit Switch4 du deuxième port d’entrée Input2 via le point P4, ..., le deuxième circuit Switch2n du nième port d’entrée Inputn via le point P2n.
Selon un mode de réalisation, tel qu’illustré, le moyen de commutation comprend une paire de commutateurs « push » / « pull » pour chaque source d’alimentation : PushVddl, PullVddl pour la première source d’alimentation Vdd1, et PushVdd2, PullVdd2 pour la deuxième source d’alimentation Vdd2. Le moyen de commutation est commandé par un port de sortie 0utput1-0utput2 associé à chaque source d’alimentation Vdd1-Vdd2, soit ici deux ports de sortie Outputl et Output2.
La commande du ième port de sortie Outputl-Output2, associé à une ième source d’alimentation Vdd1-Vdd2, commande la polarisation du ième circuit connecté à chaque port d’entrée Inputl-Inputn, simultanément pout tous les ports d’entrée Inputl-Inputn. Ceci peut être réalisé, comme illustré, et comme précédemment décrit, par le ième port de sortie commandant le ième commutateur « push » et tous les commutateurs « pull », sauf le ième.
Ceci est encore illustré par le chronogramme de la figure 3, figurant n sources d’alimentation Vdd1, Vdd2, ..., Vddn, aisni que les chronogrammes associés à leur commutateur « push » / « pull » respectifs : PushVddl, PullVddl, PushVdd2, PullVdd2, ..., PushVddn, PullVddn. Il peut être vérifié les règles suivantes, lorsqu’un commutateur « push » est commandé (fermé/état haut/on) son commutateur « pull » associé n’est pas commandé (ouvert/état bas/off), tous les autres commutateurs « push » ne sont pas commandés, tous les autres commutateurs « pull » sont commandés.
Il peut être remarqué, sur le schéma de la figure 2, que tous les circuits associés à une source d’alimentation sont électriquement liés. Par contre deux sources d’alimentation distinctes Vdd1-Vdd2 peuvent être séparées électriquement.
Ceci peut être réalisé, sur le circuit de principe de la figure 2 en connectant le point d’alimentation Vdd de la première source d’alimentation Vdd1 à un premier réseau d’alimentation et le point d’alimentation Vdd de la deuxième source d’alimentation Vdd2 à un deuxième réseau d’alimentation distinct du premier réseau d’alimentation.
Il est alors possible de répartir les circuits Switch1-Switch2n sur au moins deux réseaux d’alimentation distincts, et au plus autant de réseaux d’alimentation distincts que de sources d’alimentation Vdd1-Vdd2.
Ceci peut être intéressant pour conserver une séparation entre des circuits Switch 1-Switch2n alimentés par des réseaux différents, alors même que ces circuits sont connectés à une même unité de traitement pC.
Les réseaux d’alimentation peuvent être distincts en termes de valeur de tension en ce qu’ils présentent des tensions nominales différentes. Alternativement ou complémentairement, les réseaux d’alimentation peuvent être distincts temporellement en ce qu’ils présentent un profil temporel différent.
Un exemple de réseaux d’alimentation temporellement différents est classiquement utilisé dans l’automobile. Un premier réseau d’alimentation est un réseau que l’on nomme par exemple « pré-réveil », et qui alimente des circuits devant être alimentés lorsque l’unité de traitement pC est hors tension/en sommeil et le cas échéant aussi lorsque l’unité de traitement pC est sous tension. Un deuxième réseau d’alimentation est un réseau que l’on nomme par exemple « post-réveil », et qui alimente des circuits devant être alimentés uniquement lorsque l’unité de traitement pC est sous tension/réveillée. Ces deux réseaux d’alimentation présentent des profils temporels différents, le second présentant une tension uniquement lorsque l’unité de traitement pC est sous-tension et le premier présentant une tension sur un intervalle de temps comprenant celui du premier réseau, mais le plus souvent étendu.
L’invention permet avantageusement de conserver une séparation des circuits selon les différents réseaux d’alimentation, tout en réalisant les acquisitions des différents circuits avec une même unité de traitement pC.
Il est possible de répartir les circuits par réseau d’alimentation modulo le nombre de sources d’alimentation. Ainsi avec quatre sources d’alimentation, chaque source d’alimentation peut être alimentée par l’un quelconque des réseaux d’alimentation. Il est ainsi possible d’alimenter chaque source avec un réseau différent. Avec deux réseaux, il est possible d’alimenter deux sources avec un réseau et deux autres sources avec un autre réseau, permettant ainsi d’accommoder autant de circuits sur chacun des réseaux. Alternativement il est possible d’alimenter une source avec un réseau et trois sources avec un autre réseau, permettant ainsi d’accommoder un quart des circuits sur un des réseaux et trois quarts des circuits sur l’autre réseau.
Au moyen d’un dispositif 1 tel que précédemment décrit, il est possible de réaliser une acquisition des valeurs d’état d’au moins une pluralité de circuits Switch1-Switch2 respectivement connectés à au moins un port d’entrée Inputl d’une pluralité d’entrées Inputl-Inputn.
Cette acquisition se déroule selon les étapes suivantes. Une première étape consiste à sélectionner l’un des circuits Switch1-Switch2 de la pluralité. Ceci est réalisé par commande du moyen de commutation PushVddl, PullVddl, PushVdd2, PullVdd2, typiquement au moyen du jeu de ports de sortie 0utput1-0utput2. Ceci assure que le circuit sélectionné est polarisé, alors que tous les autres circuits connectés au même port d’entrée sont reliés à la masse. Il peut être remarqué, dans le cas où plusieurs ports d’entrée Input-lnputn sont présents, que la commande du moyen de commutation assure avantageusement la polarisation simultané d’un unique, typiquement le ième, circuit connecté à chaque port d’entrée Switch1-Switch2n.
Une deuxième étape consiste à réaliser une acquisition de la valeur d’état de chaque port d’entrée Inputl-Inputn, réalisant ainsi l’acquisition de chacun des circuits sélectionnés.
Ces deux étapes de sélection/acquisition sont ensuite répétées autant de fois qu’il y a de circuits Switch1-Switch2 connectés à une entrée Inputl-Inputn, de manière à balayer tous les circuits connectés Switch1-Switch2n.
L’ensemble du procédé peut être répété à volonté lorsqu’une nouvelle acquisition est souhaitée.
Un logiciel s’exécutant sur l’unité de traitement pC est ainsi apte à réaliser une acquisition des valeurs d’état de tous les circuits Switch1-Switch2n connectés. Le pilotage de la sélection par commande des ports de sortie 0utput1-0utput2 du moyen de commutation PushVddl, PullVddl, PushVdd2, PullVdd2, permet de savoir quel circuit est sélectionné et polarisé sur chacun des ports d’entrée Inputl-Inputn à un instant donné et donc à quel circuit correspond une valeur d’état acquise.
Claims (8)
- REVENDICATIONS1. Dispositif d’interface (1 ) pour une unité de traitement (pC), permettant de connecter une pluralité de circuits (Switch1-Switch2) à un port d’entrée (Inputl ) de l’unité de traitement (pC), apte à acquérir une valeur d’état d’un circuit (Switch1-Switch2) de la pluralité de circuits, lorsque ledit circuit (Switch1-Switch2) est polarisé, caractérisé en ce qu’il comprend • une pluralité, de même cardinal, de sources d’alimentation (Vdd1-Vdd2), chaque source d’alimentation (Vdd1-Vdd2) étant associée à un circuit (Switch1-Switch2) de la pluralité de circuits et apte à le polariser, • un moyen de commutation (PushVddl, PullVddl, PushVdd2, PullVdd2) apte à sélectivement connecter un unique circuit (Switch1-Switch2) de la pluralité de circuits à la source d’alimentation (Vdd1-Vdd2) associée, de telle manière à polariser le circuit, et à connecter tous les autres circuits à la masse, la sélection du circuit polarisé étant commandée par un jeu d’au moins un port de sortie (Outputl-Output2) de l’unité de traitement (pC).
- 2. Dispositif (1) selon la revendication 1, où l’unité de traitement (pC) comprend plusieurs ports d’entrée (Inputl-Inputn), chaque port d’entrée étant connecté à une pluralité, d’au plus le même cardinal que la pluralité de sources d’alimentation (Vdd1-Vdd2), de circuits (Switch1-Switch2n), la pluralité de sources d’alimentation (Vdd1-Vdd2) étant unique et réutilisée pour tous les ports d’entrée (Inputl-Inputn), la ième source d’alimentation (Vdd1-Vdd2) étant apte à simultanément polariser le ième circuit connecté à chaque port d’entrée (Inputl-Inputn).
- 3. Dispositif (1) selon l’une quelconque des revendications 1 ou 2, où le moyen de commutation (PushVddl, PullVddl, PushVdd2, PullVdd2) est commandé par un port de sortie (Outputl -Output2) associé à chaque source d’alimentation (Vdd1-Vdd2), la commande du ième port de sortie (Outputl -Output2), associé à une ième source d’alimentation (Vdd1-Vdd2), commandant la polarisation du ième circuit connecté à chaque port d’entrée (Inputl-Inputn) simultanément et commandant une connexion à la masse de tous les autres circuits.
- 4. Dispositif (1) selon l’une quelconque des revendications 1 à 3, où au moins une source d’alimentation (Vdd1-Vdd2) de la pluralité de sources d’alimentation, est alimentée par un premier réseau d’alimentation, tandis que les autres sources d’alimentation (Vdd1-Vdd2) sont alimentées par au moins un deuxième réseau d’alimentation distinct du premier réseau d’alimentation.
- 5. Dispositif (1) selon la revendication 4, où le premier réseau5 d’alimentation est un réseau « pré-réveil » alimentant les circuits devant être alimentés y compris lorsque l’unité de traitement (pC) est hors tension, et le deuxième réseau d’alimentation est un réseau « post-réveil » alimentant les circuits devant être alimentés lorsque l’unité de traitement (pC) est sous tension.
- 6. Procédé d’acquisition des valeurs d’état d’au moins une pluralité de
- 10 circuits (Switch1-Switch2n) respectivement connectés à au moins un port d’entrée (Inputl-Inputn) au moyen d’au moins un dispositif (1) selon l’une quelconque des revendications 1 à 5, caractérisé en ce qu’il comprend une répétition, autant de fois qu’il y a de circuits (Switch 1-Switch2) connectés à une entrée (Inputl-Inputn), des étapes suivantes :
- 15 · sélection, par commande du moyen de commutation (PushVddl, PullVddl, PushVdd2, PullVdd2) au moyen du jeu de ports de sortie (Outputl-Output2), d’un des circuits (Switch1-Switch2), • acquisition de la valeur d’état du circuit (Switchl -Switch2) sélectionné, pour chaque port d’entrée (Inputl-Inputn).1/3 swl sw2 sw3Vddl Vdd2 îW swn-1 swn lnn-1InnAdOAdlAd 2InmuxVddlVdd2OutmuxAdOAdi MuxAd 2InlIn2In7In8
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1661428A FR3059116B1 (fr) | 2016-11-24 | 2016-11-24 | Dispositif d'interface pour unite de traitement permettant de connecter une pluralite de circuits et d'acquerir leur valeur d'etat au moyen d'un unique port d'entree |
| CN201780072608.7A CN109983702B (zh) | 2016-11-24 | 2017-11-23 | 使得能够连接多个电路并通过单个输入端口采集其状态值的用于处理单元的接口设备 |
| US16/339,441 US11385699B2 (en) | 2016-11-24 | 2017-11-23 | Interface device for a processing unit for connecting a plurality of circuits and acquiring their state value by means of a single input port |
| PCT/FR2017/053227 WO2018096279A1 (fr) | 2016-11-24 | 2017-11-23 | Dispositif d'interface pour unité de traitement permettant de connecter une pluralité de circuits et d'acquérir leur valeur d'état au moyen d'un unique port d'entrée |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1661428A FR3059116B1 (fr) | 2016-11-24 | 2016-11-24 | Dispositif d'interface pour unite de traitement permettant de connecter une pluralite de circuits et d'acquerir leur valeur d'etat au moyen d'un unique port d'entree |
| FR1661428 | 2016-11-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR3059116A1 true FR3059116A1 (fr) | 2018-05-25 |
| FR3059116B1 FR3059116B1 (fr) | 2019-02-01 |
Family
ID=58501475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1661428A Active FR3059116B1 (fr) | 2016-11-24 | 2016-11-24 | Dispositif d'interface pour unite de traitement permettant de connecter une pluralite de circuits et d'acquerir leur valeur d'etat au moyen d'un unique port d'entree |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11385699B2 (fr) |
| CN (1) | CN109983702B (fr) |
| FR (1) | FR3059116B1 (fr) |
| WO (1) | WO2018096279A1 (fr) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4634843A (en) * | 1986-01-16 | 1987-01-06 | General Electric Company | Dual mode power control arrangement for cooking appliance |
| US20030034799A1 (en) * | 2001-08-16 | 2003-02-20 | Via Technologies, Inc. | Programmable drive circuit for I/O port |
| US20030229403A1 (en) * | 2002-06-05 | 2003-12-11 | Atsushi Nakazawa | Switching status determination device and method for determining switching status |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4547056A (en) * | 1984-11-15 | 1985-10-15 | Eastman Kodak Company | Digital circuit with improved input/output connections |
| CN1109404C (zh) * | 1993-09-20 | 2003-05-21 | 株式会社鹰山 | 计算电路 |
| JP2001155574A (ja) * | 1999-11-24 | 2001-06-08 | Alps Electric Co Ltd | スイッチ入力処理モジュール |
| US7276932B2 (en) * | 2004-08-26 | 2007-10-02 | International Business Machines Corporation | Power-gating cell for virtual power rail control |
| KR101199726B1 (ko) * | 2005-01-07 | 2012-11-08 | 톰슨 라이센싱 | 판독기에 있는 칩 카드의 존재를 검출기에 의해 통신하는방법, 존재 검출기에 의해 통신하는 판독 장치 및 칩 카드 |
| JP4811192B2 (ja) * | 2006-08-24 | 2011-11-09 | ソニー株式会社 | 駆動回路 |
| EP2761851A2 (fr) * | 2011-09-29 | 2014-08-06 | Delta Electronics (Thailand) Public Co., Ltd. | Protocole automatique (pa) pour système de chargeur usb |
| WO2014065389A1 (fr) * | 2012-10-25 | 2014-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Système de commande centrale |
| WO2015019523A1 (fr) * | 2013-08-08 | 2015-02-12 | パナソニック株式会社 | Circuit résonant parallèle |
| US8786130B1 (en) * | 2013-08-23 | 2014-07-22 | Inoso, Llc | Method of forming an electromechanical power switch for controlling power to integrated circuit devices and related devices |
| CN103716034B (zh) * | 2013-12-31 | 2016-08-17 | 上海贝岭股份有限公司 | 一种芯片引脚复用电路 |
| TWI545915B (zh) * | 2014-03-31 | 2016-08-11 | 鴻海精密工業股份有限公司 | 乙太網供電設備 |
| US11625675B2 (en) * | 2014-10-02 | 2023-04-11 | Luxer Corporation | Method and system for controlling a storage room |
| CN112313519A (zh) * | 2018-09-17 | 2021-02-02 | 开利公司 | 控制器内部电路的自验证 |
-
2016
- 2016-11-24 FR FR1661428A patent/FR3059116B1/fr active Active
-
2017
- 2017-11-23 CN CN201780072608.7A patent/CN109983702B/zh active Active
- 2017-11-23 US US16/339,441 patent/US11385699B2/en active Active
- 2017-11-23 WO PCT/FR2017/053227 patent/WO2018096279A1/fr active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4634843A (en) * | 1986-01-16 | 1987-01-06 | General Electric Company | Dual mode power control arrangement for cooking appliance |
| US20030034799A1 (en) * | 2001-08-16 | 2003-02-20 | Via Technologies, Inc. | Programmable drive circuit for I/O port |
| US20030229403A1 (en) * | 2002-06-05 | 2003-12-11 | Atsushi Nakazawa | Switching status determination device and method for determining switching status |
Also Published As
| Publication number | Publication date |
|---|---|
| US20200042067A1 (en) | 2020-02-06 |
| US11385699B2 (en) | 2022-07-12 |
| FR3059116B1 (fr) | 2019-02-01 |
| CN109983702A (zh) | 2019-07-05 |
| WO2018096279A1 (fr) | 2018-05-31 |
| CN109983702B (zh) | 2023-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2006753B1 (fr) | Module d'entrées analogiques isolées à faible courant de fuite | |
| FR2606954A1 (fr) | Amplificateur de puissance operationnel cmos entierement differentiel | |
| FR3030155A1 (fr) | Multiplexeur analogique | |
| FR2918823A1 (fr) | Cellule logique reconfigurable a base de transistors mosfet double grille | |
| FR2898223A1 (fr) | Circuit de distribution d'un signal initial a structure en arbre protege contre les aleas logiques. | |
| FR3070774A1 (fr) | Procede de compensation de chute de tension sur un cable usb type c, et circuit correspondant | |
| EP0913020A1 (fr) | Appareillage electrique debrochable | |
| WO2015036338A1 (fr) | Systeme d'automatisme | |
| EP0194177B1 (fr) | Circuit d'interface de ligne d'abonné téléphonique avec mode de veille à puissance réduite | |
| EP0700151A1 (fr) | Etage amplificateur de puissance, de type suiveur | |
| EP0670629A1 (fr) | Dispositif oscillateur verrouillé en phase | |
| FR3059116A1 (fr) | Dispositif d'interface pour unite de traitement permettant de connecter une pluralite de circuits et d'acquerir leur valeur d'etat au moyen d'un unique port d'entree | |
| FR2895171A1 (fr) | Circuit electronique a compensation de decalage intrinseque de paires diffentielles | |
| FR3080195A1 (fr) | Procede et controleur de gestion de la tension d'alimentation de sortie d'un dispositif source usb supportant le mode de delivrance de puissance usb | |
| EP0148086A2 (fr) | Procédé de suppression de charge de fond d'un dispositif photosensible à l'état solide | |
| FR2682802A1 (fr) | Dispositif pour generer une tension de programmation d'une memoire permanente programmable, notamment de type eprom, procede et memoire s'y rapportant. | |
| EP3545621B1 (fr) | Dispositif de commutation d'un circuit de puissance | |
| EP0568474B1 (fr) | Circuit d'extraction de signal de synchronisation dans un signal vidéo composite, en technologie MOS | |
| EP3417572A1 (fr) | Reseau de communication | |
| FR2915018A1 (fr) | Commande d'un ecran electroluminescent. | |
| EP1102235A1 (fr) | Générateur de tensions pour un affichage à cristaux liquides avec diviseur de tension, amplificateur différentiel et circuit de commutation | |
| FR2624324A1 (fr) | Comparateur de tensions electriques a autocalibration differentielle | |
| EP0923790B1 (fr) | Alimentation rapide pour tube intensificateur d'image | |
| FR2872305A1 (fr) | Procede de controle du fonctionnement d'un regulateur a faible chute de tension et circuit integre correspondant | |
| FR2801116A1 (fr) | Dispositif generateur de tension corrige a basse temperature |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 2 |
|
| PLSC | Publication of the preliminary search report |
Effective date: 20180525 |
|
| PLFP | Fee payment |
Year of fee payment: 4 |
|
| PLFP | Fee payment |
Year of fee payment: 5 |
|
| PLFP | Fee payment |
Year of fee payment: 6 |
|
| PLFP | Fee payment |
Year of fee payment: 7 |
|
| PLFP | Fee payment |
Year of fee payment: 8 |