WO2018088292A1 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
WO2018088292A1
WO2018088292A1 PCT/JP2017/039495 JP2017039495W WO2018088292A1 WO 2018088292 A1 WO2018088292 A1 WO 2018088292A1 JP 2017039495 W JP2017039495 W JP 2017039495W WO 2018088292 A1 WO2018088292 A1 WO 2018088292A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
base substrate
semiconductor element
sintered metal
sintered
Prior art date
Application number
PCT/JP2017/039495
Other languages
English (en)
French (fr)
Inventor
雄亮 保田
Original Assignee
株式会社日立パワーデバイス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立パワーデバイス filed Critical 株式会社日立パワーデバイス
Publication of WO2018088292A1 publication Critical patent/WO2018088292A1/ja

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F1/00—Metallic powder; Treatment of metallic powder, e.g. to facilitate working or to improve properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F7/00—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression
    • B22F7/06—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression of composite workpieces or articles from parts, e.g. to form tipped tools
    • B22F7/08—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression of composite workpieces or articles from parts, e.g. to form tipped tools with one or more parts not made from powder
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Definitions

  • the present invention relates to a structure of a semiconductor device and a manufacturing method thereof, and more particularly to a semiconductor module in which a plurality of semiconductor elements are mounted on a base substrate with a sintered metal and a technique effective when applied to the manufacturing method thereof.
  • a semiconductor element is mounted on an insulating substrate provided with a wiring layer.
  • a solder material such as tin (Sn) is used.
  • aluminum (Al) wire or the like is used for wiring on the semiconductor element.
  • a bonding material using a conductive composition containing a particulate metal compound is known.
  • the particle size of the metal particles is reduced to a size of 100 nm or less, the number of constituent atoms decreases, the surface area ratio to the volume of the particles increases rapidly, and the melting point and sintering temperature are compared with the bulk state. It is known that it is greatly reduced.
  • Patent Document 1 discloses this.
  • Patent Document 2 and Patent Document 3 disclose that the semiconductor elements are bonded by pressurization when the semiconductor elements are bonded using the sintered bonding method. By using Patent Document 2 and Patent Document 3, a highly reliable bonding layer can be formed.
  • Patent Document 4 discloses a semiconductor power module having high bonding reliability using sintered metal bonding for bonding a semiconductor element and a wiring, and further bonding a semiconductor element and a stress buffer plate on the semiconductor element. It is disclosed.
  • Patent Document 5 discloses an example in which sintered metal bonding is used for bonding an insulating substrate and a base substrate.
  • the insulating substrate and the base substrate are bonded first, and then the semiconductor The element is bonded to the wiring on the insulating substrate.
  • a plurality of insulating substrates are bonded onto the base substrate, and a plurality of semiconductor elements are further bonded to the wiring on the insulating substrate.
  • a metal wiring is formed thereon after the stress buffer plate is joined by sintered metal joining. Accordingly, if even one semiconductor element is damaged, all members including the base substrate and the insulating substrate cannot be used, so extremely high production efficiency is required.
  • an object of the present invention is to provide a semiconductor device in which a plurality of semiconductor elements are bonded to a substrate with sintered metal and the bonding reliability of the bonded portion with the sintered metal is high. is there.
  • Another object of the present invention is to provide a method for manufacturing a semiconductor device with a high yield and high production efficiency in a method for manufacturing a semiconductor device in which a plurality of semiconductor elements are bonded to a substrate with sintered metal.
  • the present invention provides a semiconductor device in which a plurality of semiconductor elements are bonded to a base substrate by a sintered metal, the base substrate including the first base substrate and the first base substrate.
  • a first semiconductor element comprising a second base substrate adjacent to the base substrate and bonded to the first base substrate via a first sintered metal layer; and a second semiconductor substrate on the second base substrate.
  • a second semiconductor element joined via a sintered metal layer, and the first base substrate and the second base substrate are integrated by joining their side surfaces together. It is characterized by being.
  • the present invention also includes (a) a step of applying a paste containing metal particles to the main surface of the base substrate, (b) mounting an insulating substrate on the main surface of the base substrate, Applying heat treatment while applying pressure to the boundary surface; (c) applying a paste containing metal particles to a surface of the insulating substrate opposite to the surface facing the base substrate; and (d) the insulating substrate.
  • a method of manufacturing a semiconductor device including steps (a) to (1) joining the semiconductor devices having a stacked structure formed by the step (e) by joining side surfaces of the base substrates together.
  • a semiconductor device with high bonding reliability of a bonded portion by the sintered metal can be realized.
  • FIG. 1 shows a cross section of each member constituting a semiconductor device in order of steps from a step (a) to a step (f) in the bonding process.
  • the final configuration of the semiconductor device in this process is as shown in FIG.
  • a metal wiring layer 101 and a metal wiring layer 103 are formed on both surfaces of the insulating substrate 102, respectively.
  • the metal wiring layers 101 and 103 may be formed on a surface of the insulating substrate 102 or a printed circuit board by printing on the surface of the insulating substrate 102, and after wiring grooves are formed on both surfaces of the insulating substrate 102 by etching.
  • a method of forming a wiring in a wiring groove by a plating method, a method of forming a wiring by patterning after forming a metal film on both surfaces of the insulating substrate 102 by a CVD method (Chemical Vapor Deposition) or a PVD method (Physical Vapor Deposition) Etc. may be used.
  • step (b) an insulating substrate in step (a) is obtained using any one of the sintered metal materials (sintered metal bonding layer 201) described in (1) to (4) described later. 102 is bonded to the base substrate 104 together with the metal wiring layer 103.
  • step (c) the insulating substrate 102 and the metal wiring layer are formed using any one of the sintered metal materials (sintered metal bonding layer 201) described later in (1) to (4).
  • a semiconductor element 301 is bonded on a wiring board made of 101.
  • a stress buffer plate 401 is joined to the semiconductor element 301 by sintered metal bonding (sintered metal bonding layer 201), and further, as shown in step (e), stress buffering is performed. Wire bonding is performed to electrically connect the semiconductor element 301 and the metal wiring layer 101 by the metal wiring 402 through the plate 401.
  • step (f) the semiconductor modules having the laminated structure including the semiconductor elements 301 formed in the steps (a) to (e) are bonded to the base substrates 104 (bonding layer 501). By bonding, the semiconductor device shown in FIG. 1F is finally completed.
  • joining members are joined by heating and pressing with each sintered metal joining layer 201 interposed therebetween.
  • the bonding process can be performed in any atmosphere such as air, nitrogen, or reducing atmosphere.
  • a reducing atmosphere such as hydrogen or formic acid. This is because it is necessary to use the reducing atmosphere as described above in order to reduce and bond the copper particles and the copper oxide particles.
  • the conditions for applying pressure to the semiconductor element at the time of bonding are greater than 0 MPa and 30 MPa or less. This is because if the pressure is not applied, the bonding layer of the sintered metal is not densified, and the reliability of the bonding layer is greatly reduced. Further, if it exceeds 30 MPa, the semiconductor element is damaged.
  • the joining time is longer than 1 second and shorter than 180 minutes.
  • various bonding materials can be used for bonding the base substrates 104 in the step (f).
  • adhesion with a resin is also included.
  • plating on the bonding surfaces of the base substrates 104, it is possible to perform bonding with higher reliability.
  • the sintered metal bonding material 201, the insulating substrate 102, the base substrate 104, and the stress buffer plate 401 described above will be described in detail below.
  • Silver (Ag) particles Silver (Ag) particles having an average particle size of more than 1 nm and 10 ⁇ m or less can be used. These particles are preferably coated with an organic dispersant to prevent aggregation. Examples of such a dispersant include alkyl carboxylic acids and alkyl amines.
  • the silver powder of the above (1) may be used only in a configuration (plus other metal particles) to which a dispersing agent is added, but when used as a paste-like bonding material, a solvent having a boiling point of 350 ° C. or less is added. May be used.
  • a solvent having a boiling point of 350 ° C. or less examples include alcohols.
  • the boiling point is set to 350 ° C. or lower because the bonding temperature target (target value) is 350 ° C. or lower, and it takes too much time to evaporate when the boiling point is high. This is because it is considered appropriate.
  • organic substances such as alcohols having boiling points exceeding the temperature are absolutely unsuitable. Depending on the application, such an organic material may be used.
  • Examples of usable organic substances having alcohol groups include heptyl alcohol, octyl alcohol, nonyl alcohol, decyl alcohol, undecyl alcohol, dodecyl alcohol, tridecyl alcohol, tetradecyl alcohol, pentadecyl alcohol, hexadecyl alcohol, heptadecyl alcohol, There are octadecyl alcohol, nonadecyl alcohol, and icosyl alcohol.
  • glycols such as diethylene glycol, ethylene glycol, triethylene glycol, diethylene glycol monobutyl ether, diethylene glycol monohexyl ether, diethylene glycol diethyl ether, and the like can be used.
  • glycol solvents are preferably used. This is because glycol-based solvents are inexpensive and have little toxicity to human bodies.
  • these alcohol-based solvents can act not only as a solvent but also as a reducing agent for silver oxide, they should be used by adjusting to an appropriate amount as a reducing agent for the amount of silver oxide particles. More desirable.
  • Copper (Cu) particles having an average particle size of more than 1 nm and 20 ⁇ m or less can be used. These particles are preferably coated with an organic dispersant to prevent aggregation. Examples of such a dispersant include alkyl carboxylic acids and alkyl amines.
  • the copper powder of (2) above may be used only in a configuration (plus other metal particles) to which a dispersing material is added, but when used as a paste-like bonding material, a solvent having a boiling point of 350 ° C. or lower is used.
  • a solvent having a boiling point of 350 ° C. or lower is used.
  • examples of such a solvent include alcohols.
  • the target (target value) of the bonding temperature is 200 ° C. to 250 ° C., so that if the boiling point is too high, it takes too much time to evaporate. This is because it is considered appropriate to set the limit.
  • organic substances such as alcohols having boiling points exceeding the temperature are absolutely unsuitable. Depending on the application, such an organic material may be used.
  • Examples of usable organic substances having alcohol groups include heptyl alcohol, octyl alcohol, nonyl alcohol, decyl alcohol, undecyl alcohol, dodecyl alcohol, tridecyl alcohol, tetradecyl alcohol, pentadecyl alcohol, hexadecyl alcohol, heptadecyl alcohol, There are octadecyl alcohol, nonadecyl alcohol, and icosyl alcohol.
  • glycols such as diethylene glycol, ethylene glycol, triethylene glycol, diethylene glycol monobutyl ether, diethylene glycol monohexyl ether, diethylene glycol diethyl ether, and the like can be used.
  • glycol solvents are preferably used. This is because glycol-based solvents are inexpensive and have little toxicity to human bodies.
  • these alcohol-based solvents can act not only as a solvent but also as a reducing agent for copper oxide, they should be used by adjusting to an appropriate amount as a reducing agent for the amount of copper oxide particles. More desirable.
  • the bonding material of the present embodiment includes three components: silver oxide particles, a reducing agent made of an organic substance, and a solvent.
  • silver oxide particles having an average particle diameter of 1 nm to 50 ⁇ m or less are used.
  • the content of silver oxide particles is preferably more than 50 parts by mass and 99 parts by mass or less in all parts by mass in the bonding material. This is because when the metal content in the bonding material is high, the organic residue is reduced after bonding at low temperature, and it becomes possible to achieve a dense fired layer at low temperature and to achieve metal bonding at the bonding interface. This is because a bonding layer having improved heat dissipation and high heat resistance can be obtained.
  • a specific example of a reducing agent made of an organic material will be described.
  • any of alcohols, carboxylic acids, and amines is preferable.
  • alcohols are suitable for use as a reducing agent because they have a small environmental load.
  • Examples of the compound containing an alcohol group that can be used include alkyl alcohols such as heptyl alcohol, octyl alcohol, nonyl alcohol, decyl alcohol, undecyl alcohol, dodecyl alcohol, tridecyl alcohol, tetradecyl alcohol, pentadecyl alcohol, There are hexadecyl alcohol, heptadecyl alcohol, octadecyl alcohol, nonadecyl alcohol, and icosyl alcohol.
  • alkyl alcohols such as heptyl alcohol, octyl alcohol, nonyl alcohol, decyl alcohol, undecyl alcohol, dodecyl alcohol, tridecyl alcohol, tetradecyl alcohol, pentadecyl alcohol, There are hexadecyl alcohol, heptadecyl alcohol, octadecyl alcohol, nonadecyl alcohol, and icosyl alcohol.
  • the amount of the reducing agent used may be in the range of 1 to 50 parts by mass with respect to the total weight of the silver oxide particles. This is because if the amount of the reducing agent is less than 1 part by mass, the amount of the metal particle precursor in the bonding material is not reduced enough to produce metal particles. Moreover, when it exceeds 50 mass parts, it is because the residue after joining increases and it is difficult to achieve metal joining at the interface and densification in the joining silver layer. Furthermore, when the reducing agent is composed only of organic substances, it is preferable that the thermal weight reduction rate during heating up to 400 ° C. is 99% or more.
  • metal particles having a relatively large average particle diameter of 50 ⁇ m to 100 ⁇ m can be mixed and used. This is because the metal particles of 100 nm or less produced during bonding play a role of sintering metal particles having an average particle diameter of 50 ⁇ m to 100 ⁇ m. Further, metal particles having a particle size of 100 nm or less may be mixed in advance.
  • the conductive bonding material used in the present embodiment may be generated only by silver oxide particles and a reducing agent (plus other metal particles), but when used as a paste-like bonding material, the boiling point is 350 ° C. or less.
  • a solvent include alcohols.
  • the reason why the boiling point is set to 350 ° C. or less is that the target (target value) of the bonding temperature is 200 ° C. to 250 ° C., so that if the boiling point is too high, it takes too much time to evaporate. This is because it is considered appropriate to set the limit.
  • organic substances such as alcohols having boiling points exceeding the temperature are absolutely unsuitable. Of course, such an organic substance may be used depending on the application.
  • Examples of usable organic substances having alcohol groups include heptyl alcohol, octyl alcohol, nonyl alcohol, decyl alcohol, undecyl alcohol, dodecyl alcohol, tridecyl alcohol, tetradecyl alcohol, pentadecyl alcohol, hexadecyl alcohol, heptadecyl alcohol, There are octadecyl alcohol, nonadecyl alcohol, and icosyl alcohol.
  • glycols such as diethylene glycol, ethylene glycol, and triethylene glycol can be used.
  • tertiary alcohol type alkanediol
  • an alcohol compound having a cyclic structure can be used.
  • terpineol, ethylene glycol, triethylene glycol, or the like may be used.
  • the bonding material copper oxide (Cu x O) particles used in the copper oxide (Cu x O) particles present embodiment will be described.
  • the bonding material of this example includes two particles, copper oxide particles and a paste solvent.
  • copper oxide particles having an average particle diameter of 1 nm to 50 ⁇ m or less are used.
  • the content of the copper oxide particles is preferably more than 50 parts by mass and 99 parts by mass or less in all parts by mass in the bonding material. This is because when the metal content in the bonding material is high, the organic residue is reduced after bonding at low temperature, and it becomes possible to achieve a dense fired layer at low temperature and to achieve metal bonding at the bonding interface. This is because a bonding layer having improved heat dissipation and high heat resistance can be obtained.
  • a solvent having a boiling point of 350 ° C. or lower is preferable.
  • examples of such a solvent include alcohols.
  • Examples of usable organic substances having alcohol groups include heptyl alcohol, octyl alcohol, nonyl alcohol, decyl alcohol, undecyl alcohol, dodecyl alcohol, tridecyl alcohol, tetradecyl alcohol, pentadecyl alcohol, hexadecyl alcohol, heptadecyl alcohol, There are octadecyl alcohol, nonadecyl alcohol, and icosyl alcohol.
  • glycols such as diethylene glycol, ethylene glycol, and triethylene glycol can be used.
  • a compound having terpineol, ethylene glycol, or triethylene glycol may be used.
  • Insulating substrate 102 As the ceramic plate in the insulating substrate 102, for example, aluminum nitride, alumina, silicon nitride, or the like can be used. As described above, aluminum or copper wiring is provided on both surfaces of the ceramic plate.
  • Base substrate 104 For the base substrate 104, for example, AlSiC, MgSiC, metallic copper, metallic aluminum, or the like can be used.
  • Stress buffer plate 401 As the stress buffer plate 401 on the semiconductor element 301 , for example, CIC (copper / invar / copper), a laminated plate of copper and molybdenum, or a metal plate such as aluminum or copper can be used.
  • CIC copper / invar / copper
  • a laminated plate of copper and molybdenum or a metal plate such as aluminum or copper can be used.
  • a sintered metal is formed on a base substrate 104 that has been separated.
  • the bonding material 201 the insulating substrate 102 and the base substrate 104, After the insulating substrate 102 and the semiconductor element 301 and the semiconductor element 301 and the stress buffer plate 401 are pressure-bonded, the base substrates 104 are bonded to each other, so that the members including the semiconductor element 301 on the base substrate 104 are necessary for bonding. A sufficient pressure can be applied, and the joining reliability of the joint portion of each member can be improved.
  • each member is bonded onto the separated base substrate 104, for example, even when some of the semiconductor elements 301 are damaged, the portion where the damaged semiconductor elements 301 are bonded is used as a base.
  • the semiconductor device semiconductor module
  • FIG. 2 is a diagram showing a joining process corresponding to FIG. 1, and the configuration of the drawing is the same as that in FIG. 1, but the reference numerals indicating the members are different.
  • step (a) a substrate in which aluminum nitride 112 was used as an insulating substrate and copper wiring 111 and copper wiring 113 were formed as metal wiring layers on both surfaces of the insulating substrate was used.
  • the sintered copper joining layer 211 was formed using the copper paste as a sintered metal joining material.
  • the copper paste copper particles of about 200 nm and ethylene glycol monobutyl ether were mixed at a weight ratio of 9: 1.
  • AlSiC was used for the base substrate 114.
  • a substrate composed of the copper wiring 111, the aluminum nitride 112, and the copper wiring 113 shown in (a) was joined to the AlSiC 114 serving as a base substrate using the above copper paste.
  • the copper paste was printed (coated) using a 100 ⁇ m mask.
  • the surface of the substrate made of copper wiring 111, aluminum nitride 112, and copper wiring 113 on which the copper wiring 113 is formed is mounted on the surface on which the copper paste of AlSiC 114 is printed (applied), and the heating temperature is 350 ° C.
  • the pressure was 1 MPa
  • the bonding time was 30 min
  • bonding was performed in an atmosphere in hydrogen.
  • the aluminum nitride 112 serving as an insulating substrate and the AlSiC 114 serving as a base substrate were bonded via the sintered copper bonding layer 211.
  • the semiconductor element 311 was bonded via the sintered copper bonding layer 211.
  • the copper paste was printed (coated) with a thickness of 50 um, and bonded under the conditions of a temperature of 350 ° C., a pressure of 0.5 MPa, and a bonding time of 5 minutes. Thereby, the semiconductor element 311 can be bonded to the insulating substrate.
  • the sintered copper bonding layer 211 was used for bonding.
  • the joining conditions were a temperature of 300 ° C., a pressure of 0.1 MPa, and a joining time of 5 minutes.
  • step (e) wiring was performed with an Al wire 412. Then, the board
  • the side surface (bonding surface) of AlSiC 114 was subjected to Ni plating and further Ag plating, and bonded with sintered silver through this.
  • an AlSiC 114 which is an individual base substrate, is sintered.
  • a sintered copper bonding layer 211 that is a bonding metal bonding material
  • an aluminum nitride 112 and a base substrate 114 that are insulating substrates an aluminum nitride 112 and a semiconductor element 311 that are insulating substrates
  • a CIC 411 that is a semiconductor element 311 and a stress buffer plate are formed.
  • the base substrates 114 are bonded to each other by the sintered silver bonding layer 511. Therefore, a pressure necessary for bonding can be sufficiently applied to each member including the semiconductor element 311 on the base substrate 114. The joining reliability of the joint part of a member can be improved.
  • each member is bonded onto the separated base substrate 114, for example, even when some of the semiconductor elements 311 are damaged, the portion where the damaged semiconductor elements 311 are bonded is used as a base.
  • the semiconductor device semiconductor module
  • FIG. 3 shows a normal manufacturing process.
  • the same copper paste as in Example 2 was used as the sintered metal bonding material.
  • a substrate made of copper wiring 111 as a metal wiring layer, aluminum nitride 112 as an insulating substrate, and copper wiring 113 as a metal wiring layer was used as the substrate in step (a).
  • two insulating substrates (aluminum nitride 112) were bonded to the base substrate 124 by the sintered copper bonding method in the same manner as in Example 2.
  • the semiconductor element 311 is bonded onto the insulating substrate (aluminum nitride 112) by the sintered copper bonding method, and further, as shown in the step (d), the stress buffering is performed on the semiconductor element 311.
  • the plate 411 was also joined under the same conditions as in Example 2. Thereafter, as shown in step (e), a wiring was formed on the semiconductor element 311 via the CIC 411 with an Al wire 412. In the same manner as in Example 2, tests such as a pressure resistance test were performed after the above steps.
  • Example 2 The production efficiency obtained in the steps of Example 2 and the above comparative example was compared. In Example 2, it was possible to obtain a production efficiency more than twice that of the comparative example.
  • the comparative example when one semiconductor element is damaged in the pressurizing process, a plurality of substrates cannot be used at the same time. However, in the method of Example 2, the base substrate is bonded to each substrate. Therefore, even if the semiconductor element is damaged by the pressurizing process, only one substrate cannot be used. From the above, the usefulness of the present invention could be confirmed.
  • this invention is not limited to an above-described Example, Various modifications are included.
  • the above-described embodiments have been described in detail for easy understanding of the present invention, and are not necessarily limited to those having all the configurations described.
  • a part of the configuration of one embodiment can be replaced with the configuration of another embodiment, and the configuration of another embodiment can be added to the configuration of one embodiment.
  • SYMBOLS 101 Metal wiring layer, 102 ... Insulating substrate, 103 ... Metal wiring layer, 104 ... Base substrate, 111 ... Copper wiring, 112 ... Aluminum nitride, 113 ... Copper wiring, 114 ... AlSiC, 124 ... Base substrate, 201 ... Sintering Metal bonding layer (sintered metal bonding material), 211 ... sintered copper bonding layer, 301 ... semiconductor element, 311 ... semiconductor element, 401 ... stress buffer plate, 402 ... metal wiring, 411 ... CIC, 412 ... aluminum wire, 501 ... bonding layer, 511 ... sintered silver bonding layer.
  • Sintering Metal bonding layer sintered metal bonding material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Powder Metallurgy (AREA)

Abstract

複数の半導体素子が焼結金属により基板上に接合される半導体装置において、焼結金属による接合部の接合信頼性の高い半導体装置およびその製造方法を提供する。複数の半導体素子が焼結金属によりベース基板上に接合される半導体装置であって、前記ベース基板は、第１のベース基板と、前記第１のベース基板に隣接する第２のベース基板からなり、前記第１のベース基板上に第１の焼結金属層を介して接合された第１の半導体素子と、前記第２のベース基板上に第２の焼結金属層を介して接合された第２の半導体素子と、を備え、前記第１のベース基板と前記第２のベース基板は、各々の側面同士を接合することで一体化されていることを特徴とする。

Description

半導体装置および半導体装置の製造方法
　本発明は、半導体装置の構造とその製造方法に係り、特に、複数の半導体素子が焼結金属でベース基板上に実装される半導体モジュールとその製造方法に適用して有効な技術に関する。
　インバータ等に用いられる半導体装置では、配線層が設けられた絶縁基板に半導体素子が搭載される。この半導体素子と配線層、及び、配線層を兼ね備えた絶縁基板と放熱のためのベース基板を接合する際には、スズ（Sn）系等のはんだ材料などが用いられる。また、半導体素子上の配線にはアルミニウム（Al）のワイヤ等が用いられている。
　ところで、近年、半導体装置の小型化・高密度化の要求から、配線層や接合層には数アンペア以上の電流が流れ、半導体素子で大きな発熱が生じる。このため、接合材としては、従来のSn系はんだ材料よりも放熱性の良い材料や接合信頼性の高い材料が求められている。また、半導体上の配線についてもAlのワイヤに代わる高い信頼性を有する接合方法が求められている。
　高い放熱性と接合信頼性を有する材料として、粒子状金属化合物を含む導電性組成物を用いた接合材料が知られている。特に、金属粒子の粒径が１００ｎｍ以下のサイズまで小さくした金属ナノ粒子では、構成原子数が少なくなり粒子の体積に対する表面積比が急激に増大し、融点や焼結温度がバルクの状態と比較して大幅に低下することが知られている。この低温焼結機能を利用して、有機物で表面が被覆された平均粒径１００ｎｍ以下の金属粒子を接合材料として用いて、加熱により有機物を分解させて当該金属粒子同士を焼結させる接合方法が、特許文献１に開示されている。
　また、特許文献２および特許文献３には、焼結接合方法を用いて半導体素子を接合する際に加圧して接合する点について開示されている。特許文献２と特許文献３を用いることによって、信頼性の高い接合層を形成することが可能となる。
　また、特許文献４には、半導体素子と配線との接合、さらには、半導体素子と半導体素子上の応力緩衝板との接合に焼結金属接合を用いた高い接合信頼性を有する半導体パワーモジュールが開示されている。特許文献５では、絶縁基板とベース基板との接合に焼結金属接合を用いた例が開示されている。
　一方で、この焼結金属接合プロセスでは、高い接合信頼性を得るために、接合時に圧力を加えて、焼結密度を高くする必要があるが、その際に半導体素子に損傷を与える場合がある。特許文献６では、加圧時の半導体素子への損傷を低減するために、接合信頼性において重要な端部領域で接合層を厚くし、中央部での加圧を低くすることで、接合時の圧力を低減させて、歩留まりを向上する方法が報告されている。
　しかしながら、焼結金属接合をベース基板と絶縁基板、及び半導体素子と半導体素子上の応力緩衝板との接合にまで適用させるには、さらなる歩留まりの向上が必要である。
　焼結金属接合をベース基板と絶縁基板との接合、及び半導体素子上の応力緩衝板との接合にまで適用させる際の製造工程では、はじめに、絶縁基板とべース基板とを接合した後に、半導体素子を絶縁基板上の配線に接合する。この際のベース基板上には、複数の絶縁基板が接合され、その絶縁基板上の配線にはさらに複数の半導体素子が接合される。さらにその上には、応力緩衝板を焼結金属接合で接合した後、金属配線を形成させる。従って、１枚でも半導体素子が損傷すると、ベース基板、絶縁基板を含めた全ての部材が使用できなくなるため、極めて高い生産効率が必要とされる。
特開２００４－１０７７２８号公報 特開２００７－１０９８３３号公報 特開２００８－２４４２４２号公報 特開２０１５－１４２５０９号公報 特開２００９－２６３７４号公報 特開２０１５－２１６１６０号公報
　上述のように、半導体装置の小型化・高密度化に伴い、半導体素子や基板、応力緩衝板などの構成部材同士の接合部の放熱性や接合信頼性の向上が重要な課題となっている。
　上記特許文献４や特許文献５に記載の技術を用いることによって、接合信頼性の高い半導体モジュールを提供することが可能となる。しかしながら、焼結金属接合層を半導体素子と配線との接合、ベース基板と絶縁基板との接合、及び半導体素子上の応力緩衝板との接合にまで適用させる場合には、焼結金属接合プロセスにおける加圧工程での半導体素子の損傷による製造歩留りの低下など、生産効率が低下する課題がある。
　本発明は上記課題に鑑み、その目的は、複数の半導体素子が焼結金属により基板上に接合される半導体装置において、焼結金属による接合部の接合信頼性の高い半導体装置を提供することにある。
　また、本発明の別の目的は、複数の半導体素子を焼結金属により基板上に接合する半導体装置の製造方法において、高歩留りで生産効率の高い半導体装置の製造方法を提供することにある。
　上記課題を解決するために、本発明は、複数の半導体素子が焼結金属によりベース基板上に接合される半導体装置であって、前記ベース基板は、第１のベース基板と、前記第１のベース基板に隣接する第２のベース基板からなり、前記第１のベース基板上に第１の焼結金属層を介して接合された第１の半導体素子と、前記第２のベース基板上に第２の焼結金属層を介して接合された第２の半導体素子と、を備え、前記第１のベース基板と前記第２のベース基板は、各々の側面同士を接合することで一体化されていることを特徴とする。
　また、本発明は、（ａ）ベース基板の主面に金属粒子を含むペーストを塗布する工程、（ｂ）前記ベース基板の主面上に絶縁基板を搭載し、前記ベース基板と前記絶縁基板の境界面に圧力を加えながら、熱処理を施す工程、（ｃ）前記絶縁基板の前記ベース基板に対向する面とは反対側の面に金属粒子を含むペーストを塗布する工程、（ｄ）前記絶縁基板上に半導体素子を搭載し、前記絶縁基板と前記半導体素子の境界面に圧力を加えながら、熱処理を施す工程、（ｅ）ワイヤボンディングにより前記半導体素子上に配線を形成する工程、（ｆ）前記（ａ）工程から前記（ｅ）工程により形成された積層構造の半導体装置を各々のベース基板の側面同士を接合し一体化する工程、を含む半導体装置の製造方法である。
　本発明を実施することにより、複数の半導体素子が焼結金属により基板上に接合される半導体装置において、焼結金属による接合部の接合信頼性の高い半導体装置を実現できる。
　また、複数の半導体素子を焼結金属により基板上に接合する半導体装置の製造方法において、高歩留りで生産効率の高い半導体装置の製造方法を実現できる。
　上記した以外の課題、構成および効果は、以下の実施形態の説明によって明らかにされる。
本発明の一実施形態に係る半導体装置の製造方法を示す図である。 本発明の一実施形態に係る半導体装置の製造方法を示す図である。 本発明の比較例となる半導体装置の製造方法を示す図である。
　以下、図面を用いて本発明の実施例を具体的に説明する。なお、各図面において、同一の構成については同一の符号を付し、重複する部分についてはその詳細な説明は省略する。
　先ず、図１を参照して、本実施例の接合プロセスについて説明する。図１は半導体装置を構成する各部材の断面を接合プロセスにおける工程（ａ）から工程（ｆ）までの工程順に示している。本プロセスにおける最終的な半導体装置の構成は、図１（ｆ）に示す形態となる。
　≪接合プロセス≫
　工程（ａ）に示すように、絶縁基板１０２の両面にそれぞれ金属配線層１０１、金属配線層１０３を形成する。金属配線層１０１，１０３の形成は、導体パターンを絶縁基板１０２の表面または表面とその内部に印刷によって形成するプリント基板であってもよく、絶縁基板１０２の両面にエッチングにより配線溝を形成した後、めっき法により配線溝内に配線を形成する方法、絶縁基板１０２の両面にＣＶＤ法（Chemical Vapor Deposition）やＰＶＤ法（Physical Vapor Deposition）により金属膜を形成した後、パターニングにより配線を形成する方法などを用いてもよい。
　次に、工程（ｂ）に示すように、後述する（１）～（４）に記載のいずれかの焼結金属材料（焼結金属接合層２０１）を用いて、工程（ａ）における絶縁基板１０２を、金属配線層１０３と共にベース基板１０４上に接合する。
　その後、工程（ｃ）に示すように、同じく後述する（１）～（４）に記載のいずれかの焼結金属材料（焼結金属接合層２０１）を用いて、絶縁基板１０２および金属配線層１０１からなる配線基板上に半導体素子３０１を接合する。
　続いて、工程（ｄ）に示すように、半導体素子３０１上に応力緩衝板４０１を焼結金属接合（焼結金属接合層２０１）で接合し、さらに工程（ｅ）に示すように、応力緩衝板４０１を介して半導体素子３０１と金属配線層１０１とを金属配線４０２により電気的に接続するワイヤボンディングを行う。
　最後に、工程（ｆ）に示すように、上記工程（ａ）から工程（ｅ）で形成した半導体素子３０１を含む積層構造の半導体モジュール同士を、ベース基板１０４同士の接合（接合層５０１）を行うことで接合し、最終的に図１（ｆ）に示す半導体装置が完成する。
　図１の各工程における焼結金属接合プロセスでは、接合部材同士を各焼結金属接合層２０１を間に介在させて加熱加圧により接合する。接合プロセスにおける雰囲気は、焼結金属材料に銀粒子や酸化銀粒子を用いる場合、大気中、窒素中、還元雰囲気中のいずれの雰囲気下でも実施することが可能である。一方、焼結金属材料に銅粒子や酸化銅粒子を用いる場合、水素や蟻酸などの還元雰囲気下で行う必要がある。これは、銅粒子や酸化銅粒子を還元して接合するためには、上記のような還元雰囲気を用いることが必要なためである。
　接合時に半導体素子に加圧する際の条件は、０MPaよりも大きく、３０MPa以下の値とする。これは、加圧をしないと、焼結金属の接合層が緻密化されないため、接合層の信頼性が大きく低下するためである。また、３０MPaよりも大きくなると、半導体素子へのダメージが生じるからである。接合時間は、１秒より長く、１８０分よりも短い時間とする。
　なお、工程（ｆ）のベース基板１０４同士の接合には様々な接合材料を用いることが可能である。以下で説明する焼結金属接合材料の他、樹脂による接着なども挙げられる。また、ベース基板１０４同士の接合面にめっき処理をすることで、より高信頼の接合が可能となる。また、機械的な加工やベース基板１０４の成型時に、接合面に凹凸構造を施すことで、隣接するベース基板１０４同士を物理的にはめ込むことも可能である。
　上記で説明した焼結金属接合材料２０１、絶縁基板１０２、ベース基板１０４、応力緩衝板４０１について以下に詳述する。
　≪焼結金属接合材料２０１≫
　焼結金属接合材料２０１としては、以下（１）～（４）に例示する材料を用いることができる。
　（１）銀（Ag）粒子
　平均粒径が１nmより大きく１０μm以下の銀（Ag）粒子を用いることが可能である。この粒子は凝集を防ぐために有機物の分散剤を被覆しておくことが好ましい。このような分散剤としては、例えばアルキルカルボン酸、アルキルアミンがある。
　上記（１）の銀粉は、分散材が加えられた構成（プラス他の金属粒子）のみで使用してもよいが、ペースト状の接合材料として用いる場合には沸点が３５０℃以下の溶媒を加えて用いてもよい。このような溶媒としては、例えばアルコール類等が挙げられる。ここで、沸点３５０℃以下としたのは、接合温度のターゲット（目標値）が３５０℃以下であるので、沸点が高いと蒸発するのに時間が掛かりすぎるため、３５０℃を限度にするのが適当と考えられるからである。ただし、その温度を超える沸点を有するアルコール類等の有機物が絶対に不適かというとそうではない。用途によってはそのような有機物を用いてもよい。
　利用可能なアルコール基を有する有機物としては、ヘプチルアルコール、オクチルアルコール、ノニルアルコール、デシルアルコール、ウンデシルアルコール、ドデシルアルコール、トリデシルアルコール、テトラデシルアルコール、ペンタデシルアルコール、ヘキサデシルアルコール、ヘプタデシルアルコール、オクタデシルアルコール、ノナデシルアルコール、イコシルアルコール、がある。
　また、ジエチレングリコール、エチレングリコール、トリエチレングリコール、ジエチレングリコールモノブチルエーテル、ジエチレングリコールモノヘキシルエーテル、ジエチレングリコールジエチルエーテルなどのグリコール系を用いることができる。
　さらには１級アルコール型に限らず、２級アルコール型、３級アルコール型、及びアルカンジオール、環状型の構造を有するアルコール化合物を用いることが可能である。それ以外にも、テルピネオール、エチレングリコール、トリエチレングリコールを用いてもよい。なお、これらの中でもグリコール系の溶媒を用いることが好ましい。これはグリコール系の溶媒は安価で、人体等に対する毒性も少ないからである。
　さらに、これらのアルコール系の溶媒は溶媒としてだけでなく、酸化銀に対する還元剤としても作用することが可能であるため、酸化銀粒子の量に対する還元剤として適度な量に調整して用いるのがより望ましい。
　（２）銅（Cu）粒子
　平均粒径が１nmより大きく２０um以下の銅（Cu）粒子を用いることが可能である。この粒子は凝集を防ぐために有機物の分散剤を被覆しておくことが好ましい。このような分散剤としては、例えばアルキルカルボン酸、アルキルアミンがある。
　上記（２）の銅粉は、分散材が加えられた構成（プラス他の金属粒子）のみで使用してもよいが、ペースト状の接合材料として用いる場合には沸点が３５０℃以下の溶媒を加えて用いてもよい。このような溶媒としては、例えばアルコール類等が挙げられる。ここで、沸点３５０℃以下としたのは、接合温度のターゲット（目標値）が２００℃～２５０℃であるので、あまり沸点が高いと蒸発するのに時間が掛かりすぎるからであり、３５０℃を限度にするのが適当と考えられるからである。ただし、その温度を超える沸点を有するアルコール類等の有機物が絶対に不適かというとそうではない。用途によってはそのような有機物を用いてもよい。
　利用可能なアルコール基を有する有機物としては、ヘプチルアルコール、オクチルアルコール、ノニルアルコール、デシルアルコール、ウンデシルアルコール、ドデシルアルコール、トリデシルアルコール、テトラデシルアルコール、ペンタデシルアルコール、ヘキサデシルアルコール、ヘプタデシルアルコール、オクタデシルアルコール、ノナデシルアルコール、イコシルアルコール、がある。
　また、ジエチレングリコール、エチレングリコール、トリエチレングリコール、ジエチレングリコールモノブチルエーテル、ジエチレングリコールモノヘキシルエーテル、ジエチレングリコールジエチルエーテルなどのグリコール系を用いることができる。
　さらには１級アルコール型に限らず、２級アルコール型、３級アルコール型、及びアルカンジオール、環状型の構造を有するアルコール化合物を用いることが可能である。それ以外にも、テルピネオール、エチレングリコール、トリエチレングリコールを用いてもよい。なお、これらの中でもグリコール系の溶媒を用いることが好ましい。これはグリコール系の溶媒は安価で、人体等に対する毒性も少ないからである。
　さらに、これらのアルコール系の溶媒は溶媒としてだけでなく、酸化銅に対する還元剤としても作用することが可能であるため、酸化銅粒子の量に対する還元剤として適度な量に調整して用いるのがより望ましい。
　（３）酸化銀（ＡｇｘＯｙ）粒子
　本実施例で用いる酸化銀（ＡｇｘＯｙ）粒子の接合材料について説明する。本実施例の接合材料は酸化銀粒子、有機物からなる還元剤、溶媒の３つを含んでいる。本実施例では、平均粒径１nm～５０μm以下の酸化銀粒子を用いる。
　酸化銀粒子の含有量としては、接合材料中における全質量部において５０質量部を超えて９９質量部以下とすることが好ましい。これは接合材料中にける金属含有量が多い方が低温での接合後に有機物残渣が少なくなり、低温での緻密な焼成層の達成及び接合界面での金属結合の達成が可能となり、接合強度の向上さらには高放熱性、高耐熱性を有する接合層とすることが可能となるからである。
　続いて、有機物からなる還元剤の具体的な例について説明する。有機物からなる還元剤の大分類の例としては上述したように、アルコール類、カルボン酸類、アミン類のいずれかが好ましい。この中でもアルコール類は環境への負荷も小さいことから、還元剤として用いることに適している。
　利用可能なアルコール基を含む化合物としては、アルキルアルコールが挙げられ、例えば、ヘプチルアルコール，オクチルアルコール，ノニルアルコール，デシルアルコール，ウンデシルアルコール，ドデシルアルコール，トリデシルアルコール，テトラデシルアルコール，ペンタデシルアルコール，ヘキサデシルアルコール，ヘプタデシルアルコール，オクタデシルアルコール，ノナデシルアルコール，イコシルアルコール、がある。
　さらには１級アルコール型に限らず、２級アルコール型，３級アルコール型、及びアルカンジオール、環状型の構造を有するアルコール化合物を用いることが可能である。それ以外にも、エチレングリコール，トリエチレングリコールなど多数のアルコール基を有する化合物を用いてもよい。
　還元剤の使用量は酸化銀粒子の全重量に対して１質量部以上で５０質量部以下の範囲であればよい。これは還元剤の量が１質量部より少ないと接合材料における金属粒子前駆体を全て還元して金属粒子を作製するのに十分な量ではないためである。また、５０質量部を超えて用いると接合後における残渣が多くなり界面での金属接合と接合銀層中における緻密化の達成が困難であるためである。さらに、還元剤が有機物のみから構成される場合には、４００℃までの加熱時における熱重量減少率が９９％以上であることが好ましい。
　接合材料中には比較的粒径の大きい平均粒径５０μm～１００μmの金属粒子を混合して用いることも可能である。これは、接合中において作製された１００nm以下の金属粒子が、平均粒径５０μm～１００μmの金属粒子同士を焼結させる役割を果たすからである。また、粒径が１００nm以下の金属粒子を予め混合しておいてもよい。
　本実施形態で用いられる導電性接合材料は、酸化銀粒子と還元剤（プラス他の金属粒子）のみで生成してもよいが、ペースト状の接合材料として用いる場合には沸点が３５０℃以下の溶媒を加えて用いてもよい。このような溶媒としては、例えばアルコール類等が挙げられる。ここで、沸点３５０℃以下としたのは、接合温度のターゲット（目標値）が２００℃～２５０℃であるので、あまり沸点が高いと蒸発するのに時間が掛かりすぎるからであり、３５０℃を限度にするのが適当と考えられるからである。ただし、その温度を超える沸点を有するアルコール類等の有機物が絶対に不適かというとそうではない。用途によってはそのような有機物を用いてもよいのはもちろんである。
　利用可能なアルコール基を有する有機物としては、ヘプチルアルコール、オクチルアルコール、ノニルアルコール、デシルアルコール、ウンデシルアルコール、ドデシルアルコール、トリデシルアルコール、テトラデシルアルコール、ペンタデシルアルコール、ヘキサデシルアルコール、ヘプタデシルアルコール、オクタデシルアルコール、ノナデシルアルコール、イコシルアルコール、がある。
　また、ジエチレングリコール、エチレングリコール、トリエチレングリコールなどのグリコール系を用いることができる。
　さらには、１級アルコール型に限らず、２級アルコール型、３級アルコール型、及びアルカンジオール、環状型の構造を有するアルコール化合物を用いることが可能である。それ以外にも、テルピネオール、エチレングリコール、トリエチレングリコール等を用いてもよい。これらの中でもグリコール系の溶媒を用いることが好ましい。これはグリコール系の溶媒は安価で、人体等に対する毒性も少ないからである。
　（４）酸化銅（ＣｕｘＯ）粒子
　本実施例で用いる酸化銅（ＣｕｘＯ）粒子の接合材料について説明する。本実施例の接合材料は酸化銅粒子、ペースト用溶剤の２つを含んでいる。本実施例では、平均粒径１nm～５０μm以下の酸化銅粒子を用いる。
　酸化銅粒子の含有量としては、接合材料中における全質量部において５０質量部を超えて９９質量部以下とすることが好ましい。これは接合材料中にける金属含有量が多い方が低温での接合後に有機物残渣が少なくなり、低温での緻密な焼成層の達成及び接合界面での金属結合の達成が可能となり、接合強度の向上さらには高放熱性、高耐熱性を有する接合層とすることが可能となるからである。
　また、ペースト用溶剤としては、沸点が３５０℃以下の溶媒が好ましい。このような溶媒としては、例えばアルコール類等が挙げられる。
　利用可能なアルコール基を有する有機物としては、ヘプチルアルコール、オクチルアルコール、ノニルアルコール、デシルアルコール、ウンデシルアルコール、ドデシルアルコール、トリデシルアルコール、テトラデシルアルコール、ペンタデシルアルコール、ヘキサデシルアルコール、ヘプタデシルアルコール、オクタデシルアルコール、ノナデシルアルコール、イコシルアルコール、がある。
　また、ジエチレングリコール、エチレングリコール、トリエチレングリコールなどのグリコール系を用いることができる。
　さらには、１級アルコール型に限らず、２級アルコール型、３級アルコール型、及びアルカンジオール、環状型の構造を有するアルコール化合物を用いることが可能である。それ以外にも、テルピネオール、エチレングリコール、トリエチレングリコールを有する化合物を用いてもよい。これらの中でもグリコール系の溶媒を用いることが好ましい。これはグリコール系の溶媒は安価で、人体等に対する毒性も少ないからである。
　≪絶縁基板１０２≫
　絶縁基板１０２におけるセラミックス板には、例えば窒化アルミニウム、アルミナ、窒化珪素等を用いることができる。このセラミックス板の両面には、上述したように、アルミニウムや銅の配線を有している。
　≪ベース基板１０４≫
　ベース基板１０４には、例えばAlSiC、MgSiC、金属銅、金属アルミニウム等を用いることができる。
　≪応力緩衝板４０１≫
　半導体素子３０１上の応力緩衝板４０１としては、例えばＣＩＣ（銅／インバー（invar）／銅）及び銅とモリブテンの積層版や、アルミ、銅等の金属板を用いることができる。
　以上説明したように、本実施例によれば、複数の半導体素子が焼結金属により基板上に接合される半導体装置およびその製造方法において、個片化されたベース基板１０４上に、焼結金属接合材料２０１を用いて絶縁基板１０２とベース基板１０４、
絶縁基板１０２と半導体素子３０１、半導体素子３０１と応力緩衝板４０１を加圧接合した後、各ベース基板１０４同士を接合するため、ベース基板１０４上の半導体素子３０１を含む各部材に接合に必要な圧力を十分に加えることができ、各部材の接合部の接合信頼性を向上することができる。
　また、個片化されたベース基板１０４上に各部材を接合するため、例えば一部の半導体素子３０１に損傷が生じた場合であっても、その損傷した半導体素子３０１が接合された部分をベース基板１０４ごと別のものに置き換えることで、半導体装置（半導体モジュール）全体として不良となるのを防止することができ、生産効率を向上することができる。
　図２を参照して、実施例１で説明した接合プロセスの具体例を説明する。図２は図１に対応する接合プロセスを示す図であり、図面の構成は図１と共通するが、各部材を示す符号が異なっている。
　≪接合プロセスの具体例≫
　工程（ａ）に示すように、絶縁基板に窒化アルミニウム１１２を用い、絶縁基板の両面に、金属配線層として銅配線１１１，銅配線１１３を形成した基板を使用した。また、工程（ｂ）に示すように、焼結金属接合材料として銅ペーストを用いて、焼結銅接合層２１１を形成した。銅ペーストは、２００nm程度の銅粒子とエチレングリコールモノブチルエーテルをそれぞれ重量比において、９：１で混合して用いた。ベース基板１１４には、AlSiCを用いた。
　まず、（ａ）に示す銅配線１１１，窒化アルミニウム１１２，銅配線１１３からなる基板をベース基板となるAlSiC１１４に、上記の銅ペーストを用いて接合した。銅ペーストは、１００μmのマスクを用いて印刷（塗布）した。その後、銅配線１１１，窒化アルミニウム１１２，銅配線１１３からなる基板の銅配線１１３が形成されている面をAlSiC１１４の銅ペーストを印刷（塗布）した面上に搭載し、加熱温度が３５０℃、加圧が１MPa、接合時間は３０min、水素中の雰囲気で接合した。これにより、焼結銅接合層２１１を介して、絶縁基板である窒化アルミニウム１１２とベース基板であるAlSiC１１４とが接合された。
　その後、工程（ｃ）に示すように、半導体素子３１１を焼結銅接合層２１１を介して接合させた。銅ペーストは、５０umの厚さで印刷（塗布）し、温度が３５０℃、加圧が０．５MPa、接合時間は５minの条件で接合させた。これにより、半導体素子３１１は絶縁基板に接合可能となる。
　上記接合後、工程（ｄ）に示すように、半導体素子３１１の上に応力緩衝板ＣＩＣ４１１（厚さの比率は銅：インバー：銅＝１：１：１、ＣＩＣの厚さ１mm)を銅ペーストによる焼結銅接合層２１１を用いて接合させた。接合条件は、温度が３００℃、加圧が０．１MPa、接合時間は５minとした。
　その後、工程（ｅ）に示すように、Alのワイヤ４１２で配線した。この後、工程（ｅ）と同様の工程を経て耐圧試験等をクリアした基板同士を、工程（ｆ）に示すように、焼結銀接合層５１１で接合した。AlSiC１１４の側面（接合面）には、Niめっき、さらには、Agめっきが施されており、これを介して焼結銀で接合した。
　以上説明したように、本実施例によれば、複数の半導体素子が焼結金属により基板上に接合される半導体装置およびその製造方法において、個片化されたベース基板であるAlSiC１１４上に、焼結金属接合材料である焼結銅接合層２１１を用いて絶縁基板である窒化アルミニウム１１２とベース基板１１４、絶縁基板である窒化アルミニウム１１２と半導体素子３１１、半導体素子３１１と応力緩衝板であるＣＩＣ４１１を加圧接合した後、各ベース基板１１４同士を焼結銀接合層５１１により接合するため、ベース基板１１４上の半導体素子３１１を含む各部材に接合に必要な圧力を十分に加えることができ、各部材の接合部の接合信頼性を向上することができる。
　また、個片化されたベース基板１１４上に各部材を接合するため、例えば一部の半導体素子３１１に損傷が生じた場合であっても、その損傷した半導体素子３１１が接合された部分をベース基板１１４ごと別のものに置き換えることで、半導体装置（半導体モジュール）全体として不良となるのを防止することができ、生産効率を向上することができる。
比較例
　比較例として、図３に通常の製造工程を示す。焼結金属接合材料として、実施例２と同様の銅ペーストを用いた。工程（ａ）の基板には、金属配線層である銅配線１１１、絶縁基板である窒化アルミニウム１１２、金属配線層である銅配線１１３からなる基板を用いた。その後、工程（ｂ）に示すように、ベース基板１２４に対して、実施例２と同様の方法で２枚の絶縁基板（窒化アルミニウム１１２）を焼結銅接合法で接合した。さらに、工程（ｃ）に示すように、絶縁基板（窒化アルミニウム１１２）上に半導体素子３１１を焼結銅接合法で接合し、さらに工程（ｄ）に示すように、半導体素子３１１上に応力緩衝板４１１も実施例２と同様の条件で接合した。その後、工程（ｅ）に示すように、Alのワイヤ４１２でＣＩＣ４１１を介して半導体素子３１１上に配線を形成した。実施例２と同様に上記工程後に耐圧試験等の検査を実施した。
　実施例２と上記比較例の工程で得られた生産効率の比較を行った。実施例２では比較例と比較して、２倍以上の生産効率を得ることができた。これは、比較例では、加圧プロセスにおいて一枚の半導体素子に損傷が生じると、複数の基板が同時に使用不可能になるが、実施例２の方法では、一基板毎にベース基板が接合されているため、加圧プロセスにより半導体素子が損傷しても、１枚の基板のみが使用できなくなるためである。以上より、本発明の有用性を確認することができた。
　なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。
例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
　１０１…金属配線層、１０２…絶縁基板、１０３…金属配線層、１０４…ベース基板、１１１…銅配線、１１２…窒化アルミニウム、１１３…銅配線、１１４…ＡｌＳｉＣ、１２４…ベース基板、２０１…焼結金属接合層（焼結金属接合材料）、２１１…焼結銅接合層、３０１…半導体素子、３１１…半導体素子、４０１…応力緩衝板、４０２…金属配線、４１１…ＣＩＣ、４１２…アルミニウムワイヤ、５０１…接合層、５１１…焼結銀接合層。

Claims (10)

  1. 　複数の半導体素子が焼結金属によりベース基板上に接合される半導体装置であって、
    　前記ベース基板は、第１のベース基板と、前記第１のベース基板に隣接する第２のベース基板からなり、
    　前記第１のベース基板上に第１の焼結金属層を介して接合された第１の半導体素子と、　前記第２のベース基板上に第２の焼結金属層を介して接合された第２の半導体素子と、を備え、
    　前記第１のベース基板と前記第２のベース基板は、各々の側面同士を接合することで一体化されていることを特徴とする半導体装置。
  2. 　請求項１に記載の半導体装置であって、
    　前記第１の焼結金属層および前記第２の焼結金属層は、銀を主成分とする焼結銀層、または、銅を主成分とする焼結銅層のいずれかであることを特徴とする半導体装置。
  3. 　請求項１または２に記載の半導体装置であって、
    　前記第１のベース基板および前記第１の半導体素子の間に、第１の絶縁基板を備え、
    　前記第１のベース基板と前記第１の絶縁基板は前記第１の焼結金属層により接合され、　前記第１の絶縁基板と前記第１の半導体素子は第３の焼結金属層により接合され、
    　前記第２のベース基板および前記第２の半導体素子の間に、第２の絶縁基板を備え、
    　前記第２のベース基板と前記第２の絶縁基板は前記第２の焼結金属層により接合され、　前記第２の絶縁基板と前記第２の半導体素子は第４の焼結金属層により接合されることを特徴とする半導体装置。
  4. 　請求項３に記載の半導体装置であって、
    　前記第３の焼結金属層および前記第４の焼結金属層は、銀を主成分とする焼結銀層、または、銅を主成分とする焼結銅層のいずれかであることを特徴とする半導体装置。
  5. 　請求項１から４のいずれか１項に記載の半導体装置であって、
    　前記第１の半導体素子上に第５の焼結金属層を介して接合された第１の応力緩衝板と、　前記第２の半導体素子上に第６の焼結金属層を介して接合された第２の応力緩衝板と、をさらに備えることを特徴とする半導体装置。
  6. 　請求項５に記載の半導体装置であって、
    　前記第５の焼結金属層および前記第６の焼結金属層は、銀を主成分とする焼結銀層、または、銅を主成分とする焼結銅層のいずれかであることを特徴とする半導体装置。
  7. 　以下の工程を含む半導体装置の製造方法；
    　（ａ）ベース基板の主面に金属粒子を含むペーストを塗布する工程、
    　（ｂ）前記ベース基板の主面上に絶縁基板を搭載し、前記ベース基板と前記絶縁基板の境界面に圧力を加えながら、熱処理を施す工程、
    　（ｃ）前記絶縁基板の前記ベース基板に対向する面とは反対側の面に金属粒子を含むペーストを塗布する工程、
    　（ｄ）前記絶縁基板上に半導体素子を搭載し、前記絶縁基板と前記半導体素子の境界面に圧力を加えながら、熱処理を施す工程、
    　（ｅ）ワイヤボンディングにより前記半導体素子上に配線を形成する工程、
    　（ｆ）前記（ａ）工程から前記（ｅ）工程により形成された積層構造の半導体装置を各々のベース基板の側面同士を接合し一体化する工程。
  8. 　請求項７に記載の半導体装置の製造方法であって、
    　前記（ｄ）工程および前記（ｅ）工程の間にさらに以下の工程を含む半導体装置の製造方法；
    　（ｇ）前記半導体素子の前記絶縁基板に対向する面とは反対側の面に金属粒子を含むペーストを塗布する工程、
    　（ｈ）前記半導体素子上に応力緩衝板を搭載し、前記半導体素子と前記応力緩衝板の境界面に圧力を加えながら、熱処理を施す工程。
  9. 　請求項７または８に記載の半導体装置の製造方法であって、
    　前記金属粒子は、銀または銅を主成分とすることを特徴とする半導体装置の製造方法。
  10. 　請求項７から９のいずれか１項に記載の半導体装置の製造方法であって、
    　前記ペーストに含まれる溶媒の沸点は、前記各工程における熱処理の温度よりも低いことを特徴とする半導体装置の製造方法。
PCT/JP2017/039495 2016-11-11 2017-11-01 半導体装置および半導体装置の製造方法 WO2018088292A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016220686A JP6784574B2 (ja) 2016-11-11 2016-11-11 半導体装置および半導体装置の製造方法
JP2016-220686 2016-11-11

Publications (1)

Publication Number Publication Date
WO2018088292A1 true WO2018088292A1 (ja) 2018-05-17

Family

ID=62109706

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/039495 WO2018088292A1 (ja) 2016-11-11 2017-11-01 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
JP (1) JP6784574B2 (ja)
WO (1) WO2018088292A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7247053B2 (ja) * 2019-08-02 2023-03-28 株式会社東芝 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006352080A (ja) * 2005-05-16 2006-12-28 Fuji Electric Holdings Co Ltd 半導体装置の製造方法および半導体装置
JP2014053403A (ja) * 2012-09-06 2014-03-20 Rohm Co Ltd パワーモジュール半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006352080A (ja) * 2005-05-16 2006-12-28 Fuji Electric Holdings Co Ltd 半導体装置の製造方法および半導体装置
JP2014053403A (ja) * 2012-09-06 2014-03-20 Rohm Co Ltd パワーモジュール半導体装置

Also Published As

Publication number Publication date
JP2018078237A (ja) 2018-05-17
JP6784574B2 (ja) 2020-11-11

Similar Documents

Publication Publication Date Title
JP7034177B2 (ja) 電子パワーモジュールを付加製造によって製作する方法並びに関連する基板及びモジュール
KR102163532B1 (ko) 반도체 장치, 세라믹스 회로 기판 및 반도체 장치의 제조 방법
US20090283309A1 (en) Ceramic-metal bonded body, method for manufacturing the bonded body and semi-conductor device using the bonded body
DE102016218968A1 (de) Leistungsmodul und Verfahren zur Herstellung eines Leistungsmoduls
JP5707886B2 (ja) パワーモジュール用基板、冷却器付パワーモジュール用基板、パワーモジュールおよびパワーモジュール用基板の製造方法
JP6146007B2 (ja) 接合体の製造方法、パワーモジュールの製造方法、パワーモジュール用基板及びパワーモジュール
CN110060973B (zh) 一种纳米金属膜模块制备方法及其基板制备方法
JP6907546B2 (ja) パワーモジュール
EP3341345A1 (en) Thick-film paste mediated ceramics bonded with metal or metal hybrid foils
JP6613929B2 (ja) Ａｇ下地層付き金属部材、Ａｇ下地層付き絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、Ａｇ下地層付き金属部材の製造方法
JP5002614B2 (ja) セラミックス回路基板の製造方法
KR20200135395A (ko) 전자 부품 실장 모듈의 제조 방법
WO2018088292A1 (ja) 半導体装置および半導体装置の製造方法
CN108305838B (zh) 一种不含有机物的低温芯片贴装方法及芯片贴装结构
JP2017157599A (ja) 半導体装置
KR20200023300A (ko) 열전 변환 모듈, 및 열전 변환 모듈의 제조 방법
KR102380037B1 (ko) Ag 하지층이 형성된 파워 모듈용 기판 및 파워 모듈
JP6565527B2 (ja) Ａｇ下地層付パワーモジュール用基板及びパワーモジュール
WO2016147736A1 (ja) 半導体装置及びその製造方法
KR20200135378A (ko) 전자 부품 실장 모듈
JP6248619B2 (ja) パワーモジュール用基板、およびその製造方法、パワーモジュール
JP7248091B2 (ja) 熱電変換モジュール、および、熱電変換モジュールの製造方法
JP7441234B2 (ja) 回路基板及びこれを備えるモジュール
TWI745572B (zh) 電子零件安裝模組
JP7493674B2 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17870359

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17870359

Country of ref document: EP

Kind code of ref document: A1