WO2018072438A1 - 一种phy交织方法、装置及计算机存储介质 - Google Patents

一种phy交织方法、装置及计算机存储介质 Download PDF

Info

Publication number
WO2018072438A1
WO2018072438A1 PCT/CN2017/085088 CN2017085088W WO2018072438A1 WO 2018072438 A1 WO2018072438 A1 WO 2018072438A1 CN 2017085088 W CN2017085088 W CN 2017085088W WO 2018072438 A1 WO2018072438 A1 WO 2018072438A1
Authority
WO
WIPO (PCT)
Prior art keywords
storage
data
phy
subunit
matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2017/085088
Other languages
English (en)
French (fr)
Inventor
曲贺楠
刘庆葵
李龙龙
李仙辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanechips Technology Co Ltd
Original Assignee
Sanechips Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanechips Technology Co Ltd filed Critical Sanechips Technology Co Ltd
Publication of WO2018072438A1 publication Critical patent/WO2018072438A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received

Definitions

  • the present invention relates to a transmission technology in the field of communication technologies, and in particular, to a PHY (Physical Layer) interleaving method, apparatus, and computer storage medium.
  • PHY Physical Layer
  • the interleaving technique is a technique of spreading successive bits, that is, by transmitting successive bits in a message in a non-sequential manner, thereby solving the problem that a deep fading valley with a long duration affects successive strings of bits.
  • the flexible Ethernet protocol (FLexE protocol) was proposed to make the interface rate no longer fixed.
  • the FLexE protocol maps to the ODU (Oracle Database Unloader) in three modes: sensing mode, non-perceiving mode, and summary mode.
  • the sensing mode is mainly applied to the case where the customer service bandwidth is not an integer multiple of the FlexE PHYs, and the transmission network transmits the FlexE PHYs in the sensing mode, and each PHY in the FlexE is independently transmitted in the transmission network.
  • the transport network cannot transmit the entire FLexE group, and there are some unavailable time slots in the FlexE PHYs.
  • a logical decision method is often used to solve the problem of interleaving binding of multiple PHYs in the perceptual mode of FlexE, that is, the obtained output after interleaving through the possible results of each of the data interleavings listed in advance. The results were analyzed and judged.
  • the sensing mode is acquired by the prior art.
  • the implementation process of interleaved data of multiple PHYs is complicated, and due to the problem of unavailable time slots in FlexE PHYs in the sensing mode, the interleaving speed of multiple PHYs in the FlexE sensing mode implemented by the prior art is slow.
  • the embodiment of the invention provides a PHY interleaving method, device and computer storage medium, which can reduce the complexity of bit width splicing in PHY interleaving, and realize the interleaving function by a simple method, which is fast and easy to implement.
  • the embodiment of the invention provides a PHY interleaving method and device, including:
  • the kth PHY data of the N PHY data is buffered in a kth storage unit, where the kth storage unit includes m storage subunits; wherein m, N are natural numbers greater than 0, and k is greater than 0 and less than a natural number equal to N;
  • n k a natural number greater than 0 and less than or equal to the preset upper limit
  • first data stored in the 2i-1th storage subunit of each of the storage subunits corresponding to the N PHY data in the first matrix according to a preset rule and storing the 2ith storage subunit
  • the second data is stored in the second matrix for interleaving, and the interleaved 2i-1 group interleaved data or the 2ith group interleaved data is obtained, where i is greater than or equal to 1 and less than or equal to m/2.
  • the valid time slot n k occupied by the kth PHY data deletes a storage portion corresponding to an unavailable time slot of m storage subunits in the kth storage unit, and reconstructs a new k storage unit, also includes:
  • the first data stored in the 2i-1th storage subunit in each of the storage subunits corresponding to the N PHY data is stored in the first matrix according to a preset rule
  • the second data stored in the 2ith storage subunit is stored in the second matrix for interleaving, and the interleaved 2i-1 group interleaved data or the 2ith group of interleaved data is obtained, including:
  • the second matrix stores the second data, outputting the second set of interleaved data after the interleaving
  • the first data stored by the 2i-1th storage subunit in each storage subunit corresponding to the N PHY data is stored in the first matrix, include:
  • the second data stored by the 2ith storage subunit in each storage subunit corresponding to the N PHY data is stored in the second matrix, and includes:
  • the step of adding i to 1 continues to interleave data stored in a next storage subunit in each of the storage subunits corresponding to the N PHY data until i equals m/2.
  • Also includes:
  • the embodiment of the invention provides a PHY interleaving device, including:
  • a buffer unit configured to buffer a kth PHY data of the N PHY data in a kth storage unit, where the kth storage unit includes m storage subunits; wherein m and N are natural numbers greater than 0, k a natural number greater than 0 and less than or equal to N;
  • a reconstruction unit configured to delete a storage portion corresponding to an unavailable time slot of the m storage subunits in the kth storage unit according to the effective time slot n k occupied by the kth PHY data, and reconstruct a new kth storage a unit; wherein n k is a natural number greater than 0 and less than or equal to a preset upper limit; and continuing to construct a new k+1th storage unit for the k+1th PHY data until k is equal to N;
  • the interleaving unit is configured to store the first data stored in the 2i-1th storage subunit of each of the storage subunits corresponding to the N PHY data in the first matrix according to a preset rule, and store the 2i
  • the second data stored in the storage subunits is stored in the second matrix for interleaving, and the interleaved 2i-1 group interleaved data or the 2ith group interleaved data is obtained, where i is greater than or equal to 1 and less than or equal to m/2.
  • the reconstruction unit is further configured to fill a first storage subunit of the new kth storage unit, so that a valid time slot of the first storage subunit of the new kth storage unit is n k .
  • the interleaving unit includes:
  • a first storage subunit configured to store, in the first matrix, first data stored in the 2i-1th storage subunit in each storage subunit corresponding to the N PHY data, and notify a first output subunit and a second storage subunit;
  • the first output subunit is configured to output, after the first matrix stores the first data, the interleaved second i-1 group interleaved data;
  • the second storage subunit is configured to start, when the first output subunit starts outputting the 2i-1th group of interleaved data, start the foregoing in each storage subunit corresponding to the N PHY data
  • the second data stored by the 2ith storage subunit is stored in the second matrix, and notifies the second output subunit and the first storage subunit;
  • the second output subunit is configured to output, after the second matrix stores the second data, the interleaved 2i group of interleaved data;
  • the first storage subunit is further configured to, when the second output subunit starts outputting the 2ith group of interleaved data, start adding i to 1 and continue each storage subunit corresponding to the N PHY data The data stored in the next storage subunit in the cell is interleaved until i equals m/2.
  • the first storage subunit is specifically configured to store the 2i-1th storage in each storage subunit corresponding to the N PHY data according to an arrangement order of the N PHY data
  • the first data stored by the subunit is stored in the first matrix.
  • the second storage subunit is specifically configured to: in the order of the N PHY data, the 2ith storage subunit in each storage subunit corresponding to the N PHY data The stored second data is stored in the second matrix.
  • the interleaving unit is further configured to obtain m sets of interleaved data output by the first matrix and the second matrix.
  • the embodiment of the present invention further provides a computer storage medium, wherein the computer storage medium stores computer executable instructions, and the computer executable instructions are used to execute the PHY interleaving method according to the embodiment of the present invention.
  • the kth PHY data of the N PHY data is cached in the kth storage unit including m storage subunits, where m and N are natural numbers greater than 0. , k is a natural number greater than 0 and less than or equal to N; reconstructing a new kth storage unit by deleting the storage portion corresponding to the unavailable time slots of the m storage subunits in the kth storage unit; respectively, N PHYs according to a preset rule
  • the data is stored in the first matrix and the second matrix for interleaving, and the interleaved m sets of interleaved data are obtained, where i is greater than or equal to 1 and less than or equal to m/2.
  • the storage sub-unit can be reconstructed by deleting the unavailable time slot after buffering the data of the PHY, and the data in the storage sub-unit is stored in two matrices in turn to obtain the interleaved The data.
  • a PHY interleaving method, device and computer storage medium proposed by the embodiments of the present invention can reduce the complexity of bit width splicing in PHY interleaving, and implement the interleaving function in a simple manner, which is fast and Easy to implement.
  • FIG. 1 is a schematic flowchart of an implementation process of a PHY interlace method according to an embodiment of the present invention
  • FIG. 2 is a schematic diagram of a kth PHY data forming a new kth storage unit according to an embodiment of the present invention
  • FIG. 3 is a schematic diagram of five PHY data constituting five new storage units according to an embodiment of the present invention.
  • FIG. 4 is a schematic flowchart of an implementation process of obtaining interleaved data by using a PHY interleaving method according to an embodiment of the present invention
  • FIG. 5 is a flowchart of an implementation of acquiring an interlace data according to a preset rule according to an embodiment of the present invention
  • FIG. 6 is a schematic diagram of acquiring interleaved data according to an arrangement order of five PHY data according to an embodiment of the present invention
  • FIG. 7 is a schematic diagram of a first component structure of a PHY interleaving apparatus according to an embodiment of the present invention.
  • FIG. 8 is a schematic diagram of a second component structure of a PHY interleaving apparatus according to an embodiment of the present invention.
  • FIG. 1 is a schematic flowchart of an implementation process of a PHY interleaving method according to an embodiment of the present invention. As shown in FIG. 1, the PHY interleaving method may include the following steps:
  • Step 101 Cache the kth PHY data of the N PHY data in the kth storage unit, where the kth storage unit includes m storage subunits; wherein m and N are natural numbers greater than 0, and k is greater than 0 and A natural number less than or equal to N.
  • the kth PHY data may be buffered in the kth storage unit having m storage subunits.
  • m and N are natural numbers greater than 0, and k is a natural number greater than 0 and less than or equal to N.
  • the number m of the storage subunits in the kth storage unit is a fixed value that has no correlation with k.
  • the storage subunit in the kth storage unit is a storage subunit storing PHY data, and the embodiment preferentially selects a block composed of 20 storage parts of 66 bits in size.
  • the block is a storage subunit, that is, the kth PHY data among the N PHY data is buffered in the kth storage unit having m blocks.
  • Step 102 Deleting a storage portion corresponding to an unavailable time slot of m storage subunits in the kth storage unit according to the valid time slot n k occupied by the kth PHY data, and reconstructing a new kth storage unit; wherein n k is A natural number greater than 0 and less than or equal to the preset upper limit.
  • the unavailable time slots present in the storage subunits increase the complexity of data interleaving, the unavailable time slots in the storage subunits need to be deleted.
  • the effective time slot occupied by the kth PHY data is n k
  • the storage portion corresponding to the unavailable time slots of the m storage subunits in the kth storage unit is deleted according to n k , so that m valid time slots are n
  • the storage subunit of k constitutes a new kth memory location corresponding to the kth PHY data.
  • each of the N PHY data has a valid time slot corresponding to the PHY data, and the effective time slot occupied by the kth PHY data is n.
  • k is a natural number greater than 0 and less than or equal to the preset upper limit value. Since the storage subunit block has 20 storage portions having a size of 66 bits, the present embodiment preferably optimizes the effective time of the kth PHY data.
  • the gap n k is a natural number greater than 0 and less than or equal to 20.
  • the time slot can be used as 1.
  • the available time slot of the first storage subunit of the new kth memory cell after deleting the unavailable time slot is also 1, so that when the effective time slot n k occupied by the kth PHY data is deleted, the kth memory cell is deleted.
  • the available time slot of the first storage subunit of the new kth memory location is also nk .
  • FIG. 2 is a schematic diagram of a kth PHY data forming a new kth storage unit in the embodiment of the present invention.
  • the deletion is performed according to n k k storing the storage portion corresponding to the unavailable time slots of the m storage subunits, and filling the n k -1 storage portions in the first storage subunit, thereby forming a new kth storage unit, wherein the new kth storage
  • the effective time slots of the m storage subunits in the unit are both n k .
  • Step 103 Continue to construct the new k+1th storage unit for the k+1th PHY data until k is equal to N.
  • step 101 and step 102 are performed for each of the N PHY data, so that each PHY data of all N PHY data is buffered in the corresponding new storage.
  • FIG. 3 is a schematic diagram of five new PHY data forming five new storage units according to an embodiment of the present invention. As shown in FIG. 3, the effective time slots of five PHY data are n 1 , n 2 , n 3 , and n 4 , respectively.
  • n 5 respectively, deleting, according to the valid time slot, the m storage subunits corresponding to each PHY data, deleting the unavailable time slots and filling the storage part in the first operation subunit, thereby forming five new storage units, wherein
  • the valid time slots of the m memory subunits of the five new memory cells are n 1 , n 2 , n 3 , n 4 , n 5 , respectively .
  • Step 104 Store first data stored in the 2i-1th storage subunit in each storage subunit corresponding to the N PHY data in the first matrix according to the preset rule, and store the 2ith storage subunit
  • the stored second data is stored in the second matrix for interleaving, and the interleaved 2i-1 group interleaved data or the 2ith group interleaved data is obtained, where i is greater than or equal to 1 and less than or equal to m/2.
  • the first data stored in the 2i-1th storage subunit in each of the storage subunits corresponding to the N PHY data is stored in the first matrix, and the first matrix outputs the interleaved Data, thereby acquiring the interleaved 2i-1 set of interleaved data; similarly, storing the second data stored in the 2ith storage subunit of each of the storage subunits corresponding to the N PHY data in the second matrix, The second matrix outputs the interleaved data to obtain the interleaved 2i-group interleaved data.
  • i is greater than or equal to 1 and less than or equal to m/2.
  • the first data stored in the 2i-1th storage subunit in each storage subunit corresponding to the N PHY data is cached in the 2i-1th storage subunit corresponding to one PHY data.
  • the PHY data in the same way, the second data stored in the 2ith storage subunit in each of the storage subunits corresponding to the N PHY data is the PHY buffered in the 2ith storage subunit corresponding to one PHY data data.
  • the first matrix and the second matrix may be two sets of shift registers, and when the storage subunit has 20 saves of 66 bits
  • the size of the above two shift registers should be n*20*66bit, where n is the number of PHY data that needs to be interleaved. For example, when five PHY data are interleaved, the size of the shift register is 5*20*66 bits.
  • FIG. 4 is a schematic diagram of an implementation process for obtaining interleaved data by using a PHY interleaving method according to an embodiment of the present invention.
  • a PHY interleaving method according to an embodiment of the present invention further includes: Step 105. details as follows:
  • Step 105 Obtain m sets of interleaved data output by the first matrix and the second matrix.
  • the first pass when each of the N PHY data is buffered in a storage unit having m storage subunits, after the N PHY data is interleaved, the first pass can be obtained.
  • the interleaving after the output through the first matrix and the second matrix can be obtained.
  • FIG. 5 is a flowchart of an implementation method for acquiring interleaved data according to a preset rule according to an embodiment of the present invention.
  • the method for acquiring interleaved data according to a preset rule may include the following steps:
  • Step 104a Store first data stored in the 2i-1th storage subunit in each of the storage subunits corresponding to the N PHY data in the first matrix.
  • the first data stored in the 2i-1th storage subunit corresponding to each PHY data is stored in the first matrix, thereby The first data stored in the 2i-1th storage subunit of each of the storage subunits corresponding to all of the N PHY data may be stored in the first matrix.
  • Step 104b after the first matrix stores the first data, output the 2i-1 group after the interleaving Weave data.
  • the first matrix output
  • the interleaved data obtains the 2i-1th interleaved data after the first matrix interleaving.
  • Step 104c When starting to output the 2i-1th set of interleaved data, start storing the second data stored in the 2ith storage subunit in each of the storage subunits corresponding to the N PHY data in the second matrix.
  • the second data stored in the 2ith storage subunit corresponding to each PHY data is started to be stored in the second data while the first matrix starts interleaving the 2i-1th group of interleaved data.
  • the second data stored in the 2ith storage subunit of each of the storage subunits corresponding to all N PHY data can be stored in the second matrix.
  • Step 104d After the second matrix stores the second data, output the interleaved 2i-group interleaved data.
  • the second matrix output is interleaved.
  • the data that is, the 2i-group interleaved data after the second matrix interleaving is obtained.
  • Step 104e when starting to output the 2i-group interleave data, start to add i to 1 and continue interleaving the data stored in the next storage sub-unit in each of the storage sub-units corresponding to the N PHY data until i is equal to m/ 2 so far.
  • the second storage subunit in each of the storage subunits corresponding to the N PHY data is started after i is incremented by 1 while the second matrix starts interleaving the 2ith set of interleaved data.
  • the stored data is subjected to the operations of steps 104a to 104d until the data in each of the storage sub-units corresponding to the N PHY data is stored in the first matrix or the second matrix and the interleaved data is obtained.
  • the first data stored in the 2i-1th storage subunit in each of the storage subunits corresponding to the N PHY data may be stored in the first method by using multiple methods.
  • the embodiment of the present invention preferably stores the first data stored in the 2i-1th storage subunit in each of the storage subunits corresponding to the N PHY data in the first matrix according to the arrangement order of the N PHY data.
  • FIG. 6 is a schematic diagram of acquiring interleaved data according to an arrangement order of five PHY data according to an embodiment of the present invention. As shown in FIG.
  • the first data stored in the 2i-1th storage subunit of the first PHY is stored from the 0 address of the first matrix, and the 2i-1th storage subunit of the second PHY is stored.
  • the first data is stored from the n 1 address of the first matrix
  • the first data stored in the 2i-1th storage subunit of the third PHY is stored from the n 1 +n 2 address of the first matrix
  • the first data stored in the 2i-1th storage subunit of the 5th PHY is stored from the n 1 + n 2 + n 3 + n 4 address of the first matrix.
  • the second data stored in the 2ith storage subunit in each of the storage subunits corresponding to the N PHY data may be stored in the second matrix by using multiple methods.
  • the embodiment of the present invention preferably stores the second data stored in the 2ith storage subunit in each of the storage subunits corresponding to the N PHY data in the second matrix according to the arrangement order of the N PHY data. For example, as shown in FIG.
  • the second i_th storage subunit of the first PHY stores the first The second data is stored from the 0 address of the second matrix, and the second data stored in the 2ith storage subunit of the second PHY is stored from the n 1 address of the second matrix, and the 2ith storage subunit of the third PHY The stored second data is stored from the n 1 + n 2 address of the second matrix, and so on, and the second data stored in the 2ith storage subunit of the 5th PHY is n 1 + n 2 + from the second matrix The n 3 +n 4 address starts to be stored.
  • the PHY interleaving method of the embodiment of the present invention caches the kth PHY data of the N PHY data in the kth storage unit including m storage subunits, where m and N are natural numbers greater than 0, and k is greater than 0. And a natural number less than or equal to N; reconstructing a new kth storage unit by deleting a storage portion corresponding to the unavailable time slots of the m storage subunits in the kth storage unit; respectively storing N PHY data in the first according to a preset rule Interleaving is performed in the matrix and the second matrix, and the interleaved m sets of interleaved data are obtained, where i is greater than or equal to 1 and less than or equal to m/2.
  • the storage sub-unit can be reconstructed by deleting the unavailable time slot after buffering the data of the PHY, and the data in the storage sub-unit is stored in two matrices in turn to obtain the interleaved The data.
  • the PHY interleaving method proposed by the embodiment of the present invention can reduce the complexity of bit width splicing in PHY interleaving, and implement the interleaving function in a simple manner, which is fast and easy to implement.
  • FIG. 7 is a schematic diagram of a first component structure of a PHY interleaving apparatus according to an embodiment of the present invention.
  • the PHY interleaving apparatus includes: a buffer unit 101, a reconstruction unit 102, and an interleaving unit 103;
  • the buffer unit 101 is configured to buffer the kth PHY data of the N PHY data in the kth storage unit, where the kth storage unit includes m storage subunits; wherein m and N are natural numbers greater than 0, where k is A natural number greater than 0 and less than or equal to N.
  • the buffer unit 101 may buffer the kth PHY data in the kth storage unit having m storage subunits.
  • m and N are natural numbers greater than 0, and k is a natural number greater than 0 and less than or equal to N.
  • the number m of the storage subunits in the kth storage unit is a fixed value that has no correlation with k.
  • the value of m is preferred.
  • the storage subunit in the kth storage unit is a storage subunit storing PHY data, and the embodiment preferentially selects a block composed of 20 storage parts of 66 bits in size.
  • the buffer unit 101 buffers the kth PHY data of the N PHY data in the kth storage unit having m blocks.
  • the reconstruction unit 102 is configured to delete the storage portion corresponding to the unavailable time slots of the m storage subunits in the kth storage unit according to the valid time slot n k occupied by the kth PHY data, and reconstruct a new kth storage unit; , n k is a natural number greater than 0 and less than or equal to the preset upper limit.
  • the reconstruction unit 102 deletes the storage portion corresponding to the unavailable time slots of the m storage subunits in the kth storage unit according to n k , so that m valid times
  • the storage sub-unit having a slot of n k constitutes a new k-th storage unit corresponding to the k-th PHY data.
  • each of the N PHY data has a valid time slot corresponding to the PHY data, and the effective time slot occupied by the kth PHY data is n.
  • k is a natural number greater than 0 and less than or equal to the preset upper limit value. Since the storage subunit block has 20 storage portions having a size of 66 bits, the effective time slot n k occupied by the kth PHY data is preferably A natural number greater than 0 and less than or equal to 20.
  • the reconstruction unit 102 is further configured to fill the first storage subunit of the new kth storage unit, so that the first storage subunit of the new kth storage unit
  • the effective time slot is n k . Since the PHY data is not stored in the first storage subunit of the kth storage unit, only one storage portion is occupied, and the time slot is 1, and the first time of the new kth storage unit after the unavailable time slot is deleted.
  • the available time slot of the storage subunit is also 1, so when the reconstruction unit 102 deletes the storage portion corresponding to the unavailable time slot of the m storage subunits in the kth storage unit according to the effective time slot n k occupied by the kth PHY data Thereafter, the reconstruction unit 102 selects the first storage subunit of the new kth storage unit, and fills the n k -1 storage portion in the first storage subunit of the new kth storage unit, so that the new kth storage unit
  • the available time slot of the first memory subunit is also n k . That is, the reconstruction unit 102 fills the first storage sub-unit of the new k-th storage unit, so that the effective time slot of the first storage sub-unit of the new k-th storage unit is n k .
  • the storage portion corresponding to the unavailable time slot of the m storage subunits in the kth storage unit is deleted according to nk , and
  • One storage sub-unit is filled with n k -1 storage portions to constitute a new k -th storage unit, wherein the effective time slots of the m storage sub-units in the new k-th storage unit are all n k .
  • the buffer unit 101 and the reconstruction unit 102 perform operations of buffering data and reconstructing a storage unit for each of the N PHY data, thereby making all N
  • Each PHY data of the PHY data is buffered in m storage subunits of the corresponding new storage unit.
  • the effective time slots of the five PHY data are n 1 , n 2 , n 3 , n 4 , and n 5 , respectively, and the m memory pairs corresponding to each PHY data according to the effective time slots.
  • the unit performs an operation of deleting the unavailable time slot and filling the storage portion in the first operation sub-unit to form five new storage units, wherein the effective time slots of the m storage sub-units of the five new storage units are respectively n 1 , n 2 , n 3 , n 4 , n 5 .
  • the interleaving unit 103 is configured to store the first data stored in the 2i-1th storage subunit in each of the storage subunits corresponding to the N PHY data in the first matrix according to a preset rule, and store the 2ith
  • the second data stored in the storage subunit is stored in the second matrix for interleaving, and the interleaved 2i-1 group interleaved data or the 2ith group interleaved data is obtained, where i is greater than or equal to 1 and less than or equal to m/2.
  • the interleaving unit 103 stores the first data stored in the 2i-1th storage subunit in each of the storage subunits corresponding to the N PHY data in the first matrix, and the first matrix output Interleaved data to obtain interleaved 2i-1 sets of interleaved data;
  • the interleaving unit 103 stores the second data stored in the 2ith storage subunit of each of the storage subunits corresponding to the N PHY data in the second matrix, and the second matrix outputs the interleaved data, thereby acquiring the interleaved
  • the 2i group interleaves the data. Where i is greater than or equal to 1 and less than or equal to m/2.
  • the first data stored in the 2i-1th storage subunit in each storage subunit corresponding to the N PHY data is cached in the 2i-1th storage subunit corresponding to one PHY data.
  • the PHY data in the same way, the second data stored in the 2ith storage subunit in each of the storage subunits corresponding to the N PHY data is the PHY buffered in the 2ith storage subunit corresponding to one PHY data data.
  • the first matrix and the second matrix may be two sets of shift registers, and when the storage subunit is a block having 20 storage portions of 66 bits, then The size of the above two shift registers should be n*20*66bit, where n is the number of PHY data that needs to be interleaved. For example, when five PHY data are interleaved, the size of the shift register is 5*20*66 bits.
  • the interleaving unit 103 is further configured to: when each of the N PHY data is buffered in a storage unit having m storage subunits, the interleaving unit 103 After the N PHY data is interleaved, the interleaved total m sets of interleaved data output through the first matrix and the second matrix can be obtained. For example, when each of the N PHY data is buffered in a storage unit having 1024 storage subunits, after the N PHY data are subjected to the interleaving process, the interleaving after the output through the first matrix and the second matrix can be obtained. A total of 1024 sets of interleaved data.
  • FIG. 8 is a schematic diagram of a second component structure of a PHY interleaving apparatus according to an embodiment of the present invention.
  • the interleaving unit 103 includes: a first storage subunit 1031, a first output subunit 1032, and a second. a storage subunit 1033 and a second output subunit 1034; wherein
  • the first storage subunit 1031 is configured to store each of the N PHY data
  • the first data stored in the 2i-1th storage subunit of the element is stored in the first matrix, and the first output subunit and the second storage subunit are notified.
  • the first storage subunit 1031 when i is greater than or equal to 1 and less than or equal to m/2, the first storage subunit 1031 stores the first data stored in the 2i-1th storage subunit corresponding to each PHY data in In the first matrix, first data stored in the 2i-1th storage subunit in each of the storage subunits corresponding to all N PHY data may be stored in the first matrix.
  • the first output subunit 1032 is configured to output the interleaved 2i-1th set of interleaved data after the first matrix stores the first data.
  • the first output sub The unit 1032 outputs the first matrix interleaved data, that is, obtains the 2i-1th group of interleaved data after the first matrix interleaving.
  • the second storage subunit 1033 is configured to start storing the 2ith storage subunit in each of the storage subunits corresponding to the N PHY data when the first output subunit starts to output the 2i-1th group of interleaved data.
  • the two data are stored in the second matrix and notify the second output subunit and the first storage subunit.
  • the second storage subunit 1033 starts storing the 2ith storage subunit corresponding to each PHY data while the first matrix starts interleaving the 2i-1th group of interleaved data.
  • the two data are stored in the second matrix, so that the second data stored in the 2ith storage subunit in each of the storage subunits corresponding to all the N PHY data can be stored in the second matrix.
  • the second output subunit 1034 is configured to output the interleaved 2ith set of interleaved data after the second matrix stores the second data.
  • the second The output sub-unit 1034 when the second data stored in the 2ith storage subunit in each of the storage subunits corresponding to all the N PHY data is stored in the second matrix, the second The output sub-unit 1034 outputs the second matrix-interleaved data, that is, obtains the 2i-group interleaved data after the second matrix interleaving.
  • the first storage sub-unit 1031 is further configured to, when the second output sub-unit starts to output the 2i-group interleave data, start adding i to 1 and continue to the next storage sub-cell in each of the storage sub-units corresponding to the N PHY data.
  • the data stored by the unit is interleaved until i equals m/2.
  • the next storage of each of the storage subunits corresponding to the N PHY data is started after i is incremented by 1.
  • the data stored by the unit is interleaved until the data in each of the storage sub-units corresponding to the N PHY data is stored in the first matrix or the second matrix and the interleaved data is obtained.
  • the first storage subunit 1031 may store the 2i-1th storage subunits in each of the storage subunits corresponding to the N PHY data by using various methods.
  • the first data is stored in the first matrix.
  • the embodiment of the present invention preferably stores the first data stored in the 2i-1th storage subunit of each of the storage subunits corresponding to the N PHY data according to the arrangement order of the N PHY data. Stored in the first matrix. For example, as shown in FIG. 6 above, when the valid time slots of the five PHY data are n 1 , n 2 , n 3 , n 4 , and n 5 respectively, the 2i-1th storage subunit of the first PHY is stored.
  • the first data is stored from the 0 address of the first matrix, and the first data stored in the 2i-1th storage subunit of the second PHY is stored from the n 1 address of the first matrix, and the 2i of the third PHY is stored.
  • the first data stored in the storage subunit is stored from the n 1 + n 2 address of the first matrix, and so on, and the first data stored in the 2i-1th storage subunit of the 5th PHY is from the first
  • the n 1 +n 2 +n 3 +n 4 addresses of the matrix are stored. That is, the first storage sub-unit 1031 stores the first data stored in the 2i-1th storage sub-unit of each of the storage sub-units corresponding to the N PHY data in the first matrix in the order of the N PHY data.
  • the second storage subunit 1033 may store the second ii of the storage subunits corresponding to the N PHY data by a plurality of methods.
  • the data is stored in the second matrix.
  • the embodiment of the present invention preferably stores the second data stored in the 2ith storage subunit of each of the storage subunits corresponding to the N PHY data in the second order of the N PHY data. In the matrix. For example, as shown in FIG.
  • the second i_th storage subunit of the first PHY stores the first The second data is stored from the 0 address of the second matrix, and the second data stored in the 2ith storage subunit of the second PHY is stored from the n 1 address of the second matrix, and the 2ith storage subunit of the third PHY
  • the stored second data is stored from the n 1 + n 2 address of the second matrix, and so on, and the second data stored in the 2ith storage subunit of the 5th PHY is n 1 + n 2 + from the second matrix
  • the n 3 +n 4 address starts to be stored. That is, the second storage subunit 1033 stores the second data stored in the 2ith storage subunit of each of the storage subunits corresponding to the N PHY data in the second matrix in the order of the N PHY data.
  • the buffer unit 101, the reconstruction unit 102, and the interleaving unit 103 may each be a central processing unit (CPU), a microprocessor (MPU, a digital processor unit), and a digital signal processor located on the PHY interleaving device.
  • CPU central processing unit
  • MPU microprocessor
  • DSP Digital Signal Processor
  • FPGA Field-Programmable Gate Array
  • the buffer unit 101 buffers the kth PHY data of the N PHY data in the kth storage unit including m storage subunits, where m and N are natural numbers greater than 0, k a natural number greater than 0 and less than or equal to N; the reconstruction unit 102 reconstructs a new kth storage unit by deleting a storage portion corresponding to the unavailable time slots of the m storage subunits in the kth storage unit; the interleaving unit 103 according to a preset rule
  • the N PHY data are respectively stored in the first matrix and the second matrix for interleaving, and the interleaved m sets of interleaved data are obtained, where i is greater than or equal to 1 and less than or equal to m/2.
  • the storage sub-unit can be reconstructed by deleting the unavailable time slot after buffering the data of the PHY, and the data in the storage sub-unit is stored in two matrices in turn to obtain the interleaved Number according to.
  • the PHY interleaving apparatus proposed by the embodiment of the present invention can reduce the complexity of bit width splicing in PHY interleaving, and realize the interleaving function by a simple method, which is fast and easy to implement.
  • the embodiment of the invention further describes a computer storage medium, wherein the computer storage medium stores computer executable instructions, and the computer executable instructions are used to execute the PHY interleaving method described in the foregoing embodiments.
  • embodiments of the present invention can be provided as a method, system, or computer program product. Accordingly, the present invention can take the form of a hardware embodiment, a software embodiment, or a combination of software and hardware. Moreover, the invention can take the form of a computer program product embodied on one or more computer-usable storage media (including but not limited to disk storage and optical storage, etc.) including computer usable program code.
  • the computer program instructions can also be stored in a computer readable memory that can direct a computer or other programmable data processing device to operate in a particular manner, such that the instructions stored in the computer readable memory produce an article of manufacture comprising the instruction device.
  • the apparatus implements the functions specified in one or more blocks of a flow or a flow and/or block diagram of the flowchart.
  • the technical solution of the embodiment of the present invention can reconstruct the storage sub-unit by deleting the unavailable time slot after buffering the data of the PHY, and store the data in the storage sub-unit in two matrices in turn to obtain the interleaved data, so that the data can be obtained.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本发明实施例公开了一种PHY交织方法、装置及计算机存储介质，其中，该方法包括：将N个PHY数据中的第k个PHY数据缓存在第k存储单元中，第k存储单元包括m个存储子单元；其中，m、N为大于0的自然数，k为大于0且小于等于N的自然数；根据第k个PHY数据所占的有效时隙nk删除第k存储单元中m个存储子单元的不可用时隙对应的存储部分，重新构成新第k存储单元；其中，nk为大于0且小于等于预设上限值的自然数；继续对第k+1个PHY数据进行新第k+1存储单元的构成，直到k等于N为止；根据预设规则分别将N个PHY数据对应的每个存储子单元中的第2i-1个存储子单元存储的第一数据存储在第一矩阵中，以及将第2i个存储子单元存储的第二数据存储在第二矩阵中进行交织，并获取交织后的第2i-1组交织数据或第2i组交织数据，其中，i大于等于1且小于等于m/2。

Description

一种PHY交织方法、装置及计算机存储介质
相关申请的交叉引用
本申请基于申请号为201610921197.1、申请日为2016年10月21日的中国专利申请提出，并要求该中国专利申请的优先权，该中国专利申请的全部内容在此引入本申请作为参考。
技术领域
本发明涉及通讯技术领域中的传输技术，尤其涉及一种物理层(PHY，Physical Layer)交织方法、装置及计算机存储介质。
背景技术
交织技术是一种将相继比特分散开的技术，即通过将一条消息中的相继比特以非相继方式被发送，从而解决由于持续时间较长的深衰落谷点影响相继一串的比特的问题。灵活以太网协议(FLexE协议)的提出，是为了让接口速率不再固定。FLexE协议映射到集光纤配线单元(ODU，Oracle Database Unloader)有三种模式：感知模式、不感知模式、总结模式。其中，感知模式主要应用于客户业务带宽不是FlexE PHYs的整数倍的情况下，在感知模式下传输网传输的还是FlexE PHYs，且FlexE中的每个PHY在传输网中是独立传输的。正是由于感知模式下的客户业务带宽不是FlexE PHYs的整数倍，因此传输网络无法传输整个FLexE组(Group)，此时FlexE PHYs中就会存在一些不可用时隙。在现有技术中，常常使用逻辑判断的方法来解决FlexE的感知模式中多个PHY的交织绑定的问题，即通过预先列出的每一种数据交织的可能结果对交织后的获得的输出结果进行分析判断。
在实现本发明的过程中，发明人发现现有技术中至少存在如下问题：
在现有的PHY交织方法中，虽然能够通过预先列出的每一种数据交织的可能结果对交织后的获得的输出结果进行分析判断实现PHY数据的交织，然而，通过现有技术获取感知模式多个PHY的交织数据的实现过程比较复杂，并且由于在感知模式下FlexE PHYs中存在不可用时隙的问题，通过现有技术实现的FlexE感知模式多个PHY的交织的速度较慢。
发明内容
本发明实施例提供一种PHY交织方法、装置及计算机存储介质，能够降低PHY交织时位宽拼接的复杂程度，并用简单的方法实现了交织功能，快速且易实现。
为达到上述目的，本发明实施例的技术方案是这样实现的：
本发明实施例提供了一种PHY交织方法及装置，包括：
将N个PHY数据中的第k个PHY数据缓存在第k存储单元中，所述第k存储单元包括m个存储子单元；其中，m、N为大于0的自然数，k为大于0且小于等于N的自然数；
根据所述第k个PHY数据所占的有效时隙nk删除所述第k存储单元中m个存储子单元的不可用时隙对应的存储部分，重新构成新第k存储单元；其中，nk为大于0且小于等于预设上限值的自然数；
继续对第k+1个PHY数据进行新第k+1存储单元的构成，直到k等于N为止；
根据预设规则分别将所述N个PHY数据对应的每个存储子单元中的第2i-1个存储子单元存储的第一数据存储在第一矩阵中，以及将第2i个存储子单元存储的第二数据存储在第二矩阵中进行交织，并获取交织后的第2i-1组交织数据或第2i组交织数据，其中，i大于等于1且小于等于m/2。
在一实施例中，所述根据所述第k个PHY数据所占的有效时隙nk删除所述第k存储单元中m个存储子单元的不可用时隙对应的存储部分，重新 构成新第k存储单元，还包括：
填充所述新第k存储单元的第1个存储子单元，使所述新第k存储单元的第1个存储子单元的有效时隙为nk。
在一实施例中，所述根据预设规则分别将所述N个PHY数据对应的每个存储子单元中的第2i-1个存储子单元存储的第一数据存储在第一矩阵中，以及将第2i个存储子单元存储的第二数据存储在第二矩阵中进行交织，并获取交织后的第2i-1组交织数据或第2i组交织数据，包括：
将所述N个PHY数据对应的每个存储子单元中的所述第2i-1个存储子单元存储的第一数据存储在所述第一矩阵中；
当所述第一矩阵存储完所述第一数据后，输出交织后的所述第2i-1组交织数据；
在开始输出所述第2i-1组交织数据时，开始将所述N个PHY数据对应的每个存储子单元中的所述第2i个存储子单元存储的第二数据存储在所述第二矩阵中；
当所述第二矩阵存储完所述第二数据后，输出交织后的所述第2i组交织数据；
在开始输出所述第2i组交织数据时，开始将i加1后继续对所述N个PHY数据对应的每个存储子单元中的下一个存储子单元存储的数据进行交织，直到i等于m/2为止。
在一实施例中，所述将所述N个PHY数据对应的每个存储子单元中的所述第2i-1个存储子单元存储的所述第一数据存储在所述第一矩阵中，包括：
按照所述N个PHY数据的排列顺序将所述N个PHY数据对应的每个存储子单元中的所述第2i-1个存储子单元存储的所述第一数据存储在所述第一矩阵中。
在一实施例中，所述N个PHY数据对应的每个存储子单元中的所述第2i个存储子单元存储的所述第二数据存储在所述第二矩阵中，包括：
按照所述N个PHY数据的排列顺序将所述N个PHY数据对应的每个存储子单元中的所述第2i个存储子单元存储的所述第二数据存储在所述第二矩阵中。
在一实施例中，所述开始将i加1后继续对所述N个PHY数据对应的每个存储子单元中的下一个存储子单元存储的数据进行交织，直到i等于m/2为止之后，还包括：
得到所述第一矩阵以及所述第二矩阵输出的m组交织数据。
本发明实施例提供了一种PHY交织装置，包括：
缓存单元，配置为将N个PHY数据中的第k个PHY数据缓存在第k存储单元中，所述第k存储单元包括m个存储子单元；其中，m、N为大于0的自然数，k为大于0且小于等于N的自然数；
重构单元，配置为根据所述第k个PHY数据所占的有效时隙nk删除所述第k存储单元中m个存储子单元的不可用时隙对应的存储部分，重新构成新第k存储单元；其中，nk为大于0且小于等于预设上限值的自然数；以及继续对第k+1个PHY数据进行新第k+1存储单元的构成，直到k等于N为止；
交织单元，配置为根据预设规则分别将所述N个PHY数据对应的每个存储子单元中的第2i-1个存储子单元存储的第一数据存储在第一矩阵中，以及将第2i个存储子单元存储的第二数据存储在第二矩阵中进行交织，并获取交织后的第2i-1组交织数据或第2i组交织数据，其中，i大于等于1且小于等于m/2。
在一实施例中，所述重构单元还配置为填充所述新第k存储单元的第1个存储子单元，使所述新第k存储单元的第1个存储子单元的有效时隙为 nk。
在一实施例中，所述交织单元，包括：
第一存储子单元，配置为将所述N个PHY数据对应的每个存储子单元中的所述第2i-1个存储子单元存储的第一数据存储在所述第一矩阵中，并通知第一输出子单元与第二存储子单元；
所述第一输出子单元，配置为当所述第一矩阵存储完所述第一数据后，输出交织后的所述第2i-1组交织数据；
所述第二存储子单元，配置为在所述第一输出子单元开始输出所述第2i-1组交织数据时，开始将所述N个PHY数据对应的每个存储子单元中的所述第2i个存储子单元存储的第二数据存储在所述第二矩阵中，并通知第二输出子单元与第一存储子单元；
所述第二输出子单元，配置为当所述第二矩阵存储完所述第二数据后，输出交织后的所述第2i组交织数据；
所述第一存储子单元，还配置为在所述第二输出子单元开始输出所述第2i组交织数据时，开始将i加1后继续对所述N个PHY数据对应的每个存储子单元中的下一个存储子单元存储的数据进行交织，直到i等于m/2为止。
在一实施例中，所述第一存储子单元具体配置为按照所述N个PHY数据的排列顺序将所述N个PHY数据对应的每个存储子单元中的所述第2i-1个存储子单元存储的所述第一数据存储在所述第一矩阵中。
在一实施例中，所述第二存储子单元具体配置为按照所述N个PHY数据的排列顺序将所述N个PHY数据对应的每个存储子单元中的所述第2i个存储子单元存储的所述第二数据存储在所述第二矩阵中。
在一实施例中，所述交织单元还配置为得到所述第一矩阵以及所述第二矩阵输出的m组交织数据。
本发明实施例还提供了一种计算机存储介质，所述计算机存储介质中存储有计算机可执行指令，所述计算机可执行指令用于执行本发明实施例所述的PHY交织方法。
由此可见，在本发明实施例的技术方案中，将N个PHY数据中的第k个PHY数据缓存在包括m个存储子单元第k存储单元中，其中，m、N为大于0的自然数，k为大于0且小于等于N的自然数；通过删除第k存储单元中m个存储子单元的不可用时隙对应的存储部分，重新构成新第k存储单元；根据预设规则分别将N个PHY数据存储在第一矩阵以及第二矩阵中进行交织，并获取交织后的m组交织数据，其中，i大于等于1且小于等于m/2。也就是说，在本发明提出的技术方案中，可以通过缓存PHY的数据后删除不可用时隙重构存储子单元，并将存储子单元中的数据在两个矩阵中轮流存储从而获得经过交织后的数据。显然，和现有技术相比，本发明实施例提出的一种PHY交织方法、装置及计算机存储介质，能够降低PHY交织时位宽拼接的复杂程度，并用简单的方法实现了交织功能，快速且易实现。
附图说明
图1为本发明实施例中PHY交织方法的实现流程示意图；
图2为本发明实施例中第k个PHY数据构成新第k存储单元的示意图；
图3为本发明实施例中5个PHY数据构成5个新存储单元的示意图；
图4为本发明实施例中通过PHY交织方法获得交织数据的实现流程示意图；
图5为本发明实施例中根据预设规则获取交织数据方法的实现流程图；
图6为本发明实施例中按照5个PHY数据的排列顺序获取交织数据的示意图；
图7为本发明实施例中PHY交织装置的第一组成结构示意图；
图8为本发明实施例中PHY交织装置的第二组成结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。
实施例一
在本发明的具体实施例中，图1为本发明实施例中PHY交织方法的实现流程示意图，如图1所示，PHY交织方法可以包括以下步骤：
步骤101、将N个PHY数据中的第k个PHY数据缓存在第k存储单元中，第k存储单元包括m个存储子单元；其中，m、N为大于0的自然数，k为大于0且小于等于N的自然数。
在本发明的具体实施例中，对于N个PHY数据中的第k个PHY数据，可以将第k个PHY数据缓存在具有m个存储子单元的第k存储单元中。其中，m、N为大于0的自然数，k为大于0且小于等于N的自然数。
作为一种实施方式，在本发明的具体实施例中，第k存储单元中的存储子单元的个数m是与k无相关关系的固定值，本实施例中m的取值优先选取m＝1024，即将N个PHY数据中的第k个PHY数据缓存在具有1024个存储子单元的第k存储单元中。
作为一种实施方式，在本发明的具体实施例中，第k存储单元中的存储子单元是存储PHY数据的存储子单元，本实施例优先选取由20个大小为66bit的存储部分构成的块(block)为存储子单元，即将N个PHY数据中的第k个PHY数据缓存在具有m个block的第k存储单元中。
步骤102、根据第k个PHY数据所占的有效时隙nk删除第k存储单元中m个存储子单元的不可用时隙对应的存储部分，重新构成新第k存储单元；其中，nk为大于0且小于等于预设上限值的自然数。
在本发明的具体实施例中，由于存储子单元中存在的不可用时隙会增 加数据交织的复杂性，因此需要将存储子单元中的不可用时隙删除。当第k个PHY数据所占的有效时隙为nk时，则根据nk删除第k存储单元中m个存储子单元的不可用时隙对应的存储部分，从而由m个有效时隙为nk的存储子单元构成对应于第k个PHY数据的新的第k存储单元。
作为一种实施方式，在本发明的具体实施例中，N个PHY数据中的每一个PHY数据都有与该PHY数据所对应的有效时隙，第k个PHY数据所占的有效时隙nk为大于0且小于等于预设上限值的自然数，由于上述存储子单元block具有20个大小为66比特(bit)的存储部分，因此本实施例优选第k个PHY数据所占的有效时隙nk为大于0且小于等于20的自然数。
作为一种实施方式，在本发明的具体实施例中，由于第k存储单元的第1个存储子单元中并没有存储PHY数据，只占用了一个存储部分，即可用时隙为1，同样，删除不可用时隙后的新第k存储单元的第1个存储子单元的可用时隙也为1，因此，当根据第k个PHY数据所占的有效时隙nk删除第k存储单元中m个存储子单元的不可用时隙对应的存储部分之后，选择新第k存储单元的第1个存储子单元，并在新第k存储单元的第1个存储子单元中填充nk-1个存储部分，使新第k存储单元的第1个存储子单元的可用时隙也为nk。
例如，图2为本发明实施例中第k个PHY数据构成新第k存储单元的示意图，如图2所示，当第k个PHY数据的有效时隙为nk时，根据nk删除第k存储单元中m个存储子单元的不可用时隙对应的存储部分，并且在第1个存储子单元中填充nk-1个存储部分，从而构成新第k存储单元，其中，新第k存储单元中的m个存储子单元的有效时隙均为nk。
步骤103、继续对第k+1个PHY数据进行新第k+1存储单元的构成，直到k等于N为止。
在本发明的具体实施例中，对于N个PHY数据中的每一个PHY数据 都进行上述步骤101及步骤102的操作，从而使全部N个PHY数据的每一个PHY数据都缓存在对应的新存储单元的m个存储子单元中。例如，图3为本发明实施例中5个PHY数据构成5个新存储单元的示意图，如图3所示，5个PHY数据的有效时隙分别为n1、n2、n3、n4、n5，根据有效时隙分别对每一个PHY数据对应的m个存储子单元进行删除不可用时隙并在第1个操作子单元中填充存储部分的操作，从而构成5个新存储单元，其中，5个新存储单元中的m个存储子单元的有效时隙分别为n1、n2、n3、n4、n5。
步骤104、根据预设规则分别将N个PHY数据对应的每个存储子单元中的第2i-1个存储子单元存储的第一数据存储在第一矩阵中，以及将第2i个存储子单元存储的第二数据存储在第二矩阵中进行交织，并获取交织后的第2i-1组交织数据或第2i组交织数据，其中，i大于等于1且小于等于m/2。
在本发明的具体实施例中，将N个PHY数据对应的每个存储子单元中的第2i-1个存储子单元存储的第一数据存储在第一矩阵中，第一矩阵输出交织后的数据，从而获取交织后的第2i-1组交织数据；同样的，将N个PHY数据对应的每个存储子单元中的第2i个存储子单元存储的第二数据存储在第二矩阵中，第二矩阵输出交织后的数据，从而获取交织后的第2i组交织数据。其中，i大于等于1且小于等于m/2。
需要说明的是，N个PHY数据对应的每个存储子单元中的第2i-1个存储子单元存储的第一数据为缓存在与一个PHY数据对应的第2i-1个存储子单元中的该PHY数据，同样的，N个PHY数据对应的每个存储子单元中的第2i个存储子单元存储的第二数据为缓存在与一个PHY数据对应的第2i个存储子单元中的该PHY数据。
作为一种实施方式，在本发明的具体实施例中，第一矩阵与第二矩阵可以为两组移位寄存器，当上述存储子单元为具有20个大小为66bit的存 储部分的block时，则上述两个移位寄存器的大小应该为n*20*66bit，其中，n为需要进行交织处理的PHY数据的个数。例如，当对5个PHY数据进行交织处理时，则移位寄存器的大小为5*20*66bit。
作为一种实施方式，在直至将i加1后继续执行上述步骤104，直到i等于m/2为止。图4为本发明实施例中通过PHY交织方法获得交织数据的实现流程示意图，如图4所示，本发明实施例提供的一种PHY交织方法还包括：步骤105。具体如下：
步骤105、得到第一矩阵以及第二矩阵输出的m组交织数据。
在本发明的具体实施例中，当N个PHY数据中的每一个PHY数据都缓存在具有m个存储子单元的存储单元中时，对N个PHY数据进行交织处理之后，可以获得通过第一矩阵以及第二矩阵输出的交织后的共m组交织数据。例如，当N个PHY数据中的每一个PHY数据都缓存在具有1024存储子单元的存储单元中时，N个PHY数据经过交织处理之后，可以获得通过第一矩阵以及第二矩阵输出的交织后的共1024组交织数据。
实施例二
基于实施例一，图5为本发明实施例中根据预设规则获取交织数据方法的实现流程图，如图5所示，根据预设规则获取交织数据方法可以包括以下步骤：
步骤104a、将N个PHY数据对应的每个存储子单元中的第2i-1个存储子单元存储的第一数据存储在第一矩阵中。
在本发明的具体实施例中，当i大于等于1且小于等于m/2时，将每一个PHY数据对应的第2i-1个存储子单元存储的第一数据存储在第一矩阵中，从而可以将全部N个PHY数据对应的每个存储子单元中的第2i-1个存储子单元存储的第一数据存储在第一矩阵中。
步骤104b、当第一矩阵存储完第一数据后，输出交织后的第2i-1组交 织数据。
在本发明的具体实施例中，当全部N个PHY数据对应的每个存储子单元中的第2i-1个存储子单元存储的第一数据都存储在第一矩阵中以后，第一矩阵输出交织后的数据，即获得经过第一矩阵交织后的第2i-1组交织数据。
步骤104c、在开始输出第2i-1组交织数据时，开始将N个PHY数据对应的每个存储子单元中的第2i个存储子单元存储的第二数据存储在第二矩阵中。
在本发明的具体实施例中，在第一矩阵开始交织后的第2i-1组交织数据的同时，开始将每一个PHY数据对应的第2i个存储子单元存储的第二数据存储在第二矩阵中，从而可以将全部N个PHY数据对应的每个存储子单元中的第2i个存储子单元存储的第二数据存储在第二矩阵中。
步骤104d、当第二矩阵存储完第二数据后，输出交织后的第2i组交织数据。
在本发明的具体实施例中，当全部N个PHY数据对应的每个存储子单元中的第2i个存储子单元存储的第二数据都存储在第二矩阵中以后，第二矩阵输出交织后的数据，即获得经过第二矩阵交织后的第2i组交织数据。
步骤104e、在开始输出第2i组交织数据时，开始将i加1后继续对N个PHY数据对应的每个存储子单元中的下一个存储子单元存储的数据进行交织，直到i等于m/2为止。
在本发明的具体实施例中，在二矩阵开始交织后的第2i组交织数据的同时，开始将i加1后继续对N个PHY数据对应的每个存储子单元中的下一个存储子单元存储的数据进行步骤104a至104d的操作，直到将N个PHY数据对应的每个存储子单元中的数据都存储在第一矩阵或者第二矩阵中并获得交织后的数据为止。
根据上述的分析可知，通过上述的步骤104a～104e，可以实现根据预设规则将N个PHY数据存储至第一矩阵或第二矩阵中进行交织，并获取交织后的数据。
作为一种实施方式，在本发明的具体实施例中，可以通过多种方法将N个PHY数据对应的每个存储子单元中的第2i-1个存储子单元存储的第一数据存储在第一矩阵中，本发明实施例优选按照N个PHY数据的排列顺序将N个PHY数据对应的每个存储子单元中的第2i-1个存储子单元存储的第一数据存储在第一矩阵中。例如，图6为本发明实施例中按照5个PHY数据的排列顺序获取交织数据的示意图，如图6所示，当5个PHY数据的有效时隙分别为n1、n2、n3、n4、n5时，第一个PHY的第2i-1个存储子单元存储的第一数据从第一矩阵的0地址开始存储，第2个PHY的第2i-1个存储子单元存储的第一数据从第一矩阵的n1地址开始存储，第3个PHY的第2i-1个存储子单元存储的第一数据从第一矩阵的n1+n2地址开始存储，以此类推，第5个PHY的第2i-1个存储子单元存储的第一数据从第一矩阵的n1+n2+n3+n4地址开始存储。
作为一种实施方式，在本发明的具体实施例中，可以通过多种方法将N个PHY数据对应的每个存储子单元中的第2i个存储子单元存储的第二数据存储在第二矩阵中，本发明实施例优选按照N个PHY数据的排列顺序将N个PHY数据对应的每个存储子单元中的第2i个存储子单元存储的第二数据存储在第二矩阵中。例如，如上述图6所示，当5个PHY数据的有效时隙分别为n1、n2、n3、n4、n5时，第一个PHY的第2i个存储子单元存储的第二数据从第二矩阵的0地址开始存储，第2个PHY的第2i个存储子单元存储的第二数据从第二矩阵的n1地址开始存储，第3个PHY的第2i个存储子单元存储的第二数据从第二矩阵的n1+n2地址开始存储，以此类推，第5个PHY的第2i个存储子单元存储的第二数据从第二矩阵的n1+n2+n3+n4 地址开始存储。
本发明实施例的PHY交织方法，将N个PHY数据中的第k个PHY数据缓存在包括m个存储子单元第k存储单元中，其中，m、N为大于0的自然数，k为大于0且小于等于N的自然数；通过删除第k存储单元中m个存储子单元的不可用时隙对应的存储部分，重新构成新第k存储单元；根据预设规则分别将N个PHY数据存储在第一矩阵以及第二矩阵中进行交织，并获取交织后的m组交织数据，其中，i大于等于1且小于等于m/2。也就是说，在本发明提出的技术方案中，可以通过缓存PHY的数据后删除不可用时隙重构存储子单元，并将存储子单元中的数据在两个矩阵中轮流存储从而获得经过交织后的数据。显然，和现有技术相比，本发明实施例提出的PHY交织方法，能够降低PHY交织时位宽拼接的复杂程度，并用简单的方法实现了交织功能，快速且易实现。
实施例三
图7为本发明实施例中PHY交织装置的第一组成结构示意图，如图7所示，PHY交织装置包括：缓存单元101、重构单元102、交织单元103；其中，
缓存单元101，配置为将N个PHY数据中的第k个PHY数据缓存在第k存储单元中，第k存储单元包括m个存储子单元；其中，m、N为大于0的自然数，k为大于0且小于等于N的自然数。
在本发明的具体实施例中，对于N个PHY数据中的第k个PHY数据，缓存单元101可以将第k个PHY数据缓存在具有m个存储子单元的第k存储单元中。其中，m、N为大于0的自然数，k为大于0且小于等于N的自然数。
作为一种实施方式，在本发明的具体实施例中，第k存储单元中的存储子单元的个数m是与k无相关关系的固定值，本实施例中m的取值优先 选取m＝1024，即将N个PHY数据中的第k个PHY数据缓存在具有1024个存储子单元的第k存储单元中。
作为一种实施方式，在本发明的具体实施例中，第k存储单元中的存储子单元是存储PHY数据的存储子单元，本实施例优先选取由20个大小为66bit的存储部分构成的block为存储子单元，即缓存单元101将N个PHY数据中的第k个PHY数据缓存在具有m个block的第k存储单元中。
重构单元102，配置为根据第k个PHY数据所占的有效时隙nk删除第k存储单元中m个存储子单元的不可用时隙对应的存储部分，重新构成新第k存储单元；其中，nk为大于0且小于等于预设上限值的自然数。
在本发明的具体实施例中，由于存储子单元中存在的不可用时隙会增加数据交织的复杂性，因此需要将存储子单元中的不可用时隙删除。当第k个PHY数据所占的有效时隙为nk时，重构单元102根据nk删除第k存储单元中m个存储子单元的不可用时隙对应的存储部分，从而由m个有效时隙为nk的存储子单元构成对应于第k个PHY数据的新的第k存储单元。
作为一种实施方式，在本发明的具体实施例中，N个PHY数据中的每一个PHY数据都有与该PHY数据所对应的有效时隙，第k个PHY数据所占的有效时隙nk为大于0且小于等于预设上限值的自然数，由于上述存储子单元block具有20个大小为66bit的存储部分，因此本实施例优选第k个PHY数据所占的有效时隙nk为大于0且小于等于20的自然数。
作为一种实施方式，在本发明的具体实施例中，重构单元102还配置为填充新第k存储单元的第1个存储子单元，使新第k存储单元的第1个存储子单元的有效时隙为nk。由于第k存储单元的第1个存储子单元中并没有存储PHY数据，只占用了一个存储部分，即可用时隙为1，同样，删除不可用时隙后的新第k存储单元的第1个存储子单元的可用时隙也为1，因此当重构单元102根据第k个PHY数据所占的有效时隙nk删除第k存储 单元中m个存储子单元的不可用时隙对应的存储部分之后，重构单元102选择新第k存储单元的第1个存储子单元，并在新第k存储单元的第1个存储子单元中填充nk-1个存储部分，使新第k存储单元的第1个存储子单元的可用时隙也为nk。即重构单元102填充新第k存储单元的第1个存储子单元，使新第k存储单元的第1个存储子单元的有效时隙为nk。
例如，如上述图2所示，当第k个PHY数据的有效时隙为nk时，根据nk删除第k存储单元中m个存储子单元的不可用时隙对应的存储部分，并且在第1个存储子单元中填充nk-1个存储部分，从而构成新第k存储单元，其中，新第k存储单元中的m个存储子单元的有效时隙均为nk。
作为一种实施方式，在本发明的具体实施例中，缓存单元101以及重构单元102对N个PHY数据中的每一个PHY数据都进行缓存数据及重新构建存储单元的操作，从而使全部N个PHY数据的每一个PHY数据都缓存在对应的新存储单元的m个存储子单元中。例如，如上述图3所示，5个PHY数据的有效时隙分别为n1、n2、n3、n4、n5，根据有效时隙分别对每一个PHY数据对应的m个存储子单元进行删除不可用时隙并在第1个操作子单元中填充存储部分的操作，从而构成5个新存储单元，其中，5个新存储单元中的m个存储子单元的有效时隙分别为n1、n2、n3、n4、n5。
交织单元103，配置为根据预设规则分别将N个PHY数据对应的每个存储子单元中的第2i-1个存储子单元存储的第一数据存储在第一矩阵中，以及将第2i个存储子单元存储的第二数据存储在第二矩阵中进行交织，并获取交织后的第2i-1组交织数据或第2i组交织数据，其中，i大于等于1且小于等于m/2。
在本发明的具体实施例中，交织单元103将N个PHY数据对应的每个存储子单元中的第2i-1个存储子单元存储的第一数据存储在第一矩阵中，第一矩阵输出交织后的数据，从而获取交织后的第2i-1组交织数据；同样 的，交织单元103将N个PHY数据对应的每个存储子单元中的第2i个存储子单元存储的第二数据存储在第二矩阵中，第二矩阵输出交织后的数据，从而获取交织后的第2i组交织数据。其中，i大于等于1且小于等于m/2。
需要说明的是，N个PHY数据对应的每个存储子单元中的第2i-1个存储子单元存储的第一数据为缓存在与一个PHY数据对应的第2i-1个存储子单元中的该PHY数据，同样的，N个PHY数据对应的每个存储子单元中的第2i个存储子单元存储的第二数据为缓存在与一个PHY数据对应的第2i个存储子单元中的该PHY数据。
作为一种实施方式，在本发明的具体实施例中，第一矩阵与第二矩阵可以为两组移位寄存器，当上述存储子单元为具有20个大小为66bit的存储部分的block时，则上述两个移位寄存器的大小应该为n*20*66bit，其中，n为需要进行交织处理的PHY数据的个数。例如，当对5个PHY数据进行交织处理时，则移位寄存器的大小为5*20*66bit。
作为一种实施方式，在本发明的具体实施例中，交织单元103还配置为当N个PHY数据中的每一个PHY数据都缓存在具有m个存储子单元的存储单元中时，交织单元103对N个PHY数据进行交织处理之后，可以获得通过第一矩阵以及第二矩阵输出的交织后的共m组交织数据。例如，当N个PHY数据中的每一个PHY数据都缓存在具有1024存储子单元的存储单元中时，N个PHY数据经过交织处理之后，可以获得通过第一矩阵以及第二矩阵输出的交织后的共1024组交织数据。
实施例四
基于实施例三，图8为本发明实施例中PHY交织装置的第二组成结构示意图，如图8所示，交织单元103包括：第一存储子单元1031、第一输出子单元1032、第二存储子单元1033以及第二输出子单元1034；其中，
第一存储子单元1031，配置为将N个PHY数据对应的每个存储子单 元中的第2i-1个存储子单元存储的第一数据存储在第一矩阵中，并通知第一输出子单元与第二存储子单元。
在本发明的具体实施例中，当i大于等于1且小于等于m/2时，第一存储子单元1031将每一个PHY数据对应的第2i-1个存储子单元存储的第一数据存储在第一矩阵中，从而可以将全部N个PHY数据对应的每个存储子单元中的第2i-1个存储子单元存储的第一数据存储在第一矩阵中。
第一输出子单元1032，配置为当第一矩阵存储完第一数据后，输出交织后的第2i-1组交织数据。
在本发明的具体实施例中，当全部N个PHY数据对应的每个存储子单元中的第2i-1个存储子单元存储的第一数据都存储在第一矩阵中以后，第一输出子单元1032将第一矩阵交织后的数据进行输出，即获得经过第一矩阵交织后的第2i-1组交织数据。
第二存储子单元1033，配置为在第一输出子单元开始输出第2i-1组交织数据时，开始将N个PHY数据对应的每个存储子单元中的第2i个存储子单元存储的第二数据存储在第二矩阵中，并通知第二输出子单元与第一存储子单元。
在本发明的具体实施例中，在第一矩阵开始交织后的第2i-1组交织数据的同时，第二存储子单元1033开始将每一个PHY数据对应的第2i个存储子单元存储的第二数据存储在第二矩阵中，从而可以将全部N个PHY数据对应的每个存储子单元中的第2i个存储子单元存储的第二数据存储在第二矩阵中。
第二输出子单元1034，配置为当第二矩阵存储完第二数据后，输出交织后的第2i组交织数据。
在本发明的具体实施例中，当全部N个PHY数据对应的每个存储子单元中的第2i个存储子单元存储的第二数据都存储在第二矩阵中以后，第二 输出子单元1034将第二矩阵交织后的数据进行输出，即获得经过第二矩阵交织后的第2i组交织数据。
第一存储子单元1031，还配置为在第二输出子单元开始输出第2i组交织数据时，开始将i加1后继续对N个PHY数据对应的每个存储子单元中的下一个存储子单元存储的数据进行交织，直到i等于m/2为止。
在本发明的具体实施例中，在第二矩阵开始交织后的第2i组交织数据的同时，开始将i加1后继续对N个PHY数据对应的每个存储子单元中的下一个存储子单元存储的数据进行交织，直到将N个PHY数据对应的每个存储子单元中的数据都存储在第一矩阵或者第二矩阵中并获得交织后的数据为止。
作为一种实施方式，在本发明的具体实施例中，第一存储子单元1031可以通过多种方法将N个PHY数据对应的每个存储子单元中的第2i-1个存储子单元存储的第一数据存储在第一矩阵中，本发明实施例优选按照N个PHY数据的排列顺序将N个PHY数据对应的每个存储子单元中的第2i-1个存储子单元存储的第一数据存储在第一矩阵中。例如，如上述图6所示，当5个PHY数据的有效时隙分别为n1、n2、n3、n4、n5时，第一个PHY的第2i-1个存储子单元存储的第一数据从第一矩阵的0地址开始存储，第2个PHY的第2i-1个存储子单元存储的第一数据从第一矩阵的n1地址开始存储，第3个PHY的第2i-1个存储子单元存储的第一数据从第一矩阵的n1+n2地址开始存储，以此类推，第5个PHY的第2i-1个存储子单元存储的第一数据从第一矩阵的n1+n2+n3+n4地址开始存储。即第一存储子单元1031按照N个PHY数据的排列顺序将N个PHY数据对应的每个存储子单元中的第2i-1个存储子单元存储的第一数据存储在第一矩阵中。
作为一种实施方式，在本发明的具体实施例中，第二存储子单元1033可以通过多种方法将N个PHY数据对应的每个存储子单元中的第2i个存 储子单元存储的第二数据存储在第二矩阵中，本发明实施例优选按照N个PHY数据的排列顺序将N个PHY数据对应的每个存储子单元中的第2i个存储子单元存储的第二数据存储在第二矩阵中。例如，如上述图6所示，当5个PHY数据的有效时隙分别为n1、n2、n3、n4、n5时，第一个PHY的第2i个存储子单元存储的第二数据从第二矩阵的0地址开始存储，第2个PHY的第2i个存储子单元存储的第二数据从第二矩阵的n1地址开始存储，第3个PHY的第2i个存储子单元存储的第二数据从第二矩阵的n1+n2地址开始存储，以此类推，第5个PHY的第2i个存储子单元存储的第二数据从第二矩阵的n1+n2+n3+n4地址开始存储。即第二存储子单元1033按照N个PHY数据的排列顺序将N个PHY数据对应的每个存储子单元中的第2i个存储子单元存储的第二数据存储在第二矩阵中。
在实际应用中，缓存单元101、重构单元102、交织单元103均可由位于PHY交织装置上的中央处理器(CPU，Central Processing Unit)、微处理器(MPU，Microprocessor Unit)、数字信号处理器(DSP，Digital Signal Processor)、或现场可编程门阵列(FPGA，Field－Programmable Gate Array)等实现。
本发明实施例的PHY交织装置，缓存单元101将N个PHY数据中的第k个PHY数据缓存在包括m个存储子单元第k存储单元中，其中，m、N为大于0的自然数，k为大于0且小于等于N的自然数；重构单元102通过删除第k存储单元中m个存储子单元的不可用时隙对应的存储部分，重新构成新第k存储单元；交织单元103根据预设规则分别将N个PHY数据存储在第一矩阵以及第二矩阵中进行交织，并获取交织后的m组交织数据，其中，i大于等于1且小于等于m/2。也就是说，在本发明提出的技术方案中，可以通过缓存PHY的数据后删除不可用时隙重构存储子单元，并将存储子单元中的数据在两个矩阵中轮流存储从而获得经过交织后的数 据。显然，和现有技术相比，本发明实施例提出的PHY交织装置，能够降低PHY交织时位宽拼接的复杂程度，并用简单的方法实现了交织功能，快速且易实现。
本发明实施例还记载了一种计算机存储介质，所述计算机存储介质中存储有计算机可执行指令，所述计算机可执行指令用于执行前述各个实施例所述的PHY交织方法。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用硬件实施例、软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机 实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和范围之内所作的任何修改、等同替换和改进等，均包含在本发明的保护范围之内。
工业实用性
本发明实施例的技术方案可以通过缓存PHY的数据后删除不可用时隙重构存储子单元，并将存储子单元中的数据在两个矩阵中轮流存储从而获得经过交织后的数据，如此，能够降低PHY交织时位宽拼接的复杂程度，并用简单的方法实现了交织功能，快速且易实现。

Claims (13)

  1. 一种PHY交织方法，所述方法包括：
    将N个PHY数据中的第k个PHY数据缓存在第k存储单元中，所述第k存储单元包括m个存储子单元；其中，m、N为大于0的自然数，k为大于0且小于等于N的自然数；
    根据所述第k个PHY数据所占的有效时隙nk删除所述第k存储单元中m个存储子单元的不可用时隙对应的存储部分，重新构成新第k存储单元；其中，nk为大于0且小于等于预设上限值的自然数；
    继续对第k+1个PHY数据进行新第k+1存储单元的构成，直到k等于N为止；
    根据预设规则分别将所述N个PHY数据对应的每个存储子单元中的第2i-1个存储子单元存储的第一数据存储在第一矩阵中，以及将第2i个存储子单元存储的第二数据存储在第二矩阵中进行交织，并获取交织后的第2i-1组交织数据或第2i组交织数据，其中，i大于等于1且小于等于m/2。
  2. 根据权利要求1所述的方法，其中，所述根据所述第k个PHY数据所占的有效时隙nk删除所述第k存储单元中m个存储子单元的不可用时隙对应的存储部分，重新构成新第k存储单元，还包括：
    填充所述新第k存储单元的第1个存储子单元，使所述新第k存储单元的第1个存储子单元的有效时隙为nk。
  3. 根据权利要求1所述的方法，其中，所述根据预设规则分别将所述N个PHY数据对应的每个存储子单元中的第2i-1个存储子单元存储的第一数据存储在第一矩阵中，以及将第2i个存储子单元存储的第二数据存储在第二矩阵中进行交织，并获取交织后的第2i-1组交织数据或第2i组交织数据，包括：
    将所述N个PHY数据对应的每个存储子单元中的所述第2i-1个存储子 单元存储的第一数据存储在所述第一矩阵中；
    当所述第一矩阵存储完所述第一数据后，输出交织后的所述第2i-1组交织数据；
    在开始输出所述第2i-1组交织数据时，开始将所述N个PHY数据对应的每个存储子单元中的所述第2i个存储子单元存储的第二数据存储在所述第二矩阵中；
    当所述第二矩阵存储完所述第二数据后，输出交织后的所述第2i组交织数据；
    在开始输出所述第2i组交织数据时，开始将i加1后继续对所述N个PHY数据对应的每个存储子单元中的下一个存储子单元存储的数据进行交织，直到i等于m/2为止。
  4. 根据权利要求3所述的方法，其中，所述将所述N个PHY数据对应的每个存储子单元中的所述第2i-1个存储子单元存储的所述第一数据存储在所述第一矩阵中，包括：
    按照所述N个PHY数据的排列顺序将所述N个PHY数据对应的每个存储子单元中的所述第2i-1个存储子单元存储的所述第一数据存储在所述第一矩阵中。
  5. 根据权利要求3所述的方法，其中，所述N个PHY数据对应的每个存储子单元中的所述第2i个存储子单元存储的所述第二数据存储在所述第二矩阵中，包括：
    按照所述N个PHY数据的排列顺序将所述N个PHY数据对应的每个存储子单元中的所述第2i个存储子单元存储的所述第二数据存储在所述第二矩阵中。
  6. 根据权利要求3至5任一项所述的方法，其中，所述开始将i加1后继续对所述N个PHY数据对应的每个存储子单元中的下一个存储子单元 存储的数据进行交织，直到i等于m/2为止之后，还包括：
    得到所述第一矩阵以及所述第二矩阵输出的m组交织数据。
  7. 一种PHY交织装置，所述装置包括：
    缓存单元，配置为将N个PHY数据中的第k个PHY数据缓存在第k存储单元中，所述第k存储单元包括m个存储子单元；其中，m、N为大于0的自然数，k为大于0且小于等于N的自然数；
    重构单元，配置为根据所述第k个PHY数据所占的有效时隙nk删除所述第k存储单元中m个存储子单元的不可用时隙对应的存储部分，重新构成新第k存储单元；其中，nk为大于0且小于等于预设上限值的自然数；以及继续对第k+1个PHY数据进行新第k+1存储单元的构成，直到k等于N为止；
    交织单元，配置为根据预设规则分别将所述N个PHY数据对应的每个存储子单元中的第2i-1个存储子单元存储的第一数据存储在第一矩阵中，以及将第2i个存储子单元存储的第二数据存储在第二矩阵中进行交织，并获取交织后的第2i-1组交织数据或第2i组交织数据，其中，i大于等于1且小于等于m/2。
  8. 根据权利要求7所述的装置，其中，
    所述重构单元，还配置为填充所述新第k存储单元的第1个存储子单元，使所述新第k存储单元的第1个存储子单元的有效时隙为nk。
  9. 根据权利要求7所述的装置，其中，所述交织单元，包括：
    第一存储子单元，配置为将所述N个PHY数据对应的每个存储子单元中的所述第2i-1个存储子单元存储的第一数据存储在所述第一矩阵中，并通知第一输出子单元与第二存储子单元；
    所述第一输出子单元，配置为当所述第一矩阵存储完所述第一数据后，输出交织后的所述第2i-1组交织数据；
    所述第二存储子单元，配置为在所述第一输出子单元开始输出所述第2i-1组交织数据时，开始将所述N个PHY数据对应的每个存储子单元中的所述第2i个存储子单元存储的第二数据存储在所述第二矩阵中，并通知第二输出子单元与第一存储子单元；
    所述第二输出子单元，配置为当所述第二矩阵存储完所述第二数据后，输出交织后的所述第2i组交织数据；
    所述第一存储子单元，还配置为在所述第二输出子单元开始输出所述第2i组交织数据时，开始将i加1后继续对所述N个PHY数据对应的每个存储子单元中的下一个存储子单元存储的数据进行交织，直到i等于m/2为止。
  10. 根据权利要求9所述的装置，其中，
    所述第一存储子单元，具体配置为按照所述N个PHY数据的排列顺序将所述N个PHY数据对应的每个存储子单元中的所述第2i-1个存储子单元存储的所述第一数据存储在所述第一矩阵中。
  11. 根据权利要求9所述的装置，其中，
    所述第二存储子单元，具体配置为按照所述N个PHY数据的排列顺序将所述N个PHY数据对应的每个存储子单元中的所述第2i个存储子单元存储的所述第二数据存储在所述第二矩阵中。
  12. 根据权利要求9至11任一项所述的装置，其中，
    所述交织单元，还配置为得到所述第一矩阵以及所述第二矩阵输出的m组交织数据。
  13. 一种计算机存储介质，所述计算机存储介质中存储有计算机可执行指令，所述计算机可执行指令用于执行权利要求1至6任一项所述的PHY交织方法。
PCT/CN2017/085088 2016-10-21 2017-05-19 一种phy交织方法、装置及计算机存储介质 Ceased WO2018072438A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201610921197.1 2016-10-21
CN201610921197.1A CN107979438B (zh) 2016-10-21 2016-10-21 一种phy交织方法及装置

Publications (1)

Publication Number Publication Date
WO2018072438A1 true WO2018072438A1 (zh) 2018-04-26

Family

ID=62003820

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2017/085088 Ceased WO2018072438A1 (zh) 2016-10-21 2017-05-19 一种phy交织方法、装置及计算机存储介质

Country Status (2)

Country Link
CN (1) CN107979438B (zh)
WO (1) WO2018072438A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101159510A (zh) * 2007-11-16 2008-04-09 深圳市好易通科技有限公司 一种提高信息比特传输可靠性的方法
CN101616446A (zh) * 2008-06-27 2009-12-30 阿尔卡特朗讯 分组的选择性无线电传输
CN102611526A (zh) * 2011-11-08 2012-07-25 华为技术有限公司 Mimo系统中发送数据流的方法和装置
CN105009540A (zh) * 2013-12-31 2015-10-28 华为技术有限公司 一种加扰方法及加扰装置
US20160119076A1 (en) * 2014-10-24 2016-04-28 Ciena Corporation Channelized oduflex systems and methods

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102255687B (zh) * 2010-05-17 2014-01-01 中兴通讯股份有限公司 速率匹配方法与装置
CN103888224B (zh) * 2014-04-04 2017-05-10 中国科学院自动化研究所 一种用于LTE系统Turbo码内交织的并行实现方法及装置
KR102044793B1 (ko) * 2015-04-14 2019-11-15 소니 주식회사 불균일 성상군 및 상이한 phy 모드들을 이용한 코딩 및 변조 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101159510A (zh) * 2007-11-16 2008-04-09 深圳市好易通科技有限公司 一种提高信息比特传输可靠性的方法
CN101616446A (zh) * 2008-06-27 2009-12-30 阿尔卡特朗讯 分组的选择性无线电传输
CN102611526A (zh) * 2011-11-08 2012-07-25 华为技术有限公司 Mimo系统中发送数据流的方法和装置
CN105009540A (zh) * 2013-12-31 2015-10-28 华为技术有限公司 一种加扰方法及加扰装置
US20160119076A1 (en) * 2014-10-24 2016-04-28 Ciena Corporation Channelized oduflex systems and methods

Also Published As

Publication number Publication date
CN107979438B (zh) 2020-04-24
CN107979438A (zh) 2018-05-01

Similar Documents

Publication Publication Date Title
CA2972832C (en) Polar code rate matching method and apparatus
WO2012071725A1 (zh) 一种数据选择加密解密方法及装置
US11762557B2 (en) System and method for data compaction and encryption of anonymized datasets
WO2014019551A1 (zh) 解码处理方法、装置及编解码系统
WO2012071728A1 (zh) 一种云存储数据加密方法、装置及系统
JP7047018B2 (ja) 消去コードベースのデータ処理方法および装置
CN103685060B (zh) 数据包发送方法及装置
CN104753653B (zh) 一种解速率匹配的方法、装置和接收侧设备
US12498853B2 (en) System and method for data compaction and encryption of anonymized data records
CN106162229A (zh) 改善公平性的平滑码率自适应方法及装置
CN101938325B (zh) 有限长度循环缓存速率匹配的解速率匹配方法和装置
CN103414762B (zh) 云备份方法和装置
CN118138238A (zh) 一种基于网络存储器的数据传输系统
CN105607888A (zh) 数据位宽转换方法及装置
CN102082577B (zh) 一种高速循环冗余校验crc装置及其实现方法
CN118363918A (zh) 一种基于rdma的遥测数据乱序重排和异构加速方法及系统
CN103716115A (zh) 时分复用的fec编码方法及装置
WO2018072438A1 (zh) 一种phy交织方法、装置及计算机存储介质
CN1303834C (zh) 用于最小化由收缩引起的输出延迟的设备和方法
CN113378194A (zh) 一种加解密运算加速方法、系统及存储介质
CN117573620B (zh) 一种大文件拆分并发读取方法和系统
CN109728853A (zh) 一种数据处理的方法、设备及存储介质
CN104348571A (zh) 数据分块方法及装置
CN111061682A (zh) 一种数据缓存方法、读取方法、电子设备及存储介质
CN102934387B (zh) 对数据包进行循环冗余校验的方法及装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17862062

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17862062

Country of ref document: EP

Kind code of ref document: A1