WO2018042262A1

WO2018042262A1 - 表示装置

Info

Publication number: WO2018042262A1
Application number: PCT/IB2017/052895
Authority: WO
Inventors: 豊高耕平
Original assignee: 株式会社半導体エネルギー研究所
Priority date: 2016-08-31
Filing date: 2017-05-17
Publication date: 2018-03-08

Abstract

要約書異なる種類の表示素子を有し、かつ、位置入力装置としての機能が付加された新規な構成の表示装置を提供する。第１の画素と、第２の画素と、第１の回路と、を有し、上記第１の画素は、第１のトランジスタと、第２のトランジスタと、第１の表示素子と、を有し、上記第２の画素は、第２の表示素子を有し、上記第１のトランジスタは、上記第１の表示素子の第１の電極への画像信号の供給を制御する機能を有し、上記第２のトランジスタのゲートは、上記第１の電極に電気的に接続され、上記第１の回路は、上記第２のトランジスタのドレイン電流の大きさを検出する機能を有する表示装置。

Description

表示装置

本発明の一態様は、表示装置に関する。また、本発明の一態様は、表示装置などの半導体装置に関する。

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。

液晶表示装置や電子ペーパーなどのバックライトや外光などを利用して表示を行う表示装置の場合、使用環境における外光の強度により表示品質が左右されやすい。そこで、下記の特許文献１のように、液晶素子に加えて有機ＥＬ素子などの発光素子を表示素子として用いた表示装置が提案されている。液晶素子と発光素子とを表示素子として用いることで、使用環境における外光の強度により表示品質が左右されにくい表示装置を実現することができる。

特開２００３−２２８３０４号公報

ところで、位置入力装置としての機能が付加された表示装置には、位置入力装置の機能の一部を表示装置の内部に組み込むインセルタイプと、表示装置の外部に位置入力装置を設けるオンセルタイプとがある。インセルタイプは、位置入力装置を有する表示装置の薄型化、軽量化に有利である。

上述したような技術的背景のもと、本発明の一態様は、異なる種類の表示素子を有し、かつ、位置入力装置としての機能が付加された新規な構成の表示装置の提供を、課題の一つとする。或いは、本発明の一態様は、表示装置の薄型化、または小型化を実現することができる、異なる種類の表示素子を有し、かつ、位置入力装置としての機能が付加された表示装置の提供を、課題の一つとする。

なお、本発明の一態様は、新規な半導体装置などの提供を、課題の一つとする。なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの課題の全てを解決する必要はない。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。

本発明の一態様に係る表示装置では、第１の表示素子を有する画素と、第２の表示素子を有する画素とを有し、第１の表示素子を有する画素に物体の接近を検出する機能を付加する。そして、第２の表示素子において画像の表示を行い、かつ、第１の表示素子において画像の表示を行わないときに、第１の表示素子を有する画素において物体の接近の検出を行う。

具体的に、本発明の一態様に係る表示装置は、第１の画素と、第２の画素と、を有し、前記第１の画素は、第１の表示素子を有し、前記第２の画素は、第２の表示素子を有し、前記第１の画素は、物体の接近を検出する機能を有する。

さらに、上記表示装置は、第１の期間と、第２の期間と、を有し、前記第１の期間において、前記第１の表示素子が駆動せず、かつ、前記第２の表示素子が駆動し、前記第２の期間において、前記第１の表示素子が駆動し、かつ、前記第２の表示素子が駆動せず、前記第１の期間において、前記第１の画素が物体の接近を検出しても良い。

さらに、上記表示装置は、第１の期間と、第２の期間と、第３の期間と、を有し、前記第１の期間において、前記第１の表示素子が駆動せず、かつ、前記第２の表示素子が駆動し、前記第２の期間において、前記第１の表示素子が駆動し、かつ、前記第２の表示素子が駆動せず、前記第３の期間において、前記第１の表示素子が駆動し、かつ、前記第２の表示素子が駆動し、前記第１の期間において、前記第１の画素が物体の接近を検出しても良い。

具体的に、本発明の一態様に係る表示装置は、第１の画素と、第２の画素と、第１の回路と、を有し、前記第１の画素は、第１のトランジスタと、第２のトランジスタと、第１の表示素子と、を有し、前記第２の画素は、第２の表示素子を有し、前記第１のトランジスタは、前記第１の表示素子の第１の電極への画像信号の供給を制御する機能を有し、前記第２のトランジスタのゲートは、前記第１の電極に電気的に接続され、前記第１の回路は、前記第２のトランジスタのドレイン電流の大きさを検出する機能を有する。

さらに、上記表示装置は、第１の期間と、第２の期間と、を有し、前記第１の期間において、前記第１の表示素子が駆動せず、かつ、前記第２の表示素子が駆動し、前記第２の期間において、前記第１の表示素子が駆動し、かつ、前記第２の表示素子が駆動せず、前記第１の期間において、前記第１の回路は、前記第２のトランジスタのドレイン電流の大きさを検出しても良い。

さらに、上記表示装置は、第１の期間と、第２の期間と、第３の期間と、を有し、前記第１の期間において、前記第１の表示素子が駆動せず、かつ、前記第２の表示素子が駆動し、前記第２の期間において、前記第１の表示素子が駆動し、かつ、前記第２の表示素子が駆動せず、前記第３の期間において、前記第１の表示素子が駆動し、かつ、前記第２の表示素子が駆動し、前記第１の期間において、前記第１の回路は、前記第２のトランジスタのドレイン電流の大きさを検出しても良い。

具体的に、本発明の一態様に係る表示装置は、第１の画素と、第２の画素と、第１の回路と、を有し、前記第１の画素は、第１のトランジスタと、第１の表示素子と、を有し、前記第２の画素は、第２の表示素子を有し、前記第１のトランジスタのソース又はドレインの一方は、第１の配線に電気的に接続され、前記第１のトランジスタのソース又はドレインの他方は、前記第１の表示素子の第１の電極に電気的に接続され、前記第１の表示素子の第２の電極は、第２の配線に電気的に接続され、前記第１の配線は、前記第２の配線に交差しており、前記第１の回路は、前記第２の配線の電位の変化を検出する機能を有する。

さらに、上記表示装置は、第１の期間と、第２の期間と、を有し、前記第１の期間において、前記第１の表示素子が駆動せず、かつ、前記第２の表示素子が駆動し、前記第２の期間において、前記第１の表示素子が駆動し、かつ、前記第２の表示素子が駆動せず、前記第１の期間において、前記第１の回路は、前記第２の配線の電位の変化を検出しても良い。

さらに、上記表示装置は、第１の期間と、第２の期間と、第３の期間と、を有し、前記第１の期間において、前記第１の表示素子が駆動せず、かつ、前記第２の表示素子が駆動し、前記第２の期間において、前記第１の表示素子が駆動し、かつ、前記第２の表示素子が駆動せず、前記第３の期間において、前記第１の表示素子が駆動し、かつ、前記第２の表示素子が駆動し、前記第１の期間において、前記第１の回路は、前記第２の配線の電位の変化を検出しても良い。

さらに、上記表示装置は、前記第１の表示素子は、光の反射を利用して階調を表示する機能を有し、前記第２の表示素子は、発光の強度により階調を表示する機能を有しても良い。

さらに、上記表示装置は、前記第１の表示素子は、光の反射を利用して階調を表示する機能を有し、前記第２の表示素子は、光の透過を利用して階調を表示する機能を有しても良い。

本発明の一態様では、上記構成により、異なる種類の表示素子を有し、かつ、位置入力装置としての機能が付加された新規な構成の表示装置を提供することができる。或いは、本発明の一態様は、表示装置の薄型化、または小型化を実現する、異なる種類の表示素子を有し、かつ、位置入力装置としての機能が付加された表示装置を提供することができる。

なお、本発明の一態様により、新規な半導体装置などを提供することができる。なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。

表示装置の構成例を示す図。表示装置の動作を模式的に示す図。表示装置の動作を模式的に示す図。画素の構成例を示す図。画素の動作を模式的に示す図と、タイミングチャート。画素の構成例を示す図。画素の構成例を示す図。画素の動作を模式的に示す図と、タイミングチャート。画素の構成例を示す図。配線ＳＬと配線ＲＬのレイアウトを示す図。画素の構成例を示す図。表示装置の断面構造の一例を示す図。指の接近を検出しているときの表示装置の断面構造の一例を示す図。表示装置の断面構造の一例を示す図。指の接近を検出しているときの表示装置の断面構造の一例を示す図。表示装置の構成例を示す。表示装置の構成例を示す。ＳＣの構成例を示す図。表示装置の構成例を示す図。表示装置の構造を示す斜視図。電子機器の一例を示す図。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。

図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。

本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている場合がある。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。

図面に記載したブロック図の各回路ブロックの配置は、説明のため位置関係を特定するものであり、異なる回路ブロックで別々の機能を実現するよう示していても、実際の回路ブロックにおいては同じ回路ブロック内で別々の機能を実現しうるように設けられている場合もある。また各回路ブロックの機能は、説明のため機能を特定するものであり、一つの回路ブロックとして示していても、実際の回路ブロックにおいては一つの回路ブロックで行う処理を、複数の回路ブロックで行うよう設けられている場合もある。

また、本明細書等において、半導体装置とは、半導体特性を利用した装置であり、半導体素子（トランジスタ、ダイオード等）を含む回路、同回路を有する装置等をいう。また、半導体特性を利用することで機能しうる装置全般をいう。例えば、集積回路、集積回路を備えたチップは、半導体装置の一例である。また、記憶装置、表示装置、発光装置、照明装置及び電子機器等は、それ自体が半導体装置である場合があり、又は半導体装置を有している場合がある。

また、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。

トランジスタは、ゲート、ソース、およびドレインと呼ばれる３つの端子を有する。ゲートは、トランジスタの導通状態を制御する制御ノードとして機能するノードである。ソースまたはドレインとして機能する２つの入出力ノードは、トランジスタの型及び各端子に与えられる電位の高低によって、一方がソースとなり他方がドレインとなる。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。また、本明細書等では、ゲート以外の２つの端子を第１端子、第２端子と呼ぶ場合がある。

ノードは、回路構成やデバイス構造等に応じて、端子、配線、電極、導電層、導電体、不純物領域等と言い換えることが可能である。また、端子、配線等をノードと言い換えることが可能である。

電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。なお、電位とは、相対的なものである。よって、接地電位と記載されていても、必ずしも、０Ｖを意味しない場合もある。

本明細書等において、「膜」という言葉と「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を「導電膜」という用語に変更することが可能な場合がある。例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。

本明細書等において、“第１”、“第２”、“第３”という序数詞は構成要素の混同を避けるために付す場合があり、その場合は数的に限定するものではなく、また順序を限定するものでもない。

本明細書等において、金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも１つを有する場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、略してＯＳと呼ぶことができる。また、ＯＳ　ＦＥＴと記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。

また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ　ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。

また、本明細書等において、ＣＡＡＣ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌ）、及びＣＡＣ（ｃｌｏｕｄ−ａｌｉｇｎｅｄ　ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。

また、本明細書等において、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅを、トランジスタの半導体層に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。

また、本明細書等において、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。

また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。

また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅをトランジスタのチャネル領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。

すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ　ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ　ｍａｔｒｉｘ　ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。

（実施の形態１）
図１に、本発明の一態様の一態様に係る表示装置１０の、構成の一例を示す。図１に示す表示装置１０は、画素１１と画素１２とを有し、画素１１は第１の表示素子１３を有し、画素１２は第２の表示素子１４を有する。第１の表示素子１３と第２の表示素子１４は、光の反射を利用して階調を表示する機能を有する表示素子（反射型表示素子）であっても良いし、光の透過を利用して階調を表示する機能を有する表示素子（透過型表示素子）であっても良いし、発光の強度により階調を表示する機能を有する表示素子（発光型表示素子）であっても良い。

例えば、第１の表示素子１３として反射型表示素子を用い、第２の表示素子１４として発光型表示素子を用いる場合、例えば、外光の強度が低い環境において、発光型表示素子を用いて画像の表示を行うことで画像の視認性を高めることができ、外光の強度が高い環境において反射型表示素子を用いて画像の表示を行うことで、消費電力を低く抑えることができる。

また、第１の表示素子１３として反射型表示素子を用い、第２の表示素子１４として透過型表示素子を用いても良い。具体的には、例えば、第１の表示素子１３として反射型の液晶素子を用い、第２の表示素子１４として透過型の液晶素子を用いても良い。あるいは、第１の表示素子１３として発光型表示素子を用い、第２の表示素子１４として透過型の発光型表示素子を用いても良い。

いずれの場合においても、種類の異なる表示素子を共に用いて画像の表示を行うことで、表示される画像の階調、色などを相補的に調整することができる。

具体的に、発光型表示素子として、例えばＯＬＥＤ（Ｏｒｇａｎｉｃ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）、ＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）、ＱＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）などの自発光性の発光素子を用いることができる。また、反射型表示素子として、例えば反射型の液晶素子、シャッター方式のＭＥＭＳ（Ｍｉｃｒｏ　Ｅｌｅｃｔｒｏ　Ｍｅｃｈａｎｉｃａｌ　Ｓｙｓｔｅｍ）素子、光干渉方式のＭＥＭＳ素子、マイクロカプセル方式、電気泳動方式、エレクトロウェッティング方式、電子粉流体（登録商標）方式等を用いることができる。また、透過型表示素子として、例えば透過型の液晶素子等を用いることができる。

また、本発明の一態様では、様々なモードの液晶素子を用いることができる。具体的には、例えば、ＦＦＳ（Ｆｒｉｎｇｅ　Ｆｉｅｌｄ　Ｓｗｉｔｃｈｉｎｇ）モード、ＴＮ（Ｔｗｉｓｔｅｄ　Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ　Ｔｗｉｓｔｅｄ　Ｎｅｍａｔｉｃ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｍｅｎｔ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ　Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ　Ｓｗｉｔｃｈｉｎｇ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ　Ｃｏｍｐｅｎｓａｔｅｄ　Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ブルー相モード、ＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ　Ｂｅｎｄ　Ａｌｉｇｎｍｅｎｔ）モード、ＶＡ−ＩＰＳモード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ　Ｃｏｎｔｒｏｌｌｅｄ　Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ　Ｄｉｓｐｅｒｓｅｄ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ　Ｎｅｔｗｏｒｋ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）モード、ゲストホストモード、ＡＳＶ（Ａｄｖａｎｃｅｄ　Ｓｕｐｅｒ　Ｖｉｅｗ）モード等の液晶素子が挙げられる。

また、液晶素子に用いる液晶層には、例えば、サーモトロピック液晶またはリオトロピック液晶に分類される液晶材料を用いることができる。或いは、液晶素子に用いる液晶層には、例えば、ネマチック液晶、スメクチック液晶、コレステリック液晶、または、ディスコチック液晶に分類される液晶材料を用いることができる。或いは、液晶素子に用いる液晶層には、例えば、強誘電性液晶、または反強誘電性液晶に分類される液晶材料を用いることができる。或いは、液晶素子に用いる液晶層には、例えば、主鎖型高分子液晶、側鎖型高分子液晶、或いは、複合型高分子液晶などの高分子液晶、または低分子液晶に分類される液晶材料を用いることができる。或いは、液晶素子に用いる液晶層には、例えば、高分子分散型液晶（ＰＤＬＣ）に分類される液晶材料を用いることができる。

また、配向膜を用いないブルー相を示す液晶を液晶層に用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、カイラル剤や紫外線硬化樹脂を添加して温度範囲を改善する。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さいため好ましい。

表示装置１０では、第１の表示素子１３が画像信号Ｖｄａｔａ１に従って階調を表示する機能を有し、第２の表示素子１４が画像信号Ｖｄａｔａ２に従って階調を表示する機能を有する。第１の表示素子１３が階調の表示を行うことにより、表示装置１０において画像が表示される。また、第２の表示素子１４が階調の表示を行うことにより、表示装置１０において画像が表示される。

また、図１では、第１の表示素子１３に加えて、画素１１が有するトランジスタ１９を示している。トランジスタ１９は、画素１１への画像信号Ｖｄａｔａ１の入力を制御する機能を有する。

また、表示装置１０では、画素１１が、物体の接近の検出を行う機能を有する。具体的に、画素１１は、第１の表示素子１３が有する一対の電極のうち、いずれか一方の電極と、物体との間に静電容量が形成されることにより、当該一方の電極の電位が変動することを検出する機能を有する。上記機能の詳細については、後述する。

また、表示装置１０は、読み出し回路（ＳＣ１５）を有する。ＳＣ１５は、画素１１において検出された電位の変動を用いて、物体と画素１１との位置関係の情報（位置情報）を含む信号を生成する機能を有する。

なお、画素１１における物体の接近の検出は、第１の表示素子１３において階調の表示を行わない期間において行うことができる。このとき、第２の表示素子１４では、階調の表示を行うこともできるし、行わないこともできる。図２に、第１の表示素子１３において階調の表示を行わず、第２の表示素子１４において階調の表示を行う場合の、表示装置１０の動作を模式的に示す。

図２では、非検出物にあたる物体として、指１６が画素１１に接近している様子を示している。画素１１では、画像信号Ｖｄａｔａ１の画素１１への入力が停止されている。よって、第１の表示素子１３は駆動せず、画像信号Ｖｄａｔａ１に従って階調の表示を行わない。そして、指１６と画素１１との間には、静電容量１７が形成される。具体的に、上記静電容量１７は、第１の表示素子１３の画素電極と指１６の間、もしくは、第１の表示素子１３のコモン電極と指１６の間に形成される。そして、静電容量１７の容量値は、指１６と画素１１との距離が短いほど大きくなり、当該距離が長いほど小さくなる。

指１６が画素１１に接近して行くに伴って上記静電容量１７が大きくなると、第１の表示素子１３の画素電極の電位もしくはコモン電極の電位が変動する。ＳＣ１５は、上記電位の変動を検出することで、指１６と画素１１との位置関係の情報を含む信号を生成することができる。

なお、画素１１において、物体の接近の検出を行っている際に、画素１２には画像信号Ｖｄａｔａ２が入力されることで、第２の表示素子１４は駆動し、画像信号Ｖｄａｔａ２に従って階調の表示を行う。本発明の一態様では、画像の表示と、物体の接近の検出とを、異なる画素で行うことができる。よって、画像の表示を行う期間が、物体の接近の検出を行う期間によって制約を受けにくい。したがって、物体と画素１１との位置関係の情報の検出を行いつつ、品質の高い画像の表示を行うことができる。

次いで、図３に、第１の表示素子１３において階調の表示を行い、第２の表示素子１４において階調の表示を行わない場合の、表示装置１０の動作を模式的に示す。図３では、画素１１への画像信号Ｖｄａｔａ１の入力が行われており、第１の表示素子１３は、画像信号Ｖｄａｔａ１に従って階調の表示を行う。また、図３では、画素１２への画像信号Ｖｄａｔａ２の入力が停止されており、第２の表示素子１４は駆動せず、画像信号Ｖｄａｔａ２に従って階調の表示を行わない。

なお、第１の表示素子１３において階調の表示を行い、かつ、第２の表示素子１４において階調の表示を行うこともできる。この場合、画素１１への画像信号Ｖｄａｔａ１の入力が行われ、第１の表示素子１３は、画像信号Ｖｄａｔａ１に従って階調の表示を行う。また、画素１２への画像信号Ｖｄａｔａ２の入力が行われ、第２の表示素子１４は、画像信号Ｖｄａｔａ２に従って階調の表示を行う。

次いで、第１の表示素子１３として液晶素子を用いた場合の、画素１１の具体的な構成の一例を図４に示す。図４に示す画素１１は、液晶素子１３Ｌに加えて、トランジスタ２０、トランジスタ２１、容量素子２２を有する。そして、トランジスタ２０は、液晶素子１３Ｌが有する画素電極への画像信号Ｖｄａｔａ１の供給を制御する機能を有する。

具体的に、トランジスタ２０のゲートは、配線ＧＬに電気的に接続されている。また、トランジスタ２０のソース又はドレインの一方は、配線ＳＬに電気的に接続されている。配線ＳＬには、画像信号Ｖｄａｔａ１が入力される。また、トランジスタ２０のソース又はドレインの他方は、液晶素子１３Ｌの画素電極に電気的に接続されている。容量素子２２は、一方の電極が上記画素電極に電気的に接続され、他方の電極には所定の電位が供給される。トランジスタ２１のゲートは、液晶素子１３Ｌの画素電極に電気的に接続されている。トランジスタ２１のソース又はドレインの一方は、配線ＭＬに電気的に接続されている。トランジスタ２１のソース又はドレインの他方には、所定の電位が供給される。

次いで、画像信号Ｖｄａｔａ１に従って液晶素子１３Ｌが階調を表示する際の、図４に示す画素１１の具体的な動作について説明する。液晶素子１３Ｌが階調を表示する際、配線ＭＬには、トランジスタ２１のソース又はドレインの他方と同じ電位が与えられているものとする。以下、液晶素子１３Ｌが階調を表示する際、トランジスタ２１のソース又はドレインの他方にはローレベルの電位が与えられており、配線ＭＬにもローレベルの電位が与えられているものとする。

まず、トランジスタ２０がオン状態になるような電位が配線ＧＬに供給され、トランジスタ２０がオン状態になる。また、配線ＳＬにＶｄａｔａ１の電位が供給され、配線ＳＬに供給された上記電位は、トランジスタ２０を介してＮｏｄｅＡに供給される。

液晶素子１３Ｌは、ＮｏｄｅＡの電位に従って液晶の配向が変化し、液晶層における光の透過率が制御される。そして、透過率が高いほど、液晶素子１３Ｌにおいて表示される階調が高くなり、透過率が低いほど、液晶素子１３Ｌにおいて表示される階調が低くなる。

次いで、トランジスタ２０がオフ状態になるような電位が配線ＧＬに供給され、トランジスタ２０がオフ状態になる。トランジスタ２０がオフ状態になることにより、ＮｏｄｅＡの電位は保持され、画素１１において表示される階調も保持される。

次いで、物体の接近の検出を行う際の、図４に示す画素１１の具体的な動作について説明する。図５（Ｂ）に、物体の接近の検出を行う場合であって、物体が画素１１に接近していないときの、配線ＧＬ、配線ＳＬ、配線ＭＬ、液晶素子１３Ｌの画素電極（ＮｏｄｅＡとする）の電位のタイミングチャートを示す。ただし、図５（Ｂ）では、トランジスタ２０がｎチャネル型、トランジスタ２１がｐチャネル型である場合のタイミングチャートを例示している。そして、物体の接近の検出を行う際、トランジスタ２１のソース又はドレインの他方にはローレベルの電位が与えられているものとする。

まず、期間Ｔ１において、トランジスタ２０がオン状態になるような電位が配線ＧＬに供給され、トランジスタ２０がオン状態になる。具体的に図５（Ｂ）では、期間Ｔ１において配線ＧＬにハイレベルの電位が供給される場合を例示している。また、期間Ｔ１では、初期化用の電位として、トランジスタ２１をオフ状態にするような電位が配線ＳＬに供給される。具体的に図５（Ｂ）では、初期化用の電位としてハイレベルの電位（Ｈで示す）が配線ＳＬに供給される場合を例示している。配線ＳＬに供給された上記電位は、トランジスタ２０を介してＮｏｄｅＡに供給されるため、ＮｏｄｅＡの電位が上昇し、トランジスタ２１はオフ状態になる。

また、配線ＭＬには初期化用の電位を与える。配線ＭＬに初期化用の電位を与えるタイミングは期間Ｔ１であっても、期間Ｔ１より前の期間であってもどちらでも良い。配線ＭＬに与える初期化用の電位は、トランジスタ２１のソース又はドレインの他方に与えられる電位との間に電位差を有していることが望ましい。図５（Ｂ）ではハイレベルの電位が初期化用の電位として配線ＭＬに与えられているものとする。そして、配線ＭＬは、トランジスタ２１がオフ状態になった後にフローティングの状態にしておく。

なお、液晶素子１３Ｌは、ＮｏｄｅＡの電位に従って液晶の配向が変化し、液晶層における光の透過率が制御される。ただし、初期化用の電位は全ての画素１１において同じ高さを有するため、液晶素子１３Ｌによって表示される階調によって、画素１２における画像の表示に与える影響を極力抑えることができる。

また、液晶素子１３Ｌの液晶層にノーマリホワイトの液晶材料を用いる場合、物体の接近の検出を行う際にＮｏｄｅＡの電位が下降することで、液晶素子１３Ｌの透過率が高くなってしまう場合がある。よって、液晶素子１３Ｌの液晶層にノーマリホワイトの液晶材料を用いる場合は、ＮｏｄｅＡの電位が多少下降しても液晶素子１３Ｌの透過率を低いままに保てる程度に、物体の接近の検出を行う前の初期化用の電位を、十分高く設定することが望ましい。

期間Ｔ１が終了し、期間Ｔ２が開始されると、トランジスタ２０がオフ状態になるような電位が配線ＧＬに供給される。具体的に図５（Ｂ）では、期間Ｔ１において配線ＧＬにローレベルの電位が供給される場合を例示している。トランジスタ２０がオフ状態になることにより、ＮｏｄｅＡの電位は保持される。

そして、期間Ｔ２において、物体が画素１１に接近しないと、ＮｏｄｅＡの電位は保持されたままであるので、トランジスタ２１はオフ状態のままである。

次いで、期間Ｔ２が終了して期間Ｔ３が開始されると、物体の画素１１への接近の検出が終了する。具体的に、期間Ｔ３では、トランジスタ２０がオン状態になるような電位が配線ＧＬに供給され、トランジスタ２０がオン状態になる。具体的に図５（Ｂ）では、期間Ｔ３において配線ＧＬにハイレベルの電位が供給される場合を例示している。また、期間Ｔ３では、配線ＳＬに初期化用の電位が供給される。物体の接近の検出を行った後の初期化用の電位は、トランジスタ２１をオン状態にするような電位が望ましい。具体的に図５（Ｂ）では、初期化用の電位としてローレベルの電位（Ｌで示す）が配線ＳＬに供給される場合を例示している。配線ＳＬに供給された電位は、トランジスタ２０を介してＮｏｄｅＡに供給されるため、ＮｏｄｅＡの電位が下降し、トランジスタ２１はオン状態になる。よって、配線ＭＬの電位もローレベルに初期化される。

次いで、図５（Ｃ）に、物体の接近の検出を行う場合であって、指１６が画素１１に接近しているときの、配線ＧＬ、配線ＳＬ、配線ＭＬ、液晶素子１３Ｌの画素電極（ＮｏｄｅＡとする）の電位のタイミングチャートを示す。ただし、図５（Ｃ）では、トランジスタ２０がｎチャネル型、トランジスタ２１がｐチャネル型である場合のタイミングチャートを例示している。そして、物体の接近の検出を行う際、トランジスタ２１のソース又はドレインの他方にはローレベルの電位が与えられているものとする。

期間Ｔ１の動作については、図５（Ｂ）の場合と同様である。期間Ｔ１が終了し、期間Ｔ２が開始されると、トランジスタ２０がオフ状態になるような電位が配線ＧＬに供給される。具体的に図５（Ｃ）では、期間Ｔ１において配線ＧＬにローレベルの電位が供給される場合を例示している。トランジスタ２０がオフ状態になることにより、ＮｏｄｅＡの電位は保持される。

そして、期間Ｔ２において指１６が画素１１に接近することで、図５（Ａ）に示すように、指１６とＮｏｄｅＡとの間に静電容量１７が形成されるため、ＮｏｄｅＡの電位は下降する。そして、ＮｏｄｅＡの電位は、指１６と画素１１との距離が短く、静電容量１７の容量値が大きくなるほど、大きく下降する。

そして、トランジスタ２１の導通状態は、ＮｏｄｅＡの電位に従って制御されるため、ＮｏｄｅＡの電位が大きく下降すると、トランジスタ２１がオフ状態からオン状態になる。トランジスタ２１がオン状態になると、トランジスタ２１のソース又はドレインの他方の電位が配線ＭＬに与えられ、配線ＭＬの電位は下降する。よって、配線ＭＬの電位の変化を検出することで、指１６の位置情報を得ることができる。

次いで、期間Ｔ２が終了して期間Ｔ３が開始されると、物体の画素１１への接近の検出が終了する。具体的に、期間Ｔ３では、トランジスタ２０がオン状態になるような電位が配線ＧＬに供給され、トランジスタ２０がオン状態になる。具体的に図５（Ｃ）では、期間Ｔ３において配線ＧＬにハイレベルの電位が供給される場合を例示している。また、期間Ｔ３では、配線ＳＬに初期化用の電位が供給される。物体の接近の検出を行った後の初期化用の電位は、トランジスタ２１をオン状態にするような電位が望ましい。具体的に図５（Ｃ）では、初期化用の電位としてローレベルの電位（Ｌで示す）が配線ＳＬに供給される場合を例示している。配線ＳＬに供給された電位は、トランジスタ２０を介してＮｏｄｅＡに供給される。トランジスタ２１は既にオン状態であり、配線ＭＬの電位はローレベルである。

なお、指１６が画素１１から遠ざかると、静電容量１７は小さくなり、場合によってはほとんど存在しなくなるため、ＮｏｄｅＡの電位は上昇し、ほぼ元に戻る。この場合、トランジスタ２１はオフ状態となるが、配線ＭＬはフローティングの状態であるためその電位は下降したままである。よって、再度、指１６の位置情報の検出を行う場合は、期間Ｔ３の前に期間Ｔ１と期間Ｔ２の動作を繰り返すことが望ましい。

次いで、図１に示す表示装置１０が有する、画素１１と画素１２の具体的な構成の一例を、図６（Ａ）に示す。図６（Ａ）に示す画素１１は、図４に示す画素１１と同じ構成を有する。ただし、図６（Ａ）に示す画素１１は、配線ＳＬを配線ＳＬｉ（ｉは自然数とする）、配線ＭＬを配線ＭＬｉ、配線ＧＬを配線ＧＬｊ（ｊは自然数とする）として、一般化して示している。

また、図６（Ａ）では、第２の表示素子１４として発光素子１４Ｅを、画素１２が有する場合を例示している。図６（Ａ）に示す画素１２は、発光素子１４Ｅに加えて、トランジスタ２３、トランジスタ２４、容量素子２５を有する。トランジスタ２３は、画素１２への画像信号Ｖｄａｔａ２の入力を制御する機能を有する。トランジスタ２４は、画像信号Ｖｄａｔａ２の電位に従って、発光素子１４Ｅに供給する電流を制御する機能を有する。

具体的に、トランジスタ２４のゲートは配線ＧＬｊ＋１に電気的に接続されている。トランジスタ２４のソース又はドレインの一方は、配線ＳＬｉ＋１に電気的に接続されている。トランジスタ２４のソース又はドレインの他方は、トランジスタ２３のゲートに電気的に接続されている。トランジスタ２３のソース又はドレインの一方は、配線ＡＬｊ電気的に接続されている。トランジスタ２３のソース又はドレインの他方は、発光素子１４Ｅに電気的に接続されている。容量素子２５は、一方の電極がトランジスタ２３のゲートに電気的に接続され、他方の電極がトランジスタ２３のソース又はドレインの一方に電気的に接続されている。

発光素子１４Ｅは、陽極と陰極を有し、一方が画素電極として機能し、他方がコモン電極として機能する。画素電極とコモン電極の間に、発光素子１４Ｅの閾値電圧より高い電圧を印加すると、ＥＬ層に陽極側から正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はＥＬ層において再結合し、ＥＬ層に含まれる発光物質が発光する。

なお、図６（Ａ）では、一の画素１１が一の画素１２に対応している場合を例示しているが、一の画素１１が複数の画素１２に対応していても良いし、複数の画素１１が一の画素１２に対応していても良い。

図６（Ｂ）に、一の画素１１が四の画素１２に対応している場合を例示する。具体的に、図６（Ｂ）では、一の画素１１に対し、画素１２ａ乃至１２ｄが対応している。図６（Ｂ）に示す画素１１の構成は、図６（Ａ）に示す画素１１の構成と同じである。ただし、図６（Ｂ）に示す画素１１では、トランジスタ２１のソース又はドレインの一方が、配線ＳＬｉ＋１に電気的に接続されている。

また、図６（Ｂ）に示す画素１２ａ乃至１２ｄの構成は、それぞれ図６（Ａ）に示す画素１２の構成と同じである。画素１２ａ乃至１２ｄがそれぞれ有する発光素子１４Ｅから発せられる光が、異なる領域の波長を有することで、表示装置においてカラーの画像を表示することが可能になる。

具体的に、図６（Ｂ）に示す画素１２ａ乃至画素１２ｄでは、画素１２ａの有するトランジスタ２４のゲートと、画素１２ｃの有するトランジスタ２４のゲートとが、配線ＧＬｊ＋１に電気的に接続されている。また、画素１２ｂの有するトランジスタ２４のゲートと、画素１２ｄの有するトランジスタ２４のゲートとが、配線ＧＬｊ＋２に電気的に接続されている。

また、図６（Ｂ）に示す画素１２ａ乃至画素１２ｄでは、画素１２ａの有するトランジスタ２４のソース又はドレインの一方と、画素１２ｂの有するトランジスタ２４のソース又はドレインの一方とが、配線ＳＬｉに電気的に接続されている。また、画素１２ｃの有するトランジスタ２４のソース又はドレインの一方と、画素１２ｄの有するトランジスタ２４のソース又はドレインの一方とが、配線ＳＬｉ＋２に電気的に接続されている。

また、図６（Ｂ）に示す画素１２ａ乃至画素１２ｄでは、全てのトランジスタ２３のソース又はドレインの一方が、配線ＡＬｊに電気的に接続されている。

上述したように、図６（Ｂ）に示す画素１２ａ乃至画素１２ｄでは、画素１２ａと画素１２ｃが配線ＧＬｊ＋１を共有し、画素１２ｂと画素１２ｄが配線ＧＬｊ＋２を共有しているが、画素１２ａ乃至画素１２ｄの全てが一の配線ＧＬを共有していても良い。この場合、画素１２ａ乃至画素１２ｄは、互いに異なる配線ＳＬに電気的に接続されるようにすることが望ましい。或いは、画素１２ａ乃至画素１２ｄの全てが一の配線ＧＬを共有していても良い。この場合、画素１２ａ乃至画素１２ｄは、互いに異なる配線ＳＬに電気的に接続されるようにすることが望ましい。

また、画素１１と、画素１２ａ乃至画素１２ｄのいずれかとが、配線ＧＬを共有していても良いし、配線ＳＬを共有していても良い。

また、トランジスタ２３がバックゲートを有していても良い。トランジスタ２３のバックゲートがゲート（フロントゲート）に電気的に接続されている場合、トランジスタ２３の閾値電圧がシフトするのを抑えることができ、トランジスタ２３の信頼性を高めることができる。また、上記構成により、トランジスタ２３のサイズを小さく抑えつつ、トランジスタ２３のオン電流を高めることができる。

また、トランジスタ２３がバックゲートを有している場合、当該バックゲートが発光素子１４Ｅの画素電極に電気的に接続されていても良い。上記構成により、トランジスタ２３の閾値電圧がシフトするのを抑えることができ、トランジスタ２３の信頼性を高めることができる。

次いで、第１の表示素子１３が液晶素子１３Ｌであり、第２の表示素子１４が液晶素子１４Ｌである場合の、画素１１と画素１２の具体的な構成の一例を、図７（Ａ）に示す。図７（Ａ）に示す画素１１は、図６（Ａ）に示す画素１１と同じ構成を有する。

また、図７（Ａ）に示す画素１２は、液晶素子１４Ｌに加えて、トランジスタ２７と、容量素子２８とを有する。トランジスタ２７は、液晶素子１４Ｌが有する画素電極への画像信号Ｖｄａｔａ２の供給を制御する機能を有する。具体的に、トランジスタ２７のゲートは、配線ＧＬｊ＋１に電気的に接続されている。また、トランジスタ２７のソース又はドレインの一方は、配線ＳＬｉ＋１に電気的に接続されている。配線ＳＬｉ＋１には、画像信号Ｖｄａｔａ２が入力される。また、トランジスタ２７のソース又はドレインの他方は、液晶素子１４Ｌの画素電極に電気的に接続されている。容量素子２８は、一方の電極が上記画素電極に電気的に接続され、他方の電極には所定の電位が供給される。

なお、図７（Ａ）では、画素１１と画素１２とが互いに異なる配線ＳＬに電気的に接続されている場合を例示しているが、画素１１と画素１２とが一の配線ＳＬを共有していても良い。

また、本発明の一態様に係る表示装置１０では、画素１２が画素１１と同じ構成の画素回路を有していても良い。図７（Ｂ）に、画素１２が画素１１と同じ構成の画素回路を有する場合の、画素１１と画素１２の構成例を示す。

図７（Ｂ）に示す画素１１は、図７（Ａ）に示す画素１１と同じ構成を有する。そして、図７（Ｂ）に示す画素１２は、図７（Ａ）に示す画素１２に、トランジスタ２９を加えた構成を有している。具体的に、トランジスタ２９のゲートは、液晶素子１４Ｌの画素電極に電気的に接続されている。また、トランジスタ２９のソース又はドレインの一方は、配線ＭＬｉに電気的に接続されている。トランジスタ２９のソース又はドレインの他方は、配線ＭＬｉ＋１に電気的に接続されている。

図７（Ｂ）に示す画素１１と画素１２とを有する表示装置１０では、画素１１と画素１２のいずれか一方で画像の表示を行い、他方において物体の接近を検出することができる。また、画素１１と画素１２の両方で画像の表示を行うことができるし、画素１１と画素１２の両方で物体の接近を検出することができる。

次いで、第１の表示素子１３として液晶素子を用いた場合の、図４とは異なる画素１１の具体的な構成の一例を図８（Ａ）に示す。図８（Ａ）に示す画素１１は、液晶素子１３Ｌに加えて、トランジスタ２０、容量素子２２を有する。そして、トランジスタ２０は、液晶素子１３Ｌが有する画素電極への画像信号Ｖｄａｔａ１の供給を制御する機能を有する。

具体的に、トランジスタ２０のゲートは、配線ＧＬに電気的に接続されている。また、トランジスタ２０のソース又はドレインの一方は、配線ＳＬに電気的に接続されている。配線ＳＬには、画像信号Ｖｄａｔａ１が入力される。また、トランジスタ２０のソース又はドレインの他方は、液晶素子１３Ｌの画素電極に電気的に接続されている。容量素子２２は、一方の電極が上記画素電極に電気的に接続され、他方の電極には所定の電位が供給される。そして、液晶素子１３Ｌのコモン電極には、配線ＲＬが電気的に接続されている。

次いで、画像信号Ｖｄａｔａ１に従って液晶素子１３Ｌが階調を表示する際、図８（Ａ）に示す画素１１では、期間Ｔ１において、トランジスタ２０がオン状態になるような電位が、配線ＧＬに供給される。また、期間Ｔ１では、配線ＳＬにＶｄａｔａ１の電位が供給される。具体的に図８（Ｂ）では、ハイレベルの電位（Ｈで示す）が配線ＳＬに供給される場合を例示している。配線ＳＬに供給された電位は、トランジスタ２０を介して画素電極（ＮｏｄｅＡとする）に供給されるため、ＮｏｄｅＡの電位がＶｄａｔａ１の電位に合わせて変化する。

期間Ｔ１が終了し、期間Ｔ２が開始されると、トランジスタ２０がオフ状態になるような電位が配線ＧＬに供給される。トランジスタ２０がオフ状態になることにより、ＮｏｄｅＡの電位は保持され、ＮｏｄｅＡの電位に従って設定された階調が、液晶素子１３Ｌにおいて保持される。

上記期間Ｔ１及びＴ２において、配線ＲＬには所定の電位が与えられている。

次いで、物体の接近の検出を行う際の、図８（Ａ）に示す画素１１の具体的な動作について説明する。まず、物体の接近の検出を行う際、図８（Ａ）に示す画素１１では、ＮｏｄｅＡの電位を初期化する。具体的には、トランジスタ２０がオン状態になるような電位を配線ＧＬに供給して、トランジスタ２０をオン状態とし、配線ＳＬに初期化用の電位を供給する。次いで、トランジスタ２０がオフ状態になるような電位を配線ＧＬに供給し、トランジスタ２０をオフ状態とする。そして、配線ＲＬは、所定の電位を与えた後、フローティングの状態とする。

次いで、配線ＳＬにはパルス状に電位が変化する信号を入力する。上記構成により、物体が画素１１に接近しているときと、そうではないときとで、配線ＲＬの電位の状態が異なる。

具体的に、図８（Ｂ）に、物体の接近の検出を行う際に、物体が画素１１に接近していない場合の、配線ＳＬ、配線ＲＬの電位のタイミングチャートを一例として示す。配線ＳＬ、配線ＲＬの間には、物体の画素１１への接近に関わらず、静電容量３０が形成されている。そして、静電容量３０が存在するために、物体が画素１１に接近していない場合、図８（Ｂ）に示すように、配線ＳＬの電位が変化するのに伴い配線ＲＬの電位も配線ＳＬの電位の変化に引きずられるように変化した後、元に戻る。すなわち、配線ＲＬの電位には、配線ＳＬの電位の変化に合わせてリプルが出現し、当該リプルは静電容量３０が大きいほどその振幅が大きくなる。

次いで、図８（Ｃ）に、物体の接近の検出を行う際に、物体が画素１１に接近している場合の、配線ＳＬの電位、配線ＲＬの電位のタイミングチャートを一例として示す。図８（Ａ）に示すように指１６が画素１１に接近すると、配線ＲＬと指１６の間に静電容量１７が新たに形成される。また、配線ＳＬと配線ＲＬの間には、物体の画素１１への接近に関わらず、静電容量３０が形成されている。

よって、物体が画素１１に接近している場合も、静電容量３０が存在するために、図８（Ｃ）に示すように、配線ＳＬの電位の変化に合わせて配線ＲＬの電位にはリプルが出現するが、静電容量１７が存在するために電荷が分散され、リプルの振幅は小さくなる。

したがって、リプルの振幅の変化を配線ＲＬから読み出すことで、画素１１への物体の検出を行うことができる。

図９に、画素１１に電気的に接続された配線ＳＬ及び配線ＲＬのレイアウトの一例を示す。なお、表示装置１０は画素１１に加えて画素１２を有しているので、実際に表示装置１０が有する配線は配線ＳＬと配線ＲＬとに限られない。また、画素１２に電気的に接続された配線ＳＬについては、図９に示していない。

図９に示すように、複数の配線ＳＬは互いに交差することなく、ほぼ一の方向に沿って並んでいる。同様に、複数の配線ＲＬは互いに交差することなく、ほぼ一の方向に沿って並んでいる。そして、配線ＳＬと配線ＲＬは互いに交差しており、交差している領域において静電容量が形成されている。そして、複数の配線ＳＬに順次、パルスを有する信号の電位を入力していくと、指１６が接近している画素１１において、配線ＲＬのリプルの振幅が減少する。よって、リプルの振幅が減少した配線ＲＬと、パルスを有する信号が入力された配線ＳＬとを特定することにより、指１６の位置情報を取得することができる。

なお、ＮｏｄｅＡに与える初期化用の電位はハイレベルであっても、ローレベルであっても、その他の高さであっても良い。初期化用の電位は全ての画素１１において同じ高さを有するため、液晶素子１３Ｌによって画像が表示されることはない。ただし、物体が画素１１に接近することにより生じるリプルの振幅の変化を大きくするには、初期化用の電位は配線ＲＬに与える電位と同程度とし、液晶素子１３Ｌが有する静電容量を小さく抑えておくことが望ましい。

また、液晶素子１３Ｌが液晶層にノーマリホワイトの液晶材料を用いている場合、ＮｏｄｅＡに与える初期化用の電位をハイレベルとすることで、液晶素子１３Ｌの透過率を低くすることができる。

次いで、図１に示す表示装置１０が有する、画素１１と画素１２の具体的な構成の一例を、図１０（Ａ）に示す。図１０（Ａ）に示す画素１１は、図８（Ａ）に示す画素１１と同じ構成を有する。ただし、図１０（Ａ）に示す画素１１は、配線ＳＬを配線ＳＬｉ（ｉは自然数とする）、配線ＲＬを配線ＲＬｉ、配線ＧＬを配線ＧＬｊ（ｊは自然数とする）として、一般化して示している。

また、図１０（Ａ）では、第２の表示素子１４として発光素子１４Ｅを、画素１２が有する場合を例示している。図１０（Ａ）に示す画素１２は、図６（Ａ）に示す画素１２と同じ構成を有している。

なお、図１０（Ａ）では、一の画素１１が一の画素１２に対応している場合を例示しているが、一の画素１１が複数の画素１２に対応していても良いし、複数の画素１１が一の画素１２に対応していても良い。

図１０（Ｂ）に、一の画素１１が四の画素１２に対応している場合を例示する。具体的に、図１０（Ｂ）では、一の画素１１に対し、画素１２ａ乃至１２ｄが対応している。図１０（Ｂ）に示す画素１１の構成は、図１０（Ａ）に示す画素１１の構成と同じである。また、図１０（Ａ）に示す画素１２ａ乃至１２ｄの構成は、図６（Ｂ）に示す画素１２ａ乃至１２ｄの構成と同じである。

図１０（Ｂ）に示す画素１２ａ乃至１２ｄがそれぞれ有する発光素子１４Ｅから発せられる光が、異なる領域の波長を有することで、表示装置においてカラーの画像を表示することが可能になる。

なお、図１０（Ｂ）に示す画素１２ａ乃至画素１２ｄでは、画素１２ａと画素１２ｃが配線ＧＬｊ＋１を共有し、画素１２ｂと画素１２ｄが配線ＧＬｊ＋２を共有しているが、画素１２ａ乃至画素１２ｄの全てが一の配線ＧＬを共有していても良い。この場合、画素１２ａ乃至画素１２ｄは、互いに異なる配線ＳＬに電気的に接続されるようにすることが望ましい。或いは、画素１２ａ乃至画素１２ｄの全てが一の配線ＧＬを共有していても良い。この場合、画素１２ａ乃至画素１２ｄは、互いに異なる配線ＳＬに電気的に接続されるようにすることが望ましい。

なお、第１の表示素子１３が液晶素子１３Ｌであり、第２の表示素子１４が液晶素子１４Ｌであっても良い。この場合、画素１１と画素１２のいずれか一方で画像の表示を行い、他方において物体の接近を検出することができる。この場合、画素１１と画素１２のうち、物体の接近を検出する機能を有さない画素どうしは、配線ＲＬが電気的に接続されていても良い。

また、第１の表示素子１３が液晶素子１３Ｌであり、第２の表示素子１４が液晶素子１４Ｌである場合、画素１１と画素１２の両方で画像の表示を行うことができるし、画素１１と画素１２の両方で物体の接近を検出することができる。

なお、本発明の一態様に係る表示装置１０では、画素１１のトランジスタ２０にオフ電流が低いトランジスタを用いることで、表示画面を書き換える必要がない場合（すなわち静止画を表示する場合）に、一時的に駆動回路を停止することができる（以下、「アイドリングストップ」、もしくは「ＩＤＳ駆動」と呼ぶ）。或いは、画素１２のトランジスタ２４にオフ電流が低いトランジスタを用いることで、表示画面を書き換える必要がない場合に、一時的に駆動回路を停止することができる。ＩＤＳ駆動によって、表示装置１０の消費電力を低減することができる。

本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。

（実施の形態２）
次いで、図１１に、図６、図１０に示す画素１２（画素１２ａ乃至画素１２ｄを含む）とは異なる構成を有する、画素１２の構成例を示す。なお、図１１に示す画素１２は、図６、図１０に示す画素１２（画素１２ａ乃至画素１２ｄを含む）に、それぞれ適用することができる。

図１１（Ａ）に示す画素１２は、トランジスタ２３がバックゲートを有する点において、図６、図１０に示す画素１２と構成が異なる。具体的に、図１１（Ａ）に示す画素１２では、トランジスタ２３のバックゲートがゲート（フロントゲート）に電気的に接続されている。図１１（Ａ）に示す画素１２は、上記構成を有することにより、トランジスタ２３の閾値電圧がシフトするのを抑えることができ、トランジスタ２３の信頼性を高めることができる。また、図１１（Ａ）に示す画素１２は、上記構成を有することにより、トランジスタ２３のサイズを小さく抑えつつ、トランジスタ２３のオン電流を高めることができる。

図１１（Ｂ）に示す画素１２は、画素１２が有するトランジスタ２３がバックゲートを有する点において、図１１（Ａ）に示す画素１２と構成が同じである。ただし、図１１（Ｂ）に示す画素１２では、トランジスタ２３のバックゲートがフロントゲートではなく発光素子１４Ｅに電気的に接続されている点において、図１１（Ａ）に示す画素１２と構成が異なる。

図１１（Ｂ）に示す画素１２は、上記構成を有することにより、トランジスタ２３の閾値電圧がシフトするのを抑えることができ、トランジスタ２３の信頼性を高めることができる。

また、図１１（Ｂ）に示す画素１２は、容量素子２５ａと、容量素子２５ｂとを有する。容量素子２５ａは、一方の電極が配線ＡＬに電気的に接続され、他方の電極がトランジスタ２３のゲートに電気的に接続されている。容量素子２５ｂは、一方の電極がトランジスタ２３のゲートに電気的に接続され、他方の電極が発光素子１４Ｅの画素電極に電気的に接続されている。

図１１（Ｃ）に示す画素１２は、発光素子１４Ｅと、発光素子１４Ｅに供給する電流を制御する機能を有するトランジスタ２３と、トランジスタ２３のゲートへの電位の供給を制御する機能を有するトランジスタ２４と、発光素子１４Ｅの画素電極に所定の電位を供給する機能を有するトランジスタ２６と、容量素子２５とを有する。また、トランジスタ２３と、トランジスタ２４と、トランジスタ２６とは、それぞれバックゲートを有する。

そして、トランジスタ２４は、ゲート（フロントゲート）が配線ＴＬに電気的に接続され、バックゲートが配線ＧＬに電気的に接続され、ソース又はドレインの一方が配線ＳＬに電気的に接続され、ソース又はドレインの他方がトランジスタ２３のゲート及びフロントゲートに電気的に接続されている。トランジスタ２３は、ソース又はドレインの一方が配線ＡＬに電気的に接続され、ソース又はドレインの他方が発光素子１４Ｅに電気的に接続されている。

トランジスタ２６は、ゲート（フロントゲート）が配線ＴＬに電気的に接続され、バックゲートが配線ＧＬに電気的に接続され、ソース又はドレインの一方が配線ＴＬに電気的に接続され、ソース又はドレインの他方が発光素子１４Ｅに電気的に接続されている。容量素子２５は、一方の電極が配線ＡＬに電気的に接続され、他方の電極がトランジスタ２３のゲートに電気的に接続されている。

（実施の形態３）
次いで、図４に示した画素１１と、図１１（Ｂ）に示した画素１２とを有する表示装置１０を例に挙げて、表示装置１０の具体的な構成例について説明する。

図１２に、表示装置１０の断面構造の一例を示す。図１２に示す表示装置１０は、基板２５０と基板２５１の間に、液晶素子１３Ｌと、発光素子１４Ｅとが積層された構成を有し、液晶素子１３Ｌと、発光素子１４Ｅとの間に、画素１１が有するトランジスタ２０及びトランジスタ２１と、画素１２が有するトランジスタ２３及びトランジスタ２４が位置する構成を有する。具体的に図１２では、基板２５０側から、液晶素子１３Ｌと、トランジスタ２０、トランジスタ２１、及びトランジスタ２４と、トランジスタ２３と、発光素子１４Ｅとが順に積層されている。

また、図１２に示す表示装置１０では、容量素子２５ａと、容量素子２５ｂと、容量素子２２とを、基板２５０と基板２５１の間に有する。液晶素子１３Ｌと、トランジスタ２０と、容量素子２２とが画素１１に含まれ、発光素子１４Ｅと、トランジスタ２３及びトランジスタ２４と、容量素子２５ａ及び容量素子２５ｂとが画素１２に含まれる。

具体的に、図１２では、基板２５０上に、コモン電極としての機能を有する導電層３００が位置し、導電層３００上に配向膜としての機能を有する絶縁層３０１が位置する。絶縁層３０１上に液晶材料を含む液晶層３０２が位置し、液晶層３０２上に配向膜としての機能を有する絶縁層３０３が位置する。絶縁層３０３上に画素電極としての機能を有する導電層３０４ａ及び導電層３０４ｂが位置する。液晶素子１３Ｌは、導電層３００と、液晶層３０２と、導電層３０４ｂとを有する。

なお、図１２では、コモン電極としての機能を有する導電層３００が可視光を透過する機能を有し、画素電極としての機能を有する導電層３０４ａ及び導電層３０４ｂが可視光を反射する機能を有する。上記構成により、白抜きの矢印で示すように、基板２５０側から液晶素子１３Ｌに入射した光は、導電層３０４ａ及び導電層３０４ｂで反射され、導電層３００を透過し、基板２５０側から放射される。

導電層３０４ａ及び導電層３０４ｂ上には絶縁層３０５が位置し、絶縁層３０５上には導電層３０６が位置する。導電層３０６には、例えばコモン電極としての機能を有する導電層３００と同程度の電位を供給することができる。そして、容量素子２２は、液晶素子１３Ｌの画素電極としての機能を有する導電層３０４ｂと、絶縁層３０５と、導電層３０６とを有する。

導電層３０６上には絶縁層３０７が位置し、絶縁層３０７上には導電層３０８、導電層３０９、導電層３１０が位置する。導電層３１０は、絶縁層３０５及び絶縁層３０７が有する開口部を介して導電層３０４ｂと電気的に接続されている。導電層３０８はトランジスタ２４のゲート電極としての機能を有し、導電層３０９はトランジスタ２０のゲート電極としての機能を有し、導電層３１０はトランジスタ２１のゲート電極としての機能を有する。

導電層３０８、導電層３０９、導電層３１０上には絶縁層３１１が位置し、絶縁層３１１上には半導体層３１２と、半導体層３１３と、半導体層３１４とが位置する。絶縁層３１１は、トランジスタ２４のゲート絶縁層としての機能を有し、トランジスタ２０のゲート絶縁層としての機能を有し、トランジスタ２１のゲート絶縁層としての機能を有する。半導体層３１２上には、半導体層３１２に電気的に接続された導電層３１５及び導電層３１６が位置する。導電層３１５及び導電層３１６は、トランジスタ２４のソース電極またはドレイン電極としての機能を有する。また、導電層３１５はトランジスタ２３のゲート電極としての機能を有する。

また、半導体層３１３上には、半導体層３１３に電気的に接続された導電層３１７及び導電層３１８が位置する。導電層３１７及び導電層３１８は、トランジスタ２０のソース電極またはドレイン電極としての機能を有する。導電層３１８は、絶縁層３１１が有する開口部を介して導電層３１０に電気的に接続されている。

また、半導体層３１４上には、半導体層３１４に電気的に接続された導電層３１９及び導電層３２０が位置する。導電層３１９及び導電層３２０は、トランジスタ２１のソース電極またはドレイン電極としての機能を有する。

導電層３１５乃至導電層３２０上には絶縁層３２１が位置し、絶縁層３２１上には半導体層３２２が位置する。絶縁層３２１はトランジスタ２３のゲート絶縁層としての機能を有する。半導体層３２２上には、半導体層３２２に電気的に接続された導電層３２３及び導電層３２４が位置する。導電層３２３及び導電層３２４は、トランジスタ２３のソース電極またはドレイン電極としての機能を有する。また、容量素子２５ｂは、導電層３２３と、絶縁層３２１と、導電層３１５とを有する。容量素子２５ａは、導電層３２４と、絶縁層３２１と、導電層３１５とを有する。

導電層３２３及び導電層３２４上には絶縁層３２５が位置し、絶縁層３２５上には絶縁層３２６が位置し、絶縁層３２６上には導電層３２７が位置する。導電層３２７は、絶縁層３２５及び絶縁層３２６が有する開口部を介して導電層３２４に電気的に接続されている。そして、導電層３２４は半導体層３２２と重なる領域を有し、バックゲート電極としての機能を有する。

また、絶縁層３２６上には色素を有する材料を含んだ樹脂層３２８が位置する。樹脂層３２８は発光素子１４Ｅのカラーフィルタとしての機能を有し、特定の波長領域の光を透過する機能を有する。よって、樹脂層３２８は発光素子１４Ｅと重なる領域を有する。また、発光素子１４Ｅから発せられた光は、白抜きの矢印で示すように導電層３０４ａと導電層３０４ｂの間を通って、基板２５０側に放射される。そのため、樹脂層３２８は導電層３０４ａと導電層３０４ｂの間の領域と重なる領域を有する。

なお、本発明の一態様は、カラーフィルタ方式に限られず、塗り分け方式、色変換方式、又は量子ドット方式等を適用してもよい。

導電層３２７及び樹脂層３２８上には、絶縁層３２９が位置し、絶縁層３２９上には発光素子１４Ｅの画素電極としての機能を有する導電層３３０が位置する。導電層３３０は、絶縁層３２９が有する開口部を介して導電層３２７に電気的に接続されている。導電層３３０上には開口部を有する樹脂層３３３が位置する。樹脂層３３３は隔壁としての機能を有する。樹脂層３３３上に絶縁層３３５が位置する。絶縁層３３５は、基板２５１と発光素子１４Ｅとの間の空間を維持するためのスペーサとしての機能を有する。

なお、発光素子１４Ｅの画素電極としての機能を有する導電層３３０と、導電層３２７とを電気的に接続させるための絶縁層３２９における開口部の形成を容易にし、導電層３３０と、導電層３２７との電気的に接続を確実にするために、樹脂層３２８は、導電層３２７と異なる領域に位置することが望ましい。

樹脂層３３３の開口部において、導電層３３０上にはＥＬ層３３１が位置し、ＥＬ層３３１上には発光素子１４Ｅのコモン電極としての機能を有する導電層３３２が位置する。発光素子１４Ｅは、導電層３３０と、ＥＬ層３３１と、導電層３３２とを有する。導電層３３２上に封止層３３６が位置し、封止層３３６上に基板２５１が位置する。

導電層３３０と導電層３３２は、一方が陽極として機能し、他方が陰極として機能する。導電層３３０と導電層３３２の間に、発光素子１４Ｅの閾値電圧より高い電圧を印加すると、ＥＬ層３３１に陽極側から正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はＥＬ層３３１において再結合し、ＥＬ層３３１に含まれる発光物質が発光する。

可視光を透過する導電性材料としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。具体的には、酸化インジウム、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）、インジウム亜鉛酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化シリコンを含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛、ガリウムを含む酸化亜鉛などが挙げられる。なお、グラフェンを含む膜を用いることもできる。グラフェンを含む膜は、例えば膜状に形成された酸化グラフェンを含む膜を還元して形成することができる。

可視光を反射する導電性材料としては、例えば、アルミニウム、銀、またはこれらの金属材料を含む合金等が挙げられる。そのほか、金、白金、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、もしくはパラジウム等の金属材料、またはこれら金属材料を含む合金を用いることができる。また、上記金属材料または合金に、ランタン、ネオジム、またはゲルマニウム等が添加されていてもよい。アルミニウムとチタンの合金、アルミニウムとニッケルの合金、アルミニウムとネオジムの合金、アルミニウム、ニッケル、及びランタンの合金（Ａｌ−Ｎｉ−Ｌａ）等のアルミニウムを含む合金（アルミニウム合金）、銀と銅の合金、銀とパラジウムと銅の合金（Ａｇ−Ｐｄ−Ｃｕ、ＡＰＣとも記す）、銀とマグネシウムの合金等の銀を含む合金を用いてもよい。

トランジスタに用いる半導体材料の結晶性については、非晶質半導体、結晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、又は一部に結晶領域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、トランジスタ特性の劣化を抑制できるため好ましい。

また、トランジスタに用いる半導体材料としては、酸化物半導体を用いることができる。代表的には、インジウムを含む酸化物半導体などを適用できる。特にシリコンよりもバンドギャップが広く、且つキャリア密度の小さい半導体材料を用いると、トランジスタのオフ状態における電流を低減できるため好ましい。

半導体層に酸化物半導体を用いる場合、例えば少なくともインジウム、亜鉛及びＭ（アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハフニウム等の金属）を含むＩｎ−Ｍ−Ｚｎ系酸化物で表記される材料を半導体層が含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。

スタビライザーとしては、上記Ｍで記載の金属を含め、例えば、ガリウム、スズ、ハフニウム、アルミニウム、またはジルコニウム等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン、セリウム、プラセオジム、ネオジム、サマリウム、ユウロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、ルテチウム等がある。

半導体層を構成する酸化物半導体として、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。

なお、ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。

また、液晶材料としては、ポジ型の液晶、またはネガ型の液晶のいずれを用いてもよく、適用するモードや設計に応じて最適な液晶材料を用いればよい。

図１３に、図１２に示す表示装置１０において、指１６の接近を検出している様子を模式的に示す。指１６が基板２５０側に接近すると、指１６と導電層３０４ｂとの間に静電容量１７が形成される。そして、静電容量１７の容量値は、指１６と導電層３０４ｂとの距離が短いほど大きくなり、当該距離が長いほど小さくなる。指１６が導電層３０４ｂに接近していくに伴い、上記静電容量１７が大きくなると、導電層３０４ｂの電位が変動する。上記電位の変動を検出することで、指１６と画素１１との位置関係を情報として得ることができる。

次いで、図８（Ａ）に示した画素１１と、図１１（Ｂ）に示した画素１２とを有する表示装置１０を例に挙げて、表示装置１０の具体的な構成例について説明する。

図１４に、表示装置１０の断面構造の一例を示す。なお、図１４では、図１２と同じ構造を有する箇所には、同じ符号が付してある。図１４に示す表示装置１０では、液晶素子１３Ｌのコモン電極としての機能を有する導電層３００が、全ての画素１１で共有されているわけではない点において、図１２に示す表示装置１０と少なくとも構造が異なる。具体的に、図１４に示す表示装置１０では、基板２５０上にコモン電極としての機能を有する導電層３００ａ及び導電層３００ｂを有する。第１の液晶素子１３Ｌは、導電層３００ｂと、液晶層３０２と、導電層３０４ｂとを有する。また、第２の液晶素子１３Ｌは、導電層３００ａと、液晶層３０２と、導電層３０４ａとを有する。

図１５に、図１４に示す表示装置１０において、指１６の接近を検出している様子を模式的に示す。指１６が基板２５０側に接近すると、指１６と導電層３００ｂ（もしくは導電層３００ａ）との間に静電容量１７が形成される。そして、静電容量１７の容量値は、指１６と導電層３００ｂ（もしくは導電層３００ａ）との距離が短いほど大きくなり、当該距離が長いほど小さくなる。指１６が導電層３００ｂ（もしくは導電層３００ａ）に接近していくに伴い、上記静電容量１７が大きくなると、導電層３００ｂ（もしくは導電層３００ａ）のリプルの振幅の変動が小さくなる。上記電位の変動を検出することで、指１６と画素１１との位置関係を情報として得ることができる。

（実施の形態４）
本実施の形態では、表示装置の構成例について説明する。なお、本実施の形態では、第１の表示素子として液晶素子を用い、第２の表示素子としてＥＬ材料を用いた発光素子を用いる場合を例に挙げて、表示装置の構成例について説明する。

図１６（Ａ）に、本発明の一態様に係る表示装置１０の断面の構造を一例として示す。図１６（Ａ）に示す表示装置１０は、発光素子１４Ｅと、液晶素子１３Ｌと、発光素子１４Ｅへの電流の供給を制御する機能を有するトランジスタ２３と、液晶素子１３Ｌへの電圧の供給を制御する機能を有するトランジスタ２０とを有する。そして、発光素子１４Ｅと、液晶素子１３Ｌと、トランジスタ２３と、トランジスタ２０とは、基板２０１と基板２０２の間に位置する。

また、表示装置１０において液晶素子１３Ｌは、画素電極４０と、コモン電極４１と、液晶層４２とを有する。画素電極４０は、トランジスタ２０に電気的に接続されている。そして、画素電極４０とコモン電極４１の間に印加される電圧にしたがって液晶層４２の配向が制御される。なお、図１６（Ａ）では、画素電極４０が可視光を反射する機能を有し、コモン電極４１が可視光を透過する機能を有する場合を例示しており、基板２０２側から入射した光が白抜きの矢印で示すように画素電極４０において反射し、再び基板２０２側から放射される。

また、発光素子１４Ｅは、トランジスタ２３に電気的に接続されている。発光素子１４Ｅから発せられる光は、基板２０２側に放射される。なお、図１６（Ａ）では、画素電極４０が可視光を反射する機能を有し、コモン電極４１が可視光を透過する機能を有する場合を例示しているため、発光素子１４Ｅから発せられる光は、白抜きの矢印で示すように画素電極４０と重ならない領域を通過し、コモン電極４１が位置する領域を通過して、基板２０２側から放射される。

そして、図１６（Ａ）に示す表示装置１０では、トランジスタ２３とトランジスタ２０とが同一の層４３に位置しており、トランジスタ２３とトランジスタ２０とが含まれる層４３は、液晶素子１３Ｌと発光素子１４Ｅの間の領域を有する。なお、少なくとも、トランジスタ２３が有する半導体層と、トランジスタ２０が有する半導体層とが同一の絶縁表面上に位置している場合、トランジスタ２３とトランジスタ２０とが同一の層４３に含まれていると言える。

上記構成により、トランジスタ２３とトランジスタ２０とを共通の作製工程で作製することができる。

次いで、図１６（Ｂ）に、本発明の一態様に係る表示装置１０の別の構成について、断面の構造を一例として示す。図１６（Ｂ）に示す表示装置１０は、トランジスタ２３とトランジスタ２０とが異なる層に含まれている点において、図１６（Ａ）に示す表示装置１０と構成が異なる。

具体的に、図１６（Ｂ）に示す表示装置１０では、トランジスタ２３が含まれる層４３ａと、トランジスタ２０が含まれる層４３ｂとを有し、層４３ａと層４３ｂとは、液晶素子１３Ｌと発光素子１４Ｅの間の領域を有する。そして、図１６（Ｂ）に示す表示装置１０では、層４３ａが層４３ｂよりも発光素子１４Ｅ側に近い。なお、少なくとも、トランジスタ２３が有する半導体層と、トランジスタ２０が有する半導体層とが異なる絶縁表面上に位置している場合、トランジスタ２３とトランジスタ２０とが異なる層に含まれていると言える。

上記構成により、トランジスタ２３と、トランジスタ２３に電気的に接続される各種配線とを、トランジスタ２０と、トランジスタ２０に電気的に接続される各種配線とを、部分的に重ねることができるため、画素のサイズを小さく抑え、表示装置１０の高精細化を実現することができる。

次いで、図１７（Ａ）に、本発明の一態様に係る表示装置１０の別の構成について、断面の構造を一例として示す。図１７（Ａ）に示す表示装置１０は、トランジスタ２３とトランジスタ２０とが異なる層含まれている点において、図１６（Ａ）に示す表示装置１０と構成が異なる。そして、図１７（Ａ）に示す表示装置１０は、トランジスタ２３が含まれる層４３ａが、発光素子１４Ｅよりも基板２０１側に近い点において、図１６（Ｂ）に示す表示装置１０と構成が異なる。

具体的に、図１７（Ａ）に示す表示装置１０では、トランジスタ２３が含まれる層４３ａと、トランジスタ２０が含まれる層４３ｂとを有する。そして、層４３ａは、発光素子１４Ｅと基板２０１との間の領域を有する。また、層４３ｂは、液晶素子１３Ｌと発光素子１４Ｅの間の領域を有する。

上記構成により、トランジスタ２３と、トランジスタ２３に電気的に接続される各種配線とを、トランジスタ２０と、トランジスタ２０に電気的に接続される各種配線とを、図１６（Ｂ）の場合よりもより多く重ねることができるため、画素のサイズを小さく抑え、表示装置１０の高精細化を実現することができる。

次いで、図１７（Ｂ）に、本発明の一態様に係る表示装置１０の別の構成について、断面の構造を一例として示す。図１７（Ｂ）に示す表示装置１０は、トランジスタ２３とトランジスタ２０とが同一の層に含まれている点では、図１６（Ａ）に示す表示装置１０と構成は同じである。ただし、図１７（Ｂ）に示す表示装置１０は、トランジスタ２３とトランジスタ２０とが含まれている層が、発光素子１４Ｅよりも基板２０１側に近い点において、図１６（Ａ）に示す表示装置１０と構成が異なる。

具体的に、図１７（Ｂ）に示す表示装置１０では、トランジスタ２３とトランジスタ２０とが含まれる層４３を有する。そして、層４３は、発光素子１４Ｅと基板２０１との間の領域を有する。また、液晶素子１３Ｌは、発光素子１４Ｅよりも基板２０２側に近い。

上記構成により、トランジスタ２３とトランジスタ２０とを共通の作製工程で作製することができる。また、液晶素子１３Ｌとトランジスタ２０の電気的な接続を行う配線と、発光素子１４Ｅとトランジスタ２３の電気的な接続を行う配線とが、層４３に対して同一の側に設ければよい。具体的には、液晶素子１３Ｌとトランジスタ２０の電気的な接続を行う配線を、トランジスタ２０の半導体層上に形成でき、なおかつ、発光素子１４Ｅとトランジスタ２３の電気的な接続を行う配線を、トランジスタ２３の半導体層上に形成することができる。よって、図１６（Ａ）に示す表示装置１０の場合に比べて作成工程を簡素化することができる。

なお、図１６及び図１７では、２つの液晶素子１３Ｌに対して１つの発光素子１４Ｅが対応している断面構造を例示しているが、本発明の一態様に係る表示装置は、１つの液晶素子１３Ｌに対して１つの発光素子１４Ｅが対応している断面構造を有していても良いし、１つの液晶素子１３Ｌに対して複数の発光素子１４Ｅが対応している断面構造を有していても良い。

また、図１６及び図１７では、液晶素子１３Ｌが有する画素電極４０が、可視光を反射する機能を有する場合を例示しているが、画素電極４０は可視光を透過する機能を有していても良い。この場合、バックライトやフロントライトなどの光源を表示装置１０に設けても良いし、液晶素子１３Ｌを用いて画像を表示する際に発光素子１４Ｅを光源として用いても良い。

（実施の形態５）
次いで、読み出し回路（ＳＣ１５）の構成例について、図１８を用いて説明する。ＳＣ１５は、画素１１において検出された電位の変動を用いて、物体と画素１１との位置関係を情報として含む信号を生成する機能を有する。また、図１８に示すＳＣ１５は、位置情報を読み出す際に、画素１１に初期化用の電位を供給する機能を有する。

具体的に、図１８に示すＳＣ１５は、プリチャージ回路５０と、スイッチ回路５１と、シフトレジスタ５２とを有する。プリチャージ回路５０は、画素１１に電気的に接続された配線ＭＬまたは配線ＲＬの電位を所定の値に初期化する機能を有する。シフトレジスタ５２は、画素１１を列ごとに選択する信号を、生成する機能を有する。スイッチ回路５１は、シフトレジスタ５２で生成された信号に従って、選択された列の画素１１に接続された配線ＭＬまたは配線ＲＬの電位を読み出す機能を有する。

なお、画素１１を列ごとに選択する信号を生成するために、シフトレジスタ５２の代わりにデコーダを用いても良い。

次いで、図１９に、表示装置１０の構成の一例を示す。図１９に示す表示装置１０は、表示部１２０と、コントローラ（ＣＴＬ１０６）と、入力装置１０９と、ホスト１８５と、を有する。表示部１２０は、画像信号に従って画像を表示する機能と、物体の接近を検出する機能とを有する。また、ＣＴＬ１０６は、ホスト１８５から入力された画像データＶｄａｔａを用いて、表示部１２０の使用に対応した画像信号を生成する機能を有する。入力装置１０９は、表示装置１０の使用環境における外光の強度、表示装置１０に入射する外光の入射角、利用者の嗜好などの使用条件の情報を、表示装置１０に供給する機能を有する。ホスト１８５は、画像データＶｄａｔａ、各種の制御信号Ｓｉｇｃｏｎを、ＣＴＬ１０６に供給する機能を有する。

なお、入力装置１０９と、ホスト１８５とは、表示装置１０とは別の構成として良い。

表示部１２０は、画素１１と、画素１２と、画素１１への画像信号の入力を制御する機能を有する信号線駆動回路（ＳＤ１０５ａ）と、画素１２への画像信号の入力を制御する機能を有する信号線駆動回路（ＳＤ１０５ｂ）と、画素１１と画素１２とを行ごとに選択する機能を有する走査線駆動回路（ＧＤ）と、ＳＣ１５と、を有する。

ＳＤ１０５ａにより画素１１に入力された画像信号に従って、第１の表示素子は階調が制御される。また、ＳＤ１０５ｂにより画素１２に入力された画像信号に従って、第２の表示素子は階調が制御される。そして、第１の表示素子が階調を制御されることにより、複数の画素１１は画像を表示することができる。また、第２の表示素子が階調を制御されることにより、複数の画素１２は画像を表示することができる。

なお、図１９では、走査線駆動回路（ＧＤ）が画素１１と画素１２とを行ごとに選択する機能を有している場合を例示しているが、表示装置１０は、画素１１を行ごとに選択する機能を有する走査線駆動回路（ＧＤ）と、画素１２を行ごとに選択する機能を有する走査線駆動回路（ＧＤ）とを有していても良い。

例えば、画素１１が有する第１の表示素子として反射型の液晶素子を用いる場合、画像を表示する際に光源として外光を利用することができる。外光を利用する場合、画素１１においてのみ画像の表示を行うことで、表示装置１０の消費電力を抑えることができる。また、画素１２が有する第２の表示素子として発光素子を用いる場合、別途光源を用意する、或いは外光を利用することなく、画像の表示を行うことができる。よって、画素１１と画素１２のうち、画素１２においてのみ画像を表示することで、外光の強度が低い場合でも画像の表示品質を高くすることができる。すなわち、表示装置１０の使用環境に左右されずに高い表示品質を確保することができる。

また、本発明の一態様に係る表示装置１０では、画素１１と画素１２の両方を用いて画像を表示することも可能である。上記構成により、表示装置１０において表示できる画像の階調数を高めることができる。或いは、表示装置１０において表示できる画像の色域の範囲を広げることができる。

ＣＴＬ１０６は、インターフェース１５０、フレームメモリ１５１、デコーダ１５２、センサコントローラ１５３、信号コントローラ１５４、クロック生成回路１５５、画像処理部１６０、メモリ１７０、タイミングコントローラ１７３、レジスタ１７５、アナログデジタル変換回路（ＡＤＣ１７６）を有する。

また、入力装置１０９として、光センサ１４３、開閉センサ１４４、加速度センサ１４６などの各種センサを用いることができる。或いは、入力装置１０９として、タッチパネル１８１、キーボード１８２、ポインティングデバイス１８３などを用いることができる。入力装置１０９は、表示装置１０に供給する使用条件の種類に合わせて、適宜選択すれば良い。

例えば、表示装置１０の使用環境における外光の強度、または表示装置１０に入射する外光の入射角を使用条件として用いる場合、光センサ１４３で得られた情報を使用条件の情報として用いることができる。また、利用者の嗜好や利用者からの命令などを使用条件として用いる場合、入力装置１０９として、タッチパネル１８１、キーボード１８２、ポインティングデバイス１８３などで得られた情報を使用条件の情報として用いることができる。

インターフェース１５０は、ホスト１８５からの画像データＶｄａｔａや各種の制御信号ＳｉｇｃｏｎのＣＴＬ１０６への入力を制御する機能を有する。ホスト１８５は、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）またはＧＰＵ（Ｇｒａｐｈｉｃｓ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）などを有している。フレームメモリ１５１は、ＣＴＬ１０６に入力された画像データを格納する機能を有する。デコーダ１５２は、フレームメモリ１５１に格納された画像データが圧縮された状態である場合に、圧縮された画像データを伸長する機能を有する。なお、デコーダ１５２は、フレームメモリ１５１に格納される前の画像データを伸長するように、フレームメモリ１５１に電気的に接続されていてもよい。

画像処理部１６０は、画像データに対して各種の画像処理を行い、画像信号を生成する機能を有する。上記画像処理には、使用条件に合わせて色の調整、階調数の調整を行う補正も含まれる。なお、画像処理部１６０が行う各種の画像処理の他の例としては、ガンマ補正などが挙げられる。また、第１の表示素子または第２の表示素子として発光素子が用いられる場合に、発光素子の劣化に合わせた輝度の調整なども、画像処理部１６０が行う各種の画像処理の一例として挙げられる。

ＡＤＣ１７６は、ＳＣ１５において生成された位置情報を含む信号を、ホスト１８５の仕様に合わせてアナログからデジタルに変換する機能を有する。デジタルに変換された上記信号は、ホスト１８５に入力される。ホスト１８５は、上記位置情報を画像データＶｄａｔａや各種の制御信号Ｓｉｇｃｏｎに反映させる機能を有する。もしくは、上記位置情報を画像処理部１６０に供給する機能を有していても良い。この場合、画像処理部１６０は、位置情報に従って、画像データに対して上述した各種の画像処理を行う機能を有していてもよい。

メモリ１７０は、画像信号を一時的に格納する機能を有する。画像処理部１６０で生成された画像信号は、メモリ１７０を経て、表示部１２０に供給される。

タイミングコントローラ１７３は、ＳＤ１０５ａ、ＳＤ１０５ｂ、画素１１、画素１２の動作で使用するタイミング信号を生成する機能を有する。

クロック生成回路１５５は、ＣＴＬ１０６で使用されるクロック信号を生成する機能を有する。信号コントローラ１５４は、インターフェース１５０を介して入力される各種制御信号Ｓｉｇｃｏｎを用いて、ＣＴＬ１０６内の各種回路を制御する機能を有する。また、ＣＴＬ１０６は、ＣＴＬ１０６内の各種回路への電源供給を制御する機能を有する電源用のコントローラを有していても良い。以下、使われていない回路への電源供給を一時的に遮断することを、パワーゲーティングと呼ぶ。

レジスタ１７５は、ＣＴＬ１０６の動作に用いられるデータを格納する。レジスタ１７５が格納するデータには、画像処理部１６０が補正処理を行うために使用するパラメータ、タイミングコントローラ１７３が各種タイミング信号の波形生成に用いるパラメータなどがある。レジスタ１７５は、複数のレジスタで構成されるスキャンチェーンレジスタを備えていても良い。

センサコントローラ１５３は、光センサ１４３、開閉センサ１４４、または加速度センサ１４６で得られた情報を基に、使用条件の情報を含む信号を生成する。当該信号は、信号コントローラ１５４を介して、或いは信号コントローラ１５４を介さずに、画像処理部１６０に供給される。

なお、光センサ１４３は光の強度の情報を得る機能を有する。加速度センサ１４６は、表示装置１０の傾きの情報を得る機能を有する。なお、傾きの情報を得るモジュールとして、例えばジャイロセンサなどを用いてもよい。開閉センサ１４４は、表示装置１０が支持されている筐体と、別の筐体との間の角度の情報を得る機能を有する。或いは、表示装置１０が可撓性を有し、２つの筐体によって表示装置１０が支持されている場合に、筐体間の角度の情報を得る機能を有していても良い。

また、信号コントローラ１５４は、入力装置１０９において得られる使用条件の情報に従って、画像の表示に、画素１１及び画素１２のどちらか一つを用いるのか、或いは両方を用いるのかを、定める機能を有する。

画素１１が有する第１の表示素子として反射型の液晶素子を用い、画素１２が有する第２の表示素子として発光素子を用いている表示装置１０を例に挙げると、外光の強度が高く、画素１１において十分に高いコントラストの画像が表示できる場合は、画素１１及び画素１２のうち画素１１において画像の表示を行うように、信号コントローラ１５４はＣＴＬ１０６内の各種回路を制御することができる。また、外光の強度が低く、画素１１において十分に高いコントラストの画像が表示できない場合は、画素１１及び画素１２のうち画素１２において画像の表示を行うように、信号コントローラ１５４はＣＴＬ１０６内の各種回路を制御することができる。

或いは、信号コントローラ１５４は、入力装置１０９において得られる使用条件の情報に従って、表示装置１０において表示できる画像の階調数を高める、或いは、表示装置１０において表示できる画像の色域の範囲を広げる場合は、画素１１及び画素１２の両方において画像の表示を行うように、信号コントローラ１５４はＣＴＬ１０６内の各種回路を制御することができる。

また、画素１１と、画素１２とは、互いに異なる画像を表示することもできる。一般に、反射型表示素子に適用できる液晶素子や電子ペーパー等は、動作速度が遅いものが多い（絵を表示するまでに時間を要する。）。そのため、反射型表示素子を用いた画素１１に背景となる静止画を表示し、発光型表示素子を用いた画素１２に動きのあるマウスポインタの画像等を表示することができる。この場合、画素１１においてＩＤＳ駆動を行うことで、表示装置１０は、なめらかな動画表示と低消費電力を両立することができる。この場合、フレームメモリ１５１には、第１の表示素子と第２の表示素子、それぞれに表示する画像データを保存する領域を設ければよい。

（実施の形態６）
次いで、本発明の一態様に係る表示装置１０の、外観の一例について説明する。

図２０は、本発明の一態様に係る表示装置１０の斜視図の一例である。図２０に示す表示装置１０では、画素部１６００が基板１６０１と基板１６０２の間に位置する。画素部１６００は、第１の表示素子を含む画素と、第２の表示素子を含む画素とを有している。また、図２０に示す表示装置１０では、走査線駆動回路（ＧＤ１６０３）と、走査線駆動回路（ＧＤ１６０４）と、読み出し回路（ＳＣ１６０９）などが、画素部１６００と共に基板１６０１と基板１６０２の間に位置する場合を例示している。

また、図２０に示す表示装置１０では、基板１６０１上に信号線駆動回路を有するＩＣ１６０５及び信号線駆動回路を有するＩＣ１６０６が位置する。また、回路基板１６０７はＦＰＣ１６０８を介して画素部１６００、ＧＤ１６０３、ＧＤ１６０４、ＩＣ１６０５、ＩＣ１６０６等に電気的に接続されている。図１９に示す表示装置１０を例に挙げると、回路基板１６０７には、ＣＴＬ１０６などが実装されている。

本実施の形態は、上記実施の形態と適宜組み合わせて実施することができる。

（実施の形態７）
図２１に、本発明の一態様に係る表示装置を用いた電子機器の具体例を示す。

図２１（Ａ）は携帯型ゲーム機であり、筐体５００１、筐体５００２、本発明の一態様に係る表示装置５００３、発明の一態様に係る表示装置５００４、マイクロホン５００５、スピーカ５００６、操作キー５００７、スタイラス５００８等を有する。なお、図２１（Ａ）に示した携帯型ゲーム機は、表示装置５００３と表示装置５００４とで示す二つの表示装置を有しているが、携帯型ゲーム機が有する表示装置の数は、これに限定されない。携帯型ゲーム機に本発明の一態様に係る表示装置５００３及び表示装置５００４を用いることで、使用環境における外光の強度に左右されずに、表示装置５００３及び表示装置５００４に表示品質の高い画像を表示することができ、消費電力も抑えることができる。

図２１（Ｂ）は腕時計型の携帯情報端末であり、筐体５２０１、本発明の一態様に係る表示装置５２０２、ベルト５２０３、光センサ５２０４、スイッチ５２０５等を有する。腕時計型の携帯情報端末に本発明の一態様に係る表示装置５２０２を用いることで、使用環境における外光の強度に左右されずに、表示装置５２０２に表示品質の高い画像を表示することができ、消費電力も抑えることができる。

図２１（Ｃ）はタブレット型のパーソナルコンピュータであり、筐体５３０１、筐体５３０２、本発明の一態様に係る表示装置５３０３、光センサ５３０４、光センサ５３０５、スイッチ５３０６等を有する。表示装置５３０３は、筐体５３０１及び筐体５３０２によって支持されている。そして、表示装置５３０３は可撓性を有する基板を用いて形成されているため形状をフレキシブルに曲げることができる機能を有する。筐体５３０１と筐体５３０２の間の角度をヒンジ５３０７及び５３０８において変更することで、筐体５３０１と筐体５３０２が重なるように、表示装置５３０３を折りたたむことができる。図示してはいないが、開閉センサを内蔵させ、上記角度の変化を表示装置５３０３において使用条件の情報として用いても良い。また、光センサ５３０４は筐体５３０１に付いており、光センサ５３０５は筐体５３０２に付いている。上記構成により、筐体５３０１に支持されている領域における表示装置５３０３への外光の入射角の情報と、筐体５３０２に支持されている領域における表示装置５３０３への外光の入射角の情報とを、共に表示装置５３０３における使用条件の情報として用いることができる。タブレット型のパーソナルコンピュータに本発明の一態様に係る表示装置５３０３を用いることで、使用環境における外光の強度に左右されずに、表示装置５３０３に表示品質の高い画像を表示することができ、消費電力も抑えることができる。

図２１（Ｄ）はビデオカメラであり、筐体５８０１、筐体５８０２、本発明の一態様に係る表示装置５８０３、操作キー５８０４、レンズ５８０５、接続部５８０６等を有する。操作キー５８０４及びレンズ５８０５は筐体５８０１に設けられており、表示装置５８０３は筐体５８０２に設けられている。そして、筐体５８０１と筐体５８０２とは、接続部５８０６により接続されており、筐体５８０１と筐体５８０２の間の角度は、接続部５８０６により変更が可能である。表示装置５８０３における映像を、接続部５８０６における筐体５８０１と筐体５８０２との間の角度に従って切り替える構成としても良い。ビデオカメラに本発明の一態様に係る表示装置５８０３を用いることで、使用環境における外光の強度に左右されずに、表示装置５８０３に表示品質の高い画像を表示することができ、消費電力も抑えることができる。

図２１（Ｅ）は腕時計型の携帯情報端末であり、曲面を有する筐体５７０１、本発明の一態様に係る表示装置５７０２等を有する。本発明の一態様に係る表示装置５７０２に可撓性を有する基板を用いることで、曲面を有する筐体５７０１に表示装置５７０２を支持させることができ、フレキシブルかつ軽くて使い勝手の良い腕時計型の携帯情報端末を提供することができる。そして、腕時計型の携帯情報端末に本発明の一態様に係る表示装置５７０２を用いることで、使用環境における外光の強度に左右されずに、表示装置５７０２に表示品質の高い画像を表示することができ、消費電力も抑えることができる。

図２１（Ｆ）は携帯電話であり、曲面を有する筐体５９０１に、本発明の一態様に係る表示装置５９０２、マイク５９０７、スピーカ５９０４、カメラ５９０３、外部接続部５９０６、操作用のボタン５９０５が設けられている。携帯電話に本発明の一態様に係る表示装置５９０２を用いることで、使用環境における外光の強度に左右されずに、表示装置５９０２に表示品質の高い画像を表示することができ、消費電力も抑えることができる。

１０　　表示装置
１１　　画素
１２　　画素
１２ａ　　画素
１２ｂ　　画素
１２ｃ　　画素
１２ｄ　　画素
１３　　第１の表示素子
１３Ｌ　　液晶素子
１４　　第２の表示素子
１４Ｅ　　発光素子
１４Ｌ　　液晶素子
１５　　ＳＣ
１６　　指
１７　　静電容量
１９　　トランジスタ
２０　　トランジスタ
２１　　トランジスタ
２２　　容量素子
２３　　トランジスタ
２４　　トランジスタ
２５　　容量素子
２５ａ　　容量素子
２５ｂ　　容量素子
２６　　トランジスタ
２７　　トランジスタ
２８　　容量素子
２９　　トランジスタ
３０　　静電容量
４０　　画素電極
４１　　コモン電極
４２　　液晶層
４３　　層
４３ａ　　層
４３ｂ　　層
５０　　プリチャージ回路
５１　　スイッチ回路
５２　　シフトレジスタ
１０５ａ　　ＳＤ
１０５ｂ　　ＳＤ
１０６　　ＣＴＬ
１０９　　入力装置
１２０　　表示部
１４３　　光センサ
１４４　　開閉センサ
１４６　　加速度センサ
１５０　　インターフェース
１５１　　フレームメモリ
１５２　　デコーダ
１５３　　センサコントローラ
１５４　　信号コントローラ
１５５　　クロック生成回路
１６０　　画像処理部
１７０　　メモリ
１７３　　タイミングコントローラ
１７５　　レジスタ
１７６　　ＡＤＣ
１８１　　タッチパネル
１８２　　キーボード
１８３　　ポインティングデバイス
１８５　　ホスト
２０１　　基板
２０２　　基板
２５０　　基板
２５１　　基板
３００　　導電層
３００ａ　　導電層
３００ｂ　　導電層
３０１　　絶縁層
３０２　　液晶層
３０３　　絶縁層
３０４ａ　　導電層
３０４ｂ　　導電層
３０５　　絶縁層
３０６　　導電層
３０７　　絶縁層
３０８　　導電層
３０９　　導電層
３１０　　導電層
３１１　　絶縁層
３１２　　半導体層
３１３　　半導体層
３１４　　半導体層
３１５　　導電層
３１６　　導電層
３１７　　導電層
３１８　　導電層
３１９　　導電層
３２０　　導電層
３２１　　絶縁層
３２２　　半導体層
３２３　　導電層
３２４　　導電層
３２５　　絶縁層
３２６　　絶縁層
３２７　　導電層
３２８　　樹脂層
３２９　　絶縁層
３３０　　導電層
３３１　　ＥＬ層
３３２　　導電層
３３３　　樹脂層
３３５　　絶縁層
３３６　　封止層
１６００　　画素部
１６０１　　基板
１６０２　　基板
１６０３　　ＧＤ
１６０４　　ＧＤ
１６０５　　ＩＣ
１６０６　　ＩＣ
１６０７　　回路基板
１６０８　　ＦＰＣ
１６０９　　ＳＣ
５００１　　筐体
５００２　　筐体
５００３　　表示装置
５００４　　表示装置
５００５　　マイクロホン
５００６　　スピーカ
５００７　　操作キー
５００８　　スタイラス
５２０１　　筐体
５２０２　　表示装置
５２０３　　ベルト
５２０４　　光センサ
５２０５　　スイッチ
５３０１　　筐体
５３０２　　筐体
５３０３　　表示装置
５３０４　　光センサ
５３０５　　光センサ
５３０６　　スイッチ
５３０７　　ヒンジ
５７０１　　筐体
５７０２　　表示装置
５８０１　　筐体
５８０２　　筐体
５８０３　　表示装置
５８０４　　操作キー
５８０５　　レンズ
５８０６　　接続部
５９０１　　筐体
５９０２　　表示装置
５９０３　　カメラ
５９０４　　スピーカ
５９０５　　ボタン
５９０６　　外部接続部
５９０７　　マイク

Claims

　第１の画素と、第２の画素と、を有し、
　前記第１の画素は、第１の表示素子を有し、
　前記第２の画素は、第２の表示素子を有し、
　前記第１の画素は、物体の接近を検出する機能を有する表示装置。
　請求項１において、
　第１の期間と、第２の期間と、を有し、
　前記第１の期間において、前記第１の表示素子が駆動せず、かつ、前記第２の表示素子が駆動し、
　前記第２の期間において、前記第１の表示素子が駆動し、かつ、前記第２の表示素子が駆動せず、
　前記第１の期間において、前記第１の画素が物体の接近を検出する表示装置。
　請求項１において、
　第１の期間と、第２の期間と、第３の期間と、を有し、
　前記第１の期間において、前記第１の表示素子が駆動せず、かつ、前記第２の表示素子が駆動し、
　前記第２の期間において、前記第１の表示素子が駆動し、かつ、前記第２の表示素子が駆動せず、
　前記第３の期間において、前記第１の表示素子が駆動し、かつ、前記第２の表示素子が駆動し、
　前記第１の期間において、前記第１の画素が物体の接近を検出する表示装置。
　第１の画素と、第２の画素と、第１の回路と、を有し、
　前記第１の画素は、第１のトランジスタと、第２のトランジスタと、第１の表示素子と、を有し、
　前記第２の画素は、第２の表示素子を有し、
　前記第１のトランジスタは、前記第１の表示素子の第１の電極への画像信号の供給を制御する機能を有し、
　前記第２のトランジスタのゲートは、前記第１の電極に電気的に接続され、
　前記第１の回路は、前記第２のトランジスタのドレイン電流の大きさを検出する機能を有する表示装置。
　請求項４において、
　第１の期間と、第２の期間と、を有し、
　前記第１の期間において、前記第１の表示素子が駆動せず、かつ、前記第２の表示素子が駆動し、
　前記第２の期間において、前記第１の表示素子が駆動し、かつ、前記第２の表示素子が駆動せず、
　前記第１の期間において、前記第１の回路は、前記第２のトランジスタのドレイン電流の大きさを検出する表示装置。
　請求項４において、
　第１の期間と、第２の期間と、第３の期間と、を有し、
　前記第１の期間において、前記第１の表示素子が駆動せず、かつ、前記第２の表示素子が駆動し、
　前記第２の期間において、前記第１の表示素子が駆動し、かつ、前記第２の表示素子が駆動せず、
　前記第３の期間において、前記第１の表示素子が駆動し、かつ、前記第２の表示素子が駆動し、
　前記第１の期間において、前記第１の回路は、前記第２のトランジスタのドレイン電流の大きさを検出する表示装置。
　第１の画素と、第２の画素と、第１の回路と、を有し、
　前記第１の画素は、第１のトランジスタと、第１の表示素子と、を有し、
　前記第２の画素は、第２の表示素子を有し、
　前記第１のトランジスタのソース又はドレインの一方は、第１の配線に電気的に接続され、
　前記第１のトランジスタのソース又はドレインの他方は、前記第１の表示素子の第１の電極に電気的に接続され、
　前記第１の表示素子の第２の電極は、第２の配線に電気的に接続され、
　前記第１の配線は、前記第２の配線に交差しており、
　前記第１の回路は、前記第２の配線の電位の変化を検出する機能を有する表示装置。
　請求項７において、
　第１の期間と、第２の期間と、を有し、
　前記第１の期間において、前記第１の表示素子が駆動せず、かつ、前記第２の表示素子が駆動し、
　前記第２の期間において、前記第１の表示素子が駆動し、かつ、前記第２の表示素子が駆動せず、
　前記第１の期間において、前記第１の回路は、前記第２の配線の電位の変化を検出する表示装置。
　請求項７において、
　第１の期間と、第２の期間と、第３の期間と、を有し、
　前記第１の期間において、前記第１の表示素子が駆動せず、かつ、前記第２の表示素子が駆動し、
　前記第２の期間において、前記第１の表示素子が駆動し、かつ、前記第２の表示素子が駆動せず、
　前記第３の期間において、前記第１の表示素子が駆動し、かつ、前記第２の表示素子が駆動し、
　前記第１の期間において、前記第１の回路は、前記第２の配線の電位の変化を検出する表示装置。
　請求項１乃至請求項９のいずれか一において、
　前記第１の表示素子は、光の反射を利用して階調を表示する機能を有し、
　前記第２の表示素子は、発光の強度により階調を表示する機能を有する表示装置。
　請求項１乃至請求項９のいずれか一において、
　前記第１の表示素子は、光の反射を利用して階調を表示する機能を有し、
　前記第２の表示素子は、光の透過を利用して階調を表示する機能を有する表示装置。