WO2017170568A1 - 画素回路及び撮像素子 - Google Patents

画素回路及び撮像素子 Download PDF

Info

Publication number
WO2017170568A1
WO2017170568A1 PCT/JP2017/012674 JP2017012674W WO2017170568A1 WO 2017170568 A1 WO2017170568 A1 WO 2017170568A1 JP 2017012674 W JP2017012674 W JP 2017012674W WO 2017170568 A1 WO2017170568 A1 WO 2017170568A1
Authority
WO
WIPO (PCT)
Prior art keywords
charge
unit
accumulation
charges
pixel circuit
Prior art date
Application number
PCT/JP2017/012674
Other languages
English (en)
French (fr)
Inventor
啓太 安富
川人　祥二
Original Assignee
国立大学法人静岡大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 国立大学法人静岡大学 filed Critical 国立大学法人静岡大学
Priority to JP2018508081A priority Critical patent/JP6851638B2/ja
Publication of WO2017170568A1 publication Critical patent/WO2017170568A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/88—Lidar systems specially adapted for specific applications
    • G01S17/89—Lidar systems specially adapted for specific applications for mapping or imaging
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Definitions

  • One aspect of the present invention relates to a pixel circuit and an imaging device.
  • CCD Charge-Coupled Device
  • CMOS Complementary Metal Oxide Semiconductor
  • One aspect of the present invention has been made in view of the above problems, and an object of the present invention is to provide a pixel circuit and an imaging element that can realize high distance resolution in the entire pixel regardless of the received light intensity.
  • a pixel circuit includes a light receiving unit that converts incident light into electric charge, a plurality of charge storage units that store electric charge, and a plurality of charge storage units depending on a period in which the electric charge is generated.
  • the charge distribution unit that distributes the charge to the charge storage unit, the voltage based on at least one of the charges stored in the plurality of charge storage units, and a predetermined reference voltage are compared, and the comparison result
  • the comparison unit that stops the accumulation of charges in the plurality of charge accumulation units, and when the accumulation of the charges in the charge accumulation unit stops, the respective charges accumulated in the plurality of charge accumulation units are read out as electric signals.
  • a charge reading unit that stops the accumulation of charges in the plurality of charge accumulation units, and when the accumulation of the charges in the charge accumulation unit stops, the respective charges accumulated in the plurality of charge accumulation units are read out as electric signals.
  • the charge generated in the light receiving unit is distributed and accumulated in each charge storage unit, and the voltage based on at least one of the charges is compared with the reference voltage. For this reason, first, when it is detected that the charge accumulated in the pixel circuit with high received light intensity is saturated, the accumulation of the charge in the charge accumulation unit is stopped in the pixel circuit. Thereafter, when it is detected that the charge accumulated in the pixel circuit with low received light intensity is saturated, the accumulation of the charge in the charge accumulation unit in the pixel circuit is stopped. For this reason, in each pixel circuit, when the charge accumulated in each charge accumulation unit is read as an electric signal, the charge is sufficiently accumulated. Therefore, high distance resolution can be realized in the entire pixel regardless of the received light intensity.
  • An image sensor includes the pixel circuit arranged one-dimensionally or two-dimensionally.
  • a high distance resolution can be realized in the entire pixel regardless of the received light intensity.
  • FIG. 1 is a diagram illustrating a schematic configuration of a measurement system including a camera device including an imaging device according to an embodiment.
  • FIG. 2 is a block diagram showing a schematic configuration of the image sensor of FIG.
  • FIG. 3 is a circuit diagram showing a configuration of the pixel circuit of FIG.
  • FIG. 4 is a timing chart showing the light emission timing controlled by the timing generation circuit of FIG. 2 and the charge accumulation timing in the pixel circuit.
  • FIG. 5 is a circuit diagram illustrating a configuration of a pixel circuit according to a modification.
  • FIG. 6 is a circuit diagram illustrating a configuration of a pixel circuit according to a modification.
  • FIG. 7 is a circuit diagram illustrating a configuration of a pixel circuit according to a modification.
  • FIG. 8 is a circuit diagram illustrating a configuration of a pixel circuit according to a modification.
  • FIG. 1 is a diagram illustrating a schematic configuration of a measurement system 100 including a camera device 1 including an imaging device 2 according to an embodiment.
  • the measurement system 100 is used to measure the distance to the object Sa using the TOF method.
  • the measurement system 100 includes a laser light source 3 that irradiates light toward the object Sa, and a camera device 1 that detects a reflected light from the object Sa and calculates a distance.
  • the camera device 1 includes an image sensor 2 that acquires a distance image.
  • the laser light source 3 is a light source device that can irradiate pulsed light having a pulse width sufficiently shorter than the response time of the light receiving unit of the camera device 1. ing.
  • the center wavelength and pulse width of the light irradiated by the laser light source 3 are not limited to the above values, and can be set to various values.
  • FIG. 2 is a block diagram showing a schematic configuration of the image sensor 2 of FIG.
  • the imaging device 2 is configured by integrating a pixel array unit 5 and peripheral circuit units 6, 7, 8, 9, and 10 on the same semiconductor chip.
  • the circuit unit 11 is provided as a separate circuit from the imaging device 2 inside the camera device 1 and outside the semiconductor chip.
  • the circuit unit 11 may be integrated on the same semiconductor chip together with the pixel array unit 5 and the peripheral circuit units 6, 7, 8, 9, and 10.
  • a large number of pixel circuits Xij (i is an integer from 1 to m, j is an integer from 1 to n) are arranged in a two-dimensional matrix (two dimensions), and a rectangular imaging region is formed. It is composed.
  • a horizontal scanning circuit 6 is provided along the horizontal pixel rows of the plurality of pixel circuits Xij in the peripheral portion of the pixel array unit 5 and along the vertical pixel columns of the plurality of pixel circuits Xij.
  • a vertical scanning circuit 7 is provided.
  • a timing generation circuit 8 is connected to the horizontal scanning circuit 6 and the vertical scanning circuit 7.
  • the pixel circuit Xij in the pixel array unit 5 is sequentially scanned by the timing generation circuit 8, the horizontal scanning circuit 6, and the vertical scanning circuit 7 to read out charges and perform initialization. That is, by scanning the pixel array unit 5 in the vertical direction in units of pixel rows by the vertical scanning circuit 7, charges accumulated in the pixel circuits Xij included in the scanned pixel column are provided for each pixel column. It is configured to read out as an electrical signal by the vertical signal line. Reading of charges from each pixel column is performed by outputting via the noise cancellation circuit 9 and the output buffer circuit 10 provided for each vertical signal line. Further, when the electric charge is read from each pixel column, the horizontal scanning circuit 6 performs horizontal scanning of the pixel circuit Xij.
  • the timing generation circuit 8 controls the timing of vertical scanning and horizontal scanning of the pixel circuit Xij of the pixel array unit 5 as described above.
  • the timing generation circuit 8 controls the timing (light emission timing) at which the laser light source 3 provided in the measurement system 100 emits pulsed light, and accumulates and discharges charge in each pixel circuit Xij based on the light emission timing. Control the timing.
  • FIG. 3 is a circuit diagram showing a configuration of the pixel circuit Xij in FIG.
  • the pixel circuit Xij includes a photodiode (light receiving unit) 20, a plurality of charge storage units 21, a charge distribution unit 22, a comparison unit 23, and a charge reading unit 24.
  • the photodiode 20 converts incident light into electric charge. Specifically, the photodiode 20 generates an electric charge according to the incidence of pulsed light that is irradiated from the laser light source 3 and reflected by the object Sa. The photodiode 20 generates an amount of charge corresponding to the received light intensity of the incident light. For this reason, in the pixel circuit Xij on which the pulsed light reflected by the part Sa having a high reflectance of the object Sa is incident, the received light intensity of the incident light to the photodiode 20 is high, and therefore the amount of charge generated per unit time There are many.
  • the received light intensity of the incident light to the photodiode 20 is low, so the amount of charge generated per unit time is Few.
  • Each charge storage unit 21 stores the charge generated by the photodiode 20.
  • three charge storage units 21 are provided: a first charge storage unit 21a, a second charge storage unit 21b, and a third charge storage unit 21c.
  • the first charge storage unit 21a includes a capacitor 25a and stores charge in the capacitor 25a.
  • the second charge storage unit 21b includes a capacitor 25b, and stores charge in the capacitor 25b.
  • the third charge storage unit 21c includes a capacitor 25c, and stores charge in the capacitor 25c.
  • the electric capacities of the capacitors 25a, 25b, and 25c are equal to each other. For this reason, the maximum charges that can be stored in the charge storage units 21 are equal to each other.
  • each capacitor 25a, 25b, 25c of each charge storage section 21 is grounded via a common switch 26, and the other end is connected to the cathode of the photodiode 20 via a charge distribution section 22 described later. Yes.
  • the switch 26 By conducting the switch 26 at the time of the read operation for reading out the charge accumulated in each charge storage unit 21, the read operation can be executed with the same configuration as in the general read operation.
  • the charge distribution unit 22 is one of the first charge storage unit 21a, the second charge storage unit 21b, and the third charge storage unit 21c according to the period in which the charge is generated by the photodiode 20. 21 is selected and the charge is distributed to the charge storage unit 21.
  • the charge distribution unit 22 is provided between the first distribution switch 27a capable of electrically connecting or separating the photodiode 20 and the first charge storage unit 21a, and between the photodiode 20 and the second charge storage unit 21b.
  • a second sorting switch 27b that can be electrically connected or separated, a third sorting switch 27c that can be electrically connected or separated between the photodiode 20 and the third charge storage portion 21c, and the photodiode 20 And a discharge switch 29 that can electrically connect or separate the photodiode 20 and the charge discharge unit 28, and operational amplifiers 40 and 41. And a driver circuit 42.
  • the discharge switch 29 controls the potential of a transfer channel formed between the photodiode 20 and the charge discharge unit 28, and is controlled by a gate electrode for controlling discharge of charges from the photodiode 20 to the charge discharge unit 28. It is configured.
  • the discharge switch 29 is controlled by a discharge control signal GD. When a low voltage discharge control signal GD is applied to the gate electrode constituting the discharge switch 29, the transfer channel between the photodiode 20 and the charge discharge unit 28 is cut off and generated as incident light enters. All of the charges are transferred to any one of the first charge storage unit 21a, the second charge storage unit 21b, and the third charge storage unit 21c.
  • the charge storage unit 21 that stores the charge in each charge storage unit 21 is a gate that is input from the timing generation circuit 8 to the first distribution switch 27a, the second distribution switch 27b, and the third distribution switch 27c. It is selected by the control signals G1, G2, G3.
  • the gate control signal G1 is input to the first sorting switch 27a via the operational amplifier 40, all the charges generated by the photodiode 20 are transferred to the first charge storage unit 21a and stored.
  • the gate control signal G2 is input to the second sorting switch 27b via the operational amplifier 40, all the charges generated by the photodiode 20 are transferred to and stored in the second charge storage unit 21b.
  • the gate control signal G3 is input to the third sorting switch 27c via the operational amplifier 40, all of the charges generated by the photodiode 20 are transferred to and stored in the third charge storage unit 21c.
  • Comparing unit 23 compares the voltage with a predetermined reference voltage V R based on the charge stored in each charge storage unit 21, and stops the accumulation of the charge storage portion 21 of the charge in accordance with the comparison result. Specifically, the comparison unit 23, when at least one voltage produced by the charge stored in the charge storage portion 21 of the plurality of charge accumulation portion 21 has reached the reference voltage V R, all of the charge storage portion 21 Stops the accumulation of charge in
  • the comparison unit 23 is electrically connected to the other end of the capacitor 25b of the first comparator 30a and the second charge storage unit 21b, which is electrically connected to the other end of the capacitor 25a of the first charge storage unit 21a.
  • the second comparator 30b connected to the second comparator 30b, the third comparator 30c electrically connected to the other end of the capacitor 25c of the third charge storage unit 21c, the OR circuit 31, and the storage unit 32.
  • the first comparator 30a, the second comparator 30b, a third comparator 30c is, OR circuit determination signal indicating the comparison result between the voltage and the predetermined reference voltage V R based on the charge stored in each charge storage section 21 To 31.
  • the first comparator 30a the voltage V 1 of the both ends of the capacitor 25a which is proportional to the charge accumulated in the first charge accumulation portion 21a, and the reference voltage V R is input.
  • the first comparator 30a compares the reference voltage V R and voltages V 1, when the voltages V 1 reaches the reference voltage V R, and outputs a high voltage to the OR circuit 31.
  • the second comparator 30b the voltage V 2 across the capacitor 25b which is proportional to the charge accumulated in the second charge accumulation portion 21b, and the reference voltage V R is input.
  • Second comparator 30b compares the reference voltage V R and a voltage V 2, when the voltage V 2 reaches the reference voltage V R, and outputs a high voltage to the OR circuit 31.
  • the third comparator 30c the voltage across V 3 of the capacitor 25c is proportional to the third charge accumulation section charges accumulated in 21c, and the reference voltage V R is input.
  • the third comparator 30c compares the reference voltage V R and the voltage V 3, when the voltage V 3 reaches the reference voltage V R, and outputs a high voltage to the OR circuit 31.
  • the OR circuit 31 receives a determination signal from the first comparator 30a, the second comparator 30b, and the third comparator 30c. OR circuit 31, at least one output value among the respective determination signals (that is, when a high voltage, at least one voltage of the voltage V 1, V 2, V 3 reaches the reference voltage V R In this case, a stop signal for stopping the accumulation of each charge in the first charge accumulation unit 21a, the second charge accumulation unit 21b, and the third charge accumulation unit 21c is transmitted to the charge distribution unit 22 as a high voltage.
  • the OR circuit 31 transmits a stop signal for causing the discharge switch 29 to apply the high voltage discharge control signal GD to the driver circuit 42 of the charge distribution unit 22.
  • a high voltage stop signal is input from the OR circuit 31, the operational amplifier 40 of the driver circuit 42 forcibly sets the gate control signals G1, G2, and G3 input from the timing generation circuit 8 to a low voltage.
  • the signals are input to the first distribution switch 27a, the second distribution switch 27b, and the third distribution switch 27c, respectively.
  • the first distribution switch 27a, the second distribution switch 27b, and the third distribution switch 27c are cut off when the low-voltage gate control signals G1, G2, and G3 are applied.
  • the operational amplifier 41 of the driver circuit 42 forcibly sets the discharge control signal GD input from the timing generation circuit 8 to the high voltage and sets the discharge switch 29. To enter. As a result, the transfer channel of the discharge switch 29 is turned on when a high voltage discharge control signal GD is applied. As described above, all of the charges generated as the incident light enters the photodiode 20 are transferred to the charge discharging unit 28 and discharged. As described above, the comparison unit 23 controls the charge distribution unit 22 so as not to distribute charges to any of the first charge storage unit 21a, the second charge storage unit 21b, and the third charge storage unit 21c. The accumulation of each charge in the charge accumulation unit 21 is stopped.
  • Storage unit 32 whose input is connected to the output of the OR circuit 31, a buffer determination signal indicating whether any of the voltage of the voltage V 1, V 2, V 3 reaches the reference voltage V R Ring (hold).
  • the output of the storage unit 32 is connected to the driver circuit 42 of the charge distribution unit 22, and the determination signal is output as a stop signal for stopping the accumulation of charges in each charge storage unit 21.
  • the charge reading unit 24 reads the electric charge accumulated in each charge accumulating unit 21 as an electric signal when the accumulation of electric charges in each electric charge accumulating unit 21 is stopped. Specifically, as shown in FIG. 2, when the pixel column selection control signal S (i) given from the vertical scanning circuit 7 to each pixel circuit Xij is set to a high voltage, The accumulated charge is output as an electric signal to the vertical signal line. Further, when the reset control signal R (i) given from the vertical scanning circuit 7 to each pixel circuit Xij is set to a high voltage, the charge accumulated in each charge accumulation unit 21 is discharged to the outside, and charge accumulation is performed. The unit 21 is reset (initialized).
  • the calculation circuit 11 calculates the distance to the object Sa based on the charge read from the pixel circuit Xij by the charge reading unit 24 by the timing control by the timing generation circuit 8. Thereby, the image sensor 2 acquires a distance image of the object Sa.
  • FIG. 4 is a timing chart showing the light emission timing controlled by the timing generation circuit 8 of FIG. 2 and the charge accumulation timing in the pixel circuit Xij.
  • 4A is a time waveform of pulsed light emitted from the laser light source 3
  • FIG. 4B is a time waveform of reflected light received by the pixel circuit Xij
  • FIG. 4C is a time waveform of the photocurrent Iph which is a response characteristic to the reflected light of the pixel circuit Xij
  • FIG. 4D shows the gate control signals G1, G2, G3 applied to the charge distribution unit 22 of the pixel circuit Xij. It is a time waveform.
  • the timing generation circuit 8 determines the light emission timing so that light is repeatedly emitted at a predetermined frequency. Then, a trigger signal is supplied from the timing generation circuit 8 so that the pulse light is emitted from the laser light source 3 at the light emission timing. Accordingly, the reflected light is incident on the pixel circuit Xij with a time difference Td corresponding to the distance to the object Sa after the light emission timing.
  • the pulse width of the reflected light incident on the pixel circuit Xij is set to a value sufficiently shorter than the response time of the light receiving unit of the pixel circuit Xij (for example, a pulse width of 100 psec or less).
  • the response waveform with respect to incident light in the light receiving portion of the pixel circuit Xij is substantially equal to the impulse response.
  • rising from the incidence time T d of the relative to the emission timing reflected light to the maximum value I M in a response time T 0 of the light receiving portion, and the response waveform close to falling such a single triangular wave in a subsequent response time T 0 Become. Accordingly, the time corresponding to the full width of the response waveform becomes 2T 0.
  • the timing generation circuit 8 In response to the response waveform of the pixel circuit Xij, the timing generation circuit 8 repeatedly generates gate control signals G1, G2, and G3 that are voltages having three types of phase differences with reference to the light emission timing. Be controlled. Specifically, the gate control signal G1 is set to a rectangular pulse wave that becomes a high voltage only during the period from the light emission timing until the time 2T 0 elapses. The gate control signal G2 is set to only rectangular-pulse-wave such that the high voltage period of the timing time 2T 0 after emission timing has elapsed until time 2T 0 has elapsed.
  • the gate control signal G3 is set to only rectangular-pulse-wave such that the high voltage period of the timing time 4T 0 after emission timing has elapsed until time 2T 0 has elapsed.
  • the response waveform exists only until the time 4T 0 after the light emission timing elapses. That is, during the period until the timing of time 4T 0 after emission timing has elapsed, rising to a maximum value I M is a response waveform by the incident reflected light to the pixel circuit Xij, then, it falls to zero.
  • the timing generation circuit 8 performs control so that the gate control signals G1, G2, G3 are repeatedly applied after the light emission timing.
  • the charge generated by the photodiode 20 during the period when the gate control signal G1 is at a high voltage is stored in the first charge storage portion 21a. Further, the charge generated by the photodiode 20 during the period when the gate control signal G2 is at a high voltage is stored in the second charge storage unit 21b. In addition, the charge generated by the photodiode 20 during the period when the gate control signal G3 is at a high voltage is stored in the third charge storage unit 21c.
  • the response waveform does not exist during the period when the gate control signal G3 is at a high voltage. For this reason, during the period when the gate control signal G3 is at a high voltage, only the charges due to the background components other than the charges generated by the reflected light entering the photodiode 20 are accumulated in the third charge accumulating unit 21c. It becomes.
  • the first comparator 30a see compares the voltage V R with the voltages V 1 based on the charge accumulated in the first charge accumulation portion 21a, the voltages V 1 reaches the reference voltage V R, OR circuit 31 Outputs a high voltage.
  • the second comparator 30b see compares the voltage V R the voltage V 2 based on the charge accumulated in the second charge accumulation portion 21b, the voltage V 2 reaches the reference voltage V R, OR circuit 31 Outputs a high voltage.
  • the third comparator 30c see compares the voltage V R the voltage V 3 based on the charge accumulated in the third charge accumulation section 21c, the voltage V 3 reaches the reference voltage V R, OR circuit 31 Outputs a high voltage.
  • the OR circuit 31 is used when at least one of the output values of the first comparator 30a, the second comparator 30b, and the third comparator 30c is a high voltage (that is, the voltages V 1 and V 2). , when at least one voltage of the V 3 reaches the reference voltage V R), the charge distribution unit a stop signal for applying the discharge control signal GD high voltage to the gate electrodes of the discharge switch 29 22 to send. As a result, all of the charge generated as the incident light enters the photodiode 20 is transferred to the charge discharging unit 28 and discharged. As described above, the comparison unit 23 controls the charge distribution unit 22 so as not to distribute charges to any of the first charge storage unit 21a, the second charge storage unit 21b, and the third charge storage unit 21c. The accumulation of each charge in the charge accumulation unit 21 is stopped.
  • the storage unit 32 outputs the determination signal to the driver circuit 42 of the charge distribution unit 22 as a stop signal for stopping the accumulation of charges in each charge storage unit 21.
  • the storage unit 32 outputs the determination signal to the driver circuit 42 of the charge distribution unit 22 as a stop signal for stopping the accumulation of charges in each charge storage unit 21.
  • the charge distribution unit 22 When receiving the stop signal from the OR circuit 31, the charge distribution unit 22 is controlled so that the gate control signals G1, G2, and G3 do not become high voltage, and the discharge control signal GD becomes high voltage. The As a result, all of the charges generated as the incident light enters the photodiode 20 is transferred to the charge discharging unit 28 and discharged, so that the accumulation of each charge in the charge storage unit 21 is stopped.
  • the charge readout unit 24 includes a switch (not shown) for switching the pixel circuit Xij from which output (readout) is performed.
  • the charge reading unit 24 uses each charge stored in the first charge storage unit 21a, the second charge storage unit 21b, and the third charge storage unit 21c as an electrical signal. Controlled to read.
  • the reset gate electrode GR1 electrically connected to the first charge accumulation unit 21a and the second charge accumulation unit 21b are electrically connected.
  • each charge storage unit 21 Is initialized, and the voltage value in this initialized state is read out.
  • the calculation circuit 11 determines whether the pixel circuit Xij and the pixel circuit Xij are based on the ratio of the electric charge read out as the electric signal from the first electric charge storage unit 21a and the electric charge read out as the electric signal from the second electric charge storage unit 21b.
  • the distance from the object Sa is calculated. The shorter the distance between the pixel circuit Xij and the object Sa, the shorter the flight time (T d ) of the pulsed light. Therefore, the charge accumulated in the second charge accumulation unit 21b is transferred to the first charge accumulation unit 21a. More charge is accumulated.
  • the calculation circuit 11 subtracts the charges accumulated in the third charge accumulation unit 21c from the respective charges accumulated in the first charge accumulation unit 21a and the second charge accumulation unit 21b to obtain the pixel circuit Xij and the object Sa.
  • the distance is calculated. Thereby, the influence of the electric charge by background components other than the electric charge produced
  • the charges generated in the photodiode 20 are distributed and accumulated in the first charge accumulation unit 21a, the second charge accumulation unit 21b, and the third charge accumulation unit 21c.
  • the voltage V 1, V 2, V 3 based on at least one a reference voltage V R is compared. For this reason, first, when it is detected that the charge accumulated in the pixel circuit Xij having a high light reception intensity is saturated, the accumulation of the charge in the charge accumulation unit 21 is stopped in the pixel circuit Xij. Thereafter, when it is detected that the charge accumulated in the pixel circuit Xij having a low light reception intensity is saturated, the accumulation of the charge in the charge accumulation unit 21 is stopped in the pixel circuit Xij. For this reason, in each pixel circuit Xij, when the charge accumulated in each charge accumulation unit 21 is read out as an electric signal, the charge is sufficiently accumulated. Therefore, high distance resolution can be realized in the entire pixel regardless of the received light intensity.
  • the comparison unit 23 when the first charge accumulation portion 21a, the second charge accumulation portion 21b, either the voltage generated by the charges accumulated in the third charge accumulation portion 21c reaches the reference voltage V R, The accumulation of charges in each charge accumulation unit 21 is stopped at a time. For this reason, the timing at which the charge is saturated in each charge storage unit 21 is individually detected. Therefore, it is possible to so as to correspond to a voltage in accordance with one accumulable maximum charge in the charge storage unit 21 sets the reference voltage V R, it is possible to realize a higher distance resolution in the entire pixel.
  • the comparison unit 23 controls the charge distribution unit 22 so as not to distribute the charge to any of the first charge storage unit 21a, the second charge storage unit 21b, and the third charge storage unit 21c.
  • the accumulation in each charge accumulation unit 21 is stopped at a time. For this reason, since the charge distribution unit 22 can be used to stop the accumulation of charges in each charge accumulation unit 21, the device configuration can be simplified.
  • the comparison unit 23 holds the determination signal indicating the comparison result between the reference voltage V R the voltage V 1, V 2, V 3 , a determination signal, stops the accumulation of the charge storage portion 21 of the charge It further has a storage unit 32 for outputting as a signal. Determining Therefore, after the voltage V 1, V 2, V 3 reaches the reference voltage V R, the voltage V 1, V 2, V 3 by a detection error of charge in the comparison unit 23 is lower than the reference voltage V R Is prevented. Accordingly, it is possible to suppress malfunction caused by repeated stop and restart of accumulation of charges in the charge accumulation unit 21.
  • the image pickup device 2 includes the pixel circuit Xij arranged in a two-dimensional manner. For this reason, the said effect can be show
  • FIGS. 5 to 8 are circuit diagrams showing the configuration of the pixel circuit Xij according to the modification.
  • the pixel circuit Xij according to Modification 1 is mainly different from the above embodiment in that it further includes a time measurement unit 38.
  • the time measuring unit 38 receives gate control signals G1, G2, and G3 input to the gate electrode from the timing generation circuit 8, and counts the number of clocks of the gate control signals G1, G2, and G3, thereby accumulating charges. The time for accumulation in the unit 21 is measured. The time measuring unit 38 outputs the measured time to the calculation circuit 11.
  • the calculation circuit 11 can calculate the charge accumulated per unit time based on the time required until the charge is saturated in each charge accumulation unit 21. Therefore, in addition to the distance image, a light intensity image can be acquired.
  • the pixel circuit Xij according to the modification 2 is mainly different from the above embodiment in the configuration of the comparison unit 23.
  • Modification 2 comparator 23, first charge accumulation portion 21a, the second charge accumulation portion 21b, the voltage V 4 generated by the integrated value of the charge accumulated in the third charge accumulation section 21c is reaches the reference voltage V R In this case, the accumulation of charges in each charge accumulation unit 21 is stopped at a time.
  • the comparison unit 23 includes an integration circuit 33 and a fourth comparator 30d instead of the first comparator 30a, the second comparator 30b, the third comparator 30c, and the OR circuit 31.
  • the integration circuit 33 includes a reset switch 34, an integration capacitor 35, and an operational amplifier 36.
  • the charges accumulated in the first charge accumulating unit 21a, the second charge accumulating unit 21b, and the third charge accumulating unit 21c are accumulated in the integrating capacitor 35, and a voltage V 4 (for example, generated by the accumulated value of the charges)
  • the voltage obtained by multiplying the sum of the voltages V 1 , V 2 , V 3 by the amplification factor determined by the capacitance ratio of the capacitors 25 a, 25 b , 25 c and the integrating capacitor 35 is output from the operational amplifier 36.
  • the reset switch 34 is turned ON in synchronization with the emission timing of the laser light source 3
  • a voltage V 4 is reset electric charges accumulated in the integrating capacitor 35 is discharged. Thereafter, when the reset switch is turned OFF, accumulation of electric charges in the integrating capacitor 35 is started.
  • the fourth comparator 30d compares the voltage V 4 to be input and the reference voltage V R from the operational amplifier 36, when the voltage V 4 reaches the reference voltage V R, the discharge control signal of a high voltage to the discharge switch 29 A stop signal for applying GD is transmitted to the charge distribution unit 22. As a result, all of the charge generated as the incident light enters the photodiode 20 is transferred to the charge discharging unit 28 and discharged. As described above, the comparison unit 23 controls the charge distribution unit 22 so as not to distribute charges to any of the first charge storage unit 21a, the second charge storage unit 21b, and the third charge storage unit 21c. The accumulation of each charge in the charge accumulation unit 21 is stopped.
  • the comparison unit 23 generates the voltage generated by the integrated value of the charges accumulated in the first charge accumulation unit 21a, the second charge accumulation unit 21b, and the third charge accumulation unit 21c. If the V 4 has reached the reference voltage V R, and stops the accumulation of the charge storage portion 21 of the charge at a time. For this reason, since it is not necessary to individually detect the timing at which the charge is saturated in each charge storage section 21, the device configuration can be simplified.
  • the pixel circuit Xij according to the third modification is mainly different from the second modification in that it further includes separation switches 37 a, 37 b, 37 c and an inverting amplifier 39.
  • the separation switch 37a can electrically connect or separate the photodiode 20 and the first charge storage unit 21a.
  • the separation switch 37b can electrically connect or separate the photodiode 20 and the second charge storage unit 21b.
  • the separation switch 37c can electrically connect or separate the photodiode 20 and the third charge storage unit 21c.
  • the inverting amplifier 39 inverts the high voltage stop signal input from the OR circuit 31 and inputs the inverted signal to the separation switches 37a, 37b, and 37c.
  • the separation switches 37a, 37b, and 37c are cut off by applying a low voltage stop signal.
  • the comparison unit 23 includes the separation switches 37a, 37b, so as to electrically separate the photodiode 20 from the first charge accumulation unit 21a, the second charge accumulation unit 21b, and the third charge accumulation unit 21c. By controlling 37c, the accumulation of charges in each charge accumulation unit 21 is stopped.
  • the separation switches 37a, 37b, 37c separate from the charge distribution unit 22 are used. Therefore, the driver circuit 42 for controlling the charge distribution unit 22 is not necessary, and the pixel configuration can be simplified.
  • the pixel circuit Xij according to the fourth modification as compared with the above embodiment, the comparison unit 23, the main in that the voltage at the latter stage of the charge readout unit 24 is compared with the reference voltage V R Is different.
  • the first comparator 30a is electrically connected to the other end of the capacitor 25a of the first charge storage unit 21a via a switched capacitor amplifier of the charge reading unit 24 or an amplifier such as a source follower.
  • the second comparator 30b is electrically connected to the other end of the capacitor 25b of the second charge storage unit 21b via a switched capacitor amplifier of the charge reading unit 24 or an amplifier such as a source follower.
  • the third comparator 30c is electrically connected to the other end of the capacitor 25c of the third charge storage unit 21c via a switched capacitor amplifier of the charge reading unit 24 or an amplifier such as a source follower.
  • the first comparator 30a, the voltage V 1, and the reference voltage V R is inputted based on the voltage across the capacitor 25a which is proportional to the charge accumulated in the first charge accumulation portion 21a .
  • the first comparator 30a compares the reference voltage V R and voltages V 1, when the voltages V 1 reaches the reference voltage V R, and outputs a high voltage to the OR circuit 31.
  • the second comparator 30b, the voltage V 2 based on the voltage across the capacitor 25b which is proportional to the charge accumulated in the second charge accumulation portion 21b, and the reference voltage V R is input.
  • Second comparator 30b compares the reference voltage V R and a voltage V 2, when the voltage V 2 reaches the reference voltage V R, and outputs a high voltage to the OR circuit 31.
  • the third comparator 30c a voltage V 3 based on the voltage across the capacitor 25c that is proportional to the charge accumulated in the third charge accumulation section 21c, and the reference voltage V R is input.
  • the third comparator 30c compares the reference voltage V R and the voltage V 3, when the voltage V 3 reaches the reference voltage V R, and outputs a high voltage to the OR circuit 31.
  • the image sensor 2 may include pixel circuits Xij arranged in a one-dimensional manner.
  • the third charge accumulation unit 21c does not accumulate charges due to the background component, and the time 2T 0 from the period when the gate control signal G3 becomes a high voltage (that is, the time 4T 0 after the light emission timing elapses).
  • the charge generated by the reflected light entering the photodiode 20 may be accumulated even during the period until the time elapses.
  • the calculation circuit 11 determines the distance between the pixel circuit Xij and the object Sa based on the charges accumulated in the first charge accumulation unit 21a, the second charge accumulation unit 21b, and the third charge accumulation unit 21c. calculate. As a result, the distance between the measurable pixel circuit Xij and the object Sa can be increased.
  • the comparison unit includes a plurality of charge accumulation units of charge when any of the voltages generated by the charges accumulated in the plurality of charge accumulation units reaches the reference voltage. You may stop accumulating at once. In this case, the timing at which the charge is saturated in each charge storage unit is individually detected. Therefore, since the reference voltage can be set in correspondence with the voltage based on the maximum charge that can be stored in one charge storage unit, higher distance resolution can be realized in the entire pixel.
  • the comparison unit may transfer the charge generated to the plurality of charge storage units when the voltage generated by the integrated value of the charges stored in the plurality of charge storage units reaches the reference voltage. May be stopped at once. In this case, since it is not necessary to individually detect the timing at which the charge is saturated in each charge storage unit, the device configuration can be simplified.
  • the comparison unit controls the charge distribution unit so as not to distribute the charge to any of the plurality of charge storage units, thereby transferring the charge to the plurality of charge storage units. May be stopped at once. In this case, since the accumulation of charges in the plurality of charge accumulation units can be stopped using the charge distribution unit, the device configuration can be simplified.
  • the pixel circuit according to one aspect of the present invention further includes a separation switch capable of electrically connecting or separating the light receiving unit and the plurality of charge storage units, and the comparison unit includes the light receiving unit and the plurality of charge storage units.
  • the separation switch By controlling the separation switch so as to electrically separate the charges, the accumulation of the charges in the plurality of charge accumulation portions may be stopped.
  • the charge distribution unit is controlled separately from the charge distribution unit. A mechanism for controlling the dividing portion is unnecessary, and the pixel configuration can be simplified.
  • the pixel circuit according to one aspect of the present invention may further include a time measuring unit that measures a time during which charge is accumulated in the charge accumulating unit.
  • the charge accumulated per unit time can be calculated by measuring the time required for the charge to be saturated in each charge accumulation unit. Therefore, in addition to the distance image, a light intensity image can be acquired.
  • the comparison unit holds a determination signal indicating the comparison result, and uses the determination signal as a signal for stopping accumulation of the charges in the plurality of charge accumulation units.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Optical Radar Systems And Details Thereof (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

画素回路Xijは、入射光を電荷に変換するフォトダイオード２０と、電荷を蓄積する複数の電荷蓄積部２１と、電荷が生成された期間に応じて複数の電荷蓄積部２１の何れかを選択し、当該電荷蓄積部２１に電荷を振り分ける電荷振分部２２と、複数の電荷蓄積部２１に蓄積された電荷のうちの少なくとも１つに基づく電圧と所定の参照電圧ＶＲとを比較し、比較結果に応じて電荷の複数の電荷蓄積部２１への蓄積を停止させる比較部２３と、電荷の電荷蓄積部２１への蓄積が停止した場合に、複数の電荷蓄積部２１に蓄積されたそれぞれの電荷を電気信号として読み出す電荷読出部２４と、を備える。

Description

画素回路及び撮像素子
　本発明の一側面は、画素回路及び撮像素子に関する。
　従来、光の飛行時間を計測することで距離計測が可能なＴＯＦ（Time Of Flight）法を用いて距離画像を取得するＣＣＤ（Charge Coupled Device）イメージセンサ、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサ等の撮像素子が実現されている。これらの撮像素子では、光源の発光タイミングに同期してロックイン検出を行う間接法（下記特許文献１参照）を用いることが、距離画像の距離分解能を向上させる上で有利である。間接法では、電荷（信号電子）が十分に蓄積されている場合、光ショットノイズにより距離分解能（距離精度）が決定される。このため、蓄積された電荷が多いほど距離分解能が高い。
国際公開第２０１４／１８１６１９号
　ところで、距離演算を成立させるためには、撮像素子の各画素に蓄積される電荷が飽和する前に、各画素から電荷が電気信号として読み出される必要がある。ここで、各画素に電荷が蓄積される単位時間当たりの量は各画素における受光強度に依存する。このため、受光強度の高い画素では、受光強度の低い画素と比較して、より早く電荷が飽和する。従って、距離分解能を向上させるために受光強度の高い画素において電荷が飽和するタイミングで各画素から電荷を読み出そうとすると、受光強度の低い画素では十分に電荷が蓄積される前に電荷が読み出されることとなる。その結果、受光強度の低い画素では、距離分解能が低下する虞がある。
　本発明の一側面は、上記課題に鑑みて為されたものであり、受光強度によらず画素全体で高い距離分解能を実現することができる画素回路及び撮像素子を提供することを目的とする。
　本発明の一側面に係る画素回路は、入射光を電荷に変換する受光部と、電荷を蓄積する複数の電荷蓄積部と、電荷が生成された期間に応じて複数の電荷蓄積部の何れかを選択し、当該電荷蓄積部に電荷を振り分ける電荷振分部と、複数の電荷蓄積部に蓄積された電荷のうちの少なくとも１つに基づく電圧と所定の参照電圧とを比較し、比較結果に応じて電荷の複数の電荷蓄積部への蓄積を停止させる比較部と、電荷の電荷蓄積部への蓄積が停止した場合に、複数の電荷蓄積部に蓄積されたそれぞれの電荷を電気信号として読み出す電荷読出部と、を備える。
　このような画素回路によれば、受光部において生成された電荷が各電荷蓄積部に振り分けられて蓄積され、電荷の少なくとも１つに基づく電圧と参照電圧とが比較される。このため、まず、受光強度の高い画素回路に蓄積される電荷が飽和することが検知されると、当該画素回路において電荷蓄積部への電荷の蓄積が停止される。その後、受光強度の低い画素回路に蓄積される電荷が飽和することが検知されると、当該画素回路において電荷蓄積部への電荷の蓄積が停止される。このため、各画素回路において、各電荷蓄積部に蓄積された電荷が電気信号として読み出される際には、十分に電荷が蓄積されている。よって、受光強度によらず画素全体で高い距離分解能を実現することができる。
　本発明の一側面に係る撮像素子は、１次元又は２次元に配列された上記画素回路を備える。
　本発明の一側面によれば、受光強度によらず画素全体で高い距離分解能を実現することができる。
図１は、一実施形態に係る撮像素子を具備するカメラ装置を含んだ測定システムの概略構成を示す図である。 図２は、図１の撮像素子の概略構成を示すブロック図である。 図３は、図２の画素回路の構成を示す回路図である。 図４は、図２のタイミング発生回路によって制御された発光タイミング及び画素回路における電荷蓄積タイミングを示すタイミングチャートである。 図５は、変形例に係る画素回路の構成を示す回路図である。 図６は、変形例に係る画素回路の構成を示す回路図である。 図７は、変形例に係る画素回路の構成を示す回路図である。 図８は、変形例に係る画素回路の構成を示す回路図である。
　以下、図面を参照しつつ本発明に係る画素回路及び撮像素子の好適な実施形態について詳細に説明する。なお、図面の説明においては同一又は相当部分には同一符号を付し、重複する説明を省略する。また、各図面は説明用のために作成されたものであり、説明の対象部位を特に強調するように描かれている。そのため、図面における各部材の寸法比率は、必ずしも実際のものとは一致しない。
　図１は、一実施形態に係る撮像素子２を具備するカメラ装置１を含んだ測定システム１００の概略構成を示す図である。測定システム１００は、ＴＯＦ法を用いて対象物Ｓａまでの距離を測定するために用いられる。測定システム１００は、対象物Ｓａに向けて光を照射するレーザ光源３と、対象物Ｓａからの反射光を検出して距離を算出するカメラ装置１とを含んで構成されている。カメラ装置１は、距離画像を取得する撮像素子２を具備している。レーザ光源３は、カメラ装置１の受光部の応答時間よりも十分短いパルス幅のパルス光を照射可能な光源装置であり、例えば、中心波長４４５ｎｍ、パルス幅１００ｐｓｅｃのパルス光を照射可能に構成されている。なお、レーザ光源３の照射する光の中心波長及びパルス幅は上記値には限定されず、様々な値に設定され得る。
　図２は、図１の撮像素子２の概略構成を示すブロック図である。撮像素子２は、同図に示すように、画素アレイ部５と周辺回路部６，７，８，９，１０とが同一の半導体チップ上に集積化されて構成されている。回路部１１は、カメラ装置１の内部において、半導体チップの外部に、撮像素子２とは別回路として設けられている。なお、回路部１１は、画素アレイ部５及び周辺回路部６，７，８，９，１０とともに同一の半導体チップ上に集積化されていてもよい。
　画素アレイ部５には、２次元マトリクス状（２次元）に多数の画素回路Xij（ｉは１～ｍの整数、ｊは１～ｎの整数）が配列されており、方形状の撮像領域を構成している。そして、この画素アレイ部５の周辺部には、複数の画素回路Xijの水平方向の画素行に沿って水平走査回路６が設けられると共に、複数の画素回路Xijの垂直方向の画素列に沿って垂直走査回路７が設けられている。これらの水平走査回路６及び垂直走査回路７にはタイミング発生回路８が接続されている。
　タイミング発生回路８、水平走査回路６及び垂直走査回路７によって画素アレイ部５内の画素回路Xijが順次走査され、電荷の読み出しや初期化が実行される。すなわち、画素アレイ部５を垂直走査回路７によって各画素行単位で垂直方向に走査することにより、走査された画素列に含まれる各画素回路Xijに蓄積された電荷を、画素列毎に設けられた垂直信号線によって電気信号として読み出す構成となっている。各画素列からの電荷の読み出しは、垂直信号線毎に設けられたノイズキャンセル回路９及び出力バッファ回路１０を経由して出力することにより行われる。さらに、各画素列からの電荷の読み出し時には、水平走査回路６によって画素回路Xijの水平方向の走査が行われる。タイミング発生回路８は、上述したような画素アレイ部５の画素回路Xijの垂直走査及び水平走査のタイミングの制御を行う。また、タイミング発生回路８は、測定システム１００に設けられたレーザ光源３がパルス光を発するタイミング（発光タイミング）の制御、及びその発光タイミングを基準にした各画素回路Xijにおける電荷蓄積及び電荷排出のタイミングの制御を行う。
　図３は、図２の画素回路Xijの構成を示す回路図である。同図に示すように、画素回路Xijは、フォトダイオード（受光部）２０と、複数の電荷蓄積部２１と、電荷振分部２２と、比較部２３と、電荷読出部２４と、を備える。
　フォトダイオード２０は、入射光を電荷に変換する。具体的に、フォトダイオード２０は、レーザ光源３から照射されて対象物Ｓａによって反射されたパルス光の入射に応じて電荷を生成する。フォトダイオード２０は、入射光の受光強度に応じた量の電荷を生成する。このため、対象物Ｓａの反射率が高い部位で反射されたパルス光が入射する画素回路Xijでは、フォトダイオード２０への入射光の受光強度が高いため、単位時間当たりに生成される電荷の量は多い。一方、対象物Ｓａの反射率が低い部位で反射されたパルス光が入射する画素回路Xijでは、フォトダイオード２０への入射光の受光強度が低いため、単位時間当たりに生成される電荷の量は少ない。
　各電荷蓄積部２１は、フォトダイオード２０によって生成された電荷を蓄積する。本実施形態では、電荷蓄積部２１として、第１電荷蓄積部２１ａ、第２電荷蓄積部２１ｂ、第３電荷蓄積部２１ｃの３つが設けられている。第１電荷蓄積部２１ａは、コンデンサ２５ａを有し、コンデンサ２５ａに電荷を蓄積する。第２電荷蓄積部２１ｂは、コンデンサ２５ｂを有し、コンデンサ２５ｂに電荷を蓄積する。第３電荷蓄積部２１ｃは、コンデンサ２５ｃを有し、コンデンサ２５ｃに電荷を蓄積する。コンデンサ２５ａ，２５ｂ，２５ｃの電気容量は互いに等しく、このため、各電荷蓄積部２１に蓄電可能な最大の電荷は互いに等しい。各電荷蓄積部２１の各コンデンサ２５ａ，２５ｂ，２５ｃは、その一端が共通のスイッチ２６を介して接地され、その他端が後述する電荷振分部２２を介してフォトダイオード２０のカソードに接続されている。各電荷蓄積部２１に蓄積された電荷を読み出す読み出し動作の際にスイッチ２６を導通することで、一般的な読み出し動作の場合と同様の構成で読み出し動作を実行することができる。
　電荷振分部２２は、フォトダイオード２０によって電荷が生成された期間に応じて、第１電荷蓄積部２１ａ、第２電荷蓄積部２１ｂ、第３電荷蓄積部２１ｃの内の何れかの電荷蓄積部２１を選択し、当該電荷蓄積部２１に電荷を振り分ける。電荷振分部２２は、フォトダイオード２０と第１電荷蓄積部２１ａとの間を電気的に接続又は分離可能な第１振分スイッチ２７ａと、フォトダイオード２０と第２電荷蓄積部２１ｂとの間を電気的に接続又は分離可能な第２振分スイッチ２７ｂと、フォトダイオード２０と第３電荷蓄積部２１ｃとの間を電気的に接続又は分離可能な第３振分スイッチ２７ｃと、フォトダイオード２０によって生成された電荷を排出するための部位である電荷排出部２８と、フォトダイオード２０と電荷排出部２８とを電気的に接続又は分離可能な排出スイッチ２９と、オペアンプ４０，４１を含んで構成されるドライバ回路４２と、を有する。
　排出スイッチ２９は、フォトダイオード２０と電荷排出部２８との間に形成される転送チャネルの電位を制御して、フォトダイオード２０から電荷排出部２８への電荷の排出を制御するためのゲート電極によって構成されている。排出スイッチ２９は、排出制御信号ＧＤによって制御される。排出スイッチ２９を構成するゲート電極にロー電圧の排出制御信号ＧＤが印加されると、フォトダイオード２０と電荷排出部２８との間の転送チャネルが遮断され、入射光の入射に伴って生成される電荷の全てが、第１電荷蓄積部２１ａ、第２電荷蓄積部２１ｂ、第３電荷蓄積部２１ｃの内の何れかの電荷蓄積部２１に転送される。
　各電荷蓄積部２１の内の電荷が蓄積される電荷蓄積部２１は、タイミング発生回路８から第１振分スイッチ２７ａ、第２振分スイッチ２７ｂ、第３振分スイッチ２７ｃにそれぞれ入力されるゲート制御信号Ｇ１，Ｇ２，Ｇ３によって選択される。オペアンプ４０を介して第１振分スイッチ２７ａにゲート制御信号Ｇ１が入力されると、フォトダイオード２０で生成された電荷の全てが第１電荷蓄積部２１ａに転送されて蓄積される。オペアンプ４０を介して第２振分スイッチ２７ｂにゲート制御信号Ｇ２が入力されると、フォトダイオード２０で生成された電荷の全てが第２電荷蓄積部２１ｂに転送されて蓄積される。オペアンプ４０を介して第３振分スイッチ２７ｃにゲート制御信号Ｇ３が入力されると、フォトダイオード２０で生成された電荷の全てが第３電荷蓄積部２１ｃに転送されて蓄積される。
　一方、オペアンプ４１を介して排出スイッチ２９にハイ電圧の排出制御信号ＧＤが印加されると、フォトダイオード２０と電荷排出部２８との間の転送チャネルが導通され、入射光の入射に伴って生成される電荷の全てが、電荷排出部２８に転送されて排出される。
　比較部２３は、各電荷蓄積部２１に蓄積された電荷に基づく電圧と所定の参照電圧ＶＲとを比較し、比較結果に応じて電荷の各電荷蓄積部２１への蓄積を停止させる。具体的に、比較部２３は、複数の電荷蓄積部２１の内の少なくとも１つの電荷蓄積部２１に蓄積された電荷によって生じる電圧が参照電圧ＶＲに達した場合に、全ての電荷蓄積部２１への電荷の蓄積を停止させる。
　詳細には、比較部２３は、第１電荷蓄積部２１ａのコンデンサ２５ａの他端に電気的に接続された第１比較器３０ａと、第２電荷蓄積部２１ｂのコンデンサ２５ｂの他端に電気的に接続された第２比較器３０ｂと、第３電荷蓄積部２１ｃのコンデンサ２５ｃの他端に電気的に接続された第３比較器３０ｃと、ＯＲ回路３１と、記憶部３２と、を有する。第１比較器３０ａ、第２比較器３０ｂ、第３比較器３０ｃは、各電荷蓄積部２１に蓄積された電荷に基づく電圧と所定の参照電圧ＶＲとの比較結果を示す判定信号をＯＲ回路３１に出力する。
　第１比較器３０ａには、第１電荷蓄積部２１ａに蓄積された電荷に比例するコンデンサ２５ａの両端の電圧Ｖ１、及び、参照電圧ＶＲが入力される。第１比較器３０ａは、電圧Ｖ１と参照電圧ＶＲとを比較し、電圧Ｖ１が参照電圧ＶＲに達した場合に、ＯＲ回路３１に対してハイ電圧を出力する。第２比較器３０ｂには、第２電荷蓄積部２１ｂに蓄積された電荷に比例するコンデンサ２５ｂの両端の電圧Ｖ２、及び、参照電圧ＶＲが入力される。第２比較器３０ｂは、電圧Ｖ２と参照電圧ＶＲとを比較し、電圧Ｖ２が参照電圧ＶＲに達した場合に、ＯＲ回路３１に対してハイ電圧を出力する。第３比較器３０ｃには、第３電荷蓄積部２１ｃに蓄積された電荷に比例するコンデンサ２５ｃの両端の電圧Ｖ３、及び、参照電圧ＶＲが入力される。第３比較器３０ｃは、電圧Ｖ３と参照電圧ＶＲとを比較し、電圧Ｖ３が参照電圧ＶＲに達した場合に、ＯＲ回路３１に対してハイ電圧を出力する。
　ＯＲ回路３１には、第１比較器３０ａ、第２比較器３０ｂ、第３比較器３０ｃから判定信号が入力される。ＯＲ回路３１は、各判定信号の内の少なくとも１つの出力値がハイ電圧である場合に（すなわち、電圧Ｖ１，Ｖ２，Ｖ３の内の少なくとも１つの電圧が参照電圧ＶＲに達した場合に）、各電荷の第１電荷蓄積部２１ａ、第２電荷蓄積部２１ｂ、第３電荷蓄積部２１ｃへの蓄積を停止させる停止信号をハイ電圧として電荷振分部２２に送信する。
　具体的に、ＯＲ回路３１は、排出スイッチ２９にハイ電圧の排出制御信号ＧＤを印加させるための停止信号を電荷振分部２２のドライバ回路４２に送信する。ドライバ回路４２のオペアンプ４０は、ＯＲ回路３１からハイ電圧の停止信号が入力されると、タイミング発生回路８から入力されるゲート制御信号Ｇ１，Ｇ２，Ｇ３を強制的にロー電圧に設定して第１振分スイッチ２７ａ、第２振分スイッチ２７ｂ、第３振分スイッチ２７ｃにそれぞれ入力する。その結果、第１振分スイッチ２７ａ、第２振分スイッチ２７ｂ、第３振分スイッチ２７ｃは、ロー電圧のゲート制御信号Ｇ１，Ｇ２，Ｇ３が印加されることにより遮断される。一方、ドライバ回路４２のオペアンプ４１は、ＯＲ回路３１からハイ電圧の停止信号が入力されると、タイミング発生回路８から入力される排出制御信号ＧＤを強制的にハイ電圧に設定して排出スイッチ２９に入力する。その結果、排出スイッチ２９は、ハイ電圧の排出制御信号ＧＤが印加されることにより転送チャネルが導通される。以上により、フォトダイオード２０への入射光の入射に伴って生成される電荷の全てが、電荷排出部２８に転送されて排出される。このように、比較部２３は、第１電荷蓄積部２１ａ、第２電荷蓄積部２１ｂ、第３電荷蓄積部２１ｃの何れにも電荷を振り分けないように電荷振分部２２を制御することによって、各電荷の電荷蓄積部２１への蓄積を停止させる。
　記憶部３２は、その入力がＯＲ回路３１の出力に接続され、電圧Ｖ１，Ｖ２，Ｖ３の内のいずれかの電圧が参照電圧ＶＲに達したか否かを示す判定信号をバッファリング（保持）する。また、記憶部３２は、その出力が電荷振分部２２のドライバ回路４２に接続され、判定信号を、電荷の各電荷蓄積部２１への蓄積を停止させる停止信号として出力する。
　電荷読出部２４は、電荷の各電荷蓄積部２１への蓄積が停止した場合に、各電荷蓄積部２１に蓄積された電荷を電気信号として読み出す。具体的には、図２に示すように、垂直走査回路７から各画素回路Xijに与えられる画素列の選択用制御信号Ｓ（ｉ）がハイ電圧に設定されると、各電荷蓄積部２１に蓄積された電荷が電気信号として垂直信号線に出力される。また、垂直走査回路７から各画素回路Xijに与えられるリセット用制御信号Ｒ（ｉ）がハイ電圧に設定されると、各電荷蓄積部２１に蓄積された電荷が外部に吐き出されて、電荷蓄積部２１がリセット（初期化）される。
　算出回路１１は、タイミング発生回路８によるタイミング制御により電荷読出部２４が画素回路Xijから読み出した電荷に基づいて、対象物Ｓａまでの距離を算出する。これにより、撮像素子２は、対象物Ｓａの距離画像を取得する。
　撮像素子２による対象物Ｓａの距離画像を取得する動作について説明する。図４は、図２のタイミング発生回路８によって制御された発光タイミング及び画素回路Xijにおける電荷蓄積タイミングを示すタイミングチャートである。特に、図４の（ａ）は、レーザ光源３から照射されるパルス光の時間波形、図４の（ｂ）は、画素回路Xijによって受光される反射光の時間波形、図４の（ｃ）は、画素回路Xijの反射光に対する応答特性である光電流Ｉｐｈの時間波形、図４の（ｄ）は、画素回路Xijの電荷振分部２２に印加されるゲート制御信号Ｇ１，Ｇ２，Ｇ３の時間波形である。
　まず、タイミング発生回路８により所定周波数で繰り返し発光するように発光タイミングが決定される。そして、その発光タイミングでレーザ光源３からパルス光が照射されるように、タイミング発生回路８からトリガー信号が供給される。それに応じて、発光タイミング後に対象物Ｓａまでの距離に対応した時間差Ｔｄで画素回路Xijに反射光が入射することになる。ここで画素回路Xijに入射する反射光のパルス幅は、画素回路Xijの受光部の応答時間よりも十分短い値（例えば、パルス幅１００ｐｓｅｃ以下）に設定されている。その結果、画素回路Xijの受光部における入射光に対する応答波形はインパルス応答とほぼ等しくなる。すなわち、発光タイミングを基準とした反射光の入射時刻Ｔｄから受光部の応答時間Ｔ０で極大値ＩＭまで立ち上がり、その後応答時間Ｔ０で立ち下がるような単一の三角波に近い応答波形となる。従って、応答波形の全幅に対応する時間は２Ｔ０となる。
　このような画素回路Xijの応答波形に対応して、タイミング発生回路８により、発光タイミングを基準にして３種類の位相差を有する電圧であるゲート制御信号Ｇ１，Ｇ２，Ｇ３を繰り返し生成するように制御される。具体的には、ゲート制御信号Ｇ１は、発光タイミングから時間２Ｔ０が経過するまでの期間だけハイ電圧となるような矩形パルス波に設定される。また、ゲート制御信号Ｇ２は、発光タイミング後の時間２Ｔ０が経過したタイミングから時間２Ｔ０が経過するまでの期間だけハイ電圧となるような矩形パルス波に設定される。また、ゲート制御信号Ｇ３は、発光タイミング後の時間４Ｔ０が経過したタイミングから時間２Ｔ０が経過するまでの期間だけハイ電圧となるような矩形パルス波に設定される。本実施形態では、応答波形は、発光タイミング後の時間４Ｔ０が経過するタイミングまでの間にのみ存在する。すなわち、発光タイミング後の時間４Ｔ０が経過するタイミングまでの間において、画素回路Xijに反射光が入射して応答波形が極大値ＩＭまで立ち上がり、その後、０まで立ち下がる。
　このようにして、タイミング発生回路８により、発光タイミング後に繰り返しゲート制御信号Ｇ１，Ｇ２，Ｇ３が印加されるように制御される。ゲート制御信号Ｇ１がハイ電圧となる期間にフォトダイオード２０によって生成された電荷は、第１電荷蓄積部２１ａに蓄積される。また、ゲート制御信号Ｇ２がハイ電圧となる期間にフォトダイオード２０によって生成された電荷は、第２電荷蓄積部２１ｂに蓄積される。また、ゲート制御信号Ｇ３がハイ電圧となる期間にフォトダイオード２０によって生成された電荷は、第３電荷蓄積部２１ｃに蓄積される。
　ここで、応答波形は、ゲート制御信号Ｇ３がハイ電圧となる期間には存在しない。このため、ゲート制御信号Ｇ３がハイ電圧となる期間には、反射光がフォトダイオード２０に入射することよって生成された電荷以外の背景成分による電荷のみが第３電荷蓄積部２１ｃに蓄積されることとなる。
　第１比較器３０ａは、第１電荷蓄積部２１ａに蓄積された電荷に基づく電圧Ｖ１と参照電圧ＶＲとを比較し、電圧Ｖ１が参照電圧ＶＲに達した場合に、ＯＲ回路３１にハイ電圧を出力する。第２比較器３０ｂは、第２電荷蓄積部２１ｂに蓄積された電荷に基づく電圧Ｖ２と参照電圧ＶＲとを比較し、電圧Ｖ２が参照電圧ＶＲに達した場合に、ＯＲ回路３１にハイ電圧を出力する。第３比較器３０ｃは、第３電荷蓄積部２１ｃに蓄積された電荷に基づく電圧Ｖ３と参照電圧ＶＲとを比較し、電圧Ｖ３が参照電圧ＶＲに達した場合に、ＯＲ回路３１にハイ電圧を出力する。
　ＯＲ回路３１は、第１比較器３０ａ、第２比較器３０ｂ、第３比較器３０ｃの各出力値の内の少なくとも１つの出力値がハイ電圧である場合に（すなわち、電圧Ｖ１，Ｖ２，Ｖ３の内の少なくとも１つの電圧が参照電圧ＶＲに達した場合に）、排出スイッチ２９を構成するゲート電極にハイ電圧の排出制御信号ＧＤを印加させるための停止信号を電荷振分部２２に送信する。これにより、フォトダイオード２０への入射光の入射に伴って生成される電荷の全てが、電荷排出部２８に転送されて排出される。このように、比較部２３は、第１電荷蓄積部２１ａ、第２電荷蓄積部２１ｂ、第３電荷蓄積部２１ｃの何れにも電荷を振り分けないように電荷振分部２２を制御することによって、各電荷の電荷蓄積部２１への蓄積を停止させる。
　また、第１比較器３０ａ、第２比較器３０ｂ、第３比較器３０ｃの各出力値の内の少なくとも１つの出力値がハイ電圧である場合に（すなわち、電圧Ｖ１，Ｖ２，Ｖ３の内の少なくとも１つの電圧が参照電圧ＶＲに達した場合に）、記憶部３２は、電圧Ｖ１，Ｖ２，Ｖ３の内の少なくとも１つの電圧が参照電圧ＶＲに達したことを示す判定信号をバッファリング（保持）する。そして、記憶部３２は、判定信号を、電荷の各電荷蓄積部２１への蓄積を停止させる停止信号として電荷振分部２２のドライバ回路４２に出力する。これにより、例えば、比較部２３における電荷の検出誤差等によって電圧Ｖ１，Ｖ２，Ｖ３が参照電圧ＶＲに達した後に、再度、参照電圧ＶＲより低く判定されることが防止される。
　電荷振分部２２は、ＯＲ回路３１から停止信号を受信すると、ゲート制御信号Ｇ１，Ｇ２，Ｇ３がハイ電圧とならないように制御されると共に、排出制御信号ＧＤがハイ電圧となるように制御される。これにより、フォトダイオード２０への入射光の入射に伴って生成される電荷の全てが電荷排出部２８に転送されて排出されるため、各電荷の電荷蓄積部２１への蓄積が停止する。
　電荷読出部２４は、出力（読み出し）が行われる画素回路Xijを切り替えるためのスイッチ（不図示）を含む。電荷読出部２４は、選択用制御信号Ｓ（ｉ）が印加されると、第１電荷蓄積部２１ａ、第２電荷蓄積部２１ｂ、第３電荷蓄積部２１ｃに蓄積された各電荷を電気信号として読み出すように制御される。また、各電荷蓄積部２１に蓄積された電荷が電気信号として読み出された後に、第１電荷蓄積部２１ａに電気的に接続されたリセットゲート電極ＧＲ１、第２電荷蓄積部２１ｂに電気的に接続されたリセットゲート電極ＧＲ２、第３電荷蓄積部２１ｃに電気的に接続されたリセットゲート電極ＧＲ３のそれぞれにハイ電圧のリセット用制御信号Ｒ（ｉ）が印加されると、各電荷蓄積部２１が初期化され、この初期化された状態における電圧値が読み出される。
　その後、算出回路１１は、第１電荷蓄積部２１ａから電気信号として読み出された電荷と、第２電荷蓄積部２１ｂから電気信号として読み出された電荷との比に基づいて、画素回路Xijと対象物Ｓａとの距離を算出する。画素回路Xijと対象物Ｓａとの距離が近いほど、パルス光の飛行時間（Ｔｄ）が短くなることから、第２電荷蓄積部２１ｂに蓄積される電荷に対して第１電荷蓄積部２１ａに蓄積される電荷が多くなる。逆に、画素回路Xijと対象物Ｓａとの距離が遠いほど、パルス光の飛行時間（Ｔｄ）が長くなることから、第２電荷蓄積部２１ｂに蓄積される電荷に対して第１電荷蓄積部２１ａに蓄積される電荷が少なくなる。
　算出回路１１は、第１電荷蓄積部２１ａ及び第２電荷蓄積部２１ｂに蓄積されたそれぞれの電荷から、第３電荷蓄積部２１ｃに蓄積された電荷を差し引いて、画素回路Xijと対象物Ｓａとの距離を算出する。これにより、反射光がフォトダイオード２０に入射することよって生成された電荷以外の背景成分による電荷の影響が排除される。
　以上説明した画素回路Xijによれば、フォトダイオード２０において生成された電荷が第１電荷蓄積部２１ａ、第２電荷蓄積部２１ｂ、第３電荷蓄積部２１ｃに振り分けられて蓄積され、これらの電荷の少なくとも１つに基づく電圧Ｖ１，Ｖ２，Ｖ３と参照電圧ＶＲとが比較される。このため、まず、受光強度の高い画素回路Xijに蓄積される電荷が飽和することが検知されると、当該画素回路Xijにおいて電荷蓄積部２１への電荷の蓄積が停止される。その後、受光強度の低い画素回路Xijに蓄積される電荷が飽和することが検知されると、当該画素回路Xijにおいて電荷蓄積部２１への電荷の蓄積が停止される。このため、各画素回路Xijにおいて、各電荷蓄積部２１に蓄積された電荷が電気信号として読み出される際には、十分に電荷が蓄積されている。よって、受光強度によらず画素全体で高い距離分解能を実現することができる。
　ここで、比較部２３は、第１電荷蓄積部２１ａ、第２電荷蓄積部２１ｂ、第３電荷蓄積部２１ｃに蓄積された電荷によって生じる電圧の何れかが参照電圧ＶＲに達した場合に、電荷の各電荷蓄積部２１への蓄積を一度に停止させる。このため、各電荷蓄積部２１において電荷が飽和するタイミングが個別に検知される。従って、１つの電荷蓄積部２１に蓄積可能な最大の電荷に基づく電圧に対応させて参照電圧ＶＲを設定することができるため、画素全体で一層高い距離分解能を実現することができる。
　また、比較部２３は、第１電荷蓄積部２１ａ、第２電荷蓄積部２１ｂ、第３電荷蓄積部２１ｃの何れにも電荷を振り分けないように電荷振分部２２を制御することによって、電荷の各電荷蓄積部２１への蓄積を一度に停止させる。このため、電荷振分部２２を利用して電荷の各電荷蓄積部２１への蓄積を停止させることができるため、装置構成を簡素化することができる。
　また、比較部２３は、電圧Ｖ１，Ｖ２，Ｖ３と参照電圧ＶＲとの比較結果を示す判定信号を保持し、判定信号を、電荷の各電荷蓄積部２１への蓄積を停止させる信号として出力する記憶部３２を更に有する。このため、電圧Ｖ１，Ｖ２，Ｖ３が参照電圧ＶＲに達した後に、比較部２３における電荷の検出誤差等によって電圧Ｖ１，Ｖ２，Ｖ３が参照電圧ＶＲより低いと判定されることが防止される。従って、電荷の電荷蓄積部２１への蓄積の停止及び再開が繰り返されることによる誤動作を抑制することができる。
　また、撮像素子２は、２次元に配列された上記画素回路Xijを備える。このため、上記効果を好適に奏することができる。
　以下、図５～図８を参照して、本実施形態の変形例について説明する。図５～図８は、変形例に係る画素回路Xijの構成を示す回路図である。
［変形例１］
　図５に示すように、変形例１に係る画素回路Xijは、上記実施形態と比較して、時間計測部３８を更に備える点で主に異なっている。時間計測部３８は、タイミング発生回路８からゲート電極に入力されるゲート制御信号Ｇ１，Ｇ２，Ｇ３が入力され、ゲート制御信号Ｇ１，Ｇ２，Ｇ３のクロック数をカウントすることによって、電荷の電荷蓄積部２１への蓄積が行われる時間を計測する。時間計測部３８は、計測した時間を算出回路１１に出力する。
　これにより、算出回路１１は、各電荷蓄積部２１において電荷が飽和するまでに要した時間に基づいて、単位時間当たりに蓄積した電荷を算出することができる。従って、距離画像に加えて、光強度画像を取得することができる。
［変形例２］
　図６に示すように、変形例２に係る画素回路Xijは、上記実施形態と比較して、比較部２３の構成が主に異なっている。変形例２において、比較部２３は、第１電荷蓄積部２１ａ、第２電荷蓄積部２１ｂ、第３電荷蓄積部２１ｃに蓄積された電荷の積算値によって生じる電圧Ｖ４が参照電圧ＶＲに達した場合に、電荷の各電荷蓄積部２１への蓄積を一度に停止させる。
　比較部２３は、第１比較器３０ａ、第２比較器３０ｂ、第３比較器３０ｃ及びＯＲ回路３１に代えて、積分回路３３及び第４比較器３０ｄを有する。積分回路３３は、リセットスイッチ３４、積分コンデンサ３５、オペアンプ３６を含む。積分回路３３では、第１電荷蓄積部２１ａ、第２電荷蓄積部２１ｂ、第３電荷蓄積部２１ｃに蓄積された電荷が積分コンデンサ３５に蓄積され、電荷の積算値によって生じる電圧Ｖ４（例えば、電圧Ｖ１，Ｖ２，Ｖ３の総和に対して、コンデンサ２５ａ，２５ｂ，２５ｃと積分コンデンサ３５との容量比で決まる増幅率を掛け合わせた電圧）がオペアンプ３６から出力される。ここで、リセットスイッチ３４がレーザ光源３の発光タイミングに同期してＯＮにされると、積分コンデンサ３５に蓄積された電荷が放電されて電圧Ｖ４がリセットされる。その後、リセットスイッチがＯＦＦにされると、積分コンデンサ３５への電荷の蓄積が開始される。
　第４比較器３０ｄは、オペアンプ３６から入力される電圧Ｖ４と参照電圧ＶＲとを比較し、電圧Ｖ４が参照電圧ＶＲに達した場合に、排出スイッチ２９にハイ電圧の排出制御信号ＧＤを印加させるための停止信号を電荷振分部２２に送信する。これにより、フォトダイオード２０への入射光の入射に伴って生成される電荷の全てが、電荷排出部２８に転送されて排出される。このように、比較部２３は、第１電荷蓄積部２１ａ、第２電荷蓄積部２１ｂ、第３電荷蓄積部２１ｃの何れにも電荷を振り分けないように電荷振分部２２を制御することによって、各電荷の電荷蓄積部２１への蓄積を停止させる。
　このように、変形例１に係る画素回路Xijでは、比較部２３は、第１電荷蓄積部２１ａ、第２電荷蓄積部２１ｂ、第３電荷蓄積部２１ｃに蓄積された電荷の積算値によって生じる電圧Ｖ４が参照電圧ＶＲに達した場合に、電荷の各電荷蓄積部２１への蓄積を一度に停止させる。このため、各電荷蓄積部２１において電荷が飽和するタイミングを個別に検知する必要がないため、装置構成を簡素化することができる。
［変形例３］
　図７に示すように、変形例３に係る画素回路Xijは、上記変形例２と比較して、分離スイッチ３７ａ、３７ｂ、３７ｃ、及び、反転アンプ３９を更に備える点で主に異なっている。分離スイッチ３７ａは、フォトダイオード２０と第１電荷蓄積部２１ａとを電気的に接続又は分離可能である。分離スイッチ３７ｂは、フォトダイオード２０と第２電荷蓄積部２１ｂとを電気的に接続又は分離可能である。分離スイッチ３７ｃは、フォトダイオード２０と第３電荷蓄積部２１ｃとを電気的に接続又は分離可能である。反転アンプ３９は、ＯＲ回路３１から入力されるハイ電圧の停止信号を反転させて分離スイッチ３７ａ、３７ｂ、３７ｃにそれぞれ入力する。その結果、分離スイッチ３７ａ、３７ｂ、３７ｃは、ロー電圧の停止信号が印加されて遮断される。このような構成により、比較部２３は、フォトダイオード２０と第１電荷蓄積部２１ａ、第２電荷蓄積部２１ｂ、第３電荷蓄積部２１ｃとを電気的に分離するように分離スイッチ３７ａ、３７ｂ、３７ｃを制御することによって、電荷の各電荷蓄積部２１への蓄積を停止させる。
　これにより、例えば電荷振分部２２を制御することによって電荷の各電荷蓄積部２１への蓄積を停止させる場合と比較して、電荷振分部２２とは別体の分離スイッチ３７ａ、３７ｂ、３７ｃを制御することから電荷振分部２２を制御するドライバ回路４２が不要となり、画素構成を簡素化することができる。
［変形例４］
　図８に示すように、変形例４に係る画素回路Xijは、上記実施形態と比較して、比較部２３において、電荷読出部２４の後段における電圧が参照電圧ＶＲと比較される点で主に異なっている。具体的な構成として、第１比較器３０ａは、第１電荷蓄積部２１ａのコンデンサ２５ａの他端に電荷読出部２４のスイッチドキャパシタアンプ、或いは、ソースフォロワ等のアンプを介して電気的に接続されている。第２比較器３０ｂは、第２電荷蓄積部２１ｂのコンデンサ２５ｂの他端に電荷読出部２４のスイッチドキャパシタアンプ、或いは、ソースフォロワ等のアンプを介して電気的に接続されている。第３比較器３０ｃは、第３電荷蓄積部２１ｃのコンデンサ２５ｃの他端に電荷読出部２４のスイッチドキャパシタアンプ、或いは、ソースフォロワ等のアンプを介して電気的に接続されている。
　このような構成により、第１比較器３０ａには、第１電荷蓄積部２１ａに蓄積された電荷に比例するコンデンサ２５ａの両端の電圧に基づく電圧Ｖ１、及び、参照電圧ＶＲが入力される。第１比較器３０ａは、電圧Ｖ１と参照電圧ＶＲとを比較し、電圧Ｖ１が参照電圧ＶＲに達した場合に、ＯＲ回路３１に対してハイ電圧を出力する。第２比較器３０ｂには、第２電荷蓄積部２１ｂに蓄積された電荷に比例するコンデンサ２５ｂの両端の電圧に基づく電圧Ｖ２、及び、参照電圧ＶＲが入力される。第２比較器３０ｂは、電圧Ｖ２と参照電圧ＶＲとを比較し、電圧Ｖ２が参照電圧ＶＲに達した場合に、ＯＲ回路３１に対してハイ電圧を出力する。第３比較器３０ｃには、第３電荷蓄積部２１ｃに蓄積された電荷に比例するコンデンサ２５ｃの両端の電圧に基づく電圧Ｖ３、及び、参照電圧ＶＲが入力される。第３比較器３０ｃは、電圧Ｖ３と参照電圧ＶＲとを比較し、電圧Ｖ３が参照電圧ＶＲに達した場合に、ＯＲ回路３１に対してハイ電圧を出力する。
　なお、本発明は上述した実施形態に限定されるものではない。例えば、撮像素子２は、１次元に配列された画素回路Xijを備えていてもよい。
　また、第３電荷蓄積部２１ｃは、背景成分による電荷が蓄積されるものではなく、ゲート制御信号Ｇ３がハイ電圧となる期間（すなわち、発光タイミング後の時間４Ｔ０が経過したタイミングから時間２Ｔ０が経過するまでの期間）においても、反射光がフォトダイオード２０に入射することよって生成された電荷が蓄積されるものであってもよい。この場合、算出回路１１は、第１電荷蓄積部２１ａ、第２電荷蓄積部２１ｂ、第３電荷蓄積部２１ｃに蓄積されたそれぞれの電荷に基づいて、画素回路Xijと対象物Ｓａとの距離を算出する。これにより、測定可能な画素回路Xijと対象物Ｓａとの距離を長くすることができる。
　ここで、本発明の一側面に係る画素回路では、比較部は、複数の電荷蓄積部に蓄積された電荷によって生じる電圧の何れかが参照電圧に達した場合に、電荷の複数の電荷蓄積部への蓄積を一度に停止させてもよい。この場合、各電荷蓄積部において電荷が飽和するタイミングが個別に検知される。従って、１つの電荷蓄積部に蓄積可能な最大の電荷に基づく電圧に対応させて参照電圧を設定することができるため、画素全体で一層高い距離分解能を実現することができる。
　また、本発明の一側面に係る画素回路では、比較部は、複数の電荷蓄積部に蓄積された電荷の積算値によって生じる電圧が参照電圧に達した場合に、電荷の複数の電荷蓄積部への蓄積を一度に停止させてもよい。この場合、各電荷蓄積部において電荷が飽和するタイミングを個別に検知する必要がないため、装置構成を簡素化することができる。
　また、本発明の一側面に係る画素回路では、比較部は、複数の電荷蓄積部の何れにも電荷を振り分けないように電荷振分部を制御することによって、電荷の複数の電荷蓄積部への蓄積を一度に停止させてもよい。この場合、電荷振分部を利用して電荷の複数の電荷蓄積部への蓄積を停止させることができるため、装置構成を簡素化することができる。
　また、本発明の一側面に係る画素回路では、受光部と複数の電荷蓄積部とを電気的に接続又は分離可能な分離スイッチを更に備え、比較部は、受光部と複数の電荷蓄積部とを電気的に分離するように分離スイッチを制御することによって、電荷の複数の電荷蓄積部への蓄積を停止させてもよい。この場合、例えば電荷振分部を制御することによって電荷の複数の電荷蓄積部への蓄積を停止させる場合と比較して、電荷振分部とは別体の分離スイッチを制御することから電荷振分部を制御する機構が不要となり、画素構成を簡素化することができる。
　また、本発明の一側面に係る画素回路では、電荷の電荷蓄積部への蓄積が行われる時間を計測する時間計測部を更に備えてもよい。この場合、各電荷蓄積部において電荷が飽和するまでに要した時間を計測することにより、単位時間当たりに蓄積した電荷を算出することができる。従って、距離画像に加えて、光強度画像を取得することができる。
　また、本発明の一側面に係る画素回路では、比較部は、前記比較結果を示す判定信号を保持し、前記判定信号を、前記電荷の前記複数の電荷蓄積部への蓄積を停止させる信号として出力する記憶部を更に有してもよい。この場合、電圧が参照電圧に達した後に、比較部における電荷の検出誤差等によってその電圧が参照電圧より低いと判定されることが防止される。従って、電荷の電荷蓄積部への蓄積の停止及び再開が繰り返されることによる誤動作を抑制することができる。
　２…撮像素子、２０…フォトダイオード（受光部）、２１…電荷蓄積部、２２…電荷振分部、２３…比較部、２４…電荷読出部、３２…記憶部、３７ａ，３７ｂ，３７ｃ…分離スイッチ、３８…時間計測部、Xij…画素回路。

Claims (8)

  1. 　入射光を電荷に変換する受光部と、
    　前記電荷を蓄積する複数の電荷蓄積部と、
    　前記電荷が生成された期間に応じて前記複数の電荷蓄積部の何れかを選択し、当該電荷蓄積部に前記電荷を振り分ける電荷振分部と、
    　前記複数の電荷蓄積部に蓄積された前記電荷のうちの少なくとも１つに基づく電圧と所定の参照電圧とを比較し、比較結果に応じて前記電荷の前記複数の電荷蓄積部への蓄積を停止させる比較部と、
    　前記電荷の前記電荷蓄積部への蓄積が停止した場合に、前記複数の電荷蓄積部に蓄積されたそれぞれの前記電荷を電気信号として読み出す電荷読出部と、を備える、画素回路。
  2. 　前記比較部は、前記複数の電荷蓄積部に蓄積された前記電荷によって生じる電圧の何れかが前記参照電圧に達した場合に、前記電荷の前記複数の電荷蓄積部への蓄積を一度に停止させる、請求項１記載の画素回路。
  3. 　前記比較部は、前記複数の電荷蓄積部に蓄積された前記電荷の積算値によって生じる電圧が前記参照電圧に達した場合に、前記電荷の前記複数の電荷蓄積部への蓄積を一度に停止させる、請求項１記載の画素回路。
  4. 　前記比較部は、前記複数の電荷蓄積部の何れにも前記電荷を振り分けないように前記電荷振分部を制御することによって、前記電荷の前記複数の電荷蓄積部への蓄積を一度に停止させる、請求項１～３の何れか一項記載の画素回路。
  5. 　前記受光部と前記複数の電荷蓄積部とを電気的に接続又は分離可能な分離スイッチを更に備え、
    　前記比較部は、前記受光部と前記複数の電荷蓄積部とを電気的に分離するように前記分離スイッチを制御することによって、前記電荷の前記複数の電荷蓄積部への蓄積を停止させる、請求項１～３の何れか一項記載の画素回路。
  6. 　前記電荷の前記電荷蓄積部への蓄積が行われる時間を計測する時間計測部を更に備える、請求項１～５の何れか一項記載の画素回路。
  7. 　前記比較部は、前記比較結果を示す判定信号を保持し、前記判定信号を、前記電荷の前記複数の電荷蓄積部への蓄積を停止させる信号として出力する記憶部を更に有する、請求項１～６の何れか一項記載の画素回路。
  8. 　１次元又は２次元に配列された請求項１～７の何れか一項記載の画素回路を備える、撮像素子。
PCT/JP2017/012674 2016-03-30 2017-03-28 画素回路及び撮像素子 WO2017170568A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018508081A JP6851638B2 (ja) 2016-03-30 2017-03-28 画素回路及び撮像素子

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016068543 2016-03-30
JP2016-068543 2016-03-30

Publications (1)

Publication Number Publication Date
WO2017170568A1 true WO2017170568A1 (ja) 2017-10-05

Family

ID=59964638

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/012674 WO2017170568A1 (ja) 2016-03-30 2017-03-28 画素回路及び撮像素子

Country Status (2)

Country Link
JP (1) JP6851638B2 (ja)
WO (1) WO2017170568A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021020496A1 (ja) * 2019-08-01 2021-02-04 株式会社ブルックマンテクノロジ 距離画像撮像装置、及び距離画像撮像方法
JP2021148745A (ja) * 2020-03-23 2021-09-27 株式会社リコー 距離計測装置及び距離計測方法
WO2022018113A1 (fr) * 2020-07-22 2022-01-27 Teledyne E2V Semiconductors Sas Capteur pour mesure de distance par temps de vol avec pixel à noeuds memoires multiples

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011514709A (ja) * 2008-02-01 2011-05-06 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 三次元アクティブ画像処理デバイス
WO2015119243A1 (ja) * 2014-02-07 2015-08-13 国立大学法人静岡大学 イメージセンサ
JP2016024234A (ja) * 2014-07-16 2016-02-08 キヤノン株式会社 撮像装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011514709A (ja) * 2008-02-01 2011-05-06 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 三次元アクティブ画像処理デバイス
WO2015119243A1 (ja) * 2014-02-07 2015-08-13 国立大学法人静岡大学 イメージセンサ
JP2016024234A (ja) * 2014-07-16 2016-02-08 キヤノン株式会社 撮像装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021020496A1 (ja) * 2019-08-01 2021-02-04 株式会社ブルックマンテクノロジ 距離画像撮像装置、及び距離画像撮像方法
JP2021025833A (ja) * 2019-08-01 2021-02-22 株式会社ブルックマンテクノロジ 距離画像撮像装置、及び距離画像撮像方法
JP7463671B2 (ja) 2019-08-01 2024-04-09 Ｔｏｐｐａｎホールディングス株式会社 距離画像撮像装置、及び距離画像撮像方法
JP2021148745A (ja) * 2020-03-23 2021-09-27 株式会社リコー 距離計測装置及び距離計測方法
JP7508822B2 (ja) 2020-03-23 2024-07-02 株式会社リコー 距離計測装置及び距離計測方法
WO2022018113A1 (fr) * 2020-07-22 2022-01-27 Teledyne E2V Semiconductors Sas Capteur pour mesure de distance par temps de vol avec pixel à noeuds memoires multiples
FR3112916A1 (fr) * 2020-07-22 2022-01-28 Teledyne E2V Semiconductors Sas Capteur pour mesure de distance à multi-nœuds mémoires

Also Published As

Publication number Publication date
JP6851638B2 (ja) 2021-03-31
JPWO2017170568A1 (ja) 2019-02-07

Similar Documents

Publication Publication Date Title
US7719589B2 (en) Imaging array with enhanced event detection
JP6265346B2 (ja) 距離計測装置
WO2020205028A2 (en) High dynamic range direct time of flight sensor with signal-dependent effective readout rate
JP5576851B2 (ja) 測距システム及び測距方法
US20090109313A1 (en) Self-Triggering CMOS Image Sensor
JP2007170856A (ja) 距離データ生成方法、距離画像生成装置、光電センサ
US20130248689A1 (en) Time-delay integration imaging method and apparatus using a high-speed in-pixel analog photon counter
JP2004294420A (ja) 距離画像センサ
KR101502122B1 (ko) 깊이 정보를 생성하는 이미지 센서
US8947646B2 (en) Photoelectric conversion element, light receiving device, light receiving system, and distance measuring device
US9374545B2 (en) Amplifier adapted for CMOS imaging sensors
WO2017170568A1 (ja) 画素回路及び撮像素子
US20210075986A1 (en) Configurable pixel readout circuit for imaging and time of flight measurements
US11953597B2 (en) Distance sensor, distance measurement device, and image sensor
US7948539B2 (en) Signal detection method and apparatus, and radiation image signal detection method and system
US6633028B2 (en) Anti-blooming circuit for CMOS image sensors
JP2019033181A (ja) 受光素子アレイ、光検出装置、運転支援システム、及び自動運転システム
JP6671715B2 (ja) 受光デバイスおよび受光デバイスの信号読み出し方法
US7257500B2 (en) Signal detecting method and device, and radiation image signal detecting method and system
JP2004264034A (ja) 光検出装置
EP1136798B1 (en) Photodetector device
WO2019088050A1 (ja) 信号処理装置
JP2003153088A (ja) 信号検出方法および装置
CN114137548A (zh) 光电探测装置、包括其的激光雷达及使用其的探测方法
WO2023080044A1 (ja) 撮像素子および測距装置

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018508081

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17775105

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17775105

Country of ref document: EP

Kind code of ref document: A1