JP6851638B2 - 画素回路及び撮像素子 - Google Patents

Description

本発明の一側面は、画素回路及び撮像素子に関する。

従来、光の飛行時間を計測することで距離計測が可能なＴＯＦ（Time Of Flight）法を用いて距離画像を取得するＣＣＤ（Charge Coupled Device）イメージセンサ、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサ等の撮像素子が実現されている。これらの撮像素子では、光源の発光タイミングに同期してロックイン検出を行う間接法（下記特許文献１参照）を用いることが、距離画像の距離分解能を向上させる上で有利である。間接法では、電荷（信号電子）が十分に蓄積されている場合、光ショットノイズにより距離分解能（距離精度）が決定される。このため、蓄積された電荷が多いほど距離分解能が高い。

国際公開第２０１４／１８１６１９号

ところで、距離演算を成立させるためには、撮像素子の各画素に蓄積される電荷が飽和する前に、各画素から電荷が電気信号として読み出される必要がある。ここで、各画素に電荷が蓄積される単位時間当たりの量は各画素における受光強度に依存する。このため、受光強度の高い画素では、受光強度の低い画素と比較して、より早く電荷が飽和する。従って、距離分解能を向上させるために受光強度の高い画素において電荷が飽和するタイミングで各画素から電荷を読み出そうとすると、受光強度の低い画素では十分に電荷が蓄積される前に電荷が読み出されることとなる。その結果、受光強度の低い画素では、距離分解能が低下する虞がある。

本発明の一側面は、上記課題に鑑みて為されたものであり、受光強度によらず画素全体で高い距離分解能を実現することができる画素回路及び撮像素子を提供することを目的とする。

本発明の一側面に係る画素回路は、入射光を電荷に変換する受光部と、電荷を蓄積する複数の電荷蓄積部と、電荷が生成された期間に応じて複数の電荷蓄積部の何れかを選択し、当該電荷蓄積部に電荷を振り分ける電荷振分部と、複数の電荷蓄積部に蓄積された電荷のうちの少なくとも１つに基づく電圧と所定の参照電圧とを比較し、比較結果に応じて電荷の複数の電荷蓄積部への蓄積を停止させる比較部と、電荷の電荷蓄積部への蓄積が停止した場合に、複数の電荷蓄積部に蓄積されたそれぞれの電荷を電気信号として読み出す電荷読出部と、を備える。

このような画素回路によれば、受光部において生成された電荷が各電荷蓄積部に振り分けられて蓄積され、電荷の少なくとも１つに基づく電圧と参照電圧とが比較される。このため、まず、受光強度の高い画素回路に蓄積される電荷が飽和することが検知されると、当該画素回路において電荷蓄積部への電荷の蓄積が停止される。その後、受光強度の低い画素回路に蓄積される電荷が飽和することが検知されると、当該画素回路において電荷蓄積部への電荷の蓄積が停止される。このため、各画素回路において、各電荷蓄積部に蓄積された電荷が電気信号として読み出される際には、十分に電荷が蓄積されている。よって、受光強度によらず画素全体で高い距離分解能を実現することができる。

本発明の一側面に係る撮像素子は、１次元又は２次元に配列された上記画素回路を備える。

本発明の一側面によれば、受光強度によらず画素全体で高い距離分解能を実現することができる。

図１は、一実施形態に係る撮像素子を具備するカメラ装置を含んだ測定システムの概略構成を示す図である。 図２は、図１の撮像素子の概略構成を示すブロック図である。 図３は、図２の画素回路の構成を示す回路図である。 図４は、図２のタイミング発生回路によって制御された発光タイミング及び画素回路における電荷蓄積タイミングを示すタイミングチャートである。 図５は、変形例に係る画素回路の構成を示す回路図である。 図６は、変形例に係る画素回路の構成を示す回路図である。 図７は、変形例に係る画素回路の構成を示す回路図である。 図８は、変形例に係る画素回路の構成を示す回路図である。

以下、図面を参照しつつ本発明に係る画素回路及び撮像素子の好適な実施形態について詳細に説明する。なお、図面の説明においては同一又は相当部分には同一符号を付し、重複する説明を省略する。また、各図面は説明用のために作成されたものであり、説明の対象部位を特に強調するように描かれている。そのため、図面における各部材の寸法比率は、必ずしも実際のものとは一致しない。

図１は、一実施形態に係る撮像素子２を具備するカメラ装置１を含んだ測定システム１００の概略構成を示す図である。測定システム１００は、ＴＯＦ法を用いて対象物Ｓａまでの距離を測定するために用いられる。測定システム１００は、対象物Ｓａに向けて光を照射するレーザ光源３と、対象物Ｓａからの反射光を検出して距離を算出するカメラ装置１とを含んで構成されている。カメラ装置１は、距離画像を取得する撮像素子２を具備している。レーザ光源３は、カメラ装置１の受光部の応答時間よりも十分短いパルス幅のパルス光を照射可能な光源装置であり、例えば、中心波長４４５ｎｍ、パルス幅１００ｐｓｅｃのパルス光を照射可能に構成されている。なお、レーザ光源３の照射する光の中心波長及びパルス幅は上記値には限定されず、様々な値に設定され得る。

図２は、図１の撮像素子２の概略構成を示すブロック図である。撮像素子２は、同図に示すように、画素アレイ部５と周辺回路部６，７，８，９，１０とが同一の半導体チップ上に集積化されて構成されている。回路部１１は、カメラ装置１の内部において、半導体チップの外部に、撮像素子２とは別回路として設けられている。なお、回路部１１は、画素アレイ部５及び周辺回路部６，７，８，９，１０とともに同一の半導体チップ上に集積化されていてもよい。

画素アレイ部５には、２次元マトリクス状（２次元）に多数の画素回路Xij（ｉは１〜ｍの整数、ｊは１〜ｎの整数）が配列されており、方形状の撮像領域を構成している。そして、この画素アレイ部５の周辺部には、複数の画素回路Xijの水平方向の画素行に沿って水平走査回路６が設けられると共に、複数の画素回路Xijの垂直方向の画素列に沿って垂直走査回路７が設けられている。これらの水平走査回路６及び垂直走査回路７にはタイミング発生回路８が接続されている。

タイミング発生回路８、水平走査回路６及び垂直走査回路７によって画素アレイ部５内の画素回路Xijが順次走査され、電荷の読み出しや初期化が実行される。すなわち、画素アレイ部５を垂直走査回路７によって各画素行単位で垂直方向に走査することにより、走査された画素列に含まれる各画素回路Xijに蓄積された電荷を、画素列毎に設けられた垂直信号線によって電気信号として読み出す構成となっている。各画素列からの電荷の読み出しは、垂直信号線毎に設けられたノイズキャンセル回路９及び出力バッファ回路１０を経由して出力することにより行われる。さらに、各画素列からの電荷の読み出し時には、水平走査回路６によって画素回路Xijの水平方向の走査が行われる。タイミング発生回路８は、上述したような画素アレイ部５の画素回路Xijの垂直走査及び水平走査のタイミングの制御を行う。また、タイミング発生回路８は、測定システム１００に設けられたレーザ光源３がパルス光を発するタイミング（発光タイミング）の制御、及びその発光タイミングを基準にした各画素回路Xijにおける電荷蓄積及び電荷排出のタイミングの制御を行う。

図３は、図２の画素回路Xijの構成を示す回路図である。同図に示すように、画素回路Xijは、フォトダイオード（受光部）２０と、複数の電荷蓄積部２１と、電荷振分部２２と、比較部２３と、電荷読出部２４と、を備える。

フォトダイオード２０は、入射光を電荷に変換する。具体的に、フォトダイオード２０は、レーザ光源３から照射されて対象物Ｓａによって反射されたパルス光の入射に応じて電荷を生成する。フォトダイオード２０は、入射光の受光強度に応じた量の電荷を生成する。このため、対象物Ｓａの反射率が高い部位で反射されたパルス光が入射する画素回路Xijでは、フォトダイオード２０への入射光の受光強度が高いため、単位時間当たりに生成される電荷の量は多い。一方、対象物Ｓａの反射率が低い部位で反射されたパルス光が入射する画素回路Xijでは、フォトダイオード２０への入射光の受光強度が低いため、単位時間当たりに生成される電荷の量は少ない。

各電荷蓄積部２１は、フォトダイオード２０によって生成された電荷を蓄積する。本実施形態では、電荷蓄積部２１として、第１電荷蓄積部２１ａ、第２電荷蓄積部２１ｂ、第３電荷蓄積部２１ｃの３つが設けられている。第１電荷蓄積部２１ａは、コンデンサ２５ａを有し、コンデンサ２５ａに電荷を蓄積する。第２電荷蓄積部２１ｂは、コンデンサ２５ｂを有し、コンデンサ２５ｂに電荷を蓄積する。第３電荷蓄積部２１ｃは、コンデンサ２５ｃを有し、コンデンサ２５ｃに電荷を蓄積する。コンデンサ２５ａ，２５ｂ，２５ｃの電気容量は互いに等しく、このため、各電荷蓄積部２１に蓄電可能な最大の電荷は互いに等しい。各電荷蓄積部２１の各コンデンサ２５ａ，２５ｂ，２５ｃは、その一端が共通のスイッチ２６を介して接地され、その他端が後述する電荷振分部２２を介してフォトダイオード２０のカソードに接続されている。各電荷蓄積部２１に蓄積された電荷を読み出す読み出し動作の際にスイッチ２６を導通することで、一般的な読み出し動作の場合と同様の構成で読み出し動作を実行することができる。

電荷振分部２２は、フォトダイオード２０によって電荷が生成された期間に応じて、第１電荷蓄積部２１ａ、第２電荷蓄積部２１ｂ、第３電荷蓄積部２１ｃの内の何れかの電荷蓄積部２１を選択し、当該電荷蓄積部２１に電荷を振り分ける。電荷振分部２２は、フォトダイオード２０と第１電荷蓄積部２１ａとの間を電気的に接続又は分離可能な第１振分スイッチ２７ａと、フォトダイオード２０と第２電荷蓄積部２１ｂとの間を電気的に接続又は分離可能な第２振分スイッチ２７ｂと、フォトダイオード２０と第３電荷蓄積部２１ｃとの間を電気的に接続又は分離可能な第３振分スイッチ２７ｃと、フォトダイオード２０によって生成された電荷を排出するための部位である電荷排出部２８と、フォトダイオード２０と電荷排出部２８とを電気的に接続又は分離可能な排出スイッチ２９と、オペアンプ４０，４１を含んで構成されるドライバ回路４２と、を有する。

排出スイッチ２９は、フォトダイオード２０と電荷排出部２８との間に形成される転送チャネルの電位を制御して、フォトダイオード２０から電荷排出部２８への電荷の排出を制御するためのゲート電極によって構成されている。排出スイッチ２９は、排出制御信号ＧＤによって制御される。排出スイッチ２９を構成するゲート電極にロー電圧の排出制御信号ＧＤが印加されると、フォトダイオード２０と電荷排出部２８との間の転送チャネルが遮断され、入射光の入射に伴って生成される電荷の全てが、第１電荷蓄積部２１ａ、第２電荷蓄積部２１ｂ、第３電荷蓄積部２１ｃの内の何れかの電荷蓄積部２１に転送される。

各電荷蓄積部２１の内の電荷が蓄積される電荷蓄積部２１は、タイミング発生回路８から第１振分スイッチ２７ａ、第２振分スイッチ２７ｂ、第３振分スイッチ２７ｃにそれぞれ入力されるゲート制御信号Ｇ１，Ｇ２，Ｇ３によって選択される。オペアンプ４０を介して第１振分スイッチ２７ａにゲート制御信号Ｇ１が入力されると、フォトダイオード２０で生成された電荷の全てが第１電荷蓄積部２１ａに転送されて蓄積される。オペアンプ４０を介して第２振分スイッチ２７ｂにゲート制御信号Ｇ２が入力されると、フォトダイオード２０で生成された電荷の全てが第２電荷蓄積部２１ｂに転送されて蓄積される。オペアンプ４０を介して第３振分スイッチ２７ｃにゲート制御信号Ｇ３が入力されると、フォトダイオード２０で生成された電荷の全てが第３電荷蓄積部２１ｃに転送されて蓄積される。

一方、オペアンプ４１を介して排出スイッチ２９にハイ電圧の排出制御信号ＧＤが印加されると、フォトダイオード２０と電荷排出部２８との間の転送チャネルが導通され、入射光の入射に伴って生成される電荷の全てが、電荷排出部２８に転送されて排出される。

比較部２３は、各電荷蓄積部２１に蓄積された電荷に基づく電圧と所定の参照電圧Ｖ_Ｒとを比較し、比較結果に応じて電荷の各電荷蓄積部２１への蓄積を停止させる。具体的に、比較部２３は、複数の電荷蓄積部２１の内の少なくとも１つの電荷蓄積部２１に蓄積された電荷によって生じる電圧が参照電圧Ｖ_Ｒに達した場合に、全ての電荷蓄積部２１への電荷の蓄積を停止させる。

詳細には、比較部２３は、第１電荷蓄積部２１ａのコンデンサ２５ａの他端に電気的に接続された第１比較器３０ａと、第２電荷蓄積部２１ｂのコンデンサ２５ｂの他端に電気的に接続された第２比較器３０ｂと、第３電荷蓄積部２１ｃのコンデンサ２５ｃの他端に電気的に接続された第３比較器３０ｃと、ＯＲ回路３１と、記憶部３２と、を有する。第１比較器３０ａ、第２比較器３０ｂ、第３比較器３０ｃは、各電荷蓄積部２１に蓄積された電荷に基づく電圧と所定の参照電圧Ｖ_Ｒとの比較結果を示す判定信号をＯＲ回路３１に出力する。

第１比較器３０ａには、第１電荷蓄積部２１ａに蓄積された電荷に比例するコンデンサ２５ａの両端の電圧Ｖ_１、及び、参照電圧Ｖ_Ｒが入力される。第１比較器３０ａは、電圧Ｖ_１と参照電圧Ｖ_Ｒとを比較し、電圧Ｖ_１が参照電圧Ｖ_Ｒに達した場合に、ＯＲ回路３１に対してハイ電圧を出力する。第２比較器３０ｂには、第２電荷蓄積部２１ｂに蓄積された電荷に比例するコンデンサ２５ｂの両端の電圧Ｖ_２、及び、参照電圧Ｖ_Ｒが入力される。第２比較器３０ｂは、電圧Ｖ_２と参照電圧Ｖ_Ｒとを比較し、電圧Ｖ_２が参照電圧Ｖ_Ｒに達した場合に、ＯＲ回路３１に対してハイ電圧を出力する。第３比較器３０ｃには、第３電荷蓄積部２１ｃに蓄積された電荷に比例するコンデンサ２５ｃの両端の電圧Ｖ_３、及び、参照電圧Ｖ_Ｒが入力される。第３比較器３０ｃは、電圧Ｖ_３と参照電圧Ｖ_Ｒとを比較し、電圧Ｖ_３が参照電圧Ｖ_Ｒに達した場合に、ＯＲ回路３１に対してハイ電圧を出力する。

ＯＲ回路３１には、第１比較器３０ａ、第２比較器３０ｂ、第３比較器３０ｃから判定信号が入力される。ＯＲ回路３１は、各判定信号の内の少なくとも１つの出力値がハイ電圧である場合に（すなわち、電圧Ｖ_１，Ｖ_２，Ｖ_３の内の少なくとも１つの電圧が参照電圧Ｖ_Ｒに達した場合に）、各電荷の第１電荷蓄積部２１ａ、第２電荷蓄積部２１ｂ、第３電荷蓄積部２１ｃへの蓄積を停止させる停止信号をハイ電圧として電荷振分部２２に送信する。

具体的に、ＯＲ回路３１は、排出スイッチ２９にハイ電圧の排出制御信号ＧＤを印加させるための停止信号を電荷振分部２２のドライバ回路４２に送信する。ドライバ回路４２のオペアンプ４０は、ＯＲ回路３１からハイ電圧の停止信号が入力されると、タイミング発生回路８から入力されるゲート制御信号Ｇ１，Ｇ２，Ｇ３を強制的にロー電圧に設定して第１振分スイッチ２７ａ、第２振分スイッチ２７ｂ、第３振分スイッチ２７ｃにそれぞれ入力する。その結果、第１振分スイッチ２７ａ、第２振分スイッチ２７ｂ、第３振分スイッチ２７ｃは、ロー電圧のゲート制御信号Ｇ１，Ｇ２，Ｇ３が印加されることにより遮断される。一方、ドライバ回路４２のオペアンプ４１は、ＯＲ回路３１からハイ電圧の停止信号が入力されると、タイミング発生回路８から入力される排出制御信号ＧＤを強制的にハイ電圧に設定して排出スイッチ２９に入力する。その結果、排出スイッチ２９は、ハイ電圧の排出制御信号ＧＤが印加されることにより転送チャネルが導通される。以上により、フォトダイオード２０への入射光の入射に伴って生成される電荷の全てが、電荷排出部２８に転送されて排出される。このように、比較部２３は、第１電荷蓄積部２１ａ、第２電荷蓄積部２１ｂ、第３電荷蓄積部２１ｃの何れにも電荷を振り分けないように電荷振分部２２を制御することによって、各電荷の電荷蓄積部２１への蓄積を停止させる。

記憶部３２は、その入力がＯＲ回路３１の出力に接続され、電圧Ｖ_１，Ｖ_２，Ｖ_３の内のいずれかの電圧が参照電圧Ｖ_Ｒに達したか否かを示す判定信号をバッファリング（保持）する。また、記憶部３２は、その出力が電荷振分部２２のドライバ回路４２に接続され、判定信号を、電荷の各電荷蓄積部２１への蓄積を停止させる停止信号として出力する。

電荷読出部２４は、電荷の各電荷蓄積部２１への蓄積が停止した場合に、各電荷蓄積部２１に蓄積された電荷を電気信号として読み出す。具体的には、図２に示すように、垂直走査回路７から各画素回路Xijに与えられる画素列の選択用制御信号Ｓ（ｉ）がハイ電圧に設定されると、各電荷蓄積部２１に蓄積された電荷が電気信号として垂直信号線に出力される。また、垂直走査回路７から各画素回路Xijに与えられるリセット用制御信号Ｒ（ｉ）がハイ電圧に設定されると、各電荷蓄積部２１に蓄積された電荷が外部に吐き出されて、電荷蓄積部２１がリセット（初期化）される。

算出回路１１は、タイミング発生回路８によるタイミング制御により電荷読出部２４が画素回路Xijから読み出した電荷に基づいて、対象物Ｓａまでの距離を算出する。これにより、撮像素子２は、対象物Ｓａの距離画像を取得する。

撮像素子２による対象物Ｓａの距離画像を取得する動作について説明する。図４は、図２のタイミング発生回路８によって制御された発光タイミング及び画素回路Xijにおける電荷蓄積タイミングを示すタイミングチャートである。特に、図４の（ａ）は、レーザ光源３から照射されるパルス光の時間波形、図４の（ｂ）は、画素回路Xijによって受光される反射光の時間波形、図４の（ｃ）は、画素回路Xijの反射光に対する応答特性である光電流Ｉ_ｐｈの時間波形、図４の（ｄ）は、画素回路Xijの電荷振分部２２に印加されるゲート制御信号Ｇ１，Ｇ２，Ｇ３の時間波形である。

まず、タイミング発生回路８により所定周波数で繰り返し発光するように発光タイミングが決定される。そして、その発光タイミングでレーザ光源３からパルス光が照射されるように、タイミング発生回路８からトリガー信号が供給される。それに応じて、発光タイミング後に対象物Ｓａまでの距離に対応した時間差Ｔ_ｄで画素回路Xijに反射光が入射することになる。ここで画素回路Xijに入射する反射光のパルス幅は、画素回路Xijの受光部の応答時間よりも十分短い値（例えば、パルス幅１００ｐｓｅｃ以下）に設定されている。その結果、画素回路Xijの受光部における入射光に対する応答波形はインパルス応答とほぼ等しくなる。すなわち、発光タイミングを基準とした反射光の入射時刻Ｔ_ｄから受光部の応答時間Ｔ_０で極大値Ｉ_Ｍまで立ち上がり、その後応答時間Ｔ_０で立ち下がるような単一の三角波に近い応答波形となる。従って、応答波形の全幅に対応する時間は２Ｔ_０となる。

このような画素回路Xijの応答波形に対応して、タイミング発生回路８により、発光タイミングを基準にして３種類の位相差を有する電圧であるゲート制御信号Ｇ１，Ｇ２，Ｇ３を繰り返し生成するように制御される。具体的には、ゲート制御信号Ｇ１は、発光タイミングから時間２Ｔ_０が経過するまでの期間だけハイ電圧となるような矩形パルス波に設定される。また、ゲート制御信号Ｇ２は、発光タイミング後の時間２Ｔ_０が経過したタイミングから時間２Ｔ_０が経過するまでの期間だけハイ電圧となるような矩形パルス波に設定される。また、ゲート制御信号Ｇ３は、発光タイミング後の時間４Ｔ_０が経過したタイミングから時間２Ｔ_０が経過するまでの期間だけハイ電圧となるような矩形パルス波に設定される。本実施形態では、応答波形は、発光タイミング後の時間４Ｔ_０が経過するタイミングまでの間にのみ存在する。すなわち、発光タイミング後の時間４Ｔ_０が経過するタイミングまでの間において、画素回路Xijに反射光が入射して応答波形が極大値Ｉ_Ｍまで立ち上がり、その後、０まで立ち下がる。

このようにして、タイミング発生回路８により、発光タイミング後に繰り返しゲート制御信号Ｇ１，Ｇ２，Ｇ３が印加されるように制御される。ゲート制御信号Ｇ１がハイ電圧となる期間にフォトダイオード２０によって生成された電荷は、第１電荷蓄積部２１ａに蓄積される。また、ゲート制御信号Ｇ２がハイ電圧となる期間にフォトダイオード２０によって生成された電荷は、第２電荷蓄積部２１ｂに蓄積される。また、ゲート制御信号Ｇ３がハイ電圧となる期間にフォトダイオード２０によって生成された電荷は、第３電荷蓄積部２１ｃに蓄積される。

ここで、応答波形は、ゲート制御信号Ｇ３がハイ電圧となる期間には存在しない。このため、ゲート制御信号Ｇ３がハイ電圧となる期間には、反射光がフォトダイオード２０に入射することよって生成された電荷以外の背景成分による電荷のみが第３電荷蓄積部２１ｃに蓄積されることとなる。

第１比較器３０ａは、第１電荷蓄積部２１ａに蓄積された電荷に基づく電圧Ｖ_１と参照電圧Ｖ_Ｒとを比較し、電圧Ｖ_１が参照電圧Ｖ_Ｒに達した場合に、ＯＲ回路３１にハイ電圧を出力する。第２比較器３０ｂは、第２電荷蓄積部２１ｂに蓄積された電荷に基づく電圧Ｖ_２と参照電圧Ｖ_Ｒとを比較し、電圧Ｖ_２が参照電圧Ｖ_Ｒに達した場合に、ＯＲ回路３１にハイ電圧を出力する。第３比較器３０ｃは、第３電荷蓄積部２１ｃに蓄積された電荷に基づく電圧Ｖ_３と参照電圧Ｖ_Ｒとを比較し、電圧Ｖ_３が参照電圧Ｖ_Ｒに達した場合に、ＯＲ回路３１にハイ電圧を出力する。

ＯＲ回路３１は、第１比較器３０ａ、第２比較器３０ｂ、第３比較器３０ｃの各出力値の内の少なくとも１つの出力値がハイ電圧である場合に（すなわち、電圧Ｖ_１，Ｖ_２，Ｖ_３の内の少なくとも１つの電圧が参照電圧Ｖ_Ｒに達した場合に）、排出スイッチ２９を構成するゲート電極にハイ電圧の排出制御信号ＧＤを印加させるための停止信号を電荷振分部２２に送信する。これにより、フォトダイオード２０への入射光の入射に伴って生成される電荷の全てが、電荷排出部２８に転送されて排出される。このように、比較部２３は、第１電荷蓄積部２１ａ、第２電荷蓄積部２１ｂ、第３電荷蓄積部２１ｃの何れにも電荷を振り分けないように電荷振分部２２を制御することによって、各電荷の電荷蓄積部２１への蓄積を停止させる。

また、第１比較器３０ａ、第２比較器３０ｂ、第３比較器３０ｃの各出力値の内の少なくとも１つの出力値がハイ電圧である場合に（すなわち、電圧Ｖ_１，Ｖ_２，Ｖ_３の内の少なくとも１つの電圧が参照電圧Ｖ_Ｒに達した場合に）、記憶部３２は、電圧Ｖ_１，Ｖ_２，Ｖ_３の内の少なくとも１つの電圧が参照電圧Ｖ_Ｒに達したことを示す判定信号をバッファリング（保持）する。そして、記憶部３２は、判定信号を、電荷の各電荷蓄積部２１への蓄積を停止させる停止信号として電荷振分部２２のドライバ回路４２に出力する。これにより、例えば、比較部２３における電荷の検出誤差等によって電圧Ｖ_１，Ｖ_２，Ｖ_３が参照電圧Ｖ_Ｒに達した後に、再度、参照電圧Ｖ_Ｒより低く判定されることが防止される。

電荷振分部２２は、ＯＲ回路３１から停止信号を受信すると、ゲート制御信号Ｇ１，Ｇ２，Ｇ３がハイ電圧とならないように制御されると共に、排出制御信号ＧＤがハイ電圧となるように制御される。これにより、フォトダイオード２０への入射光の入射に伴って生成される電荷の全てが電荷排出部２８に転送されて排出されるため、各電荷の電荷蓄積部２１への蓄積が停止する。

電荷読出部２４は、出力（読み出し）が行われる画素回路Xijを切り替えるためのスイッチ（不図示）を含む。電荷読出部２４は、選択用制御信号Ｓ（ｉ）が印加されると、第１電荷蓄積部２１ａ、第２電荷蓄積部２１ｂ、第３電荷蓄積部２１ｃに蓄積された各電荷を電気信号として読み出すように制御される。また、各電荷蓄積部２１に蓄積された電荷が電気信号として読み出された後に、第１電荷蓄積部２１ａに電気的に接続されたリセットゲート電極ＧＲ１、第２電荷蓄積部２１ｂに電気的に接続されたリセットゲート電極ＧＲ２、第３電荷蓄積部２１ｃに電気的に接続されたリセットゲート電極ＧＲ３のそれぞれにハイ電圧のリセット用制御信号Ｒ（ｉ）が印加されると、各電荷蓄積部２１が初期化され、この初期化された状態における電圧値が読み出される。

その後、算出回路１１は、第１電荷蓄積部２１ａから電気信号として読み出された電荷と、第２電荷蓄積部２１ｂから電気信号として読み出された電荷との比に基づいて、画素回路Xijと対象物Ｓａとの距離を算出する。画素回路Xijと対象物Ｓａとの距離が近いほど、パルス光の飛行時間（Ｔ_ｄ）が短くなることから、第２電荷蓄積部２１ｂに蓄積される電荷に対して第１電荷蓄積部２１ａに蓄積される電荷が多くなる。逆に、画素回路Xijと対象物Ｓａとの距離が遠いほど、パルス光の飛行時間（Ｔ_ｄ）が長くなることから、第２電荷蓄積部２１ｂに蓄積される電荷に対して第１電荷蓄積部２１ａに蓄積される電荷が少なくなる。

算出回路１１は、第１電荷蓄積部２１ａ及び第２電荷蓄積部２１ｂに蓄積されたそれぞれの電荷から、第３電荷蓄積部２１ｃに蓄積された電荷を差し引いて、画素回路Xijと対象物Ｓａとの距離を算出する。これにより、反射光がフォトダイオード２０に入射することよって生成された電荷以外の背景成分による電荷の影響が排除される。

以上説明した画素回路Xijによれば、フォトダイオード２０において生成された電荷が第１電荷蓄積部２１ａ、第２電荷蓄積部２１ｂ、第３電荷蓄積部２１ｃに振り分けられて蓄積され、これらの電荷の少なくとも１つに基づく電圧Ｖ_１，Ｖ_２，Ｖ_３と参照電圧Ｖ_Ｒとが比較される。このため、まず、受光強度の高い画素回路Xijに蓄積される電荷が飽和することが検知されると、当該画素回路Xijにおいて電荷蓄積部２１への電荷の蓄積が停止される。その後、受光強度の低い画素回路Xijに蓄積される電荷が飽和することが検知されると、当該画素回路Xijにおいて電荷蓄積部２１への電荷の蓄積が停止される。このため、各画素回路Xijにおいて、各電荷蓄積部２１に蓄積された電荷が電気信号として読み出される際には、十分に電荷が蓄積されている。よって、受光強度によらず画素全体で高い距離分解能を実現することができる。

ここで、比較部２３は、第１電荷蓄積部２１ａ、第２電荷蓄積部２１ｂ、第３電荷蓄積部２１ｃに蓄積された電荷によって生じる電圧の何れかが参照電圧Ｖ_Ｒに達した場合に、電荷の各電荷蓄積部２１への蓄積を一度に停止させる。このため、各電荷蓄積部２１において電荷が飽和するタイミングが個別に検知される。従って、１つの電荷蓄積部２１に蓄積可能な最大の電荷に基づく電圧に対応させて参照電圧Ｖ_Ｒを設定することができるため、画素全体で一層高い距離分解能を実現することができる。

また、比較部２３は、第１電荷蓄積部２１ａ、第２電荷蓄積部２１ｂ、第３電荷蓄積部２１ｃの何れにも電荷を振り分けないように電荷振分部２２を制御することによって、電荷の各電荷蓄積部２１への蓄積を一度に停止させる。このため、電荷振分部２２を利用して電荷の各電荷蓄積部２１への蓄積を停止させることができるため、装置構成を簡素化することができる。

また、比較部２３は、電圧Ｖ_１，Ｖ_２，Ｖ_３と参照電圧Ｖ_Ｒとの比較結果を示す判定信号を保持し、判定信号を、電荷の各電荷蓄積部２１への蓄積を停止させる信号として出力する記憶部３２を更に有する。このため、電圧Ｖ_１，Ｖ_２，Ｖ_３が参照電圧Ｖ_Ｒに達した後に、比較部２３における電荷の検出誤差等によって電圧Ｖ_１，Ｖ_２，Ｖ_３が参照電圧Ｖ_Ｒより低いと判定されることが防止される。従って、電荷の電荷蓄積部２１への蓄積の停止及び再開が繰り返されることによる誤動作を抑制することができる。

また、撮像素子２は、２次元に配列された上記画素回路Xijを備える。このため、上記効果を好適に奏することができる。

以下、図５〜図８を参照して、本実施形態の変形例について説明する。図５〜図８は、変形例に係る画素回路Xijの構成を示す回路図である。

［変形例１］
図５に示すように、変形例１に係る画素回路Xijは、上記実施形態と比較して、時間計測部３８を更に備える点で主に異なっている。時間計測部３８は、タイミング発生回路８からゲート電極に入力されるゲート制御信号Ｇ１，Ｇ２，Ｇ３が入力され、ゲート制御信号Ｇ１，Ｇ２，Ｇ３のクロック数をカウントすることによって、電荷の電荷蓄積部２１への蓄積が行われる時間を計測する。時間計測部３８は、計測した時間を算出回路１１に出力する。

これにより、算出回路１１は、各電荷蓄積部２１において電荷が飽和するまでに要した時間に基づいて、単位時間当たりに蓄積した電荷を算出することができる。従って、距離画像に加えて、光強度画像を取得することができる。

［変形例２］
図６に示すように、変形例２に係る画素回路Xijは、上記実施形態と比較して、比較部２３の構成が主に異なっている。変形例２において、比較部２３は、第１電荷蓄積部２１ａ、第２電荷蓄積部２１ｂ、第３電荷蓄積部２１ｃに蓄積された電荷の積算値によって生じる電圧Ｖ_４が参照電圧Ｖ_Ｒに達した場合に、電荷の各電荷蓄積部２１への蓄積を一度に停止させる。

比較部２３は、第１比較器３０ａ、第２比較器３０ｂ、第３比較器３０ｃ及びＯＲ回路３１に代えて、積分回路３３及び第４比較器３０ｄを有する。積分回路３３は、リセットスイッチ３４、積分コンデンサ３５、オペアンプ３６を含む。積分回路３３では、第１電荷蓄積部２１ａ、第２電荷蓄積部２１ｂ、第３電荷蓄積部２１ｃに蓄積された電荷が積分コンデンサ３５に蓄積され、電荷の積算値によって生じる電圧Ｖ_４（例えば、電圧Ｖ_１，Ｖ_２，Ｖ_３の総和に対して、コンデンサ２５ａ，２５ｂ，２５ｃと積分コンデンサ３５との容量比で決まる増幅率を掛け合わせた電圧）がオペアンプ３６から出力される。ここで、リセットスイッチ３４がレーザ光源３の発光タイミングに同期してＯＮにされると、積分コンデンサ３５に蓄積された電荷が放電されて電圧Ｖ_４がリセットされる。その後、リセットスイッチがＯＦＦにされると、積分コンデンサ３５への電荷の蓄積が開始される。

第４比較器３０ｄは、オペアンプ３６から入力される電圧Ｖ_４と参照電圧Ｖ_Ｒとを比較し、電圧Ｖ_４が参照電圧Ｖ_Ｒに達した場合に、排出スイッチ２９にハイ電圧の排出制御信号ＧＤを印加させるための停止信号を電荷振分部２２に送信する。これにより、フォトダイオード２０への入射光の入射に伴って生成される電荷の全てが、電荷排出部２８に転送されて排出される。このように、比較部２３は、第１電荷蓄積部２１ａ、第２電荷蓄積部２１ｂ、第３電荷蓄積部２１ｃの何れにも電荷を振り分けないように電荷振分部２２を制御することによって、各電荷の電荷蓄積部２１への蓄積を停止させる。

このように、変形例１に係る画素回路Xijでは、比較部２３は、第１電荷蓄積部２１ａ、第２電荷蓄積部２１ｂ、第３電荷蓄積部２１ｃに蓄積された電荷の積算値によって生じる電圧Ｖ_４が参照電圧Ｖ_Ｒに達した場合に、電荷の各電荷蓄積部２１への蓄積を一度に停止させる。このため、各電荷蓄積部２１において電荷が飽和するタイミングを個別に検知する必要がないため、装置構成を簡素化することができる。

［変形例３］
図７に示すように、変形例３に係る画素回路Xijは、上記変形例２と比較して、分離スイッチ３７ａ、３７ｂ、３７ｃ、及び、反転アンプ３９を更に備える点で主に異なっている。分離スイッチ３７ａは、フォトダイオード２０と第１電荷蓄積部２１ａとを電気的に接続又は分離可能である。分離スイッチ３７ｂは、フォトダイオード２０と第２電荷蓄積部２１ｂとを電気的に接続又は分離可能である。分離スイッチ３７ｃは、フォトダイオード２０と第３電荷蓄積部２１ｃとを電気的に接続又は分離可能である。反転アンプ３９は、ＯＲ回路３１から入力されるハイ電圧の停止信号を反転させて分離スイッチ３７ａ、３７ｂ、３７ｃにそれぞれ入力する。その結果、分離スイッチ３７ａ、３７ｂ、３７ｃは、ロー電圧の停止信号が印加されて遮断される。このような構成により、比較部２３は、フォトダイオード２０と第１電荷蓄積部２１ａ、第２電荷蓄積部２１ｂ、第３電荷蓄積部２１ｃとを電気的に分離するように分離スイッチ３７ａ、３７ｂ、３７ｃを制御することによって、電荷の各電荷蓄積部２１への蓄積を停止させる。

これにより、例えば電荷振分部２２を制御することによって電荷の各電荷蓄積部２１への蓄積を停止させる場合と比較して、電荷振分部２２とは別体の分離スイッチ３７ａ、３７ｂ、３７ｃを制御することから電荷振分部２２を制御するドライバ回路４２が不要となり、画素構成を簡素化することができる。

［変形例４］
図８に示すように、変形例４に係る画素回路Xijは、上記実施形態と比較して、比較部２３において、電荷読出部２４の後段における電圧が参照電圧Ｖ_Ｒと比較される点で主に異なっている。具体的な構成として、第１比較器３０ａは、第１電荷蓄積部２１ａのコンデンサ２５ａの他端に電荷読出部２４のスイッチドキャパシタアンプ、或いは、ソースフォロワ等のアンプを介して電気的に接続されている。第２比較器３０ｂは、第２電荷蓄積部２１ｂのコンデンサ２５ｂの他端に電荷読出部２４のスイッチドキャパシタアンプ、或いは、ソースフォロワ等のアンプを介して電気的に接続されている。第３比較器３０ｃは、第３電荷蓄積部２１ｃのコンデンサ２５ｃの他端に電荷読出部２４のスイッチドキャパシタアンプ、或いは、ソースフォロワ等のアンプを介して電気的に接続されている。

このような構成により、第１比較器３０ａには、第１電荷蓄積部２１ａに蓄積された電荷に比例するコンデンサ２５ａの両端の電圧に基づく電圧Ｖ_１、及び、参照電圧Ｖ_Ｒが入力される。第１比較器３０ａは、電圧Ｖ_１と参照電圧Ｖ_Ｒとを比較し、電圧Ｖ_１が参照電圧Ｖ_Ｒに達した場合に、ＯＲ回路３１に対してハイ電圧を出力する。第２比較器３０ｂには、第２電荷蓄積部２１ｂに蓄積された電荷に比例するコンデンサ２５ｂの両端の電圧に基づく電圧Ｖ_２、及び、参照電圧Ｖ_Ｒが入力される。第２比較器３０ｂは、電圧Ｖ_２と参照電圧Ｖ_Ｒとを比較し、電圧Ｖ_２が参照電圧Ｖ_Ｒに達した場合に、ＯＲ回路３１に対してハイ電圧を出力する。第３比較器３０ｃには、第３電荷蓄積部２１ｃに蓄積された電荷に比例するコンデンサ２５ｃの両端の電圧に基づく電圧Ｖ_３、及び、参照電圧Ｖ_Ｒが入力される。第３比較器３０ｃは、電圧Ｖ_３と参照電圧Ｖ_Ｒとを比較し、電圧Ｖ_３が参照電圧Ｖ_Ｒに達した場合に、ＯＲ回路３１に対してハイ電圧を出力する。

なお、本発明は上述した実施形態に限定されるものではない。例えば、撮像素子２は、１次元に配列された画素回路Xijを備えていてもよい。

また、第３電荷蓄積部２１ｃは、背景成分による電荷が蓄積されるものではなく、ゲート制御信号Ｇ３がハイ電圧となる期間（すなわち、発光タイミング後の時間４Ｔ_０が経過したタイミングから時間２Ｔ_０が経過するまでの期間）においても、反射光がフォトダイオード２０に入射することよって生成された電荷が蓄積されるものであってもよい。この場合、算出回路１１は、第１電荷蓄積部２１ａ、第２電荷蓄積部２１ｂ、第３電荷蓄積部２１ｃに蓄積されたそれぞれの電荷に基づいて、画素回路Xijと対象物Ｓａとの距離を算出する。これにより、測定可能な画素回路Xijと対象物Ｓａとの距離を長くすることができる。

ここで、本発明の一側面に係る画素回路では、比較部は、複数の電荷蓄積部に蓄積された電荷によって生じる電圧の何れかが参照電圧に達した場合に、電荷の複数の電荷蓄積部への蓄積を一度に停止させてもよい。この場合、各電荷蓄積部において電荷が飽和するタイミングが個別に検知される。従って、１つの電荷蓄積部に蓄積可能な最大の電荷に基づく電圧に対応させて参照電圧を設定することができるため、画素全体で一層高い距離分解能を実現することができる。

また、本発明の一側面に係る画素回路では、比較部は、複数の電荷蓄積部に蓄積された電荷の積算値によって生じる電圧が参照電圧に達した場合に、電荷の複数の電荷蓄積部への蓄積を一度に停止させてもよい。この場合、各電荷蓄積部において電荷が飽和するタイミングを個別に検知する必要がないため、装置構成を簡素化することができる。

また、本発明の一側面に係る画素回路では、比較部は、複数の電荷蓄積部の何れにも電荷を振り分けないように電荷振分部を制御することによって、電荷の複数の電荷蓄積部への蓄積を一度に停止させてもよい。この場合、電荷振分部を利用して電荷の複数の電荷蓄積部への蓄積を停止させることができるため、装置構成を簡素化することができる。

また、本発明の一側面に係る画素回路では、受光部と複数の電荷蓄積部とを電気的に接続又は分離可能な分離スイッチを更に備え、比較部は、受光部と複数の電荷蓄積部とを電気的に分離するように分離スイッチを制御することによって、電荷の複数の電荷蓄積部への蓄積を停止させてもよい。この場合、例えば電荷振分部を制御することによって電荷の複数の電荷蓄積部への蓄積を停止させる場合と比較して、電荷振分部とは別体の分離スイッチを制御することから電荷振分部を制御する機構が不要となり、画素構成を簡素化することができる。

また、本発明の一側面に係る画素回路では、電荷の電荷蓄積部への蓄積が行われる時間を計測する時間計測部を更に備えてもよい。この場合、各電荷蓄積部において電荷が飽和するまでに要した時間を計測することにより、単位時間当たりに蓄積した電荷を算出することができる。従って、距離画像に加えて、光強度画像を取得することができる。

また、本発明の一側面に係る画素回路では、比較部は、前記比較結果を示す判定信号を保持し、前記判定信号を、前記電荷の前記複数の電荷蓄積部への蓄積を停止させる信号として出力する記憶部を更に有してもよい。この場合、電圧が参照電圧に達した後に、比較部における電荷の検出誤差等によってその電圧が参照電圧より低いと判定されることが防止される。従って、電荷の電荷蓄積部への蓄積の停止及び再開が繰り返されることによる誤動作を抑制することができる。

２…撮像素子、２０…フォトダイオード（受光部）、２１…電荷蓄積部、２２…電荷振分部、２３…比較部、２４…電荷読出部、３２…記憶部、３７ａ，３７ｂ，３７ｃ…分離スイッチ、３８…時間計測部、Xij…画素回路。

Claims (8)

1. 入射光を電荷に変換する受光部と、
   前記電荷を蓄積する複数の電荷蓄積部と、
   前記電荷が生成された期間に応じて前記複数の電荷蓄積部の何れかを選択し、当該電荷蓄積部に前記電荷を振り分ける電荷振分部と、
   前記複数の電荷蓄積部に蓄積された前記電荷のうちの少なくとも１つに基づく電圧と所定の参照電圧とを比較し、比較結果に応じて前記電荷の前記複数の電荷蓄積部への蓄積を停止させる比較部と、
   前記電荷の前記電荷蓄積部への蓄積が停止した場合に、前記複数の電荷蓄積部に蓄積されたそれぞれの前記電荷を電気信号として読み出す電荷読出部と、を備える、画素回路。
2. 前記比較部は、前記複数の電荷蓄積部に蓄積された前記電荷によって生じる電圧の何れかが前記参照電圧に達した場合に、前記電荷の前記複数の電荷蓄積部への蓄積を一度に停止させる、請求項１記載の画素回路。
3. 前記比較部は、前記複数の電荷蓄積部に蓄積された前記電荷の積算値によって生じる電圧が前記参照電圧に達した場合に、前記電荷の前記複数の電荷蓄積部への蓄積を一度に停止させる、請求項１記載の画素回路。
4. 前記比較部は、前記複数の電荷蓄積部の何れにも前記電荷を振り分けないように前記電荷振分部を制御することによって、前記電荷の前記複数の電荷蓄積部への蓄積を一度に停止させる、請求項１〜３の何れか一項記載の画素回路。
5. 前記受光部と前記複数の電荷蓄積部とを電気的に接続又は分離可能な分離スイッチを更に備え、
   前記比較部は、前記受光部と前記複数の電荷蓄積部とを電気的に分離するように前記分離スイッチを制御することによって、前記電荷の前記複数の電荷蓄積部への蓄積を停止させる、請求項１〜３の何れか一項記載の画素回路。
6. 前記電荷の前記電荷蓄積部への蓄積が行われる時間を計測する時間計測部を更に備える、請求項１〜５の何れか一項記載の画素回路。
7. 前記比較部は、前記比較結果を示す判定信号を保持し、前記判定信号を、前記電荷の前記複数の電荷蓄積部への蓄積を停止させる信号として出力する記憶部を更に有する、請求項１〜６の何れか一項記載の画素回路。
8. １次元又は２次元に配列された請求項１〜７の何れか一項記載の画素回路を備える、撮像素子。

Images