WO2017022300A1 - 電子機器 - Google Patents

電子機器 Download PDF

Info

Publication number
WO2017022300A1
WO2017022300A1 PCT/JP2016/065162 JP2016065162W WO2017022300A1 WO 2017022300 A1 WO2017022300 A1 WO 2017022300A1 JP 2016065162 W JP2016065162 W JP 2016065162W WO 2017022300 A1 WO2017022300 A1 WO 2017022300A1
Authority
WO
WIPO (PCT)
Prior art keywords
program
speed
memory controller
read
loaded
Prior art date
Application number
PCT/JP2016/065162
Other languages
English (en)
French (fr)
Inventor
豊田 隆司
Original Assignee
京セラドキュメントソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラドキュメントソリューションズ株式会社 filed Critical 京セラドキュメントソリューションズ株式会社
Priority to JP2016567435A priority Critical patent/JP6104481B1/ja
Priority to US15/311,167 priority patent/US20170177376A1/en
Priority to EP16790508.2A priority patent/EP3330849A4/en
Priority to CN201680001378.0A priority patent/CN106664347A/zh
Publication of WO2017022300A1 publication Critical patent/WO2017022300A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/00912Arrangements for controlling a still picture apparatus or components thereof not otherwise provided for
    • H04N1/00938Software related arrangements, e.g. loading applications
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/445Program loading or initiating
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/06Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0638Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping
    • G06F9/4406Loading of operating system
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping
    • G06F9/4411Configuring for operating with peripheral devices; Loading of device drivers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/00912Arrangements for controlling a still picture apparatus or components thereof not otherwise provided for
    • H04N1/00928Initialisation or control of normal start-up or shut-down, i.e. non failure or error related
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20Employing a main memory using a specific memory technology
    • G06F2212/205Hybrid memory, e.g. using both volatile and non-volatile memory
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2201/00Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
    • H04N2201/0077Types of the still picture apparatus
    • H04N2201/0094Multifunctional device, i.e. a device capable of all of reading, reproducing, copying, facsimile transception, file transception

Definitions

  • An electronic device corresponds to at least a first read speed and a second read speed higher than the first read speed, and stores a boot program, And a memory controller in which a reading speed of 1 is initially set.
  • the boot program includes an initial load program that is initially read and loaded into the memory controller, and a subsequent load program that is read and loaded into the memory controller after the initial load program.
  • the electronic device functions as a reading speed setting unit that sets the reading speed of the memory controller to the second reading speed by executing the loaded initial loading program.
  • the boot program 17a is initially read and loaded into the memory controller 18 (see FIG. 1) and loaded to the memory controller 18 after the initial loading program 17b. And a subsequent loading program 17c that is loaded and loaded.
  • the memory controller 18 stores an initial setting 18a as a reading speed.
  • the memory controller 18 is the slowest supported among various types of non-volatile memories among the supported reading speeds.
  • the first reading speed is the initial setting 18a.
  • control unit 20 causes the memory controller 18 to read the subsequent load program 17c of the boot program 17a from the nonvolatile memory 17, and writes the subsequent load program 17c read by the memory controller 18 to the RAM 20c.
  • the subsequent loading program 17c is loaded (S54).
  • the memory controller 18 since the additional setting 18b is performed as shown in FIG. 7, the memory controller 18 reads the subsequent load program 17c at the second reading speed of the additional setting 18b.
  • the initial load program 17b of the boot program 17a is read by the memory controller 18 at the first read speed of the initial setting 18a, and the subsequent load program 17c of the boot program 17a is read at the second read speed of the additional setting 18b.
  • the time required for loading the entire boot program 17a is about 45 msec according to the following equation. 4KB ⁇ 500KB + 124KB ⁇ 3.5MB / sec ⁇ 45msec
  • the MFP 10 causes the memory controller 18 to read and load the firmware 17d at the second reading speed, so that the time required for loading the firmware 17d can also be shortened.

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Stored Programmes (AREA)

Abstract

電子機器(10)は、第1の読み出し速度と、前記第1の読み出し速度より速い第2の読み出し速度とに少なくとも対応し、ブートプログラムを記憶する不揮発性メモリー(17)と、前記第1の読み出し速度が初期設定されているメモリーコントローラー(18)とを備え、前記ブートプログラムは、初期に前記メモリーコントローラーに読み出されてロードされる初期ロード用プログラムと、前記初期ロード用プログラムの後に前記メモリーコントローラーに読み出されてロードされる後続ロード用プログラムとを含み、前記電子機器(10)は、ロードされた前記初期ロード用プログラムを実行することによって、前記メモリーコントローラー(18)の読み出し速度を前記第2の読み出し速度に設定する読み出し速度設定部(25)として機能する。

Description

電子機器
 本発明は、ブートプログラムをロードする電子機器に関する。
 従来、ブートプログラムをロードする電子機器が知られている(例えば、特許文献1、2参照。)。
特開2012-098972号公報 特開2013-246630号公報
 しかしながら、従来の電子機器は、ブートプログラムの読み出し速度が最適な速度より遅く設定されている可能性がある。そして、ブートプログラムは、近年、単に起動するためのプログラムというだけではなく、セキュリティーへの対応を始めとして様々な機能に対応してきており、サイズが肥大化している。したがって、従来の電子機器は、ブートプログラムの読み出し速度が最適な速度より遅く設定されている場合には、ブートプログラムの全部のロードに必要な時間が長いという問題がある。
 そこで、本発明は、ブートプログラムの全部のロードに必要な時間を短縮することができる電子機器およびブートプログラムを提供することを目的とする。
 本発明の一の局面に係る電子機器は、第1の読み出し速度と、前記第1の読み出し速度より速い第2の読み出し速度とに少なくとも対応し、ブートプログラムを記憶する不揮発性メモリーと、前記第1の読み出し速度が初期設定されているメモリーコントローラーとを備える。前記ブートプログラムは、初期に前記メモリーコントローラーに読み出されてロードされる初期ロード用プログラムと、前記初期ロード用プログラムの後に前記メモリーコントローラーに読み出されてロードされる後続ロード用プログラムとを含む。前記電子機器は、ロードされた前記初期ロード用プログラムを実行することによって、前記メモリーコントローラーの読み出し速度を前記第2の読み出し速度に設定する読み出し速度設定部として機能する。
 本発明の電子機器およびブートプログラムは、ブートプログラムの全部のロードに必要な時間を短縮することができる。
本発明の実施の形態に係るMFPのブロック図である。 図1に示すブートプログラムの一例を示す図である。 図1に示す制御部の機能のブロック図である。 図1に示すMFPの起動時の動作のフローチャートである。 図1に示す制御部によるプログラムのロードの時間経過を示す図である。 図1に示す制御部によるプログラムのロードの時間経過を示す図である。 図1に示す制御部によるプログラムのロードの時間経過を示す図である。 起動が開始された時点での図1に示すMFPのブロック図である。 読み出し速度が変更された場合の図1に示すMFPのブロック図である。
 以下、本発明の一実施の形態について、図面を用いて説明する。
 まず、本実施の形態に係る電子機器としてのMFP(Multifunction Peripheral)の構成について説明する。
 図1は、本実施の形態に係るMFP10のブロック図である。
 図1に示すように、MFP10は、種々の操作が入力されるボタンなどの入力デバイスである操作部11と、種々の情報を表示するLCD(Liquid Crystal Display)などの表示デバイスである表示部12と、原稿から画像を読み取る読取デバイスであるスキャナー13と、用紙などの記録媒体に印刷を実行する印刷デバイスであるプリンター14と、図示していない外部のファクシミリ装置と公衆電話回線などの通信回線経由でファックス通信を行うファックスデバイスであるファックス通信部15と、LAN(Local Area Network)などのネットワーク経由で外部の装置と通信を行うネットワーク通信デバイスである通信部16と、各種の情報を記憶する半導体メモリー、HDD(Hard Disk Drive)などの不揮発性メモリー17と、不揮発性メモリー17を制御するメモリーコントローラー18と、MFP10全体を制御する制御部20とを備えている。
 不揮発性メモリー17は、第1の読み出し速度と、第1の読み出し速度より速い第2の読み出し速度とに少なくとも対応している。例えば、第1の読み出し速度、第2の読み出し速度は、それぞれ、500KB/sec、3.5MB/secである。
 不揮発性メモリー17は、ブートプログラム17aと、ファームウェア17dとを記憶している。ブートプログラム17aおよびファームウェア17dは、それぞれ、MFP10の製造段階でMFP10にインストールされていても良いし、CD、DVD、SDカード、USB(Universal Serial Bus)メモリーなどの外部記憶媒体からMFP10に追加でインストールされても良いし、ネットワーク上からMFP10に追加でインストールされても良い。
 図2は、ブートプログラム17aの一例を示す図である。
 図2に示すように、ブートプログラム17aは、初期にメモリーコントローラー18(図1参照。)に読み出されてロードされる初期ロード用プログラム17bと、初期ロード用プログラム17bの後にメモリーコントローラー18に読み出されてロードされる後続ロード用プログラム17cとを含んでいる。
 初期ロード用プログラム17bは、メモリーコントローラー18の読み出し速度を第2の読み出し速度に設定するためのみのプログラムである。なお、初期ロード用プログラム17bは、マイクロコードなどの形で、ハードウェアに組み込まれても良い。
 後続ロード用プログラム17cは、ブートプログラム17aの実行によって実施される処理のうち、初期ロード用プログラム17bの実行によって実施される処理以外の処理を実施するためのプログラムである。
 図1に示すように、メモリーコントローラー18は、読み出し速度として初期設定18aを記憶している。なお、メモリーコントローラー18は、MFP10に装着可能な様々な種類の不揮発性メモリーを制御可能にするために、対応している読み出し速度のうち、様々な種類の不揮発性メモリーでサポートされている最も低速な第1の読み出し速度を、初期設定18aとしている。
 メモリーコントローラー18は、読み出し速度として追加設定18bを記憶可能である。
 制御部20は、例えば、CPU(Central Processing Unit)20aと、プログラムおよび各種のデータを記憶しているROM(Read Only Memory)20bと、CPU20aの作業領域として用いられるRAM(Random Access Memory)20cとを備えている。CPU20aは、不揮発性メモリー17またはROM20bに記憶されているプログラムを実行する。
 図3は、制御部20の機能のブロック図である。
 図3に示すように、制御部20は、ブートプログラム17a(図2参照。)を実行することによって、ブートローダー21として機能する。具体的には、制御部20は、ロードされた初期ロード用プログラム17b(図2参照。)を実行することによって、ブートローダー21のうち(1st)ブートローダー22として機能し、ロードされた後続ロード用プログラム17c(図2参照。)を実行することによって、ブートローダー21のうち(2nd)プログラムローダー23として機能する。
 (1st)ブートローダー22は、メモリーコントローラー18の読み出し速度を第2の読み出し速度に設定するものであり、本発明の読み出し速度設定部として機能する。
 (2nd)プログラムローダー23は、操作部11、表示部12、スキャナー13、プリンター14、ファックス通信部15、通信部16などの各種のデバイスの設定を実施するデバイス設定部24、および、ファームウェア17dのロードを開始させるファームウェアロード開始部25として機能する。
 次に、MFP10の動作について説明する。
 図4は、MFP10の起動時の動作のフローチャートである。図5は、制御部20によるプログラムのロードの時間経過を示す図である。
 図4に示すように、制御部20は、起動が開始されると、不揮発性メモリー17からブートプログラム17aの初期ロード用プログラム17bをメモリーコントローラー18に読み出させて、メモリーコントローラー18に読み出させた初期ロード用プログラム17bをRAM20cに書き込むことによって、図5Aに示すように、初期ロード用プログラム17bをロードする(S51)。ここで、メモリーコントローラー18は、起動が開始された時点では図6に示すように追加設定18b(図1参照。)が行われていないので、初期設定18aの第1の読み出し速度で初期ロード用プログラム17bを読み出す。
 次いで、ロードされた初期ロード用プログラム17bを制御部20が実行することによって機能する(1st)ブートローダー22は、図7に示すようにメモリーコントローラー18の読み出し速度を追加設定18bとして第2の読み出し速度に設定する(S52)。ここで、(1st)ブートローダー22は、ブートプログラム17aが記憶されている不揮発性メモリー17が対応している読み出し速度のうち、最も速い速度を第2の読み出し速度として設定することができる。
 次いで、(1st)ブートローダー22は、後続ロード用プログラム17cのロードを開始させる(S53)。
 したがって、制御部20は、不揮発性メモリー17からブートプログラム17aの後続ロード用プログラム17cをメモリーコントローラー18に読み出させて、メモリーコントローラー18に読み出させた後続ロード用プログラム17cをRAM20cに書き込むことによって、図5Bに示すように、後続ロード用プログラム17cをロードする(S54)。ここで、メモリーコントローラー18は、図7に示すように追加設定18bが行われているので、追加設定18bの第2の読み出し速度で後続ロード用プログラム17cを読み出す。
 次いで、ロードされた後続ロード用プログラム17cを制御部20が実行することによって機能する(2nd)プログラムローダー23のデバイス設定部24は、各種のデバイスの設定を実施する(S55)。
 次いで、ロードされた後続ロード用プログラム17cを制御部20が実行することによって機能する(2nd)プログラムローダー23のファームウェアロード開始部25は、ファームウェア17dのロードを開始させる(S56)。
 したがって、制御部20は、不揮発性メモリー17からファームウェア17dをメモリーコントローラー18に読み出させて、メモリーコントローラー18に読み出させたファームウェア17dをRAM20cに書き込むことによって、図5Cに示すように、ファームウェア17dをロードする(S57)。ここで、メモリーコントローラー18は、図7に示すように追加設定18bが行われているので、追加設定18bの第2の読み出し速度でファームウェア17dを読み出す。
 以上に説明したように、MFP10は、ブートプログラム17aのうち初期ロード用プログラム17bを初期設定18aの第1の読み出し速度でメモリーコントローラー18に読み出させてロードする(S51)ことによって、メモリーコントローラー18の読み出し速度を第1の読み出し速度より速い第2の読み出し速度に設定した(S52)後、ブートプログラム17aのうち初期ロード用プログラム17bとは異なる後続ロード用プログラム17cを第2の読み出し速度でメモリーコントローラー18に読み出させてロードする(S54)ので、ブートプログラム17aの全部のロードに必要な時間を短縮することができる。
 例えば、初期ロード用プログラム17b、後続ロード用プログラム17cのサイズがそれぞれ4KB、124KBであって、第1の読み出し速度、第2の読み出し速度がそれぞれ500KB/sec、3.5MB/secである場合について説明する。
 ブートプログラム17aの全部を初期設定18aの第1の読み出し速度でメモリーコントローラー18に読み出させる場合、次の式によれば、ブートプログラム17aの全部のロードに必要な時間は、約250msecである。
(4KB+124KB)÷500KB/sec≒250msec
 一方、ブートプログラム17aの初期ロード用プログラム17bを初期設定18aの第1の読み出し速度でメモリーコントローラー18に読み出させて、ブートプログラム17aの後続ロード用プログラム17cを追加設定18bの第2の読み出し速度でメモリーコントローラー18に読み出させる場合、次の式によって、ブートプログラム17aの全部のロードに必要な時間は、約45msecである。
4KB÷500KB+124KB÷3.5MB/sec≒45msec
 以上の例で示したように、ブートプログラム17aの初期ロード用プログラム17bを初期設定18aの第1の読み出し速度でメモリーコントローラー18に読み出させて、ブートプログラム17aの後続ロード用プログラム17cを追加設定18bの第2の読み出し速度でメモリーコントローラー18に読み出させる場合は、ブートプログラム17aの全部を初期設定18aの第1の読み出し速度でメモリーコントローラー18に読み出させる場合と比較して、ブートプログラム17aの全部のロードに必要な時間を大幅に短縮することができる。
 MFP10は、ブートプログラム17aの全部のロードに必要な時間を短縮することができるので、結果として、起動時間を短縮することができる。なお、以上においては、MFP10の起動時について説明したが、省エネモードから通常モードに復帰する時についても同様である。すなわち、MFP10は、省エネモードから通常モードへの復帰時間を短縮することもできる。
 MFP10は、ファームウェア17dを第2の読み出し速度でメモリーコントローラー18に読み出させてロードするので、ファームウェア17dのロードに必要な時間も短縮することができる。
 本発明の電子機器は、本実施の形態においてMFPであるが、コピー専用機、プリンター専用機、FAX専用機、スキャナー専用機など、MFP以外の画像形成装置であっても良いし、PC(Personal Computer)など、画像形成装置以外の電子機器であっても良い。
 本発明の電子機器において、前記後続ロード用プログラムは、少なくとも、ファームウェアのロードを開始させるためのプログラムであり、前記ファームウェアは、前記不揮発性メモリーに記憶されても良い。
 この構成により、本発明の電子機器は、ファームウェアを第2の読み出し速度でメモリーコントローラーに読み出させてロードするので、ファームウェアのロードに必要な時間を短縮することができる。
 本発明の電子機器において、前記第1の読み出し速度は、前記メモリーコントローラーが対応している読み出し速度のうち、前記不揮発性メモリーでサポートされている最も低速な速度であり、前記第2の読み出し速度は、前記不揮発性メモリーが対応している読み出し速度のうち、最も速い速度であっても良い。
 また、本発明に係るブートプログラムは、第1の読み出し速度と、前記第1の読み出し速度より速い第2の読み出し速度とに少なくとも対応し、ブートプログラムを記憶する不揮発性メモリーと、前記第1の読み出し速度が初期設定されているメモリーコントローラーとを備える電子機器によって実行され、初期に前記メモリーコントローラーに読み出されてロードされる初期ロード用プログラムと、前記初期ロード用プログラムの後に前記メモリーコントローラーに読み出されてロードされる後続ロード用プログラムとを含むブートプログラムであって、ロードされた前記初期ロード用プログラムが前記電子機器によって実行されることによって、前記メモリーコントローラーの読み出し速度を前記第2の読み出し速度に設定する読み出し速度設定部として前記電子機器を機能させることを特徴とする。
 この構成により、本発明の電子機器は、電子機器に装着可能な様々な種類の不揮発性メモリーを最も低速な速度によって制御可能であるとともに、後続ロード用プログラムを最も速い速度でメモリーコントローラーに読み出させてロードするので、ブートプログラムの全部のロードに必要な時間を短縮することができる。

Claims (3)

  1.  第1の読み出し速度と、
     前記第1の読み出し速度より速い第2の読み出し速度とに少なくとも対応し、
     ブートプログラムを記憶する不揮発性メモリーと、
     前記第1の読み出し速度が初期設定されているメモリーコントローラーとを備え、
     前記ブートプログラムは、
      初期に前記メモリーコントローラーに読み出されてロードされる初期ロード用プログラムと、
      前記初期ロード用プログラムの後に前記メモリーコントローラーに読み出されてロードされる後続ロード用プログラムとを含み、
     前記電子機器は、ロードされた前記初期ロード用プログラムを実行することによって、前記メモリーコントローラーの読み出し速度を前記第2の読み出し速度に設定する読み出し速度設定部として機能する電子機器。
  2.  前記後続ロード用プログラムは、少なくとも、ファームウェアのロードを開始させるためのプログラムであり、
     前記ファームウェアは、前記不揮発性メモリーに記憶される請求項1に記載の電子機器。
  3.  前記第1の読み出し速度は、前記メモリーコントローラーが対応している読み出し速度のうち、前記不揮発性メモリーでサポートされている最も低速な速度であり、
     前記第2の読み出し速度は、前記不揮発性メモリーが対応している読み出し速度のうち、最も速い速度である請求項1に記載の電子機器。
PCT/JP2016/065162 2015-07-31 2016-05-23 電子機器 WO2017022300A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016567435A JP6104481B1 (ja) 2015-07-31 2016-05-23 電子機器
US15/311,167 US20170177376A1 (en) 2015-07-31 2016-05-23 Electronic apparatus
EP16790508.2A EP3330849A4 (en) 2015-07-31 2016-05-23 Electronic device
CN201680001378.0A CN106664347A (zh) 2015-07-31 2016-05-23 电子设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015151954 2015-07-31
JP2015-151954 2015-07-31

Publications (1)

Publication Number Publication Date
WO2017022300A1 true WO2017022300A1 (ja) 2017-02-09

Family

ID=57942844

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/065162 WO2017022300A1 (ja) 2015-07-31 2016-05-23 電子機器

Country Status (5)

Country Link
US (1) US20170177376A1 (ja)
EP (1) EP3330849A4 (ja)
JP (1) JP6104481B1 (ja)
CN (1) CN106664347A (ja)
WO (1) WO2017022300A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020057063A (ja) * 2018-09-28 2020-04-09 キヤノン株式会社 情報処理装置及びその制御方法とプログラム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63153635A (ja) * 1986-09-16 1988-06-27 Hitachi Ltd デ−タ転送速度指定方式
JP2008134736A (ja) * 2006-11-27 2008-06-12 Fujifilm Corp 電子機器
JP2012098972A (ja) 2010-11-04 2012-05-24 Lenovo Singapore Pte Ltd コンピュータを短時間で起動する方法およびコンピュータ
JP2013246630A (ja) 2012-05-25 2013-12-09 Panasonic Corp ブートシステムおよびシステム初期化方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060009336A1 (en) * 2004-07-08 2006-01-12 Millet Juan D Wing-T
US7522840B2 (en) * 2004-10-29 2009-04-21 Finisar Corporation Adjustable boot speed in an optical transceiver
TWI378384B (en) * 2008-10-15 2012-12-01 Phison Electronics Corp Mother board system, storage device for booting up thereof and connector
JP2012015812A (ja) * 2010-06-30 2012-01-19 Kyocera Mita Corp 画像形成装置
JP2015022516A (ja) * 2013-07-19 2015-02-02 ソニー株式会社 記憶制御装置、記憶装置、情報処理システムおよび記憶制御方法
JP5996513B2 (ja) * 2013-11-27 2016-09-21 京セラドキュメントソリューションズ株式会社 電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63153635A (ja) * 1986-09-16 1988-06-27 Hitachi Ltd デ−タ転送速度指定方式
JP2008134736A (ja) * 2006-11-27 2008-06-12 Fujifilm Corp 電子機器
JP2012098972A (ja) 2010-11-04 2012-05-24 Lenovo Singapore Pte Ltd コンピュータを短時間で起動する方法およびコンピュータ
JP2013246630A (ja) 2012-05-25 2013-12-09 Panasonic Corp ブートシステムおよびシステム初期化方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"Kido Program Boot.", LOADER NYUMON, 1 September 2009 (2009-09-01), pages 53 - 54, XP009503846 *
See also references of EP3330849A4

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020057063A (ja) * 2018-09-28 2020-04-09 キヤノン株式会社 情報処理装置及びその制御方法とプログラム
US11372581B2 (en) 2018-09-28 2022-06-28 Canon Kabushiki Kaisha Information processing apparatus and control method thereof and program regarding reading a boot program
JP7242233B2 (ja) 2018-09-28 2023-03-20 キヤノン株式会社 情報処理装置及びその制御方法とプログラム

Also Published As

Publication number Publication date
US20170177376A1 (en) 2017-06-22
JP6104481B1 (ja) 2017-03-29
CN106664347A (zh) 2017-05-10
EP3330849A4 (en) 2018-07-25
EP3330849A1 (en) 2018-06-06
JPWO2017022300A1 (ja) 2017-08-03

Similar Documents

Publication Publication Date Title
JP5890824B2 (ja) 電子機器
US9524177B2 (en) Information processing apparatus, method for controlling information processing apparatus, and storage medium
US20170019556A1 (en) Information processing apparatus, method of initializing a non-volatile storage device, and storage medium
JP6812802B2 (ja) 制御装置、制御方法およびプリンタドライバプログラム
US20150052341A1 (en) Information processing apparatus enabling high-speed start-up, control method therefor, and storage medium storing control program therefor
JP6104481B1 (ja) 電子機器
US9348295B2 (en) Printing apparatus, method for controlling printing apparatus, and storage medium
JP5889833B2 (ja) 画像形成装置及びその起動制御方法
JP2018139360A (ja) 電子機器
US9652304B2 (en) Electronic apparatus that uses program from another program working on different platforms, and method
JP2009003586A (ja) 情報処理装置及び情報処理装置の制御方法
JP5996513B2 (ja) 電子機器
JP6124836B2 (ja) 電子機器およびメモリー管理方法
JP6414554B2 (ja) 画像形成装置およびデータ処理プログラム
JP6169026B2 (ja) 電子機器および表示制御プログラム
US20230280934A1 (en) Information processing apparatus, control method of information processing apparatus, and non-transitory storage medium
JP6938418B2 (ja) 記録装置、記録方法、およびプログラム
US20170160964A1 (en) Electronic device and non-transitory computer readable storage medium
JP6171505B2 (ja) 情報処理装置およびプログラム
JPWO2018235327A1 (ja) メモリーシステム及び電子機器
US20120105885A1 (en) Image forming apparatus performing network communication
JP6168660B2 (ja) 電子機器
JP2021077165A (ja) 電子機器およびアクセス制限プログラム
JP2016139206A (ja) 電子機器
JP6192617B2 (ja) 情報処理装置、転送制御方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2016567435

Country of ref document: JP

Kind code of ref document: A

REEP Request for entry into the european phase

Ref document number: 2016790508

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 15311167

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16790508

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2016790508

Country of ref document: EP