WO2016179850A1 - 显示面板及薄膜晶体管阵列基板 - Google Patents

显示面板及薄膜晶体管阵列基板 Download PDF

Info

Publication number
WO2016179850A1
WO2016179850A1 PCT/CN2015/079366 CN2015079366W WO2016179850A1 WO 2016179850 A1 WO2016179850 A1 WO 2016179850A1 CN 2015079366 W CN2015079366 W CN 2015079366W WO 2016179850 A1 WO2016179850 A1 WO 2016179850A1
Authority
WO
WIPO (PCT)
Prior art keywords
strip electrode
strip
array
electrode array
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2015/079366
Other languages
English (en)
French (fr)
Inventor
钟新辉
李泳锐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to US14/772,388 priority Critical patent/US9638965B2/en
Publication of WO2016179850A1 publication Critical patent/WO2016179850A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes

Definitions

  • the present invention relates to the field of display technologies, and in particular, to a display panel and a thin film transistor array substrate.
  • a pixel electrode in a conventional display panel generally has a m-shaped structure, and the pixel electrode of the m-shaped structure includes a stem (keel) electrode, and the stem electrode is connected to four domains in a pixel unit.
  • the liquid crystal molecules located on the four of the partitions generally fall down in four different directions (reverse four different directions) under the action of the electric field generated by the pixel electrodes.
  • liquid crystal molecules partially located at the trunk electrode do not fall in the above four directions, but are inverted in a direction (0 degrees and 90 degrees) parallel to the two trunks of the trunk electrode.
  • a region corresponding to the trunk electrode portion is displayed in a state of being opaque (shadow), as shown in FIG. 2.
  • the structure of the conventional pixel electrode reduces the transmittance of the pixel unit to some extent.
  • a display panel comprising: a color filter substrate; a liquid crystal layer; and a thin film transistor array substrate, the thin film transistor array substrate comprising at least two pixel units, the pixel unit comprising a pixel electrode,
  • the pixel electrode includes: a peripheral electrode, the region surrounded by the peripheral electrode includes a first region, a second region, a third region, and a fourth region; a first strip electrode array, the first strip electrode The array is located in the first region, the first strip electrode array comprises at least two first strip electrodes; a second strip electrode array, the second strip electrode array is located in the second region, The second strip electrode array includes at least two second strip electrodes; a third strip electrode array, the third strip electrode array is located in the third region, and the third strip electrode array comprises At least two third strip electrodes; and a fourth strip electrode array, the fourth strip electrode array is located in the fourth region, and the fourth strip electrode array includes at least two fourth strips An electrode; wherein the peripheral electrode is connected to the first strip electrode array, the second strip electrode array, the
  • the first strip electrode array is adjacent to the second strip electrode array in a fifth direction, and the first strip electrode array is in a sixth direction and the third strip
  • the electrode arrays are adjacent;
  • the fourth strip electrode array is adjacent to the second strip electrode array in a sixth direction, and the fourth strip electrode array is in a fifth direction and the third strip An array of adjacent electrodes;
  • the first strip electrode is connected to the second strip electrode or the third strip electrode, the fourth strip electrode and the second strip electrode or the first Three strip electrodes are connected.
  • the linear direction of the first strip electrode is parallel to the first direction, the first direction has a first angle with the fifth direction; and the line where the second strip electrode is located The direction is parallel to the second direction, the second direction has a second angle with the fifth direction; the linear direction of the third strip electrode is parallel to the third direction, the third direction and the third The five directions have a third angle; the linear direction of the fourth strip electrode is parallel to the fourth direction, and the fourth direction has a fourth angle with the fifth direction.
  • the dielectric layer includes a semiconductor layer and/or a metal layer, and the semiconductor layer and the metal layer are both formed in a process of forming a thin film transistor switch of the thin film transistor array substrate; a first insulating layer is disposed between the semiconductor layer and the signal line/the peripheral electrode, and a second insulating layer is disposed between the semiconductor layer and the metal layer, the metal layer and the peripheral electrode/station A third insulating layer is disposed between the signal lines.
  • a display panel comprising: a color filter substrate; a liquid crystal layer; and a thin film transistor array substrate, the thin film transistor array substrate comprising at least two pixel units, the pixel unit comprising a pixel electrode,
  • the pixel electrode includes: a peripheral electrode, the region surrounded by the peripheral electrode includes a first region, a second region, a third region, and a fourth region; a first strip electrode array, the first strip electrode The array is located in the first region, the first strip electrode array comprises at least two first strip electrodes; a second strip electrode array, the second strip electrode array is located in the second region, The second strip electrode array includes at least two second strip electrodes; a third strip electrode array, the third strip electrode array is located in the third region, and the third strip electrode array comprises At least two third strip electrodes; and a fourth strip electrode array, the fourth strip electrode array is located in the fourth region, and the fourth strip electrode array includes at least two fourth strips An electrode; wherein the peripheral electrode is connected to the first strip electrode array, the second strip electrode array, the
  • the first portion of the peripheral electrode partially overlaps or completely overlaps with the scan line in the pixel array.
  • the second portion of the peripheral electrode partially overlaps or completely overlaps with the data line in the pixel array.
  • the first strip electrode array is adjacent to the second strip electrode array in a fifth direction, and the first strip electrode array is in a sixth direction and the third strip
  • the electrode arrays are adjacent;
  • the fourth strip electrode array is adjacent to the second strip electrode array in a sixth direction, and the fourth strip electrode array is in a fifth direction and the third strip An array of adjacent electrodes;
  • the first strip electrode is connected to the second strip electrode or the third strip electrode, the fourth strip electrode and the second strip electrode or the first Three strip electrodes are connected.
  • the linear direction of the first strip electrode is parallel to the first direction, the first direction has a first angle with the fifth direction; and the line where the second strip electrode is located The direction is parallel to the second direction, the second direction has a second angle with the fifth direction; the linear direction of the third strip electrode is parallel to the third direction, the third direction and the third The five directions have a third angle; the linear direction of the fourth strip electrode is parallel to the fourth direction, and the fourth direction has a fourth angle with the fifth direction.
  • a dielectric layer is further disposed between the peripheral electrode and the signal line, and the dielectric layer is located at an overlapping portion of the peripheral electrode and the signal line.
  • the dielectric layer includes a semiconductor layer and/or a metal layer, and both the semiconductor layer and the metal layer are formed in a process of forming a thin film transistor switch of the thin film transistor array substrate.
  • a first insulating layer is disposed between the semiconductor layer and the signal line/the peripheral electrode, and a second insulating layer is disposed between the semiconductor layer and the metal layer, the metal A third insulating layer is disposed between the layer and the peripheral electrode/the signal line.
  • a thin film transistor array substrate comprising at least two pixel units, the pixel unit comprising a pixel electrode, the pixel electrode comprising: a peripheral electrode, the region surrounded by the peripheral electrode comprising a first region a second region, a third region, and a fourth region; a first strip electrode array, the first strip electrode array is located in the first region, and the first strip electrode array includes at least two first a strip electrode; a second strip electrode array, the second strip electrode array is located in the second region, the second strip electrode array comprises at least two second strip electrodes; a third strip An electrode array, the third strip electrode array is located in the third region, the third strip electrode array includes at least two third strip electrodes; and a fourth strip electrode array, the fourth strip An array of electrodes in the fourth region, the fourth strip electrode array comprising at least two fourth strip electrodes; wherein the peripheral electrode and the first strip electrode array, the second strip The pole array, the third strip electrode array and the fourth strip electrode array are connected, and the first strip electrode array is connected to the second strip electrode and
  • the first portion of the peripheral electrode partially overlaps or entirely overlaps with the scan line in the pixel array.
  • the second portion of the peripheral electrode partially overlaps or completely overlaps with the data line in the pixel array.
  • the first strip electrode array is adjacent to the second strip electrode array in a fifth direction, and the first strip electrode array is in a sixth direction and the first The three strip electrode arrays are adjacent to each other; the fourth strip electrode array is adjacent to the second strip electrode array in a sixth direction, and the fourth strip electrode array is in a fifth direction and the first The three strip electrodes are adjacent to each other; the first strip electrode is connected to the second strip electrode or the third strip electrode, and the fourth strip electrode and the second strip electrode or The third strip electrode is connected.
  • the linear direction of the first strip electrode is parallel to the first direction, the first direction has a first angle with the fifth direction; the second strip electrode is located The linear direction is parallel to the second direction, the second direction has a second angle with the fifth direction; the linear direction of the third strip electrode is parallel to the third direction, and the third direction The fifth direction has a third angle; the linear direction of the fourth strip electrode is parallel to the fourth direction, and the fourth direction has a fourth angle with the fifth direction.
  • a dielectric layer is further disposed between the peripheral electrode and the signal line, and the dielectric layer is located at an overlapping portion of the peripheral electrode and the signal line.
  • the dielectric layer includes a semiconductor layer and/or a metal layer, and both the semiconductor layer and the metal layer are formed in a process of forming a thin film transistor switch of the thin film transistor array substrate.
  • a first insulating layer is disposed between the semiconductor layer and the signal line/the peripheral electrode, and a second insulating layer is disposed between the semiconductor layer and the metal layer.
  • a third insulating layer is disposed between the metal layer and the peripheral electrode/the signal line.
  • the present invention can effectively avoid the phenomenon that the liquid crystal is reversed due to the main electrode in the pixel electrode, thereby eliminating the shadow corresponding to the trunk electrode in the image displayed by the pixel unit, which is beneficial to improve.
  • the overall transmittance of the pixel unit Compared with the prior art, the present invention can effectively avoid the phenomenon that the liquid crystal is reversed due to the main electrode in the pixel electrode, thereby eliminating the shadow corresponding to the trunk electrode in the image displayed by the pixel unit, which is beneficial to improve.
  • the overall transmittance of the pixel unit is beneficial to improve.
  • FIG. 1 is a schematic view showing the relationship between the structure of a conventional pixel electrode and the deflection state of liquid crystal molecules.
  • FIG. 2 is a schematic diagram showing a display effect of a pixel unit corresponding to the pixel electrode of FIG. 1.
  • FIG. 2 is a schematic diagram showing a display effect of a pixel unit corresponding to the pixel electrode of FIG. 1.
  • FIG. 3 is a schematic view of a display panel of the present invention.
  • FIG. 4 is a schematic view showing a first embodiment of a thin film transistor array substrate of the present invention.
  • FIG. 5 is a schematic diagram of the first strip electrode array, the second strip electrode array, the third strip electrode array, and the fourth strip electrode array of FIG. 4;
  • Figure 6 is a schematic view showing a second embodiment of the thin film transistor array substrate of the present invention.
  • FIG. 3 is a schematic view of a display panel of the present invention
  • FIG. 4 is a schematic view of a first embodiment of the thin film transistor array substrate 303 of the present invention
  • the display panel of the present invention may be a TFT-LCD (Thin Film Transistor Liquid) Crystal Display, thin film transistor liquid crystal display panel).
  • TFT-LCD Thin Film Transistor Liquid
  • LCD Thin Film Transistor Liquid
  • the display panel includes a color filter substrate 301, a liquid crystal layer 302, and a thin film transistor array substrate 303.
  • the thin film transistor array substrate 303 and the color filter substrate 301 are superimposed and integrated, and the liquid crystal layer 302 is disposed between the thin film transistor array substrate 303 and the color filter substrate 301.
  • the thin film transistor array substrate 303 includes at least two pixel units, the pixel unit includes a pixel electrode, and the pixel electrode includes a peripheral electrode 403, a first strip electrode array 404, a second strip electrode array 405, and a third strip.
  • the area surrounded by the peripheral electrode 403 includes a first area 501, a second area 502, a third area 503, and a fourth area 504.
  • the first strip electrode array 404 is located in the first region 501, and the first strip electrode array 404 includes at least two first strip electrodes 4041, and the linear direction of the first strip electrode 4041 is parallel. In the first direction, at least two of the first strip electrodes 4041 are arranged in an array (one-dimensional array) in a direction perpendicular to the first direction.
  • the second strip electrode array 405 is located in the second region 502, the second strip electrode array 405 includes at least two second strip electrodes 4051, and the second strip electrode 4051 is in a parallel direction In the second direction, at least two of the second strip electrodes 4051 are arranged in an array (one-dimensional array) in a direction perpendicular to the second direction.
  • the third strip electrode array 406 is located in the third region 503, and the third strip electrode array 406 includes at least two third strip electrodes 4061, and the third strip electrode 4061 is in a parallel direction In the third direction, at least two of the third strip electrodes 4061 are arranged in an array (one-dimensional array) in a direction perpendicular to the third direction.
  • the fourth strip electrode array 407 is located in the fourth region 504, and the fourth strip electrode array 407 includes at least two fourth strip electrodes 4071, and the linear direction of the fourth strip electrode 4071 is parallel. In the fourth direction, at least two of the fourth strip electrodes 4071 are arranged in an array (one-dimensional array) in a direction perpendicular to the fourth direction.
  • the first strip electrode array 404 is adjacent to the second strip electrode array 405 in a fifth direction, and the first strip electrode array 404 is in the sixth direction
  • the third strip electrode arrays 406 are adjacent.
  • the fourth strip electrode array 407 is adjacent to the second strip electrode array 405 in a sixth direction, and the fourth strip electrode array 407 is in a fifth direction and the third strip electrode array 406 is adjacent.
  • the peripheral electrode 403 is connected to the first strip electrode array 404, the second strip electrode array 405, the third strip electrode array 406, and the fourth strip electrode array 407,
  • the strip electrode array 404 is connected to the second strip electrode 4051 and the third strip electrode array 406, the fourth strip electrode array 407 and the second strip electrode 4051 and the third The strip electrode arrays 406 are connected.
  • the first direction has a first angle with the fifth direction
  • the second direction has a second angle with the fifth direction
  • the third direction and the fifth The direction has a third angle
  • the fourth direction has a fourth angle with the fifth direction.
  • the first direction and the fourth direction are mutually opposite directions
  • the second direction and the third direction are mutually opposite directions.
  • the first strip electrode 4041 is connected to the second strip electrode 4051 or the third strip electrode 4061, the fourth strip electrode 4071 and the second strip electrode 4051 or the third The strip electrodes 4061 are connected.
  • FIG. 6 is a schematic view showing a second embodiment of the thin film transistor array substrate 303 of the present invention. This embodiment is similar to the first embodiment described above, except that:
  • the first portion of the peripheral electrode 403 partially or completely overlaps with the scan line 401 in the pixel array in a predetermined direction; and/or the second portion of the peripheral electrode 403 and the data line 402 in the pixel array Partially overlapping or overlapping in the predetermined direction.
  • the predetermined direction is a normal direction of the thin film transistor array substrate 303.
  • the liquid crystal molecules on the region where the data line 402 and/or the scan line 401 is located can also be subjected to an electric field force applied by the pixel electrode, so that the data line 402 and / Or the liquid crystal molecules on the area where the scan line 401 is located are deflected, so that the effective display area of the pixel unit can be effectively expanded (AA, Active) Area), thereby significantly increasing the aperture ratio of the pixel unit.
  • AA Active
  • the third embodiment of the thin film transistor array substrate 303 of the present invention is similar to the second embodiment described above except that:
  • the peripheral electrode 403 has an overlapping portion with a signal line (the data line 402 and/or the scan line 401)
  • the peripheral electrode 403 and the signal line constitute a storage capacitor
  • the peripheral electrode 403 and the signal line respectively constitute the two plates of the storage capacitor.
  • a dielectric layer is further disposed between the peripheral electrode 403 and the signal line.
  • the dielectric layer is located at an overlapping portion of the peripheral electrode 403 and the signal line.
  • the storage capacitance can be reduced, thereby reducing the influence of the storage capacitance on the electric field force of the pixel electrode.
  • the dielectric layer includes a semiconductor layer and/or a metal layer, wherein the semiconductor layer and the metal layer are each formed in a process of forming a thin film transistor switch of the thin film transistor array substrate 303.
  • a first insulating layer is disposed between the semiconductor layer and the signal line/the peripheral electrode 403, and a second insulating layer is disposed between the semiconductor layer and the metal layer, the metal layer and the periphery A third insulating layer is disposed between the electrode 403/the signal line.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示面板及薄膜晶体管阵列基板（303），显示面板中的像素电极包括外围电极（403），第一、第二、第三、第四条状电极阵列（404，405，406，407）；第一、第二、第三、第四条状电极阵列（404，405，406，407）分别位于外围电极（403）中的第一、第二、第三、第四区域（501，502，503，504）；外围电极（403）与第一、第二、第三和第四条状电极阵列（404，405，406，407）连接，提高像素单元的穿透率。

Description

显示面板及薄膜晶体管阵列基板 技术领域
本发明涉及显示技术领域，特别涉及一种显示面板及薄膜晶体管阵列基板。
 背景技术
传统的显示面板中的像素电极一般具有米字型结构，所述米字型结构的像素电极包括主干（龙骨）电极，所述主干电极与像素单元中的四个分区（Domain）连接。
位于四个所述分区上的液晶分子一般会在所述像素电极的所产生的电场作用力的作用下朝四个不同的方向倒伏（倒向四个不同的方向）。
然而，部分位于所述主干电极处的液晶分子却没有朝上述四个方向倒伏，而是朝向与主干电极的两主干平行的方向（0度和90度）倒伏。
所述像素电极的结构与液晶分子的偏转（倒伏）状态的关系如图1所示。
也就是说，在所述像素电极所对应的像素单元中，与所述主干电极部分对应的区域显示为不透光的状态（阴影），如图2所示。
因此，传统的像素电极的结构在一定程度上降低了像素单元的穿透率。
故，有必要提出一种新的技术方案，以解决上述技术问题。
 技术问题
本发明的目的在于提供一种显示面板及薄膜晶体管阵列基板，其能提高像素单元的穿透率。
 技术解决方案
为解决上述问题，本发明的技术方案如下：
一种显示面板，所述显示面板包括：一彩色滤光片基板；一液晶层；以及一薄膜晶体管阵列基板，所述薄膜晶体管阵列基板包括至少两个像素单元，所述像素单元包括像素电极，所述像素电极包括：一外围电极，所述外围电极所包围的区域包括第一区域、第二区域、第三区域和第四区域；一第一条状电极阵列，所述第一条状电极阵列位于所述第一区域中，所述第一条状电极阵列包括至少两第一条状电极；一第二条状电极阵列，所述第二条状电极阵列位于所述第二区域中，所述第二条状电极阵列包括至少两第二条状电极；一第三条状电极阵列，所述第三条状电极阵列位于所述第三区域中，所述第三条状电极阵列包括至少两第三条状电极；以及一第四条状电极阵列，所述第四条状电极阵列位于所述第四区域中，所述第四条状电极阵列包括至少两第四条状电极；其中，所述外围电极与所述第一条状电极阵列、所述第二条状电极阵列、所述第三条状电极阵列和所述第四条状电极阵列连接，所述第一条状电极阵列与所述第二条状电极和所述第三条状电极阵列连接，所述第四条状电极阵列与所述第二条状电极和所述第三条状电极阵列连接；所述外围电极的第一部分与所述像素阵列中的扫描线部分重叠或全部重叠；所述外围电极的第二部分与所述像素阵列中的数据线部分重叠或全部重叠；所述外围电极与信号线之间还设置有介质层，所述介质层位于所述外围电极与所述信号线的重叠部分。
在上述显示面板中，所述第一条状电极阵列在第五方向上与所述第二条状电极阵列相邻，所述第一条状电极阵列在第六方向上与所述第三条状电极阵列相邻；所述第四条状电极阵列在第六方向上与所述第二条状电极阵列相邻，所述第四条状电极阵列在第五方向上与所述第三条状电极阵列相邻；所述第一条状电极与所述第二条状电极或所述第三条状电极连接，所述第四条状电极与所述第二条状电极或所述第三条状电极连接。
在上述显示面板中，所述第一条状电极所在的直线方向平行于第一方向，所述第一方向与所述第五方向具有第一夹角；所述第二条状电极所在的直线方向平行于第二方向，所述第二方向与所述第五方向具有第二夹角；所述第三条状电极所在的直线方向平行于第三方向，所述第三方向与所述第五方向具有第三夹角；所述第四条状电极所在的直线方向平行于第四方向，所述第四方向与所述第五方向具有第四夹角。
在上述显示面板中，所述介质层包括半导体层和/或金属层，所述半导体层和所述金属层均是形成在所述薄膜晶体管阵列基板的薄膜晶体管开关的制程中形成的；所述半导体层与所述信号线/所述外围电极之间设置有第一绝缘层，所述半导体层和所述金属层之间设置有第二绝缘层，所述金属层与所述外围电极/所述信号线之间设置有第三绝缘层。
一种显示面板，所述显示面板包括：一彩色滤光片基板；一液晶层；以及一薄膜晶体管阵列基板，所述薄膜晶体管阵列基板包括至少两个像素单元，所述像素单元包括像素电极，所述像素电极包括：一外围电极，所述外围电极所包围的区域包括第一区域、第二区域、第三区域和第四区域；一第一条状电极阵列，所述第一条状电极阵列位于所述第一区域中，所述第一条状电极阵列包括至少两第一条状电极；一第二条状电极阵列，所述第二条状电极阵列位于所述第二区域中，所述第二条状电极阵列包括至少两第二条状电极；一第三条状电极阵列，所述第三条状电极阵列位于所述第三区域中，所述第三条状电极阵列包括至少两第三条状电极；以及一第四条状电极阵列，所述第四条状电极阵列位于所述第四区域中，所述第四条状电极阵列包括至少两第四条状电极；其中，所述外围电极与所述第一条状电极阵列、所述第二条状电极阵列、所述第三条状电极阵列和所述第四条状电极阵列连接，所述第一条状电极阵列与所述第二条状电极和所述第三条状电极阵列连接，所述第四条状电极阵列与所述第二条状电极和所述第三条状电极阵列连接。
在上述显示面板中，所述外围电极的第一部分与所述像素阵列中的扫描线部分重叠或全部重叠。
在上述显示面板中，所述外围电极的第二部分与所述像素阵列中的数据线部分重叠或全部重叠。
在上述显示面板中，所述第一条状电极阵列在第五方向上与所述第二条状电极阵列相邻，所述第一条状电极阵列在第六方向上与所述第三条状电极阵列相邻；所述第四条状电极阵列在第六方向上与所述第二条状电极阵列相邻，所述第四条状电极阵列在第五方向上与所述第三条状电极阵列相邻；所述第一条状电极与所述第二条状电极或所述第三条状电极连接，所述第四条状电极与所述第二条状电极或所述第三条状电极连接。
在上述显示面板中，所述第一条状电极所在的直线方向平行于第一方向，所述第一方向与所述第五方向具有第一夹角；所述第二条状电极所在的直线方向平行于第二方向，所述第二方向与所述第五方向具有第二夹角；所述第三条状电极所在的直线方向平行于第三方向，所述第三方向与所述第五方向具有第三夹角；所述第四条状电极所在的直线方向平行于第四方向，所述第四方向与所述第五方向具有第四夹角。
在上述显示面板中，所述外围电极与信号线之间还设置有介质层，所述介质层位于所述外围电极与所述信号线的重叠部分。
在上述显示面板中，所述介质层包括半导体层和/或金属层，所述半导体层和所述金属层均是形成在所述薄膜晶体管阵列基板的薄膜晶体管开关的制程中形成的。
在上述显示面板中，所述半导体层与所述信号线/所述外围电极之间设置有第一绝缘层，所述半导体层和所述金属层之间设置有第二绝缘层，所述金属层与所述外围电极/所述信号线之间设置有第三绝缘层。
一种薄膜晶体管阵列基板，所述薄膜晶体管阵列基板包括至少两个像素单元，所述像素单元包括像素电极，所述像素电极包括：一外围电极，所述外围电极所包围的区域包括第一区域、第二区域、第三区域和第四区域；一第一条状电极阵列，所述第一条状电极阵列位于所述第一区域中，所述第一条状电极阵列包括至少两第一条状电极；一第二条状电极阵列，所述第二条状电极阵列位于所述第二区域中，所述第二条状电极阵列包括至少两第二条状电极；一第三条状电极阵列，所述第三条状电极阵列位于所述第三区域中，所述第三条状电极阵列包括至少两第三条状电极；以及一第四条状电极阵列，所述第四条状电极阵列位于所述第四区域中，所述第四条状电极阵列包括至少两第四条状电极；其中，所述外围电极与所述第一条状电极阵列、所述第二条状电极阵列、所述第三条状电极阵列和所述第四条状电极阵列连接，所述第一条状电极阵列与所述第二条状电极和所述第三条状电极阵列连接，所述第四条状电极阵列与所述第二条状电极和所述第三条状电极阵列连接。
在上述薄膜晶体管阵列基板中，所述外围电极的第一部分与所述像素阵列中的扫描线部分重叠或全部重叠。
在上述薄膜晶体管阵列基板中，所述外围电极的第二部分与所述像素阵列中的数据线部分重叠或全部重叠。
在上述薄膜晶体管阵列基板中，所述第一条状电极阵列在第五方向上与所述第二条状电极阵列相邻，所述第一条状电极阵列在第六方向上与所述第三条状电极阵列相邻；所述第四条状电极阵列在第六方向上与所述第二条状电极阵列相邻，所述第四条状电极阵列在第五方向上与所述第三条状电极阵列相邻；所述第一条状电极与所述第二条状电极或所述第三条状电极连接，所述第四条状电极与所述第二条状电极或所述第三条状电极连接。
在上述薄膜晶体管阵列基板中，所述第一条状电极所在的直线方向平行于第一方向，所述第一方向与所述第五方向具有第一夹角；所述第二条状电极所在的直线方向平行于第二方向，所述第二方向与所述第五方向具有第二夹角；所述第三条状电极所在的直线方向平行于第三方向，所述第三方向与所述第五方向具有第三夹角；所述第四条状电极所在的直线方向平行于第四方向，所述第四方向与所述第五方向具有第四夹角。
在上述薄膜晶体管阵列基板中，所述外围电极与信号线之间还设置有介质层，所述介质层位于所述外围电极与所述信号线的重叠部分。
在上述薄膜晶体管阵列基板中，所述介质层包括半导体层和/或金属层，所述半导体层和所述金属层均是形成在所述薄膜晶体管阵列基板的薄膜晶体管开关的制程中形成的。
在上述薄膜晶体管阵列基板中，所述半导体层与所述信号线/所述外围电极之间设置有第一绝缘层，所述半导体层和所述金属层之间设置有第二绝缘层，所述金属层与所述外围电极/所述信号线之间设置有第三绝缘层。
 有益效果
相对现有技术，本发明能有效避免所述像素电极中的主干电极所导致的液晶倒向不当的现象，从而可以消除像素单元所显示的图像中与所述主干电极对应的阴影，有利于提高像素单元整体的穿透率。
附图说明
图1为传统的像素电极的结构与液晶分子的偏转状态的关系的示意图。
图2为图1中的像素电极所对应的像素单元的显示效果的示意图。
图3为本发明的显示面板的示意图；
图4为本发明的薄膜晶体管阵列基板的第一实施例的示意图；
图5为图4中的第一条状电极阵列、第二条状电极阵列、第三条状电极阵列和第四条状电极阵列的示意图；
图6为本发明的薄膜晶体管阵列基板的第二实施例的示意图。
 本发明的最佳实施方式
本说明书所使用的词语“实施例”意指实例、示例或例证。此外，本说明书和所附权利要求中所使用的冠词“一”一般地可以被解释为“一个或多个”，除非另外指定或从上下文可以清楚确定单数形式。
参考图3、图4和图5，图3为本发明的显示面板的示意图，图4为本发明的薄膜晶体管阵列基板303的第一实施例的示意图，图5为图4中的第一条状电极阵列404、第二条状电极阵列405、第三条状电极阵列406和第四条状电极阵列407的示意图。
本发明的显示面板可以是TFT-LCD（Thin Film Transistor Liquid Crystal Display，薄膜晶体管液晶显示面板）。
在本实施例中，所述显示面板包括彩色滤光片基板301、液晶层302和薄膜晶体管阵列基板303。所述薄膜晶体管阵列基板303与所述彩色滤光片基板301叠加组合为一体，所述液晶层302设置于所述薄膜晶体管阵列基板303和所述彩色滤光片基板301之间。
所述薄膜晶体管阵列基板303包括至少两个像素单元，所述像素单元包括像素电极，所述像素电极包括外围电极403、第一条状电极阵列404、第二条状电极阵列405、第三条状电极阵列406、第四条状电极阵列407。
所述外围电极403所包围的区域包括第一区域501、第二区域502、第三区域503和第四区域504。所述第一条状电极阵列404位于所述第一区域501中，所述第一条状电极阵列404包括至少两第一条状电极4041，所述第一条状电极4041所在的直线方向平行于第一方向，至少两所述第一条状电极4041沿与所述第一方向垂直的方向以阵列（一维阵列）的形式排列。所述第二条状电极阵列405位于所述第二区域502中，所述第二条状电极阵列405包括至少两第二条状电极4051，所述第二条状电极4051所在的直线方向平行于第二方向，至少两所述第二条状电极4051沿与所述第二方向垂直的方向以阵列（一维阵列）的形式排列。所述第三条状电极阵列406位于所述第三区域503中，所述第三条状电极阵列406包括至少两第三条状电极4061，所述第三条状电极4061所在的直线方向平行于第三方向，至少两所述第三条状电极4061沿与所述第三方向垂直的方向以阵列（一维阵列）的形式排列。所述第四条状电极阵列407位于所述第四区域504中，所述第四条状电极阵列407包括至少两第四条状电极4071，所述第四条状电极4071所在的直线方向平行于第四方向，至少两所述第四条状电极4071沿与所述第四方向垂直的方向以阵列（一维阵列）的形式排列。
在本实施例中，所述第一条状电极阵列404在第五方向上与所述第二条状电极阵列405相邻，所述第一条状电极阵列404在第六方向上与所述第三条状电极阵列406相邻。
所述第四条状电极阵列407在第六方向上与所述第二条状电极阵列405相邻，所述第四条状电极阵列407在第五方向上与所述第三条状电极阵列406相邻。
所述外围电极403与所述第一条状电极阵列404、所述第二条状电极阵列405、所述第三条状电极阵列406和所述第四条状电极阵列407连接，所述第一条状电极阵列404与所述第二条状电极4051和所述第三条状电极阵列406连接，所述第四条状电极阵列407与所述第二条状电极4051和所述第三条状电极阵列406连接。
在本实施例中，所述第一方向与所述第五方向具有第一夹角，所述第二方向与所述第五方向具有第二夹角，所述第三方向与所述第五方向具有第三夹角，所述第四方向与所述第五方向具有第四夹角。进一步地，所述第一方向与所述第四方向互为正反方向，所述第二方向与所述第三方向互为正反方向。
所述第一条状电极4041与所述第二条状电极4051或所述第三条状电极4061连接，所述第四条状电极4071与所述第二条状电极4051或所述第三条状电极4061连接。
通过上述技术方案，可以有效避免所述像素电极中的主干电极所导致的液晶倒向不当的现象，从而可以消除像素单元所显示的图像中与所述主干电极对应的阴影，有利于提高像素单元整体的穿透率。
参考图6，图6为本发明的薄膜晶体管阵列基板303的第二实施例的示意图。本实施例与上述第一实施例相似，不同之处在于：
所述外围电极403的第一部分与所述像素阵列中的扫描线401在预定方向上部分重叠或全部重叠；和/或所述外围电极403的第二部分与所述像素阵列中的数据线402在所述预定方向上部分重叠或全部重叠。其中，所述预定方向为所述薄膜晶体管阵列基板303的法线方向。
通过上述技术方案，可以使得所述数据线402和/或所述扫描线401所在的区域上的液晶分子也能够受到所述像素电极所施加的电场作用力，从而使得所述数据线402和/或所述扫描线401所在的区域上的液晶分子偏转，这样可以有效扩大所述像素单元的有效显示区（AA，Active Area），从而显著提高所述像素单元的开口率。
本发明的薄膜晶体管阵列基板303的第三实施例与上述第二实施例相似，不同之处在于：
在本实施例中，在所述外围电极403的至少一部分（所述第一部分和/或所述第二部分）与信号线（所述数据线402和/或所述扫描线401）具有重叠部分（部分重叠或全部重叠）的情况下，所述外围电极403与所述信号线构成一存储电容，所述外围电极403和所述信号线分别构成所述存储电容的两极板。
为了减小所述存储电容中所存储的电荷对所述像素电极的灰阶电压所造成的影响，在本实施例中，所述外围电极403与所述信号线之间还设置有介质层，所述介质层位于所述外围电极403与所述信号线的重叠部分。
通过在所述外围电极403与所述信号线之间设置所述介质层，可以减小所述存储电容，从而减小所述存储电容对所述像素电极的电场作用力的影响。
作为一种改进，所述介质层包括半导体层和/或金属层，其中，所述半导体层和所述金属层均是形成在所述薄膜晶体管阵列基板303的薄膜晶体管开关的制程中形成的。
所述半导体层与所述信号线/所述外围电极403之间设置有第一绝缘层，所述半导体层和所述金属层之间设置有第二绝缘层，所述金属层与所述外围电极403/所述信号线之间设置有第三绝缘层。
尽管已经相对于一个或多个实现方式示出并描述了本发明，但是本领域技术人员基于对本说明书和附图的阅读和理解将会想到等价变型和修改。本发明包括所有这样的修改和变型，并且仅由所附权利要求的范围限制。特别地关于由上述组件执行的各种功能，用于描述这样的组件的术语旨在对应于执行所述组件的指定功能（例如其在功能上是等价的）的任意组件（除非另外指示），即使在结构上与执行本文所示的本说明书的示范性实现方式中的功能的公开结构不等同。此外，尽管本说明书的特定特征已经相对于若干实现方式中的仅一个被公开，但是这种特征可以与如可以对给定或特定应用而言是期望和有利的其他实现方式的一个或多个其他特征组合。而且，就术语“包括”、“具有”、“含有”或其变形被用在具体实施方式或权利要求中而言，这样的术语旨在以与术语“包含”相似的方式包括。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (20)

  1. 一种显示面板，其中，所述显示面板包括：
    一彩色滤光片基板；
    一液晶层；以及
    一薄膜晶体管阵列基板，所述薄膜晶体管阵列基板包括至少两个像素单元，所述像素单元包括像素电极，所述像素电极包括：
    一外围电极，所述外围电极所包围的区域包括第一区域、第二区域、第三区域和第四区域；
    一第一条状电极阵列，所述第一条状电极阵列位于所述第一区域中，所述第一条状电极阵列包括至少两第一条状电极；
    一第二条状电极阵列，所述第二条状电极阵列位于所述第二区域中，所述第二条状电极阵列包括至少两第二条状电极；
    一第三条状电极阵列，所述第三条状电极阵列位于所述第三区域中，所述第三条状电极阵列包括至少两第三条状电极；以及
    一第四条状电极阵列，所述第四条状电极阵列位于所述第四区域中，所述第四条状电极阵列包括至少两第四条状电极；
    其中，所述外围电极与所述第一条状电极阵列、所述第二条状电极阵列、所述第三条状电极阵列和所述第四条状电极阵列连接，所述第一条状电极阵列与所述第二条状电极和所述第三条状电极阵列连接，所述第四条状电极阵列与所述第二条状电极和所述第三条状电极阵列连接；
    所述外围电极的第一部分与所述像素阵列中的扫描线部分重叠或全部重叠；
    所述外围电极的第二部分与所述像素阵列中的数据线部分重叠或全部重叠；
    所述外围电极与信号线之间还设置有介质层，所述介质层位于所述外围电极与所述信号线的重叠部分。
  2. 根据权利要求1所述的显示面板，其中，所述第一条状电极阵列在第五方向上与所述第二条状电极阵列相邻，所述第一条状电极阵列在第六方向上与所述第三条状电极阵列相邻；
    所述第四条状电极阵列在第六方向上与所述第二条状电极阵列相邻，所述第四条状电极阵列在第五方向上与所述第三条状电极阵列相邻；
    所述第一条状电极与所述第二条状电极或所述第三条状电极连接，所述第四条状电极与所述第二条状电极或所述第三条状电极连接。
  3. 根据权利要求2所述的显示面板，其中，所述第一条状电极所在的直线方向平行于第一方向，所述第一方向与所述第五方向具有第一夹角；
    所述第二条状电极所在的直线方向平行于第二方向，所述第二方向与所述第五方向具有第二夹角；
    所述第三条状电极所在的直线方向平行于第三方向，所述第三方向与所述第五方向具有第三夹角；
    所述第四条状电极所在的直线方向平行于第四方向，所述第四方向与所述第五方向具有第四夹角。
  4. 根据权利要求1所述的显示面板，其中，所述介质层包括半导体层和/或金属层，所述半导体层和所述金属层均是形成在所述薄膜晶体管阵列基板的薄膜晶体管开关的制程中形成的；
    所述半导体层与所述信号线/所述外围电极之间设置有第一绝缘层，所述半导体层和所述金属层之间设置有第二绝缘层，所述金属层与所述外围电极/所述信号线之间设置有第三绝缘层。
  5. 一种显示面板，其中，所述显示面板包括：
    一彩色滤光片基板；
    一液晶层；以及
    一薄膜晶体管阵列基板，所述薄膜晶体管阵列基板包括至少两个像素单元，所述像素单元包括像素电极，所述像素电极包括：
    一外围电极，所述外围电极所包围的区域包括第一区域、第二区域、第三区域和第四区域；
    一第一条状电极阵列，所述第一条状电极阵列位于所述第一区域中，所述第一条状电极阵列包括至少两第一条状电极；
    一第二条状电极阵列，所述第二条状电极阵列位于所述第二区域中，所述第二条状电极阵列包括至少两第二条状电极；
    一第三条状电极阵列，所述第三条状电极阵列位于所述第三区域中，所述第三条状电极阵列包括至少两第三条状电极；以及
    一第四条状电极阵列，所述第四条状电极阵列位于所述第四区域中，所述第四条状电极阵列包括至少两第四条状电极；
    其中，所述外围电极与所述第一条状电极阵列、所述第二条状电极阵列、所述第三条状电极阵列和所述第四条状电极阵列连接，所述第一条状电极阵列与所述第二条状电极和所述第三条状电极阵列连接，所述第四条状电极阵列与所述第二条状电极和所述第三条状电极阵列连接。
  6. 根据权利要求5所述的显示面板，其中，所述外围电极的第一部分与所述像素阵列中的扫描线部分重叠或全部重叠。
  7. 根据权利要求5所述的显示面板，其中，所述外围电极的第二部分与所述像素阵列中的数据线部分重叠或全部重叠。
  8. 根据权利要求5所述的显示面板，其中，所述第一条状电极阵列在第五方向上与所述第二条状电极阵列相邻，所述第一条状电极阵列在第六方向上与所述第三条状电极阵列相邻；
    所述第四条状电极阵列在第六方向上与所述第二条状电极阵列相邻，所述第四条状电极阵列在第五方向上与所述第三条状电极阵列相邻；
    所述第一条状电极与所述第二条状电极或所述第三条状电极连接，所述第四条状电极与所述第二条状电极或所述第三条状电极连接。
  9. 根据权利要求8所述的显示面板，其中，所述第一条状电极所在的直线方向平行于第一方向，所述第一方向与所述第五方向具有第一夹角；
    所述第二条状电极所在的直线方向平行于第二方向，所述第二方向与所述第五方向具有第二夹角；
    所述第三条状电极所在的直线方向平行于第三方向，所述第三方向与所述第五方向具有第三夹角；
    所述第四条状电极所在的直线方向平行于第四方向，所述第四方向与所述第五方向具有第四夹角。
  10. 根据权利要求5所述的显示面板，其中，所述外围电极与信号线之间还设置有介质层，所述介质层位于所述外围电极与所述信号线的重叠部分。
  11. 根据权利要求10所述的显示面板，其中，所述介质层包括半导体层和/或金属层，所述半导体层和所述金属层均是形成在所述薄膜晶体管阵列基板的薄膜晶体管开关的制程中形成的。
  12. 根据权利要求11所述的显示面板，其中，所述半导体层与所述信号线/所述外围电极之间设置有第一绝缘层，所述半导体层和所述金属层之间设置有第二绝缘层，所述金属层与所述外围电极/所述信号线之间设置有第三绝缘层。
  13. 一种薄膜晶体管阵列基板，其中，所述薄膜晶体管阵列基板包括至少两个像素单元，所述像素单元包括像素电极，所述像素电极包括：
    一外围电极，所述外围电极所包围的区域包括第一区域、第二区域、第三区域和第四区域；
    一第一条状电极阵列，所述第一条状电极阵列位于所述第一区域中，所述第一条状电极阵列包括至少两第一条状电极；
    一第二条状电极阵列，所述第二条状电极阵列位于所述第二区域中，所述第二条状电极阵列包括至少两第二条状电极；
    一第三条状电极阵列，所述第三条状电极阵列位于所述第三区域中，所述第三条状电极阵列包括至少两第三条状电极；以及
    一第四条状电极阵列，所述第四条状电极阵列位于所述第四区域中，所述第四条状电极阵列包括至少两第四条状电极；
    其中，所述外围电极与所述第一条状电极阵列、所述第二条状电极阵列、所述第三条状电极阵列和所述第四条状电极阵列连接，所述第一条状电极阵列与所述第二条状电极和所述第三条状电极阵列连接，所述第四条状电极阵列与所述第二条状电极和所述第三条状电极阵列连接。
  14. 根据权利要求13所述的薄膜晶体管阵列基板，其中，所述外围电极的第一部分与所述像素阵列中的扫描线部分重叠或全部重叠。
  15. 根据权利要求13所述的薄膜晶体管阵列基板，其中，所述外围电极的第二部分与所述像素阵列中的数据线部分重叠或全部重叠。
  16. 根据权利要求13所述的薄膜晶体管阵列基板，其中，所述第一条状电极阵列在第五方向上与所述第二条状电极阵列相邻，所述第一条状电极阵列在第六方向上与所述第三条状电极阵列相邻；
    所述第四条状电极阵列在第六方向上与所述第二条状电极阵列相邻，所述第四条状电极阵列在第五方向上与所述第三条状电极阵列相邻；
    所述第一条状电极与所述第二条状电极或所述第三条状电极连接，所述第四条状电极与所述第二条状电极或所述第三条状电极连接。
  17. 根据权利要求16所述的薄膜晶体管阵列基板，其中，所述第一条状电极所在的直线方向平行于第一方向，所述第一方向与所述第五方向具有第一夹角；
    所述第二条状电极所在的直线方向平行于第二方向，所述第二方向与所述第五方向具有第二夹角；
    所述第三条状电极所在的直线方向平行于第三方向，所述第三方向与所述第五方向具有第三夹角；
    所述第四条状电极所在的直线方向平行于第四方向，所述第四方向与所述第五方向具有第四夹角。
  18. 根据权利要求13所述的薄膜晶体管阵列基板，其中，所述外围电极与信号线之间还设置有介质层，所述介质层位于所述外围电极与所述信号线的重叠部分。
  19. 根据权利要求18所述的薄膜晶体管阵列基板，其中，所述介质层包括半导体层和/或金属层，所述半导体层和所述金属层均是形成在所述薄膜晶体管阵列基板的薄膜晶体管开关的制程中形成的。
  20. 根据权利要求19所述的薄膜晶体管阵列基板，其中，所述半导体层与所述信号线/所述外围电极之间设置有第一绝缘层，所述半导体层和所述金属层之间设置有第二绝缘层，所述金属层与所述外围电极/所述信号线之间设置有第三绝缘层。
PCT/CN2015/079366 2015-05-12 2015-05-20 显示面板及薄膜晶体管阵列基板 Ceased WO2016179850A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/772,388 US9638965B2 (en) 2015-05-12 2015-05-20 Display panel and thin film transistor array substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201510239298.6 2015-05-12
CN201510239298.6A CN104880866B (zh) 2015-05-12 2015-05-12 显示面板及薄膜晶体管阵列基板

Publications (1)

Publication Number Publication Date
WO2016179850A1 true WO2016179850A1 (zh) 2016-11-17

Family

ID=53948418

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2015/079366 Ceased WO2016179850A1 (zh) 2015-05-12 2015-05-20 显示面板及薄膜晶体管阵列基板

Country Status (3)

Country Link
US (1) US9638965B2 (zh)
CN (1) CN104880866B (zh)
WO (1) WO2016179850A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105045012B (zh) * 2015-09-10 2017-12-05 深圳市华星光电半导体显示技术有限公司 像素结构、阵列基板及液晶显示面板
CN111240105B (zh) * 2020-02-25 2021-08-24 深圳市华星光电半导体显示技术有限公司 显示面板和显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102236218A (zh) * 2011-06-07 2011-11-09 深圳市华星光电技术有限公司 像素电极结构
CN202150003U (zh) * 2011-07-18 2012-02-22 深圳市华星光电技术有限公司 一种像素电极及液晶显示面板
US20130265535A1 (en) * 2012-04-05 2013-10-10 Innolux Corporation Liquid crystal display panel and pixel electrode structure thereof
CN103529603A (zh) * 2013-10-23 2014-01-22 友达光电股份有限公司 一种聚合物稳定配向的液晶面板
CN104360554A (zh) * 2014-11-18 2015-02-18 深圳市华星光电技术有限公司 液晶显示面板及其阵列基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4364542B2 (ja) * 2003-03-31 2009-11-18 シャープ株式会社 液晶表示装置およびその製造方法
KR20100012080A (ko) * 2008-07-28 2010-02-05 삼성전자주식회사 어레이 기판, 이의 제조방법 및 이를 갖는 액정표시장치
KR101576982B1 (ko) * 2008-12-22 2015-12-14 삼성디스플레이 주식회사 액정 표시 장치
CN201654402U (zh) * 2009-12-30 2010-11-24 福州华映视讯有限公司 边缘电场开关型液晶显示面板及其电极结构
CN102193256B (zh) * 2011-06-03 2013-11-27 深圳市华星光电技术有限公司 像素电极和液晶显示阵列基板
CN202171714U (zh) * 2011-08-24 2012-03-21 华映视讯（吴江）有限公司 液晶显示装置的像素单元
CN104820320B (zh) * 2015-05-07 2018-03-30 深圳市华星光电技术有限公司 像素电极及液晶显示面板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102236218A (zh) * 2011-06-07 2011-11-09 深圳市华星光电技术有限公司 像素电极结构
CN202150003U (zh) * 2011-07-18 2012-02-22 深圳市华星光电技术有限公司 一种像素电极及液晶显示面板
US20130265535A1 (en) * 2012-04-05 2013-10-10 Innolux Corporation Liquid crystal display panel and pixel electrode structure thereof
CN103529603A (zh) * 2013-10-23 2014-01-22 友达光电股份有限公司 一种聚合物稳定配向的液晶面板
CN104360554A (zh) * 2014-11-18 2015-02-18 深圳市华星光电技术有限公司 液晶显示面板及其阵列基板

Also Published As

Publication number Publication date
CN104880866A (zh) 2015-09-02
US20160334677A1 (en) 2016-11-17
CN104880866B (zh) 2018-02-27
US9638965B2 (en) 2017-05-02

Similar Documents

Publication Publication Date Title
JP3126661B2 (ja) 液晶表示装置
WO2014205862A1 (zh) 一种液晶显示面板及液晶显示装置
WO2019080374A1 (zh) 显示面板的驱动装置及方法
WO2013143111A1 (zh) 液晶显示装置及其驱动方法
JP2538086B2 (ja) 液晶表示デバイスおよびその製造方法
WO2015109621A1 (zh) 用于改善色偏的子像素结构、液晶显示装置以及方法
WO2013004050A1 (zh) 薄膜晶体管阵列基板及其制法
JPH08262486A (ja) 液晶表示装置
JPH10288950A (ja) 液晶表示装置
JPH08201851A (ja) アクティブマトリクス基板
WO2014012268A1 (zh) 像素结构及相应的液晶显示装置
WO2018120904A1 (zh) 一种曲面显示面板及装置
WO2016179850A1 (zh) 显示面板及薄膜晶体管阵列基板
KR19990028042A (ko) 박막트랜지스터의 게이트 제조공정
WO2018126604A1 (zh) 一种像素结构、液晶面板和液晶显示器
WO2013082827A1 (zh) Tft阵列基板的制作方法及tft阵列基板
WO2017045234A1 (zh) 触控显示面板及触控显示装置
WO2016172869A1 (zh) 一种液晶显示面板及装置
JPH01102525A (ja) 薄膜トランジスタアレー、その製造方法およびこれを用いた液晶表示装置
JPS62226668A (ja) 薄膜トランジスタ
JPH07111521B2 (ja) アクティブマトリクス型液晶表示装置
WO2014048016A1 (zh) 漏电辉点拦检方法及装置
JPH07325314A (ja) 液晶表示装置
Zhao et al. Reducing Side Cutting During Wet Etching of Gate Oxide Layer for 28HK Metal Gate Process
JPH06160892A (ja) 液晶表示装置及びその欠陥修正法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 14772388

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15891553

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15891553

Country of ref document: EP

Kind code of ref document: A1