WO2016174853A1 - アレイアンテナ装置、受信機および受信信号の処理方法 - Google Patents

アレイアンテナ装置、受信機および受信信号の処理方法 Download PDF

Info

Publication number
WO2016174853A1
WO2016174853A1 PCT/JP2016/002105 JP2016002105W WO2016174853A1 WO 2016174853 A1 WO2016174853 A1 WO 2016174853A1 JP 2016002105 W JP2016002105 W JP 2016002105W WO 2016174853 A1 WO2016174853 A1 WO 2016174853A1
Authority
WO
WIPO (PCT)
Prior art keywords
array antenna
converter
signals
switch
signal
Prior art date
Application number
PCT/JP2016/002105
Other languages
English (en)
French (fr)
Inventor
直樹 大島
生真 安藤
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP2017515382A priority Critical patent/JP6702315B2/ja
Priority to US15/566,802 priority patent/US10326515B2/en
Publication of WO2016174853A1 publication Critical patent/WO2016174853A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/08—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station
    • H04B7/0802—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using antenna selection
    • H04B7/0817—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using antenna selection with multiple receivers and antenna path selection
    • H04B7/082—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using antenna selection with multiple receivers and antenna path selection selecting best antenna path
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/08—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station
    • H04B7/0802—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using antenna selection
    • H04B7/0828—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using antenna selection with delay elements in antenna paths
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/10—Polarisation diversity; Directional diversity
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection

Definitions

  • the present invention relates to an array antenna device, and more particularly to signal reception.
  • Beamforming is a technology that gives directivity to radiated radio waves and radiates radio waves only in a specific direction where a communication partner is present. As a result, signal quality can be improved and unnecessary radiation to other wireless devices and systems can be suppressed. In other words, by using beam forming, it is possible to use radio waves by subdividing spatially.
  • a typical method of beam forming is a phased array antenna.
  • a phased array antenna changes the phase of a radio signal fed to a plurality of regularly arranged antenna elements. Thereby, the phased array antenna spatially synthesizes the radio waves radiated from the respective antenna elements, and radiates the synthesized radio waves in a desired direction.
  • the phased array antenna radiates radio waves in a desired direction by adjusting the electrical phase and amplitude. Therefore, the phased array antenna is more durable than mechanically moving a highly directional antenna.
  • As the simplest method for specifying the direction of the communication partner there is a beam former method that scans radio waves radiated by the device itself.
  • MMSE Minimum Mean Square Error
  • MUSIC Multiple Signal Classification
  • the MMSE method is a method of giving a desired directivity to a radiated radio wave by changing the weight of the phase and amplitude of the array antenna using a known signal such as a preamble included in the signal.
  • the MUSIC method is a method for calculating separation and arrival directions of a plurality of signals based on eigenvalues and eigenvectors of correlation values of received signals. Thus, the direction of arrival can be estimated even if the received signal is an unknown signal.
  • the MMSE method does not estimate the direction of arrival, but optimizes the phase and amplitude weighting of each antenna element called an adaptive array.
  • the MMSE method and the MUSIC method require high-precision computation by digital signal processing, signals received by each antenna element are converted into digital signals by an analog-digital (A / D) converter.
  • a / D analog-digital
  • Patent Document 1 can input signals in order to a single circuit using Delay Lines and switches having different delay amounts for each antenna element.
  • a technique for performing a kind of parallel-serial conversion is disclosed.
  • Patent Document 2 discloses a time-division phased array technique that can reduce the number of connected analog circuits by performing time-division multiplexing using only a switch without using a delay line.
  • An object of the present invention is to provide an array antenna device with reduced switch insertion loss.
  • An array antenna apparatus includes a plurality of antennas that receive signals, a plurality of down converters that are connected to each of the plurality of antennas and that down-convert the received signals, and the plurality of down-converted plurality of antennas.
  • a switch that selects at least one of the signals and transmits the selected signal to the A / D converter.
  • the effect of the present invention is that the insertion loss of the switch can be reduced in the array antenna device and the receiver.
  • FIG. 1 is a block diagram showing the configuration of the array antenna apparatus 1 according to the first embodiment of the present invention.
  • FIG. 2 is a graph showing a received waveform input to the switch 14 in the first embodiment of the present invention.
  • FIG. 3 shows arrival direction estimation simulation results using the array antenna apparatus 1 according to the first embodiment of the present invention.
  • FIG. 4 is a block diagram showing a configuration of the array antenna apparatus 4 according to the second embodiment of the present invention.
  • FIG. 5 is a block diagram showing a configuration of the array antenna apparatus 5 according to the third embodiment of the present invention.
  • FIG. 6 is a circuit diagram showing a configuration of delay devices 561, 562,..., 56N according to the third embodiment of the present invention.
  • FIG. 7 is a circuit diagram showing a configuration of delay elements 561, 562,..., 56N in the third embodiment of the present invention.
  • FIG. 8 is a block diagram showing a configuration of an array antenna apparatus 8 according to the fourth embodiment of the present invention.
  • FIG. 9 is a block diagram showing a configuration of the array antenna apparatus 9 according to the fifth embodiment of the present invention.
  • FIG. 10 is a block diagram showing a configuration of the array antenna apparatus 10 according to the sixth embodiment of the present invention.
  • FIG. 11 is a block diagram showing a configuration of radio communication apparatus 1100 according to the seventh embodiment of the present invention.
  • FIG. 1 is a block diagram showing the configuration of the array antenna apparatus 1 according to the first embodiment of the present invention.
  • an array antenna apparatus 1 includes antennas (antenna elements) 111, 112,..., 11N (N is an integer of 2 or more), down converters 131, 132, ..., 13N, a switch 14, an A / D converter 11, a digital signal processing unit 12, and a control unit 13.
  • the array antenna apparatus 1 can perform advanced arrival direction estimation of received signals by digital signal processing.
  • the array antenna apparatus 1 can suppress power consumption and cost by suppressing the number of A / D converters 11.
  • the configuration before the down converters 131, 132,..., 13N is an RF unit that handles a radio frequency (RF) signal. Called.
  • the configuration after the down converters 131, 132,..., 13N is a baseband (BB) signal after down conversion. It is called the BB section that handles.
  • the configuration before the A / D converter 11 is an analog-BB unit
  • the configuration after the A / D converter 11 is called digital-BB sections.
  • the antennas 111, 112,..., 11N receive signals from other devices.
  • the antennas 111, 112, ..., 11N transmit the received signals to the down converters 131, 132, ..., 13N.
  • the down converters 131, 132,..., 13N down-convert the signals received from the antennas 111, 112,. Down converters 131, 132,..., 13N are driven by LO signals transmitted from a local oscillator (LO) (not shown). Each of the down converters 131, 132,..., 13N transmits the down-converted signal to the A / D converter 41 via the switch.
  • LO local oscillator
  • Switch 14 conducts each of down converters 131, 132,..., 13N and A / D converter 11.
  • the switch 14 receives a signal from each of the down converters 131, 132,..., 13N, selects one signal from the plurality of received signals based on the first control signal transmitted by the control unit 13, The signal is transmitted to the A / D converter 11. That is, the switch 14 switches a signal to be transmitted to the A / D converter 11 based on the first control signal.
  • the switch 14 in the present embodiment is a multi-input one-output switch.
  • the configuration of the switch 14 is not limited to this. For example, a configuration having N switches of 1 input and 1 output may be used.
  • the switch 14 may be a multi-input / multi-output switch. In this case, the switch 14 selects M signals from the plurality of signals and transmits them to the M A / D converters 11 one by one.
  • the A / D converter 11 receives a signal from the switch 14.
  • the A / D converter 11 performs sampling of the received signal and analog-digital conversion (A / D conversion).
  • the A / D converter 11 transmits the converted signal (digital signal) to the digital signal processing unit 12.
  • the number of A / D converters 11 is one. However, a plurality of A / D converters 11 may be provided. When the number of A / D converters 11 is smaller than the number of antennas (number of arrays) N, the array antenna device 4 can reduce power consumption and cost. On the other hand, the A / D converter 11 can set its own sampling frequency as low as the number of the A / D converters 11.
  • the sampling frequency (oversampling) at the time of non-array is F O
  • the number of arrays is N
  • the number of A / D converters 11 is M (M is an integer of 1 ⁇ M ⁇ N)
  • the required sampling frequency F S becomes (N / M) times the original frequency F O.
  • the digital signal processing unit 12 receives a signal (digital signal) from the A / D converter 11 and performs digital signal processing.
  • the digital signal processing unit 12 rearranges the received signals in accordance with the timing at which the switch 14 switches conduction between the down converters 131, 132,..., 13N and the A / D converter 11. Since the digital signal processing unit 12 receives a signal at every sampling timing of the A / D converter 11 (see FIG. 2), the digital signal processing unit 12 requires processing such as separately storing the received signal in N buffers.
  • the digital signal processing unit 12 performs digital signal processing such as MMSE method and MUSIC method. However, since this is not the main content of the present invention, a detailed description is omitted.
  • the control unit 13 controls the operation of the switch 14.
  • the control unit 13 generates a first control signal for causing the switch 14 to select a signal to be transmitted to the A / D converter 11 among the plurality of signals, and transmits the generated first control signal to the switch 14. .
  • the control unit 13 synchronizes the sampling timing of the A / D converter 11 and the timing at which the switch 14 makes the A / D converter 11 conductive with each of the down converters 131, 132,.
  • the first control signal includes information regarding the order in which the switch 14 transmits a plurality of signals to the A / D converter 11.
  • the switch 14 transmits the signals received from the down converters 131, 132,..., 13N to the A / D converter 11 in this order (down converter 131 ⁇ 132 ⁇ ... ⁇ 13N). Is included. Based on this information, the switch 14 sequentially transmits a plurality of signals to the A / D converter 11.
  • the information included in the first control signal is not limited to the above example.
  • the first control signal may include information specifying one signal to be transmitted at each sampling timing instead of the information indicating the transmission order of the plurality of signals to the switch 14 as described above. In this case, the control unit 13 transmits the latest first control signal to the switch 14 at every sampling timing of the A / D converter 11.
  • Graphs 201, 202,..., 20N indicate received waveforms input to the switch 14, respectively.
  • the graphs 201, 202,..., 20N have the same waveform.
  • the switch 14 receives a plurality of signals having different phases as in an actual phased array, the graphs 201, 202,..., 20N have different waveforms.
  • the graph 210 shows the sampling timing of the A / D converter 11.
  • the control unit 13 performs control so that the signal selected by the switch 14 is sequentially transmitted to the A / D converter 11 in accordance with this timing.
  • the sampling frequency of the A / D converter 11 is set to N times or more the signal frequency (reciprocal of the period T in FIG. 2)
  • the sampled signals (sampling signals) 21, 22,. Match the spectrum of the original signal (can be restored to the original signal).
  • the sampling timings of the sampling signals 21, 22,..., 2N are sequentially delayed by one clock. For this reason, when the array antenna apparatus 1 of the present embodiment is used for direction of arrival estimation, it is necessary to set the sampling frequency high to such an extent that the delay amount for each clock does not affect the direction of arrival estimation result.
  • FIG. 3 shows the result of estimating the direction of arrival using the MUSIC method when signals independent from 0 degrees and 25 degrees arrive.
  • a result 301 shows a simulation result using a configuration (not shown) of a conventional array antenna device.
  • the array antenna device 1 according to the first embodiment of the present invention can obtain the same result as the direction of arrival estimation using the conventional array antenna device. I understand.
  • the MUSIC method is used for direction of arrival estimation.
  • the arrival direction estimation using the array antenna apparatus 1 of the present embodiment is not limited to this method, and can be realized by applying other methods.
  • the array antenna apparatus 1 includes a switch 14 in a BB unit that handles a BB signal after down-conversion. Thereby, the array antenna apparatus 1 can reduce the insertion loss generated in the switch 14. Further, even when used at a high frequency, the insertion loss of the switch 14 can be reduced. Since these effects can be obtained in common in the following embodiments, description thereof is omitted.
  • FIG. 4 is a block diagram showing a configuration of the array antenna apparatus 4 according to the second embodiment of the present invention.
  • array antenna apparatus 4 includes receiving units 401, 402,..., 40N (N is an integer of 2 or more), switch 44, and A / D converter. 41, a digital signal processing unit 42, and a control unit 43.
  • the array antenna device 4, the switch 44, the A / D converter 41, and the digital signal processing unit 42 are the array antenna device 1, the switch 14, and the A / D converter 11 in the first embodiment. Since it has the same function as the digital signal processing unit 12, detailed description thereof is omitted.
  • the array antenna device 4 according to the present embodiment is similar to the array antenna device 4 according to the first embodiment in that the low noise amplifiers 421, 422,..., 42N, the filters 441, 442,. , 452,..., 45N.
  • Each of the reception units 401, 402, ..., 40N includes an antenna (antenna element) 411, 412, ..., 41N, a low noise amplifier 421, 422, ..., 42N, a down converter 431, 432, ..., 43N, and a filter. , 44N and variable gain amplifiers 451, 452,..., 45N, respectively.
  • the antennas 411, 412, ..., 41N and the down converters 431, 432, ..., 43N have the same functions as the antennas 111, 112, ..., 11N and the down converters 131, 132, ..., 13N in the first embodiment. Therefore, detailed description is omitted.
  • Each of the receiving units 401, 402,..., 40N receives a signal from another device and transmits the received signal to the A / D converter 41 via the switch 44.
  • the configurations before the down converters 431, 432,..., 43N (antennas 411, 412,..., 41N, low noise amplifiers 421, 422,..., 42N, down converters 431, 432,.
  • This is called an RF unit that handles high-frequency signals.
  • the configuration after the down converters 431, 432,..., 43N (filters 441, 442,..., 44N, variable gain amplifiers 451, 452,..., 45N, switch 44, A / D converter 41,
  • the digital signal processing unit 42) is called a BB unit that handles a BB signal after down-conversion.
  • the configuration before the A / D converter 41 (filters 441, 442,..., 44N, variable gain amplifiers 451, 452,..., 45N, and switch 44) is an analog-BB unit.
  • the configuration subsequent to the A / D converter 41 (the A / D converter 41 and the digital signal processing unit 42) is called a digital-BB unit.
  • the low noise amplifiers 421, 422, ..., 42N amplify the signals received by the antennas 411, 412, ..., 41N, and transmit the amplified signals to the down converters 431, 432, ..., 43N.
  • the antennas 411, 412, ..., 41N, the low noise amplifiers 421, 422, ..., 42N and the down converters 431, 432, ..., 43N are connected in series in a one-to-one relationship in this order.
  • Filters 441, 442,..., 44N pass only predetermined (frequency) bands of signals transmitted by the down converters 431, 432,..., 43N, and transmit the signals to the variable gain amplifiers 451, 452,. To do.
  • the down converters 431, 432, ..., 43N, the filters 441, 442, ..., 44N and the variable gain amplifiers 451, 452, ..., 45N are connected in series in this order, one to one.
  • variable gain amplifiers 451, 452,..., 45N amplify the signals transmitted by the filters 441, 442,.
  • Each of the variable gain amplifiers 451, 452,..., 45N changes its gain based on the second control signal transmitted by the control unit 43.
  • the gains of the variable gain amplifiers 451, 452,..., 45N are always the same value. Therefore, when the variable gain amplifiers 451, 452,..., 45N change the gain, the amount of change in the gain is the same in all the variable gain amplifiers 451, 452,.
  • the variable gain amplifiers 451, 452,..., 45N perform processing for increasing its own gain based on the second control signal.
  • the array antenna apparatus 4 can normally A / D convert each of the received signals. Conversely, when the received signal is large, the variable gain amplifiers 451, 452,..., 45N perform processing for reducing the gain. Thereby, the array antenna apparatus 4 can reduce power consumption.
  • the gains of the variable gain amplifiers 451, 452,..., 45N are variable, but the gains may not be variable. In the present embodiment, the variable gain amplifiers 451, 452,..., 45N may be omitted.
  • the control unit 43 has the following functions in addition to the functions of the control unit 13 of the first embodiment.
  • the control unit 43 generates a second control signal for changing the amplification factors of the variable gain amplifiers 451, 452,..., 45N, and the generated second control signal is used as the variable gain amplifiers 451, 452,. Send to each.
  • the second control signal includes information for changing the amplification factor of the signal in accordance with the magnitude of the signal received by each of the variable gain amplifiers 451, 452,.
  • the control unit 43 does not have to generate the second control signal when the amplification factors of the variable gain amplifiers 451, 452,..., 45N are constant.
  • the first and second control signals are generated in the same control unit 43.
  • the first and second control signals may be generated by different control units (not shown).
  • the array antenna device 4 shows a configuration when the array antenna device 4 functions as a general receiver.
  • the position and the like can be changed as appropriate.
  • the position of the switch 44 can be changed within the BB section.
  • the array antenna apparatus 4 includes low noise amplifiers 421, 422, ..., 42N, filters 441, 442, ..., 44N, and variable gain amplifiers 451, for the receiving units 401, 402, ..., 40N, respectively. 45N,..., 45N.
  • AD conversion can be normally performed even when the received signal is small or when the noise of the received signal is large.
  • FIG. 5 is a block diagram showing a configuration of the array antenna apparatus 5 according to the third embodiment of the present invention.
  • an array antenna apparatus 5 includes receiving units 501, 502,..., 50N (N is an integer of 2 or more), a switch 54, and an A / D converter. 51, a digital signal processing unit 52, and a control unit 53.
  • the array antenna device 5, the switch 54, the A / D converter 51, and the digital signal processing unit 52 are the array antenna device 1, the switch 14, and the A / D converter 11 in the first embodiment. Since it has the same function as the digital signal processing unit 12, detailed description thereof is omitted.
  • the A / D converter 51 of this embodiment does not need to oversample at a higher frequency than in the non-array as in the first and second embodiments.
  • the receiving units 501, 502,..., 50N and the control unit 53 have functions similar to those of the receiving units 401, 402,. .
  • the array antenna device 5 according to the present embodiment is different in that the receiving units 401, 402,..., 40N according to the second embodiment further include delay devices 561, 562,.
  • Each of the receiving units 501, 502,..., 50N includes antennas (antenna elements) 511, 512,..., 51N, low noise amplifiers 521, 522,. , 54N, variable gain amplifiers 551, 552,..., 55N, and delay devices 561, 562,.
  • the antennas 511, 512, ..., 51N and the down converters 531, 532, ..., 53N have the same functions as the antennas 111, 112, ..., 11N and the down converters 131, 132, ..., 13N of the first embodiment. Therefore, detailed description is omitted.
  • 52N, filters 541, 542,..., 54N, and variable gain amplifiers 551, 552,..., 55N are the low noise amplifiers 421, 422,. , 42N, filters 441, 442,..., 44N and variable gain amplifiers 451, 452,.
  • the configuration before the down converters 531, 532,..., 53N (antennas 511, 512,..., 51N, low noise amplifiers 521, 522,..., 52N, and down converters 531, 532,.
  • This is called an RF unit that handles high-frequency signals.
  • 53N filters 541, 542,..., 54N, variable gain amplifiers 551, 552,..., 55N, delay devices 561, 562,. 54, A / D converter 51, and digital signal processing unit 52
  • BB units that handle BB signals after down-conversion.
  • the configuration before the A / D converter 51 (filters 541, 542,..., 54N, variable gain amplifiers 551, 552,..., 55N, delay devices 561, 562,.
  • the switch 54 is called an analog-BB section
  • the configuration after the A / D converter 51 (A / D converter 51 and digital signal processing section 52) is called a digital-BB section.
  • Delay devices 561, 562,..., 56N adjust the time required for the signals transmitted from the variable gain amplifiers 551, 552,.
  • Each of the delay units 561, 562,..., 56N changes the signal delay amount (time for the signal to reach the switch 54) based on the first control signal transmitted by the control unit 53.
  • the delay units 561, 562,..., 56N determine the delay amount of the signals to be transmitted in the order based on the information regarding the order in which the switch 54 included in the first control signal transmits a plurality of signals. The amount of delay is changed so as to increase.
  • the delay amount of the signal having the earliest transmission order to the A / D converter 51 is the smallest, and the transmission order to the A / D converter 51 is Is set to the largest delay amount of the slowest signal.
  • the first control signal includes information that transmission signals of the delay devices 561, 562,..., 56N are transmitted to the A / D converter 51 in this order (delay devices 561 ⁇ 562 ⁇ ... ⁇ 56N).
  • the delay units 561, 562, ..., 56N increase the delay amount of each signal by one sampling time in this order.
  • the delays in the delay units 561, 562,..., 56N and the delay due to the sampling waiting of the A / D converter 51 in the switch 54 are constant for each received signal. That is, the delay units 561, 562,..., 56N sample each received signal even though the switch 54 is transmitting a plurality of received signals to the A / D converter 51 in order (not simultaneously transmitting). Can be made the same timing. Therefore, the A / D converter 51 does not need to set the sampling frequency high.
  • FIG. 6 is a circuit diagram of the delay device 6 showing the delay devices 561, 562,..., 56N in the third embodiment of the present invention.
  • the delay device 6 is an inverter chain in which inverters 601, 602,..., 60L (L is an integer of 1 or more) are connected in series.
  • the delay unit 6 uses a delay when passing through the inverters 601, 602,.
  • the delay device 6 can determine the number of passages of the inverter by conducting any of the MOS switches 61, 62,..., 6L. Thereby, the delay device 6 can change the delay amount. Since it is not preferable that the signal gain varies depending on the delay amount, it is desirable that the inverters 601, 602,.
  • FIG. 7 is a circuit diagram of the delay device 7 showing the delay devices 561, 562,..., 56N according to the third embodiment of the present invention.
  • the delay device 7 is an all-pass filter using an operational amplifier 701.
  • the variable resistors R1, R2, R3 and the variable capacitor C1 are used as the load of the all-pass filter 701, the following equation is obtained.
  • phase ⁇ is expressed by the following equation.
  • tan ⁇ 1 represents an arc tangent.
  • the all-pass filter 701 is a circuit that changes only the phase without affecting the signal amplitude. Therefore, the phase amount, that is, the delay amount can be changed by changing the values of the variable resistor R3 and the variable capacitor C1. Further, from the equation (4), it can be seen that the all-pass filter 701 rotates only up to 180 degrees. However, if 180 degrees or more is necessary, it can be handled by providing multiple stages.
  • the array antenna apparatus 5 in the third embodiment includes one delay unit 561, 562,..., 56N in each of the receiving units 501, 502,. Accordingly, even when the timing at which the switch 54 makes the receiving units 501, 502,... 50N and the A / D converter 51 conductive is different, the sampling timing of each received signal (timing for A / D conversion) is set. Can be the same. That is, the array antenna apparatus 5 can perform A / D converter processing at a sampling rate lower than usual, and can reduce power consumption. Further, in the present embodiment, delay devices 561, 562,..., 56N are arranged in the BB section that handles signals after down-conversion, so that the received signal does not depend on the RF frequency. Therefore, the array antenna device 5 can be used in a wide band.
  • FIG. 8 is a block diagram showing a configuration of an array antenna apparatus 8 according to the fourth embodiment of the present invention.
  • an array antenna apparatus 8 includes receiving units 801, 802,..., 80N (N is an integer of 2 or more), a switch 84, and an A / D converter. 81, a digital signal processing unit 82, and a control unit 83. Since the array antenna device 8, the switch 84, and the digital signal processing unit 82 have the same functions as the array antenna device 1, the switch 14, and the digital signal processing unit 12 in the first embodiment, Description is omitted.
  • the receiving units 801, 802,..., 80N and the control unit 53 have the same functions as the receiving units 401, 402,. .
  • the array antenna apparatus 8 according to the present embodiment is different in that each of the receiving units 401, 402,..., 40N according to the second embodiment further includes sample and hold circuits 861, 862,.
  • the A / D converter 81 has the same function as the A / D converter 11 in the first embodiment except for the sampling function of the received signal (that is, the A / D converter 81 performs signal sampling). Absent). Therefore, detailed description is omitted. However, the sampling frequency F S of the A / D converter 81, the third embodiment as well as the sampling frequency at the time of non-array (oversampling) and F O, the F O. That is, the A / D converter 81 according to the present embodiment does not need to oversample like the first and second embodiments.
  • Receiving units 801, 802,..., 80N include antennas (antenna elements) 811, 812,..., 81N, low noise amplifiers 821, 822, ..., 82N, down converters 831, 832,. 84N, variable gain amplifiers 851, 852,..., 85N, and sample and hold circuits 861, 862,.
  • the antennas 811, 812, ..., 81N and the down converters 831, 832, ..., 83N are the same functions as the antennas 111, 112, ..., 11N and the down converters 131, 132, ..., 13N of the first embodiment. Therefore, detailed description is omitted.
  • the low noise amplifiers 821, 822, ..., 82N, the filters 841, 842, ..., 84N, and the variable gain amplifiers 851, 852, ..., 85N are the low noise amplifiers 421, 422, ... in the second embodiment. , 42N, filters 441, 442,..., 44N and variable gain amplifiers 451, 452,.
  • the configuration before the down converters 831, 832,..., 83N (antennas 811, 812,..., 81N, low noise amplifiers 821, 822,..., 82N, and down converters 831, 832,. This is called an RF unit that handles high-frequency signals.
  • the configuration behind the down converters 831, 832,..., 83N (filters 841, 842,..., 84N, variable gain amplifiers 851, 852,..., 85N, sample and hold circuits 861, 862,. , Switch 84, A / D converter 81, and digital signal processing unit 82) are called BB units that handle BB signals after down-conversion.
  • the configuration before the A / D converter 81 filters 841, 842,..., 84N, variable gain amplifiers 851, 852,..., 85N, sample and hold circuits 861, 862,. 86N and switch 84
  • an analog-BB section the configuration before the A / D converter 81
  • the configuration after the A / D converter 81 is referred to as a digital-BB section.
  • Sample and hold circuits 861, 862, ..., 86N sample the signals received from the variable gain amplifiers 851, 852, ..., 85N, hold the sampled signals, and transmit them to the switch 84.
  • the sample and hold circuits 861, 862,..., 86N synchronize the timing of each sampling based on the third control signal transmitted by the control unit 83. Further, the sample & hold circuits 861, 862,..., 86N hold signals based on the first control signal transmitted by the control unit 83.
  • the sample & hold circuits 861, 862,..., 86N are based on the order and the sample & hold circuit 861 based on information about the order in which the switch 84 included in the first control signal transmits a plurality of signals. , 862,..., 86N change the hold time of each signal so that the order in which the signals are transmitted to the switch 84 is the same. That is, the sample-and-hold circuits 861, 862,..., 86N have the shortest hold time of the signal having the earliest transmission order to the A / D converter 81 among the received signals, and transmit to the A / D converter 81. Set the hold time of the slowest signal in the longest.
  • the first control signal includes information that the signals of the receivers 801, 802,..., 80N are transmitted to the A / D converter 81 in this order (receivers 801 ⁇ 802 ⁇ ... ⁇ 80N).
  • the sample and hold circuits 861, 862,..., 86N increase their hold times in this order.
  • the control unit 83 has the following functions in addition to the functions of the control unit 43 of the second embodiment.
  • the control unit 83 generates a third control signal for synchronizing the sampling timings of the sample and hold circuits 861, 862,..., 86N, and uses the generated third control signal as the sample and hold circuits 861, 862. ,..., 86N are transmitted to each.
  • the third control signal includes information for each of the sample and hold circuits 861, 862,..., 86N to sample the received signal at the same time.
  • the first to third control signals are generated by the same control unit 83.
  • these first to third control signals may be generated by a plurality of control units (not shown).
  • the array antenna apparatus 8 includes one sample-and-hold circuit 861, 862,..., 86N in each of the receiving units 801, 802,. Thereby, the array antenna apparatus 8 can separate the sampling function performed by the A / D converter in the first to third embodiments into the receiving units 801, 802,. The processing and power consumption of the converter 81 can be reduced.
  • FIG. 9 is a block diagram showing a configuration of the array antenna apparatus 9 according to the fifth embodiment of the present invention.
  • an array antenna apparatus 9 includes receiving units 901, 902,..., 90N (N is an integer of 2 or more), a switch 94, and an A / D converter. 91, a digital signal processing unit 92, and a control unit 93. Since the array antenna device 9, the switch 94, and the digital signal processing unit 92 have the same functions as the array antenna device 1, the switch 14, and the digital signal processing unit 12 in the first embodiment, Description is omitted.
  • the receiving units 901, 902,..., 90N have the same functions as the receiving units 401, 402,. Since the A / D converter 91 has the same function as the A / D converter 81 in the fourth embodiment, detailed description thereof is omitted.
  • the array antenna device 9 is provided with the sampling functions of the sample-and-hold circuits 861, 862,..., 86N according to the fourth embodiment in that the down converters 831, 832,. ,..., 84N and variable gain amplifiers 851, 852,..., 85N are different from the fourth embodiment.
  • Each of the receiving units 901, 902,..., 90N includes antennas (antenna elements) 911, 912,..., 91N, low noise amplifiers 921, 922, ..., 92N, sampling mixers 931, 932,.
  • One circuit 941, 942,..., 94N is provided.
  • the antennas 911, 912,..., 91N have the same functions as those of the antennas 111, 112,.
  • the low-noise amplifiers 921, 922,..., 92N have the same functions as the low-noise amplifiers 421, 422,.
  • the configurations before the sampling mixers 931, 932,..., 93N (antennas 911, 912,..., 91N, low noise amplifiers 921, 922,..., 92N, sampling mixers 931, 932,.
  • This is called an RF unit that handles high-frequency signals.
  • the configuration behind the sampling mixers 931, 932,..., 93N (hold circuits 941, 942,..., 94N, switch 94, A / D converter 91, and digital signal processing unit 92) is down-converted. It is called a BB section that handles the later BB signal.
  • the configuration before the A / D converter 91 is the configuration after the analog-BB unit and the A / D converter 91 ( The A / D converter 91 and the digital signal processing unit 92) are called a digital-BB unit.
  • Sampling mixers 931, 932,..., 93N down-convert and sample the signals received from low noise amplifiers 921, 922,..., 92N, and transmit the signals to hold circuits 941, 942,.
  • Sampling mixers 931, 932,..., 93N synchronize their sampling timings based on the third control signal transmitted by control unit 93.
  • the hold circuits 941, 942, ..., 94N hold the signals received from the sampling mixers 931, 932, ..., 93N, respectively, and transmit the signals to the switch 94.
  • the hold circuits 941, 942,..., 94N hold signals based on the first control signal transmitted by the control unit 93.
  • the hold circuits 941, 942,..., 94 N are based on the order and the hold circuits 941, 942,... Based on information about the order in which the switch 94 included in the first control signal transmits a plurality of signals.
  • the hold time of each signal is changed so that the order in which each signal is transmitted to the switch 94 is the same. That is, the hold circuits 941, 942,..., 94N have the shortest hold time of the signal having the earliest transmission order to the A / D converter 91 among the received signals, and the transmission order to the A / D converter 91 is the shortest. Set the longest hold time of the slowest signal.
  • the first control signal includes information that the signals of the receiving units 901, 902,..., 90N are transmitted to the A / D converter 91 in this order (receiving units 901 ⁇ 902 ⁇ ... ⁇ 90N). In this case, the hold circuits 941, 942,..., 94N increase their hold times in this order.
  • sampling mixers 931, 932, ..., 93N and the hold circuits 941, 942, ..., 94N are described as separate components. However, these may be integrated circuits.
  • the array antenna device 9 of the present embodiment may include an RF filter between the low noise amplifiers 921, 922,..., 92N and the sampling mixers 931, 932,. Thereby, a direct RF configuration can be applied.
  • the array antenna apparatus 9 in the fifth embodiment includes one sampling mixer 931, 932,..., 93N in each of the receiving units 901, 902,. Accordingly, the array antenna apparatus 8 performs the sampling function performed by the A / D converter in the first to third embodiments in the same manner as the fourth embodiment, by the receiving units 901, 902,. Therefore, the processing and power consumption of the A / D converter 91 can be reduced.
  • FIG. 10 is a block diagram showing a configuration of the array antenna apparatus 10 according to the sixth embodiment of the present invention.
  • an array antenna apparatus 10 includes receiving units 1001, 1002,..., 100N (N is an integer of 2 or more), a switch 1040, and an A / D converter. 1010, a digital signal processing unit 1020, and a control unit 1030.
  • the array antenna device 10, the switch 1040, the A / D converter 1010, and the digital signal processing unit 1020 are the array antenna device 1, the switch 14, and the A / D converter 11 in the first embodiment. Since it has the same function as the digital signal processing unit 12, detailed description thereof is omitted.
  • the receiving units 1001, 1002,..., 100N and the control unit 1030 have the same functions as the receiving units 401, 402,..., 40N and the control unit 43 in the second embodiment, and thus detailed description thereof is omitted.
  • the array antenna apparatus 10 according to the present embodiment includes variable filters 1041, 1042,..., 104N in place of the filters 441, 442,. It is different in having.
  • Each of the receiving units 1001, 1002,..., 100N is variable with an antenna (antenna element) 1011, 1012,..., 101N, low-noise amplifiers 1021, 1022, ..., 102N, and down converters 1031, 1032,. , 104N and variable gain amplifiers 1051, 1052,..., 105N are provided.
  • the antennas 1011, 1012, ..., 101N and the down converters 1031, 1032, ..., 103N have the same functions as the antennas 111, 112, ..., 11N and the down converters 131, 132, ..., 13N of the first embodiment. Therefore, detailed description is omitted.
  • 102N and variable gain amplifiers 1051, 1052,..., 105N are low noise amplifiers 421, 422,..., 42N and variable gain amplifiers 451, 452 in the second embodiment. ,... Have the same function as 45N, and thus detailed description thereof is omitted.
  • the configuration before the down converters 1031, 1032, ..., 103N (antennas 1011, 1012, ..., 101N, low noise amplifiers 1021, 1022, ..., 102N, and down converters 1031, 1032, ..., 103N)
  • This is called an RF unit that handles high-frequency signals.
  • 103N (variable filters 1041, 1042,..., 104N, variable gain amplifiers 1051, 1052,..., 105N, switch 1040, and A / D converter 1010)
  • the digital signal processing unit 1020) is called a BB unit that handles a BB signal after down-conversion.
  • the configuration before the A / D converter 1010 (variable filters 1041, 1042,..., 104N, variable gain amplifiers 1051, 1052,..., 105N, and switch 1040) is analog-BB.
  • the configuration after the A / D converter 1010 (A / D converter 1010 and digital signal processing unit 1020) is called a digital-BB unit.
  • variable filters 1041, 1042,..., 104N pass only signals in a predetermined (frequency) band among the signals received from the down converters 1031, 1032,... 103N to the variable gain amplifiers 1051, 1052,. (Hereinafter, the frequency band to be passed is called the pass band).
  • the pass band the frequency band to be passed is called the pass band.
  • variable filters 1041, 1042,..., 104N and variable gain amplifiers 1051, 1052,..., 105N are connected in series in this order in a one-to-one relationship.
  • the variable filters 1041, 1042,..., 104N change the passband of the signal based on the fourth control signal transmitted by the control unit 1030.
  • variable filters 1041, 1042,..., 104N perform processing for narrowing the passband based on the fourth control signal.
  • the pass bands of the variable filters 1041, 1042,..., 104N are always the same. Therefore, when the variable filters 1041, 1042,..., 104N change the pass band, the amount of change in the band is the same in all the variable filters 1041, 1042,.
  • the variable filters 1041, 1042,..., 104 N reduce the sampling frequency of the A / D converter 1010 by narrowing the signal pass band, compared to the normal (A / D converters of the first to second embodiments). Can be lowered.
  • the sampling frequency at the time of non-array (oversampling) is FO
  • the bandwidth of the passband is set to 1 / N of the normal bandwidth
  • the sampling frequency F of the A / D converter 1010 S becomes F 2 O (N / N) times F 2 O. That is, the A / D converter 1010 of this embodiment does not need to oversample like the first and second embodiments.
  • the received signal of the variable filters 1041, 1042,..., 104N includes a signal whose band is unknown, for example, the LO signal frequency transmitted to each of the preceding down converters 1031, 1032,. This can be handled by performing the above processing.
  • the control unit 1030 has the following functions in addition to the functions of the control unit 43 of the second embodiment.
  • the control unit 1030 generates a fourth control signal for changing the passband of each signal of the variable filters 1041, 1042,..., 104N, and uses the generated fourth control signal as the variable filters 1041, 1042,. 104N is transmitted to each.
  • the fourth control signal includes information that each of the variable filters 1041, 1042,..., 104N narrows the pass band by the same amount.
  • the first, second, and fourth control signals are generated by the same control unit 93.
  • the first, second, and fourth control signals may be generated by a plurality of control units (not shown).
  • the array antenna apparatus 10 in the sixth embodiment includes one variable filter 1041, 1042,..., 104N in each of the receiving units 1001, 1002,. Accordingly, the variable filters 1041, 1042,..., 104N can narrow the bandwidth of the signal processed by the A / D converter 1010. That is, the array antenna apparatus 10 can perform A / D converter processing at a sampling rate lower than usual, and can reduce power consumption.
  • FIG. 11 is a block diagram schematically illustrating a configuration of a wireless communication device 1100 according to the seventh embodiment.
  • the wireless communication device 1100 includes an antenna 1110, a BB unit 1120, and an RF unit 1130.
  • the antenna 1110 corresponds to the antennas 111, 112,..., 11N in the first embodiment.
  • the BB unit 1120 corresponds to the switch 14, the A / D converter 11, and the digital signal processing unit 12 in the first embodiment.
  • the RF unit 1130 corresponds to the down converters 131, 132,..., 13N in the first embodiment.
  • the BB unit 1120 handles the BB signal S1101 before modulation or the received signal S1102 after demodulation.
  • the RF unit 1130 modulates the BB signal S1101 from the BB unit 1120, and outputs the modulated transmission signal S1102 to the antenna 1110. Further, RF section 1130 demodulates received signal S1103 received by antenna 1110, and outputs demodulated received signal S1104 to BB section 1120.
  • the antenna 1110 radiates a transmission signal S1102 or receives a reception signal S1103 radiated by an external antenna.
  • a wireless communication device capable of wireless communication with the outside can be specifically configured using the array antenna device 1 according to the first embodiment.
  • the tip of the antenna is grounded, unlike the conventional dipole antenna in which the tip is electrically opened, the lightning strike can be released to the ground conductor. Thereby, the transmitter / receiver connected to the input terminal can be protected from a surge voltage caused by lightning.
  • each component in each embodiment of the present invention can be realized by a computer and a program as well as its function in hardware.
  • the program is provided by being recorded on a computer-readable recording medium such as a magnetic disk or a semiconductor memory, and is read by the computer when the computer is started up.
  • the read program causes the computer to function as a component in each of the embodiments described above by controlling the operation of the computer.
  • a receiver for estimating the arrival direction of a signal using the MMSE method or the MUSIC method there is a receiver for estimating the arrival direction of a signal using the MMSE method or the MUSIC method.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Radio Transmission System (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

ＲＦ（Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ）部にＤｅｌａｙ　Ｌｉｎｅやスイッチを設ける場合、アレイ数（アンテナ数）が増加するほどアンテナの寄生容量が増加し、スイッチの挿入損失が大きくなってしまう。また、今後利用が想定される高周波では、さらに挿入損失が増加する。本発明のアレイアンテナ装置は、信号を受信する複数のアンテナと、前記複数のアンテナ各々に接続され、前記受信した信号をダウンコンバートする複数のダウンコンバータと、前記ダウンコンバートされた複数の信号のうち少なくとも１つの信号を選択し、Ａ／Ｄ変換器へ送信するスイッチと、を備える。

Description

アレイアンテナ装置、受信機および受信信号の処理方法
　本発明は、アレイアンテナ装置に関し、特に信号の受信に関する。
　近年、無線通信の急激な普及に伴い、無線通信帯域の不足が問題になっている。周波数の逼迫を解消するためにコグニティブ無線のように時間的・場所的に周波数を共用するシステムが提案されている。しかし、増大する無線通信のトラフィックを考慮すると、このシステムが十分普及しているとは言えない。
　そこで、空間的に電波（周波数）の利用効率を向上させる技術としてビームフォーミングの需要が高まっている。ビームフォーミングは、放射する電波に指向性を与え、通信相手がいる特定の方向にのみ電波を放射する技術である。これにより、信号品質を向上させるとともに、他の無線装置やシステムへの不要な放射を抑えることができる。つまり、ビームフォーミングを用いることで、空間的により細分化して電波を利用することができる。
　ビームフォーミングの代表的な方法として、フェーズドアレイアンテナが挙げられる。フェーズドアレイアンテナは、規則的に配列された複数のアンテナ素子に給電される無線信号の位相を変化させる。これによって、フェーズドアレイアンテナは、各アンテナ素子から放射される電波を空間合成し、合成された電波を所望の方向へ放射する。フェーズドアレイアンテナは、電気的な位相及び振幅を調整することによって電波を所望の方向へ放射する。したがって、フェーズドアレイアンテナは、高指向性のアンテナを機械的に動かすよりも耐久性に優れている。しかしながら、ビームフォーミングの前提条件として、通信相手のいる方向を把握することが必要である。通信相手の方向を特定する最も簡易な方法として、自装置が放射する電波を走査するビームフォーマ法が挙げられる。また、より高精度な到来方向推定手法として、Ｍｉｎｉｍｕｍ　Ｍｅａｎ　Ｓｑｕａｒｅ　Ｅｒｒｏｒ（ＭＭＳＥ）法やＭｕｌｔｉｐｌｅ　Ｓｉｇｎａｌ　Ｃｌａｓｓｉｆｉｃａｔｉｏｎ（ＭＵＳＩＣ）法が挙げられる。ＭＭＳＥ法は、信号に含まれるプリアンブルなどの既知信号を利用してアレイアンテナの位相及び振幅の重みづけを変化させることによって、放射する電波に所望の指向性を持たせる方法である。ＭＵＳＩＣ法は、受信信号の相関値の固有値及び固有ベクトルに基づいて複数信号の分離と到来方向とを算出する方法である。これによって、受信信号が未知の信号であっても到来方向を推定することができる。なお、ＭＭＳＥ法は、厳密には到来方向を推定するものではなく、アダプティブアレイと呼ばれる各アンテナ素子の位相及び振幅の重みづけを最適化する方法である。しかし、ＭＭＳＥ法及びＭＵＳＩＣ法は、いずれもデジタル信号処理による高精度な演算を必要とするため、各アンテナ素子で受信した信号をアナログ－デジタル（Ａ／Ｄ）変換器にてデジタル信号に変換する必要がある。つまり、アンテナ素子数が増加するほどＡ／Ｄ変換器の数も比例して増加するため、消費電力、コスト共に増加する。
　このようなＡ／Ｄ変換器の増加に対して、特許文献１は、アンテナ素子ごとに遅延量の異なるＤｅｌａｙ　Ｌｉｎｅとスイッチとを用いて、単一の回路に順番に信号を入力することができる、一種のパラレル－シリアル変換を行う技術を開示している。また、特許文献２は、Ｄｅｌａｙ　Ｌｉｎｅを用いずにスイッチのみを用いて時分割多重を行い、接続されるアナログ回路数を削減することができる時分割フェーズドアレイの技術を開示している。
特開２００２－２１４３１８号公報 特開２０１３－１４３６３２号公報
　しかしながら、特許文献１及び２に記載の技術を用いてＲＦ（Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ）部にＤｅｌａｙ　Ｌｉｎｅやスイッチを設ける場合、アレイ数（アンテナ数）が増加するほどスイッチの挿入損失が大きくなるという問題がある。また、今後利用が想定される高周波では、さらに挿入損失が増加する。
　本発明の目的は、スイッチの挿入損失を低減したアレイアンテナ装置を提供することにある。
　本発明の一態様におけるアレイアンテナ装置は、信号を受信する複数のアンテナと、前記複数のアンテナ各々に接続され、前記受信した信号をダウンコンバートする複数のダウンコンバータと、前記ダウンコンバートされた複数の信号のうち少なくとも１つの信号を選択し、Ａ／Ｄ変換器へ送信するスイッチと、を備える。
　本発明における効果は、アレイアンテナ装置及び受信機において、スイッチの挿入損失を低減できる点である。
図１は、本発明の第１の実施の形態におけるアレイアンテナ装置１の構成を示すブロック図である。 図２は、本発明の第１の実施の形態におけるスイッチ１４に入力される受信波形を示すグラフである。 図３は、本発明の第１の実施の形態におけるアレイアンテナ装置１を用いた到来方向推定シミュレーション結果である。 図４は、本発明の第２の実施の形態におけるアレイアンテナ装置４の構成を示すブロック図である。 図５は、本発明の第３の実施の形態におけるアレイアンテナ装置５の構成を示すブロック図である。 図６は、本発明の第３の実施の形態における遅延器５６１、５６２、…、５６Ｎの構成を示す回路図である。 図７は、本発明の第３の実施の形態における遅延器５６１、５６２、…、５６Ｎの構成を示す回路図である。 図８は、本発明の第４の実施の形態におけるアレイアンテナ装置８の構成を示すブロック図である。 図９は、本発明の第５の実施の形態におけるアレイアンテナ装置９の構成を示すブロック図である。 図１０は、本発明の第６の実施の形態におけるアレイアンテナ装置１０の構成を示すブロック図である。 図１１は、本発明の第７の実施の形態における無線通信装置１１００の構成を示すブロック図である。
　次に、本発明を実施するための形態について図面を参照して詳細に説明する。なお、各図面及び明細書記載の各実施の形態において、同様の機能を備える構成要素には同様の符号が与えられている。
　［第１の実施の形態］
　図１は、本発明の第１の実施の形態におけるアレイアンテナ装置１の構成を示すブロック図である。
　図１を参照すると、本発明の第１の実施の形態におけるアレイアンテナ装置１は、アンテナ（アンテナ素子）１１１、１１２、…、１１Ｎ（Ｎは２以上の整数）と、ダウンコンバータ１３１、１３２、…、１３Ｎと、スイッチ１４と、Ａ／Ｄ変換器１１と、デジタル信号処理部１２と、制御部１３と、を備える。これによって、アレイアンテナ装置１は、デジタル信号処理による高度な受信信号の到来方向推定を行うことができる。このとき、アレイアンテナ装置１は、Ａ／Ｄ変換器１１の数を抑えることによって、消費電力及びコストを抑えることができる。
　以下、第１の実施の形態におけるアレイアンテナ装置１が備える各構成要素について説明する。
　ここで、ダウンコンバータ１３１、１３２、…、１３Ｎ以前の構成（アンテナ１１１、１１２、…、１１Ｎとダウンコンバータ１３１、１３２、…、１３Ｎと）は、高周波（ＲＦ：Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ）信号を扱うＲＦ部と呼ばれる。一方、ダウンコンバータ１３１、１３２、…、１３Ｎより後ろの構成（スイッチ１４と、Ａ／Ｄ変換器１１と、デジタル信号処理部１２と）は、ダウンコンバート後のベースバンド（ＢＢ：Ｂａｓｅ　Ｂａｎｄ）信号を扱うＢＢ部と呼ばれる。ＢＢ部の中で、特に、Ａ／Ｄ変換器１１より前の構成（スイッチ１４）はアナログ－ＢＢ部、Ａ／Ｄ変換器１１以降の構成（Ａ／Ｄ変換器１１とデジタル信号処理部１２と）はデジタル－ＢＢ部と呼ばれる。
　アンテナ１１１、１１２、…、１１Ｎは、他の機器から信号を受信する。アンテナ１１１、１１２、…、１１Ｎは、受信した信号をダウンコンバータ１３１、１３２、…、１３Ｎへ送信する。アンテナ１１１、１１２、…、１１Ｎとダウンコンバータ１３１、１３２、…、１３Ｎとは、それぞれ１対１で直列接続されている。
　ダウンコンバータ１３１、１３２、…、１３Ｎは、アンテナ１１１、１１２、…、１１Ｎから受信した信号をダウンコンバートする。ダウンコンバータ１３１、１３２、…、１３Ｎは、局部発振器（ＬＯ：Ｌｏｃａｌ　Ｏｓｃｉｌｌａｔｏｒ）（図示しない）が送信するＬＯ信号によって駆動する。ダウンコンバータ１３１、１３２、…、１３Ｎ各々は、ダウンコンバートした信号をスイッチ１４を介してＡ／Ｄ変換器４１へ送信する。
　スイッチ１４は、ダウンコンバータ１３１、１３２、…、１３Ｎ各々とＡ／Ｄ変換器１１とを導通する。スイッチ１４は、ダウンコンバータ１３１、１３２、…、１３Ｎ各々から信号を受信し、制御部１３が送信する第１の制御信号に基づいて、受信した複数の信号のうち１つの信号を選択して、該信号をＡ／Ｄ変換器１１へ送信する。すなわち、スイッチ１４は、第１の制御信号に基づいてＡ／Ｄ変換器１１へ送信する信号を切り替える。ここで、本実施の形態におけるスイッチ１４は、多入力１出力のスイッチである。しかし、スイッチ１４の構成はこれに限らない。例えば、１入力１出力のスイッチをＮ個備える構成であってもよい。また、Ａ／Ｄ変換器１１がＭ個（Ｍは２≦Ｍ≦Ｎの整数）ある場合、スイッチ１４は、多入力多出力のスイッチとしてもよい。この場合、スイッチ１４は、複数の信号のうちＭ個の信号を選択し、Ｍ個のＡ／Ｄ変換器１１へ一つずつ送信する。
　Ａ／Ｄ変換器１１は、スイッチ１４から信号を受信する。Ａ／Ｄ変換器１１は、受信信号のサンプリングとアナログ－デジタル変換（Ａ／Ｄ変換）とを行う。Ａ／Ｄ変換器１１は、変換後の信号（デジタル信号）をデジタル信号処理部１２へ送信する。本実施の形態において、Ａ／Ｄ変換器１１は１つとした。しかし、Ａ／Ｄ変換器１１は複数備えられてもよい。Ａ／Ｄ変換器１１の数がアンテナ数（アレイ数）Ｎより少ない場合、アレイアンテナ装置４は、消費電力やコストを低減することができる。一方、Ａ／Ｄ変換器１１は、Ａ／Ｄ変換器１１の個数分だけ自身のサンプリング周波数を低く設定することができる。例えば、非アレイ時のサンプリング周波数（オーバーサンプリング）をＦＯ、アレイ数をＮ、Ａ／Ｄ変換器１１の個数をＭ（Ｍは１≦Ｍ≦Ｎの整数）とすると、必要なサンプリング周波数ＦＳは、元の周波数ＦＯの（Ｎ／Ｍ）倍となる。
　デジタル信号処理部１２は、Ａ／Ｄ変換器１１から信号（デジタル信号）を受信してデジタル信号処理を行う。デジタル信号処理部１２は、スイッチ１４がダウンコンバータ１３１、１３２、…、１３ＮとＡ／Ｄ変換器１１との導通を切り替えるタイミングに合わせて、受信した信号を並べ替える。デジタル信号処理部１２は、信号をＡ／Ｄ変換器１１のサンプリングのタイミング（図２参照）ごとに受信するため、受信信号をＮ個のバッファに別々に格納する等の処理を必要とする。本実施の形態のアレイアンテナ装置１を受信機として用いて到来方向推定を行う場合、デジタル信号処理部１２は、ＭＭＳＥ法やＭＵＳＩＣ法などのデジタル信号処理を行う。しかし、これは本発明の主たる内容ではないため詳細な説明を省略する。
　制御部１３は、スイッチ１４の動作を制御する。制御部１３は、スイッチ１４に複数の信号のうちＡ／Ｄ変換器１１へ送信する信号を選択させるための第１の制御信号を生成し、生成した第１の制御信号をスイッチ１４へ送信する。また、制御部１３は、Ａ／Ｄ変換器１１のサンプリングのタイミングとスイッチ１４がダウンコンバータ１３１、１３２、…、１３Ｎ各々とＡ／Ｄ変換器１１とを導通するタイミングとを同期している。ここで、第１の制御信号には、スイッチ１４が複数の信号をＡ／Ｄ変換器１１へ送信する順番に関する情報が含まれる。例えば、第１の制御信号には、スイッチ１４にダウンコンバータ１３１、１３２、…、１３Ｎから受信した信号をこの順（ダウンコンバータ１３１→１３２→…→１３Ｎ）にＡ／Ｄ変換器１１へ送信すること示す情報が含まれる。この情報に基づいて、スイッチ１４は、Ａ／Ｄ変換器１１へ複数の信号を順に送信する。ただし、第１の制御信号に含まれる情報は上記の例に限らない。例えば、第１の制御信号は、上記のようにスイッチ１４に複数の信号の送信順を示す情報ではなく、サンプリングタイミングごとに送信すべき信号を１つ指定する情報を含んでいてもよい。この場合、制御部１３は、Ａ／Ｄ変換器１１のサンプリングタイミングごとにスイッチ１４へ最新の第１の制御信号を送信する。
　本実施の形態の動作について、図２を用いて説明する。
　グラフ２０１、２０２、…、２０Ｎは、それぞれスイッチ１４に入力される受信波形を示している。簡単化のために、グラフ２０１、２０２、…、２０Ｎは同一の波形としている。しかし、実際のフェーズドアレイのようにスイッチ１４が位相の異なる信号を複数受信する場合、グラフ２０１、２０２、…、２０Ｎは互いに異なる波形となる。
　グラフ２１０は、Ａ／Ｄ変換器１１のサンプリングのタイミングを示している。制御部１３は、このタイミングに合わせてスイッチ１４が選択した信号を順にＡ／Ｄ変換器１１へ送信するように制御する。標本化定理により、Ａ／Ｄ変換器１１のサンプリング周波数を信号周波数（図２の周期Ｔの逆数）のＮ倍以上にした場合、サンプリングされた信号（サンプリング信号）２１、２２、…、２Ｎは、元の信号のスペクトルと一致する（元の信号に復元することができる）。ここで、サンプリング信号２１、２２、…、２Ｎは、サンプリングされたタイミングが順番に１クロックずつ遅延する。そのため、本実施の形態のアレイアンテナ装置１を到来方向推定に用いる場合には、１クロックずつの遅延量が到来方向推定結果に影響しない程度にサンプリング周波数を高く設定する必要がある。
　アレイアンテナ装置１を用いた到来方向推定シミュレーション結果について、図３に示す。横軸は信号の到来角度、縦軸は相関値を示している。相関値が高いほど、信号の到来可能性が高いことを示す。図３は、０度及び２５度から独立した信号が到来した場合にＭＵＳＩＣ法を用いて到来方向を推定した結果を示している。結果３０１は、従来のアレイアンテナ装置の構成（図示しない）を用いたシミュレーション結果を示している。結果３０２は、本実施の形態のアレイアンテナ装置１の構成を用いて、Ａ／Ｄ変換器１１のサンプリング周波数ＦＳをアレイ数Ｎ（本シミュレーションではＮ＝３）×４倍した場合のシミュレーション結果を示している。結果３０１及び結果３０２より、サンプリング周波数を高く設定した場合、本発明の第１の実施の形態のアレイアンテナ装置１は、従来のアレイアンテナ装置を用いた到来方向推定と同様の結果を得られることがわかる。なお、本シミュレーションでは、到来方向推定にＭＵＳＩＣ法を用いた。しかし、本実施の形態のアレイアンテナ装置１を用いた到来方向推定は、この方法に限定されることはなく、他の方法を適用しても実現可能である。
　第１の実施の形態におけるアレイアンテナ装置１は、ダウンコンバート後のＢＢ信号を扱うＢＢ部にスイッチ１４を備える。これによって、アレイアンテナ装置１は、スイッチ１４において生じる挿入損失を低減させることができる。また、高周波で利用した場合においても、スイッチ１４の挿入損失を低減させることができる。これらの効果は、以降の実施の形態においても共有に得ることができるため、これ以降の記載を省略する。
　［第２の実施の形態］
　図４は、本発明の第２の実施の形態におけるアレイアンテナ装置４の構成を示すブロック図である。
　図４を参照すると、本発明の第２の実施の形態におけるアレイアンテナ装置４は、受信部４０１、４０２、…、４０Ｎ（Ｎは２以上の整数）と、スイッチ４４と、Ａ／Ｄ変換器４１と、デジタル信号処理部４２と、制御部４３と、を備える。アレイアンテナ装置４と、スイッチ４４と、Ａ／Ｄ変換器４１と、デジタル信号処理部４２とは、第１の実施の形態におけるアレイアンテナ装置１と、スイッチ１４と、Ａ／Ｄ変換器１１と、デジタル信号処理部１２と同様の機能を有するため詳細な説明を省略する。本実施の形態におけるアレイアンテナ装置４は、第１の実施の形態のアレイアンテナ装置４にさらに低雑音増幅器４２１、４２２、…、４２Ｎと、フィルタ４４１、４４２、…、４４Ｎと、可変利得増幅器４５１、４５２、…、４５Ｎと、を有する点で相違する。
　以下、第２の実施の形態におけるアレイアンテナ装置４が備える構成要素について説明する。
　受信部４０１、４０２、…、４０Ｎ各々は、アンテナ（アンテナ素子）４１１、４１２、…、４１Ｎと、低雑音増幅器４２１、４２２、…、４２Ｎと、ダウンコンバータ４３１、４３２、…、４３Ｎと、フィルタ４４１、４４２、…、４４Ｎと、可変利得増幅器４５１、４５２、…、４５Ｎと、をそれぞれ一つずつ備える。アンテナ４１１、４１２、…、４１Ｎ及びダウンコンバータ４３１、４３２、…、４３Ｎは、第１の実施の形態におけるアンテナ１１１、１１２、…、１１Ｎ及びダウンコンバータ１３１、１３２、…、１３Ｎと同様の機能を有するため、詳細な説明を省略する。受信部４０１、４０２、…、４０Ｎ各々は、他の機器から信号を受信し、受信信号をスイッチ４４を介してＡ／Ｄ変換器４１へ送信する。
　ここで、ダウンコンバータ４３１、４３２、…、４３Ｎ以前の構成（アンテナ４１１、４１２、…、４１Ｎと、低雑音増幅器４２１、４２２、…、４２Ｎと、ダウンコンバータ４３１、４３２、…、４３Ｎと）は、高周波信号を扱うＲＦ部と呼ばれる。一方、ダウンコンバータ４３１、４３２、…、４３Ｎより後ろの構成（フィルタ４４１、４４２、…、４４Ｎと、可変利得増幅器４５１、４５２、…、４５Ｎと、スイッチ４４と、Ａ／Ｄ変換器４１と、デジタル信号処理部４２と）は、ダウンコンバート後のＢＢ信号を扱うＢＢ部と呼ばれる。ＢＢ部の中で、特に、Ａ／Ｄ変換器４１より前の構成（フィルタ４４１、４４２、…、４４Ｎと、可変利得増幅器４５１、４５２、…、４５Ｎと、スイッチ４４と）はアナログ－ＢＢ部、Ａ／Ｄ変換器４１以降の構成（Ａ／Ｄ変換器４１とデジタル信号処理部４２と）はデジタル－ＢＢ部と呼ばれる。
　低雑音増幅器４２１、４２２、…、４２Ｎは、アンテナ４１１、４１２、…、４１Ｎが受信した信号を増幅して、ダウンコンバータ４３１、４３２、…、４３Ｎへ送信する。アンテナ４１１、４１２、…、４１Ｎと低雑音増幅器４２１、４２２、…、４２Ｎとダウンコンバータ４３１、４３２、…、４３Ｎとは、この順にそれぞれ１対１対１で直列接続されている。
　フィルタ４４１、４４２、…、４４Ｎは、ダウンコンバータ４３１、４３２、…、４３Ｎが送信した信号の所定の（周波数）帯域のみを通過させ、該信号を可変利得増幅器４５１、４５２、…、４５Ｎへ送信する。ダウンコンバータ４３１、４３２、…、４３Ｎとフィルタ４４１、４４２、…、４４Ｎと可変利得増幅器４５１、４５２、…、４５Ｎとは、この順にそれぞれ１対１対１で直列接続されている。
　可変利得増幅器４５１、４５２、…、４５Ｎは、フィルタ４４１、４４２、…、４４Ｎが送信した信号を増幅し、スイッチ４４へ送信する。フィルタ４４１、４４２、…、４４Ｎと可変利得増幅器４５１、４５２、…、４５Ｎとは、この順にそれぞれ１対１で直列接続されている。可変利得増幅器４５１、４５２、…、４５Ｎ各々は、制御部４３が送信する第２の制御信号に基づいて自身の利得を変化させる。可変利得増幅器４５１、４５２、…、４５Ｎの利得は、互いに常に同じ値である。したがって、可変利得増幅器４５１、４５２、…、４５Ｎが利得を変化させる場合、該利得の変化量はすべての可変利得増幅器４５１、４５２、…、４５Ｎにおいて同一となる。受信信号が小さい場合、可変利得増幅器４５１、４５２、…、４５Ｎは、第２の制御信号に基づいて自身の利得を上げる処理を行う。これによって、アレイアンテナ装置４は、該受信信号各々を正常にＡ／Ｄ変換することができる。逆に、受信信号が大きい場合、可変利得増幅器４５１、４５２、…、４５Ｎは、利得を下げる処理を行う。これによって、アレイアンテナ装置４は、消費電力を低減することができる。本実施の形態では、可変利得増幅器４５１、４５２、…、４５Ｎ各々の利得は可変としたが、利得は可変でなくてもよい。また、本実施の形態において、可変利得増幅器４５１、４５２、…、４５Ｎは省略されてもよい。
　制御部４３は、第１の実施の形態の制御部１３が有する機能に加えて以下の機能を有する。制御部４３は、可変利得増幅器４５１、４５２、…、４５Ｎの増幅率を変化させるための第２の制御信号を生成し、生成した第２の制御信号を可変利得増幅器４５１、４５２、…、４５Ｎ各々へ送信する。第２の制御信号には、可変利得増幅器４５１、４５２、…、４５Ｎ各々が受信する信号の大きさに合わせて信号の増幅率を変化させる情報が含まれている。なお、制御部４３は、可変利得増幅器４５１、４５２、…、４５Ｎの増幅率が一定である場合には第２の制御信号を生成しなくてよい。
　以上の説明では、第１及び第２の制御信号は、同一の制御部４３に生成されるものとした。しかし、これら第１及び第２の制御信号は、それぞれ異なる制御部（図示しない）によって生成されても良い。
　本実施の形態のアレイアンテナ装置４は、アレイアンテナ装置４を一般的な受信機として機能させる場合の構成を示したものであり、受信部４０１、４０２、…、４０Ｎの内部構成やスイッチ４４の位置などは、適宜変更することができる。ただし、スイッチ４４は、ＢＢ部内で位置変更が可能である。
　第２の実施の形態におけるアレイアンテナ装置４は、受信部４０１、４０２、…、４０Ｎ各々に低雑音増幅器４２１、４２２、…、４２Ｎ、フィルタ４４１、４４２、…、４４Ｎ、及び可変利得増幅器４５１、４５２、…、４５Ｎを一つずつ備えている。これによって、受信信号が小さい場合や受信信号のノイズが大きい場合においても、正常にＡＤ変換を行うことができる。
　［第３の実施の形態］
　図５は、本発明の第３の実施の形態におけるアレイアンテナ装置５の構成を示すブロック図である。
　図５を参照すると、本発明の第３の実施の形態におけるアレイアンテナ装置５は、受信部５０１、５０２、…、５０Ｎ（Ｎは２以上の整数）と、スイッチ５４と、Ａ／Ｄ変換器５１と、デジタル信号処理部５２と、制御部５３と、を備える。アレイアンテナ装置５と、スイッチ５４と、Ａ／Ｄ変換器５１と、デジタル信号処理部５２とは、第１の実施の形態におけるアレイアンテナ装置１と、スイッチ１４と、Ａ／Ｄ変換器１１と、デジタル信号処理部１２と同様の機能を有するため、詳細な説明を省略する。ただし、Ａ／Ｄ変換器５１のサンプリング周波数ＦＳは、非アレイ時のサンプリング周波数（オーバーサンプリング）をＦＯとすると、ＦＯとなる。つまり、本実施の形態のＡ／Ｄ変換器５１は、第１及び第２の実施の形態のように、非アレイ時より高い周波数でオーバーサンプリングしなくてよい。受信部５０１、５０２、…、５０Ｎと制御部５３とは、第２の実施の形態の受信部４０１、４０２、…、４０Ｎと制御部４３と同様の機能を有するため、詳細な説明を省略する。本実施の形態におけるアレイアンテナ装置５は、第２の実施の形態の受信部４０１、４０２、…、４０Ｎにさらに遅延器５６１、５６２、…、５６Ｎを有する点で相違する。
　以下、第３の実施の形態におけるアレイアンテナ装置５が備える構成要素について説明する。
　受信部５０１、５０２、…、５０Ｎ各々は、アンテナ（アンテナ素子）５１１、５１２、…、５１Ｎと、低雑音増幅器５２１、５２２、…、５２Ｎと、ダウンコンバータ５３１、５３２、…、５３Ｎと、フィルタ５４１、５４２、…、５４Ｎと、可変利得増幅器５５１、５５２、…、５５Ｎと、遅延器５６１、５６２、…、５６Ｎと、をそれぞれ一つずつ備える。アンテナ５１１、５１２、…、５１Ｎとダウンコンバータ５３１、５３２、…、５３Ｎとは、第１の実施の形態のアンテナ１１１、１１２、…、１１Ｎとダウンコンバータ１３１、１３２、…、１３Ｎと同様の機能を有するため、詳細な説明を省略する。低雑音増幅器５２１、５２２、…、５２Ｎと、フィルタ５４１、５４２、…、５４Ｎと、可変利得増幅器５５１、５５２、…、５５Ｎとは、第２の実施の形態における低雑音増幅器４２１、４２２、…、４２Ｎと、フィルタ４４１、４４２、…、４４Ｎと、可変利得増幅器４５１、４５２、…、４５Ｎと同様の機能を有するため、詳細な説明を省略する。
　ここで、ダウンコンバータ５３１、５３２、…、５３Ｎ以前の構成（アンテナ５１１、５１２、…、５１Ｎと、低雑音増幅器５２１、５２２、…、５２Ｎと、ダウンコンバータ５３１、５３２、…、５３Ｎと）は、高周波信号を扱うＲＦ部と呼ばれる。一方、ダウンコンバータ５３１、５３２、…、５３Ｎより後ろの構成（フィルタ５４１、５４２、…、５４Ｎと、可変利得増幅器５５１、５５２、…、５５Ｎと、遅延器５６１、５６２、…、５６Ｎと、スイッチ５４と、Ａ／Ｄ変換器５１と、デジタル信号処理部５２と）は、ダウンコンバート後のＢＢ信号を扱うＢＢ部と呼ばれる。ＢＢ部の中で、特に、Ａ／Ｄ変換器５１より前の構成（フィルタ５４１、５４２、…、５４Ｎと、可変利得増幅器５５１、５５２、…、５５Ｎと、遅延器５６１、５６２、…、５６Ｎと、スイッチ５４と）はアナログ－ＢＢ部、Ａ／Ｄ変換器５１以降の構成（Ａ／Ｄ変換器５１とデジタル信号処理部５２と）はデジタル－ＢＢ部と呼ばれる。
　遅延器５６１、５６２、…、５６Ｎは、可変利得増幅器５５１、５５２、…、５５Ｎ各々が送信した信号がスイッチ５４へ到達する時間を調整する。可変利得増幅器５５１、５５２、…、５５Ｎと遅延器５６１、５６２、…、５６Ｎとは、この順にそれぞれ１対１で接続されている。遅延器５６１、５６２、…、５６Ｎ各々は、制御部５３が送信する第１の制御信号に基づいて信号の遅延量（信号がスイッチ５４へ到達する時間）を変化させる。具体的には、遅延器５６１、５６２、…、５６Ｎは、第１の制御信号に含まれるスイッチ５４が複数の信号を送信する順番に関する情報に基づいて、送信する信号の遅延量が該順番で増加するように遅延量を変化させる。すなわち、遅延器５６１、５６２、…、５６Ｎ各々が送信する信号のうち、Ａ／Ｄ変換器５１への送信順が最も早い信号の遅延量を最も小さく、Ａ／Ｄ変換器５１への送信順が最も遅い信号の遅延量を最も大きく設定する。例えば、第１の制御信号に遅延器５６１、５６２、…、５６Ｎの送信信号がこの順（遅延器５６１→５６２→…→５６Ｎ）でＡ／Ｄ変換器５１へ送信されるという情報が含まれている場合、遅延器５６１、５６２、…、５６Ｎは、各々の信号の遅延量をこの順に１サンプリング時間ずつ増加させる。これよって、遅延器５６１、５６２、…、５６Ｎにおける遅延とスイッチ５４におけるＡ／Ｄ変換器５１のサンプリング待ちによる遅延とは、受信信号ごとに一定となる。つまり、遅延器５６１、５６２、…、５６Ｎは、スイッチ５４が複数の受信信号を順にＡ／Ｄ変換器５１へ送信している（同時に送信していない）にもかかわらず、各受信信号のサンプリングのタイミングを同一にすることができる。したがって、Ａ／Ｄ変換器５１は、サンプリング周波数を高く設定せずに済む。
　図６は、本発明の第３の実施の形態における遅延器５６１、５６２、…、５６Ｎを示す遅延器６の回路図である。
　遅延器６は、インバータ６０１、６０２、…、６０Ｌ（Ｌは１以上の整数）を直列につないだインバータチェインである。遅延器６は、インバータ６０１、６０２、…、６０Ｌを通過する際の遅延を利用している。遅延器６は、ＭＯＳスイッチ６１、６２、…、６Ｌのいずれかを導通されることでインバータの通過数を決定できる。これによって、遅延器６は、遅延量を変化させることができる。なお、遅延量によって信号利得が変化することは好ましくないため、インバータ６０１、６０２、…、６０Ｌは、抵抗帰還構成にすることで利得を１にすることが望ましい。
　図７は、本発明の第３の実施の形態における遅延器５６１、５６２、…、５６Ｎを示す遅延器７の回路図である。
　遅延器７は、演算増幅器７０１を用いたオールパスフィルタである。オールパスフィルタ７０１の負荷として可変抵抗Ｒ１、Ｒ２、Ｒ３と可変容量Ｃ１を用いたとき下式のようになる。
Figure JPOXMLDOC01-appb-M000001
ただしｊは複素数を示す。ここで、Ｒ１＝Ｒ２とすると、下式のように整理できる。
Figure JPOXMLDOC01-appb-M000002
これは伝達関数で表記すると下式になる。
Figure JPOXMLDOC01-appb-M000003
上式の大きさは１である。また、位相θは下式になる。
Figure JPOXMLDOC01-appb-M000004
ただし、ｔａｎ－１は、アークタンジェントを示す。式（２）及び（３）より、オールパスフィルタ７０１は、信号振幅に影響を与えず、位相のみを変化させる回路であることがわかる。したがって、可変抵抗Ｒ３や可変容量Ｃ１の値を変えることで、位相量すなわち遅延量を変化させることができる。また、式（４）より、オールパスフィルタ７０１は、１８０度までしか回転しないことがわかるが、１８０度以上が必要である場合、多段にすることで対応できる。
　第３の実施の形態におけるアレイアンテナ装置５は、受信部５０１、５０２、…、５０Ｎ各々に遅延器５６１、５６２、…、５６Ｎを一つずつ備えている。これよって、スイッチ５４が受信部５０１、５０２、…、５０Ｎ各々とＡ／Ｄ変換器５１とを導通させるタイミングが異なっても、各受信信号のサンプリングのタイミング（Ａ／Ｄ変換されるタイミング）を同一にすることができる。すなわち、アレイアンテナ装置５は、通常よりも低いサンプリングレートでＡ／Ｄ変換器処理を行うことができ、消費電力を低減できる。また、本実施の形態において、遅延器５６１、５６２、…、５６Ｎは、ダウンコンバート後の信号を扱うＢＢ部に配置されているため、受信信号はＲＦ周波数に依存しない。したがって、アレイアンテナ装置５は広帯域で使用することができる。
　［第４の実施の形態］
　図８は、本発明の第４の実施の形態におけるアレイアンテナ装置８の構成を示すブロック図である。
　図８を参照すると、本発明の第４の実施の形態におけるアレイアンテナ装置８は、受信部８０１、８０２、…、８０Ｎ（Ｎは２以上の整数）と、スイッチ８４と、Ａ／Ｄ変換器８１と、デジタル信号処理部８２と、制御部８３と、を備える。アレイアンテナ装置８と、スイッチ８４と、デジタル信号処理部８２とは、第１の実施の形態におけるアレイアンテナ装置１と、スイッチ１４と、デジタル信号処理部１２と同様の機能を有するため、詳細な説明を省略する。受信部８０１、８０２、…、８０Ｎと制御部５３とは、第２の実施の形態の受信部４０１、４０２、…、４０Ｎと制御部４３と同様の機能を有するため、詳細な説明を省略する。本実施の形態におけるアレイアンテナ装置８は、第２の実施の形態の受信部４０１、４０２、…、４０Ｎ各々にさらにサンプル＆ホールド回路８６１、８６２、…、８６Ｎを有する点で相違する。
　以下、第４の実施の形態におけるアレイアンテナ装置８が備える構成要素について説明する。
　Ａ／Ｄ変換器８１は、受信信号のサンプリング機能以外、第１の実施の形態におけるＡ／Ｄ変換器１１と同様の機能を有する（すなわち、Ａ／Ｄ変換器８１は、信号のサンプリングを行わない）。したがって、詳細な説明は省略する。ただし、Ａ／Ｄ変換器８１のサンプリング周波数ＦＳは、第３の実施の形態と同様に非アレイ時のサンプリング周波数（オーバーサンプリング）をＦＯとすると、ＦＯとなる。つまり、本実施の形態のＡ／Ｄ変換器８１は、第１及び第２の実施の形態のようにオーバーサンプリングしなくてよい。
　受信部８０１、８０２、…、８０Ｎ各々は、アンテナ（アンテナ素子）８１１、８１２、…、８１Ｎと、低雑音増幅器８２１、８２２、…、８２Ｎと、ダウンコンバータ８３１、８３２、…、８３Ｎと、フィルタ８４１、８４２、…、８４Ｎと、可変利得増幅器８５１、８５２、…、８５Ｎと、サンプル＆ホールド回路８６１、８６２、…、８６Ｎと、をそれぞれ一つずつ備える。アンテナ８１１、８１２、…、８１Ｎとダウンコンバータ８３１、８３２、…、８３Ｎとは、第１の実施の形態のアンテナ１１１、１１２、…、１１Ｎとダウンコンバータ１３１、１３２、…、１３Ｎと同様の機能を有するため、詳細な説明を省略する。低雑音増幅器８２１、８２２、…、８２Ｎと、フィルタ８４１、８４２、…、８４Ｎと、可変利得増幅器８５１、８５２、…、８５Ｎとは、第２の実施の形態における低雑音増幅器４２１、４２２、…、４２Ｎと、フィルタ４４１、４４２、…、４４Ｎと、可変利得増幅器４５１、４５２、…、４５Ｎと同様の機能を有するため、詳細な説明を省略する。
　ここで、ダウンコンバータ８３１、８３２、…、８３Ｎ以前の構成（アンテナ８１１、８１２、…、８１Ｎと、低雑音増幅器８２１、８２２、…、８２Ｎと、ダウンコンバータ８３１、８３２、…、８３Ｎと）は、高周波信号を扱うＲＦ部と呼ばれる。一方、ダウンコンバータ８３１、８３２、…、８３Ｎより後ろの構成（フィルタ８４１、８４２、…、８４Ｎと、可変利得増幅器８５１、８５２、…、８５Ｎと、サンプル＆ホールド回路８６１、８６２、…、８６Ｎと、スイッチ８４と、Ａ／Ｄ変換器８１と、デジタル信号処理部８２と）は、ダウンコンバート後のＢＢ信号を扱うＢＢ部と呼ばれる。ＢＢ部の中で、特に、Ａ／Ｄ変換器８１より前の構成（フィルタ８４１、８４２、…、８４Ｎと、可変利得増幅器８５１、８５２、…、８５Ｎと、サンプル＆ホールド回路８６１、８６２、…、８６Ｎと、スイッチ８４と）はアナログ－ＢＢ部、Ａ／Ｄ変換器８１以降の構成（Ａ／Ｄ変換器８１とデジタル信号処理部８２と）はデジタル－ＢＢ部と呼ばれる。
　サンプル＆ホールド回路８６１、８６２、…、８６Ｎは、可変利得増幅器８５１、８５２、…、８５Ｎから受信した信号をサンプリングし、サンプリングした信号をホールドしてスイッチ８４へ送信する。可変利得増幅器８５１、８５２、…、８５Ｎとサンプル＆ホールド回路８６１、８６２、…、８６Ｎとは、この順にそれぞれ１対１で接続されている。サンプル＆ホールド回路８６１、８６２、…、８６Ｎは、制御部８３が送信する第３の制御信号に基づいて、各々のサンプリングのタイミングを同期する。また、サンプル＆ホールド回路８６１、８６２、…、８６Ｎは、制御部８３が送信する第１の制御信号に基づいて信号をホールドする。具体的には、サンプル＆ホールド回路８６１、８６２、…、８６Ｎは、第１の制御信号に含まれるスイッチ８４が複数の信号を送信する順番に関する情報に基づいて、該順番とサンプル＆ホールド回路８６１、８６２、…、８６Ｎ各々がスイッチ８４へ信号を送信する順番とが同じになるように、各々の信号のホールド時間を変化させる。すなわち、サンプル＆ホールド回路８６１、８６２、…、８６Ｎは、受信信号のうち、Ａ／Ｄ変換器８１への送信順が最も早い信号のホールド時間を最も短く、Ａ／Ｄ変換器８１への送信順が最も遅い信号のホールド時間を最も長く設定する。例えば、第１の制御信号に受信部８０１、８０２、…、８０Ｎの信号をこの順（受信部８０１→８０２→…→８０Ｎ）でＡ／Ｄ変換器８１に送信するという情報が含まれている場合、サンプル＆ホールド回路８６１、８６２、…、８６Ｎは、各々のホールド時間をこの順で増加させる。
　制御部８３は、第２の実施の形態の制御部４３が有する機能に加えて以下の機能を有する。制御部８３は、サンプル＆ホールド回路８６１、８６２、…、８６Ｎ各々のサンプリングのタイミングを同期させるための第３の制御信号を生成し、生成した第３の制御信号をサンプル＆ホールド回路８６１、８６２、…、８６Ｎ各々へ送信する。第３の制御信号には、サンプル＆ホールド回路８６１、８６２、…、８６Ｎ各々が受信信号を同時にサンプリングするための情報が含まれている。
　以上の説明では、第１乃至第３の制御信号は、同一の制御部８３によって生成されるものとした。しかし、これら第１乃至第３の制御信号は、複数の制御部（図示しない）によって生成されても良い。
　第４の実施の形態におけるアレイアンテナ装置８は、受信部８０１、８０２、…、８０Ｎ各々にサンプル＆ホールド回路８６１、８６２、…、８６Ｎを一つずつ備える。これによって、アレイアンテナ装置８は、第１乃至第３の実施の形態においてＡ／Ｄ変換器が行っていたサンプリング機能を受信部８０１、８０２、…、８０Ｎに分離させることができ、Ａ／Ｄ変換器８１の処理及び消費電力を低減することができる。
　［第５の実施の形態］
　図９は、本発明の第５の実施の形態におけるアレイアンテナ装置９の構成を示すブロック図である。
　図９を参照すると、本発明の第５の実施の形態におけるアレイアンテナ装置９は、受信部９０１、９０２、…、９０Ｎ（Ｎは２以上の整数）と、スイッチ９４と、Ａ／Ｄ変換器９１と、デジタル信号処理部９２と、制御部９３と、を備える。アレイアンテナ装置９と、スイッチ９４と、デジタル信号処理部９２とは、第１の実施の形態におけるアレイアンテナ装置１と、スイッチ１４と、デジタル信号処理部１２と同様の機能を有するため、詳細な説明を省略する。受信部９０１、９０２、…、９０Ｎは、第２の実施の形態の受信部４０１、４０２、…、４０Ｎと同様の機能を有するため、詳細な説明を省略する。Ａ／Ｄ変換器９１は、第４の実施の形態におけるＡ／Ｄ変換器８１と同様の機能を有するため、詳細な説明を省略する。本実施の形態におけるアレイアンテナ装置９は、第４の実施の形態におけるサンプル＆ホールド回路８６１、８６２、…、８６Ｎのサンプリング機能をダウンコンバータ８３１、８３２、…、８３Ｎが備える点、フィルタ８４１、８４２、…、８４Ｎ及び可変利得増幅器８５１、８５２、…、８５Ｎが省略されている点が第４の実施の形態と相違する。
　以下、第５の実施の形態におけるアレイアンテナ装置９が備える構成要素について説明する。
　受信部９０１、９０２、…、９０Ｎ各々は、アンテナ（アンテナ素子）９１１、９１２、…、９１Ｎと、低雑音増幅器９２１、９２２、…、９２Ｎと、サンプリングミキサ９３１、９３２、…、９３Ｎと、ホールド回路９４１、９４２、…、９４Ｎと、をそれぞれ一つずつ備える。アンテナ９１１、９１２、…、９１Ｎは、第１の実施の形態のアンテナ１１１、１１２、…、１１Ｎと同様の機能を有するため、詳細な説明を省略する。低雑音増幅器９２１、９２２、…、９２Ｎは、第２の実施の形態における低雑音増幅器４２１、４２２、…、４２Ｎと同様の機能を有するため、詳細な説明を省略する。
　ここで、サンプリングミキサ９３１、９３２、…、９３Ｎ以前の構成（アンテナ９１１、９１２、…、９１Ｎと、低雑音増幅器９２１、９２２、…、９２Ｎと、サンプリングミキサ９３１、９３２、…、９３Ｎと）は、高周波信号を扱うＲＦ部と呼ばれる。一方、サンプリングミキサ９３１、９３２、…、９３Ｎより後ろの構成（ホールド回路９４１、９４２、…、９４Ｎと、スイッチ９４と、Ａ／Ｄ変換器９１と、デジタル信号処理部９２と）は、ダウンコンバート後のＢＢ信号を扱うＢＢ部と呼ばれる。ＢＢ部の中で、特に、Ａ／Ｄ変換器９１より前の構成（ホールド回路９４１、９４２、…、９４Ｎと、スイッチ９４と）はアナログ－ＢＢ部、Ａ／Ｄ変換器９１以降の構成（Ａ／Ｄ変換器９１とデジタル信号処理部９２と）はデジタル－ＢＢ部と呼ばれる。
　サンプリングミキサ９３１、９３２、…、９３Ｎは、低雑音増幅器９２１、９２２、…、９２Ｎから受信した信号をダウンコンバート及びサンプリングしてホールド回路９４１、９４２、…、９４Ｎへ送信する。低雑音増幅器９２１、９２２、…、９２Ｎとサンプリングミキサ９３１、９３２、…、９３Ｎとホールド回路９４１、９４２、…、９４Ｎとは、この順にそれぞれ１対１対１で直列に接続されている。サンプリングミキサ９３１、９３２、…、９３Ｎは、制御部９３が送信する第３の制御信号に基づいて、各々のサンプリングのタイミングを同期する。
　ホールド回路９４１、９４２、…、９４Ｎは、サンプリングミキサ９３１、９３２、…、９３Ｎ各々から受信した信号をそれぞれホールドして、スイッチ９４へ送信する。サンプリングミキサ９３１、９３２、…、９３Ｎとホールド回路９４１、９４２、…、９４Ｎとは、この順にそれぞれ１対１で接続されている。ホールド回路９４１、９４２、…、９４Ｎは、制御部９３が送信する第１の制御信号に基づいて信号をホールドする。具体的には、ホールド回路９４１、９４２、…、９４Ｎは、第１の制御信号に含まれるスイッチ９４が複数の信号を送信する順番に関する情報に基づいて、該順番とホールド回路９４１、９４２、…、９４Ｎ各々がスイッチ９４へ信号を送信する順番とが同じになるように、各々の信号のホールド時間を変化させる。すなわち、ホールド回路９４１、９４２、…、９４Ｎは、受信信号のうち、Ａ／Ｄ変換器９１への送信順が最も早い信号のホールド時間を最も短く、Ａ／Ｄ変換器９１への送信順が最も遅い信号のホールド時間を最も長く設定する。例えば、第１の制御信号に受信部９０１、９０２、…、９０Ｎの信号をこの順（受信部９０１→９０２→…→９０Ｎ）でＡ／Ｄ変換器９１に送信するという情報が含まれている場合、ホールド回路９４１、９４２、…、９４Ｎは、各々のホールド時間をこの順で増加させる。
　以上の説明において、サンプリングミキサ９３１、９３２、…、９３Ｎとホールド回路９４１、９４２、…、９４Ｎとは、別々の構成要素として記載した。しかし、これらは一体化した回路であってもよい。
　また、本実施の形態のアレイアンテナ装置９は、低雑音増幅器９２１、９２２、…、９２Ｎとサンプリングミキサ９３１、９３２、…、９３Ｎとの間にＲＦフィルタを備えてもよい。これによって、ダイレクトＲＦ構成を適用することができる。
　第５の実施の形態におけるアレイアンテナ装置９は、受信部９０１、９０２、…、９０Ｎ各々にサンプリングミキサ９３１、９３２、…、９３Ｎを一つずつ備える。これによって、アレイアンテナ装置８は、第４の実施の形態と同様に、第１乃至第３の実施の形態においてＡ／Ｄ変換器が行っていたサンプリング機能を受信部９０１、９０２、…、９０Ｎに分離させることができ、Ａ／Ｄ変換器９１の処理及び消費電力を低減することができる。
　［第６の実施の形態］
　図１０は、本発明の第６の実施の形態におけるアレイアンテナ装置１０の構成を示すブロック図である。
　図１０を参照すると、本発明の第６の実施の形態におけるアレイアンテナ装置１０は、受信部１００１、１００２、…、１００Ｎ（Ｎは２以上の整数）と、スイッチ１０４０と、Ａ／Ｄ変換器１０１０と、デジタル信号処理部１０２０と、制御部１０３０と、を備える。アレイアンテナ装置１０と、スイッチ１０４０と、Ａ／Ｄ変換器１０１０と、デジタル信号処理部１０２０とは、第１の実施の形態におけるアレイアンテナ装置１と、スイッチ１４と、Ａ／Ｄ変換器１１と、デジタル信号処理部１２と同様の機能を有するため、詳細な説明を省略する。受信部１００１、１００２、…、１００Ｎと制御部１０３０とは、第２の実施の形態の受信部４０１、４０２、…、４０Ｎと制御部４３と同様の機能を有するため、詳細な説明を省略する。本実施の形態におけるアレイアンテナ装置１０は、第２の実施の形態の受信部４０１、４０２、…、４０Ｎ各々においてフィルタ４４１、４４２、…、４４Ｎの代わりに可変フィルタ１０４１、１０４２、…、１０４Ｎを有する点で相違する。
　以下、第６の実施の形態におけるアレイアンテナ装置１０が備える構成要素について説明する。
　受信部１００１、１００２、…、１００Ｎ各々は、アンテナ（アンテナ素子）１０１１、１０１２、…、１０１Ｎと、低雑音増幅器１０２１、１０２２、…、１０２Ｎと、ダウンコンバータ１０３１、１０３２、…、１０３Ｎと、可変フィルタ１０４１、１０４２、…、１０４Ｎと、可変利得増幅器１０５１、１０５２、…、１０５Ｎと、をそれぞれ一つずつ備える。アンテナ１０１１、１０１２、…、１０１Ｎとダウンコンバータ１０３１、１０３２、…、１０３Ｎとは、第１の実施の形態のアンテナ１１１、１１２、…、１１Ｎとダウンコンバータ１３１、１３２、…、１３Ｎと同様の機能を有するため、詳細な説明を省略する。低雑音増幅器１０２１、１０２２、…、１０２Ｎと、可変利得増幅器１０５１、１０５２、…、１０５Ｎとは、第２の実施の形態における低雑音増幅器４２１、４２２、…、４２Ｎと、可変利得増幅器４５１、４５２、…、４５Ｎと同様の機能を有するため、詳細な説明を省略する。
　ここで、ダウンコンバータ１０３１、１０３２、…、１０３Ｎ以前の構成（アンテナ１０１１、１０１２、…、１０１Ｎと、低雑音増幅器１０２１、１０２２、…、１０２Ｎと、ダウンコンバータ１０３１、１０３２、…、１０３Ｎと）は、高周波信号を扱うＲＦ部と呼ばれる。一方、ダウンコンバータ１０３１、１０３２、…、１０３Ｎより後ろの構成（可変フィルタ１０４１、１０４２、…、１０４Ｎと、可変利得増幅器１０５１、１０５２、…、１０５Ｎと、スイッチ１０４０と、Ａ／Ｄ変換器１０１０と、デジタル信号処理部１０２０と）は、ダウンコンバート後のＢＢ信号を扱うＢＢ部と呼ばれる。ＢＢ部の中で、特に、Ａ／Ｄ変換器１０１０より前の構成（可変フィルタ１０４１、１０４２、…、１０４Ｎと、可変利得増幅器１０５１、１０５２、…、１０５Ｎと、スイッチ１０４０と）はアナログ－ＢＢ部、Ａ／Ｄ変換器１０１０以降の構成（Ａ／Ｄ変換器１０１０と、デジタル信号処理部１０２０と）はデジタル－ＢＢ部と呼ばれる。
　可変フィルタ１０４１、１０４２、…、１０４Ｎは、ダウンコンバータ１０３１、１０３２、…、１０３Ｎから受信した信号のうち、所定の（周波数）帯域の信号のみを可変利得増幅器１０５１、１０５２、…、１０５Ｎへ通過させる（以降、通過させる周波数帯域を通過帯域と呼ぶ）。ダウンコンバータ１０３１、１０３２、…、１０３Ｎと可変フィルタ１０４１、１０４２、…、１０４Ｎと可変利得増幅器１０５１、１０５２、…、１０５Ｎとは、この順にそれぞれ１対１対１で直列接続されている。可変フィルタ１０４１、１０４２、…、１０４Ｎは、制御部１０３０が送信する第４の制御信号に基づいて信号の通過帯域を変化させる。具体的には、可変フィルタ１０４１、１０４２、…、１０４Ｎは、第４の制御信号に基づいて該通過帯域を狭める処理を行う。各可変フィルタ１０４１、１０４２、…、１０４Ｎの通過帯域は、互いに常に同一である。したがって、可変フィルタ１０４１、１０４２、…、１０４Ｎが該通過帯域を変化させる場合、帯域の変化量はすべての可変フィルタ１０４１、１０４２、…、１０４Ｎにおいて同一となる。可変フィルタ１０４１、１０４２、…、１０４Ｎは、信号の通過帯域を狭めることによってＡ／Ｄ変換器１０１０のサンプリング周波数を通常（第１乃至第第２の実施の形態のＡ／Ｄ変換器）よりも低くすることができる。例えば、アレイ数をＮ、非アレイ時のサンプリング周波数（オーバーサンプリング）をＦＯとして通過帯域の帯域幅を通常の帯域幅の１／Ｎに設定した場合、Ａ／Ｄ変換器１０１０のサンプリング周波数ＦＳは、ＦＯの（Ｎ／Ｎ）倍でＦＯとなる。つまり、本実施の形態のＡ／Ｄ変換器１０１０は、第１及び第２の実施の形態のようにオーバーサンプリングしなくてよい。
　なお、可変フィルタ１０４１、１０４２、…、１０４Ｎの受信信号に帯域が未知の信号が含まれる場合、例えば、前段のダウンコンバータ１０３１、１０３２、…、１０３Ｎ各々に送信するＬＯ信号周波数をずらして複数回上記の処理を行うことで対応できる。
　制御部１０３０は、第２の実施の形態の制御部４３が有する機能に加えて以下の機能を有する。制御部１０３０は、可変フィルタ１０４１、１０４２、…、１０４Ｎ各々の信号の通過帯域を変化させるための第４の制御信号を生成し、生成した第４の制御信号を可変フィルタ１０４１、１０４２、…、１０４Ｎ各々へ送信する。第４の制御信号には、可変フィルタ１０４１、１０４２、…、１０４Ｎ各々が該通過帯域を同量だけ狭くする情報が含まれている。
　以上の説明では、第１、第２及び第４の制御信号は、同一の制御部９３によって生成されるものとした。しかし、これら第１、第２及び第４の制御信号は、複数の制御部（図示しない）によって生成されても良い。
　第６の実施の形態におけるアレイアンテナ装置１０は、受信部１００１、１００２、…、１００Ｎ各々に可変フィルタ１０４１、１０４２、…、１０４Ｎを一つずつ備える。これによって、可変フィルタ１０４１、１０４２、…、１０４Ｎは、Ａ／Ｄ変換器１０１０が処理する信号の帯域幅を狭めることができる。すなわち、アレイアンテナ装置１０は、通常よりも低いサンプリングレートでＡ／Ｄ変換器処理を行うことができ、消費電力を低減できる。
　［第７の実施の形態］
　第７の実施の形態にかかる無線通信装置１１００について説明する。図１１は、第７の実施の形態にかかる無線通信装置１１００の構成を模式的に示すブロック図である。
　無線通信装置１１００は、アンテナ１１１０、ＢＢ部１１２０及びＲＦ部１１３０を有する。アンテナ１１１０は、第１の実施の形態におけるアンテナ１１１、１１２、…、１１Ｎに相当する。ＢＢ部１１２０は、第１の実施の形態におけるスイッチ１４、Ａ／Ｄ変換器１１及びデジタル信号処理部１２に相当する。ＲＦ部１１３０は、第１の実施の形態におけるダウンコンバータ１３１、１３２、…、１３Ｎに相当する。
　ＢＢ部１１２０は、変調前のＢＢ信号Ｓ１１０１又は復調後の受信信号Ｓ１１０２を扱う。
　ＲＦ部１１３０は、ＢＢ部１１２０からのＢＢ信号Ｓ１１０１を変調し、変調した送信信号Ｓ１１０２をアンテナ１１１０へ出力する。また、ＲＦ部１１３０は、アンテナ１１１０が受信した受信信号Ｓ１１０３を復調し、復調後の受信信号Ｓ１１０４をＢＢ部１１２０へ出力する。
　アンテナ１１１０は、送信信号Ｓ１１０２を放射し、又は、外部のアンテナが放射した受信信号Ｓ１１０３を受信する。
　以上、本構成によれば、第１の実施の形態にかかるアレイアンテナ装置１を用いて、外部と無線通信が可能な無線通信装置を具体的に構成できることが理解できる。
　また、本構成によれば、アンテナ先端が接地されているので、先端が電気的に開放された従来のダイポールアンテナと異なり、落雷の電荷を接地導体に逃がすことができる。これにより、入力端子に接続される送受信機を落雷によるサージ電圧から守ることができる。
　以上、各実施の形態および具体例を参照して本発明を説明したが、本発明は上記実施の形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しえる様々な変更をすることができる。
　また、本発明の各実施の形態における各構成要素は、その機能をハードウェア的に実現することはもちろん、コンピュータとプログラムとで実現することができる。プログラムは、磁気ディスクや半導体メモリなどのコンピュータ可読記録媒体に記録されて提供され、コンピュータの立ち上げ時などにコンピュータに読み取られる。この読み取られたプログラムは、そのコンピュータの動作を制御することにより、そのコンピュータを前述した各実施の形態における構成要素として機能させる。
　以上、上述した実施形態を模範的な例として本発明を説明した。しかしながら、本発明は、上述した実施形態には限定されない。即ち、本発明は、本発明のスコープ内において、当業者が理解し得る様々な態様を適用することができる。
　この出願は、２０１５年４月２７日に出願された日本出願特願２０１５－９０５８１号を基礎とする優先権を主張し、その開示の全てをここに取り込む。
　本発明の活用例として、ＭＭＳＥ法やＭＵＳＩＣ法を用いた信号の到来方向推定を行う受信機などがある。
　１、４、５、８、９、１０　　アレイアンテナ装置
　１１、４１、５１、８１、９１、１０１０　　Ａ／Ｄ変換器
　１２、４２、５２、８２、９２、１０２０　　デジタル信号処理部
　１３、４３、５３、８３、９３、１０３０　　制御部
　１４、４４、５４、８４、９４、１０４０　　スイッチ
　１１１～１１Ｎ、４１１～４１Ｎ、５１１～５１Ｎ、８１１～８１Ｎ、９１１～９１Ｎ、１０１１～１０１Ｎ、１１１０　　アンテナ
　１３１～１３Ｎ、４３１～４３Ｎ、５３１～５３Ｎ、８３１～８３Ｎ、１０３１～１０３Ｎ　　ダウンコンバータ
　２０１、２０２、…、２０Ｎ　　受信波形
　２１０　　サンプリングタイミング
　２１、２２、…、２Ｎ　　サンプリング信号
　３０１　　従来のアレイアンテナ装置のシミュレーション結果
　３０２　　アレイアンテナ装置１のシミュレーション結果
　４２１～４２Ｎ、５２１～５２Ｎ、８２１～８２Ｎ、９２１～９２Ｎ、１０２１～１０２Ｎ　　低雑音増幅器
　４４１～４４Ｎ、５４１～５４Ｎ、８４１～８４Ｎ　　フィルタ
　４５１～４５Ｎ、５５１～５５Ｎ、８５１～８５Ｎ、１０５１～１０５Ｎ　　可変利得増幅器
　５６１、５６２、…、５６Ｎ、６、７　　遅延器
　６０１、６０２、…、６０Ｌ　　インバータ
　６１、６２、…、６Ｌ　　ＭＯＳスイッチ
　７０１　　演算増幅器
　８６１、８６２、…、８６Ｎ　　サンプル＆ホールド回路
　９３１、９３２、…、９３Ｎ　　サンプリングミキサ
　９４１、９４２、…、９４Ｎ　　ホールド回路
　１０４１、１０４２、…、１０４Ｎ　　可変フィルタ
　１１００　　無線通信装置
　１１２０　　ＢＢ部
　１１３０　　ＲＦ部

Claims (10)

  1. 　信号を受信する複数のアンテナと、
    　前記複数のアンテナ各々に接続され、前記受信した信号をダウンコンバートする複数のダウンコンバータと、
    　前記ダウンコンバートされた複数の信号のうち少なくとも１つの信号を選択し、Ａ／Ｄ変換器へ送信するスイッチと、を備えることを特徴とするアレイアンテナ装置。
  2. 　前記ダウンコンバートされた複数の信号を遅延させて前記スイッチへ送信する複数の遅延器をさらに備えることを特徴とする請求項１に記載のアレイアンテナ装置。
  3. 　前記遅延器の遅延量を制御するための制御信号を生成する第１の制御手段をさらに備え、
    　前記複数の遅延器は、前記制御信号に基づいて各々の遅延量を変化させることを特徴とする請求項２に記載のアレイアンテナ装置。
  4. 　前記ダウンコンバートされた複数の信号を同時にサンプリングし、前記サンプリングされた信号をホールドして前記スイッチへ送信する複数のサンプル＆ホールド回路をさらに備えることを特徴とする請求項１に記載のアレイアンテナ装置。
  5. 　前記サンプル＆ホールド回路のホールド時間を制御するための制御信号を生成する第２の制御手段をさらに備え、
    　前記複数のサンプル＆ホールド回路は、前記制御信号に基づいて各々のホールド時間を変化させることを特徴とする請求項４に記載のアレイアンテナ装置。
  6. 　前記複数のダウンコンバータは、前記ダウンコンバートした信号を同時にサンプリングするサンプリングミキサであることを特徴とする請求項１に記載のアレイアンテナ装置。
  7. 　前記ダウンコンバートされた複数の信号各々の所定の帯域を前記スイッチへ送信する複数の可変フィルタをさらに備えることを特徴とする請求項１に記載のアレイアンテナ装置。
  8. 　前記所定の帯域を制御するための制御信号を生成する第３の制御手段をさらに備え、
    　前記複数の可変フィルタは、前記制御信号に基づいて各々の信号通過帯域を変化させることを特徴とする請求項７に記載のアレイアンテナ装置。
  9. 　複数のアンテナのそれぞれに接続されたダウンコンバータにて、前記アンテナから受信した信号をそれぞれダウンコンバートし、
    　前記ダウンコンバートされた複数の信号を順次選択してＡ／Ｄ変換器へ送信する、受信信号の処理方法。
  10. 　信号を受信する複数のアンテナと、
    　前記複数のアンテナ各々に接続され、前記受信した信号をダウンコンバートする複数のダウンコンバータと、
    　前記ダウンコンバートされた複数の信号のうち少なくとも１つの信号を選択し、Ａ／Ｄ変換器へ送信するスイッチと、を備えることを特徴とする受信機。
PCT/JP2016/002105 2015-04-27 2016-04-20 アレイアンテナ装置、受信機および受信信号の処理方法 WO2016174853A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017515382A JP6702315B2 (ja) 2015-04-27 2016-04-20 アレイアンテナ装置、受信機および受信信号の処理方法
US15/566,802 US10326515B2 (en) 2015-04-27 2016-04-20 Array antenna apparatus, receiver, and method of processing received signals

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-090581 2015-04-27
JP2015090581 2015-04-27

Publications (1)

Publication Number Publication Date
WO2016174853A1 true WO2016174853A1 (ja) 2016-11-03

Family

ID=57199089

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/002105 WO2016174853A1 (ja) 2015-04-27 2016-04-20 アレイアンテナ装置、受信機および受信信号の処理方法

Country Status (3)

Country Link
US (1) US10326515B2 (ja)
JP (1) JP6702315B2 (ja)
WO (1) WO2016174853A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106911401A (zh) * 2017-02-21 2017-06-30 熊猫电子集团有限公司 一种短波天调插入损耗测试方法和夹具
WO2019220508A1 (ja) * 2018-05-14 2019-11-21 三菱電機株式会社 アクティブフェーズドアレーアンテナ
JP2020534766A (ja) * 2018-01-18 2020-11-26 三菱電機株式会社 送信機、受信機、及びアナログ信号を送信する方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019215790A1 (ja) * 2018-05-07 2019-11-14 三菱電機株式会社 到来波数推定装置及び到来波数到来方向推定装置
US10826570B2 (en) 2018-05-31 2020-11-03 Skyworks Solutions, Inc. Apparatus and methods for multi-antenna communications
CN113541755B (zh) * 2020-04-17 2023-06-16 华为技术有限公司 天线选择方法及相关设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000151488A (ja) * 1998-11-10 2000-05-30 Matsushita Electric Ind Co Ltd 無線通信装置及び無線通信方法
JP2000252870A (ja) * 1999-03-01 2000-09-14 Toshiba Corp スペクトル拡散信号の符号同期捕捉回路
JP2009124654A (ja) * 2007-11-19 2009-06-04 Panasonic Corp サンプリングミキサ型受信機
US20120044975A1 (en) * 2010-08-19 2012-02-23 Industrial Technology Research Institute Multi-carrier receiver, multi-carrier transmitter and multi-carrier transceiver system

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002214318A (ja) 2001-01-19 2002-07-31 Futaba Corp 到来波推定方式
US7277679B1 (en) * 2001-09-28 2007-10-02 Arraycomm, Llc Method and apparatus to provide multiple-mode spatial processing to a terminal unit
US7869528B2 (en) * 2003-10-31 2011-01-11 Northrop Grumman Systems Corporation Multi-carrier transceiver assembly
US8681890B2 (en) * 2010-06-07 2014-03-25 Entropic Communications, Inc. Method and apparatus for real time multiplexing with receiver and antenna array elements
JP5623877B2 (ja) * 2010-11-15 2014-11-12 ルネサスエレクトロニクス株式会社 半導体集積回路およびその動作方法
JP5792639B2 (ja) 2012-01-10 2015-10-14 株式会社東海理化電機製作所 アレーアンテナ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000151488A (ja) * 1998-11-10 2000-05-30 Matsushita Electric Ind Co Ltd 無線通信装置及び無線通信方法
JP2000252870A (ja) * 1999-03-01 2000-09-14 Toshiba Corp スペクトル拡散信号の符号同期捕捉回路
JP2009124654A (ja) * 2007-11-19 2009-06-04 Panasonic Corp サンプリングミキサ型受信機
US20120044975A1 (en) * 2010-08-19 2012-02-23 Industrial Technology Research Institute Multi-carrier receiver, multi-carrier transmitter and multi-carrier transceiver system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106911401A (zh) * 2017-02-21 2017-06-30 熊猫电子集团有限公司 一种短波天调插入损耗测试方法和夹具
JP2020534766A (ja) * 2018-01-18 2020-11-26 三菱電機株式会社 送信機、受信機、及びアナログ信号を送信する方法
WO2019220508A1 (ja) * 2018-05-14 2019-11-21 三菱電機株式会社 アクティブフェーズドアレーアンテナ

Also Published As

Publication number Publication date
JPWO2016174853A1 (ja) 2018-03-15
JP6702315B2 (ja) 2020-06-03
US20180083689A1 (en) 2018-03-22
US10326515B2 (en) 2019-06-18

Similar Documents

Publication Publication Date Title
WO2016174853A1 (ja) アレイアンテナ装置、受信機および受信信号の処理方法
EP1252728B1 (en) Linear signal separation using polarization diversity
WO2017135389A1 (ja) 無線通信装置
JPWO2006070644A1 (ja) アダプティブアンテナ装置
US12068763B2 (en) Software-defined communication system and device
JP2018505605A (ja) アンテナアレイからの信号を変換及び合成する方法
US10511380B2 (en) System and method for efficient wideband code division multiplexing in subband domain
KR101498615B1 (ko) 무선 신호의 방향을 추정하는 장치 및 그 방법
CN112305517B (zh) 一种具有柱形全方位覆盖的模数混合多波束接收阵列系统
Haroun et al. Sampled antenna array digital beamforming for LTE-advanced
EP3465952B1 (en) Method and apparatus for antenna array calibration using on-board receiver
US20070249308A1 (en) Method and apparatus for uplink coverage improvement
US10560133B2 (en) Device for radio communication using a plurality of antennas
JP4673869B2 (ja) 送受信装置及びその通信方法
JP6646544B2 (ja) 無線通信装置及び無線通信方法
Dupleich et al. Influence of system aspects in propagation based evaluation of beam-forming at mm-waves
JP4778982B2 (ja) 受信装置及び干渉抑圧方法
Belli et al. Fully-digital millimeter-wave receivers with low-resolution analog-to-digital converters
Dai et al. A new receiver architecture for MIMO beam-forming applications
CN118693521A (zh) 相控阵装置、用于无线通信的方法和无线通信装置
Madanayake et al. Sampling H-& V-polarized antennas using a single ADC for digital antenna arrays by exploiting multi-dimensional signal processing RF circuits
Alarfaj Efficient beamforming techniques for millimeter wave MIMO systems
Thompson Real-Time Narrowband and Wideband Beamforming Techniques for Fully-Digital RF Arrays
WO2012052772A1 (en) Wireless communications devices
Sallam et al. Aperture distribution reconstruction of phased array antenna with single RF channel based on non-uniform spatial sampling of array elements

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16786132

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017515382

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15566802

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16786132

Country of ref document: EP

Kind code of ref document: A1