WO2016165977A1 - Strahlungsemittierendes halbleiterbauelement und herstellungsverfahren einer mehrzahl von halbleiterbauelementen - Google Patents

Strahlungsemittierendes halbleiterbauelement und herstellungsverfahren einer mehrzahl von halbleiterbauelementen Download PDF

Info

Publication number
WO2016165977A1
WO2016165977A1 PCT/EP2016/057408 EP2016057408W WO2016165977A1 WO 2016165977 A1 WO2016165977 A1 WO 2016165977A1 EP 2016057408 W EP2016057408 W EP 2016057408W WO 2016165977 A1 WO2016165977 A1 WO 2016165977A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
semiconductor chip
semiconductor device
connection
thermal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2016/057408
Other languages
English (en)
French (fr)
Inventor
Matthias Sperl
Frank Singer
Jürgen Moosburger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE112016001736.7T priority Critical patent/DE112016001736A5/de
Priority to US15/565,112 priority patent/US10396259B2/en
Publication of WO2016165977A1 publication Critical patent/WO2016165977A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/858—Means for heat extraction or cooling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/858—Means for heat extraction or cooling
    • H10H20/8585—Means for heat extraction or cooling being an interconnection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0365—Manufacture or treatment of packages of means for heat extraction or cooling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/858—Means for heat extraction or cooling
    • H10H20/8582—Means for heat extraction or cooling characterised by their shape

Definitions

  • the present application relates to an optoelectronic semiconductor component and to a method for producing a plurality of optoelectronic semiconductor components. For the production of particularly compact
  • Semiconductor devices such as light-emitting diodes
  • the semiconductor chips provided for generating radiation with the exception of their emission side (front side) can be completely embedded in plastic.
  • typically used plastic materials have a low
  • One object is to provide a semiconductor device which is simple and inexpensive to produce and also by a good heat dissipation during operation of the
  • the semiconductor component has a semiconductor chip.
  • the semiconductor chip has a to
  • the active region is part of a particularly epitaxial semiconductor layer sequence.
  • the active region is intended in particular for the generation of radiation in the visible, ultraviolet or infrared spectral range.
  • the semiconductor layer sequence has, for example, a first semiconductor layer of a first conductivity type and a second semiconductor layer of a second conductivity type different from the first conductivity type.
  • the active region is arranged between the first semiconductor layer and the second semiconductor layer.
  • the semiconductor chip expediently on a first pad and a second pad.
  • the first connection surface for electrically contacting the first semiconductor layer and the second connection surface for electrically contacting the second semiconductor layer are provided.
  • the semiconductor chip has a front side.
  • the front side is considered to be the side on which the radiation generated during operation of the semiconductor chip in the active region emerges.
  • the front side runs in particular at least in places parallel to a main extension plane of the active region.
  • the semiconductor chip has one of Front opposite back on. Side surfaces of the semiconductor chip which connect the front side to the back side are inclined or perpendicular to the active one
  • the semiconductor component has a shaped body which at least in places contacts the molded body
  • Semiconductor chip formed at least on two side surfaces or on all side surfaces of the semiconductor chip. At the locations where the molded body is molded onto the semiconductor chip, the molded body particularly adjoins the semiconductor chip directly.
  • the shaped body forms a housing body for the semiconductor chip.
  • the shaped body is impermeable, in particular for the radiation generated in the semiconductor chip, for example
  • the molded body has a radiation generated in the semiconductor chip
  • the front side of the semiconductor chip is expediently at least locally free of the material of the shaped body, so that the radiation generated during operation of the semiconductor chip is also present in a radiation-impermeable shaped body
  • Shaped body have a greater extent than that Semiconductor chip along this direction.
  • the shaped body can furthermore form, at least in places, two outer surfaces or more, in particular also all outer surfaces, of the optoelectronic semiconductor component.
  • outer surfaces are the side surfaces, the front and the back of the
  • the semiconductor component has one opposite the front side of the semiconductor chip
  • the thermal connection extends in particular to the rear side of the semiconductor chip.
  • the thermal connection can also be in the semiconductor chip
  • the thermal connection has a material with a high thermal conductivity
  • thermal connection is not or at least not intended only for electrical contacting of the semiconductor chip.
  • the thermal connection can also be electrically insulated from the active region of the semiconductor chip.
  • the semiconductor chip is connected to the semiconductor chip
  • the electrical connection surface is for electrical Contacting the semiconductor chip provided.
  • the connection area is electrically conductively connected to an electrical contact area of the semiconductor component via a contact track running on the shaped body.
  • the electrical contact surface is provided for external electrical contacting of the semiconductor component and accessible on an outer surface of the semiconductor component.
  • the front side of the semiconductor chip can also have more than one electrical connection surface, for example two electrical connection surfaces, in particular exactly two electrical connection surfaces.
  • a planar electrical contact is formed, that is, a contact without a Drahtbond- connection.
  • the back side of the semiconductor chip may be free of an electrical connection surface.
  • the back of the semiconductor chip a
  • This electrical connection surface can be connected to the thermal connection or spatially spaced from the thermal connection
  • the optoelectronic semiconductor component the optoelectronic
  • Semiconductor chip has a front side and one of
  • Semiconductor component has a shaped body which is formed at least in places on the semiconductor chip.
  • the semiconductor device has at one of the front of the Semiconductor chips opposite the back of the semiconductor device on a thermal connection, which extends to the back of the semiconductor chip.
  • the semiconductor chip has at least one
  • Form body extending contact path is electrically connected to an electrical contact surface of the semiconductor device. Waste heat generated in the semiconductor chip during operation of the semiconductor device can be efficiently dissipated via the thermal
  • the thermal connection provides an additional connection surface for attachment to a connection carrier, for example a printed circuit board, so that the semiconductor component fastened to the connection carrier can be anchored better mechanically thereon.
  • a connection carrier for example a printed circuit board
  • the attachment to the connection carrier by means of a solder joint.
  • Moldings are removed.
  • the vertical extent of the molding can thus improve the mechanical
  • Stability can be increased without this deteriorates the heat dissipation.
  • the shaped body is formed in places on the back side of the semiconductor chip and the shaped body has a recess through which the thermal terminal extends to the rear side of the semiconductor chip.
  • an area of the thermal connection on the rear side of the semiconductor component amounts to at least 60% of an area of the rear side of the semiconductor device
  • the thermal connection thus offers a comparatively large connection area, via which the heat can be dissipated into the connection carrier.
  • the area of the thermal connection may also be greater than or equal to the area of the rear side of the semiconductor chip.
  • the semiconductor chip is connected to the semiconductor chip
  • the thermal connection is spaced from the electrical contact surfaces.
  • the thermal connection is arranged in a plan view of the front side of the semiconductor chip between two electrical contact surfaces.
  • the thermal connection overlaps with the
  • the electrical contact surfaces are arranged at least in places laterally of the semiconductor chip. In a plan view of the front side of the semiconductor chip, the electrical contact surfaces project beyond the semiconductor chip, at least in places.
  • the electrical contact surfaces can also completely laterally of the semiconductor chip, ie in a plan view of the front without overlap with the
  • the shaped body adjoins at least two side surfaces of the semiconductor chip.
  • the front side of the semiconductor chip is at least locally or completely free of the material of the shaped body.
  • the shaped body can in particular adjoin all side surfaces of the semiconductor chip. It can thus be avoided that radiation generated in the semiconductor chip during operation of the semiconductor component emerges through the side surfaces of the semiconductor chip.
  • an outer surface of the thermal connection has a solderable material.
  • the thermal connection is by means of a solder connection thermally and optionally also electrically with a
  • Connection tin or gold have, for example in the form of a
  • the contact track is over a
  • an electrically insulating material can be arranged between the interface and the contact track.
  • a side face of the oblique or perpendicular to the active region forms
  • Semiconductor device a mounting surface.
  • a mounting surface When mounting the semiconductor device such that the mounting surface faces the connection carrier, a
  • semiconductor device having a lateral emission direction is also referred to as a "sidelooker.”
  • the semiconductor device for lateral coupling into a light guide such as for backlighting a
  • LCD Liquid crystal display
  • all the electrical contact surfaces required for the electrical contacting of the semiconductor component are at the rear side of the semiconductor device
  • connection carrier Semiconductor device on the connection carrier such that the back side faces the connection carrier, the main emission direction of the radiation generated during operation is perpendicular to the connection carrier.
  • top looker Semiconductor component, which radiates upward from the connection carrier, is also referred to as "top looker.”
  • a plurality of semiconductor chips each having an active region provided for generating radiation and a front side, are provided.
  • the semiconductor chips are arranged in matrix form on an auxiliary carrier.
  • the method comprises a step in which the semiconductor chips are at least partially formed with a molding compound to form a molding composite, wherein the Shaped composite each covering the front sides of the semiconductor chips opposite backs.
  • the molding composition by means of a
  • a casting process is generally understood to mean a process with which a molding composition is designed according to a predetermined shape and
  • the term "casting process” includes molding, film assisted molding, injection molding, transfer molding and compression molding.
  • the method comprises a step in which the backs of the
  • Semiconductor chips are exposed area by area. In particular, when the backs are exposed, material of the semiconductor chips may also be removed locally. It can be easily ensured that there is a difference between the
  • the method comprises a step in which a plurality of
  • thermal terminals is formed, wherein the
  • the thermal connections are in particular after the
  • thermal connections can also take place in a multi-stage process, for example by
  • Moldings composite partially or completely filled with the material for the thermal connections.
  • the method comprises a step in which the shaped body composite is separated into a plurality of semiconductor components, the semiconductor components each having a semiconductor chip and a thermal terminal.
  • a plurality of semiconductor chips is provided, each of which has an active one provided for generating radiation
  • the semiconductor chips Have area and a front.
  • the semiconductor chips are partially formed with a molding compound to form a composite body, wherein the molding composite each covering the front sides opposite backs.
  • the backsides of the semiconductor chips become
  • the molding composite is in a plurality of
  • Isolated semiconductor devices each one
  • Molded body composite also already be formed so that the backs of the semiconductor chip exposed in some areas.
  • So semiconductor chips can be in a common
  • Manufacturing step done prior to singulation of the molding composite on the
  • the method described is particularly suitable for producing the semiconductor component described above. Therefore, features cited in connection with the method can also be used for the semiconductor component and vice versa.
  • FIGS. 1A and 1B show an exemplary embodiment of a
  • FIGS. 1C and 1D each show an exemplary embodiment of one for the optoelectronic semiconductor component
  • Figure IE shows an embodiment of a device with a semiconductor device on a connection carrier
  • Figure 2 shows another embodiment of a
  • FIGS. 3A to 31 show an exemplary embodiment of a
  • the optoelectronic semiconductor component 1 has a semiconductor chip 2 with a semiconductor layer sequence 200, the semiconductor layer sequence 200 having an active region 20 provided for generating radiation.
  • the semiconductor layer sequence 200 is arranged on a carrier 29 of the semiconductor chip. In the vertical direction, that is perpendicular to a main plane of extension of the active
  • the semiconductor chip between a front side 201 and a front side opposite the rear side 202.
  • the front side 201 forms a
  • the semiconductor chip 1 has side surfaces 205 which connect the front side 201 to the rear side 202.
  • Semiconductor chip 2 also has two electrical
  • the optoelectronic semiconductor component 1 comprises
  • Semiconductor chip 2 is formed. In the shown
  • the molded body covers all side surfaces 205 of the semiconductor chip and in places the back 202.
  • the molded body 4 has a greater extent than the semiconductor chip 2.
  • the molded body 4 forms in each case in places a back 12 and a
  • the shaped body 4 has a recess 41. In the recess 41 is a thermal connection. 3
  • Semiconductor chip 2 extends.
  • the thermal connection directly adjoins the semiconductor chip.
  • no connecting layer such as a solder layer or a
  • the molded body may also have a plurality of such recesses. A cross-sectional area of the recess or the recesses in plan view of the
  • the thermal connection forms a connection area, which is preferably at least 60%, particularly preferably at least 100%, of the area of the rear side of the semiconductor chip 2.
  • the thermal connection 3 is preferably completely from the
  • the molded body 4 contains, for example, a plastic, such as an epoxy or a silicone. In operation of the
  • Waste heat generated in the semiconductor chip semiconductor device can efficiently via the thermal connection 3 from the
  • Semiconductor chip 2 are discharged. In particular, the heat transfer does not have to take place via the shaped body 4.
  • the pads 25 of the semiconductor chip are respectively via contact tracks 55 with contact surfaces 5 of
  • the contact surfaces 5 are for external electrical contacting of Semiconductor device provided.
  • charge carriers can be injected from opposite sides into the active region 20 of the semiconductor chip 2 and recombine there with the emission of radiation.
  • the thermal connection 3 is thus provided in addition to the two front-side connection surfaces and in particular is not required for the electrical contacting.
  • the thermal connection and the contact surfaces may comprise a solderable material 35, such as gold or tin.
  • the solderable material is a coating which forms an outer surface of the thermal terminal 3 and the contact surfaces 5, respectively.
  • Radiation conversion element 7 is arranged.
  • Radiation conversion element 7 is intended to at least partially convert primary radiation generated in the active region into secondary radiation.
  • the semiconductor device 1 can emit mixed radiation with the primary radiation and the secondary radiation, wherein the
  • Mixed radiation for example, provides the human eye with a white color impression.
  • radiation conversion element can also be dispensed with.
  • the semiconductor component In a plan view of the front side of the semiconductor component 1, the semiconductor component has a rectangular basic shape Indentations 17 at the corners of the semiconductor device.
  • the contact surfaces 5 are on the side surfaces of
  • the optoelectronic semiconductor component 1 is designed as a so-called sidelooker, in which a side surface 15 forms a mounting surface 10 of the semiconductor component.
  • FIG. 1C shows an exemplary embodiment of a device in which such a semiconductor component 1 is mounted on a
  • Connection carrier 8 is arranged.
  • the connection carrier has two electrical connection carrier surfaces 81 which are each electrically conductively connected via a connection means 85 to the contact surfaces 5 of the semiconductor component 1.
  • the connecting means 85 can at least partially fill the indentations 17 of the semiconductor component.
  • connection carrier 8 has a thermal
  • Terminal 3 of the optoelectronic semiconductor device 1 is connected. This connection does not necessarily have to be electrically conductive. Preferably, this is done
  • the connecting means 85 includes a solder. A connection with a high electrical and
  • connection carrier 8 is a
  • Circuit board about a FR4 board, a flexible circuit board, and a FR4 board.
  • Printed circuit board or a metal core board are examples of Printed circuit board or a metal core board.
  • the contact tracks 55 are each guided over an interface 42 between the semiconductor chip 2 and the molded body 4. At the level of the interface, the contact tracks 55 are each spaced in a vertical direction from the interface 42.
  • an electrically insulating material 6 is arranged between the contact tracks 55 and the interface 42, for example a polymer material, such as a
  • Silicone or an epoxy instead of a
  • electrically insulating material also an air gap
  • An extension of the dielectric material in the vertical direction is, for example, between 35 ⁇ m inclusive and 350 ⁇ m inclusive, preferably between 50 ⁇ m inclusive and 100 ⁇ m inclusive.
  • Semiconductor device 1 is particularly suitable.
  • the semiconductor device 1 is particularly suitable.
  • Semiconductor layer sequence 200 has an active region 20 which is provided for generating radiation and which is arranged between a first semiconductor layer 21 and a second semiconductor layer Semiconductor layer 22 is arranged.
  • Semiconductor layer sequence 200 is by means of a
  • the carrier 29 serves the mechanical
  • the first semiconductor layer 21 is over a first
  • Connection layer 27 electrically connected to a pad 25.
  • the first connection layer 27 can be
  • Semiconductor layer sequence 200 also has recesses 26 which extend through first semiconductor layer 21 and active region 20 into second semiconductor layer 22.
  • the second semiconductor layer 22 is electrically conductively connected to a second connection layer 28.
  • Terminal layer 28 the second semiconductor layer is electrically conductively connected to the pad 25.
  • connection surfaces 25 are each side of the
  • Semiconductor layer sequence 200 arranged so that the side facing away from the carrier 29 front of the semiconductor layer sequence is free of metallic material. The danger of a Shading of the radiation generated in the active region can thus be avoided.
  • the carrier 29 may be selected with regard to a high thermal conductivity.
  • the carrier 29 may include or may be comprised of a semiconductor material, such as silicon or germanium. Such materials are characterized by a high thermal conductivity.
  • Thermal conductivity in particular compared to a sapphire growth substrate.
  • a semiconductor chip which is formed as shown in Figure 1D.
  • the growth substrate itself forms the carrier 29.
  • the connection surfaces 25 are each arranged on the semiconductor layer sequence 200.
  • Such a semiconductor chip is particularly simple and
  • the molded body 4 also has a plurality of recesses 41, in which the thermal connection 3 adjoins the rear side 202 of the semiconductor chip 2.
  • the thermal connection 3 in this embodiment can also form an electrical contact surface 5 of the semiconductor component 1. In this case, only one pad on the front side 201 of the semiconductor chip 2 is required.
  • the front-side connection surface 25 is again over a
  • Contact track 55 is connected to a contact surface 5, wherein the electrically conductive connection is effected through a recess 45 through the molded body 4 therethrough.
  • the electrically conductive connection is effected through a recess 45 through the molded body 4 therethrough.
  • Semiconductor chip as described in connection with Figures 1A to IE also have two front-side pads 25, so that the thermal connection 3 only the heat dissipation from the semiconductor chip 2 and not the electrical contacting of the semiconductor chip 2 is used.
  • Stability of the semiconductor device 1 can be increased without the heat dissipation from the semiconductor chip. 2
  • Shaped body 4 must be made.
  • the vertical extent of the shaped body can be increased without the vertical extent of the semiconductor chip also having to be increased.
  • An exemplary embodiment of a method for producing optoelectronic is described with reference to FIGS. 3A to 3I
  • semiconductor chips 2 are provided and formed by a molding compound 4, wherein the molding compound in places to the side surfaces 205 and the back sides 202 of
  • the molding composite 40 has recesses 45 which extend in a vertical direction through the molding compound.
  • Cutouts can already be used when forming the
  • Moldings composite arise, for example, by a correspondingly shaped mold, or subsequently by
  • Material removal of the molding composite are formed, for example, by a mechanical material removal, such as by drilling, or by material removal by means of coherent radiation, such as laser radiation.
  • recesses 41 are formed in the molding composite 40.
  • the recesses can be formed as already described in connection with the recesses by a material removal.
  • the molding composite can also be formed so that the semiconductor chips are already exposed in places.
  • Molded composite is located. The material removal at
  • forming the recesses may also stop directly on the semiconductor chip.
  • An electrically insulating material 6 is applied at least in places to an interface 42 between the semiconductor chips 2 and the molding composite 40 (FIGS. 3E and 3F).
  • the insulating material is thus locally adjacent to the semiconductor chips and in places to the molding composite.
  • the electrically insulating material can be formed strip-shaped continuously over a plurality of semiconductor chips. At least the electrically insulating material is applied at the locations at which contact tracks for the contacting of the semiconductor chips are subsequently formed. However, such an electrically insulating material is not absolutely necessary.
  • a coating 50 is applied, with which contact paths 55 and contact surfaces 5 for the electrical contacting of the semiconductor chip 2 are formed.
  • the contact paths are guided in particular via the electrically insulating material 6.
  • the contact surfaces 5 are formed on the side surfaces of the recesses 45 of the molding composite.
  • the thermal connection is therefore not part of a prefabricated carrier, but is applied to the already formed semiconductor chips, for example by a deposition process.
  • the recesses can be partially or completely filled. The filling can be done in several stages, for example by means of a
  • Germination layer which is subsequently reinforced.
  • the seeding layer can be applied, for example, by sputtering, thermal evaporation or by means of a palladium seeding. Reinforcing can
  • the lateral structuring of the thermal connection 3 on the rear side of the semiconductor components can be effected, for example, by means of a lithographic method.
  • Coating 50 for the electrical contacting can be carried out in a common manufacturing step or in at least one common sub-step, so that the thermal connection 3 with a small additional
  • solderable material 35 can finally be applied (cf. FIG.
  • the Separation lines 9 extend through the recesses 45 of the molding composite so that formed from the recesses in each case in the corners of the resulting molded body 4
  • Indentations 17 arise. In these indentations are the contact surfaces 5 for the electrical contacting of the semiconductor device 1 available. The side surfaces 15 of the semiconductor device arise when separating the
  • Side surfaces may therefore have typical tracks for the singulation process, for example saw marks or
  • Semiconductor component forms a mounting surface 10.
  • the described method is also suitable for the production of Toplookern, for example, Toplookern, which are described in connection with Figure 2.
  • the side surfaces 15 of the shaped body 4 which are formed during the separation do not form the mounting surface 10, but rather the rear side 12 of the semiconductor component facing away from the front side of the semiconductor chip.
  • Seed layers application with which a low electrical resistance to the semiconductor chip 2 can be achieved.
  • connection carrier Semiconductor device occurring reduced temperatures. Furthermore, the mechanical anchoring on a connection carrier can be improved over the additional thermal connection, in particular by an additional

Landscapes

  • Led Device Packages (AREA)

Abstract

Es wird ein optoelektronisches Halbleiterbauelement (1) mit einem Halbleiterchip (2), der eine Halbleiterschichtenfolge (200) mit einem zur Erzeugung von Strahlung vorgesehenen aktiven Bereich (20) aufweist, angegeben, wobei - der Halbleiterchip eine Vorderseite (201) und eine der Vorderseite gegenüberliegende Rückseite (202) aufweist; - das Halbleiterbauelement einen Formkörper (4) aufweist, der zumindest stellenweise an den Halbleiterchip angeformt ist; - das Halbleiterbauelement an einer der Vorderseite des Halbleiterchips gegenüberliegenden Rückseite (12) des Halbleiterbauelements einen thermischen Anschluss aufweist, der sich bis zur Rückseite des Halbleiterchips erstreckt; und - der Halbleiterchip an der Vorderseite zumindest eine elektrische Anschlussfläche (25) aufweist, die über eine auf dem Formkörper verlaufende Kontaktbahn (55) mit einer elektrischen Kontaktfläche (5) des Halbleiterbauelements elektrisch leitend verbunden ist. Weiterhin wird ein Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen angegeben.

Description

Beschreibung
STRAHLUNGSEMITTIERENDES HALBLEITERBAUELEMENT UND HERSTELLUNGSVERFAHREN EINER MEHRZAHL VON HALBLEITERBAUELEMENTEN
Die vorliegende Anmeldung betrifft ein optoelektronisches Halbleiterbauelement und ein Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterbauelementen. Zur Herstellung von besonders kompakten
Halbleiterbauelementen, beispielsweise Leuchtdioden, können die zur Strahlungserzeugung vorgesehenen Halbleiterchips mit Ausnahme ihrer Emissionsseite (Vorderseite) vollständig in Kunststoff eingebettet werden. Typischerweise verwendete Kunststoffmaterialien weisen jedoch eine geringe
Wärmeleitfähigkeit von oftmals < 1 W/mK auf, wodurch eine effektive Entwärmung des Halbleiterchips im Betrieb stark beeinträchtigt wird. Auch eine Entwärmung über elektrisch anschließende metallische Flächen ist aufgrund deren geringen Dicke nur unzureichend möglich.
Eine Aufgabe ist es, ein Halbleiterbauelement anzugeben, das einfach und kostengünstig herstellbar ist und sich zudem durch eine gute Wärmeableitung der im Betrieb des
Halbleiterbauelements entstehenden Abwärme auszeichnet.
Weiterhin soll ein Verfahren angegeben werden, mit dem solche Halbleiterbauelemente einfach und zuverlässig hergestellt werden können.
Diese Aufgaben werden unter anderem durch ein
Halbleiterbauelement beziehungsweise ein Verfahren gemäß den unabhängigen Patentansprüchen gelöst. Weitere Ausgestaltungen und Zweckmäßigkeiten sind Gegenstand der abhängigen
Patentansprüche .
Es wird ein optoelektronisches Halbleiterbauelement
angegeben.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauelements weist das Halbleiterbauelement einen Halbleiterchip auf. Der Halbleiterchip weist einen zur
Erzeugung von Strahlung vorgesehenen aktiven Bereich auf.
Beispielsweise ist der aktive Bereich Teil einer insbesondere epitaktischen Halbleiterschichtenfolge. Der aktive Bereich ist insbesondere zur Erzeugung von Strahlung im sichtbaren, ultravioletten oder infraroten Spektralbereich vorgesehen. Die Halbleiterschichtenfolge weist beispielsweise eine erste Halbleiterschicht eines ersten Leitungstyps und eine zweite Halbleiterschicht eines vom ersten Leitungstyp verschiedenen zweiten Leitungstyps auf. Der aktive Bereich ist zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht angeordnet. Zur elektrischen Kontaktierung des
Halbleiterchips weist der Halbleiterchip zweckmäßigerweise eine erste Anschlussfläche und eine zweite Anschlussfläche auf. Beispielsweise sind die erste Anschlussfläche zur elektrischen Kontaktierung der ersten Halbleiterschicht und die zweite Anschlussfläche zur elektrischen Kontaktierung der zweiten Halbleiterschicht vorgesehen.
Der Halbleiterchip weist eine Vorderseite auf. Als
Vorderseite wird diejenige Seite angesehen, an der im Betrieb des Halbleiterchips im aktiven Bereich erzeugte Strahlung austritt. Die Vorderseite verläuft insbesondere zumindest stellenweise parallel zu einer Haupterstreckungsebene des aktiven Bereichs. Weiterhin weist der Halbleiterchip eine der Vorderseite gegenüberliegende Rückseite auf. Seitenflächen des Halbleiterchips, die die Vorderseite mit der Rückseite verbinden, verlaufen schräg oder senkrecht zum aktiven
Bereich .
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauelements weist das Halbleiterbauelement einen Formkörper auf, der zumindest stellenweise an den
Halbleiterchip angeformt ist. Insbesondere ist der
Halbleiterchip zumindest an zwei Seitenflächen oder auch an alle Seitenflächen des Halbleiterchips angeformt. An den Stellen, an denen der Formkörper an den Halbleiterchip angeformt ist, grenzt der Formkörper insbesondere unmittelbar an den Halbleiterchip an. Der Formkörper bildet insbesondere einen Gehäusekörper für den Halbleiterchip.
Der Formkörper ist insbesondere für die im Halbleiterchip erzeugte Strahlung undurchlässig, beispielsweise
reflektierend, ausgebildet. Zum Beispiel weist der Formkörper für die im Halbleiterchip erzeugte Strahlung eine
Reflektivität von mindestens 60 %, bevorzugt mindestens 80 % auf .
Die Vorderseite des Halbleiterchips ist zweckmäßigerweise zumindest stellenweise frei von dem Material des Formkörpers, so dass die im Betrieb des Halbleiterchips erzeugte Strahlung auch bei einem strahlungsundurchlässigen Formkörper
ungehindert an der Vorderseite aus dem Halbleiterchip
austreten kann.
In vertikaler Richtung, also senkrecht zu einer
Haupterstreckungsebene des aktiven Bereichs, kann der
Formkörper eine größere Ausdehnung aufweisen als der Halbleiterchip entlang dieser Richtung. Der Formkörper kann weiterhin zumindest stellenweise zwei Außenflächen oder mehr, insbesondere auch alle Außenflächen, des optoelektronischen Halbleiterbauelements bilden. Als Außenflächen werden die Seitenflächen, die Vorderseite und die Rückseite des
Halbleiterbauelements angesehen, wobei die Vorderseite und die Rückseite insbesondere jeweils parallel zur
Haupterstreckungsebene des aktiven Bereichs des
Halbleiterchips verlaufen und an der Vorderseite im Betrieb des Halbleiterbauelements die Strahlung austritt.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauelements weist das Halbleiterbauelement an einer der Vorderseite des Halbleiterchips gegenüberliegenden
Rückseite des Halbleiterbauelements einen thermischen
Anschluss auf. Der thermische Anschluss erstreckt sich insbesondere bis zur Rückseite des Halbleiterchips. Der thermische Anschluss kann auch in den Halbleiterchip
hineinragen. Der thermische Anschluss weist insbesondere ein Material mit einer großen thermischen Leitfähigkeit,
beispielsweise einer thermischen Leitfähigkeit von mindestens 100 W/mK, bevorzugt mindestens 200 W/mK auf.
Im Unterschied zu einem elektrischen Kontakt ist der
thermische Anschluss nicht oder zumindest nicht nur zur elektrischen Kontaktierung des Halbleiterchips vorgesehen. Insbesondere kann der thermische Anschluss auch von dem aktiven Bereich des Halbleiterchips elektrisch isoliert sein.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauelements weist der Halbleiterchip an der
Vorderseite zumindest eine elektrische Anschlussfläche auf. Die elektrische Anschlussfläche ist zur elektrischen Kontaktierung des Halbleiterchips vorgesehen. Insbesondere ist die Anschlussfläche über eine auf dem Formkörper verlaufende Kontaktbahn mit einer elektrischen Kontaktfläche des Halbleiterbauelements elektrisch leitend verbunden. Die elektrische Kontaktfläche ist zur externen elektrischen Kontaktierung des Halbleiterbauelements vorgesehen und an einer Außenfläche des Halbleiterbauelements zugänglich. Die Vorderseite des Halbleiterchips kann auch mehr als eine elektrische Anschlussfläche aufweisen, beispielsweise zwei elektrische Anschlussflächen, insbesondere genau zwei elektrische Anschlussflächen. Mittels der Kontaktbahn ist beispielsweise eine planare elektrische Kontaktierung gebildet, also eine Kontaktierung ohne eine Drahtbond- Verbindung .
Die Rückseite des Halbleiterchips kann frei von einer elektrischen Anschlussfläche sein. Es ist jedoch auch denkbar, dass die Rückseite des Halbleiterchips eine
elektrische Anschlussfläche aufweist. Diese elektrische Anschlussfläche kann mit dem thermischen Anschluss verbunden oder räumlich beabstandet vom thermischen Anschluss
angeordnet sein.
In mindestens einer Ausführungsform des optoelektronischen Halbleiterbauelements weist das optoelektronische
Halbleiterbauelement einen Halbleiterchip auf, der eine Halbleiterschichtenfolge mit einem zur Erzeugung von
Strahlung vorgesehenen aktiven Bereich aufweist. Der
Halbleiterchip weist eine Vorderseite und eine der
Vorderseite gegenüberliegende Rückseite auf. Das
Halbleiterbauelement weist einen Formkörper auf, der zumindest stellenweise an den Halbleiterchip angeformt ist. Das Halbleiterbauelement weist an einer der Vorderseite des Halbleiterchips gegenüberliegenden Rückseite des Halbleiterbauelements einen thermischen Anschluss auf, der sich bis zur Rückseite des Halbleiterchips erstreckt. An der Vorderseite weist der Halbleiterchip zumindest eine
elektrische Anschlussfläche auf, die über eine auf dem
Formkörper verlaufende Kontaktbahn mit einer elektrischen Kontaktfläche des Halbleiterbauelements elektrisch leitend verbunden ist. Im Betrieb des Halbleiterbauelements im Halbleiterchip erzeugte Abwärme kann effizient über den thermischen
Anschluss abgeführt werden. Dadurch verringert sich im
Betrieb die Temperatur des aktiven Bereichs, wodurch sich die Effizienz des Halbleiterchips verbessert. Weiterhin wird die Lebensdauer des Halbleiterbauelements aufgrund der
reduzierten Temperaturen verbessert. Zudem liefert der thermische Anschluss eine zusätzliche Anschlussfläche für eine Befestigung an einem Anschlussträger, beispielsweise eine Leiterplatte, so dass das an dem Anschlussträger befestigte Halbleiterbauelement besser auf diesem mechanisch verankerbar ist. Beispielsweise erfolgt die Befestigung an dem Anschlussträger mittels einer Lötverbindung. Weiterhin muss die im Betrieb entstehende Abwärme nicht über den
Formkörper abgeführt werden. Die vertikale Ausdehnung des Formkörpers kann damit zur Verbesserung der mechanischen
Stabilität vergrößert werden, ohne dass sich hierdurch die Wärmeabfuhr verschlechtert.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauelements ist der Formkörper stellenweise an die Rückseite des Halbleiterchips angeformt und der Formkörper weist eine Ausnehmung auf, durch die sich der thermische Anschluss bis zur Rückseite des Halbleiterchips erstreckt. Durch den an die Rückseite des Halbleiterchips angrenzenden Formkörper wird die Verankerung des Halbleiterchips im
Formkörper verbessert. Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauelements beträgt eine Fläche des thermischen Anschlusses an der Rückseite des Halbleiterbauelements mindestens 60 % einer Fläche der Rückseite des
Halbleiterchips. Der thermische Anschluss bietet also eine vergleichsweise große Anschlussfläche, über die die Wärme in den Anschlussträger abgeführt werden kann. Die Fläche des thermischen Anschlusses kann auch größer oder gleich der Fläche der Rückseite des Halbleiterchips sein. Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauelements weist der Halbleiterchip an der
Vorderseite zwei elektrische Anschlussflächen auf, die jeweils über eine Kontaktbahn mit einer elektrischen
Kontaktfläche des Halbleiterbauelements verbunden sind.
Insbesondere kann die elektrische Kontaktierung des
Halbleiterchips ausschließlich von der Vorderseite des
Halbleiterchips her erfolgen.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauelements ist der thermische Anschluss von den elektrischen Kontaktflächen beabstandet. Beispielsweise ist der thermische Anschluss in Draufsicht auf die Vorderseite des Halbleiterchips zwischen zwei elektrischen Kontaktflächen angeordnet .
Insbesondere überlappt in Draufsicht auf die Vorderseite des Halbleiterchips der thermische Anschluss mit dem
Halbleiterchip. Zum Beispiel überlappt ein Flächenschwerpunkt des thermischen Anschlusses mit dem Halbleiterchip in
Draufsicht auf die Vorderseite des Halbleiterchips. Die im Halbleiterchip im Betrieb entstehende Verlustwärme kann effizient aus dem Halbleiterchip über den thermischen
Anschluss abgeführt werden.
Weiterhin sind die elektrischen Kontaktflächen zumindest stellenweise seitlich des Halbleiterchips angeordnet. In Draufsicht auf die Vorderseite des Halbleiterchips überragen die elektrischen Kontaktflächen also den Halbleiterchip zumindest stellenweise. Die elektrischen Kontaktflächen können auch vollständig seitlich des Halbleiterchips, also in Draufsicht auf die Vorderseite überlappungsfrei mit den
Halbleiterchip angeordnet sein. Die elektrischen
Kontaktflächen dienen insbesondere nicht primär der
Wärmeabfuhr, so dass deren Position relativ zum
Halbleiterchip im Hinblick auf die vereinfachte elektrische Kontaktierung des Halbleiterbauelements wählbar ist. Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauelements grenzt der Formkörper an zumindest zwei Seitenflächen des Halbleiterchips an. Die Vorderseite des Halbleiterchips ist zumindest stellenweise oder vollständig frei von dem Material des Formkörpers. Der Formkörper kann insbesondere an alle Seitenflächen des Halbleiterchips angrenzen. So kann vermieden werden, dass im Betrieb des Halbleiterbauelements im Halbleiterchip erzeugte Strahlung durch die Seitenflächen des Halbleiterchips austritt. Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauelements weist eine Außenfläche des thermischen Anschlusses ein lötbares Material auf. Mit anderen Worten ist der thermische Anschluss mittels einer Lötverbindung thermisch und gegebenenfalls auch elektrisch mit einem
Anschlussträger kontaktierbar .
Beispielsweise kann die Außenfläche des thermischen
Anschlusses Zinn oder Gold aufweisen, etwa in Form einer
Beschichtung des thermischen Anschlusses, die die Außenfläche des thermischen Anschlusses bildet.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauelements ist die Kontaktbahn über eine
Grenzfläche zwischen dem Formkörper und dem Halbleiterchip geführt, wobei die Kontaktbahn in einer senkrecht zur
Vorderseite verlaufenden Richtung von der Grenzfläche
beabstandet ist. Insbesondere kann zwischen der Grenzfläche und der Kontaktbahn ein elektrisch isolierendes Material angeordnet sein.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauelements bildet eine schräg oder senkrecht zum aktiven Bereich verlaufende Seitenfläche des
Halbleiterbauelements eine Montagefläche. Bei der Montage des Halbleiterbauelements derart, dass die Montagefläche dem Anschlussträger zugewandt ist, kann eine
Hauptabstrahlungsrichtung des Halbleiterbauelements parallel zum Anschlussträger verlaufen. Ein derartiges
Halbleiterbauelement mit einer seitlichen Emissionsrichtung wird auch als „Sidelooker" bezeichnet. Zum Beispiel ist das Halbleiterbauelement für die seitliche Einkopplung in einen Lichtleiter, etwa zur Hinterleuchtung einer
Flüssigkristallanzeige (liquid crystal display, LCD)
vorgesehen . Gemäß zumindest einer Ausführungsform des
Halbleiterbauelements bildet die Rückseite des
Halbleiterbauelements eine Montagefläche des
Halbleiterbauelements. Insbesondere ist das
Halbleiterbauelement an der Rückseite elektrisch
kontaktierbar . Zum Beispiel sind alle für die elektrische Kontaktierung des Halbleiterbauelements erforderlichen elektrischen Kontaktflächen an der Rückseite des
Halbleiterbauelements zugänglich. Bei der Montage des
Halbleiterbauelements an dem Anschlussträger derart, dass die Rückseite dem Anschlussträger zugewandt ist, verläuft die Hauptabstrahlungsrichtung der im Betrieb erzeugten Strahlung senkrecht zum Anschlussträger. Ein derartiges
Halbleiterbauelement, das vom Anschlussträger aus gesehen nach oben abstrahlt, wird auch als „Toplooker" bezeichnet. Zum Beispiel ist das Halbleiterbauelement für die
Allgemeinbeleuchtung oder in einem Scheinwerfer, etwa für ein Kraftfahrzeug, vorgesehen.
Weiterhin wird ein Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen angegeben.
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine Mehrzahl von Halbleiterchips, die jeweils einen zur Erzeugung von Strahlung vorgesehenen aktiven Bereich und eine Vorderseite aufweisen, bereitgestellt. Beispielsweise werden die Halbleiterchips matrixförmig auf einem Hilfsträger angeordnet .
Gemäß zumindest einer Ausführungsform des Verfahrens umfasst das Verfahren einen Schritt, in dem die Halbleiterchips zumindest bereichsweise mit einer Formmasse zur Ausbildung eines Formkörperverbunds umformt werden, wobei der Formkörperverbund jeweils die den Vorderseiten der Halbleiterchips gegenüberliegenden Rückseiten bedeckt.
Beispielsweise wird die Formmasse mittels eines
Gießverfahrens aufgebracht. Unter einem Gießverfahren wird allgemein ein Verfahren verstanden, mit dem eine Formmasse gemäß einer vorgegebenen Form ausgestaltet und
erforderlichenfalls ausgehärtet werden kann. Insbesondere umfasst der Begriff „Gießverfahren" Gießen (molding) , Folien assistiertes Gießen (film assisted molding) , Spritzgießen (injection molding), Spritzpressen (transfer molding) und Formpressen (compression molding) .
Gemäß zumindest einer Ausführungsform des Verfahrens umfasst das Verfahren einen Schritt, in dem die Rückseiten der
Halbleiterchips bereichsweise freigelegt werden. Insbesondere kann beim Freilegen der Rückseiten auch stellenweise Material der Halbleiterchips abgetragen werden. So kann auf einfache Weise sichergestellt werden, dass sich zwischen dem
nachfolgend aufgebrachten thermischen Anschluss und der
Rückseite des Halbleiterchips kein Rest der Formmasse
befindet .
Gemäß zumindest einer Ausführungsform des Verfahrens umfasst das Verfahren einen Schritt, in dem eine Mehrzahl von
thermischen Anschlüssen ausgebildet wird, wobei die
thermischen Anschlüsse jeweils an die Rückseiten der
Halbleiterchips angrenzen.
Die thermischen Anschlüsse werden insbesondere nach dem
Umformen der Halbleiterchips mit der Formmasse ausgebildet. Die thermischen Anschlüsse sind also nicht Teil eines
vorgefertigten Trägers, an dem die Halbleiterchips befestigt werden. Eine Verbindungsschicht zwischen den thermischen Anschlüssen und den Halbleiterchips, beispielsweise eine Lotschicht oder eine thermisch leitfähige Klebeschicht ist also nicht erforderlich. Das Ausbilden der thermischen Anschlüsse kann auch in einem mehrstufigen Verfahren erfolgen, beispielsweise durch
Abscheiden einer dünnen Keimschicht und einer nachfolgenden Verstärkung, etwa mit einer galvanischen Abscheidung.
Insbesondere können die beim Freilegen der Rückseiten der Halbleiterchips ausgebildeten Ausnehmungen im
Formkörperverbund teilweise oder auch vollständig mit dem Material für die thermischen Anschlüsse befüllt werden.
Gemäß zumindest einer Ausführungsform des Verfahrens umfasst das Verfahren einen Schritt, in dem der Formkörperverbund in eine Mehrzahl von Halbleiterbauelementen vereinzelt wird, wobei die Halbleiterbauelemente jeweils einen Halbleiterchip und einen thermischen Anschluss aufweisen. In mindestens einer Ausführungsform des Verfahrens wird eine Mehrzahl von Halbleiterchips bereitgestellt, die jeweils einen zur Erzeugung von Strahlung vorgesehenen aktiven
Bereich und eine Vorderseite aufweisen. Die Halbleiterchips werden bereichsweise mit einer Formmasse zur Ausbildung eines Formkörperverbunds umformt, wobei der Formkörperverbund jeweils die den Vorderseiten gegenüberliegenden Rückseiten bedeckt. Die Rückseiten der Halbleiterchips werden
bereichsweise freigelegt. Eine Mehrzahl von thermischen
Anschlüssen wird ausgebildet, wobei die thermischen
Anschlüsse an die Rückseiten der Halbleiterchips angrenzen. Der Formkörperverbund wird in eine Mehrzahl von
Halbleiterbauelementen vereinzelt, die jeweils einen
Halbleiterchips und einen thermischen Anschluss aufweisen. Das Verfahren wird vorzugsweise in der Reihenfolge der obigen Aufzählung durchgeführt. Allerdings kann der
Formkörperverbund auch bereits so ausgebildet werden, dass die Rückseiten des Halbleiterchips bereichsweise freiliegen. Der Schritt des bereichsweisen Freilegens der Rückseiten der Halbleiterchips und des bereichsweisen Umformens der
Halbleiterchips kann also in einem gemeinsamen
Herstellungsschritt erfolgen. Gemäß zumindest einer Ausführungsform des Verfahrens wird vor dem Vereinzeln des Formkörperverbunds auf dem
Formkörperverbund eine Beschichtung zur elektrischen
Kontaktierung der Halbleiterchips aufgebracht. Beim
Aufbringen der Beschichtung kann der Formkörperverbund
Aussparungen aufweisen, deren Seitenflächen beim Aufbringen der Beschichtung beschichtet werden.
Das beschriebene Verfahren ist zur Herstellung des weiter oben beschriebenen Halbleiterbauelements besonders geeignet. Im Zusammenhang mit dem Verfahren angeführte Merkmale können daher auch für das Halbleiterbauelement herangezogen werden und umgekehrt.
Weitere Ausgestaltungen und Zweckmäßigkeiten ergeben sich aus der folgenden Beschreibung der Ausführungsbeispiele in
Verbindung mit den Figuren.
Es zeigen: Die Figuren 1A und 1B ein Ausführungsbeispiel für ein
optoelektronisches Halbleiterbauelement in schematischer Schnittansicht (Figur 1A) und perspektivischer schematischer Darstellung (Figur 1B) ; Die Figuren IC und 1D jeweils ein Ausführungsbeispiel für einen für das optoelektronische Halbleiterbauelement
geeigneten Halbleiterchip; Figur IE ein Ausführungsbeispiel für eine Vorrichtung mit einem Halbleiterbauelement auf einem Anschlussträger;
Figur 2 ein weiteres Ausführungsbeispiel für ein
optoelektronisches Halbleiterbauelement in schematischer Schnittansicht; und die Figuren 3A bis 31 ein Ausführungsbeispiel für ein
Verfahren zur Herstellung von optoelektronischen
Halbleiterbauelementen anhand von Zwischenschritten, die in schematischer Schnittansicht (Figuren 3A, 3C, 3E und 3G) sowie in Draufsicht (Figur 3B, 3D, 3F, 3H und 31) dargestellt sind .
Gleiche, gleichartige oder gleichwirkende Elemente sind in den Figuren mit gleichen Bezugszeichen versehen.
Die Figuren sind jeweils schematische Darstellungen und daher nicht unbedingt maßstabsgetreu. Vielmehr können
vergleichsweise kleine Elemente und insbesondere
Schichtdicken zur Verdeutlichung übertrieben groß dargestellt sein .
Ein Ausführungsbeispiel für ein optoelektronisches
Halbleiterbauelement ist in Figur 1B in perspektivischer Darstellung und in Figur 1A in zugehöriger Schnittansicht gezeigt . Das optoelektronische Halbleiterbauelement 1 weist einen Halbleiterchip 2 mit einer Halbleiterschichtenfolge 200 auf, wobei die Halbleiterschichtenfolge 200 einen zur Erzeugung von Strahlung vorgesehenen aktiven Bereich 20 aufweist. Die Halbleiterschichtenfolge 200 ist auf einem Träger 29 des Halbleiterchips angeordnet. In vertikaler Richtung, also senkrecht zu einer Haupterstreckungsebene des aktiven
Bereichs 20, erstreckt sich der Halbleiterchip zwischen einer Vorderseite 201 und einer der Vorderseite gegenüberliegenden Rückseite 202. Die Vorderseite 201 bildet eine
Strahlungsaustrittsfläche des Halbleiterchips. Weiterhin weist der Halbleiterchip 1 Seitenflächen 205 auf, welche die Vorderseite 201 mit der Rückseite 202 verbinden. Der
Halbleiterchip 2 weist weiterhin zwei elektrische
Anschlussflächen 25 auf, die jeweils an der Vorderseite des Halbleiterchips 2 angeordnet sind.
Zwei Ausführungsbeispiele für Halbleiterchips 2 mit zwei vorderseitigen Anschlussflächen 25 für die elektrische
Kontaktierung werden im Zusammenhang mit den Figuren IC und 1D näher beschrieben.
Das optoelektronische Halbleiterbauelement 1 umfasst
weiterhin einen Formkörper 4, der stellenweise an den
Halbleiterchip 2 angeformt ist. In dem gezeigten
Ausführungsbeispiel bedeckt der Formkörper alle Seitenflächen 205 des Halbleiterchips und stellenweise die Rückseite 202. In vertikaler Richtung weist der Formkörper 4 eine größere Ausdehnung auf als der Halbleiterchip 2. Der Formkörper 4 bildet jeweils stellenweise eine Rückseite 12 und eine
Vorderseite 11 des Halbleiterbauelements 1 sowie die
Seitenflächen 15 des Halbleiterbauelements. An der Rückseite 12 weist der Formkörper 4 eine Ausnehmung 41 auf. In der Ausnehmung 41 ist ein thermischer Anschluss 3
ausgebildet, der sich von der Rückseite 12 des
Halbleiterbauelements 1 bis zur Rückseite 202 des
Halbleiterchips 2 erstreckt. Der thermische Anschluss grenzt unmittelbar an den Halbleiterchip an. Insbesondere ist zwischen dem thermischen Anschluss und dem Halbleiterchip keine Verbindungsschicht wie eine Lotschicht oder eine
Klebeschicht erforderlich. Der Formkörper kann auch mehrere solche Ausnehmungen aufweisen. Eine Querschnittsfläche der Ausnehmung oder der Ausnehmungen in Draufsicht auf die
Vorderseite des Halbleiterchips 2 ist so groß, dass die Wärme im Betrieb des Halbleiterchips effizient über den thermischen Anschluss abgeführt werden kann. An der Rückseite 12 des Halbleiterbauelements bildet der thermische Anschluss eine Anschlussfläche, die vorzugsweise mindestens 60 %, besonders bevorzugt mindestens 100 %, der Fläche der Rückseite des Halbleiterchips 2 beträgt. In lateraler Richtung ist der thermische Anschluss 3 vorzugsweise vollständig von dem
Formkörper 4 umgeben. Der thermische Anschluss erstreckt sich also nicht bis zu den Seitenflächen 15 des
Halbleiterbauelements 1.
Der Formkörper 4 enthält beispielsweise einen Kunststoff, etwa ein Epoxid oder ein Silikon. Im Betrieb des
Halbleiterbauelements im Halbleiterchip erzeugte Abwärme kann über den thermischen Anschluss 3 effizient aus dem
Halbleiterchip 2 abgeführt werden. Insbesondere muss der Wärmetransport nicht über den Formkörper 4 erfolgen. Die Anschlussflächen 25 des Halbleiterchips sind jeweils über Kontaktbahnen 55 mit Kontaktflächen 5 des
Halbleiterbauelements verbunden. Die Kontaktflächen 5 sind zur externen elektrischen Kontaktierung des Halbleiterbauelements vorgesehen. Durch Anlegen einer
elektrischen Spannung zwischen den Kontaktflächen 5 können Ladungsträger von gegenüberliegenden Seiten in den aktiven Bereich 20 des Halbleiterchips 2 injiziert werden und dort unter Emission von Strahlung rekombinieren.
Der thermische Anschluss 3 ist also zusätzlich zu den zwei vorderseitigen Anschlussflächen vorgesehen und insbesondere für die elektrische Kontaktierung nicht erforderlich.
Für die Vereinfachung einer Kontaktierung der thermischen Anschlüsse 3 und der Kontaktflächen 5 können der thermische Anschluss und die Kontaktflächen ein lötbares Material 35, etwa Gold oder Zinn, aufweisen. Zum Beispiel ist das lötbare Material eine Beschichtung, welche eine Außenfläche des thermischen Anschlusses 3 beziehungsweise der Kontaktflächen 5 bildet.
Auf der Vorderseite 201 des Halbleiterchips ist in dem gezeigten Ausführungsbeispiel ein
Strahlungskonversionselement 7 angeordnet. Das
Strahlungskonversionselement 7 ist dafür vorgesehen, im aktiven Bereich erzeugte Primärstrahlung zumindest teilweise in Sekundärstrahlung umzuwandeln. Beispielsweise kann das Halbleiterbauelement 1 Mischstrahlung mit der Primärstrahlung und der Sekundärstrahlung abstrahlen, wobei die
Mischstrahlung beispielsweise für das menschliche Auge einen weißen Farbeindruck liefert. Auf ein solches
Strahlungskonversionselement kann jedoch auch verzichtet werden.
In Draufsicht auf die Vorderseite des Halbleiterbauelements 1 weist das Halbleiterbauelement eine rechteckige Grundform mit Einbuchtungen 17 an den Ecken des Halbleiterbauelements auf. Die Kontaktflächen 5 sind an den Seitenflächen der
Einbuchtungen 17 ausgebildet. Das optoelektronische Halbleiterbauelement 1 ist als ein so genannter Sidelooker ausgebildet, bei dem eine Seitenfläche 15 eine Montagefläche 10 des Halbleiterbauelements bildet.
Figur IE zeigt ein Ausführungsbeispiel einer Vorrichtung, bei der ein solches Halbleiterbauelement 1 auf einem
Anschlussträger 8 angeordnet ist. Der Anschlussträger weist zwei elektrische Anschlussträgerflächen 81 auf, die jeweils über ein Verbindungsmittel 85 mit den Kontaktflächen 5 des Halbleiterbauelements 1 elektrisch leitend verbunden sind. Bei der elektrischen Kontaktierung kann das Verbindungsmittel 85 die Einbuchtungen 17 des Halbleiterbauelements zumindest teilweise füllen.
Weiterhin weist der Anschlussträger 8 eine thermische
Anschlussträgerfläche 82 auf, die mit dem thermischen
Anschluss 3 des optoelektronischen Halbleiterbauelements 1 verbunden ist. Diese Verbindung muss nicht notwendigerweise elektrisch leitfähig sein. Vorzugsweise erfolgt diese
thermische Verbindung mit demselben Verbindungsmittel 85 wie die elektrische Verbindung zwischen den elektrischen
Anschlussträgerflächen 81 und den Kontaktflächen 5, so dass die thermische Verbindung und die elektrischen Verbindungen in einem gemeinsamen Herstellungsschritt gebildet werden können. Vorzugsweise enthält das Verbindungsmittel 85 ein Lot. Eine Verbindung mit einer hohen elektrischen und
gleichzeitig hohen thermischen Leitfähigkeit ist so
vereinfacht erzielbar. Alternativ ist jedoch auch denkbar, die Verbindung mittels eines insbesondere elektrisch
leitfähigen Klebemittels herzustellen.
Als Anschlussträger 8 eignet sich beispielsweise eine
Leiterplatte, etwa eine FR4-Leiterplatte, eine flexible
Leiterplatte oder eine Metallkernplatine.
Die Kontaktbahnen 55 sind jeweils über eine Grenzfläche 42 zwischen dem Halbleiterchip 2 und dem Formkörper 4 geführt. Auf Höhe der Grenzfläche sind die Kontaktbahnen 55 jeweils in vertikaler Richtung von der Grenzfläche 42 beabstandet.
Beispielsweise ist zwischen den Kontaktbahnen 55 und der Grenzfläche 42 ein elektrisch isolierendes Material 6 angeordnet, zum Beispiel ein Polymermaterial, etwa ein
Silikon oder ein Epoxid. Alternativ kann statt eines
elektrisch isolierenden Materials auch ein Luftspalt
vorgesehen sein. Eine Ausdehnung des dielektrischen Materials in vertikaler Richtung beträgt beispielsweise zwischen einschließlich 35 ym und einschließlich 350 ym, bevorzugt zwischen einschließlich 50 ym und einschließlich 100 ym.
Durch die von der Grenzfläche 42 beabstandete Ausgestaltung der Kontaktbahn 55 kann auf einfache und zuverlässige Weise ein elektrischer Kurzschluss des Halbleiterchips an der Kante des Halbleiterchips vermieden werden.
In Figur IC ist ein Ausführungsbeispiel für einen
Halbleiterchip 2 gezeigt, der für das in den Figuren 1A und 1B gezeigte Ausführungsbeispiel des optoelektronischen
Halbleiterbauelements 1 besonders geeignet ist. Die
Halbleiterschichtenfolge 200 weist einen zur Erzeugung von Strahlung vorgesehenen aktiven Bereich 20 auf, der zwischen einer ersten Halbleiterschicht 21 und einen zweiten Halbleiterschicht 22 angeordnet ist. Die
Halbleiterschichtenfolge 200 ist mittels einer
Verbindungsschicht 24, beispielsweise einer Lotschicht oder einer Klebeschicht, mit einem Träger 29 des Halbleiterchips verbunden. Der Träger 29 dient der mechanischen
Stabilisierung der Halbleiterschichtenfolge 200, so dass ein Aufwachssubstrat für die Halbleiterschichtenfolge hierfür nicht mehr erforderlich ist und bei der Herstellung des Halbleiterchips entfernt werden kann.
Die erste Halbleiterschicht 21 ist über eine erste
Anschlussschicht 27 mit einer Anschlussfläche 25 elektrisch leitend verbunden. Die erste Anschlussschicht 27 kann
weiterhin die Funktion einer Spiegelschicht für die im aktiven Bereich 20 erzeugte Strahlung erfüllen. Die
Halbleiterschichtenfolge 200 weist weiterhin Ausnehmungen 26 auf, die sich durch die erste Halbleiterschicht 21 und den aktiven Bereich 20 hindurch in die zweite Halbleiterschicht 22 hinein erstrecken. In den Ausnehmungen 26 ist die zweite Halbleiterschicht 22 mit einer zweiten Anschlussschicht 28 elektrisch leitend verbunden. Über diese zweite
Anschlussschicht 28 ist die zweite Halbleiterschicht mit der Anschlussfläche 25 elektrisch leitend verbunden. Zur
Vermeidung eines elektrischen Kurzschlusses zwischen der ersten Anschlussschicht und der zweiten Anschlussschicht sowie zwischen der zweiten Anschlussschicht und der ersten Halbleiterschicht 21 ist eine Isolationsschicht 23
vorgesehen . Die Anschlussflächen 25 sind jeweils seitlich der
Halbleiterschichtenfolge 200 angeordnet, so dass die vom Träger 29 abgewandte Vorderseite der Halbleiterschichtenfolge frei von metallischem Material ist. Die Gefahr einer Abschattung der im aktiven Bereich erzeugten Strahlung kann so vermieden werden.
Weiterhin kann der Träger 29 im Hinblick auf eine hohe thermische Leitfähigkeit ausgewählt sein. Zum Beispiel kann der Träger 29 ein Halbleitermaterial, etwa Silizium oder Germanium enthalten oder aus einem solchen Material bestehen. Derartige Materialien zeichnen sich durch eine hohe
Wärmeleitfähigkeit aus, insbesondere im Vergleich zu einem Saphir-Aufwachssubstrat .
Alternativ kann jedoch auch ein anderer Halbleiterchip mit zwei vorderseitigen Kontakten Anwendung finden,
beispielsweise ein Halbleiterchip, der wie in Figur 1D dargestellt ausgebildet ist. Bei diesem Halbleiterchip bildet das Aufwachssubstrat selbst den Träger 29. Es ist also keine Verbindungsschicht zwischen der Halbleiterschichtenfolge 200 und dem Träger 29 erforderlich. Die Anschlussflächen 25 sind jeweils auf der Halbleiterschichtenfolge 200 angeordnet. Ein derartiger Halbleiterchip ist besonders einfach und
kostengünstig herstellbar.
In Figur 2 ist ein weiteres Ausführungsbeispiel für ein
Halbleiterbauelement 1 gezeigt. Dieses weitere
Ausführungsbeispiel entspricht im Wesentlichen dem im
Zusammenhang mit den Figuren 1A bis IE beschriebenen
Ausführungsbeispiel. Im Unterschied hierzu ist das
Halbleiterbauelement 1 als ein so genannter Toplooker
ausgeführt, bei dem eine Rückseite 12 des
Halbleiterbauelements 1 eine Montagefläche 10 des
Halbleiterbauelements bildet. Bei der Montage auf einem
Anschlussträger verläuft eine Hauptabstrahlungsrichtung der im aktiven Bereich 20 des Halbleiterchips 2 erzeugten
Strahlung senkrecht zum Anschlussträger.
Der Formkörper 4 weist weiterhin mehrere Ausnehmungen 41 auf, in denen der thermische Anschluss 3 an die Rückseite 202 des Halbleiterchips 2 angrenzt. Bei einem Halbleiterchip 2, der an der Rückseite 202 eine Anschlussfläche aufweist, kann der thermische Anschluss 3 in diesem Ausführungsbeispiel auch eine elektrische Kontaktfläche 5 des Halbleiterbauelements 1 bilden. In diesem Fall ist nur eine Anschlussfläche an der Vorderseite 201 des Halbleiterchips 2 erforderlich. Die vorderseitige Anschlussfläche 25 ist wiederum über eine
Kontaktbahn 55 mit einer Kontaktfläche 5 verbunden, wobei die elektrisch leitende Verbindung durch eine Aussparung 45 durch den Formkörper 4 hindurch erfolgt. Alternativ kann der
Halbleiterchip wie im Zusammenhang mit den Figuren 1A bis IE beschrieben auch zwei vorderseitige Anschlussflächen 25 aufweisen, so dass der thermische Anschluss 3 ausschließlich der Wärmeabfuhr aus dem Halbleiterchip 2 und nicht der elektrischen Kontaktierung des Halbleiterchips 2 dient.
Bei dem in der Figur 2 gezeigten Toplooker kann die vertikale Ausdehnung des Formkörpers 4 und damit die mechanische
Stabilität des Halbleiterbauelements 1 erhöht werden, ohne dass sich die Wärmeabfuhr aus dem Halbleiterchip 2
verschlechtert, da die Wärme über den thermischen Anschluss 3 aus dem Halbleiterbauelement 1 abgeführt werden kann und somit eine Wärmeabfuhr nicht über das Material des
Formkörpers 4 erfolgen muss. Insbesondere kann die vertikale Ausdehnung des Formkörpers erhöht werden, ohne dass die vertikale Ausdehnung des Halbleiterchips ebenso erhöht werden muss . Anhand der Figuren 3A bis 31 wird ein Ausführungsbeispiel für ein Verfahren zur Herstellung von optoelektronischen
Halbleiterbauelementen 1 beschrieben. Die Beschreibung erfolgt anhand eines Ausschnitts, aus dem bei der Herstellung zwei Halbleiterbauelemente 1 hervorgehen, die exemplarisch wie im Zusammenhang mit den Figuren 1A bis IE beschrieben ausgebildet sind.
Zunächst werden Halbleiterchips 2 bereitgestellt und von einer Formmasse 4 umformt, wobei die Formmasse stellenweise an die Seitenflächen 205 und die Rückseiten 202 der
Halbleiterchips angrenzt. Die Vorderseiten 201 der
Halbleiterchips bleiben vorzugsweise vollständig oder
zumindest teilweise frei von Material des Formkörperverbunds 40.
Der Formkörperverbund 40 weist, wie in den Figuren 3A und 3B gezeigt, Aussparungen 45 auf, die sich in vertikaler Richtung durch den Formkörperverbund hindurch erstrecken. Diese
Aussparungen können bereits beim Ausbilden des
Formkörperverbunds entstehen, beispielsweise durch eine entsprechend geformte Gießform, oder nachfolgend durch
Materialabtrag des Formkörperverbunds ausgebildet werden, beispielsweise durch einen mechanischen Materialabtrag, etwa mittels Bohrens, oder durch Materialabtrag mittels kohärenter Strahlung, etwa Laserstrahlung.
Nachfolgend wird die Rückseite 202 des Halbleiterchips 2 bereichsweise freigelegt. Hierfür werden Ausnehmungen 41 im Formkörperverbund 40 ausgebildet. Die Ausnehmungen können wie bereits im Zusammenhang mit den Aussparungen beschrieben durch einen Materialabtrag ausgebildet werden. Alternativ kann der Formkörperverbund auch so ausgebildet werden, dass die Halbleiterchips bereits stellenweise freiliegen. Beim Ausbilden der Ausnehmungen 41 im Formkörperverbund 40 kann auch stellenweise Material des Halbleiterchips 2 entfernt werden. So kann auf einfache Weise sichergestellt werden, dass sich zwischen dem später hergestellten thermischen
Anschluss und dem Halbleiterchip 2 kein Material des
Formkörperverbunds befindet. Der Materialabtrag beim
Ausbilden der Ausnehmungen kann jedoch auch unmittelbar an dem Halbleiterchip stoppen.
Auf eine Grenzfläche 42 zwischen den Halbleiterchips 2 und dem Formkörperverbund 40 wird zumindest stellenweise ein elektrisch isolierendes Material 6 aufgebracht (Figuren 3E und 3F) . Das isolierende Material grenzt also stellenweise an die Halbleiterchips und stellenweise an den Formkörperverbund an. Beispielsweise kann das elektrisch isolierende Material streifenförmig durchgehend über mehrere Halbleiterchips ausgebildet werden. Zumindest wird das elektrisch isolierende Material an den Stellen aufgebracht, an denen nachfolgend Kontaktbahnen für die Kontaktierung der Halbleiterchips ausgebildet werden. Ein solches elektrisch isolierendes Material ist jedoch nicht zwingend erforderlich.
Nachfolgend wird, wie in den Figuren 3G und 3H dargestellt eine Beschichtung 50 aufgebracht, mit der Kontaktbahnen 55 und Kontaktflächen 5 für die elektrische Kontaktierung des Halbleiterchips 2 ausgebildet werden. Die Kontaktbahnen werden insbesondere über das elektrisch isolierende Material 6 geführt. Die Kontaktflächen 5 werden an den Seitenflächen der Aussparungen 45 des Formkörperverbunds ausgebildet.
Weiterhin wird in den Ausnehmungen 41 für jeden
Halbleiterchip zumindest ein thermischer Anschluss 3 ausgebildet. Der thermische Anschluss ist also kein Teil eines vorgefertigten Trägers, sondern wird auf die bereits umformten Halbleiterchips aufgebracht, beispielsweise durch ein Abscheideverfahren. Hierfür können die Ausnehmungen teilweise oder vollständig befüllt werden. Das Befüllen kann mehrstufig erfolgen, beispielsweise mittels einer
Bekeimungsschicht, welche nachfolgend verstärkt wird. Die Bekeimungsschicht kann beispielsweise mittels Sputterns, thermischen Verdampfens oder mittels einer Palladium- Bekeimung aufgebracht werden. Das Verstärken kann
beispielsweise in einem galvanischen Prozess erfolgen. Die laterale Strukturierung des thermischen Anschlusses 3 an der Rückseite der Halbleiterbauelemente kann beispielsweise mittels eines lithografischen Verfahrens erfolgen.
Das Herstellen des thermischen Anschlusses 3 und der
Beschichtung 50 für die elektrische Kontaktierung können in einem gemeinsamen Herstellungsschritt oder in zumindest einem gemeinsamen Teilschritt durchgeführt werden, so dass der thermische Anschluss 3 mit einem geringen zusätzlichen
Prozessaufwand hergestellt werden kann.
Für die Vereinfachung einer Kontaktierung der thermischen Anschlüsse 3 und der Kontaktflächen 5 kann abschließend ein lötbares Material 35 aufgebracht werden (vergleiche Figur
1A) , welches eine Außenfläche des thermischen Anschlusses 3 beziehungsweise der Kontaktflächen 5 bildet.
Abschließend wird der Formkörperverbund 40 zur Vereinzelung der Halbleiterbauelemente 1 entlang von Vereinzelungslinien 9, dargestellt in Figur 31, vereinzelt. Dies kann
beispielsweise mittels eines mechanischen Verfahrens, etwa Sägens, oder mittels kohärenter Strahlung erfolgen. Die Vereinzelungslinien 9 verlaufen durch die Aussparungen 45 des Formkörperverbunds, so dass aus den Aussparungen jeweils in den Ecken der entstehenden Formkörper 4 ausgebildete
Einbuchtungen 17 entstehen. In diesen Einbuchtungen stehen die Kontaktflächen 5 für die elektrische Kontaktierung des Halbleiterbauelements 1 zur Verfügung. Die Seitenflächen 15 des Halbleiterbauelements entstehen beim Vereinzeln des
Formkörperverbunds 40 in einzelne Formkörper 4. Die
Seitenflächen können daher für das Vereinzelungsverfahren typische Spuren aufweisen, beispielsweise Sägespuren oder
Spuren eines Materialabtrags mittels Laserstrahlung. Eine der beim Vereinzeln entstehenden Seitenflächen 15 des
Halbleiterbauelements bildet eine Montagefläche 10. Selbstverständlich eignet sich das beschriebene Verfahren auch für die Herstellung von Toplookern, beispielsweise von Toplookern, die im Zusammenhang mit Figur 2 beschrieben sind. In diesem Fall bilden nicht die beim Vereinzeln entstehenden Seitenflächen 15 des Formkörpers 4 die Montagefläche 10, sondern die der Vorderseite des Halbleiterchips abgewandte Rückseite 12 des Halbleiterbauelements.
Wenn der thermische Anschluss 3 zusätzlich auch als
elektrische Kontaktfläche dient, finden zweckmäßigerweise für die Herstellung des thermischen Anschlusses 3 geeignete
Keimschichten Anwendung, mit denen ein geringer elektrischer Widerstand zum Halbleiterchip 2 erzielbar kann.
Mit dem beschriebenen Verfahren kann auf einfache und
zuverlässige Weise ein Halbleiterbauelement hergestellt werden, bei dem die im Betrieb des Halbleiterbauelements entstehende Verlustwärme trotz der Einbettung des
Halbleiterchips in einen Formkörper 4 effizient über den thermischen Anschluss 3 abgeführt werden kann. Dadurch erhöhen sich sowohl die Effizienz des Halbleiterchips als auch die Lebensdauer aufgrund der im Betrieb des
Halbleiterbauelements auftretenden reduzierten Temperaturen. Weiterhin kann über den zusätzlichen thermischen Anschluss die mechanische Verankerung auf einem Anschlussträger verbessert werden, insbesondere durch eine zusätzliche
Lötverbindung. Weiterhin sind die Halbleiterbauelemente insbesondere im Vergleich zu Halbleiterbauelementen, bei denen die Halbleiterchips in vorgefertigte Gehäusekörper platziert werden, besonders kompakt und kostengünstig
herstellbar .
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2015 105 692.5, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die
Erfindung jedes neue Merkmal sowie jede Kombination von
Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder den Ausführungsbeispielen angegeben ist.

Claims

Patentansprüche
1. Optoelektronisches Halbleiterbauelement (1) mit einem Halbleiterchip (2), der eine Halbleiterschichtenfolge (200) mit einem zur Erzeugung von Strahlung vorgesehenen aktiven Bereich (20) aufweist, wobei
- der Halbleiterchip eine Vorderseite (201) und eine der Vorderseite gegenüberliegende Rückseite (202) aufweist;
- das Halbleiterbauelement einen Formkörper (4) aufweist, der zumindest stellenweise an den Halbleiterchip angeformt ist;
- das Halbleiterbauelement an einer der Vorderseite des Halbleiterchips gegenüberliegenden Rückseite (12) des
Halbleiterbauelements einen thermischen Anschluss aufweist, der sich bis zur Rückseite des Halbleiterchips erstreckt; und - der Halbleiterchip an der Vorderseite zumindest eine elektrische Anschlussfläche (25) aufweist, die über eine auf dem Formkörper verlaufende Kontaktbahn (55) mit einer
elektrischen Kontaktfläche (5) des Halbleiterbauelements elektrisch leitend verbunden ist.
2. Halbleiterbauelement nach Anspruch 1,
wobei der Formkörper stellenweise an die Rückseite des
Halbleiterchips angeformt ist und der Formkörper zumindest eine Ausnehmung aufweist, durch die sich der thermische
Anschluss bis zur Rückseite des Halbleiterchips erstreckt.
3. Halbleiterbauelement nach Anspruch 1 oder 2,
wobei eine Fläche des thermischen Anschlusses an der
Rückseite des Halbleiterbauelements mindestens 60 ~6 einer Fläche der Rückseite des Halbleiterchips beträgt.
4. Halbleiterbauelement nach einem der vorhergehenden
Ansprüche, wobei der Halbleiterchip an der Vorderseite zwei elektrische Anschlussflächen (25) aufweist, die jeweils über eine
Kontaktbahn (55) mit einer elektrischen Kontaktfläche (5) des Halbleiterbauelements verbunden sind.
5. Halbleiterbauelement nach Anspruch 4,
wobei
- der thermische Anschluss von den elektrischen
Kontaktflächen beabstandet ist; und
- in Draufsicht auf die Vorderseite des Halbleiterchips der thermische Anschluss mit den Halbleiterchip überlappt und die elektrischen Kontaktflächen zumindest stellenweise seitlich des Halbleiterchips angeordnet sind.
6. Halbleiterbauelement nach einem der vorhergehenden
Ansprüche,
wobei der Formkörper an zumindest zwei Seitenflächen (205) des Halbleiterchips angrenzt und die Vorderseite des
Halbleiterchips zumindest stellenweise frei von dem Material des Formkörpers ist.
7. Halbleiterbauelement nach einem der vorhergehenden
Ansprüche,
wobei eine Außenfläche des thermischen Anschlusses ein lötbares Material (35) aufweist.
8. Halbleiterbauelement nach einem der vorhergehenden
Ansprüche,
wobei die Kontaktbahn über eine Grenzfläche zwischen dem Formkörper und dem Halbleiterchip geführt ist und die
Kontaktbahn in einer senkrecht zur Vorderseite verlaufenden Richtung von der Grenzfläche beabstandet ist.
9. Halbleiterbauelement nach Anspruch 8,
wobei zwischen der Grenzfläche und der Kontaktbahn ein elektrisch isolierendes Material angeordnet ist.
10. Halbleiterbauelement nach einem der vorhergehenden
Ansprüche,
bei dem eine schräg oder senkrecht zum aktiven Bereich verlaufende Seitenfläche (15) des Halbleiterbauelements eine Montagefläche (10) bildet.
11. Halbleiterbauelement nach einem der Ansprüche 1 bis 9, bei dem die Rückseite des Halbleiterbauelements eine
Montagefläche (10) des Halbleiterbauelements bildet und das Halbleiterbauelement an der Rückseite elektrisch
kontaktierbar ist.
12. Verfahren zur Herstellung einer Mehrzahl von
Halbleiterbauelementen (1) mit den Schritten:
a) Bereitstellen einer Mehrzahl von Halbleiterchips (2), die jeweils einen zur Erzeugung von Strahlung vorgesehenen aktiven Bereich (20) und eine Vorderseite (201) aufweisen; b) bereichsweises Umformen der Halbleiterchips mit einer Formmasse zur Ausbildung eines Formkörperverbunds (40), wobei der Formkörperverbund jeweils die den Vorderseiten
gegenüberliegenden Rückseiten (202) bedeckt;
c) bereichsweises Freilegen der Rückseiten der
Halbleiterchips ;
d) Ausbilden einer Mehrzahl von thermischen Anschlüssen (3) , die an die Rückseiten der Halbleiterchips angrenzen; und e) Vereinzeln des Formkörperverbunds in eine Mehrzahl von Halbleiterbauelementen, die jeweils einen Halbleiterchip und einen thermischen Anschluss aufweisen.
13. Verfahren nach Anspruch 12,
wobei vor Schritt e) auf dem Formkörperverbund eine
Beschichtung (50) zur elektrischen Kontaktierung der
Halbleiterchips aufgebracht wird.
14. Verfahren nach Anspruch 13,
wobei der Formkörperverbund Aussparungen aufweist, deren Seitenflächen beim Aufbringen der Beschichtung beschichtet werden .
15. Verfahren nach einem der Ansprüche 12 bis 14,
bei dem ein Halbleiterbauelement nach einem der Ansprüche 1 bis 11 hergestellt wird.
PCT/EP2016/057408 2015-04-14 2016-04-05 Strahlungsemittierendes halbleiterbauelement und herstellungsverfahren einer mehrzahl von halbleiterbauelementen Ceased WO2016165977A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE112016001736.7T DE112016001736A5 (de) 2015-04-14 2016-04-05 Strahlungsemittierendes Halbleiterbauelement und Herstellungsverfahren einer Mehrzahl von Halbleiterbauelementen
US15/565,112 US10396259B2 (en) 2015-04-14 2016-04-05 Radiation-emitting semiconductor component and production method of a plurality of semiconductor components

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015105692.5A DE102015105692A1 (de) 2015-04-14 2015-04-14 Halbleiterbauelement und Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen
DE102015105692.5 2015-04-14

Publications (1)

Publication Number Publication Date
WO2016165977A1 true WO2016165977A1 (de) 2016-10-20

Family

ID=55650441

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2016/057408 Ceased WO2016165977A1 (de) 2015-04-14 2016-04-05 Strahlungsemittierendes halbleiterbauelement und herstellungsverfahren einer mehrzahl von halbleiterbauelementen

Country Status (3)

Country Link
US (1) US10396259B2 (de)
DE (2) DE102015105692A1 (de)
WO (1) WO2016165977A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018116928B4 (de) * 2018-07-12 2022-11-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130009190A1 (en) * 2010-04-07 2013-01-10 Yuhichi Memida Light emitting device and method for manufacturing same
DE102012002605A1 (de) * 2012-02-13 2013-08-14 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
WO2014016165A1 (de) * 2012-07-24 2014-01-30 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element
DE102013103226A1 (de) * 2013-03-28 2014-10-02 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999007023A1 (de) * 1997-07-29 1999-02-11 Osram Opto Semiconductors Gmbh & Co. Ohg Optoelektronisches bauelement
US20100025722A1 (en) * 2006-11-14 2010-02-04 Harison Toshiba Lighting Corp. Light emitting device, its manufacturing method and its mounted substrate
US7781877B2 (en) * 2007-08-07 2010-08-24 Micron Technology, Inc. Packaged integrated circuit devices with through-body conductive vias, and methods of making same
DE102008045653B4 (de) 2008-09-03 2020-03-26 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil
DE102008045925A1 (de) * 2008-09-04 2010-03-11 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil und Verfahren zur Herstellung eines optoelektronischen Bauteils
KR101125296B1 (ko) * 2009-10-21 2012-03-27 엘지이노텍 주식회사 라이트 유닛
US9039216B2 (en) * 2010-04-01 2015-05-26 Lg Innotek Co., Ltd. Light emitting device package and light unit having the same
CN102903722A (zh) * 2011-07-26 2013-01-30 旭丽电子(广州)有限公司 薄型化有源检测模块及其制作方法
US20130214418A1 (en) * 2012-01-12 2013-08-22 King Dragon International Inc. Semiconductor Device Package with Slanting Structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130009190A1 (en) * 2010-04-07 2013-01-10 Yuhichi Memida Light emitting device and method for manufacturing same
DE102012002605A1 (de) * 2012-02-13 2013-08-14 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
WO2014016165A1 (de) * 2012-07-24 2014-01-30 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element
DE102013103226A1 (de) * 2013-03-28 2014-10-02 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements

Also Published As

Publication number Publication date
US20180123007A1 (en) 2018-05-03
DE102015105692A1 (de) 2016-10-20
US10396259B2 (en) 2019-08-27
DE112016001736A5 (de) 2018-01-25

Similar Documents

Publication Publication Date Title
EP2162927B1 (de) Verfahren zur herstellung von optoelektronischen bauelementen
DE102012209325B4 (de) Optoelektronisches Modul
DE102010048159B4 (de) Leuchtdiodenchip
EP1911104B1 (de) Verfahren zur herstellung von halbleiterbauelementen und dünnfilm-halbleiterbauelement
WO2014154632A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
DE102009056386A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen
WO2014060355A2 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterbauteilen
WO2015071109A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauelementen und optoelektronisches halbleiterbauelement
EP2583318A1 (de) Oberflächenmontierbares optoelektronisches bauelement und verfahren zur herstellung eines oberflächenmontierbaren optoelektronischen bauelements
DE102015111492B4 (de) Bauelemente und Verfahren zur Herstellung von Bauelementen
DE102012216738A1 (de) Optoelektronisches bauelement
DE102013104840A1 (de) Strahlungsemittierendes Halbleiterbauelement und Verfahren zur Herstellung von strahlungsemittierenden Halbleiterbauelementen
WO2016173841A1 (de) Optoelektronische bauelementanordnung und verfahren zur herstellung einer vielzahl von optoelektronischen bauelementanordnungen
WO2017009332A1 (de) Optoelektronisches bauelement und ein verfahren zur herstellung eines optoelektronischen bauelements
WO2016202794A1 (de) Bauelement und verfahren zur herstellung eines bauelements
WO2017129698A1 (de) Herstellung eines multichip-bauelements
DE102017107201A1 (de) Verfahren zum Herstellen eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
WO2016113314A1 (de) Verfahren zur herstellung einer mehrzahl von optoelektronischen halbleiterbauelementen und optoelektronisches halbleiterbauelement
WO2016165977A1 (de) Strahlungsemittierendes halbleiterbauelement und herstellungsverfahren einer mehrzahl von halbleiterbauelementen
DE102015113310A1 (de) Halbleiterchip
DE102004047061B4 (de) Optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102010054591B4 (de) Gehäuse und Verfahren zur Herstellung eines Gehäuses für ein optoelektronisches Bauelement
WO2021122112A1 (de) Verfahren zur herstellung von halbleiterbauelementen und halbleiterbauelement
DE102014116080A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102014118349A1 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16713932

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15565112

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 112016001736

Country of ref document: DE

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112016001736

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16713932

Country of ref document: EP

Kind code of ref document: A1