WO2016163240A1 - 固体撮像素子、および電子装置 - Google Patents

固体撮像素子、および電子装置 Download PDF

Info

Publication number
WO2016163240A1
WO2016163240A1 PCT/JP2016/059321 JP2016059321W WO2016163240A1 WO 2016163240 A1 WO2016163240 A1 WO 2016163240A1 JP 2016059321 W JP2016059321 W JP 2016059321W WO 2016163240 A1 WO2016163240 A1 WO 2016163240A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixel
solid
state imaging
photoelectric conversion
shared
Prior art date
Application number
PCT/JP2016/059321
Other languages
English (en)
French (fr)
Inventor
拓也 佐野
壽史 若野
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to KR1020247011589A priority Critical patent/KR20240052076A/ko
Priority to KR1020177022140A priority patent/KR102524685B1/ko
Priority to JP2017511532A priority patent/JP6750614B2/ja
Priority to EP16776408.3A priority patent/EP3282689B1/en
Priority to US15/559,914 priority patent/US10225497B2/en
Priority to CN201680009458.0A priority patent/CN107251546B/zh
Priority to KR1020237013169A priority patent/KR102656723B1/ko
Publication of WO2016163240A1 publication Critical patent/WO2016163240A1/ja
Priority to US16/034,104 priority patent/US10659705B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/625—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of smear
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Definitions

  • the present disclosure relates to a solid-state imaging device and an electronic device, and more particularly, to a solid-state imaging device and an electronic device that are suitable for use when the pixel size is reduced or the driving power is reduced.
  • CMOS image sensor In a solid-state imaging device represented by a CMOS image sensor, the pixel size is remarkably miniaturized as the number of pixels increases.
  • CMOS image sensor taking advantage of the high degree of freedom of layout, for example, FD (floating diffusion) or various pixels Tr.
  • FD floating diffusion
  • Tr various pixels Tr.
  • Various pixel sharing layouts sharing (transistors) and the like have been proposed.
  • the layout of the pixel Tr. And the like is limited even if the pixel sharing technique as described above is used. Specifically, if the design is made so that the aperture ratio of the PD is maximized as the pixel size is reduced, it is necessary to reduce the area occupied by the pixel Tr. In this case, depending on the pixel size and the layout of the pixel Tr., Characteristics such as sensitivity (output) may vary among a plurality of pixels sharing the FD.
  • the pixels sharing the FD are provided by providing symmetry to the density of various gates (pixel Tr.) And the layout of S (source) / D (drain).
  • a method that can reduce the difference in sensitivity between the two has been proposed (see, for example, Patent Document 1).
  • FIG. 1 shows an example of a shared pixel unit layout of a back-illuminated CMOS image sensor disclosed in Patent Document 1 in which two FDs are shared by eight pixels (PDs corresponding to each). ing.
  • the pixel sharing unit 110 includes a first light receiving unit 21, a second light receiving unit 22, a first transistor group 31, and a second transistor group 32. Further, the pixel sharing unit 110 has a first well contact 23 a corresponding to the first light receiving portion 21 and a second well contact 23 b corresponding to the second light receiving portion 22.
  • the first light receiving unit 21 includes four PDs 111 to 114, an FD 16a shared by them, and transfer gates 121a to 124a that connect the PDs 111 to 114 and the FD 16a, respectively.
  • the second light receiving unit 22 includes four PDs 115 to 118, the FD 16b shared by them, and transfer gates 125a to 128a that connect the PDs 115 to 118 and the FD 16b, respectively.
  • the first transistor group 31 includes an amplification gate 13a, a selection gate 15a, and S / Ds 31a to 31c, which are S / D, pixel Tr., S / D, pixel Tr., And S / D. In order, the S / D and the pixel Tr. Are arranged symmetrically.
  • the second transistor group 32 includes a first reset gate 14a, a second reset gate 14b, and S / Ds 32a to 32c, which, like the first transistor group 31, are S / D, pixel Tr. , S / D, pixel Tr., S / D, S / D and pixel Tr. Are arranged symmetrically.
  • the second transistor group 32 has the same horizontal width as the first transistor group 31, and the same layout is realized.
  • the arrangement of the first light receiving unit 21 and the first transistor group 31 and the arrangement of the second light receiving unit 22 and the second transistor group 32 have symmetry. Therefore, it is possible to suppress variations in sensitivity (output) characteristics among pixels of the same color among pixels of the same color in the pixel sharing unit 110.
  • the FD addition mode in which the charges of the same color pixels accumulated in the two FDs are added and output. Can be considered.
  • a CMOS image sensor is required to reduce the driving power to reduce the power consumption.
  • the VSL operating range may be affected. Specifically, when the VSL level is lowered due to the lowering of the voltage, the signal amount that can be received by the VSL itself is also lowered as shown in FIG. Further, when operating in the FD addition mode as described above in this state, as shown in FIG. 3, the operating margin of VSL is reduced, and thereafter, the saturation signal amount exceeds the VSL operating range, and the signal at VSL It is assumed that they will not be able to receive it.
  • the present disclosure has been made in view of such a situation, and is intended to prevent deterioration of pixel characteristics and secure a VSL operation range.
  • the solid-state imaging device includes a plurality of photoelectric conversion units corresponding to each pixel, and a storage that is shared by the plurality of photoelectric conversion units and accumulates charges generated by the photoelectric conversion units. And a plurality of shared pixel units including a plurality of transistors for controlling readout of the electric charges accumulated in the accumulation unit, wherein the plurality of transistors in the supply pixel unit are symmetrical
  • the plurality of transistors include transistors that function as switches for switching conversion efficiency.
  • the transistor functioning as a switch can switch the conversion efficiency by switching the additional capacitor for the storage section between valid and invalid.
  • the additional capacitance may include a capacitance of the transistor itself that functions as a switch, and a diffusion capacitance.
  • the additional capacitance can further include a wiring capacitance.
  • the shared pixel unit may include a plurality of the storage units.
  • the shared pixel unit may include eight photoelectric conversion units each corresponding to each pixel and two storage units shared by the four photoelectric conversion units.
  • the shared pixel unit may include a plurality of storage unit wirings that connect the storage units, and a hollow region may be formed around the storage unit wirings.
  • An oxide film can be used for at least part of the element isolation.
  • the element isolation can be formed by ion implantation.
  • An electronic device includes a plurality of photoelectric conversion units corresponding to each pixel, and a storage unit that is shared by the plurality of photoelectric conversion units and accumulates electric charges generated by the photoelectric conversion units. And a plurality of transistors for controlling the reading of the electric charges accumulated in the accumulating unit, and the plurality of transistors in the supply pixel unit. These transistors are arranged with symmetry, and the plurality of transistors include transistors that function as switches for switching conversion efficiency.
  • FIG. 4 illustrates a first configuration example of the pixel sharing unit in the backside illumination type CMOS image sensor according to the embodiment of the present disclosure.
  • This first configuration example like the pixel sharing unit 110 shown in FIG. 1, shares two FDs with 8 pixels (PD), and is a component common to the pixel sharing unit 110 in FIG.
  • 1A shows the Si substrate on which the first light receiving portion 31 and the second light receiving portion 32 are formed, and the wiring interlayer film on which the first transistor group 31 and the second transistor group 32 are formed.
  • FIG. The M2 layer in which wirings and the like are laid out
  • FIG. 5C shows the M3 layer in which wirings used as wiring capacitance are laid out.
  • the layout of the first transistor group 31 and the second transistor group 32 is made symmetric as in the pixel sharing unit 110 shown in FIG. Yes.
  • the thickness, position, number, etc. of the wiring in the horizontal direction of the M2 layer laid out at the position overlapping with the first light receiving unit 31 and the second light receiving unit 32 are also determined. Symmetry is ensured.
  • one pixel Tr. 14b is used as a reset gate, but the other pixel Tr. 14a can be switched on or off. It will be used as a simple switch.
  • the pixel Tr. 14a used as a switch is also referred to as a switch Tr. 14a.
  • the additional capacity that can be used as the FD can be validated or invalidated by turning on / off the switch Tr.14a.
  • the switch Tr.14a When the switch Tr.14a is turned on, the additional capacitance composed of the capacitance of the first reset Tr.14a itself, the diffusion capacitance, and the wiring capacitance becomes effective.
  • the switch Tr.14a when the switch Tr.14a is turned off, the additional capacitance becomes invalid.
  • the wiring used as the wiring capacity is laid out in the M2 layer at a position overlapping with the switch Tr.14a and also arranged symmetrically in the M3 layer.
  • the power supply to the reset drain is performed using another layer of metal electrode.
  • the drain node may be common to the amplification gate and the reset gate, or may be a separate system.
  • FIG. 5 shows an equivalent circuit corresponding to the case where the switch Tr.14a is turned off.
  • FIG. 6 shows a driving image of the equivalent circuit of FIG.
  • FIG. 7 shows an equivalent circuit corresponding to the case where the switch Tr.14a is turned on.
  • FIG. 8 shows a driving image of the equivalent circuit of FIG.
  • the switch Tr.14a is turned off to invalidate the additional capacitance. For example, if the conversion efficiency Hi mode is selected at low illumination, a high SN can be realized.
  • the switch Tr.14a when the conversion efficiency is set to the low mode, the switch Tr.14a is turned on to make the additional capacitance effective. For example, if the conversion efficiency is in the low mode when operating in high illumination or in the FD addition mode, the VSL operating range can be secured.
  • FIG. 9 illustrates a second configuration example of the pixel sharing unit in the backside illumination type CMOS image sensor according to the embodiment of the present disclosure.
  • the M3 layer wiring is not used as an additional capacitor. That is, in the second configuration example, when the switch Tr.14a is turned on, the capacity of the first reset Tr.14a itself and the additional capacity composed of the diffusion capacity are effective. In this case, since symmetry is not required for the wiring layout in the M3 layer, the degree of freedom of the layout can be increased.
  • FIGS. 10 to 12 illustrate a third configuration example of the pixel sharing unit in the backside illumination type CMOS image sensor according to the embodiment of the present disclosure.
  • the wiring layout of the M3 layer used as the additional capacitance in the first configuration example shown in FIG. 4 is devised so that the wiring capacitance as the additional capacitance can be increased. Is.
  • FIG. 10A and FIG. 10B are the same as the first configuration example of FIG. 4A and FIG. 4B, and FIG. 10C is laid out in the M3 layer in the third configuration example.
  • a basic wiring pattern is shown.
  • FIG. 11 shows a first extension example of wiring laid out in the M3 layer in the third configuration example
  • FIG. 12 shows a second extension example of wiring laid out in the M3 layer in the third configuration example.
  • the wiring used as the additional capacitor is laid out linearly in the vertical direction of the pixel sharing unit.
  • the line width and position of the linear wiring can be arbitrarily changed.
  • wirings used as additional capacitors are laid out in a comb shape.
  • the wiring extending in the horizontal direction is laid out symmetrically to the linear wiring in the vertical direction of the pixel sharing unit.
  • the wiring capacitance can be increased.
  • the wiring used as the additional capacitor is laid out in a comb-like shape, and a part of the transfer gate wiring is lifted to the M3 layer, and is formed in the M3 layer.
  • the coupling capacitance between the transfer gate and the FD wiring can be increased while the capacitance is more efficiently applied to the comb teeth.
  • the illustrated basic pattern and the first and second expansion examples are merely examples, and the width and length of the wiring may be changed as appropriate according to the capacity to be added.
  • FIG. 13 illustrates a fourth configuration example of the pixel sharing unit in the backside illumination type CMOS image sensor according to the embodiment of the present disclosure.
  • FIG. 14 is a cross-sectional view corresponding to the fourth configuration example of FIG.
  • the fourth configuration example is the first reset Tr.14a when the switch Tr.14a is turned on.
  • An additional capacitor consisting of its own capacitance, diffusion capacitance, and wiring capacitance is effective.
  • the periphery of the FD wiring connecting the FD 16a and the FD 16b is not filled with general SiO, and at least a part is a hollow region (Air Gap).
  • the hollow region has a dielectric constant of 1/4 with respect to SiO, the wiring capacity can be reduced to about 1/4, and the conversion efficiency can be increased. Therefore, by appropriately providing a hollow region around the FD wiring, a design change such as further expanding the range from the conversion efficiency Hi mode to the conversion efficiency Low mode becomes possible.
  • the PN junction capacitance can be reduced as compared with the case of using II, so that the range from the conversion efficiency Hi mode to the conversion efficiency Low mode can be further expanded. it can.
  • FIG. 15 is a diagram illustrating a usage example of the CMOS image sensor to which the present disclosure is applied.
  • the MOS image sensor described above can be used in various cases for sensing light such as visible light, infrared light, ultraviolet light, and X-rays as follows.
  • Devices for taking images for viewing such as digital cameras and mobile devices with camera functions
  • Devices used for traffic such as in-vehicle sensors that capture the back, surroundings, and interiors of vehicles, surveillance cameras that monitor traveling vehicles and roads, and ranging sensors that measure distances between vehicles, etc.
  • Equipment used for home appliances such as TVs, refrigerators, air conditioners, etc. to take pictures and operate the equipment according to the gestures ⁇ Endoscopes, equipment that performs blood vessel photography by receiving infrared light, etc.
  • Equipment used for medical and health care ⁇ Security equipment such as security surveillance cameras and personal authentication cameras ⁇ Skin measuring instrument for photographing skin and scalp photography Such as a microscope to do beauty Equipment used for sports-Equipment used for sports such as action cameras and wearable cameras for sports applications-Used for agriculture such as cameras for monitoring the condition of fields and crops apparatus
  • This indication can also take the following composition.
  • An accumulator that is shared by the plurality of photoelectric conversion units and accumulates electric charges generated by the photoelectric conversion units;
  • a fixed imaging device comprising a plurality of shared pixel units including a plurality of transistors for controlling readout of the electric charge accumulated in the accumulation unit,
  • the plurality of transistors in the supply pixel unit are arranged with symmetry,
  • the plurality of transistors include a transistor that functions as a switch for switching conversion efficiency.
  • the solid-state imaging device includes a capacitance of the transistor itself that functions as a switch, and a diffusion capacitance.
  • the additional capacitance further includes a wiring capacitance.
  • the solid-state imaging element according to (3).
  • the solid-state imaging device according to any one of (1) to (4), wherein the shared pixel unit includes a plurality of the storage units.
  • the shared pixel unit includes a plurality of the storage units.
  • 8 photoelectric converters corresponding to each pixel The solid-state imaging device according to any one of (1) to (5), including two storage units shared by four photoelectric conversion units.
  • the shared pixel unit includes a storage unit wiring that connects a plurality of the storage units, The solid-state imaging device according to any one of (1) to (6), wherein a hollow region is formed around the storage unit wiring. (8) The solid-state imaging device according to any one of (1) to (7), wherein an oxide film is used for at least part of element isolation. (9) The element isolation is formed by ion implantation. The solid-state imaging element according to any one of (1) to (7).
  • a plurality of photoelectric conversion units respectively corresponding to each pixel;
  • An accumulator that is shared by the plurality of photoelectric conversion units and accumulates electric charges generated by the photoelectric conversion units;
  • An electronic device equipped with a fixed imaging element composed of a plurality of shared pixel units including a plurality of transistors for controlling readout of the electric charge accumulated in the accumulation unit The plurality of transistors in the supply pixel unit are arranged with symmetry,
  • the plurality of transistors includes a transistor that functions as a switch for switching conversion efficiency.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Element Separation (AREA)

Abstract

　本開示は、画素特性の劣化を抑止するとともに、VSL動作範囲を確保することができるようにする固体撮像素子、および電子装置に関する。 本開示の第１の側面である固体撮像素子は、各画素にそれぞれ対応する複数の光電変換部と、前記複数の光電変換部によって共有され、前記光電変換部で発生された電荷を蓄積する蓄積部と、前記蓄積部に蓄積されている前記電荷の読み出しを制御するための複数のトランジスタとを含む複数の共有画素単位から成る固定撮像素子において、前記供給画素単位における前記複数のトランジスタの配置は対称性を有し、前記複数のトランジスタには、変換効率を切り替えるためのスイッチとして機能するトランジスタが含まれる。本開示は、例えば裏面照射型CMOSイメージセンサに適用できる。

Description

固体撮像素子、および電子装置
　本開示は、固体撮像素子、および電子装置に関し、特に、画素サイズを微細化したり、駆動電力を低電圧化したりする場合に用いて好適な固体撮像素子、および電子装置に関する。
　CMOSイメージセンサに代表される固体撮像素子では、画素数の増加に伴い、画素サイズの微細化が顕著である。特に、裏面照射型CMOSイメージセンサでは、レイアウトの自由度の高さを生かして、例えば、複数の画素（にそれぞれ対応するＰＤ（フォトダイオード））でＦＤ（フローティングデュフージョン）や各種の画素Tr.（トランジスタ）などを共有する様々な画素共有のレイアウトが提案されている。
　しかしながら、画素サイズを例えば１μｍ程度まで微細化していくと、上述したような画素共有の技術を用いても、画素Tr.等のレイアウトに制限を受けることになる。具体的には、画素サイズの微細化に伴い、ＰＤの開口率が最大となるように設計すると、その分だけ画素Tr.の占有面積を小さくする必要がある。この場合、画素サイズや画素Tr.のレイアウトによっては、ＦＤを共有する複数の画素間で感度（出力）等の特性にばらつきが生じてしまうことがあった。
　そこで従来、そのような不具合を抑止するために、各種のゲート（画素Tr.）の密度と、S（ソース）/D（ドレイン）のレイアウトに対称性を持たせることにより、ＦＤを共有する画素間での感度の違いを低減させることができる方法が提案されている（例えば特許文献１参照）。
　図１は、特許文献１に開示されている、８画素（にそれぞれ対応するＰＤ）で２つのＦＤを共有するようにされている裏面照射型CMOSイメージセンサの共有画素単位のレイアウトの一例を示している。
　この画素共有単位１１０は、第１受光部２１、第２受光部２２、第１トランジスタ群３１、および第２トランジスタ群３２から構成される。さらに、画素共有単位１１０は、第１受光部２１に対応する第１ウエルコンタクト２３ａと、第２受光部２２に対応する第２ウエルコンタクト２３ｂを有する。
　第１受光部２１は、４つのＰＤ１１１乃至１１４と、それらが共有するＦＤ１６ａと、ＰＤ１１１乃至１１４とＦＤ１６ａをそれぞれ接続する転送ゲート１２１ａ乃至１２４ａから構成される。
　同様に、第２受光部２２は、４つのＰＤ１１５乃至１１８と、それらが共有するＦＤ１６ｂと、ＰＤ１１５乃至１１８とＦＤ１６ｂをそれぞれ接続する転送ゲート１２５ａ乃至１２８ａから構成される。
　第１トランジスタ群３１は、増幅ゲート１３ａ、選択ゲート１５ａ、およびＳ／Ｄ３１ａ乃至３１ｃから構成されており、これらは、Ｓ／Ｄ、画素Tr.、Ｓ／Ｄ、画素Tr.、Ｓ／Ｄの順に、Ｓ／Ｄと画素Tr.が左右対称に配置されている。
　第２トランジスタ群３２は、第１リセットゲート１４ａ、第２リセットゲート１４ｂ、およびＳ／Ｄ３２ａ乃至３２ｃから構成されており、これらは、第１トランジスタ群３１と同様に、Ｓ／Ｄ、画素Tr.、Ｓ／Ｄ、画素Tr.、Ｓ／Ｄの順に、Ｓ／Ｄと画素Tr.が左右対称に配置されている。
　なお、本来、リセットゲートは１つ設ければ十分であるが、第１トランジスタ群３１とのレイアウトの対称性を持たせるために、第２トランジスタ群３２にはダミーのリセットゲートが追加されている。これにより、第２トランジスタ群３２は、第１トランジスタ群３１と同じ横幅を有し、同じレイアウトが実現されている。
　同図に示されるように、画素共有単位１１０では、第１受光部２１と第１トランジスタ群３１の配置と、第２受光部２２と第２トランジスタ群３２の配置とが対称性を有しているので、画素共有単位１１０内の同色画素間での同色画素間での感度（出力）の特性のばらつきを抑えることができる。
特開２０１３－６２７８９号公報
　ただし、ダミーのリセットゲートを設けたことに起因して以下の問題を生じ得る。すなわち、リセットゲートを２つ使用する場合、リセットフィードスルーの影響が大きくなることにより、リセットゲートを１つ使用していた場合に比較して、VSLレベルが低下してしまい、それに伴って画素特性が悪化してしまうことがあった。
　ところで、図１に示された、８画素で２つのＦＤを共有する画素供給単位１１０に対しては、２つＦＤに蓄積されている、同色画素の電荷を加算して出力するＦＤ加算モードでの動作が考えられる。また、一般に、CMOSイメージセンサに対しては低消費電力化のために駆動電力を低電圧化することが求められている。
　駆動電力を低電圧化した場合、VSLの動作範囲に影響が発生し得る。具体的には、低電圧化によりVSLレベルが低下すると、図２に示されるように、VSL自体が受けることのできる信号量も低下することになる。また、この状態で上述したようなＦＤ加算モードで動作させると、図３に示されるように、VSLの動作マージンが減少し、その後、飽和信号量がVSL動作範囲を超えてしまい、VSLで信号を受けきれなくなることが想定される。
　本開示はこのような状況に鑑みてなされたものであり、画素特性の劣化を抑止するとともに、VSL動作範囲を確保できるようにするものである。
　本開示の第１の側面である固体撮像素子は、各画素にそれぞれ対応する複数の光電変換部と、前記複数の光電変換部によって共有され、前記光電変換部で発生された電荷を蓄積する蓄積部と、前記蓄積部に蓄積されている前記電荷の読み出しを制御するための複数のトランジスタとを含む複数の共有画素単位から成る固定撮像素子において、前記供給画素単位における前記複数のトランジスタは、対称性を持って配置されており、前記複数のトランジスタには、変換効率を切り替えるためのスイッチとして機能するトランジスタが含まれる。
　スイッチとして機能する前記トランジスタは、前記蓄積部に対する付加容量を有効または無効に切り替えることによって前記変換効率を切り替えることができる。
　前記付加容量には、スイッチとして機能する前記トランジスタ自体の容量、および拡散容量が含まれるようにすることができる。
　前記付加容量には、さらに配線容量が含まれるようにすることができる。
　前記共有画素単位には、複数の前記蓄積部が含まれるようにすることができる。
　前記共有画素単位には、各画素にそれぞれ対応する８個の前記光電変換部と、４個の前記光電変換部によって共有される２個の前記蓄積部が含まれるようにすることができる。
　前記共有画素単位には、複数の前記蓄積部を接続する蓄積部配線が含まれ、前記蓄積部配線の周囲には中空領域が形成されているようにすることができる。
　素子分離の少なくとも一部には、酸化膜が用いられているようにすることができる。
　素子分離は、イオンインプラントにより形成されているようにすることができる。
　本開示の第２の側面である電子装置は、各画素にそれぞれ対応する複数の光電変換部と、前記複数の光電変換部によって共有され、前記光電変換部で発生された電荷を蓄積する蓄積部と、前記蓄積部に蓄積されている前記電荷の読み出しを制御するための複数のトランジスタとを含む複数の共有画素単位から成る固定撮像素子が搭載された電子装置において、前記供給画素単位における前記複数のトランジスタは、対称性を持って配置されており、前記複数のトランジスタには、変換効率を切り替えるためのスイッチとして機能するトランジスタが含まれる。
　本開示の第１および第２の側面によれば、画素特性の劣化を抑止するとともに、VSL動作範囲を確保することができる。
従来の画素共有単位の構成の一例を示すレイアウト図である。 低電圧化した場合の問題を説明するための図である。 低電圧化し、ＦＤ加算モードで動作させた場合の問題を説明するための図である。 本開示を適用した画素共有単位の第１の構成例のレイアウト図である。 第１の構成例においてスイッチをオンとした場合の等価回路図である。 図５の等価回路の駆動イメージを表す図である。 第１の構成例においてスイッチをオンとした場合の等価回路図である。 図７の等価回路の駆動イメージを表す図である。 本開示を適用した画素共有単位の第２の構成例のレイアウト図である。 本開示を適用した画素共有単位の第３の構成例のレイアウト図である。 図１０の第３の構成例における第１の拡張例を示す図である。 図１０の第３の構成例における第２の拡張例を示す図である。 本開示を適用した画素共有単位の第４の構成例のレイアウト図である。 図１３の第４の構成例の断面図である。 本開示を適用したCMOSイメージセンサの使用例を示す図である。
　以下、本開示を実施するための最良の形態（以下、実施の形態と称する）について、図面を参照しながら詳細に説明する。
　＜本開示を適用した画素共有単位の第１の構成例＞
　図４は、本開示の実施の形態である裏面照射型CMOSイメージセンサにおける画素共有単位の第１の構成例を示している。
　この第１の構成例は、図１に示された画素共有単位１１０と同様、８画素（ＰＤ）で２つのＦＤを共有するものであって、図１の画素共有単位１１０と共通する構成要素については、同一の符号を付している。なお、同図Ａは第１受光部３１および第２受光部３２が形成されるＳｉ基板、並びに、第１トランジスタ群３１および第２トランジスタ群３２が形成される配線層間膜、同図ＢはＦＤ配線などがレイアウトされるＭ２層、同図Ｃは、配線容量として利用される配線がレイアウトされるＭ３層を示している。
　この第１の構成例は、同図Ａに示されるように、図１に示された画素共有単位１１０と同様、第１トランジスタ群３１と第２トランジスタ群３２のレイアウトに対称性を持たせている。
　また、同図Ｂに示されるように、第１受光部３１および第２受光部３２と重複する位置にレイアウトされているＭ２層の横方向の配線についても、その太さ、位置、本数などに対称性が確保されている。
　ただし、第１の構成例においては、第２トランジスタ群３２の２つの画素Tr.のうち、一方の画素Tr.１４ｂはリセットゲートとして用いるが、他方の画素Tr.１４ａはオンまたはオフに切り替え可能なスイッチとして用いることにする。以下、スイッチとして用いる画素Tr.１４ａをスイッチTr.１４ａとも称する。
　スイッチTr.１４ａをオン、オフすることにより、ＦＤとして利用できる付加容量を有効または無効とすることができる。スイッチTr.１４ａをオンとした場合、第１リセットTr.１４ａ自体の容量と、拡散容量と、配線容量からなる付加容量が有効となる。反対に、スイッチTr.１４ａをオフとした場合、付加容量が無効となる。
　なお、配線容量として利用される配線は、スイッチTr.１４ａと重複する位置のＭ２層にレイアウトされる他、Ｍ３層にも対称性を持って配置される。
　ただし、付加容量用の配線パターンを追加した分、各画素上の配線レイアウトの対称性を保つために、リセットドレインへの電源供給は別層のメタル電極を用いて行われる。なお、ドレインのノードに関しては増幅ゲート、リセットゲートで共通としてもよいし、別系統としてもよい。
　図５は、スイッチTr.１４ａをオフとした場合に対応する等価回路を示している。図６は、図５の等価回路の駆動イメージを示している。図７は、スイッチTr.１４ａをオンとした場合に対応する等価回路を示している。図８は、図７の等価回路の駆動イメージを示している。
　図５に示されるように、変換効率Ｈｉモードとする場合には、スイッチTr.１４ａをオフとして付加容量を無効とする。例えば、低照度時に変換効率Ｈｉモードとすれば、高ＳＮを実現することができる。
　また、図７に示されるように、変換効率Lowモードとする場合には、スイッチTr.１４ａをオンとして付加容量を有効とする。例えば、高照度時やＦＤ加算モードで動作させるときに変換効率Lowモードとすれば、VSLの動作範囲を確保することができる。
　＜本開示を適用した画素共有単位の第２の構成例＞
　次に、図９は、本開示の実施の形態である裏面照射型CMOSイメージセンサにおける画素共有単位の第２の構成例を示している。
　この第２の構成例は、Ｍ３層の配線を付加容量として利用しないようにしたものである。すなわち、第２の構成例において、スイッチTr.１４ａをオンとした場合、第１リセットTr.１４ａ自体の容量と、拡散容量からなる付加容量が有効となる。この場合、Ｍ３層における配線のレイアウトには対称性が求められないので、そのレイアウトの自由度を上げることができる。
　＜本開示を適用した画素共有単位の第３の構成例＞
　次に、図１０乃至図１２は、本開示の実施の形態である裏面照射型CMOSイメージセンサにおける画素共有単位の第３の構成例を示している。
　この第３の構成例は、図４に示された第１の構成例において付加容量として利用していたＭ３層の配線のレイアウトを工夫して、付加容量としての配線容量を増加できるようにしたものである。
　すなわち、図１０のＡおよび図１０のＢは、図４のＡおよび図４のＢの第１の構成例と同様であり、図１０のＣは、第３の構成例におけるＭ３層にレイアウトする配線の基本パターンを示している。図１１は、第３の構成例におけるＭ３層にレイアウトする配線の第１の拡張例、図１２は、第３の構成例におけるＭ３層にレイアウトする配線の第２の拡張例を示している。
　すなわち、図１０のＣに示される基本パターンでは、付加容量として利用される配線が画素共有単位の縦方向に直線状にレイアウトされている。ただし、この直線状の配線の線幅や位置は任意に変更することができる。
　図１１に示される第１の拡張例では、付加容量として利用される配線が櫛歯状にレイアウトされている。換言すれば、画素共有単位の縦方向の直線状の配線に、横方向に伸びる配線が対称性を持って追加してレイアウトされている。これにより、配線容量を増加させることができる。
　図１２に示される第２の拡張例では、付加容量として利用される配線が櫛歯状にレイアウトされており、転送ゲート配線の一部がＭ３層に持ち上げられている状態で、Ｍ３層に形成される櫛歯に対してより効率的に容量をつけつつ、転送ゲートとＦＤ配線間のカップリング容量を増加させることができる。
　なお、図示した基本パターン、並びに、第１および第２の拡張例は一例にすぎず、付加したい容量に応じ、配線の幅や長さは適宜変更すればよい。
　＜本開示を適用した画素共有単位の第４の構成例＞
　次に、図１３は、本開示の実施の形態である裏面照射型CMOSイメージセンサにおける画素共有単位の第４の構成例を示している。図１４は、図１３の第４の構成例に対応する断面図を示している。
　この第４の構成例は、図４に示された第１の構成例または図１２に示された第３の構成例と同様、スイッチTr.１４ａをオンとした場合、第１リセットTr.１４ａ自体の容量と、拡散容量と、配線容量からなる付加容量が有効となる。ただし、ＦＤ１６ａとＦＤ１６ｂを接続するＦＤ配線の周囲に、一般的なSiＯが充填されておらず、少なくとも一部が中空領域（Air Gap）とされている。
　中空領域はSiＯに対して誘電率が１／４なので、配線容量を約１／４に低減することが可能となり、変換効率を上げることができる。したがって、ＦＤ配線の周囲に中空領域を適宜設けることにより、変換効率Ｈｉモードから変換効率Lowモードまでのレンジをさらに拡大するなどの設計変更が可能となる。
　＜本開示を適用した画素共有単位の第１乃至第４の構成例に対する変形例＞
　上述した画素共有単位の第１乃至第４の構成例における素子分離には、ＩＩ（イオンインプラント）を用いるか、またはその少なくとも一部に酸化膜を用いてもよい。
　素子分離に酸化膜を用いた場合、ＩＩを用いた場合に比較してＰＮ接合容量を低減することが可能になるので、変換効率Ｈｉモードから変換効率Lowモードまでのレンジをさらに拡大させることができる。
　一方、素子分離にＩＩを用いた場合、酸化膜を用いた場合に比較して変換効率が低下のデメリットがあるが、微細画素に対してはレイアウト的に有利となる。
　＜イメージセンサの使用例＞
　図１５は、本開示を適用したCMOSイメージセンサの使用例を示す図である。
　上述したMOSイメージセンサは、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
　・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
　・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
　・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
　・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
　・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
　・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
　・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
　・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
　なお、本開示の実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
　本開示は以下のような構成も取ることができる。
（１）
　各画素にそれぞれ対応する複数の光電変換部と、
　前記複数の光電変換部によって共有され、前記光電変換部で発生された電荷を蓄積する蓄積部と、
　前記蓄積部に蓄積されている前記電荷の読み出しを制御するための複数のトランジスタとを含む複数の共有画素単位から成る固定撮像素子において、
　前記供給画素単位における前記複数のトランジスタは、対称性を持って配置されており、
　前記複数のトランジスタには、変換効率を切り替えるためのスイッチとして機能するトランジスタが含まれる
　固体撮像素子。
（２）
　スイッチとして機能する前記トランジスタは、前記蓄積部に対する付加容量を有効または無効に切り替えることによって前記変換効率を切り替える
　前記（１）に記載の固体撮像素子。
（３）
　前記付加容量には、スイッチとして機能する前記トランジスタ自体の容量、および拡散容量が含まれる
　前記（２）に記載の固体撮像素子。
（４）
　前記付加容量には、さらに配線容量が含まれる
　前記（３）に記載の固体撮像素子。
（５）
　前記共有画素単位には、複数の前記蓄積部が含まれる
　前記（１）乃至（４）のいずれかに記載の固体撮像素子。
（６）
　前記共有画素単位には、
　　各画素にそれぞれ対応する８個の前記光電変換部と、
　　４個の前記光電変換部によって共有される２個の前記蓄積部が含まれる
　前記（１）乃至（５）のいずれかに記載の固体撮像素子。
（７）
　前記共有画素単位には、複数の前記蓄積部を接続する蓄積部配線が含まれ、
　前記蓄積部配線の周囲には中空領域が形成されている
　前記（１）乃至（６）のいずれかに記載の固体撮像素子。
（８）
　素子分離の少なくとも一部には、酸化膜が用いられている
　前記（１）乃至（７）のいずれかに記載の固体撮像素子。
（９）
　素子分離は、イオンインプラントにより形成されている
　前記（１）乃至（７）のいずれかに記載の固体撮像素子。
（１０）
　各画素にそれぞれ対応する複数の光電変換部と、
　前記複数の光電変換部によって共有され、前記光電変換部で発生された電荷を蓄積する蓄積部と、
　前記蓄積部に蓄積されている前記電荷の読み出しを制御するための複数のトランジスタとを含む複数の共有画素単位から成る固定撮像素子が搭載された電子装置において、
　前記供給画素単位における前記複数のトランジスタは、対称性を持って配置されており、
　前記複数のトランジスタには、変換効率を切り替えるためのスイッチとして機能するトランジスタが含まれる
　電子装置。
　１４ａ　第１リセットゲート，　１４ｂ　第２リセットゲート，　２１　第１受光部，　２２　第２受光部，　３１　第１トランジスタ群，　３２　第２トランジスタ群，　１１０　画素共有単位

Claims (10)

  1. 　各画素にそれぞれ対応する複数の光電変換部と、
    　前記複数の光電変換部によって共有され、前記光電変換部で発生された電荷を蓄積する蓄積部と、
    　前記蓄積部に蓄積されている前記電荷の読み出しを制御するための複数のトランジスタとを含む複数の共有画素単位から成る固定撮像素子において、
    　前記供給画素単位における前記複数のトランジスタは、対称性を持って配置されており、
    　前記複数のトランジスタには、変換効率を切り替えるためのスイッチとして機能するトランジスタが含まれる
    　固体撮像素子。
  2. 　スイッチとして機能する前記トランジスタは、前記蓄積部に対する付加容量を有効または無効に切り替えることによって前記変換効率を切り替える
    　請求項１に記載の固体撮像素子。
  3. 　前記付加容量には、スイッチとして機能する前記トランジスタ自体の容量、および拡散容量が含まれる
    　請求項２に記載の固体撮像素子。
  4. 　前記付加容量には、さらに配線容量が含まれる
    　請求項３に記載の固体撮像素子。
  5. 　前記共有画素単位には、複数の前記蓄積部が含まれる
    　請求項２に記載の固体撮像素子。
  6. 　前記共有画素単位には、
    　　各画素にそれぞれ対応する８個の前記光電変換部と、
    　　４個の前記光電変換部によって共有される２個の前記蓄積部が含まれる
    　請求項２に記載の固体撮像素子。
  7. 　前記共有画素単位には、複数の前記蓄積部を接続する蓄積部配線が含まれ、
    　前記蓄積部配線の周囲には中空領域が形成されている
    　請求項２に記載の固体撮像素子。
  8. 　素子分離の少なくとも一部には、酸化膜が用いられている
    　請求項２に記載の固体撮像素子。
  9. 　素子分離は、イオンインプラントにより形成されている
    　請求項２に記載の固体撮像素子。
  10. 　各画素にそれぞれ対応する複数の光電変換部と、
    　前記複数の光電変換部によって共有され、前記光電変換部で発生された電荷を蓄積する蓄積部と、
    　前記蓄積部に蓄積されている前記電荷の読み出しを制御するための複数のトランジスタとを含む複数の共有画素単位から成る固定撮像素子が搭載された電子装置において、
    　前記供給画素単位における前記複数のトランジスタは、対称性を持って配置されており、
    　前記複数のトランジスタには、変換効率を切り替えるためのスイッチとして機能するトランジスタが含まれる
    　電子装置。
PCT/JP2016/059321 2015-04-07 2016-03-24 固体撮像素子、および電子装置 WO2016163240A1 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020247011589A KR20240052076A (ko) 2015-04-07 2016-03-24 고체 촬상 소자 및 전자 장치
KR1020177022140A KR102524685B1 (ko) 2015-04-07 2016-03-24 고체 촬상 소자 및 전자 장치
JP2017511532A JP6750614B2 (ja) 2015-04-07 2016-03-24 固体撮像素子、および電子装置
EP16776408.3A EP3282689B1 (en) 2015-04-07 2016-03-24 Solid-state imaging element and electronic device
US15/559,914 US10225497B2 (en) 2015-04-07 2016-03-24 Solid-state imaging device and electronic device with symmetrical transistor groups
CN201680009458.0A CN107251546B (zh) 2015-04-07 2016-03-24 固态成像元件和电子装置以及像素电路
KR1020237013169A KR102656723B1 (ko) 2015-04-07 2016-03-24 고체 촬상 소자 및 전자 장치
US16/034,104 US10659705B2 (en) 2015-04-07 2018-07-12 Solid-state imaging device and electronic device with transistor groups

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015078171 2015-04-07
JP2015-078171 2015-04-07

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US15/559,914 A-371-Of-International US10225497B2 (en) 2015-04-07 2016-03-24 Solid-state imaging device and electronic device with symmetrical transistor groups
US16/034,104 Continuation US10659705B2 (en) 2015-04-07 2018-07-12 Solid-state imaging device and electronic device with transistor groups

Publications (1)

Publication Number Publication Date
WO2016163240A1 true WO2016163240A1 (ja) 2016-10-13

Family

ID=57072542

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/059321 WO2016163240A1 (ja) 2015-04-07 2016-03-24 固体撮像素子、および電子装置

Country Status (6)

Country Link
US (2) US10225497B2 (ja)
EP (1) EP3282689B1 (ja)
JP (1) JP6750614B2 (ja)
KR (3) KR102656723B1 (ja)
CN (1) CN107251546B (ja)
WO (1) WO2016163240A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11108979B2 (en) 2019-11-01 2021-08-31 Canon Kabushiki Kaisha Photoelectric conversion device, imaging system, and moving body
WO2022264718A1 (ja) * 2021-06-15 2022-12-22 ソニーセミコンダクタソリューションズ株式会社 撮像素子、電子機器
WO2023180872A1 (en) * 2022-03-23 2023-09-28 Sony Semiconductor Solutions Corporation Intra-pixel crosstalk reduction for a multi-mode image sensor
WO2024095833A1 (en) 2022-11-02 2024-05-10 Sony Semiconductor Solutions Corporation Solid-state imaging element

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109979930B (zh) * 2017-12-28 2020-12-04 南京大学 基于复合介质栅光敏探测器的2×2阵列布局及工作方法
KR20200122824A (ko) 2019-04-19 2020-10-28 삼성전자주식회사 광 센싱 회로 및 이를 포함하는 이미지 센서
US11195869B2 (en) * 2019-09-05 2021-12-07 Sony Semiconductor Solutions Corporation Solid-state imaging device and imaging device with shared circuit elements
WO2022067455A1 (en) * 2020-09-29 2022-04-07 Huawei Technologies Co., Ltd. Solid state imaging device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006302970A (ja) * 2005-04-15 2006-11-02 Iwate Toshiba Electronics Co Ltd 固体撮像装置
JP2007081033A (ja) * 2005-09-13 2007-03-29 Matsushita Electric Ind Co Ltd 固体撮像装置
JP2008270299A (ja) * 2007-04-16 2008-11-06 Canon Inc 光電変換装置及び撮像装置
JP2010003995A (ja) * 2008-05-20 2010-01-07 Texas Instr Japan Ltd 固体撮像装置
JP2013033896A (ja) * 2011-06-30 2013-02-14 Sony Corp 撮像素子、撮像素子の駆動方法、撮像素子の製造方法、および電子機器
JP2013062789A (ja) * 2011-08-22 2013-04-04 Sony Corp 固体撮像装置及び電子機器
JP2013197333A (ja) * 2012-03-21 2013-09-30 Sony Corp 固体撮像装置、カメラ、および電子機器
JP2014112580A (ja) * 2012-12-05 2014-06-19 Sony Corp 固体撮像素子および駆動方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4341664B2 (ja) * 2006-10-13 2009-10-07 ソニー株式会社 固体撮像装置および撮像装置
JP2008205638A (ja) * 2007-02-16 2008-09-04 Texas Instr Japan Ltd 固体撮像装置及びその動作方法
JP2011166033A (ja) * 2010-02-12 2011-08-25 Sharp Corp 固体撮像素子及びその製造方法、並びに電子情報機器
JP5506450B2 (ja) * 2010-02-24 2014-05-28 キヤノン株式会社 固体撮像装置及び固体撮像装置の駆動方法
JP2013187360A (ja) * 2012-03-08 2013-09-19 Sony Corp 固体撮像装置、及び、電子機器
US20130256510A1 (en) * 2012-03-29 2013-10-03 Omnivision Technologies, Inc. Imaging device with floating diffusion switch

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006302970A (ja) * 2005-04-15 2006-11-02 Iwate Toshiba Electronics Co Ltd 固体撮像装置
JP2007081033A (ja) * 2005-09-13 2007-03-29 Matsushita Electric Ind Co Ltd 固体撮像装置
JP2008270299A (ja) * 2007-04-16 2008-11-06 Canon Inc 光電変換装置及び撮像装置
JP2010003995A (ja) * 2008-05-20 2010-01-07 Texas Instr Japan Ltd 固体撮像装置
JP2013033896A (ja) * 2011-06-30 2013-02-14 Sony Corp 撮像素子、撮像素子の駆動方法、撮像素子の製造方法、および電子機器
JP2013062789A (ja) * 2011-08-22 2013-04-04 Sony Corp 固体撮像装置及び電子機器
JP2013197333A (ja) * 2012-03-21 2013-09-30 Sony Corp 固体撮像装置、カメラ、および電子機器
JP2014112580A (ja) * 2012-12-05 2014-06-19 Sony Corp 固体撮像素子および駆動方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3282689A4 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11108979B2 (en) 2019-11-01 2021-08-31 Canon Kabushiki Kaisha Photoelectric conversion device, imaging system, and moving body
WO2022264718A1 (ja) * 2021-06-15 2022-12-22 ソニーセミコンダクタソリューションズ株式会社 撮像素子、電子機器
WO2023180872A1 (en) * 2022-03-23 2023-09-28 Sony Semiconductor Solutions Corporation Intra-pixel crosstalk reduction for a multi-mode image sensor
US11929383B2 (en) 2022-03-23 2024-03-12 Sony Semiconductor Solutions Corporation Intra-pixel crosstalk reduction for a multi-mode image sensor
WO2024095833A1 (en) 2022-11-02 2024-05-10 Sony Semiconductor Solutions Corporation Solid-state imaging element

Also Published As

Publication number Publication date
EP3282689B1 (en) 2021-03-03
CN107251546A (zh) 2017-10-13
US20180098007A1 (en) 2018-04-05
KR20170136494A (ko) 2017-12-11
JPWO2016163240A1 (ja) 2018-02-01
KR102524685B1 (ko) 2023-04-25
CN107251546B (zh) 2020-11-17
US10659705B2 (en) 2020-05-19
KR20230058532A (ko) 2023-05-03
JP6750614B2 (ja) 2020-09-02
KR20240052076A (ko) 2024-04-22
EP3282689A4 (en) 2018-10-03
US10225497B2 (en) 2019-03-05
US20180324371A1 (en) 2018-11-08
KR102656723B1 (ko) 2024-04-12
EP3282689A1 (en) 2018-02-14

Similar Documents

Publication Publication Date Title
WO2016163240A1 (ja) 固体撮像素子、および電子装置
JP7472952B2 (ja) 撮像装置
US9865643B2 (en) Solid-state image sensor, imaging device, and electronic equipment
WO2017169882A1 (ja) 撮像素子、撮像素子の製造方法、及び、電子機器
WO2017065019A1 (ja) 固体撮像素子、および電子装置
WO2017043343A1 (ja) 固体撮像装置および電子機器
JPWO2016098696A1 (ja) 固体撮像素子、および電子装置
JP2018137603A (ja) 固体撮像装置および電子機器
JP2016181533A (ja) 固体撮像素子、および電子装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16776408

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20177022140

Country of ref document: KR

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2017511532

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15559914

Country of ref document: US

REEP Request for entry into the european phase

Ref document number: 2016776408

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE