WO2016136424A1 - バックアップ回路 - Google Patents

バックアップ回路 Download PDF

Info

Publication number
WO2016136424A1
WO2016136424A1 PCT/JP2016/053446 JP2016053446W WO2016136424A1 WO 2016136424 A1 WO2016136424 A1 WO 2016136424A1 JP 2016053446 W JP2016053446 W JP 2016053446W WO 2016136424 A1 WO2016136424 A1 WO 2016136424A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
pull
output terminal
control circuit
resistor
Prior art date
Application number
PCT/JP2016/053446
Other languages
English (en)
French (fr)
Inventor
克馬 塚本
佑典 矢野
佳佑 若園
Original Assignee
株式会社オートネットワーク技術研究所
住友電装株式会社
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社オートネットワーク技術研究所, 住友電装株式会社, 住友電気工業株式会社 filed Critical 株式会社オートネットワーク技術研究所
Publication of WO2016136424A1 publication Critical patent/WO2016136424A1/ja

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R16/00—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for
    • B60R16/02—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors

Definitions

  • the present invention relates to a backup circuit, and more particularly, to fail-safe technology for controlling a load to a safe operating state when an abnormality occurs in processing of a control circuit.
  • control circuit has a fail-safe function and a fault-tolerant function for controlling the vehicle to a safe state when an abnormality occurs in the processing of the control circuit.
  • Patent Document 1 discloses an invention of a control method and a control device for a power window for automobiles.
  • the state of the microcomputer as the control device is monitored by a watchdog timer arranged outside the microcomputer, and when an abnormality is detected from the program processing of the microcomputer, the external watchdog timer resets the microcomputer.
  • the backup circuit is activated to continue the power window opening / closing process.
  • the problem to be solved by the present invention is that when an abnormality occurs in the processing of the control circuit, the load can be automatically and quickly controlled to a safe state and a detailed reset log can be acquired. It is to provide a backup circuit.
  • a backup circuit includes a control circuit having a reset unit for forcibly resetting its own circuit, and an L set to an L level among a plurality of output terminals of the control circuit. An output terminal; and a pull-up resistor interposed between the L output terminal and a DC power source. An input terminal of another circuit is connected to the downstream side of the pull-up resistor. This is the gist.
  • the output terminal of the control circuit By setting the output terminal of the control circuit to L level output and generating a sink current, the current of the DC power supply can be sucked into the L output terminal. Since the current flows into the L output terminal, the power supply voltage of the DC power supply is dropped by the pull-up resistor, so that the L level is output to the input terminals of other circuits. If any abnormality is detected from the program processing of the control circuit and the control circuit is forcibly reset by the reset means, the L output terminal is set to high impedance (Hi-Z) while the initialization process of the control circuit is being executed. In this state, energization from the DC power supply to the L output terminal is interrupted. Since the voltage drop in the pull-up resistor when the current sink does not work is very small, an H level signal (fail-safe signal) that is almost the same as the power supply voltage is applied to the input terminals of other connected circuits. Is done.
  • the downstream side of the pull-up resistor is further grounded via a capacitor.
  • the uncharged capacitor acts like a lead with zero resistance, so the DC power supply current flows preferentially toward the capacitor.
  • the capacitor stores electric charge for a certain period of time according to its capacitance and the power supply voltage of the DC power supply. When the capacitor is saturated and the charging is terminated, the resistance value becomes infinite, and the current supply to the capacitor is cut off.
  • the L output terminal at the start of the control circuit is temporarily in a high impedance state until the initialization process of the control circuit is completed. Such a state is a category of normal operation of the control circuit, and it is not necessary to transmit a fail-safe signal to the input terminal of another circuit. Since the DC power supply (downstream of the pull-up resistor) is grounded via a capacitor, the current of the DC power supply is temporarily changed from the start of the control circuit until the L level output of the L output terminal is started. Can flow into the capacitor. As a result, the power supply voltage is dropped by the pull-up resistor, and unnecessary fail-safe signal leakage is prevented.
  • the pull-up resistor is connected to the L output terminal via a protective resistor that protects the L output terminal from a discharge current of the capacitor.
  • the backup circuit is further connected to the input terminal of another output terminal of the control circuit, and the downstream side of the pull-up resistor is connected to an input terminal of the other circuit via a diode. It is good also as composition which has.
  • the backup circuit may be configured such that the reset means is a watchdog timer.
  • the backup circuit provides a backup circuit capable of automatically and quickly controlling a load to a safe state and obtaining a detailed reset log when an abnormality occurs in the processing of the control circuit. be able to.
  • FIG. 1 is a block diagram showing the overall configuration of a backup circuit 10 according to the present invention.
  • the backup circuit 10 is mounted on a vehicle (not shown), and when an abnormality occurs in the program processing of the control circuit 20, the power supply voltage Vcc (hereinafter referred to as “fail-safe signal”) of the DC power supply 31 is applied to the input terminal of the drive circuit 50 which is another circuit. It is also a circuit that applies ".”
  • the drive circuit 50 means a circuit that operates a switch that opens and closes the power supply path of the power device, a switch that switches on / off of the head ride, and the like.
  • the control circuit 20 in this embodiment includes a CPU 21, a ROM for storing control programs and various data, a RAM for temporarily storing data, and an I / O for controlling input / output of various devices. And a watchdog timer 22 which is a reset means for forcibly resetting the control circuit 20 by detecting an abnormality in the program processing, is a microcontroller built in the package.
  • the control circuit 20 of FIG. 1 shows only the CPU 21, the watchdog timer 22, and other output terminals 23 and 24 which are I / O.
  • the L output terminal 24 is a three-state terminal set to L level output.
  • the DC power supply 31, the pull-up resistor 32, and the L output terminal 24 connected in series constitute the pull-up circuit 30, and the output line 301 of the pull-up circuit 30 is connected to the pull-up resistor 32 and the L output terminal 24. Branches from the wiring between.
  • the output line 301 of the pull-up circuit 30 is connected to the input terminal of the drive circuit 50.
  • a grounded capacitor 40 is connected to the DC power supply 31 on the downstream side of the pull-up resistor 32. Note that “upstream” and “downstream” in the present invention mean current and voltage application directions starting from the DC power supply 20.
  • the other output terminal 23 is connected to the input terminal of the drive circuit 50.
  • the operation of the drive circuit 50 is controlled by the L level or H level signal transmitted from the other output terminal 23.
  • the electrical components controlled by the drive circuit 50 of the present embodiment are in a safe operation state when an abnormality occurs when an H level is applied to the input terminal of the drive circuit 50 (for example, a lighting state for a headlight) ).
  • the output line 301 of the pull-up circuit 30 joins the output line 231 of the other output terminal 23 and is connected to the common input terminal of the drive circuit 50.
  • the diode 60 is arranged on the output line 301 of the pull-up circuit 30 to prevent the signal from the other output terminal 23 from flowing into the L output terminal 24 side.
  • the connection method between the control circuit 20 and the drive circuit 50 is not limited to the above method, and the output line 231 of the other output terminal 23 and the output line 301 of the pull-up circuit 30 are connected to different input terminals of the drive circuit 50.
  • These output lines 231 and 301 may be connected to a common input terminal of the drive circuit 50 via an OR circuit.
  • the watchdog timer 22 When an abnormality occurs in the program processing of the control circuit 20 and the timer counter of the watchdog timer 22 overflows, the watchdog timer 22 forcibly resets the control circuit 20 while saving the reset log.
  • the control circuit 20 When the control circuit 20 is reset, the L output terminal 24 is in a high impedance state until the initialization process of the control circuit 20 is completed, and energization from the DC power supply 31 to the L output terminal 24 is cut off. Become.
  • the pull-up circuit 30 Since the current applied to the input terminal of the drive circuit 50 is extremely small, the amount of voltage drop in the pull-up resistor 32 when the sink current of the L output terminal 24 is not generated is very small. Therefore, the pull-up circuit 30 outputs an H level that is substantially the same as the power supply voltage Vcc, and the drive circuit 50 is in a safe operation state (FIG. 2B).
  • the backup circuit 10 includes the pull-up circuit 30 to automatically and quickly transmit a fail-safe signal to the drive circuit 50 using the state change of the L output terminal 24.
  • the state monitoring and resetting of the control circuit 20 can be performed by the built-in watchdog timer 22, the acquisition of the reset log is facilitated, and the number of parts and the circuit area are suppressed.
  • a grounded capacitor 40 is connected to the DC power supply 31 via the pull-up resistor 32. Since the uncharged capacitor 40 acts like a conducting wire having a resistance value of zero, the current of the DC power supply 31 flows preferentially toward the capacitor 40. Since the pull-up resistor 32 is interposed between the DC power supply 31 and the capacitor 40, the power supply voltage Vcc of the DC power supply 31 is dropped to approximately 0 [V] by the pull-up resistor 32, and as a result. The output of the pull-up circuit 30 becomes L level (FIG. 3A).
  • the capacitor 40 accumulates electric charge for a certain period of time according to its capacitance and the power supply voltage Vcc of the DC power supply 31.
  • Vcc the power supply voltage of the DC power supply 31.
  • the pull-up circuit 30 of the backup circuit 10 causes the current of the DC power supply 31 to flow into the capacitor 40 while the L output terminal 24 is temporarily in a high impedance state when the control circuit 20 is started. This prevents unnecessary fail-safe signal leakage (FIG. 3B).
  • a protective resistor 41 for protecting the L output terminal 24 from the discharge current of the capacitor 40 is interposed between the L output terminal 24 and the capacitor 40, so that the discharge current of the capacitor 40 is protected by the protective resistor. 41, the failure of the control circuit 20 due to the sink current exceeding the rating of the L output terminal 24 is prevented.
  • the terms “pull-up resistor” and “pull-up circuit” are used to facilitate understanding of the action and relationship of each element constituting the backup circuit.
  • the “pull-up resistor” means that the power supply voltage of the DC power supply is lowered and no voltage is applied to the drive circuit side when current is sucked into the output terminal or capacitor of the L level output. It is a resistor.
  • the “pull-up circuit” in the present invention means that the output terminal of the L level output plays a role of a switch and a ground included in a general pull-up circuit in addition to the action of the pull-up resistor (normally This means a circuit that outputs an L level (0 [V]) or an H level (power supply voltage).

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Electronic Switches (AREA)

Abstract

　制御回路の処理に異常が発生したときに、自動的かつ迅速に負荷を安全な状態に制御するとともに、詳細なリセットログを取得可能なバックアップ回路を提供する。　自回路を強制的にリセットするリセット手段を内蔵する制御回路と、前記制御回路の有する複数の出力端子のうちＬレベルに設定されたＬ出力端子と、前記Ｌ出力端子と直流電源との間に介設されたプルアップ抵抗器と、を具え、前記プルアップ抵抗器の下流側には、他の回路の入力端子が接続されていることを特徴とするバックアップ回路により解決する。

Description

バックアップ回路
　本発明はバックアップ回路に関し、特に、制御回路の処理に異常が発生した際に、負荷を安全側の動作状態に制御するフェールセーフ技術に関する。
　近年における車両制御システムの高機能化および多機能化に伴い、車両に搭載される電装品の多くは、その制御を機械的制御から電気的制御に移しつつある。車両内の各種電装品や、アクチュエータ、センサなどの電子機器は、それぞれに対応する駆動回路によりその動作が定められる。これら駆動回路はさらに上位の制御回路に接続されており、かかる制御回路が各駆動回路の連携や同期を管理し、全体としての動作を統率することにより、種々の目的に応じた車両機能が実現されている。
　機器によっては、制御回路の故障が車両の走行や安全性に甚大な影響を与えることがあり、電気的制御への依存度が高まるにつれ、制御回路に要求される信頼性も高くなってきている。このような背景から、制御回路には、制御回路の処理に異常が発生した場合に、車両を安全な状態へと制御するフェールセーフ機能やフォールトトレラント機能を備えることが望まれている。
特開平１１－３４２７３６号公報
　上記特許文献１には、自動車用パワーウィンドウの制御方法と制御装置の発明が開示されている。かかる発明は、制御装置であるマイコンの状態を、マイコンの外部に配置されたウォッチドッグタイマーで監視し、マイコンのプログラム処理から異常が検出されたときは、かかる外部ウォッチドッグタイマーがマイコンをリセットするとともにバックアップ回路を起動し、パワーウィンドウの開閉処理を継続させる。
　上記発明は、マイコンの状態監視だけでなく、バックアップ回路の操作もウォッチドッグタイマーで行っていることから、マイコンに内蔵されたウォッチドッグタイマーを使用することができず、別途外部ウォッチドッグタイマーを用意しなければならない。外部ウォッチドッグタイマーを用いる構成では、内蔵のウォッチドッグタイマーを使用する場合に比べて、マイコンのリセット時おけるメモリダンプや、その他リセット原因の調査に必要な情報であるリセットログを取得することが難しいという問題がある。さらに、外部ウォッチドッグタイマーを配置する回路面積が余分に必要となるとともに、回路構造が複雑化するという問題もある。
　上記問題に鑑み、本発明の解決しようとする課題は、制御回路の処理に異常が発生したときに、自動的かつ迅速に負荷を安全な状態に制御するとともに、詳細なリセットログを取得可能なバックアップ回路を提供することにある。
　上記課題を解決するため、本発明に係るバックアップ回路は、自回路を強制的にリセットするリセット手段を内蔵する制御回路と、前記制御回路の有する複数の出力端子のうちＬレベルに設定されたＬ出力端子と、前記Ｌ出力端子と直流電源との間に介設されたプルアップ抵抗器と、を具え、前記プルアップ抵抗器の下流側には、他の回路の入力端子が接続されていることを要旨とする。
　制御回路の出力端子をＬレベル出力に設定し、シンク電流を生じさせることにより、直流電源の電流をＬ出力端子に吸い込ませることができる。Ｌ出力端子に電流が流入することで、直流電源の電源電圧はプルアップ抵抗器により降下されることから、他の回路の入力端子に対してはＬレベルが出力される。制御回路のプログラム処理から何らかの異常が検出され、リセット手段により制御回路が強制的にリセットされると、制御回路の初期化処理が実行されている間、Ｌ出力端子はハイインピーダンス（Ｈｉ－Ｚ）状態となり、直流電源からＬ出力端子への通電が遮断される。電流シンクが作用しないときのプルアップ抵抗器における電圧降下はごく僅かであることから、接続された他の回路の入力端子には電源電圧とほぼ同じ、Ｈレベルの信号（フェールセーフ信号）が印加される。
　上記構成を備えることにより、制御回路のＬ出力端子の状態に応じて自動的にフェールセーフ信号を送信することが可能となり、制御回路の状態監視やフェールセーフ信号の送信を行う回路を制御装置の外部に別途設ける必要がなくなる。これにより回路面積を抑えられるとともに、内蔵のリセット手段により制御回路の状態監視およびリセットを行うことができ、リセット時におけるリセットログの取得が容易となる。
　また、上記バックアップ回路は、前記プルアップ抵抗器の下流側がさらに、コンデンサを介して接地されていることが望ましい。
　接地されたコンデンサが直流電源に接続されている場合、未充電のコンデンサは抵抗値がゼロの導線のように作用するため、直流電源の電流はコンデンサの方へ優先的に流れる。コンデンサは、そのキャパシタンスおよび直流電源の電源電圧に応じて一定時間電荷を蓄積する。コンデンサが飽和し、充電終止状態になると、その抵抗値は無限大となり、コンデンサへの通電は遮断される。
　制御回路の始動時におけるＬ出力端子は、制御回路の初期化処理が完了するまで間、一時的にハイインピーダンス状態となっている。かかる状態は制御回路の正常動作の範疇であり、他の回路の入力端子に対してフェールセーフ信号を送信する必要はない。直流電源（プルアップ抵抗器の下流）がコンデンサを介して接地されていることにより、制御回路の始動からＬ出力端子のＬレベル出力が開始されるまでの間、直流電源の電流を一時的にコンデンサに流入させることができる。これにより電源電圧がプルアップ抵抗器で降下され、不必要なフェールセーフ信号の漏出が防止される。
　また、上記バックアップ回路は、前記プルアップ抵抗器が、前記コンデンサの放電電流から前記Ｌ出力端子を保護する保護抵抗器を介して前記Ｌ出力端子と接続されていることが望ましい。
　上記構成とすることにより、コンデンサの放電電流が保護抵抗器により制限されるため、Ｌ出力端子の定格を超えるシンク電流が生じることによる制御回路の故障を防止することができる。
　また、上記バックアップ回路は、前記入力端子にさらに、前記制御回路の他の出力端子が接続され、前記プルアップ抵抗器の下流側は、ダイオードを介して前記他の回路の入力端子に接続されている構成としても良い。
　また、上記バックアップ回路は、前記リセット手段がウォッチドッグタイマーである構成としても良い。
　本発明に係るバックアップ回路によれば、制御回路の処理に異常が発生したときに、自動的かつ迅速に負荷を安全な状態に制御するとともに、詳細なリセットログを取得可能なバックアップ回路を提供することができる。
バックアップ回路を備える制御機構の構成を示すブロック図である。 制御機構のフェールセーフ動作の説明図である。 制御回路始動時の動作の説明図である。
（構成概要）
　以下、図面を用いて本発明の実施形態について説明する。図１は本発明にかかるバックアップ回路１０の全体構成を示すブロック図である。バックアップ回路１０は図示しない車両に搭載され、制御回路２０のプログラム処理に異常が発生したときに、他の回路である駆動回路５０の入力端子へ直流電源３１の電源電圧Ｖｃｃ（以下「フェールセーフ信号」ともいう。）を印加する回路である。ここで、駆動回路５０とは、電力装置の給電路を開閉するスイッチや、ヘッドライドの点灯・消灯を切り替えるスイッチなどを操作する回路を意味している。
　本実施形態における制御回路２０は、ＣＰＵ２１と、制御プログラムや各種データを記憶するためのＲＯＭと、一時的にデータを記憶するためのＲＡＭと、各種デバイスの入出力を制御するためのＩ／Ｏと、プログラム処理の異常を検知して制御回路２０を強制的にリセットするリセット手段であるウォッチドッグタイマー２２と、がパッケージに内蔵されたマイクロコントローラである。尚、説明の便のため、図１の制御回路２０にはこれらのうち、ＣＰＵ２１、ウォッチドッグタイマー２２、および、Ｉ／Ｏである他の出力端子２３、２４のみが示されている。
　Ｌ出力端子２４は、Ｌレベル出力に設定されたスリーステート端子である。直列に接続された直流電源３１、プルアップ抵抗器３２、およびＬ出力端子２４はプルアップ回路３０を構成し、プルアップ回路３０の出力線３０１は、プルアップ抵抗器３２とＬ出力端子２４との間の配線から分岐している。プルアップ回路３０の出力線３０１は駆動回路５０の入力端子に接続されている。直流電源３１にはさらに、接地されたコンデンサ４０がプルアップ抵抗器３２の下流側に接続されている。尚、本発明における「上流」および「下流」とは、直流電源２０を起点とした電流および電圧の印加方向を意味している。
　他の出力端子２３は駆動回路５０の入力端子に接続されている。制御回路２０のプログラム処理が正常に実行されているときは、他の出力端子２３から送信されたＬレベルまたはＨレベルの信号により駆動回路５０の動作が制御される。尚、本実施形態の駆動回路５０により制御される電装品は、駆動回路５０の入力端子にＨレベルが印加されているときが異常時における安全側の動作状態（例えばヘッドライトであれば点灯状態）である。
　本実施形態においては、プルアップ回路３０の出力線３０１は、他の出力端子２３の出力線２３１に合流して駆動回路５０の共通の入力端子に接続されている。そのため、プルアップ回路３０の出力線３０１にはダイオード６０が配置され、他の出力端子２３の信号がＬ出力端子２４側へ流入することが防止されている。尚、制御回路２０と駆動回路５０との接続方法は上記方法に限定されず、他の出力端子２３の出力線２３１とプルアップ回路３０の出力線３０１を駆動回路５０の異なる入力端子に接続しても良く、また、ＯＲ回路を介して駆動回路５０の共通の入力端子にこれら出力線２３１、３０１を接続しても良い。
（フェールセーフ動作）
　次に、制御回路２０のプログラム処理に異常が生じたときのフェールセーフ動作について、図２を用いて説明する。制御回路２０のＬ出力端子２４はＬレベル出力に設定されていることから、制御回路２０のプログラム処理が正常に実行されている間、直流電源３１の電流はＬ出力端子２４に吸い込まれる。直流電源３１とＬ出力端子２４との間にはプルアップ抵抗器３２が介設されていることから、上記シンク電流により直流電源３１の電源電圧Ｖｃｃはプルアップ抵抗器３２（および後述する保護抵抗器４１）により略０[Ｖ］まで降下される。これにより、プルアップ回路３０の出力はＬレベルとなる（図２（ａ））。
　制御回路２０のプログラム処理に異常が発生し、ウォッチドッグタイマー２２のタイマカウンタがオーバフローしたときは、ウォッチドッグタイマー２２は、リセットログを保存しつつ制御回路２０を強制的にリセットする。制御回路２０がリセットされると、制御回路２０の初期化処理が完了するまでの間、Ｌ出力端子２４はハイインピーダンス状態となり、直流電源３１からＬ出力端子２４への通電は遮断されることとなる。
　駆動回路５０の入力端子に印加される電流は極めて小さいことから、Ｌ出力端子２４のシンク電流が発生しないときのプルアップ抵抗器３２における電圧降下量はごく僅かである。よって、プルアップ回路３０からは電源電圧Ｖｃｃとほぼ同じ、Ｈレベルが出力され、駆動回路５０は安全側の動作状態となる（図２（ｂ））。
　バックアップ回路１０は、プルアップ回路３０を備えることにより、Ｌ出力端子２４の状態変化を利用して、自動的かつ迅速に駆動回路５０に対してフェールセーフ信号を送信する。これにより、制御回路２０の状態監視およびリセットを内蔵のウォッチドッグタイマー２２で行うことができ、リセットログの取得が容易になるとともに、部品点数や回路面積が抑えられている。
（制御回路始動時の動作）
　次に、制御回路２０の始動時における動作について図３を用いて説明する。制御回路２０の図示しない電源端子に直流電源３１の電力が供給され、制御回路２０が起動を開始すると、制御回路２０の初期化処理が完了するまでの間、Ｌ出力端子２４は一時的にハイインピーダンス状態となる。かかる状態は制御回路２０の正常動作の範疇であり、駆動回路５０の入力端子に対してフェールセーフ信号を送信する必要はない。
　本実施形態におけるバックアップ回路１０は、接地されたコンデンサ４０がプルアップ抵抗器３２を介して直流電源３１に接続されている。未充電のコンデンサ４０は抵抗値がゼロの導線のように作用することから、直流電源３１の電流はコンデンサ４０の方へ優先的に流れる。直流電源３１とコンデンサ４０との間にはプルアップ抵抗器３２が介設されていることから、直流電源３１の電源電圧Ｖｃｃはプルアップ抵抗器３２により略０［Ｖ］まで降下され、その結果、プルアップ回路３０の出力はＬレベルとなる（図３（ａ））。
　コンデンサ４０は、そのキャパシタンスおよび直流電源３１の電源電圧Ｖｃｃに応じて一定時間電荷を蓄積する。コンデンサ４０が飽和し、充電終止状態になると、その抵抗値は無限大となり、コンデンサ４０への通電は遮断される。このように、バックアップ回路１０のプルアップ回路３０は、制御回路２０の始動時においてＬ出力端子２４が一時的にハイインピーダンス状態となっている間、直流電源３１の電流をコンデンサ４０に流入させることにより、不必要なフェールセーフ信号の漏出を防止している（図３（ｂ））。
　また、Ｌ出力端子２４とコンデンサ４０との間には、Ｌ出力端子２４をコンデンサ４０の放電電流から保護する保護抵抗器４１が介設されていることにより、コンデンサ４０の放電電流は保護抵抗器４１により制限され、シンク電流がＬ出力端子２４の定格を超えることによる制御回路２０の故障が防止されている。
　以上、本発明の実施形態について詳細に説明したが、本発明は、上記実施形態等に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲において、種々の改変が可能である。
　尚、本発明においては、バックアップ回路を構成する各要素の作用や関係についての理解を促すべく、「プルアップ抵抗器」および「プルアップ回路」という用語を使用している。本発明でいう「プルアップ抵抗器」とはつまり、Ｌレベル出力の出力端子やコンデンサに電流が吸い込まれることにより、直流電源の電源電圧を降下させ、駆動回路側に電圧がかからないようにするための抵抗器である。また、本発明でいう「プルアップ回路」とは、上記プルアップ抵抗器の作用とともに、一般的なプルアップ回路が備えるスイッチとグランドの役割を、Ｌレベル出力の出力端子が担うことで（正常時：ＯＮ状態のスイッチとグランド、ハイインピーダンス時：ＯＦＦ状態のスイッチ）、Ｌレベル（０［Ｖ］）またはＨレベル（電源電圧）を出力する回路を意味している。

Claims (5)

  1. 　自回路を強制的にリセットするリセット手段を内蔵する制御回路と、
    　前記制御回路の有する複数の出力端子のうちＬレベルに設定されたＬ出力端子と、
    　前記Ｌ出力端子と直流電源との間に介設されたプルアップ抵抗器と、を具え、
    　前記プルアップ抵抗器の下流側には、他の回路の入力端子が接続されていることを特徴とするバックアップ回路。
  2. 　前記プルアップ抵抗器の下流側はさらに、コンデンサを介して接地されていることを特徴とする請求項１に記載のバックアップ回路。
  3. 　前記プルアップ抵抗器は、前記コンデンサの放電電流から前記Ｌ出力端子を保護する保護抵抗器を介して前記Ｌ出力端子と接続されていることを特徴とする請求項２に記載のバックアップ回路。
  4. 　前記他の回路の入力端子にはさらに、前記制御回路の他の出力端子が接続され、
    　前記プルアップ抵抗器の下流側は、ダイオードを介して前記他の回路の入力端子に接続されていることを特徴とする請求項１から請求項３のいずれか一項に記載のバックアップ回路。
  5. 　前記リセット手段はウォッチドッグタイマーであることを特徴とする請求項１から請求項４のいずれか一項に記載のバックアップ回路。

     
PCT/JP2016/053446 2015-02-26 2016-02-05 バックアップ回路 WO2016136424A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015036857A JP2016159642A (ja) 2015-02-26 2015-02-26 バックアップ回路
JP2015-036857 2015-02-26

Publications (1)

Publication Number Publication Date
WO2016136424A1 true WO2016136424A1 (ja) 2016-09-01

Family

ID=56788430

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/053446 WO2016136424A1 (ja) 2015-02-26 2016-02-05 バックアップ回路

Country Status (2)

Country Link
JP (1) JP2016159642A (ja)
WO (1) WO2016136424A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08326575A (ja) * 1995-05-30 1996-12-10 Jatco Corp マイコン搭載車両の負荷駆動制御装置
JP2006103566A (ja) * 2004-10-07 2006-04-20 Yazaki Corp 表示装置及び車両用表示システム
JP2010030376A (ja) * 2008-07-28 2010-02-12 Koito Mfg Co Ltd 車両用灯具
JP2010198331A (ja) * 2009-02-25 2010-09-09 Advics Co Ltd センサ故障検出装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08326575A (ja) * 1995-05-30 1996-12-10 Jatco Corp マイコン搭載車両の負荷駆動制御装置
JP2006103566A (ja) * 2004-10-07 2006-04-20 Yazaki Corp 表示装置及び車両用表示システム
JP2010030376A (ja) * 2008-07-28 2010-02-12 Koito Mfg Co Ltd 車両用灯具
JP2010198331A (ja) * 2009-02-25 2010-09-09 Advics Co Ltd センサ故障検出装置

Also Published As

Publication number Publication date
JP2016159642A (ja) 2016-09-05

Similar Documents

Publication Publication Date Title
KR102264135B1 (ko) 전력 분배기 및 적어도 하나의 전력 분배기를 가진 온-보드 네트워크
US9748064B2 (en) Fail-safe circuit
JP6254029B2 (ja) 駆動制御装置及び故障検知方法
JPWO2017090352A1 (ja) 波及故障防止回路を備えた電子装置
KR101595870B1 (ko) 암전류 저감할 수 있는 전자식 주차 브레이크 시스템의 모터 구동 회로
WO2014196376A1 (ja) 電力供給制御装置
WO2016136424A1 (ja) バックアップ回路
KR102476325B1 (ko) 윈도우 와치독을 이용하여 페일 세이프티를 제어하는 장치 및 방법
JP4710386B2 (ja) 電源装置
JP6327099B2 (ja) 半導体装置
US8412432B2 (en) Protective arrangement for the protection of safety-relevant electronic circuits from malfunctions
WO2018146980A1 (ja) 電力供給システム、電力供給システムの制御方法、及び回路基板
GB2428311A (en) Electronic power switching unit
JP2018182962A (ja) モータ制御装置
US10845429B2 (en) Electronic control device
JP4140608B2 (ja) 過電流制限回路
JP6925521B2 (ja) 保護回路、保護回路の作動方法、及びコンピュータシステム
KR101394815B1 (ko) 통합형 제어기의 전원 보상용 회로 장치
JP2018152391A (ja) 半導体装置
DE102008008666B4 (de) Schaltungsanordnung
WO2024009872A1 (ja) 負荷駆動回路
US20220416556A1 (en) Device for preventing overvoltage-induced damage caused by fault propagation in safety-relevant systems
US9983608B2 (en) Output module for programmable controller
JP6939289B2 (ja) 負荷駆動回路
US10234882B2 (en) Electrical function group

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16755173

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16755173

Country of ref document: EP

Kind code of ref document: A1