WO2016121698A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2016121698A1
WO2016121698A1 PCT/JP2016/052029 JP2016052029W WO2016121698A1 WO 2016121698 A1 WO2016121698 A1 WO 2016121698A1 JP 2016052029 W JP2016052029 W JP 2016052029W WO 2016121698 A1 WO2016121698 A1 WO 2016121698A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
pixel
channel layer
light emitting
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2016/052029
Other languages
English (en)
French (fr)
Inventor
佐藤　敏浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Publication of WO2016121698A1 publication Critical patent/WO2016121698A1/ja
Priority to US15/661,514 priority Critical patent/US10243032B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional [2D] radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional [2D] radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H10H20/812—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions within the light-emitting regions, e.g. having quantum confinement structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/115—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers comprising active inorganic nanostructures, e.g. luminescent quantum dots
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/30—Organic light-emitting transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • H10K10/482—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors the IGFET comprising multiple separately-addressable gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/20—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising components having an active region that includes an inorganic semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]

Definitions

  • the present invention relates to a display device using quantum dots.
  • Quantum dots capable of trapping charge in dot-like regions are known. Quantum dots are generally fine particles composed of hundreds to thousands of atoms.
  • Document 1 discloses an active matrix display device using quantum dots. This display device includes, in each pixel, an inorganic light emitting diode in which a light emitting layer including a quantum dot is sandwiched between two electrodes. Further, the display device of Document 1 includes a power transistor, a selection transistor, and a storage capacitor (storage capacitor in Document 1) in each pixel. The power transistor controls the current supplied to the inorganic light emitting diode.
  • the selection transistor is connected to the scanning line (select line in reference 1) and the signal line (data line in reference 1), and applies a voltage corresponding to the signal received from the signal line to the gate of the power transistor.
  • the holding capacitance maintains the voltage of the gate of the power transistor.
  • An object of the present invention is to provide a display device using quantum dots and capable of reducing the number of circuit elements provided in each pixel.
  • a display device includes a plurality of pixels, a scanning line, a signal line, a first wiring, and a second wiring. At least one of the plurality of pixels includes a gate electrode connected to the scanning line, a first source / drain electrode connected to the signal line, and a second source / drain electrode. And a gate electrode to which a voltage corresponding to the gradation value of the at least one pixel is applied through the second source / drain electrode of the selection transistor, and the first wiring. Light emission having the first electrode, the second electrode connected to the second wiring, and a channel layer containing quantum dots, and the quantum dots are caused to emit light by carriers flowing through the channel layer And a transistor.
  • FIG. 5 is a view showing a manufacturing process of the light emitting transistor shown in FIG. 4.
  • FIG. 7 is a diagram showing a manufacturing process of the light emitting transistor shown in FIG.
  • FIG. 7 is a figure which shows another modification of a light emission transistor.
  • FIG. 7 shows another modification of a light emission transistor.
  • FIG. 11 is a cross-sectional view taken along line XI-XI shown in FIG. It is sectional drawing which shows the modification of a TFT board
  • FIG. 14 is a cross-sectional view taken along line XIV-XIV shown in FIG. It is sectional drawing which shows another modification of a TFT board
  • FIG. 1 is a perspective view of a display device 1 according to an embodiment of the present invention.
  • the display device 1 has a TFT (Thin Film Transistor) substrate 2.
  • the display device 1 may have an opposing substrate 3 facing the TFT substrate 2.
  • the opposing substrate 3 may not be provided.
  • the display device 1 has a plurality of pixels arranged in the vertical direction and the horizontal direction.
  • the display device 1 preferably includes a plurality of pixels that respectively emit light in different colors.
  • the color of the pixel is, for example, three colors of red, green and blue, and four colors of red, green, blue and white.
  • the color of the pixel may include cyan, magenta and yellow.
  • FIG. 2 is a view showing an example of a circuit formed in each pixel. This circuit is formed on the TFT substrate 2.
  • 3A and 3B schematically show an example of the light emitting transistor 20 described later, FIG. 3A is a plan view, and FIG. 3B is a cross-sectional view taken along line bb of FIG. 3A.
  • the display device 1 has a plurality of scanning lines 51 and a plurality of signal lines 52.
  • the scanning line 51 and the signal line 52 are orthogonal to each other.
  • the scan line 51 is connected to a scan line drive circuit (not shown), and a scan signal is applied from the scan line drive circuit.
  • the signal line 52 is connected to a signal line drive circuit (not shown), and a signal (voltage) corresponding to the gradation value of each pixel is applied from the signal line drive circuit.
  • the display device 1 includes a first wiring 53 and a second wiring 54 which is set to a potential different from that of the first wiring 53. In one example, the potential of the first wiring 53 and the potential of the second wiring 54 are constant. Although the first wiring 53 and the second wiring 54 in FIG. 2 extend in the direction along the scanning line 51, the extending direction of the wirings 53 and 54 is not limited thereto.
  • Each pixel has a selection transistor 10 and a light emitting transistor 20.
  • the selection transistor 10 has a gate electrode 14 connected to the scanning line 51, a first source / drain electrode 12 connected to the signal line 52, and a second source / drain electrode 13.
  • the light emitting transistor 20 has a gate electrode 21 connected to the second source / drain electrode 13 of the selection transistor 10. A voltage corresponding to the gradation value of the pixel is applied to the gate electrode 21 through the second source / drain electrode 13.
  • the gate electrode 21 may be directly connected to the second source / drain electrode 13 or may be indirectly connected to the second source / drain electrode 13 through another circuit element.
  • the light emitting transistor 20 includes a first electrode 22 electrically connected to the first wiring 53 and a second electrode 23 electrically connected to the second wiring 54.
  • the first wiring 53 and the first electrode 22 may be formed in different conductive layers, or the first wiring 53 and the first electrode 22 may be formed in the same conductive layer.
  • first wiring 53 and the first electrode 22 are formed in the same conductive layer, a part of the first wiring 53 may function as the first electrode 22.
  • the second wiring 54 and the second electrode 23 may be formed in different conductive layers, and the second wiring 54 and the second electrode 23 may be formed in the same conductive layer.
  • a part of the second wiring 54 may function as the second electrode 23.
  • the light emitting transistor 20 has a channel layer 24 containing quantum dots, and the carriers flowing in the channel layer 24 cause the quantum dots to emit light.
  • Quantum dots are semiconductor particles capable of confining charge in dot-like regions.
  • the quantum dot generally has a particle diameter of about several nm to about 20 nm, which is composed of about several hundreds to several thousands of atoms.
  • the quantum dot has, for example, a core-shell structure having semiconductor particles (core portion) and a shell portion covering the surface of the core portion and having a band gap energy larger than that of the core portion.
  • the fine particles in the core portion those that emit visible light by recombination of electrons and holes are used.
  • the material of the core portion include II-VI group semiconductor compounds (for example, MgS, MgSe, MgTe, CaS, CaSe, CaTe, SrS, SrSe, SrTe, BaS, BaSe, BaTe, ZnS, ZnSe, ZnTe , CdS, CdSe, CdTe, HgS, HgSe and HgTe) and III-V semiconductor compounds (eg, AlN, AlP, AlAs, AlSb, GaAs, GaP, GaN, GaSb, InN, InAs, InP, InSb, TiN, Semiconductor crystals containing TiP, TiAs and TiSb), Group IV semiconductors (eg, Si, Ge and Pb) semiconductor compounds or semiconductors can be used.
  • II-VI group semiconductor compounds for example, MgS, MgS
  • a semiconductor crystal containing a semiconductor compound containing three or more elements such as InGaP may be used as a material of the core portion.
  • a semiconductor material having a band gap energy larger than that of the core portion it is desirable to use a semiconductor material having a band gap energy larger than that of the core portion. By using such a material, charge can be effectively confined in the core portion of the quantum dot.
  • core-shell structure for example, CdSe / ZnS, CdSe / ZnSe, CdSe / CdS, CdTe / CdS, InP / ZnS, Gap / ZnS, Si / ZnS, InN / GaN, InP / CdSSe InP / ZnSeTe, InGaP / ZnSe, InGaP / ZnS, Si / AlP, InP / ZnSTe, InGaP / ZnSTe, InGaP / ZnSSe, and the like.
  • a well-known method can be used as a preparation method of a quantum dot.
  • a gas phase synthesis method a liquid phase synthesis method, a solid phase synthesis method, a vacuum synthesis method or the like can be used.
  • synthesis methods such as hot soap method, reverse micelle method, solvothermal method, hydrothermal method, coprecipitation method and the like can be used.
  • Quantum dots emit light of a color (wavelength) according to their size (particle diameter). Therefore, the size of the quantum dot contained in the channel layer 24 is controlled such that the quantum dot emits visible light. Specifically, the size of the quantum dot of the channel layer 24 is controlled to emit, for example, red light, green light, and blue light.
  • the channel layer 24 may have a host material in which quantum dots are mixed.
  • a host material the organic host material used by organic EL can be utilized.
  • triphenylamine derivatives, arylamine dielectrics, oxadiazole derivatives, anthracene derivatives, carbazole derivatives, phenanthrolines and the like can be used as the host material.
  • the triphenylamine derivative is, for example, N, N′-bis- (3-methylphenyl) -N, N′-bis- (phenyl) -benzidine (TPD), 4,4 ′, 4 ′ ′-tris (3-Methylphenylphenylamino) triphenylamine (MTDATA)
  • the arylamine dielectric is, for example, bis (N- (1-naphthyl-N-phenyl) benzidine) ( ⁇ -NPD).
  • the azole derivative is, for example, (2- (4-biphenylyl) -5- (4-tert-butylphenyl) -1,3,4-oxadiazole) (PBD)
  • Anthracene derivative is, for example, 9, 9, 10-di-2-naphthylanthracene (DNA) is a carbazole derivative such as 4,4-N, N'-dicarbazole-biphenyl (CBP), 1,4-bis 2, 2-Diphenylvinyl) benzene (DPVBi)
  • Phenanthrolines are, for example, vasocuproin, bathophenanthroline etc.
  • electron transport materials such as phthalocyanine derivatives, polythiophene derivatives and porphyrin derivatives are used as host materials It is also good.
  • the gate electrode 21 is formed on the opposite side to the electrodes 22 and 23 across the channel layer 24.
  • the gate electrode 21 is formed below the channel layer 24, and the first electrode 22 and the second electrode 23 are formed below the channel layer 24.
  • the first electrode 22 is connected to one edge of the channel layer 24 and the second electrode 23 is connected to the opposite edge of the channel layer 24.
  • the channel layer 24 is a rectangle elongated in the channel width direction (Dw direction in FIG. 3A).
  • the channel width of the channel layer 24 corresponds to the size of the pixel (S in FIG. 3A).
  • the gate electrode 21 is formed on the insulating layer 31.
  • the selection transistor 10 is formed in a layer lower than the insulating layer 31.
  • the insulating layer 31 is formed of, for example, an acrylic resin, as described later, and functions as a planarizing film having a flat surface.
  • the gate electrode 21 is covered with an insulating layer 32.
  • the insulating layer 32 is formed of, for example, SiO2.
  • the channel layer 24 is formed on the insulating layer 32.
  • the channel layer 24 may be covered by an insulating layer 33, as shown in FIGS. 3A and 3B.
  • the first electrode 22 and the second electrode 23 may be connected to the channel layer 24 through through holes.
  • the first electrode 22 and the second electrode 23 may be formed directly on the channel layer 24.
  • the gate electrode 21 As materials of the gate electrode 21, the first electrode 22, and the second electrode 23, metals such as aluminum, silver, copper, and nickel can be used. A transparent conductive material such as ITO or IZO may be used as the material of these electrodes.
  • the gate electrode 21 When the display device 1 is a top emission type, the gate electrode 21 has a reflective surface that reflects light. The reflective surface is formed of, for example, a metal such as aluminum or silver.
  • the gate electrode 21 is formed of the above-described transparent conductive material.
  • the gate electrode 21 may have a plurality of conductive layers.
  • the material of the first electrode 22 and the material of the second electrode 23 may be different from each other. By using different materials for the first electrode 22 and the second electrode 23, the work function of the first electrode 22 and the work function of the second electrode 23 can be made different, and as a result, carrier injection into the channel layer 24 can be achieved. Efficiency can be improved.
  • the channel layer 24 is composed of the above-described quantum dots and a host material.
  • the channel layer 24 includes a region (first region 24 a) in contact with the first electrode 22, a region (second region 24 b) in contact with the second electrode 23, and the first region 24 a and And a third area 24c which is an area between the second areas 24b.
  • At least one of the first region 24a and the second region 24b may have a composition different from that of the third region 24c.
  • the first region 24a and the second region 24b may be doped with ions (eg, lithium ion, potassium ion, argon ion, nitrogen ion or hydrogen ion) as impurities. By doing this, the carrier injection efficiency from the first electrode 22 or the second electrode 23 can be increased.
  • the impurities do not necessarily have to be such ions.
  • each pixel may be provided with a storage capacitor 26 connected to the second source / drain electrode 13 of the selection transistor 10.
  • a voltage corresponding to the gradation value of the pixel is applied to the signal line 52 when the selection transistor 10 is in the on state, charges are stored in the storage capacitor 26.
  • the other electrode of the storage capacitor 26 is connected to, for example, the first wiring 53.
  • the storage capacitor 26 is formed, for example, in a layer lower than the insulating layer 31 shown in FIGS. 3A and 3B.
  • the light emitting transistor 20 can operate as follows. Due to the potential difference between the first electrode 22 and the second electrode 23, for example, electrons are injected from the first electrode 22 to the channel layer 24, and holes are injected from the second electrode 23 to the channel layer 24.
  • the potential of the gate electrode 21 is set so that the injected carriers (electrons and holes) move toward the vicinity of the center of the channel layer 24 (near the center of the channel). Carriers are considered to move in the host material or move between adjacent quantum dots by tunneling phenomenon or hopping phenomenon. Electrons and holes are taken into the quantum dot near the center of the channel layer 24 and recombined to generate excitons.
  • the quantum dots emit light.
  • the carrier transport amount of the channel layer 24 is considered to depend not only on the potential difference between the first electrode 22 and the second electrode 23, but also on the potential of the gate electrode 21. That is, the channel layer 24 has high insulation when no voltage is applied to the gate electrode 21. By applying a voltage to the gate electrode 21, it is considered that the electrical conductivity of the channel layer 24 can be increased.
  • the electron density of the quantum dot depends on the potential of the gate electrode 21.
  • the movement of electrons between quantum dots is considered to depend on the electron density of quantum dots. For example, when the electron density in each quantum dot is high, the electron is confined in the quantum dot by the interaction with the electron of the next quantum dot and can not move between the quantum dots. For these reasons, the recombination probability of electrons and holes can be controlled by the potential of the gate electrode 21, and the emission luminance can be controlled.
  • the concentration of quantum dots in the host material may not necessarily be uniform in the channel layer 24. That is, the concentration of quantum dots in the host material may have a slope in the direction of the channel length. For example, the concentration of the quantum dots may be thinner in the vicinity of the center of the channel layer 24 than in other portions (a portion near the first electrode 22 and a portion near the second electrode 23). This can suppress the localization of the light emitting region in the channel layer 24 near the center.
  • the light emitting transistor 20 can operate as follows.
  • the channel layer 24 has, for example, an electron transporting property and the first electrode 22 is set to a potential lower than that of the second electrode 23
  • electrons are injected from the first electrode 22 into the channel layer 24.
  • the injected electrons are transported toward the second electrode 23. It is thought that the quantum dot is excited by the collision between the electron and the quantum dot in the transport process of the electron, or the electron enters the high energy level in the quantum dot in the transport process of the electron. Therefore, the quantum dot emits light due to deactivation.
  • the quantum dots can emit light. Electrons and holes are taken into the quantum dot near the center of the channel layer 24 and recombined to generate excitons. As a result, the quantum dots emit light.
  • the carrier transport amount of the channel layer 24 is considered to depend not only on the potential difference between the first electrode 22 and the second electrode 23, but also on the potential of the gate electrode 21. That is, the channel layer 24 has high insulation when no voltage is applied to the gate electrode 21.
  • the electrical conductivity of the channel layer 24 can be increased.
  • the electron density of the quantum dot depends on the potential of the gate electrode 21.
  • the movement of electrons between quantum dots is considered to depend on the electron density of quantum dots. For example, when the electron density in each quantum dot is high, the electron is confined in the quantum dot by the interaction with the electron of the next quantum dot and can not move between the quantum dots. For these reasons, the recombination probability of electrons and holes can be controlled by the potential of the gate electrode 21, and the emission luminance can be controlled.
  • the selection transistor 10 When an on voltage (scan signal) is applied to the scan line from the scan line drive circuit, the selection transistor 10 is turned on. At this time, a voltage (gradation signal) corresponding to the gradation value of the pixel is applied to the signal line from the signal line driver circuit. As a result, a voltage corresponding to the gradation value is applied to the gate electrode 21 of the light emitting transistor 20 through the selection transistor 10. As a result, carriers according to the gradation value flow in the channel layer 24.
  • FIG. 4 is a cross-sectional view showing a modification of the light emitting transistor 20.
  • the light emitting transistor 20 may have the auxiliary electrode 25 on the opposite side to the gate electrode 21 with the channel layer 24 interposed therebetween.
  • the auxiliary electrode 25 is set to the same potential as the gate electrode 21.
  • the transport amount of carriers and the carrier density in the channel layer 24 can be easily controlled, and the operation of the light emitting transistor 20 can be stabilized or the temporal change in the operation of the light emitting transistor 20 can be suppressed. it can.
  • metals such as aluminum, silver, copper, nickel and the like can be used.
  • a transparent conductive material such as ITO or IZO may be used.
  • the auxiliary electrode 25 is formed of a transparent conductive material.
  • the auxiliary electrode 25 has a reflective surface that reflects light.
  • the reflective surface is formed of, for example, a metal such as aluminum or silver.
  • FIG. 5 is a view showing an example of a manufacturing process of the light emitting transistor 20.
  • the gate electrode 21 is formed on the insulating layer 31.
  • the gate electrode 21 can be formed by a sputtering method, an evaporation method, or the like.
  • the gate electrode 21 is covered with an insulating layer 32.
  • the channel layer 24 is formed on the insulating layer 32.
  • the channel layer 24 is formed of the above-described material.
  • the channel layer 24 can be formed by, for example, a coating method or a transfer method. In the coating method, a coating solution containing quantum dots and a host material is coated on the insulating layer 32.
  • a channel layer formed on a film by a coating method or a vapor deposition method is attached on the insulating layer 32, and the channel layer is transferred to the insulating layer 32. Then, the channel layer 24 is covered with the insulating layer 33.
  • the auxiliary electrode 25 is formed on the insulating layer 33.
  • the auxiliary electrode 25 can also be formed by sputtering, evaporation, or the like.
  • nitrogen ions or hydrogen ions are implanted into the first region 24 a and the second region 24 b of the channel layer 24.
  • the auxiliary electrode 25 may function as a mask, or a dedicated mask may be used.
  • through holes are formed in the insulating layer 33.
  • the through holes are formed at positions corresponding to the first region 24 a of the channel layer 24 and at positions corresponding to the second region 24 b.
  • the first electrode 22 and the second electrode 23 are formed on the insulating layer 33, and these electrodes 22 and 23 are connected to the channel layer 24 through the through holes.
  • the electrodes 22 and 23 can be formed, for example, by sputtering or vapor deposition.
  • a mask is disposed on the insulating layer 33 in the process of FIG. Nitrogen ions or hydrogen ions are implanted into the channel layer 24.
  • FIG. 6 is a cross-sectional view showing a modification of the light emitting transistor 20.
  • the gate electrode 21 may be formed on the same side as the first electrode 22 and the second electrode 23 with respect to the channel layer 24.
  • the channel layer 24 is covered by the insulating layer 35, and the gate electrode 21 is formed on the insulating layer 35.
  • the insulating layer 35 is formed of, for example, SiO2.
  • the gate electrode 21 is covered by an insulating layer 36.
  • the insulating layer 36 is formed of SiO 2 or SiN.
  • the first electrode 22 and the second electrode 23 are formed on the insulating layer 36.
  • the first electrode 22 and the second electrode 23 are connected to the channel layer 24 through through holes formed in the insulating layers 35 and 36.
  • the auxiliary electrode 25 is provided on the opposite side of the channel layer 24 to the gate electrode 21. That is, the auxiliary electrode 25 may be formed below the channel layer 24, and the insulating layer 34 may be formed between the channel layer 24 and the auxiliary electrode 25.
  • the insulating layer 34 is also formed of, for example, SiO2.
  • the auxiliary electrode 25 is formed on the above-described insulating layer 31 which functions as a planarization film. The auxiliary electrode 25 may not necessarily be formed. Also in the example of FIG. 6, at least one of the first region 24a (the region in which the first electrode 22 is in contact) and the second region 24b (the region in which the second electrode 23 is in contact) of the channel layer 24.
  • the region of may have a different composition than the third region 24c, which is the region between them.
  • ions for example, nitrogen ions or hydrogen ions
  • the impurities do not necessarily have to be such ions.
  • FIG. 7 is a view showing an example of a manufacturing process of the light emitting transistor 20 shown in FIG.
  • the auxiliary electrode 25 is formed on the insulating layer 31.
  • the auxiliary electrode 25 can also be formed by a sputtering method, a vapor deposition method, or the like. Then, the auxiliary electrode 25 is covered with the insulating layer 34.
  • the channel layer 24 is formed on the insulating layer 34.
  • the channel layer 24 can be formed by, for example, a coating method, a transfer method, or the like, as in the example of FIG. Then, the channel layer 24 is covered with the insulating layer 35.
  • FIG. 7A the auxiliary electrode 25 is formed on the insulating layer 31.
  • the auxiliary electrode 25 can also be formed by a sputtering method, a vapor deposition method, or the like. Then, the auxiliary electrode 25 is covered with the insulating layer 34.
  • the channel layer 24 is formed on the insulating layer 34.
  • the gate electrode 21 is formed on the insulating layer 35.
  • the gate electrode 21 can be formed by, for example, a sputtering method, a vapor deposition method, or the like. Thereafter, nitrogen ions or hydrogen ions are implanted into the first region 24 a and the second region 24 b of the channel layer 24. In this step, the gate electrode 21 may function as a mask or a dedicated mask may be used.
  • the gate electrode 21 is covered with the insulating layer 36. Then, through holes are formed in the insulating layers 35 and 36. The through holes are formed at positions corresponding to the first region 24 a of the channel layer 24 and at positions corresponding to the second region 24 b.
  • the first electrode 22 and the second electrode 23 are formed on the insulating layer 36, and these electrodes 22 and 23 are connected to the channel layer 24 through the through holes.
  • the electrodes 22 and 23 can be formed by a sputtering method, a vapor deposition method, or the like.
  • the channel layer 24 is formed on the insulating layer 31, and then the steps shown in FIGS. 7 (c) and 7 (d) are performed.
  • FIG. 8 is a cross-sectional view showing still another modified example of the light emitting transistor 20.
  • the gate electrode 21, the first electrode 22, and the second electrode 23 may be formed below the channel layer 24.
  • the gate electrode 21 is formed on the insulating layer 31 and covered with the above-described insulating layer 32.
  • the first electrode 22 and the second electrode 23 are formed on the insulating layer 32.
  • the channel layer 24 is formed on the insulating layer 32.
  • One edge of the channel layer 24 is formed on the first electrode 22, and the opposite edge of the channel layer 24 is formed on the second electrode 23.
  • Channel layer 24 is covered with insulating layer 37.
  • the auxiliary electrode 25 may be formed on the insulating layer 37.
  • the auxiliary electrode 25 may not necessarily be formed.
  • FIG. 9 is a cross-sectional view showing still another modified example of the light emitting transistor 20.
  • the gate electrode 21, the first electrode 22, and the second electrode 23 are formed below the channel layer 24 as in FIG. 8.
  • the first region 24a (the region in which the first electrode 22 is in contact) and the second region 24b (the region in which the second electrode 23 is in contact) of the channel layer 24 are
  • the third region 24c which is an intermediate region, has a different composition.
  • ions for example, nitrogen ions or hydrogen ions
  • the impurities do not necessarily have to be such ions.
  • each of the electrodes 22 and 23 may be provided with a taper angle. That is, a slope may be provided on the contact surface between the electrodes 22 and 23 and the channel layer 24. By doing this, the contact area can be further expanded, and the light emission efficiency can be improved by surface reflection.
  • the edge of the channel layer 24 may be disposed on the upper side of the electrodes 22 and 23 according to FIG.
  • FIG. 10 and 11 are diagrams showing an example of the TFT substrate 2 provided in the display device 1.
  • FIG. 10A is a plan view.
  • FIG. 10B is an enlarged view of FIG. 10A.
  • FIG. 11 is a cross-sectional view taken along line XI-XI shown in FIG. 10B.
  • the TFT substrate 2 has a substrate 40 formed of glass, resin or the like.
  • the substrate 40 may be transparent or opaque.
  • the substrate 40 is a transparent substrate.
  • the select transistor 10 is formed on the substrate 40.
  • the semiconductor layer 11 is formed on the substrate 40.
  • the semiconductor layer 11 is, for example, amorphous silicon, but polycrystalline silicon, an organic semiconductor, a metal oxide semiconductor, or the like may be used as the semiconductor layer 11.
  • the base layer 41 of SiO 2 or SiN may be formed on the substrate 40, and the semiconductor layer 11 may be formed on the base layer 41.
  • the semiconductor layer 11 is covered with the insulating layer 42, and the gate electrode 14 is formed on the insulating layer 42.
  • the scan line 51 may be formed on the same conductive layer as the semiconductor layer 11.
  • the gate electrode 14 is covered with an interlayer insulating layer 43, and the first source / drain electrode 12 and the second source / drain electrode 13 are formed on the interlayer insulating layer 43.
  • the source / drain electrodes 12 and 13 are connected to the semiconductor layer 11 through through holes.
  • the source / drain electrodes 12 and 13 are covered by a passivation film 44.
  • the laminated structure of the selection transistor 10 is not limited to that shown in FIG.
  • the semiconductor layer 11 may be formed on the upper side of the gate electrode 14.
  • the insulating layer 31 described above is formed on the passivation film 44.
  • the insulating layer 31 functions as, for example, a planarizing film having a planarized surface.
  • the planarization film is formed of, for example, an acrylic resin.
  • the light emitting transistor 20 is formed on the insulating layer 31.
  • the gate electrode 21 is formed on the insulating layer 31 as in the example of FIGS. 3A and 3B.
  • the gate electrode 21 is connected to the second source / drain electrode 13 of the selection transistor 10 through the through hole. Through holes are formed in the insulating layer 31 and the passivation film 44.
  • a channel layer 24 including quantum dots is formed on the upper side of the gate electrode 21.
  • the gate electrode 21 is covered by the insulating layer 32, and the channel layer 24 is formed on the insulating layer 32.
  • the channel layer 24 is separated between two adjacent pixels. That is, the channel layer 24 of one pixel and the channel layer 24 of the other pixel are not connected. As shown in FIG. 11, the gate electrode 21 may have a size larger than that of the channel layer 24.
  • the channel layer 24 may be present inside the outer peripheral edge of the gate electrode 21 in plan view. This can suppress the occurrence of irregularities in the channel layer 24.
  • the display device 1 is, for example, a top emission type.
  • the gate electrode 21 has a reflective surface as described above.
  • the entire gate electrode 21 may be formed of a material that reflects light, or the gate electrode 21 may be formed of a plurality of conductive layers, and a portion of the conductive layer may be formed of a material that reflects light.
  • the display device 1 has a plurality of pixels that emit light in different colors.
  • the display device 1 includes three pixels of red pixel (R), green pixel (G), and blue pixel (B).
  • the emission wavelength (color) of the quantum dot depends on the size of the quantum dot. Therefore, in the example of the display device 1, the channel layers 24 of the plurality of pixels each include the plurality of types of quantum dots having different sizes.
  • the channel layer 24 of the first color pixel for example, red pixel (R)
  • the channel layer 24 of the second color pixel for example, green pixel (G)
  • the third color pixel The channel layer 24 of (for example, the blue pixel (B)) includes three types of quantum dots having different sizes.
  • the size of the quantum dot may be the same for multiple pixels of different colors.
  • quantum dots of a first color pixel eg, red pixel (R)
  • quantum dots of a second color pixel eg, green pixel (G)
  • a third color pixel eg, Blue pixels (B)
  • a color filter or a color conversion filter may be used to realize the color of each pixel.
  • the color filter or the color conversion filter may be formed on the counter substrate 3 or may be formed on the TFT substrate 2.
  • the channel layer 24 of each pixel may include multiple types of quantum dots of different sizes.
  • the channel layer 24 may have a plurality of layers formed of quantum dots of different sizes. That is, the channel layer 24 may have a layer of quantum dots having a first size, a layer of quantum dots having a second size, and a layer of quantum dots having a third size.
  • the number of layers of quantum dots may be more or less than three.
  • the first electrode 22 and the second electrode 23 are formed on the channel layer 24.
  • the first electrode 22 is electrically connected to one edge of the channel layer 24 and the second electrode 23 is electrically connected to the opposite edge of the channel layer 24.
  • the first electrode 22, the second electrode 23, and the channel layer 24 may be covered by a protective film 49 as shown in FIG. 11.
  • the counter substrate 3 (FIG. 1) may be disposed on the upper side of the protective film 49.
  • an insulating layer 38 having an opening in each pixel may be formed on the insulating layer 32.
  • the position of the opening of the insulating layer 38 corresponds to the position of the gate electrode 21.
  • the channel layer 24 is formed inside the opening of the insulating layer 38, and faces the gate electrode 21 with the insulating layer 32 interposed therebetween.
  • an acrylic resin may be used as the material of the insulating layer 38.
  • the first electrode 22 and the second electrode 23 are formed on the insulating layer 38. A portion of the electrodes 22, 23 is located on the channel layer 24 and connected to the channel layer 24.
  • the first wiring 53 and the second wiring 54 are formed on the TFT substrate 2.
  • the wires 53 and 54 are formed on the insulating layer 38.
  • a part of the first wiring 53 is the first electrode 22, and a part of the second wiring 54 is the second electrode 23.
  • the layers in which the wires 53 and 54 are formed are not limited to those shown in FIG.
  • the first wire 53 and the second wire 54 may be formed in a layer below the channel layer 24 as described later.
  • a plurality of pixels of different colors are regularly arranged in the horizontal direction.
  • Each pixel is rectangular, and the width of the pixel in the vertical direction is larger than the width of the pixel in the horizontal direction (in FIG. 10A and FIG. 10B, the V direction is the vertical direction and the H direction is the horizontal direction).
  • the channel layer 24 is also rectangular according to the shape of the pixel.
  • the first electrode 22 is connected to one edge of the channel layer 24 in the vertical direction, and the second electrode 23 is connected to the opposite edge of the channel layer 24 in the vertical direction.
  • first electrode 22 and the second electrode 23 are provided are not limited to the examples of FIGS. 10A and 10B.
  • the first electrode 22 may be connected to one edge of the channel layer 24 in the horizontal direction
  • the second electrode 23 may be connected to the opposite edge of the channel layer 24 in the horizontal direction. That is, when the width of the channel layer 24 in the first direction is larger than the width in the second direction orthogonal to the first direction, the first electrode 22 and the second electrode 23 are opposite to each other in the second direction. It may be located at
  • the TFT substrate 2 has a plurality of pixel rows L (in FIG. 10A and FIG. 10B, subscripts n to n + 3 are attached to each pixel row L).
  • the plurality of pixels are aligned in one direction in each pixel row L.
  • Each pixel row L is composed of a plurality of pixels arranged in the horizontal direction.
  • the plurality of pixel rows L are arranged in the vertical direction.
  • a plurality of pixels of different colors in the example of FIGS. 10A and 10B, red pixels (R), green pixels (G), and blue pixels (B)
  • pixels of the same color may be arranged in each pixel row.
  • the first wiring 53 includes a first extending portion 53a which is formed between two adjacent pixel rows L and extends in the horizontal direction.
  • the first extending portion 53 a of the first wiring 53 is connected to the channel layers 24 of a plurality of pixels included in two adjacent pixel rows L. That is, the first extending portion 53 a of the first wiring 53 configures the first electrode 22 of the pixel included in the two adjacent pixel rows L.
  • the first wiring 53 includes a plurality of first extending portions 53a. Further, the first wiring 53 includes a second extending portion 53 b extending in the vertical direction and connecting the plurality of first extending portions 53 a.
  • the second wiring 54 also includes a first extending portion 54a formed between two adjacent pixel rows L.
  • the first extending portion 54 a of the second wiring 54 is connected to the channel layer 24 of the pixel included in the two adjacent pixel rows L. That is, the first extending portion 54 a of the second wiring 54 configures the second electrodes 23 of a plurality of pixels included in two adjacent pixel rows L.
  • the second wiring 54 includes a plurality of first extending portions 54 a.
  • the second wiring 54 includes a second extending portion 54 b extending in the vertical direction and connecting the plurality of first extending portions 54 a.
  • the first extending portions 53 a of the first wires 53 and the first extending portions 54 a of the second wires 54 are alternately arranged in the vertical direction.
  • the second extending portion 53 b of the first wiring 53 and the second extending portion 54 b of the second wiring 54 are located on the opposite side to each other across the plurality of pixels aligned in the horizontal direction.
  • the layouts of the wires 53 and 54 are not necessarily limited to those shown in FIGS. 10A and 10B.
  • the voltage may not be applied simultaneously to the plurality of first extending portions 53a and 54a aligned in the vertical direction.
  • voltages may be sequentially applied to the plurality of first extending portions 53a and 54a in a predetermined method for each pixel row. In this case, each of the wires 53 and 54 may not include the second extending portions 53 b and 54 b.
  • the storage capacitor 26 is formed in each pixel.
  • the storage capacitor 26 has two opposing electrodes 26a, 26b.
  • the first electrode 26 a is formed, for example, in the same layer as the semiconductor layer 11 of the selection transistor 10, as shown in FIG. 11.
  • the second electrode 26 b is formed, for example, on the insulating layer 42.
  • the second electrode 26 b may be formed on the interlayer insulating layer 42 in the same manner as the source / drain electrodes 12 and 13.
  • One of the electrodes 26a and 26b is connected to the second source / drain electrode 13 of the selection transistor 10, and the other electrode is connected to, for example, the first wiring 53 via a through hole.
  • FIG. 12 is a cross-sectional view showing a modification of the TFT substrate 2.
  • the same reference numerals are given to the same parts as those described above.
  • the light emitting transistor 20 of each pixel may have an auxiliary electrode 25 located on the opposite side of the channel layer 24 to the gate electrode 21.
  • the insulating layer 39 is formed on the channel layer 24.
  • the auxiliary electrode 25 is formed on the insulating layer 39.
  • the auxiliary electrode 25 is connected to the gate electrode 21 via, for example, a through hole (not shown).
  • FIG. 13 and 14 are cross-sectional views showing still another modified example of the TFT substrate 2.
  • FIG. 13A is a plan view.
  • FIG. 13B is an enlarged view of FIG. 13A.
  • FIG. 14 is a cross-sectional view taken along line XIV-XIV shown in FIG. 13B.
  • the same reference numerals are given to the same parts as those described above.
  • the first wiring 53 and the second wiring 54 are formed in a layer below the channel layer 24. Specifically, the first wiring 53 and the second wiring 54 are formed on the passivation film 44 and covered by the insulating layer 31. The first electrode 22 and the second electrode 23 are respectively connected to the first wiring 53 and the second wiring 54 through the through holes.
  • the first wiring 53 includes the first extending portion 53 a formed between two adjacent pixel rows L. The first extending portion 53 a is connected to the first electrode 22 through through holes formed in the insulating layers 31, 32 and 38.
  • the second wiring 54 has a first extending portion 54 a formed between two adjacent pixel rows L.
  • the first extending portion 54 a is connected to the second electrode 23 through through holes formed in the insulating layers 31, 32 and 38. Also in the examples of FIGS. 13A, 13B, and 14, the auxiliary electrode 25 may be formed on the opposite side to the gate electrode 21 with the channel layer 24 interposed therebetween.
  • FIG. 15 is a cross-sectional view showing still another modified example of the TFT substrate 2.
  • the same reference numerals are given to the same parts as those described above.
  • the insulating layer 38 is formed on the insulating layer 31.
  • the insulating layer 38 has an opening at each pixel as described above.
  • the gate electrode 21 and the channel layer 24 are formed inside the opening of the insulating layer 38.
  • the insulating layer 32 is formed on the gate electrode 21, and the channel layer 24 is formed on the insulating layer 32.
  • the insulating layer 38 has an inclined surface 38 a on the inner peripheral surface of the opening.
  • the outer peripheral portion 21 a of the gate electrode 21 is formed on the inclined surface 38 a of the insulating layer 38. Therefore, the outer peripheral portion 21a of the gate electrode 21 is inclined obliquely upward toward the center of each pixel.
  • the gate electrode 21 has a reflective surface which reflects the light from the channel layer 24. According to the outer peripheral portion 21 a of the gate electrode 21, light exiting from the channel layer 24 and traveling in the direction along the substrate 40 is reflected by the outer peripheral portion 21 a of the gate electrode 21 and exits from the surface of the display device 1.
  • each pixel includes an auxiliary electrode 25 located on the opposite side of the channel layer 24 to the gate electrode 21.
  • the auxiliary electrode 25 may not necessarily be formed.
  • the laminated structure of the light emitting transistor 20 is not limited to that shown in FIG. 11, FIG. 12, FIG. 14, and FIG.
  • the gate electrode 21, the first electrode 22, and the second electrode 23 may be formed on the same side with respect to the channel layer 24.
  • the gate electrode 21 may be formed on the upper side of the channel layer 24.
  • the gate electrode 21 may be covered by an insulating layer, and the first electrode 22 and the second electrode 23 may be formed on the upper side of the insulating layer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Led Devices (AREA)

Abstract

　画素には、選択トランジスタ（１０）と発光トランジスタ（２０）とが設けられる。選択トランジスタ（１０）は、走査線（５１）に接続されているゲート電極（１４）と、信号線（５２）に接続されている第１のソース・ドレイン電極（１２）と、第２のソース・ドレイン電極（１３）とを有している。発光トランジスタ（２０）は、選択トランジスタ（１０）の第２のソース・ドレイン電極（１３）に接続されているゲート電極（２１）と、第１の配線（５３）に接続されている第１の電極（２２）と、第２の配線（５４）に接続されている第２の電極（２３）と、量子ドットを含んでいるチャネル層（２４）とを有している。発光トランジスタ（２０）は、チャネル層（２４）を流れるキャリアにより量子ドットを発光させる。

Description

表示装置
　本発明は量子ドットを利用する表示装置に関する。
　ドット状の領域に電荷を閉じ込めることのできる量子ドット（量子箱）が知られている。量子ドットは、一般的に、数百～数千個程度の原子から構成された微粒子である。特表２０１０－５２０６０３号公報（以下において文献１と称する）は、量子ドットを用いたアクティブマトリックス型表示装置を開示している。この表示装置は、各画素に、量子ドットを含む発光層を２つの電極で挟む無機発光ダイオードを有している。また、文献１の表示装置は、パワートランジスタと、選択トランジスタと、保持容量（文献１においてストレージキャパシタ）とを各画素に有している。パワートランジスタは無機発光ダイオードに供給する電流を制御する。選択トランジスタは、走査線（文献１においてセレクトライン）と信号線（文献１においてデータライン）とに接続され、信号線から受ける信号に応じた電圧をパワートランジスタのゲートに加える。保持容量はパワートランジスタのゲートの電圧を維持する。特開２０１０－２０９１４１号公報には、量子ドットを含む発光層を２つの電極で挟む発光デバイスが開示されている。
　近年、表示装置の高精細化が進んでいる。表示装置をさらに高精細化しようとすると、１つの画素のサイズがますます小さくなるので、多くの回路素子（上述のトランジスタやキャパシタ）を各画素に設けることが難しくなる。
　本発明の目的は、量子ドットを利用し、且つ、各画素に設けられる回路素子の数を低減できる表示装置を提供することにある。
　本発明に係る表示装置は、複数の画素と、走査線と、信号線と、第１の配線と、第２の配線と、を有している。前記複数の画素のうち少なくとも１つの画素は、前記走査線に接続されているゲート電極と、前記信号線に接続されている第１のソース・ドレイン電極と、第２のソース・ドレイン電極とを有している選択トランジスタと、前記選択トランジスタの前記第２のソース・ドレイン電極を通して前記少なくとも１つの画素の階調値に応じた電圧が加えられるゲート電極と、前記第１の配線に接続されている第１の電極と、前記第２の配線に接続されている第２の電極と、量子ドットを含んでいるチャネル層とを有し、前記チャネル層を流れるキャリアにより前記量子ドットを発光させる発光トランジスタとを有している。
本発明の一実施形態に係る表示装置の斜視図である。 各画素に形成される回路の例を示す図である。 各画素に設けられる発光トランジスタの一例の概略を示す平面図である。 図３Ａに示す発光トランジスタの断面図である。 発光トランジスタの変形例を示す図である。 図４に示す発光トランジスタの製造工程を示す図である。 発光トランジスタの変形例を示す図である。 図６に示す発光トランジスタの製造工程を示す図である。 発光トランジスタのさらに別の変形例を示す図である。 発光トランジスタのさらに別の変形例を示す図である。 ＴＦＴ基板の平面図である。 図１０Ａに示すＴＦＴ基板の拡大図である。 図１０に示すＸＩ－ＸＩ線での断面図である。 ＴＦＴ基板の変形例を示す断面図である。 ＴＦＴ基板のさらに別の変形例を示す平面図である。 図１３Ａに示すＴＦＴ基板の拡大図である。 図１３に示すＸＩＶ－ＸＩＶ線での断面図である。 ＴＦＴ基板のさらに別の変形例を示す断面図である。
　以下、本発明の一実施形態について説明する。本明細書の開示は本発明の一例にすぎず、本発明の主旨を保った適宜変更であって当業者が容易に想到し得るものは本発明の範囲に含まれる。また、図で示す各部の幅、厚さ及び形状等は模式的に表される場合があり、それらは本発明の解釈を限定するものではない。
　図１は本発明の実施形態に係る表示装置１の斜視図である。表示装置１はＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）基板２を有している。表示装置１はＴＦＴ基板２と対向する対向基板３を有してもよい。対向基板３は設けられていなくてもよい。表示装置１は、垂直方向と水平方向に並んでいる複数の画素を有している。表示装置１は、互いに異なる色でそれぞれ発光する複数の画素を含んでいることが好ましい。画素の色は、例えば赤、緑、及び青の３色や、赤、緑、青、白の４色などである。画素の色として、シアン、マゼンタ、イエローが含まれてもよい。
　図２は各画素に形成される回路の例を示す図である。この回路はＴＦＴ基板２に形成されている。図３Ａ及び図３Ｂは、後述する発光トランジスタ２０の一例の概略を示す図であり、図３Ａは平面図であり、図３Ｂは図３Ａのｂ－ｂ線での断面図である。
　図２に示すように、表示装置１は、複数の走査線５１と複数の信号線５２とを有している。走査線５１と信号線５２は互いに直交している。走査線５１は図示しない走査線駆動回路に接続され、走査線駆動回路から走査信号が加えられる。信号線５２は図示しない信号線駆動回路に接続され、信号線駆動回路から各画素の階調値に応じた信号（電圧）が加えられる。表示装置１は、第１配線５３と、第１配線５３とは異なる電位に設定されている第２配線５４とを有している。一例では、第１配線５３の電位と第２配線５４の電位は一定である。図２の第１配線５３と第２配線５４は、走査線５１に沿った方向に伸びているが、これらの配線５３、５４の延伸方向はこれに限られない。
　各画素は選択トランジスタ１０と発光トランジスタ２０とを有している。選択トランジスタ１０は、走査線５１に接続されているゲート電極１４と、信号線５２に接続されている第１ソース・ドレイン電極１２と、第２ソース・ドレイン電極１３とを有している。
　発光トランジスタ２０は、選択トランジスタ１０の第２ソース・ドレイン電極１３に接続されているゲート電極２１を有している。ゲート電極２１には、第２ソース・ドレイン電極１３を通して画素の階調値に応じた電圧が加えられる。ゲート電極２１は直接的に第２ソース・ドレイン電極１３に接続されてもよいし、他の回路素子を通して間接的に第２ソース・ドレイン電極１３に接続されてもよい。また、発光トランジスタ２０は、第１配線５３に電気的に接続されている第１電極２２と、第２配線５４に電気的に接続されている第２電極２３とを有している。ＴＦＴ基板２の積層構造において、第１配線５３と第１電極２２は互いに異なる導電層に形成されてもよいし、第１配線５３と第１電極２２は同じ導電層に形成されてもよい。第１配線５３と第１電極２２が同じ導電層に形成される場合、第１配線５３の一部が第１電極２２として機能してもよい。同様に、第２配線５４と第２電極２３は互いに異なる導電層に形成されてもよいし、第２配線５４と第２電極２３は同じ導電層に形成されてもよい。第２配線５４と第２電極２３が同じ導電層に形成される場合、第２配線５４の一部が第２電極２３として機能してもよい。
　図３Ａ及び図３Ｂに示すように、発光トランジスタ２０は量子ドットを含んでいるチャネル層２４を有し、チャネル層２４を流れるキャリアによって量子ドットを発光させる。量子ドットは、ドット状の領域に電荷を閉じ込めることのできる半導体微粒子である。量子ドットは、一般的に、数百～数千個程度の原子から構成された数ｎｍ～２０ｎｍ程度の粒径を有する。量子ドットは、例えば、半導体粒子（コア部）と、このコア部の表面を覆う、コア部よりもバンドギャップエネルギーの大きいシェル部とを有するコアシェル型構造を有する。
　コア部の微粒子としては、電子とホールの再結合により可視光を発するものが用いられる。コア部の材料には、具体的には、ＩＩ－ＶＩ族半導体化合物（例えば、ＭｇＳ、ＭｇＳｅ、ＭｇＴｅ、ＣａＳ、ＣａＳｅ、ＣａＴｅ、ＳｒＳ、ＳｒＳｅ、ＳｒＴｅ、ＢａＳ、ＢａＳｅ、ＢａＴｅ、ＺｎＳ、ＺｎＳｅ、ＺｎＴｅ、ＣｄＳ、ＣｄＳｅ、ＣｄＴｅ、ＨｇＳ、ＨｇＳｅ及びＨｇＴｅ）や、ＩＩＩ－Ｖ族半導体化合物（例えば、ＡｌＮ、ＡｌＰ、ＡｌＡｓ、ＡｌＳｂ、ＧａＡｓ、ＧａＰ、ＧａＮ、ＧａＳｂ、ＩｎＮ、ＩｎＡｓ、ＩｎＰ、ＩｎＳｂ、ＴｉＮ、ＴｉＰ、ＴｉＡｓ及びＴｉＳｂ）、ＩＶ族半導体（例えば、Ｓｉ、Ｇｅ及びＰｂ）半導体化合物又は半導体を含有する半導体結晶を用いることができる。また、コア部の材料には、ＩｎＧａＰのような３元素以上を含んだ半導体化合物を含む半導体結晶を用いてもよい。シェル部の材料としては、コア部の材料よりも大きなバンドギャップエネルギーを有する半導体材料を用いることが望ましい。このような材料を用いることにより、量子ドットのコア部に電荷を効果的に閉じ込めることができる。このようなコアシェル構造（コア／シェル）としては、例えば、ＣｄＳｅ／ＺｎＳ、ＣｄＳｅ／ＺｎＳｅ、ＣｄＳｅ／ＣｄＳ、ＣｄＴｅ／ＣｄＳ、ＩｎＰ／ＺｎＳ、Ｇａｐ／ＺｎＳ、Ｓｉ／ＺｎＳ、ＩｎＮ／ＧａＮ、ＩｎＰ／ＣｄＳＳｅ、ＩｎＰ／ＺｎＳｅＴｅ、ＩｎＧａＰ／ＺｎＳｅ、ＩｎＧａＰ／ＺｎＳ、Ｓｉ／ＡｌＰ、ＩｎＰ／ＺｎＳＴｅ、ＩｎＧａＰ／ＺｎＳＴｅ、ＩｎＧａＰ／ＺｎＳＳｅ等を例示できる。
　量子ドットの作成方法としては公知の方法を用いることができる。例えば、気相合成法や液相合成法、固相合成法、真空合成法等を用いることができる。液相合成法においては、ホットソープ法、逆ミセル法、ソルボサーマル法、ハイドロサーマル法、共沈法等の合成方法を利用することができる。
　量子ドットはそのサイズ（粒径）に応じた色（波長）の光を発する。したがって、チャネル層２４に含まれる量子ドットのサイズは、量子ドットが可視光を発するように制御されている。具体的には、チャネル層２４の量子ドットのサイズは、例えば、赤色光や、緑色光、青色光を発するように制御される。
　チャネル層２４は、量子ドットが混合されているホスト材料を有してもよい。ホスト材料としては、有機ＥＬで用いられている有機ホスト材料が利用できる。例えば、トリフェニルアミン誘導体や、アリールアミン誘電体、オキサジアゾール誘導体、アントラセン誘導体、カルバゾール誘導体、フェナントロリン類などをホスト材料として用いることができる。ここで、トリフェニルアミン誘導体は、例えば、Ｎ，Ｎ’－ビス－（３－メチルフェニル）－Ｎ，Ｎ’－ビス－（フェニル）－ベンジジン（ＴＰＤ）、４，４’,４”－トリス（３－メチルフェニルフェニルアミノ）トリフェニルアミン（ＭＴＤＡＴＡ）である。アリールアミン誘電体は、例えば、ビス（Ｎ－（１－ナフチル－Ｎ－フェニル）ベンジジン）（α－ＮＰＤ）である。オキサジアゾール誘導体は、例えば、（２－（４－ビフェニリル）－５－（４－ｔｅｒｔ－ブチルフェニル）－１，３，４－オキサジアゾール）（ＰＢＤ）である。アントラセン誘導体は、例えば、９，１０－ジ－２－ナフチルアントラセン（ＤＮＡ）である。カルバゾール誘導体は、４，４－Ｎ，Ｎ’－ジカルバゾール－ビフェニル（ＣＢＰ）、１，４－ビス（２，２－ジフェニルビニル）ベンゼン（ＤＰＶＢｉ）である。フェナントロリン類は、例えば、バソキュプロイン、バソフェナントロリン等である。また、電子輸送性材料であるフタロシアニン誘導体、ポリチオフェン誘導体、ポリフィリン誘導体がホスト材料として利用されてもよい。
　表示装置１の一例では、ゲート電極２１は、チャネル層２４を挟んで、電極２２、２３とは反対側に形成される。図３Ａ及び図３Ｂにおいては、チャネル層２４の下側にゲート電極２１が形成され、第１電極２２と第２電極２３はチャネル層２４の下側に形成されている。第１電極２２はチャネル層２４の一方の縁に接続し、第２電極２３は、チャネル層２４の反対側の縁に接続している。チャネル層２４は、チャネル幅の方向（図３ＡにおいてＤｗ方向）に細長い矩形である。チャネル層２４のチャネル幅は画素のサイズ（図３ＡにおいてＳ）に対応していることが望ましい。ゲート電極２１は絶縁層３１上に形成されている。絶縁層３１よりも低い層に選択トランジスタ１０が形成される。絶縁層３１は、後において説明するように、例えばアクリル樹脂で形成され、平坦な表面を有する平坦化膜として機能する。ゲート電極２１は絶縁層３２で覆われている。絶縁層３２は、例えば、ＳｉＯ２によって形成される。チャネル層２４は絶縁層３２上に形成されている。チャネル層２４は、図３Ａ及び図３Ｂに示すように、絶縁層３３によって覆われてもよい。この場合、第１電極２２と第２電極２３は、スルーホールを介して、チャネル層２４に接続してもよい。図３Ａ及び図３Ｂの例とは異なり、第１電極２２と第２電極２３は、チャネル層２４上に直接形成されてもよい。
　ゲート電極２１、第１の電極２２、及び第２の電極２３の材料としては、アルミニウム、銀、銅、ニッケルなどの金属を用いることができる。これらの電極の材料として、ＩＴＯやＩＺＯなどの透明導電材料が用いられてもよい。表示装置１がトップエミッション型である場合には、ゲート電極２１は光を反射する反射面を有する。反射面は、例えば、アルミニウムや、銀などの金属によって形成される。表示装置１がボトムエミッション型である場合には、ゲート電極２１は上述の透明導電材料によって形成される。ゲート電極２１は複数の導電層を有してもよい。第１電極２２の材料と第２電極２３の材料は互いに異なっていてもよい。第１電極２２と第２電極２３として異なる材料を用いることにより、第１電極２２の仕事関数と第２電極２３の仕事関数とを異ならせることができ、その結果、チャネル層２４へのキャリア注入効率を向上できる。
　チャネル層２４は上述した量子ドットとホスト材料とによって構成される。チャネル層２４は、第１電極２２に接触している領域（第１の領域２４ａ）と、第２の電極２３に接触している領域（第２の領域２４ｂ）と、第１の領域２４ａと第２の領域２４ｂの間の領域である第３の領域２４ｃとを有している。第１の領域２４ａと第２の領域２４ｂのうち少なくとも一方の領域は、第３の領域２４ｃとは異なる組成を有してもよい。例えば、第１の領域２４ａと第２の領域２４ｂとには、イオン（例えば、リチウムイオン、カリウムイオン、アルゴンイオン、窒素イオンや水素イオン）が不純物としてドープされていてもよい。こうすることにより、第１電極２２又は第２電極２３からのキャリア注入効率を増すことができる。不純物は必ずしもこのようなイオンでなくてもよい。
　図２に示すように、各画素には、選択トランジスタ１０の第２ソース・ドレイン電極１３に接続される保持容量２６が設けられてもよい。選択トランジスタ１０がオン状態にあるときに画素の階調値に応じた電圧が信号線５２に加えられると、保持容量２６に電荷が蓄えられる。その結果、選択トランジスタ１０がオフ状態になったのちも、発光トランジスタ２０のゲート電極２１の電位が維持される。保持容量２６の他方の電極は、例えば第１配線５３に接続される。保持容量２６は、例えば、図３Ａ及び図３Ｂに示す絶縁層３１よりも低い層に形成される。
　チャネル層２４が両極性を有する場合、すなわちチャネル層２４がホール輸送性と電子輸送性とを有する場合、発光トランジスタ２０は次のように動作し得る。第１電極２２と第２電極２３との間の電位差により、例えば、第１電極２２からチャネル層２４に電子が注入され、第２電極２３からチャネル層２４にホールが注入される。ゲート電極２１の電位は、注入されたキャリア（電子とホール）がチャネル層２４の中央付近（チャネルの中央付近）に向かって移動するように設定される。キャリアはホスト材料を移動したり、隣接する量子ドット間をトンネリング現象やホッピング現象などによって移動すると考えられる。電子とホールは、チャネル層２４の中央付近において量子ドットに取り込まれ再結合し、励起子を生成する。その結果、量子ドットは発光する。チャネル層２４のキャリア輸送量は、第１電極２２と第２電極２３間の電位差だけでなく、ゲート電極２１の電位にも依存すると考えられる。すなわち、ゲート電極２１に電圧が印加されていない状態ではチャネル層２４は高い絶縁性を有する。ゲート電極２１に電圧を印加することにより、チャネル層２４の電気伝導度を上昇できると考えられる。また、量子ドットの電子密度はゲート電極２１の電位に依存する。量子ドット間の電子の移動は、量子ドットの電子密度に依存すると考えられる。例えば、各量子ドットにおける電子密度が高い場合には、電子は隣の量子ドットの電子との相互作用により量子ドットに閉じ込められ、量子ドット間を移動することができなくなる。これらの理由から、ゲート電極２１の電位によって電子とホールの再結合確率を制御でき、発光輝度を制御できる。
　ホスト材料における量子ドットの濃度はチャネル層２４において必ずしも均一でなくてもよい。すなわち、ホスト材料における量子ドットの濃度はチャネル長の方向に勾配を有してもよい。例えば、量子ドットの濃度はチャネル層２４の中央付近ではその他の部分（第１電極２２に近い部分、及び第２電極２３に近い部分）よりも薄くてもよい。こうすることにより、チャネル層２４における発光領域が中央付近に局在化することを抑えることができる。
　チャネル層２４が単極性を有する場合、すなわち、チャネル層２４がホール輸送性と電子輸送性のうち一方だけを有する場合、発光トランジスタ２０は次のように動作し得る。チャネル層２４が例えば電子輸送性を有し、第１電極２２が第２電極２３よりも低電位に設定されている場合、第１電極２２からチャネル層２４に電子が注入される。注入された電子は、第２電極２３に向けて輸送される。電子の輸送過程における電子と量子ドットとの衝突により量子ドットが励起されたり、電子の輸送過程において電子が量子ドット内の高エネルギー準位に入ると考えられる。そのため、量子ドットは失活により発光する。また、ホールが第２電極２３からチャネル層２４に僅かに注入される場合、第２電極２３との接触領域でホールと電子とが量子ドットに取り込まれ、再結合して励起子を生成する。その結果、量子ドットは発光し得る。電子とホールは、チャネル層２４の中央付近において量子ドットに取り込まれ再結合し、励起子を生成する。その結果、量子ドットは発光する。チャネル層２４のキャリア輸送量は、第１電極２２と第２電極２３間の電位差だけでなく、ゲート電極２１の電位にも依存すると考えられる。すなわち、ゲート電極２１に電圧が印加されていない状態ではチャネル層２４は高い絶縁性を有する。ゲート電極２１に電圧を印加することにより、チャネル層２４の電気伝導度を上昇できると考えられる。また、量子ドットの電子密度はゲート電極２１の電位に依存する。量子ドット間の電子の移動は、量子ドットの電子密度に依存すると考えられる。例えば、各量子ドットにおける電子密度が高い場合には、電子は隣の量子ドットの電子との相互作用により量子ドットに閉じ込められ、量子ドット間を移動することができなくなる。これらの理由から、ゲート電極２１の電位によって電子とホールの再結合確率を制御でき、発光輝度を制御できる。
　走査線駆動回路から走査線にオン電圧（走査信号）が加えられると、選択トランジスタ１０がオン状態となる。このとき、信号線には画素の階調値に応じた電圧（階調信号）が信号線駆動回路から加えられる。その結果、選択トランジスタ１０を通して発光トランジスタ２０のゲート電極２１に階調値に応じた電圧が加えられる。その結果、チャネル層２４に階調値に応じたキャリアが流れる。
　図４は発光トランジスタ２０の変形例を示す断面図である。この図に示すように、発光トランジスタ２０は、チャネル層２４を挟んでゲート電極２１とは反対側に補助電極２５を有してもよい。一例では、補助電極２５はゲート電極２１と同電位に設定される。補助電極２５を設けることにより、チャネル層２４におけるキャリアの輸送量やキャリア密度が制御し易くなり、発光トランジスタ２０の動作の安定化を図ったり、発光トランジスタ２０の動作の経時的変化を抑えることができる。補助電極２５の材料には、アルミニウム、銀、銅、ニッケルなどの金属を用いることができる。補助電極２５の材料には、ＩＴＯやＩＺＯなどの透明導電材料が用いられてもよい。表示装置１がトップエミッション型である場合には、補助電極２５は透明導電材料によって形成される。表示装置１がボトムエミッション型である場合には、補助電極２５は、光を反射する反射面を有する。反射面は、例えば、アルミニウムや、銀などの金属によって形成される。
　図５は発光トランジスタ２０の製造工程の一例を示す図である。図５（ａ）に示すように、まず、絶縁層３１上にゲート電極２１を形成する。ゲート電極２１は、スパッタリング法や、蒸着法などによって形成できる。ゲート電極２１を絶縁層３２で覆う。次に、図５（ｂ）に示すように、チャネル層２４を絶縁層３２上に形成する。チャネル層２４は上述した材料によって形成される。チャネル層２４は、例えば、塗布法や転写法などによって形成できる。塗布法では、量子ドットとホスト材料とを含む塗布溶液を絶縁層３２上に塗布する。転写法では、フィルム上に塗布法又は蒸着法で形成したチャネル層を絶縁層３２上に貼り合わせ、チャネル層を絶縁層３２に転写する。そして、チャネル層２４を絶縁層３３で覆う。次に、図５（ｃ）に示すように、絶縁層３３上に補助電極２５を形成する。補助電極２５も、スパッタリング法や、蒸着法などによって形成できる。そして、図５（ｄ）に示すように、窒素イオンや水素イオンをチャネル層２４の第１の領域２４ａと第２の領域２４ｂとに打ち込む。図５（ｄ）の工程では、補助電極２５がマスクとして機能してもよいし、専用のマスクが利用されてもよい。次に、絶縁層３３にスルーホールを形成する。スルーホールは、チャネル層２４の第１の領域２４ａに対応する位置及び第２の領域２４ｂに対応する位置に形成される。そして、図５（ｅ）に示すように、第１電極２２及び第２電極２３を絶縁層３３上に形成し、これらの電極２２、２３をスルーホールを介してチャネル層２４に接続する。電極２２、２３は例えばスパッタリング法や蒸着法などによって形成できる。補助電極２５を有していない発光トランジスタ２０、すなわち図３Ａ及び図３Ｂに示す発光トランジスタ２０を形成する場合には、図５（ｄ）の工程において、絶縁層３３上にマスクを配置して、窒素イオンや水素イオンをチャネル層２４に打ち込む。
　図６は発光トランジスタ２０の変形例を示す断面図である。この図に示すように、ゲート電極２１は、チャネル層２４に対して、第１電極２２及び第２電極２３と同じ側に形成されてもよい。図６においては、チャネル層２４は絶縁層３５によって覆われ、ゲート電極２１は絶縁層３５上に形成されている。絶縁層３５は、例えば、ＳｉＯ２によって形成される。ゲート電極２１は絶縁層３６によって覆われている。絶縁層３６はＳｉＯ２やＳｉＮによって形成される。絶縁層３６上に第１電極２２及び第２電極２３が形成されている。第１電極２２及び第２電極２３は、絶縁層３５、３６に形成されているスルーホールを介して、チャネル層２４に接続されている。図６に示すように、チャネル層２４を挟んでゲート電極２１とは反対側に補助電極２５が設けられている。すなわち、チャネル層２４の下側に補助電極２５が形成され、チャネル層２４と補助電極２５との間に絶縁層３４が形成されてもよい。絶縁層３４も、例えば、ＳｉＯ２によって形成される。図６の例では、補助電極２５は、平坦化膜として機能する上述の絶縁層３１上に形成されている。補助電極２５は必ずしも形成されていなくてもよい。図６の例においても、チャネル層２４の第１の領域２４ａ（第１電極２２が接触している領域）と第２の領域２４ｂ（第２電極２３が接触している領域）のうち少なくとも一方の領域は、それらの間の領域である第３の領域２４ｃとは異なる組成を有してもよい。例えば、第１の領域２４ａと第２の領域２４ｂとには、イオン（例えば、窒素イオンや水素イオン）が不純物としてドープされていてもよい。不純物は必ずしもこのようなイオンでなくてもよい。
　図７は図６に示す発光トランジスタ２０の製造工程の一例を示す図である。図７（ａ）に示すように、絶縁層３１上に補助電極２５を形成する。補助電極２５は、補助電極２５も、スパッタリング法や、蒸着法などによって形成できる。そして、補助電極２５を絶縁層３４で覆う。次に、図７（ｂ）に示すように、絶縁層３４上にチャネル層２４を形成する。チャネル層２４は、図５の例と同様に、例えば塗布法や転写法などによって形成できる。そして、チャネル層２４を絶縁層３５で覆う。次に、図７（ｃ）に示すように、絶縁層３５上にゲート電極２１を形成する。ゲート電極２１は、例えば、スパッタリング法や蒸着法などによって形成できる。その後、窒素イオンや水素イオンをチャネル層２４の第１の領域２４ａと第２の領域２４ｂとに打ち込む。この工程では、ゲート電極２１がマスクとして機能してもよいし、専用のマスクが利用されてもよい。次に、図７（ｄ）に示すように、ゲート電極２１を絶縁層３６で覆う。そして、絶縁層３５、３６にスルーホールを形成する。スルーホールは、チャネル層２４の第１の領域２４ａに対応する位置及び第２の領域２４ｂに対応する位置に形成される。その後、第１電極２２及び第２電極２３を絶縁層３６上に形成し、これらの電極２２、２３をスルーホールを介してチャネル層２４に接続する。電極２２、２３は、スパッタリング法や蒸着法などによって形成できる。補助電極２５を有していない発光トランジスタ２０を形成する場合には、絶縁層３１上にチャネル層２４を形成し、その後、図７（ｃ）及び（ｄ）に示す工程を行う。
　図８は発光トランジスタ２０のさらに別の変形例を示す断面図である。この図に示すように、ゲート電極２１、第１電極２２、及び第２電極２３はチャネル層２４の下側に形成されてもよい。ゲート電極２１は絶縁層３１上に形成され、上述の絶縁層３２で覆われている。絶縁層３２上に第１電極２２及び第２電極２３が形成されている。また、絶縁層３２上にチャネル層２４が形成されている。チャネル層２４の一方の縁部は第１電極２２上に形成され、チャネル層２４の反対側の縁部は第２電極２３上に形成されている。チャネル層２４は絶縁層３７で覆われている。絶縁層３７上には補助電極２５が形成されてもよい。補助電極２５は必ずしも形成されなくてもよい。
　図９は発光トランジスタ２０のさらに別の変形例を示す断面図である。この図の例では、図８と同様に、ゲート電極２１、第１電極２２、及び第２電極２３はチャネル層２４の下側に形成されている。この図９の例では、チャネル層２４の第１の領域２４ａ（第１電極２２が接触している領域）と第２の領域２４ｂ（第２電極２３が接触している領域）は、それらの間の領域である第３の領域２４ｃとは異なる組成を有している。例えば、第１の領域２４ａと第２の領域２４ｂとには、イオン（例えば、窒素イオンや水素イオン）が不純物としてドープされる。不純物は必ずしもこのようなイオンでなくてもよい。図９で示すチャネル層２４は、チャネル層２４の縁部が第１電極２２と第２電極２３の間に位置するように形成されている。こうすることにより、コンタクトホールを通して電極２２、２３とチャネル層２４とを接続するよりも接触面積を拡大できる。その結果、電極２２、２３とチャネル層２４との間の電気抵抗が低減し、確実な電気的接続が確保され得る。各電極２２、２３の断面形状にはテーパ角が設けられてもよい。すなわち、電極２２、２３とチャネル層２４との接触面には斜面が設けられてもよい。こうすることにより、接触面積をさらに拡大でき、また表面反射により発光効率を向上できる。なお、図９によって、チャネル層２４の縁部は電極２２、２３の上側には配置されていてもよい。
　図１０及び図１１は表示装置１が備えるＴＦＴ基板２の一例を示す図である。図１０Ａは平面図である。図１０Ｂは図１０Ａの拡大図である。図１１は図１０Ｂに示すＸＩ－ＸＩ線で得られる断面図である。
　図１１に示すように、ＴＦＴ基板２はガラスや樹脂などで形成される基板４０を有している。表示装置１がトップエミッション型である場合には、基板４０は透明でもよいし、不透明でもよい。表示装置１がボトムエミッション型である場合には、基板４０は透明基板である。基板４０上に選択トランジスタ１０が形成される。一例では、基板４０上に半導体層１１が形成される。半導体層１１は、例えば非晶質シリコンであるが、多結晶シリコンや、有機半導体、金属酸化物半導体などが半導体層１１として用いられてもよい。基板４０上にＳｉＯ２やＳｉＮの下地層４１が形成され、下地層４１上に半導体層１１が形成されてもよい。半導体層１１は絶縁層４２で覆われ、絶縁層４２上にゲート電極１４が形成される。走査線５１は半導体層１１と同じ導電層に形成されてもよい。ゲート電極１４は層間絶縁層４３で覆われ、層間絶縁層４３上に第１ソース・ドレイン電極１２と第２ソース・ドレイン電極１３とが形成される。ソース・ドレイン電極１２、１３はスルーホールを介して半導体層１１に接続される。ソース・ドレイン電極１２、１３はパッシベーション膜４４によって覆われる。選択トランジスタ１０の積層構造は図１１に示すものに限られない。例えば、選択トランジスタ１０はゲート電極１４の上側に半導体層１１が形成されてもよい。
　パッシベーション膜４４上に上述の絶縁層３１が形成されている。絶縁層３１は、例えば平坦化された表面を有する平坦化膜として機能する。平坦化膜は例えばアクリル樹脂で形成される。絶縁層３１上に発光トランジスタ２０が形成される。
　一例では、図３Ａ及び図３Ｂの例と同様に、絶縁層３１上にゲート電極２１が形成される。ゲート電極２１はスルーホールを介して選択トランジスタ１０の第２ソース・ドレイン電極１３に接続される。スルーホールは絶縁層３１とパッシベーション膜４４とに形成される。ゲート電極２１の上側に、量子ドットを含むチャネル層２４が形成される。ゲート電極２１は絶縁層３２によって覆われ、絶縁層３２上にチャネル層２４が形成される。チャネル層２４は、隣接する２つの画素の間で分離している。すなわち、一方の画素のチャネル層２４と他方の画素のチャネル層２４は接続していない。図１１に示すように、ゲート電極２１はチャネル層２４よりも大きなサイズを有してもよい。すなわち、チャネル層２４は、平面視において、ゲート電極２１の外周縁の内側に存在してもよい。こうすることにより、チャネル層２４に凹凸が生じることを抑えることができる。表示装置１は例えばトップエミッション型である。この場合、ゲート電極２１は上述したように反射面を有する。ゲート電極２１の全体が光を反射する材料で形成されてもよいし、ゲート電極２１が複数の導電層によって構成され、その一部が光を反射する材料で形成されてもよい。
　表示装置１は、上述したように、互いに異なる色で発光する複数の画素を有している。例えば、表示装置１は、図１０Ａ及び図１０Ｂに示すように、赤画素（Ｒ）、緑画素（Ｇ）、及び青画素（Ｂ）の３つの画素を有する。量子ドットの発光波長（色）は、量子ドットのサイズに依存する。したがって、表示装置１の一例では、複数の画素のチャネル層２４はサイズの異なる複数種類の量子ドットをそれぞれ含んでいる。すなわち、第１の色の画素（例えば、赤画素（Ｒ））のチャネル層２４と、第２の色の画素（例えば、緑画素（Ｇ））のチャネル層２４と、第３の色の画素（例えば、青画素（Ｂ））のチャネル層２４は、互いにサイズが異なる３種類の量子ドットをそれぞれ含んでいる。
　量子ドットのサイズは、色が異なる複数の画素において同じでもよい。例えば、第１の色の画素（例えば、赤画素（Ｒ））の量子ドットと、第２の色の画素（例えば、緑画素（Ｇ））の量子ドットと、第３の色の画素（例えば、青画素（Ｂ））の量子ドットは、同じサイズを有してもよい。この場合、カラーフィルター又は色変換フィルターを利用して、各画素の色を実現してもよい。カラーフィルターや色変換フィルターは、対向基板３に形成されてもよいし、ＴＦＴ基板２に形成されてもよい。この場合、各画素のチャネル層２４は、サイズの異なる複数種類の量子ドットを含んでもよい。例えば、チャネル層２４は、サイズの異なる量子ドットでそれぞれ形成される複数の層を有してもよい。すなわち、チャネル層２４は、第１のサイズを有する量子ドットの層と、第２のサイズを有する量子ドットの層と、第３のサイズを有する量子ドットの層を有してもよい。量子ドットの層の数は３つより多くてもよいし、３つより少なくてもよい。
　チャネル層２４上に第１電極２２と第２電極２３とが形成される。第１電極２２はチャネル層２４の一方の縁部に電気的に接続し、第２電極２３はチャネル層２４の反対側の縁部に電気的に接続している。第１電極２２、第２電極２３、及びチャネル層２４は、図１１に示すように、保護膜４９によって覆われてもよい。そして、保護膜４９の上側に対向基板３（図１）が配置されてもよい。
　図１１に示すように、絶縁層３２上に、各画素に開口を有する絶縁層３８が形成されてもよい。絶縁層３８の開口の位置はゲート電極２１の位置に対応している。チャネル層２４は絶縁層３８の開口の内側に形成され、絶縁層３２を挟んでゲート電極２１と対向している。絶縁層３８の材料としては例えばアクリル樹脂が利用されてよい。第１電極２２と第２電極２３は絶縁層３８上に形成さている。電極２２、２３の一部はチャネル層２４上に位置し、チャネル層２４に接続している。
　ＴＦＴ基板２には、上述したように、第１配線５３と第２配線５４とが形成される。一例では、図１１に示すように、配線５３、５４は絶縁層３８上に形成される。この場合、第１配線５３の一部が第１電極２２となり、第２配線５４の一部が第２電極２３となる。配線５３、５４が形成される層は、図１１に示すものに限られない。後において説明するように、第１配線５３と第２配線５４はチャネル層２４よりも下の層に形成されてもよい。
　図１０Ｂに示すように、互いに色が異なる複数の画素（図１０Ａ及び図１０Ｂの例では、赤画素（Ｒ）、緑画素（Ｇ）、青画素（Ｂ））は、水平方向において規則的に並んでいる。各画素は矩形であり、垂直方向における画素の幅は、水平方向における画素の幅よりも大きい（図１０Ａ及び図１０ＢではＶ方向が垂直方向であり、Ｈ方向が水平方向である）。チャネル層２４も画素の形状に合わせて矩形である。第１電極２２はチャネル層２４の垂直方向における一方の縁部に接続し、第２電極２３はチャネル層２４の垂直方向における反対側の縁部に接続している。第１電極２２と第２電極２３が設けられる位置は図１０Ａ及び図１０Ｂの例に限られない。例えば、第１電極２２はチャネル層２４の水平方向における一方の縁部に接続し、第２電極２３はチャネル層２４の水平方向における反対側の縁部に接続してもよい。すなわち、第１の方向におけるチャネル層２４の幅が、第１の方向に直交する第２の方向における幅よりも大きい場合、第１電極２２と第２電極２３は第２の方向において互いに反対側に位置してもよい。
　ＴＦＴ基板２は複数の画素行Ｌを有している（図１０Ａ及び図１０Ｂにおいては、各画素行Ｌに添字ｎ～ｎ＋３が付されている）。複数の画素は各画素行Ｌにおいて一方向に並んでいる。各画素行Ｌは水平方向に並ぶ複数の画素によって構成されている。複数の画素行Ｌは垂直方向に並んでいる。図１０Ａ及び図１０Ｂに示すように、色が異なる複数の画素（図１０Ａ及び図１０Ｂの例では、赤画素（Ｒ））、緑画素（Ｇ）、及び青画素（Ｂ））が各画素行において規則的に並んでもよいし、図１０Ａ及び図１０Ｂの例とは異なり、同じ色の画素が各画素行において並んでもよい。
　第１配線５３は、隣接する２つの画素行Ｌの間に形成され、水平方向に伸びている第１延伸部５３ａを含んでいる。そして、第１配線５３の第１延伸部５３ａは、隣接する２つの画素行Ｌに含まれる複数の画素のチャネル層２４に接続している。すなわち、第１配線５３の第１延伸部５３ａは、隣接する２つの画素行Ｌに含まれる画素の第１電極２２を構成している。第１配線５３は複数の第１延伸部５３ａを含んでいる。また、第１配線５３は、垂直方向に伸び且つ複数の第１延伸部５３ａを繋ぐ第２延伸部５３ｂを含んでいる。
　第１配線５３と同様に、第２配線５４も、隣接する２つの画素行Ｌの間に形成されている第１延伸部５４ａを含んでいる。そして、第２配線５４の第１延伸部５４ａは、隣接する２つの画素行Ｌに含まれる画素のチャネル層２４に接続している。すなわち、第２配線５４の第１延伸部５４ａは、隣接する２つの画素行Ｌに含まれる複数の画素の第２電極２３を構成している。第２配線５４は複数の第１延伸部５４ａを含んでいる。また、第２配線５４は、垂直方向に伸び且つ複数の第１延伸部５４ａを繋ぐ第２延伸部５４ｂを含んでいる。第１配線５３の第１延伸部５３ａと第２配線５４の第１延伸部５４ａは垂直方向に交互に並んでいる。第１配線５３の第２延伸部５３ｂと第２配線５４の第２延伸部５４ｂは、水平方向に並ぶ複数の画素を挟んで互いに反対側に位置している。配線５３、５４のレイアウトは必ずしも図１０Ａ及び図１０Ｂに示すものに限られない。垂直方向に並ぶ複数の第１延伸部５３ａ、５４ａには一斉に電圧が加えられなくてもよい。例えば、複数の第１延伸部５３ａ、５４ａには、画素行ごとに所定の方式で順番に電圧が加えられてよい。この場合、配線５３、５４のそれぞれは第２延伸部５３ｂ、５４ｂを含んでいなくてもよい。
　上述したように、各画素には保持容量２６が形成されている。保持容量２６は対向する２つの電極２６ａ、２６ｂを有している。第１電極２６ａは、図１１に示すように、例えば選択トランジスタ１０の半導体層１１と同じ層に形成される。第２電極２６ｂは、例えば絶縁層４２上に形成される。第２電極２６ｂは、ソース・ドレイン電極１２、１３と同様に、層間絶縁層４２上に形成されてもよい。電極２６ａ、２６ｂのうち一方の電極は、選択トランジスタ１０の第２ソース・ドレイン電極１３に接続され、他方の電極は例えば第１配線５３にスルーホールを介して接続される。
　図１２はＴＦＴ基板２の変形例を示す断面図である。この図では、これまで説明した箇所と同一箇所には同一符号を付している。この図に示すように、各画素の発光トランジスタ２０は、チャネル層２４を挟んでゲート電極２１とは反対側に位置する補助電極２５を有してもよい。この図の例では、チャネル層２４上に絶縁層３９が形成されている。そして、補助電極２５は絶縁層３９上に形成されている。補助電極２５は例えばスルーホール（不図示）を介してゲート電極２１に接続される。
　図１３及び図１４はＴＦＴ基板２のさらに別の変形例を示す断面図である。図１３Ａは平面図である。図１３Ｂは図１３Ａの拡大図である。図１４は図１３Ｂに示すＸＩＶ－ＸＩＶ線で得られる断面図である。この図では、これまで説明した箇所と同一箇所には同一符号を付している。
　この図の例では、第１配線５３と第２配線５４はチャネル層２４よりも下の層に形成されている。具体的には、第１配線５３と第２配線５４はパッシベーション膜４４上に形成され、絶縁層３１によって覆われている。第１電極２２と第２電極２３は、スルーホールを介して、第１配線５３と第２配線５４とにそれぞれ接続されている。第１配線５３は、上述したように、隣接する２つの画素行Ｌの間に形成されている第１延伸部５３ａを有している。第１延伸部５３ａは絶縁層３１、３２、３８に形成されているスルーホールを介して、第１電極２２に接続されている。同様に、第２配線５４は、隣接する２つの画素行Ｌの間に形成されている第１延伸部５４ａを有している。第１延伸部５４ａは絶縁層３１、３２、３８に形成されているスルーホールを介して、第２電極２３に接続されている。図１３Ａ、図１３Ｂ、及び図１４の例においても、補助電極２５が、チャネル層２４を挟んで、ゲート電極２１とは反対側に位置する形成されてもよい。
　図１５はＴＦＴ基板２のさらに別の変形例を示す断面図である。この図では、これまで説明した箇所と同一箇所には同一符号を付している。
　この図の例では、絶縁層３１上に絶縁層３８が形成されている。絶縁層３８は、上述したように、各画素に開口を有している。ゲート電極２１とチャネル層２４は絶縁層３８の開口の内側に形成されている。具体的には、ゲート電極２１上に絶縁層３２が形成され、絶縁層３２上にチャネル層２４が形成されている。絶縁層３８は、開口の内周面に、傾斜面３８ａを有している。ゲート電極２１の外周部２１ａは絶縁層３８の傾斜面３８ａ上に形成されている。このため、ゲート電極２１の外周部２１ａは、各画素の中心に向かって斜め上方に傾斜している。また、この図の例では、ゲート電極２１はチャネル層２４からの光を反射する反射面を有している。ゲート電極２１の外周部２１ａによると、チャネル層２４から出て基板４０に沿った方向に進む光がゲート電極２１の外周部２１ａで反射され、表示装置１の表面から出る。図１５の例では、各画素は、チャネル層２４を挟んでゲート電極２１とは反対側に位置する補助電極２５を含んでいる。補助電極２５は必ずしも形成されていなくてもよい。
　発光トランジスタ２０の積層構造は図１１、図１２、図１４、及び図１５に示すものに限られない。例えば、ゲート電極２１、第１電極２２、及び第２電極２３は、チャネル層２４に対して同じ側に形成されてもよい。例えば、図１１、図１２、及び図１４に示す積層構造において、ゲート電極２１は、チャネル層２４の上側に形成されてもよい。この場合、ゲート電極２１は絶縁層によって覆われ、この絶縁層の上側に第１電極２２、及び第２電極２３とが形成されてもよい。

 

Claims (11)

  1. 　複数の画素と、
    　走査線と、
    　信号線と、
    　第１の配線と、
    　第２の配線と、を有し、
    　前記複数の画素のうち少なくとも１つの画素は、
    　前記走査線に接続されているゲート電極と、前記信号線に接続されている第１のソース・ドレイン電極と、第２のソース・ドレイン電極とを有している選択トランジスタと、
    　前記選択トランジスタの前記第２のソース・ドレイン電極を通して前記少なくとも１つの画素の階調値に応じた電圧が加えられるゲート電極と、前記第１の配線に接続されている第１の電極と、前記第２の配線に接続されている第２の電極と、量子ドットを含んでいるチャネル層とを有し、前記チャネル層を流れるキャリアにより前記量子ドットを発光させる発光トランジスタと、
    　を有している表示装置。
  2. 　前記発光トランジスタの前記チャネル層は前記発光トランジスタの前記ゲート電極の上側に形成され、
    　前記発光トランジスタの前記第１の電極と前記第２の電極は前記チャネル層の上側に形成されている
    　請求項１に記載の表示装置。
  3. 　前記発光トランジスタの前記ゲート電極は、前記量子ドットからの光を反射する反射面を有している
    　請求項２に記載の表示装置。
  4. 　前記発光トランジスタの前記ゲート電極と前記第１の電極と前記第２の電極は、前記チャネル層の上側に形成されている
    　請求項１に記載の表示装置。
  5. 　前記複数の画素のそれぞれに開口を有している絶縁層をさらに備え
    　前記発光トランジスタの前記チャネル層は前記絶縁層の前記開口の内側に配置され、
    　前記発光トランジスタの前記第１の電極と前記第２の電極は前記チャネル層と前記絶縁層の上側に形成されている
    　請求項１に記載の表示装置。
  6. 　　前記絶縁層の前記開口は、その内周面に、傾斜面を有し、
    　前記発光トランジスタの前記チャネル層と前記発光トランジスタの前記ゲート電極は前記絶縁層の前記開口の内側に形成され、
    　前記発光トランジスタの前記ゲート電極の外周部は前記絶縁層の前記開口の傾斜面に形成されている
    　請求項５に記載の表示装置。
  7. 　前記発光トランジスタは、前記チャネル層を挟んで前記ゲート電極とは反対側に形成されている補助電極を有している
    　請求項１に記載の表示装置。
  8. 　前記複数の画素は、前記少なくとも１つの画素として、第１の画素と前記第１の画素に隣接する第２の画素とを含み、
    　前記第１の画素の量子ドットのサイズと、前記第２の画素の量子ドットのサイズは互いに異なっている
    　請求項１に記載の表示装置。
  9. 　前記複数の画素は、前記少なくとも１つの画素として、第１の画素と第２の画素と第３の画素と第４の画素とを有し、
    　前記第１の画素と前記第２の画素は第１の行を構成し、
    　前記第３の画素と前記第４の画素は第２の行を構成し、
    　前記第１の配線と前記第２の配線のうちの一方の配線は、前記第１の行と前記第２の行との間に位置し、前記第１の画素と前記第２の画素と第３の画素と第４の画素の前記チャネル層に接続している
    　請求項１に記載の表示装置。
  10. 　前記第１の配線と前記第２の配線は交互に並んでいる
    　請求項９に記載の表示装置。
  11. 　前記発光トランジスタの前記チャネル層は、前記第１の電極に接触している第１の領域と、前記第２の電極に接触している第２の領域と、前記第１の領域と前記第２の領域との間の領域である第３の領域とを有し、
    　前記第１の領域と前記第２の領域のうち少なくとも一方の領域には、不純物が添加されている
    　請求項１に記載の表示装置。

     
PCT/JP2016/052029 2015-01-28 2016-01-25 表示装置 Ceased WO2016121698A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/661,514 US10243032B2 (en) 2015-01-28 2017-07-27 Display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015014573A JP2016139560A (ja) 2015-01-28 2015-01-28 表示装置
JP2015-014573 2015-01-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/661,514 Continuation US10243032B2 (en) 2015-01-28 2017-07-27 Display device

Publications (1)

Publication Number Publication Date
WO2016121698A1 true WO2016121698A1 (ja) 2016-08-04

Family

ID=56543311

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/052029 Ceased WO2016121698A1 (ja) 2015-01-28 2016-01-25 表示装置

Country Status (3)

Country Link
US (1) US10243032B2 (ja)
JP (1) JP2016139560A (ja)
WO (1) WO2016121698A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12211883B2 (en) 2019-07-30 2025-01-28 Nichia Corporation Method for manufacturing image display device and image display device
US12543419B2 (en) 2019-10-01 2026-02-03 Nichia Corporation Image display device manufacturing method including providing substrate including circuit and insulating film, forming conductive layer on insulating film, and forming semiconductor layer on conductive layer
JP2026028202A (ja) * 2024-08-06 2026-02-19 ポステック・リサーチ・アンド・ビジネス・ディベロップメント・ファウンデーション 低周波ノイズが除去された素子

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7432845B2 (ja) 2019-05-10 2024-02-19 日亜化学工業株式会社 画像表示装置の製造方法および画像表示装置
KR102459943B1 (ko) * 2019-12-19 2022-10-26 한양대학교 산학협력단 단백질을 포함하는 나노복합체 기반의 전자 시냅스 소자 및 이의 제조 방법
JP2021157934A (ja) * 2020-03-26 2021-10-07 株式会社ジャパンディスプレイ 表示装置及び表示装置
WO2022079817A1 (ja) * 2020-10-14 2022-04-21 シャープ株式会社 発光素子

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260611A (ja) * 1996-03-19 1997-10-03 Toshiba Corp 電子デバイス
JP2008053293A (ja) * 2006-08-22 2008-03-06 Sony Corp 電子デバイス及びその製造方法
JP2009206505A (ja) * 2008-01-29 2009-09-10 Semiconductor Energy Lab Co Ltd 発光装置
US20120280208A1 (en) * 2011-05-06 2012-11-08 Faquir Chand Jain Quantum dot channel (qdc) quantum dot gate transistors, memories and other devices
JP2014078381A (ja) * 2012-10-10 2014-05-01 Konica Minolta Inc 白色エレクトロルミネッセンスデバイス及び白色エレクトロルミネッセンスデバイスの製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7888700B2 (en) 2007-03-08 2011-02-15 Eastman Kodak Company Quantum dot light emitting device
JP5572968B2 (ja) 2009-03-06 2014-08-20 大日本印刷株式会社 量子ドット発光材料、及び発光デバイス

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260611A (ja) * 1996-03-19 1997-10-03 Toshiba Corp 電子デバイス
JP2008053293A (ja) * 2006-08-22 2008-03-06 Sony Corp 電子デバイス及びその製造方法
JP2009206505A (ja) * 2008-01-29 2009-09-10 Semiconductor Energy Lab Co Ltd 発光装置
US20120280208A1 (en) * 2011-05-06 2012-11-08 Faquir Chand Jain Quantum dot channel (qdc) quantum dot gate transistors, memories and other devices
JP2014078381A (ja) * 2012-10-10 2014-05-01 Konica Minolta Inc 白色エレクトロルミネッセンスデバイス及び白色エレクトロルミネッセンスデバイスの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12211883B2 (en) 2019-07-30 2025-01-28 Nichia Corporation Method for manufacturing image display device and image display device
US12543419B2 (en) 2019-10-01 2026-02-03 Nichia Corporation Image display device manufacturing method including providing substrate including circuit and insulating film, forming conductive layer on insulating film, and forming semiconductor layer on conductive layer
JP2026028202A (ja) * 2024-08-06 2026-02-19 ポステック・リサーチ・アンド・ビジネス・ディベロップメント・ファウンデーション 低周波ノイズが除去された素子

Also Published As

Publication number Publication date
US20180012951A1 (en) 2018-01-11
JP2016139560A (ja) 2016-08-04
US10243032B2 (en) 2019-03-26

Similar Documents

Publication Publication Date Title
US10243032B2 (en) Display device
TWI702455B (zh) 電致發光顯示裝置
US12232390B2 (en) Display apparatus with organic light-emitting diodes
CN114391187B (zh) 场致发光元件以及场致发光装置
JP7465074B2 (ja) ディスプレイ装置
JP7190740B2 (ja) エレクトロルミネセンス素子を有する表示装置
CN109698259B (zh) 应用各向异性纳米棒的发光二极管及包括其的发光装置
US7456431B2 (en) Organic light emitting display
KR20190029470A (ko) 양자점 발광다이오드 및 이를 포함하는 양자점 발광표시장치
KR20190029353A (ko) 유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치
CN108023024A (zh) 量子点发光二极管和包括其的量子点显示装置
CN112369123B (zh) 光电子元件、使用该元件的平面显示器及光电子元件的制造方法
US20230255039A1 (en) Light-emitting device
US10205113B2 (en) Organic electroluminescence device including an emissive layer including an assistant dopant layer and light-emitting dopant layer
KR101182268B1 (ko) 유기 발광 장치
US9692002B2 (en) Organic light emitting display device
KR102672009B1 (ko) 유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치
KR20220155794A (ko) 표시 장치
CN113545168A (zh) 发光元件及使用了该发光元件的显示装置
US20120007501A1 (en) Display device
US20250107314A1 (en) Display device and method for manufacturing the same
JP5536349B2 (ja) 画像表示装置
KR20240006102A (ko) 표시 장치 및 이의 제조 방법
KR20230173263A (ko) 표시 장치 및 이의 제조 방법
KR20230173259A (ko) 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16743301

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16743301

Country of ref document: EP

Kind code of ref document: A1