TWI702455B - 電致發光顯示裝置 - Google Patents

電致發光顯示裝置 Download PDF

Info

Publication number
TWI702455B
TWI702455B TW107145050A TW107145050A TWI702455B TW I702455 B TWI702455 B TW I702455B TW 107145050 A TW107145050 A TW 107145050A TW 107145050 A TW107145050 A TW 107145050A TW I702455 B TWI702455 B TW I702455B
Authority
TW
Taiwan
Prior art keywords
light
emitting
sub
area
circuit device
Prior art date
Application number
TW107145050A
Other languages
English (en)
Other versions
TW201930993A (zh
Inventor
白承漢
高賢一
Original Assignee
南韓商Ｌｇ顯示器股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商Ｌｇ顯示器股份有限公司 filed Critical 南韓商Ｌｇ顯示器股份有限公司
Publication of TW201930993A publication Critical patent/TW201930993A/zh
Application granted granted Critical
Publication of TWI702455B publication Critical patent/TWI702455B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

揭露一種電致發光顯示裝置，包括：基板；電路裝置層，設置在基板上且包含第一接觸孔；第一電極，設置在電路裝置層上；堤部，設置在第一電極上且配置以界定包含用於暴露第一電極的第一部分的第一子發光區域和用於暴露第一電極的第二部分的第二子發光區域的第一發光區域；第一子發光層，設置在第一子發光區域中；及第二子發光層，設置在第二子發光區域中，其中，在第一子發光區域和第二子發光區域之間的區域與電路裝置層的第一接觸孔重疊。根據本發明的一個實施例，由接觸孔引起的階梯差不產生在發光區域中，使得可在發光區域的發光層中實現所需的輪廓，以在發光區域中實現均勻的發光。

Description

電致發光顯示裝置
本發明涉及一種電致發光顯示裝置，更具體地，涉及一種具有透過溶液製程製造的發光層的電致發光顯示裝置。
電致發光顯示裝置以在兩個電極之間形成發光層的方式來設置。當發光層由於兩個電極之間的電場而發光時，在電致發光顯示裝置上顯示影像。
發光層可以由有機材料形成，該有機材料在透過電子和電洞的結合而產生激子時發光，且激子從激發態下降到基態，或者發光層可以由諸如量子點的無機材料形成。
在下文中，將參考附圖描述先前技術的電致發光顯示裝置。
圖1為說明先前技術之電致發光顯示裝置的剖面圖。
如圖1所示，先前技術的電致發光顯示裝置可以包含基板10、電路裝置層20、第一電極30、堤部40、以及發光層50。
電路裝置層20形成在基板10上。此處，各種信號線、薄膜電晶體和電容器形成在電路裝置層20中。
第一電極30形成在電路裝置層20上。在每個像素上圖案化第一電極30，其中，第一電極30用作電致發光顯示裝置的陽極。
堤部40形成為矩陣結構，從而界定複數個發光區域(E)。
發光層50形成在由堤部40界定的複數個發光區域(E)的每一個中。具體地，發光層50形成在第一電極30上，第一電極30透過使用噴墨設備的溶液製程在發光區域(E)中暴露。
參照圖1中以箭頭標記的放大部分，驅動薄膜電晶體的電極22形成在電路裝置層20中，且絕緣層24形成在電極22上。接觸孔(CH)設置在絕緣層24中，從而使第一電極30經由接觸孔(CH)與驅動薄膜電晶體的電極22連接。
然而，在先前技術的情況下，由於設置在絕緣層24中的接觸孔(CH)在第一電極30的上表面中產生了階梯差(階梯部分)。如果發光層50透過溶液製程而形成在具有階梯部分的第一電極30上，則難以在發光區域(E)中均勻地形成發光層50，從而導致發光區域(E)中的發光不均勻性。
在申請專利範圍的獨立項中闡述了一個發明。
鑒於上述問題提供了本發明，以及本發明的一個目的是提供一種電致發光顯示裝置，其能夠藉由最小化其中的階梯差而在發光區域中形成均勻的發光層，且在發光區域中實現均勻的發光。
根據本發明的一個態樣，上述和其他目的可以透過提供一種電致發光顯示裝置來實現，該電致發光顯示裝置包括：基板；電路裝置層，設置在基板上且包含接觸孔；第一電極，設置在電路裝置層上；堤部，設置在第一電極上，且配置以界定用於暴露第一電極的第一部分的第一子發光區域和用於暴露第一電極的第二部分的第二子發光區域；第一子發光層，設置在第一子發光區域中；以及第二子發光層，設置在第二子發光區域中，其中，第一子發光區域和第二子發光區域之間的區域與電路裝置層的接觸孔重疊。
根據本發明的另一態樣，提供一種電致發光顯示裝置，包括：基板；高電力線和低電力線，在基板上沿第一方向佈置；複數個電路裝置行，設置在基板上的高電力線和低電力線之間，且配置以包含複數個薄膜電晶體和複數個接觸孔；堤部，設置在高電力線、低電力線以及該複數個電路裝置行上，且配置以界定複數個發光區域；以及發光層，設置在該複數個發光區域的每一個中，其中，該複數個發光區域包含第一發光區域，該第一發光區域與高電力線和複數個電路裝置行中的任何一個電路裝置行重疊，或者與低電力線和複數個電路裝置行中的任何一個電路裝置行重疊，且配置以發出第一顏色光，其中， 第一發光區域包含第一子發光區域和第二子發光區域，相對於設置在任何一個電路裝置行中的第一接觸孔彼此隔開。
根據本發明的又一態樣，提供一種電致發光顯示裝置，包括：基板，包含主動區域和設置在主動區域周邊的虛設區域；堤部，配置以界定在基板的主動區域上的發光區域和在基板的虛設區域上的虛設發光區域；以及發光層，設置在發光區域中、和虛設發光層，設置在虛設發光區域中，其中，發光區域包含透過堤部彼此隔開的第一子發光區域和第二子發光區域，以及虛設發光區域的面積大於由第一子發光區域的面積和第二子發光區域的面積相加而獲得的面積。
10‧‧‧基板
20‧‧‧電路裝置層
22‧‧‧電極
24‧‧‧絕緣層
30‧‧‧第一電極
40‧‧‧堤部
50‧‧‧發光層
100‧‧‧基板
200‧‧‧電路裝置層
210‧‧‧緩衝層
220‧‧‧絕緣中間層
230‧‧‧鈍化層
240‧‧‧平坦層
310‧‧‧第一電極
310a‧‧‧重疊區域、重疊部分
310b‧‧‧第一部分
310c‧‧‧第二部分
320‧‧‧第一電極
330‧‧‧第一電極
350‧‧‧虛設電極
360‧‧‧虛設電極
370‧‧‧虛設電極
400‧‧‧堤部
410‧‧‧第一堤部
420‧‧‧第二堤部
511‧‧‧第一發光層、第一子發光層
512‧‧‧第一發光層、第二子發光層
521‧‧‧第二發光層、第一子發光層
522‧‧‧第二發光層、第二子發光層
531‧‧‧第三發光層、第一子發光層
532‧‧‧第三發光層、第二子發光層
550‧‧‧虛設層、第一虛設發光層
560‧‧‧虛設層、第二虛設發光層
570‧‧‧虛設層、第三虛設發光層
600‧‧‧第二電極
A‧‧‧主動層
A1‧‧‧第一主動層
A2‧‧‧第二主動層
A3‧‧‧第三主動層
AA‧‧‧主動區域
AE1‧‧‧第一輔助電極
AE2‧‧‧第二輔助電極
AE3‧‧‧第三輔助電極
C‧‧‧電容器
C1‧‧‧第一電路裝置行
C2‧‧‧第二電路裝置行
C3‧‧‧第三電路裝置行
C4‧‧‧第四電路裝置行
C5‧‧‧第五電路裝置行
C6‧‧‧第六電路裝置行
CE1‧‧‧第一連接電極
CE2‧‧‧第二連接電極
CH‧‧‧接觸孔
CH1‧‧‧第一接觸孔
CH2‧‧‧第二接觸孔
CH3‧‧‧第三接觸孔
CH4‧‧‧第四接觸孔
CH5‧‧‧第五接觸孔
CL‧‧‧第一連接線
CL1‧‧‧第一連接線
CL2‧‧‧第二連接線
CL3‧‧‧第三連接線
CW‧‧‧接觸導線
D‧‧‧汲極電極
d1、d2、d3‧‧‧寬度
D1‧‧‧第一汲極電極
D2‧‧‧第二汲極電極
D3‧‧‧第三汲極電極
DA‧‧‧虛設區域
DC‧‧‧驅動電路部分
DE1‧‧‧虛設子區域、第一虛設發光區域
DE2‧‧‧虛設子區域、第二虛設發光區域
DE3‧‧‧虛設子區域、第三虛設發光區域
DL1‧‧‧第一資料線(資料線)
DL2‧‧‧第二資料線(資料線)
DL3‧‧‧第三資料線(資料線)
DL4‧‧‧第四資料線(資料線)
DL5‧‧‧第五資料線(資料線)
DL6‧‧‧第六資料線(資料線)
E‧‧‧發光區域
E11‧‧‧第一發光區域、第一子發光區域
E12‧‧‧第一發光區域、第二子發光區域
E21‧‧‧第二發光區域、第一子發光區域
E22‧‧‧第二發光區域、第二子發光區域
E31‧‧‧第三發光區域、第一子發光區域
E32‧‧‧第三發光區域、第二子發光區域
G‧‧‧閘極電極
G1‧‧‧第一閘極電極
G2‧‧‧第二閘極電極
G3‧‧‧第三閘極電極
GI‧‧‧閘極絕緣膜
GL‧‧‧閘極線
H‧‧‧凹槽
h1‧‧‧第一距離、高度
h2‧‧‧第二距離、高度
LS‧‧‧遮光層
NDA‧‧‧非顯示區域
OLED‧‧‧有機發光裝置
R‧‧‧紅色
Ref1‧‧‧第一參考線(參考線)
Ref2‧‧‧第二參考線(參考線)
S‧‧‧源極電極
S1‧‧‧第一源極電極
S2‧‧‧第二源極電極
S3‧‧‧第三源極電極
SB1‧‧‧第一短路棒
SB2‧‧‧第二短路棒
SB3‧‧‧第三短路棒
SCL‧‧‧感測控制線
T‧‧‧薄膜電晶體
T1‧‧‧薄膜電晶體、開關薄膜電晶體
T2‧‧‧薄膜電晶體、驅動薄膜電晶體
T3‧‧‧薄膜電晶體、感測薄膜電晶體
VDD‧‧‧高電力線
VSS‧‧‧低電力線
W1、W2、W3‧‧‧寬度
x‧‧‧接觸孔
透過以下結合附圖的詳細描述，將更清楚地理解本發明的上述和其他目的、特徵和其他優點，其中：圖1為說明先前技術之電致發光顯示裝置的剖面圖；圖2為說明根據本發明一個實施例之電致發光顯示裝置的平面圖；圖3為說明根據本發明一個實施例之電致發光顯示裝置的剖面圖，其對應於沿著圖2之I-I線的剖面圖；圖4為說明根據本發明另一個實施例之電致發光顯示裝置的剖面圖，其對應於沿著圖2之I-I線的剖面圖；圖5為說明根據本發明一個實施例之電致發光顯示裝置的電路圖；圖6為說明根據本發明一個實施例之電致發光顯示裝置的平面圖，其顯示佈置在圖5之電路結構中的複數個發光區域；圖7為說明根據本發明一個實施例之電致發光顯示裝置的平面圖，其具有圖5的電路結構；圖8為說明佈置在圖7之電致發光顯示裝置中的複數個發光區域的一個實施例的平面圖；圖9為沿著圖8之A-B線的剖面圖；圖10為沿著圖8之C-D線的剖面圖；圖11為沿著圖8之E-F線的剖面圖；以及圖12為說明根據本發明另一個實施例之電致發光顯示裝置的平面圖。
透過參照附圖描述的下列實施例，將闡明本發明的優點和特徵及其實現方法。然而，本發明可以透過不同的形式實施，以及不應該被解釋為限於本文所闡述的實施例。相反地，提供這些實施例使得本發明將是徹底和完整的，以及將向所屬技術領域具有通常知識者充分地傳達本發明的範疇。此外，本發明僅由申請專利範圍的範疇界定。
在用於描述本發明的實施例的圖式中揭露的形狀、尺寸、比例、角度和數量僅僅是示例，因此本發明不限於所說明的細節。相同的元件符號通篇表示相同的元件。在下列描述中，當判定相關已知功能或配置的詳細描述不必要地模糊本發明的重點時，將省略詳細描述。
在本說明書中使用「包括」、「具有」和「包含」的情況下，除非使用「僅」，否則也可以存在另一部分。除非另有說明，否則單數形式的術語可以包含複數形式。
在解釋元件時，儘管沒有明確的描述，該元件被解釋為包含誤差範圍。
在描述位置關係時，例如，當位置順序被描述為「上」、「上方」、「下方」和「緊鄰」時，除非使用「正好」或「直接」，否則可以包含其之間沒有接觸的情況。如果提到第一元件位於第二元件「上」，則並不意味著第一元件在圖中基本上地位於第二元件上方。可以根據物體的方向改變目標物體的上部和下部。因此，在圖中或在實際配置中，第一元件位於第二元件「上」的情況包含第一元件位於第二元件「下方」的情況以及第一元件位於第二元件「上方」的情況。
在描述時間關係時，例如，當時間順序被描述為「之後」、「依次」、「接著」和「之前」時，除非使用「正好」或者「直接」，否則可以包含不連續的情況。
將理解的是，儘管本文可以使用術語「第一」、「第二」等來描述各種元件，但是這些元件不應受這些術語的限制。這些術語僅用於區分一個元件與另一個元件。例如，第一元件可以稱為第二元件，且類似地，第二元件可以稱為第一元件，而不脫離本發明的範疇。
術語「第一水平軸方向」、「第二水平軸方向」以及「垂直軸方向」不應僅基於各個方向彼此垂直的幾何關係來解釋，以及該方向可以意味著本發明的組件可以在功能上操作的範圍內具有更寬的方向性。
應當理解，術語「至少一個」包含與任何一個項目相關的所有組合。例如，「第一元件、第二元件和第三元件中的至少一個」可以包含選自第一元件、第二元件和第三元件的兩個以上的元件的所有組合以及第一元件、第二元件和第三元件的每一個元件。
如同所屬技術領域具有通常知識者可以充分理解的一樣，本發明的各種實施例的特徵可以部分地或完全地彼此耦合或組合，以及可以技術上地進行各種交互操作並被驅動。本發明的實施例可以彼此獨立地執行，或者可以透過相互依賴的關係一起執行。
在下文中，將參照附圖詳細描述根據本發明實施例的電致發光顯示裝置。
圖2為說明根據本發明一個實施例之電致發光顯示裝置的平面圖。
如圖2所示，根據本發明一個實施例的電致發光顯示裝置可以包括：基板100；第一電極310、320、330；堤部400；第一發光層511、512；第二發光層521、522；以及第三發光層531、532。
基板100可以由玻璃或塑膠材料形成，但不限於這些材料。基板100可以由透明材料或不透明材料形成。如果根據本發明一個實施例的電致發光顯示裝置形成為發出的光朝向上側前進的頂部發光型，則基板100可以由不透明材料和透明材料形成。
在每個像素上圖案化第一電極310、320、330。第一電極310、320、330可以包含：與第一發光區域(E11、E12)重疊的第一電極310；與第二發光區域(E21、E22)重疊的第一電極320；以及與第三發光區域(E31、E32)重疊的第一電極330。
與第一發光區域(E11、E12)重疊的第一電極310，相較於第一發光區域(E11、E12)具有相對大的面積。具體地，與第一發光區域(E11、E12)重疊的第一電極310與在第一發光區域(E11、E12)中的第一子發光區域(E11)和第二子發光區域(E12)之間的間隔區域重疊，從而使與第一發光區 域(E11、E12)重疊的第一電極310與在該間隔區域中被製備的第一接觸孔(CH1)重疊。因此，與第一發光區域(E11、E12)重疊的第一電極310經由第一接觸孔(CH1)與製備於其下方之薄膜電晶體的端子連接。
與第二發光區域(E21、E22)重疊的第一電極320，相較於第二發光區域(E21、E22)具有相對大的面積。具體地，與第二發光區域(E21、E22)重疊的第一電極320與第二發光區域(E21、E22)中的第一子發光區域(E21)和第二子發光區域(E22)之間的間隔區域重疊，其中，與第二發光區域(E21、E22)重疊的第一電極320與在該間隔區域中被製備的第二接觸孔(CH2)重疊。因此，與第二發光區域(E21、E22)重疊的第一電極320經由第二接觸孔(CH2)與製備於其下方之薄膜電晶體的端子連接。
與第三發光區域(E31、E32)重疊的第一電極330，相較於第三發光區域(E31、E32)具有相對大的面積。具體地，與第三發光區域(E31、E32)重疊的第一電極330與第三發光區域(E31、E32)中的第一子發光區域(E31)和第二子發光區域(E32)之間的間隔區域重疊，其中，與第三發光區域(E31、E32)重疊的第一電極330與在該間隔區域中被製備的第三接觸孔(CH3)重疊。因此，與第三發光區域(E31、E32)重疊的第一電極330經由第三接觸孔(CH3)與製備於其下方之薄膜電晶體的端子連接。
堤部400在基板100上形成為矩陣結構，從而界定複數個發光區域(E11、E12、E21、E22、E31、E32)。堤部400形成在第一發光區域(E11、E12)、第二發光區域(E21、E22)和第三發光區域(E31、E32)的每一個之間的邊界區域中。
此外，堤部400形成在第一發光區域(E11、E12)中的第一子發光區域(E11)和第二子發光區域(E12)之間的間隔區域、第二發光區域(E21、E22)中的第一子發光區域(E21)和第二子發光區域(E22)之間的間隔區域、以及第三發光區域(E31、E32)中的第一子發光區域(E31)和第二子發光區域(E32)之間的間隔區域中。因此，堤部400與第一接觸孔(CH1)、第二接觸孔(CH2)以及第三接觸孔(CH3)重疊。
複數個子發光區域(E11、E12、E21、E22、E31、E32)的界限由堤部400界定。未形成堤部400的開口部分成為複數個子發光區域(E11、E12、E21、E22、E31、E32)。
在第一接觸孔(CH1)位於其之間的情況下，第一發光區域(E11、E12)中的第一子發光區域(E1)和第二子發光區域(E12)相距一預定間隔設置。在這種情況下，第一發光區域(E11、E12)的第一子發光區域(E11)在第一方向上的寬度(W1)和第一發光區域(E11、E12)的第二子發光區域(E12)在第一方向上的寬度(W2)的相同值有利於在第一發光層511、512中提供第一子發光層511和第二子發光層512相同的輪廓。第一方向對應於第一電極310的長軸方向。第一電極310在第一方向上的寬度(W3)大於由第一子發光區域(E11)在第一方向上的寬度(W1)與第二子發光區域(E12)在第一方向上的寬度(W2)相加而獲得的總值。
在第二接觸孔(CH2)位於其之間的情況下，第二發光區域(E21、E22)中的第一子發光區域(E21)和第二子發光區域(E22)相距一預定間隔設置。在這種情況下，第二發光區域(E21、E22)的第一子發光區域(E21)在第一方向上的寬度(W1)和第二發光區域(E21、E22)的第二子發光區域(E22)在第一方向上的寬度(W2)的相同值有利於在第二發光層521、522中提供第一子發光層521和第二子發光層522相同的輪廓。第一電極320在第一方向上的寬度(W3)大於由第一子發光區域(E21)在第一方向上的寬度(W1)與第二子發光區域(E22)在第一方向上的寬度(W2)相加而獲得的總值。
在第三接觸孔(CH3)位於其之間的情況下，第三發光區域(E31、E32)中的第一子發光區域(E31)和第二子發光區域(E32)相距一預定間隔設置。在這種情況下，第三發光區域(E31、E32)的第一子發光區域(E31)在第一方向上的寬度(W1)和第三發光區域(E31、E32)的第二子發光區域(E32)在第一方向上的寬度(W2)的相同值有利於在第三發光層531、532中提供第一子發光層531和第二子發光層532相同的輪廓。第一電極330在第一方向上的寬度(W3)大於由第一子發光區域(E31)在第一方向上的寬度(W1)與第二子發光區域(E32)在第一方向上的寬度(W2)相加而獲得的總值。
堤部400設置以覆蓋第一電極310、320、330的邊緣。另外，堤部400設置以覆蓋第一電極310與設置在第一發光區域(E11、E12)的第一子發光區域(E11)和第二子發光區域(E12)間的間隔區域之間的重疊區域。而且，堤部400設置以覆蓋第一電極320與設置在第二發光區域(E21、E22)的第一子發光區域(E21)和第二子發光區域(E22)間的間隔區域之間的重疊區 域。另外，堤部400設置以覆蓋第一電極330與設置在第三發光區域(E31、E32)的第一子發光區域(E31)和第二子發光區域(E32)間的間隔區域之間的重疊區域。
第一發光層511、512形成在由堤部400界定的第一發光區域(E11、E12)中。詳細地，第一發光層511、512的第一子發光層511形成在第一發光區域(E11、E12)的第一子發光區域(E11)中，且第一發光層511、512的第二子發光層512形成在第一發光區域(E11、E12)的第二子發光區域(E12)中。由於第一子發光區域(E11)和第二子發光區域(E12)相距一預定間隔設置，因此第一子發光層511和第二子發光層512可以相距一預定間隔設置。第一子發光層511和第二子發光層512之間的預定間隔可以與第一子發光區域(E11)和第二子發光區域(E12)之間的預定間隔相同。第一子發光層511和第二子發光層512配置以發出相同顏色的光，例如紅色(R)光。而且，第一子發光層511和第二子發光層512配置以根據由設置在第一子發光層511和第二子發光層512下方的第一電極310以及設置在第一子發光層511和第二子發光層512上方的第二電極所形成的電場同時發出光。也就是說，包含在第一發光層511、512中的第一子發光層511和第二子發光層512配置以透過驅動相同的電路裝置來同時發出光。
第二發光層521、522形成在由堤部400界定的第二發光區域(E21、E22)中。詳細地，第二發光層521、522的第一子發光層521形成在第二發光區域(E21、E22)的第一子發光區域(E21)中，且第二發光層521、522的第二子發光層522形成在第二發光區域(E21、E22)的第二子發光區域(E22)中。由於第一子發光區域(E21)和第二子發光區域(E22)相距一預定間隔設置，因此第一子發光層521和第二子發光層522可以相距一預定間隔設置。第一子發光層521和第二子發光層522之間的預定間隔可以與第一子發光區域(E21)和第二子發光區域(E22)之間的預定間隔相同。第一子發光層521和第二子發光層522配置以發出相同顏色的光，例如綠色(G)光。而且，第一子發光層521和第二子發光層522配置以根據由設置在第一子發光層521和第二子發光層522下方的第一電極320以及設置在第一子發光層521和第二子發光層522上方的第二電極所形成的電場同時發出光。也就是說，包含在第二發光層521、522 中的第一子發光層521和第二子發光層522配置以透過驅動相同的電路裝置來同時發出光。
第三發光層531、532形成在由堤部400界定的第三發光區域(E31、E32)中。詳細地，第三發光層531、532的第一子發光層531形成在第三發光區域(E31、E32)的第一子發光區域(E31)中，且第三發光層531、532的第二子發光層532形成在第三發光區域(E31、E32)的第二子發光區域(E32)中。由於第一子發光區域(E31)和第二子發光區域(E32)相距一預定間隔設置，因此第一子發光層531和第二子發光層532可以相距一預定間隔設置。第一子發光層531和第二子發光層532之間的預定間隔可以與第一子發光區域(E31)和第二子發光區域(E32)之間的預定間隔相同。第一子發光層531和第二子發光層532配置以發出相同顏色的光，例如藍色(B)光。而且，第一子發光層531和第二子發光層532配置以根據由設置在第一子發光層531和第二子發光層532下方的第一電極330以及設置在第一子發光層531和第二子發光層532上方的第二電極所形成的電場同時發光。也就是說，包含在第三發光層531、532中的第一子發光層531和第二子發光層532配置以透過驅動相同的電路裝置來同時發出光。
根據本發明的一個實施例，在第一接觸孔(CH1)設置在其間的情況下，包含在第一發光區域(E11、E12)中的第一子發光區域(E11)和第二子發光區域(E12)相距一預定間隔設置，從而使第一發光區域(E11、E12)不與第一接觸孔(CH1)重疊。因此，在第一發光區域(E11、E12)中不產生由第一接觸孔(CH1)造成的階梯差，使得可以在第一發光區域(E11、E12)中實現第一發光層511、512的均勻輪廓，從而在第一發光區域(E11、E12)中實現均勻的發光。
以相同的方式，在第二發光區域(E21、E22)中不產生由第二接觸孔(CH2)造成的階梯差，使得可以在第二發光區域(E21、E22)中實現第二發光層521、522的均勻輪廓，從而在第二發光區域(E21、E22)中實現均勻的發光。此外，在第三發光區域(E31、E32)中不產生由第三接觸孔(CH3)造成的階梯差，使得可以在第三發光區域(E31、E32)中實現第三發光層531、532的均勻輪廓，從而在第三發光區域(E31、E32)中實現均勻的發光。
圖3為說明根據本發明一個實施例之電致發光顯示裝置的剖面圖，其對應於沿著圖2之I-I線的剖面圖。
如圖3所示，根據本發明一個實施例的電致發光顯示裝置包括：基板100；電路裝置層200；第一電極310；堤部400；第一發光層511、512；以及第二電極600。
電路裝置層200形成在基板100上。電路裝置層200可以包含：遮光層(LS)；薄膜電晶體(T)；緩衝層210：絕緣中間層(insulating interlayer)220；鈍化層230；以及平坦層240。
遮光層(LS)形成在基板100上。遮光層(LS)防止光入射到薄膜電晶體(T)的主動層(A)上。因此，遮光層(LS)的寬度相對地大於薄膜電晶體(T)的主動層(A)的寬度。遮光層(LS)可以由導電材料形成。
緩衝層210形成在遮光層(LS)上。因此，緩衝層210使遮光層(LS)與薄膜電晶體(T)的主動層(A)絕緣。
薄膜電晶體(T)包含：主動層(A)，設置在緩衝層210上；閘極絕緣膜(GI)，設置在主動層(A)上；閘極電極(G)，設置在閘極絕緣膜(G1)上；以及源極電極(S)和汲極電極(D)，設置在絕緣中間層220上且分別經由設置在絕緣中間層220中的接觸孔與主動層(A)連接。
絕緣中間層220設置在主動層(A)與源極電極(S)和汲極電極(D)之間。而且，絕緣中間層220設置在閘極電極(G)與源極電極(S)和汲極電極(D)之間。
鈍化層230形成在薄膜電晶體(T)上，從而保護了薄膜電晶體(T)。
平坦層240能夠平坦化基板100的上表面和設置在其上的元件，且形成在鈍化層230上。
第一電極310形成在平坦層240上。第一電極310經由設置在鈍化層230和平坦化層240中的第一接觸孔(CH1)與薄膜電晶體(T)的源極電極(S)連接。第一接觸孔(CH1)設置在與第一子發光區域(E11)和第二子發光區域(E12)之間的區域對應的區域中。第一電極310可以用作電致發光顯示裝置的陽極。如果根據本發明一個實施例的電致發光顯示裝置形成為頂部發光型，則第一電極310可以包含用於向上反射從第一發光層511、512發出的光 的反射材料。在這種情況下，第一電極310可以形成為透明導電材料和反射材料的沉積結構。
堤部400形成在第一電極310上。堤部400設置以覆蓋第一電極310的兩端，並且覆蓋第一電極310之與第一接觸孔(CH1)重疊的重疊部分310a。因此，第一子發光區域(E11)和第二子發光區域(E12)由堤部400界定。未被堤部400覆蓋的第一電極310的第一部分310b暴露於第一子發光區域(E11)，而未被堤部400覆蓋的第一電極310的第二部分310c暴露於第二子發光區域(E12)。在堤部400設置在第一部分310b和第二部分310c之間的情況下，未被堤部400覆蓋而暴露的第一電極310的第一部分310b與未被堤部400覆蓋而暴露的第一電極310的第二部分310c相距一預定間隔設置。
堤部400可以由親水性有機絕緣材料形成。在這種情況下，第一發光層511、512平滑地擴展到堤部400的側表面，使得可以均勻地形成第一子發光區域(E11)和第二子發光區域(E12)。同時，如果堤部400的整個區域具有親水性，則形成在第一發光區域(E11、E12)中的第一發光層511、512溢流到堤部400的上表面上方的相鄰發光區域，從而使形成在第一發光區域(E11、E12)中的第一發光層511、512可能與形成在相鄰發光區域中的發光層混合在一起。因此，較佳地，堤部400的上表面具有疏水性，以便防止第一發光層511、512與相鄰發光層混合。為此，可以藉由塗佈具有親水性的有機絕緣材料和諸如氟的疏水性材料的混合溶液以及透過使用光刻製程圖案化所塗佈的混合溶液來獲得堤部400。回應在光刻製程中所照射的光，諸如氟的疏水性材料可以移動到堤部400的上部，使得堤部400的上部可以具有疏水性，而堤部400的其餘部分可以具有親水性。在這種情況下，堤部400的上表面具有疏水性，使得可以在一定程度上減少第一發光層511、512擴展到堤部400的上表面中，從而減少關於相鄰發光層混合的問題。
具有紅色(R)發光層的第一子發光層511形成在由堤部400界定的第一子發光區域(E11)中。具有紅色(R)發光層的第二子發光層512可以形成在由堤部400界定的第二子發光層(E12)中。
第一子發光層511和第二子發光層512分別形成在第一電極310的第一部分310b和第二部分310c上。第一子發光層511和第二子發光層512的每一個可以包含電洞注入層(HIL)、電洞傳輸層(HTL)、發光材料層(EML) 和電子傳輸層(ETL)中的至少一有機層。在這種情況下，第一子發光層511和第二子發光層512可以具有相同的沉積結構，其中在第一子發光層511中之每個對應的沉積層可以由與第二子發光層512中之每個對應的沉積層相同的材料形成。
第一子發光層511和第二子發光層512可以在不使用遮罩的情況下透過噴墨製程分別形成在第一子發光區域(E11)和第二子發光區域(E12)中。在這種情況下，在乾燥用於形成第一子發光層511的溶液的乾燥過程之後，在第一子發光區域(E11)的中心的第一子發光層511的上端的高度(h1)低於第一子發光區域(E11)的一端的第一子發光層511的上端的高度(h2)，更具體地，該一端為第一子發光區域(E11)鄰近於堤部400的一端。如圖3所示，高度(h1)可以是在子發光區域的中心的第一電極(310、320、330)和第二電極(600)之間的垂直距離。換句話說，高度(h1)可以是子發光區域中的第一電極和第二電極之間的最短垂直距離。如圖3所示，高度(h2)可以是在子發光區域的一側的第一電極(310、320、330)和第二電極(600)之間的垂直距離。換句話說，高度(h2)可以是子發光區域中的第一電極和第二電極之間的最長垂直距離。如圖所示，隨著第一子發光層511的高度從第一子發光區域(E11)與堤部400接觸的一端到第一子發光區域(E11)的中心逐漸降低，可以實現逐漸降低的輪廓形狀。因此，形成在第一子發光層511上的第二電極600的一部分可以具有與第一子發光層511的輪廓對應的輪廓。此外，第二子發光層512具有與第一子發光層511的輪廓對應的輪廓，且第二電極600形成在第二子發光層512上的一部分具有與第二子發光層512的輪廓對應的輪廓。
第二電極600形成在第一發光層511、512上。第二電極600可以用作電致發光顯示裝置的陰極。由於第二電極600形成在堤部400上和在第一發光層511、512上，因此第二電極600形成在複數個像素中，且還形成在複數個像素的每一個像素之間的邊界中。因此，第二電極600可以用作用於向複數個像素施加共同電壓的共同電極。如果根據本發明一個實施例的電致發光顯示裝置形成為頂部發光型，則第二電極600可以由用於使從第一發光層511、512發出的光朝上前進的透明導電材料形成，或者可以形成為小厚度以提高透光率。
儘管圖未詳細顯示，但是可以在第二電極600上額外形成封裝層。該封裝層防止外部水氣滲透到第一發光層511、512中。該封裝層可以由無 機絕緣材料形成，或者可以形成為藉由交錯地沉積無機絕緣材料和有機絕緣材料而獲得的沉積結構，但不限於這些結構。
根據本發明的一個實施例，第一電極310的重疊部分310a延伸到第一接觸孔(CH1)的內部，且具有由堤部400覆蓋的階梯結構。更詳細地，第一電極310的重疊部分310a設置有由階梯結構造成的凹槽(H)。然而，凹槽(H)填充有堤部400。因此，在暴露於第一子發光區域(E11)的第一電極310的第一部分310b的上表面中或者在暴露於第二子發光區域(E12)的第一電極310的第二部分310c的上表面中皆不存在階梯部分，從而可以在形成於第一電極310的第一部分310b上的第一子發光層511中或者在形成於第一電極310的第二部分310c上的第二子發光層512中實現所需的輪廓。
圖4為說明根據本發明另一個實施例之電致發光顯示裝置的剖面圖，其對應於沿著圖2之I-I線的剖面圖。除了堤部400的不同結構之外，圖4的電致發光顯示裝置在結構上與圖3的電致發光顯示裝置相同，因此在通篇的圖式中將使用相同的元件編號來表示相同的部件。在下文中，僅不同的結構將如下詳細地描述。
參照圖4，堤部400包含第一堤部410和第二堤部420。
第一堤部410覆蓋第一電極300的一端，且第一堤部410形成在平坦層240上。第一堤部410的厚度相對地小於第二堤部420的厚度，且第一堤部410的寬度相對地大於第二堤部420的寬度。以與上述相同的方式，具有上述結構的第一堤部410具有親水性。具有親水性的第一堤部410可以由諸如氧化矽的無機絕緣材料形成。因此，當透過溶液製程形成第一發光層511、512時，用於形成第一發光層511、512的溶液可以容易地在第一堤部410上擴展。
第二堤部420形成在第一堤部410上。第二堤部420的寬度小於第一堤部410的寬度。可以藉由塗佈具有親水性的有機絕緣材料和諸如氟的疏水性材料的混合溶液以及透過使用光刻製程圖案化所塗佈的混合溶液，來獲得第二堤部420。回應光刻製程中所照射的光，諸如氟的疏水性材料可以移動到第二堤部420的上部，從而使第二堤部420的上部具有疏水性，而第二堤部420的其餘部分具有親水性。也就是說，第二堤部420的與第一堤部410接觸的下部具有親水性，且第二堤部420的上部具有疏水性，但第二堤部420不限於此結構。例如，第二堤部420的整個部分可以具有疏水性。
此處，由於具有親水性的第一堤部410以及具有親水性的第二堤部420的下部，可以改善用於形成第一發光層511、512的溶液的延展性。具體地，由於第一堤部410與第二堤部420相比具有相對較小的厚度和相對較大的寬度，透過第一堤部410和第二堤部420的組合，可以製備親水性的二階(2-step)結構，從而用於形成第一發光層511、512的溶液可以容易地擴展到第一子發光區域(E11)和第二子發光區域(E12)的每一個的左端和右端。
而且，具有疏水性之第二堤部420的上部防止用於形成第一發光層511、512的溶液擴展到另一個相鄰的發光區域，使得可以防止第一發光層511、512與另一個相鄰發光區域的發光層混合。
圖5為說明根據本發明一個實施例之電致發光顯示裝置的電路圖。圖6為說明根據本發明一個實施例之電致發光顯示裝置的平面圖，其顯示佈置在圖5之電路結構中的複數個發光區域。
如圖5所示，根據本發明一個實施例的電致發光顯示裝置包括：閘極線(GL)；感測控制線(SCL)；高電力線(VDD)；低電力線(VSS)；資料線(DL1、DL2、DL3、DL4、DL5、DL6)；參考線(Ref1、Ref2)；開關薄膜電晶體(T1)；驅動薄膜電晶體(T2)；感測薄膜電晶體(T3)；電容器(C)；以及有機發光裝置(OLED)。
閘極線(GL)沿水平方向佈置。閘極線(GL)將閘極信號提供給設置在每個電路裝置行(C1、C2、C3、C4、C5、C6)中的開關薄膜電晶體(T1)的閘極端子。
感測控制線(SCL)與閘極線(GL)相距一預定間隔設置，且沿水平方向佈置，同時與閘極線(GL)平行。感測控制線(SCL)將感測控制信號提供給設置在每個電路裝置行(C1、C2、C3、C4、C5、C6)中的感測薄膜電晶體(T3)的閘極端子。
高電力線(VDD)沿垂直方向佈置，同時垂直於閘極線(GL)和感測控制線(SCL)。高電力線(VDD)向設置在每個電路裝置行(C1、C2、C3、C4、C5、C6)中的驅動薄膜電晶體(T2)的汲極端子提供高電力。
根據本發明的一個實施例，一條高電力線(VDD)同時向設置在六個電路裝置行(C1、C2、C3、C4、C5、C6)的每一個中的驅動薄膜電晶體(T2)的汲極端子提供高電力。因此，第一連接線(CL、CL1)設置以將一 條高電力線(VDD)與每個驅動薄膜電晶體(T2)的汲極端子連接。第一連接線(CL、CL1)在水平方向上從一條高電力線(VDD)依次地經由第一電路裝置行至第三電路裝置行(C1、C2、C3)、低電力線(VSS)、以及第四電路裝置行(C4)和第五電路裝置行(C5)，延伸至第六電路裝置行(C6)。因此，第一連接線(CL、CL1)與高電力線(VDD)連接，且還與設置在每個電路裝置行(C1、C2、C3、C4、C5、C6)中的驅動薄膜電晶體(T2)的汲極端子連接。
低電力線(VSS)沿垂直方向佈置，同時與高電力線(VDD)平行。低電力線(VSS)向有機發光裝置(OLED)的陰極提供低電力。由於陰極形成在基板的整個表面上，因此不需要連接線，例如上述將低電力線(VSS)與單獨的有機發光裝置(OLED)的陰極連接的第一連接線(CL、CL1)。詳細地，形成在基板的整個表面上的陰極經由預定的接觸孔與低電力線(VSS)連接。因此，如圖所示之從單獨的有機發光裝置(OLED)延伸到低電力線(VSS)的線僅設置為表示有機發光裝置(OLED)的陰極和低電力線(VSS)之間的電性連接。實際上，不需要從單獨的有機發光裝置(OLED)延伸到低電力線(VSS)的線。
高電力線(VDD)的左右寬度和低電力線(VSS)的左右寬度大於資料線(DL1、DL2、DL3、DL4、DL5、DL6)的左右寬度。高電力線(VDD)和低電力線(VSS)可以由對應於複數個像素的每個循環週期性地形成，而不是由每個單獨的像素形成。如果由複數個像素的每個循環週期性地形成高電力線(VDD)和低電力線(VSS)，則高電力線(VDD)的左右寬度和低電力線(VSS)的左右寬度大於由每個單獨的像素形成的資料線(DL1、DL2、DL3、DL4、DL5、DL6)的左右寬度，從而實現穩定的電力供應。高電力線(VDD)、低電力線(VSS)和資料線(DL1、DL2、DL3、DL4、DL5、DL6)中的每一個的左右寬度表示與高電力線(VDD)、低電力線(VSS)和資料線(DL1、DL2、DL3、DL4、DL5、DL6)中的每一個的長度方向垂直的方向上的寬度。
資料線(DL1、DL2、DL3、DL4、DL5、DL6)沿垂直方向佈置。資料線(DL1、DL2、DL3、DL4、DL5、DL6)形成在高電力線(VDD)和低電力線(VSS)之間。
資料線(DL1、DL2、DL3、DL4、DL5、DL6)可以包含第一資料線(DL1)、第二資料線(DL2)、第三資料線(DL3)、第四資料線(DL4)、第五資料線(DL5)和/或第六資料線(DL6)。
第一資料線(DL1)在其左側具有高電力線(VDD)，且在其右側還具有第二資料線(DL2)。在這種情況下，第一資料線(DL1)和高電力線(VDD)相距一預定間隔設置。然而，第一資料線(DL1)和第二資料線(DL2)定位為彼此相鄰。詳細地，具有諸如開關薄膜電晶體(T1)、驅動薄膜電晶體(T2)、感測薄膜電晶體(T3)以及電容器(C)的電路裝置的第一電路裝置行(C1)形成在第一資料線(DL1)和高電力線(VDD)之間。然而，具有上述電路裝置的電路裝置行(C1、C2、C3)不形成在第一資料線(DL1)和第二資料線(DL2)之間。在本發明中，如果任何一條線設置為相鄰另一條線，則表示在其之間不形成電路裝置。
第二資料線(DL2)設置為與在其左側的第一資料線(DL1)相鄰，且在第二電路裝置行(C2)位於其之間的情況下，第二資料線(DL2)與在其右側的第一參考線(Ref1)相距一預定間隔設置。在第三電路裝置行(C3)位於其之間的情況下，第三資料線(DL3)與在其左側的第一參考線(Ref1)相距一預定間隔設置，且第三資料線(DL3)設置為與在其右側的低電力線(VSS)相鄰。在第四電路裝置行(C4)位於其之間的情況下，第四資料線(DL4)與在其左側的低電力線(VSS)相距一預定間隔設置，且第四資料線(DL4)設置為與在其右側的第五資料線(DL5)相鄰。第五資料線(DL5)設置為與在其左側的第四資料線(DL4)相鄰，且在第五電路裝置行(C5)位於其之間的情況下，第五資料線(DL5)與在其右側的第二參考線(Ref2)相距一預定間隔設置。在第六電路裝置行(C6)位於其之間的情況下，第六資料線(DL6)與第二參考線(Ref2)相距一預定間隔設置，且第六資料線(DL6)與在其右側的另一高電力線(VDD)相距一預定間隔設置。
至少一條資料線(DL1、DL2、DL3、DL4、DL5、DL6)可以沿第一方向延伸，該至少一條資料線設置在第一發光區域(E11、E12)和第三發光區域(E31、E32)之間，其中，堤部(400)的一部分在第一發光區域和第三發光區域之間沿第一方向延伸，堤部(400)的該部分與該至少一條資料線重疊。
至少一條資料線(DL1、DL2、DL3、DL4、DL5、DL6)可以沿第一方向延伸，該至少一條資料線設置在第一發光區域(E11、E12)和第三發光區域(E31、E32)之間，其中，第二堤部(420)的一部分在第一發光區域和第三發光區域之間沿第一方向延伸，第二堤部(420)的該部分與該至少一條資料線重疊。
資料線(DL1、DL2、DL3、DL4、DL5、DL6)將資料電壓提供給設置在每個電路裝置行(C1、C2、C3、C4、C5、C6)中的開關薄膜電晶體(T1)的源極端子。
參考線(Ref1、Ref2)在高電力線(VDD)和低電力線(VSS)之間沿垂直方向佈置。參考線(Ref1、Ref2)可以包含第一參考線(Ref1)和/或第二參考線(Ref2)。
在第二電路裝置行(C2)位於在其之間的情況下，第一參考線(Ref1)與在其左側的第二資料線(DL2)相距一預定間隔設置，且在第三電路裝置行(C3)位於其之間的情況下，第一參考線(Ref1)與在其右側的第三資料線(DL3)相距一預定間隔設置。
在第五電路裝置行(C5)位於在其之間的情況下，第二參考線(Ref2)與在其左側的第五資料線(DL5)相距一預定間隔設置，且在第六電路裝置行(C6)位於其之間的情況下，第二參考線(Ref2)與在其右側的第六資料線(DL6)相距一預定間隔設置。
參考線(Ref1、Ref2)與設置在每個電路裝置行(C1、C2、C3、C4、C5、C6)中的感測薄膜電晶體(T3)的汲極端子連接。
根據本發明的一個實施例，第一參考線(Ref1)與設置在三個電路裝置行(C1、C2、C3)的每一個中的感測薄膜電晶體(T3)的汲極端子連接。因此，第二連接線(CL2)形成為將第一參考線(Ref1)與每個感測薄膜電晶體(T3)中的汲極端子連接。第二連接線(CL2)經由第二電路裝置行(C2)在相對於第一參考線(Ref1)的向左方向上延伸到第一電路裝置行(C1)，且還在向右方向上延伸到第三電路裝置行(C3)。因此，第二連接線(CL2)與第一參考線(Ref1)連接，且還與設置在每個電路裝置行(C1、C2、C3)中的感測薄膜電晶體(T3)的汲極端子連接。
類似地，第二參考線(Ref2)與設置在三個電路裝置行(C4、C5、C6)的每一個中的感測薄膜電晶體(T3)的汲極端子連接。因此，第三連接線(CL3)形成為將第二參考線(Ref2)與每個感測薄膜電晶體(T3)中的汲極端子連接。第三連接線(CL3)經由第五電路裝置行(C5)在相對於第二參考線(Ref2)的向左方向上延伸到第四電路裝置行(C4)，且還在向右方向上延伸到第六電路裝置行(C6)。因此，第三連接線(CL3)與第二參考線(Ref2)連接，且還與設置在每個電路裝置行(C4、C5、C6)中的感測薄膜電晶體(T3)的汲極端子連接。
開關薄膜電晶體(T1)、驅動薄膜電晶體(T2)、感測薄膜電晶體(T3)和電容器(C)設置在每個電路裝置行(C1、C2、C3、C4、C5、C6)中。
當根據提供給閘極線(GL)的閘極信號切換開關薄膜電晶體(T1)時，透過使用開關薄膜電晶體(T1)將從資料線(DL1、DL2、DL3、DL4、DL5、DL6)提供的資料電壓提供給驅動薄膜電晶體(T2)。
當根據從開關薄膜電晶體(T1)提供的資料電壓切換驅動薄膜電晶體(T2)時，藉由從高電力線(VDD)提供的電力產生資料電流，且將所產生的資料電流提供給有機發光裝置(OLED)。
感測薄膜電晶體(T3)感測驅動薄膜電晶體(T2)的臨界電壓偏差，臨界電壓偏差導致影像品質的劣化。可以針對感測模式感測臨界電壓偏差。感測薄膜電晶體(T3)將驅動薄膜電晶體(T2)的電壓提供給參考線(Ref1、Ref2)，以回應從感測控制線(SCL)提供的感測控制信號。
電容器(C)將提供給驅動薄膜電晶體(T2)的資料電壓保持一幀的週期。電容器(C)與驅動薄膜電晶體(T2)的閘極端子和源極端子的每一個連接。
有機發光裝置(OLED)根據從驅動薄膜電晶體(T2)提供的資料電流發出預定量的光。有機發光裝置(OLED)包含陽極、陰極、以及設置在陽極和陰極之間的發光層。有機發光裝置(OLED)的陽極與驅動薄膜電晶體(T2)的源極端子連接，而有機發光裝置(OLED)的陰極與低電力線(VSS)連接。
第一電路裝置行(C1)的結構可以與第四電路裝置行(C4)的結構相同。也就是說，包含在第一電路裝置行(C1)中的薄膜電晶體(T1、T2、 T3)和電容器(C)的佈置結構可以與包含在第四電路裝置行(C4)中的薄膜電晶體(T1、T2、T3)和電容器(C)的佈置結構相同。而且，第二電路裝置行(C2)的結構可以與第五電路裝置行(C5)的結構相同。另外，第三電路裝置行(C3)的結構可以與第六電路裝置行(C6)的結構相同。
根據本發明的一個實施例，圖5中所示的結構可以是一個單元，且圖5中所示的該結構可以重複地設置在基板上。也就是說，總共六個電路裝置行(C1、C2、C3、C4、C5、C6)可以形成以使用一條高電力線(VDD)和一條低電力線(VSS)。形成使用一條高電力線(VDD)和一條低電力線(VSS)之具有多於六個或少於六個電路裝置行(C1、C2、C3、C4、C5、C6)的電路裝置行是可能的。
如上所述，考慮到第一電路裝置行(C1)的結構與第四電路裝置行(C4)的結構相同，相鄰於第一電路裝置行(C1)的左側的高電力線(VDD)的左右寬度，較佳與相鄰於第四電路裝置行(C4)的左側的低電力線(VSS)的左右寬度相同。如果高電力線(VDD)的左右寬度與低電力線(VSS)的左右寬度不同，則高電力線(VDD)和第一電路裝置行(C1)內部的電路裝置之間的電容與低電力線(VSS)和第四電路裝置行(C4)內部的電路裝置之間的電容不同，從而，第一電路裝置行(C1)內部的電路裝置的特性和第四電路裝置行(C4)內部的電路裝置的特性可能不一樣。
如圖6所示，根據本發明的一個實施例，用於發出紅色(R)光的第一發光區域(E11、E12)、用於發出綠色(G)光的第二發光區域(E21、E22)、以及用於出藍色(B)光的第三發光區域(E31、E32)製備在圖5的電路結構上。
通常，藍色(B)發光層的發光效率可能低於紅色(R)發光層和綠色(G)發光層的每一個的發光效率。因此，藍色(B)發光層的面積相對大於紅色(R)發光層的面積和綠色(G)發光層的面積的每一個。而且，綠色(G)發光層的發光效率可能低於紅色(R)發光層的發光效率。在這種情況下，綠色(G)發光層的面積可以大於紅色(R)發光層的面積。
因此，第一發光區域(E11、E12)在第二方向上的寬度(d1)可以小於第二發光區域(E21、E22)在第二方向上的寬度(d2)，而第二發光區域(E21、E22)在第二方向上的寬度(d2)可以小於第三發光區域(E31、 E32)的第二方向上的寬度(d3)。第二方向對應於第一電極310、320、330的短軸方向。因此，設置在第一發光區域(E11、E12)中的第一電極310在短軸方向上的寬度小於設置在第二發光區域(E21、E22)中的第一電極320在短軸方向上的寬度，而且，設置在第二發光區域(E21、E22)中的第一電極320在短軸方向上的寬度小於設置在第三發光區域(E31、E32)中的第一電極330在短軸方向上的寬度，但是該佈置不限於此結構。第一發光區域(E11、E12)在第二方向上的寬度(d1)可以與第二發光區域(E21、E22)在第二方向上的寬度(d2)相同，從而，紅色(R)發光層的面積可以與綠色(G)發光層的面積相同。
第一發光區域(E11、E12)和設置在第一發光區域(E11、E12)中的第一電極310可以與第三電路裝置行(C3)重疊。而且，第一發光區域(E11、E12)和設置在第一發光區域(E11、E12)中的第一電極310可以與第六電路裝置行(C6)重疊。具體地，第一發光區域(E11、E12)和設置在第一發光區域(E11、E12)中的第一電極310可以與設置在第三電路裝置行(C3)和第六電路裝置行(C6)的每一個中的開關薄膜電晶體(T1)、驅動薄膜電晶體(T2)、感測薄膜電晶體(T3)以及電容器(C)重疊。
另外，第一接觸孔(CH1)形成在包含在第一發光區域(E11、E12)中的第一子發光區域(E11)和第二子發光區域(E12)之間。第一接觸孔(CH1)設置在第三電路裝置行(C3)和第六電路裝置行(C6)的每一個中。因此，第一接觸孔(CH1)與設置在第一發光區域(E11、E12)中的第一電極310重疊。
第二發光區域(E21、E22)和設置在第二發光區域(E21、E22)中的第一電極320可以與第二電路裝置行(C2)重疊。而且，第二發光區域(E21、E22)和設置在第二發光區域(E21、E22)中的第一電極320可以與第五電路裝置行(C5)重疊。具體地，第二發光區域(E21、E22)和設置在第二發光區域(E21、E22)中的第一電極320，可以與設置在第二電路裝置行(C2)和第五電路裝置行(C5)的每一個中的開關薄膜電晶體(T1)、驅動薄膜電晶體(T2)、感測薄膜電晶體(T3)以及電容器(C)重疊。
另外，第二接觸孔(CH2)形成在包含在第二發光區域(E21、E22)中的第一子發光區域(E21)和第二子發光區域(E22)之間。第二接觸孔 (CH2)設置在第二電路裝置行(C2)和第五電路裝置行(C5)的每一個中。因此，第二接觸孔(CH2)與設置在第二發光區域(E21、E22)中的第一電極320重疊。
第三發光區域(E31、E32)和設置在第三發光區域(E31、E32)中的第一電極330可以與第一電路裝置行(C1)和高電力線(VDD)重疊。而且，第三發光區域(E31、E32)和設置在第三發光區域(E31、E32)中的第一電極330可以與第四電路裝置行(C4)和低電力線(VSS)重疊。具體地，第三發光區域(E31、E32)和設置在第三發光區域(E31、E32)中的第一電極330，可以與設置在第一電路裝置行(C1)和第四電路裝置行(C4)的每一個中的開關薄膜電晶體(T1)、驅動薄膜電晶體(T2)、感測薄膜電晶體(T3)以及電容器(C)重疊。
另外，第三接觸孔(CH3)形成在包含在第三發光區域(E31、E32)中的第一子發光區域(E31)和第二子發光區域(E32)之間。第三接觸孔(CH3)設置在第一電路裝置行(C1)和第四電路裝置行(C4)的每一個中。因此，第三接觸孔(CH3)與設置在第三發光區域(E31、E32)中的第一電極330重疊。
在這種情況下，第一接觸孔(CH1)、第二接觸孔(CH2)和第三接觸孔(CH3)可以位於一直線上，從而，包含在第一發光區域(E11、E12)中的第一子發光區域(E11)和第二子發光區域(E12)的尺寸比例可以與包含在第二發光區域(E21、E22)中的第一子發光區域(E21)和第二子發光區域(E22)的尺寸比例、以及包含在第三發光區域(E31、E32)中的第一子發光區域(E31)和第二子發光區域(E32)的尺寸比例相同。
圖7為說明根據本發明一個實施例之電致發光顯示裝置的平面圖，其電路結構對應於圖5的電路結構。在圖7中，將省略圖5中所示的第四電路裝置行至第六電路裝置行(C4、C5、C6)的結構。
如圖7所示，閘極線(GL)和感測控制線(SCL)沿水平方向佈置，而高電力線(VDD)、低電力線(VSS)、資料線(DL1、DL2、DL3)和第一參考線(Ref1)沿垂直方向佈置。
閘極線(GL)和感測控制線(SCL)位於同一層中，且由相同的材料形成。高電力線(VDD)、低電力線(VSS)、資料線(DL1、DL2、DL3) 和第一參考線(Ref1)位於同一層中，且由相同的材料形成。每條線的詳細結構與圖5的結構相同，因此將省略對相同部分的詳細描述。
第一電路裝置行(C1)製備在高電力線(VDD)和第一資料線(DL1)之間。在第一電路裝置行(C1)中，存在有開關薄膜電晶體(T1)、驅動薄膜電晶體(T2)和感測薄膜電晶體(T3)。
設置在第一電路裝置行(C1)中的開關薄膜電晶體(T1)可以包含：第一閘極電極(G1)；第一源極電極(S1)；第一汲極電極(D1)；以及第一主動層(A1)。
第一閘極電極(G1)可以由閘極線(GL)的一部分形成，但不限於此結構。例如，第一閘極電極(G1)可以形成為從閘極線(GL)分出的結構。
第一源極電極(S1)可以形成為從第一資料線(DL1)分出的結構。
面對彼此的第一汲極電極(D1)和第一源極電極(S1)形成在同一層中。第一汲極電極(D1)經由連接電極(CE1、CE2)與驅動薄膜電晶體(T2)的第二閘極電極(G2)連接。
連接電極(CE1、CE2)可以包含第一連接電極(CE1)和第二連接電極(CE2)。第一連接電極(CE1)經由一個接觸孔(x)與第一汲極電極(D1)連接，且經由另一個接觸孔(x)與第二連接電極(CE2)連接。第一連接電極(CE1)具有相對大的尺寸，從而可以改善電容器(C)的電容。第二連接電極(CE2)經由各個接觸孔(x)與驅動薄膜電晶體(T2)的第一連接電極(CE1)和第二閘極電極(G2)的每一個連接。第一連接電極(CE1)形成在與第一主動層(A1)相同的層中，而第二連接電極(CE2)形成在與第一源極電極(S1)和第一汲極電極(D1)相同的層中。
第一主動層(A1)經由各個接觸孔(x)與第一源極電極(S1)和第一汲極電極(D1)的每一個連接，從而第一主動層(A1)用作電子轉移通道(electron shift channel)。
設置在第一電路裝置行(C1)中的驅動薄膜電晶體(T2)可以包含：第二閘極電極(G2)；第二源極電極(S2)；第二汲極電極(D2)；以及第二主動層(A2)。
如上所述，第二閘極電極(G2)可以經由連接電極(CE1、CE2)與開關薄膜電晶體管(T1)的第一汲極電極(D1)連接。第二閘極電極(G2)和第一閘極電極(G1)可以形成在同一層中。
第二源極電極(S2)面對第二汲極電極(D2)，且第二源極電極(S2)沿上下(即垂直)方向延伸。第二源極電極(S2)具有相對大的尺寸，從而可以改善電容器(C)的電容。第二源極電極(S2)經由第三接觸孔(CH3)與有機發光裝置的陽極連接。可以適當地改變第三接觸孔(CH3)的位置。第二源極電極(S2)與感測薄膜電晶體(T3)的第三源極電極(S3)連接。第二源極電極(S2)和第三源極電極(S3)可以形成為一體。
第二汲極電極(D2)經由第一連接線(CL、CL1)與高電力線(VDD)連接。第一連接線(CL、CL1)經由各個接觸孔(x)與高電力線(VDD)和第二汲極電極(D2)的每一個連接。第一連接線(CL、CL1)可以形成在基板上的最下層中，也就是說，可以直接地形成在基板的上表面上。第二源極電極(S2)和第二汲極電極(D2)可以位於與第一源極電極(S1)和第一汲極電極(D1)相同的層中，且可以由與第一源極電極(S1)和第一汲極電極(D1)相同的材料形成。
第二主動層(A2)經由各個接觸孔(x)與第二源極電極(S2)和第二汲極電極(D2)的每一個連接，從而第二主動層(A2)用作電子轉移通道。第二主動層(A2)和第一主動層(A1)位於同一層中，且由相同的材料形成。
設置在第一電路裝置行(C1)中的感測薄膜電晶體(T3)可以包含：第三閘極電極(G3)；第三源極電極(S3)；第三汲極電極(D3)；以及第三主動層(A3)。
第三閘極電極(G3)可以由感測控制線(SCL)的一部分形成，但不限於此結構。例如，第三閘極電極(G3)可以從感測控制線(SCL)分出。
如上所述，第三源極電極(S3)可以與驅動薄膜電晶體(T2)的第二源極電極(S2)形成為一體。
彼此面對的第三汲極電極(D3)和第三源極電極(S3)可以形成在同一層中。第三汲極電極(D3)經由第二連接線(CL2)與第一參考線(Ref1)連接。第二連接線(CL2)經由各個接觸孔(x)與第三汲極電極(D3)和第一 參考線(Ref1)的每一個連接。第二連接線(CL2)可以位於與第一連接線(CL、CL1)相同的層中，且可以由與第一連接線(CL、CL1)相同的材料形成。
第三主動層(A3)經由各個接觸孔(x)與第三源極電極(S3)和第三汲極電極(D3)的每一個連接，從而第三主動層(A3)用作電子轉移通道。第三主動層(A3)可以位於與第一主動層(A1)相同的層中，且可以由與第一主動層(A1)相同的材料形成。
另外，遮光層(LS)形成在第一電路裝置行(C1)中。遮光層(LS)防止光入射到驅動薄膜電晶體(T2)的第二主動層(A2)上。因此，與第二主動層(A2)相比，遮光層(LS)具有相對大的面積，且遮光層(LS)與第二主動層(A2)重疊。遮光層(LS)延伸到第二源極電極(S2)下方的區域，且遮光層(LS)與連接電極(CE1、CE2)重疊，從而改善電容器(C)的電容。在這種情況下，遮光層(LS)由導電材料形成，且可以經由接觸孔(x)與第二源極電極(S2)連接。遮光層(LS)可以位於與第一連接線(CL、CL1)和第二連接線(CL2)相同的層中，且可以由與第一連接線(CL、CL1)和第二連接線(CL2)相同的材料形成。
第二電路裝置行(C2)製備在第二資料線(DL2)和第一參考線(Ref1)之間。在第二電路裝置行(C2)中，存在有開關薄膜電晶體(T1)、驅動薄膜電晶體(T2)和感測薄膜電晶體(T3)。
除了第一源極電極(S1)從第二資料線(DL2)分出之外，設置在第二電路裝置行(C2)中的開關薄膜電晶體(T1)在電性連接結構方面與設置在第一電路裝置行(C1)中的開關薄膜電晶體(T1)相同。
除了第二源極電極(S2)經由第二接觸孔(CH2)與有機發光裝置的陽極連接之外，設置在第二電路裝置行(C2)中的驅動薄膜電晶體(T2)在電性連接結構方面與設置在第一電路裝置行(C1)中的驅動薄膜電晶體(T2)相同。可以適當地改變第二接觸孔(CH2)的位置。
設置在第二電路裝置行(C2)中的感測薄膜電晶體(T3)在電性連接結構方面與設置在第一電路裝置行(C1)中的感測薄膜電晶體(T3)相同。
另外，與第一電路裝置行(C1)的遮光層(LS)相同的遮光層(LS)形成在第二電路裝置行(C2)中。
第三電路裝置行(C3)製備在第一參考線(Ref1)和第三資料線(DL3)之間。在第三電路裝置行(C3)中，存在有開關薄膜電晶體(T1)、驅動薄膜電晶體(T2)和感測薄膜電晶體(T3)。
除了第一源極電極(S1)從第三資料線(DL3)分出之外，設置在第三電路裝置行(C3)中的開關薄膜電晶體(T1)在電性連接結構方面與設置在第一電路裝置行(C1)中的開關薄膜電晶體(T1)相同。
除了第二源極電極(S2)經由第一接觸孔(CH1)與有機發光裝置的陽極連接之外，設置在第三電路裝置行(C3)中的驅動薄膜電晶體(T2)在電性連接結構方面與設置在第一電路裝置行(C1)中的驅動薄膜電晶體(T2)相同。可以適當地改變第一接觸孔(CH1)的位置。
設置在第三電路裝置行(C3)中的感測薄膜電晶體(T3)在電性連接結構方面與設置在第一電路裝置行(C1)中的感測薄膜電晶體(T3)相同。
另外，與第一電路裝置行(C1)的遮光層(LS)相同的遮光層(LS)形成在第三電路裝置行(C3)中。
同時，高電力線(VDD)和低電力線(VSS)可以分別與輔助電極(AE1、AE2)重疊。第一輔助電極(AE1)經由接觸孔(x)與高電力線(VDD)連接，而第二輔助電極(AE2)經由接觸孔(x)與低電力線(VSS)連接。第一輔助電極(AE1)在高電力線(VDD)下方沿長度(即垂直)方向延伸，且第一輔助電極(AE1)可以與高電力線(VDD)重疊。第二輔助電極(AE2)在低電力線(VSS)下方沿長度(即垂直)方向延伸，且第二輔助電極(AE2)可以與低電力線(VSS)重疊。第一輔助電極(AE1)和第二輔助電極(AE2)可以位於與第一連接線(CL、CL1)、第二連接線(CL2)和遮光層(LS)相同的層中，且可以由與第一連接線(CL、CL1)、第二連接線(CL2)和遮光層(LS)相同的材料形成。為了防止短路，第一輔助電極(AE1)和第二輔助電極(AE2)的每一個與第一連接線(CL、CL1)相距一預定間隔設置。
而且，低電力線(VSS)可以額外與第三輔助電極(AE3)重疊。第三輔助電極(AE3)形成在低電力線(VSS)和有機發光裝置的陰極之間，使得低電力線(VSS)和有機發光裝置的陰極透過使用第三輔助電極(AE3)而彼此連接。第三輔助電極(AE3)位於與有機發光裝置的陽極相同的層中，且由與 有機發光裝置的陽極相同的材料形成。第三輔助電極(AE3)經由第四接觸孔(CH4)與位於其下方的低電力線(VSS)連接，且還經由第五接觸孔(CH5)與位於其上方的有機發光裝置的陰極連接。
圖8為說明根據本發明一個實施例之電致發光顯示裝置的平面圖，其說明佈置在對應於圖7之電路結構的電路結構中的複數個發光區域。
如圖8所示，第一發光區域(E11、E12)與第三電路裝置行(C3)重疊。詳細地，第一發光區域(E11、E12)的第一子發光區域(E11)與第三電路裝置行(C3)的驅動薄膜電晶體(T2)重疊，且第一發光區域(E11、E12)的第二子發光區域(E12)與第三電路裝置行(C3)的開關薄膜電晶體(T1)和第三電路裝置行(C3)的感測薄膜電晶體(T3)重疊。
第一發光區域(E11、E12)與第一電極310重疊，第一電極310用作有機發光裝置的陽極。與第一發光區域(E11、E12)重疊的第一電極310的面積相對地大於第一發光區域(E11、E12)的面積。
與第一發光區域(E11、E12)重疊的第一電極310與第三電路裝置行(C3)重疊，且可以與第三資料線(DL3)重疊。如果需要，與第一發光區域(E11、E12)重疊的第一電極310可以與第一參考線(Ref1)重疊。與第一發光區域(E11、E12)重疊的第一電極310經由第一接觸孔(CH1)與設置在第三電路裝置行(C3)中的驅動薄膜電晶體(T2)的第二源極電極(S2)連接。
第二發光區域(E21、E22)與第二電路裝置行(C2)重疊。詳細地，第二發光區域(E21、E22)的第一子發光區域(E21)與第二電路裝置行(C2)的驅動薄膜電晶體(T2)重疊，且第二發光區域(E21、E22)的第二子發光區域(E22)與第二電路裝置行(C2)的開關薄膜電晶體(T1)和第二電路裝置行(C2)的感測薄膜電晶體(T3)重疊。
第二發光區域(E21、E22)與第一電極320重疊，第一電極320用作有機發光裝置的陽極。與第二發光區域(E21、E22)重疊的第一電極320的面積相對地大於第二發光區域(E21、E22)的面積。
與第二發光區域(E21、E22)重疊的第一電極320與第二電路裝置行(C2)重疊，且可以與第二資料線(DL2)和第一參考線(Ref1)重疊。與第二發光區域(E21、E22)重疊的第一電極320經由第二接觸孔(CH2)與 設置在第二電路裝置行(C2)中的驅動薄膜電晶體(T2)的第二源極電極(S2)連接。
第三發光區域(E31、E32)與高電力線(VDD)和第一電路裝置行(C1)重疊。詳細地，第三發光區域(E31、E32)的第一子發光區域(E31)與高電力線(VDD)的一部分和第一電路裝置行(C1)的驅動薄膜電晶體(T2)重疊，且第三發光區域(E31、E32)的第二子發光區域(E32)與高電力線(VDD)的另一部分、第一電路裝置行(C1)的開關薄膜電晶體(T1)以及第一電路裝置行(C1)的感測薄膜電晶體(T3)重疊。
第三發光區域(E31、E32)與第一電極330重疊，第一電極330用作有機發光裝置的陽極。與第三發光區域(E31、E32)重疊的第一電極330的面積相對地大於第三發光區域(E31、E32)的面積。
與第三發光區域(E31、E32)重疊的第一電極330可以與高電力線(VDD)和第一電路裝置行(C1)重疊。如果需要，與第三發光區域(E31、E32)重疊的第一電極330可以與第一資料線(DL1)重疊。與第三發光區域(E31、E32)重疊的第一電極330經由第三接觸孔(CH3)與設置在第一電路裝置行(C1)中的驅動薄膜電晶體(T2)的第二源極電極(S2)連接。
第三發光區域(E31、E32)和與第三發光區域(E31、E32)重疊的第一電極330可以與低電力線(VSS)和相鄰於低電力線(VSS)的第四電路裝置行(C4)重疊。
第一發光區域(E11、E12)的發光由設置在第三電路裝置行(C3)中的電路裝置控制；第二發光區域(E21、E22)的發光由設置在第二電路裝置行(C2)中的電路裝置控制；以及第三發光區域(E31、E32)的發光由設置在第一電路裝置行(C1)中的電路裝置控制。
在這種情況下，第一發光區域(E11、E12)與第三電路裝置行(C3)重疊，且第二發光區域(E21、E22)與第二電路裝置行(C2)重疊。第三發光區域(E31、E32)與第一電路裝置行(C1)重疊，且可以額外與高電力線(VDD)重疊。
在下文中，將如下詳細描述圖8中所示之電致發光顯示裝置的剖面結構。
圖9為沿著圖8之A-B線的剖面圖。也就是說，圖9對應於形成用於每個單獨的電路裝置行(C1、C2、C3)的驅動薄膜電晶體(T2)的區域的剖面。
如圖9所示，電路裝置層200、複數個第一電極310、320、330、堤部400、複數個子發光層511、521、531、以及第二電極600形成在基板100上。
電路裝置層200包含輔助電極(AE1、AE2)、遮光層(LS)、高電力線(VDD)、低電力線(VSS)、驅動薄膜電晶體(T2)、資料線(DL1、DL2、DL3)、第一參考線(Ref1)、緩衝層210、絕緣中間層220、鈍化層230、以及平坦層240。
輔助電極(AE1、AE2)可以包含形成在基板100上的第一輔助電極(AE1)和第二輔助電極(AE2)。第一輔助電極(AE1)設置在高電力線(VDD)下方，而第二輔助電極(AE2)設置在低電力線(VSS)下方。
遮光層(LS)形成在基板100上的第一電路裝置行至第三電路裝置行(C1、C2、C3)的每一個中。遮光層(LS)可以與輔助電極(AE1、AE2)位於同一層中，且可以由與輔助電極(AE1、AE2)相同的材料形成。
高電力線(VDD)設置在第一輔助電極(AE1)上。更詳細地，緩衝層210和絕緣中間層220依次地形成在第一輔助電極(AE1)上，而高電力線(VDD)形成在絕緣中間層220上。高電力線(VDD)經由設置在緩衝層210和絕緣中間層220中的接觸孔與第一輔助電極(AE1)連接。
低電力線(VSS)設置在第二輔助電極(AE2)上。更詳細地，緩衝層210和絕緣中間層220依次地形成在第二輔助電極(AE2)上，而低電力線(VSS)形成在絕緣中間層220上。低電力線(VSS)經由設置在緩衝層210和絕緣中間層220中的接觸孔與第二輔助電極(AE2)連接。
驅動薄膜電晶體(T2)設置在第一電路裝置行至第三電路裝置行(C1、C2、C3)的每一個中。驅動薄膜電晶體(T2)可以包含：第二主動層(A2)，設置在緩衝層210上；閘極絕緣膜(GI)，設置在第二主動層(A2)上；第二閘極電極(G2)，設置在閘極絕緣膜(GI)上；以及第二源極電極(S2)和第二汲極電極(D2)，設置在絕緣中間層220上，且分別經由設置在絕緣中 間層220中的接觸孔與第二主動層(A2)連接。第二主動層(A2)的寬度可以小於遮光層(LS)的寬度。
資料線(DL1、DL2、DL3)設置在絕緣中間層220上。資料線(DL1、DL2、DL3)可以包含：第一資料線(DL1)和第二資料線(DL2)，設置在第一電路裝置行(C1)和第二電路裝置行(C2)之間；以及第三資料線(DL3)，設置在第三電路裝置行(C3)和低電力線(VSS)之間。
第一參考線(Ref1)形成在絕緣中間層220上。第一參考線(Ref1)設置在第二電路裝置行(C2)和第三電路裝置行(C3)之間。
設置在絕緣中間層220上的高電力線(VDD)、低電力線(VSS)、第二源極電極(S2)、第二汲極電極(D2)、資料線(DL1、DL2、DL3)以及第一參考線(Ref1)可以由相同的材料形成。
鈍化層230形成在高電力線(VDD)、低電力線(VSS)、第二源極電極(S2)、第二汲極電極(D2)、資料線(DL1、DL2、DL3)、以及第一條參考線(Ref1)上。
平坦層240形成在鈍化層230上。
第一電極310、320、330形成在平坦層240上。第一電極310、320、330被圖案化以對應於子發光區域(E11、E21、E31)。
與第一發光區域(E11、E12)的第一子發光區域(E11)重疊的第一電極310與第三電路裝置行(C3)重疊。而且，與第二發光區域(E21、E22)的第一子發光區域(E21)重疊的第一電極320與第二電路裝置行(C2)重疊。另外，與第三發光區域(E31、E32)的第一子發光區域(E31)重疊的第一電極330與高電力線(VDD)和第一電路裝置行(C1)重疊。並且，與第三發光區域(E31、E32)的第一子發光區域(E31)重疊的第一電極330與低電力線(VSS)和相鄰於低電力線(VSS)的第四電路裝置行(圖5的C4)重疊。
堤部400配置以覆蓋第一電極310、320、330的兩端，且設置在平坦層240上。子發光區域(E11、E21、E31)由堤部400界定。
第一發光區域(E11、E12)的第一子發光區域(E11)與第三電路裝置行(C3)重疊；第二發光區域(E21、E22)的第一子發光區域(E21)與第二電路裝置行(C2)重疊；以及第三發光區域(E31、E32)的第一子發光區域(E31)與高電力線(VDD)和第一電路裝置行(C1)重疊。另外，與第 三發光區域(E31、E32)的第一子發光區域(E31)與低電力線(VSS)和相鄰於低電力線(VSS)的第四電路裝置行(圖5的C4)重疊。
子發光層511、521、531分別形成在子發光區域(E11、E21、E31)中。子發光層511、521、531可以包含：紅色(R)發光層的第一子發光層511，形成在第一電極310上；綠色(G)發光層的第一子發光層521，形成在第一電極320上；以及藍色(B)發光層的第一子發光層531，形成在第一電極330上。
第二電極600形成在子發光層511、521、531上。第二電極600形成在堤部400上，從而第二電極600可以形成在複數個像素中，且還形成在複數個像素的每一個之間的邊界區域中。
圖10為沿著圖8之C-D線的剖面圖。也就是說，圖10對應於設置在每個單獨的電路裝置行(C1、C2、C3)中的接觸孔(CH1、CH2、CH3)區域的剖面。
如圖10所示，電路裝置層200、複數個第一電極310、320、330、堤部400、和第二電極600形成在基板100上。
電路裝置層200包含：輔助電極(AE1、AE2)、遮光層(LS)、高電力線(VDD)、低電力線(VSS)、第一連接電極(CE1)、第二源極電極(S2)、資料線(DL1、DL2、DL3)、第一參考線(Ref1)、緩衝層210、絕緣中間層220、鈍化層230、以及平坦層240。
輔助電極(AE1、AE2)、遮光層(LS)、高電力線(VDD)、低電力線(VSS)、資料線(DL1、DL2、DL3)、第一參考線(Ref1)、緩衝層210、絕緣中間層220、鈍化層230和平坦層240與圖9中的相同，因此將省略對上述元件的詳細描述。
第一連接電極(CE1)和第二源極電極(S2)形成在第一電路裝置行至第三電路裝置行(C1、C2、C3)的每一個中。第一連接電極(CE1)形成在緩衝層210和絕緣中間層220之間，而第二源極電極(S2)形成在絕緣中間層220和鈍化層230之間。因此，在緩衝層210設置在第一連接電極(CE1)與遮光層(LS)之間的情況下，第一連接電極(CE1)與遮光層(LS)相距一預定間隔設置，而在絕緣中間層220設置在第一連接電極(CE1)與第二源極電極(S2)之間的情況下，第一連接電極(CE1)與第二源極電極(S2)相距一預 定間隔設置。第一連接電極(CE1)、遮光層(LS)和第二源極電極(S2)彼此重疊，從而形成電容。第一連接電極(CE1)設置在與主動層(A1、A2、A3)相同的層中。主動層(A1、A2、A3)可以由氧化物半導體形成，而第一連接電極(CE1)可以由藉由執行用於向氧化物半導體施加熱的導電化(conducting process)製程所獲得的導電材料形成。
第一電極310、320、330形成在平坦層240上。與第三電路裝置行(C3)重疊的第一電極310，經由設置在鈍化層230和平坦層240中的第一接觸孔(CH1)與第三電路裝置行(C3)的第二源極電極(S2)連接。與第二電路裝置行(C2)重疊的第一電極320，經由設置在鈍化層230和平坦層240中的第二接觸孔(CH2)與第二電路裝置行(C2)的第二源極電極(S2)連接。與第一電路裝置行(C1)重疊的第一電極330，經由設置在鈍化層230和平坦層240中的第三接觸孔(CH3)與第一電路裝置行(C1)的第二源極電極(S2)連接。
堤部400形成在第一電極310、320、330上。而且，堤部400形成在第一電極310、320、330的每一個之間的平坦層240上。
第二電極600形成在堤部400上。
圖11為沿著圖8之E-F線的剖面圖。也就是說，圖11對應於穿過在第三電路裝置行(C3)中的感測薄膜電晶體(T3)、開關薄膜電晶體(T1)、第一接觸孔(CH1)和驅動薄膜電晶體(T2)的一條線的剖面。
如圖11所示，電路裝置層200、第一電極310、堤部400、第一發光層511、512、以及第二電極600形成在基板100上。
電路裝置層200包含：遮光層(LS)、感測薄膜電晶體(T3)、開關薄膜電晶體(T1)、第一連接電極(CE1、CE)、驅動薄膜電晶體(T2)、緩衝層210、絕緣中間層220、鈍化層230、以及平坦層240。
遮光層(LS)形成在基板100上。遮光層(LS)與第一連接電極(CE1、CE)和驅動薄膜電晶體(T2)重疊。
感測薄膜電晶體(T3)包含：第三主動層(A3)，設置在緩衝層210上；閘極絕緣膜(GI)，設置在第三主動層(A3)上；第三閘極電極(G3)，設置在閘極絕緣膜(GI)上；以及第三源極電極(S3)和第三汲極電極(D3)， 設置在絕緣中間層220上，且分別經由設置在絕緣中間層220中的接觸孔與第三主動層(A3)連接。
開關薄膜電晶體(T1)包含：第一主動層(A1)，設置在緩衝層210上；閘極絕緣膜(GI)，設置在第一主動層(A1)上；第一閘極電極(G1)，設置在閘極絕緣膜(GI)上；以及第一源極電極(S1)和第一汲極電極(D1)，設置在絕緣中間層220上，且分別經由設置在絕緣中間層220中的接觸孔與第一主動層(A1)連接。
第一連接電極(CE1、CE)形成在緩衝層210上。第一連接電極(CE1、CE)經由設置在絕緣中間層220中的接觸孔與第一汲極電極(D1)連接。
驅動薄膜電晶體(T2)包含：第二主動層(A2)，設置在緩衝層210上；閘極絕緣膜(GI)，設置在第二主動層(A2)上；第二閘極電極(G2)，設置在閘極絕緣膜(GI)上；以及第二源極電極(S2)和第二汲極電極(D2)，設置在絕緣中間層220上，且分別經由設置在絕緣中間層220中的接觸孔與第二主動層(A2)連接。第二源極電極(S2)在絕緣中間層220上延伸，以與第一連接電極(CE1、CE)重疊。
鈍化層230形成在感測薄膜電晶體(T3)、開關薄膜電晶體(T1)以及驅動薄膜電晶體(T2)上，且平坦層240形成在鈍化層230上。
第一電極310形成在平坦層240上。第一電極310經由設置在鈍化層230和平坦層240中的第一接觸孔(CH1)與驅動薄膜電晶體(T2)的第二源極電極(S2)連接。關於第一接觸孔(CH1)，感測薄膜電晶體(T3)和開關薄膜電晶體(T1)形成在第一接觸孔(CH1)的一側區域，而驅動薄膜電晶體(T2)形成在第一接觸孔(CH1)的另一側區域。
堤部400形成在第一電極310上。堤部400覆蓋第一電極310的兩端，且還覆蓋第一電極310的與第一接觸孔(CH1)重疊的重疊部分310a。因此，第一子發光區域(E11)和第二子發光區域(E12)由堤部400界定。此處，未被堤部400覆蓋的第一電極310的第一部分310b暴露於第一子發光區域(E11)，而未被堤部400覆蓋的第一電極310的第二部分310c暴露於第二子發光區域(E12)。
而且，第一電極310的第一部分310b與驅動薄膜電晶體(T2)重疊，而第一電極310的第二部分310c可以與感測薄膜電晶體(T3)和開關薄膜電晶體(T1)重疊。
紅色(R)發光層的第一子發光層511形成在由堤部400界定的第一子發光區域(E11)中，而紅色(R)發光層的第二子發光層512形成在由堤部400界定的第二子發光區域(E12)中。第一子發光層511與驅動薄膜電晶體(T2)重疊，而第二子發光層512可以與感測薄膜電晶體(T3)和開關薄膜電晶體(T1)重疊。
第二電極600形成在堤部400以及第一發光層511、512上。
圖12為說明根據本發明另一個實施例之具有主動區域和非顯示區域的電致發光顯示裝置的平面圖。
如圖12所示，主動區域(AA)製備在基板100的中心，而非顯示區域(NDA)製備在主動區域(AA)的周邊。主動區域(AA)對應於透過使用發光來顯示影像的區域，而非顯示區域(NDA)對應於不發光因此不顯示影像的區域。
根據本發明之前述各種實施例的像素結構形成在主動區域(AA)中。也就是說，如箭頭標記的展開視圖所示，主動區域(AA)設置有：複數個第一電極310、320、330；堤部400，用於界定發光區域(E11、E12、E21、E22、E31、E32)，以便不與接觸孔(CH1、CH2、CH3)重疊；第一發光層511、512，設置在第一發光區域(E11、E12)中；第二發光層521、522，設置在第二發光區域(E21、E22)中；以及第三發光層531、532，設置在第三發光區域(E31、E32)中。
非顯示區域(NDA)包含虛設區域(DA)。虛設區域(DA)形成在主動區域(AA)的周邊中。在虛設區域(DA)中，複數個虛設發光區域(DE1、DE2、DE3)由堤部400界定，而複數個虛設發光層550、560、570分別形成在複數個虛設發光區域中(DE1、DE2、DE3)。也就是說，第一虛設發光層550形成在第一虛設發光區域(DE1)中；第二虛設發光層560形成在第二虛設發光區域(DE2)中；以及第三虛設發光層570形成在第三虛設發光區域(DE3)中。第一虛設發光層550由紅色(R)發光層形成，第二虛設發光層560由綠色(G)發光層形成，而第三虛設發光層570由藍色(B)發光層形成。而且，複數個虛 設發光區域(DE1、DE2、DE3)可以與被單獨圖案化的虛設電極350、360、370重疊。虛設電極350、360、370形成在上述平坦層240上，更具體地，形成在各個虛設發光層550、560、570下方。
在虛設發光層550、560、570中不發光。因此，即使在虛設發光區域(DE1、DE2、DE3)中暴露的虛設電極350、360、370的表面存在階梯差，也可以忽略不計。如果需要，虛設電極350、360、370可以不與驅動薄膜電晶體的端子連接。因此，每個虛設發光層550、560、570不對應於彼此隔開而其間插入有接觸孔的子虛設發光層的組合。
與第一發光層511、512的面積相比，也就是，與由第一子發光層511的面積和第二子發光層512的面積相加而獲得的面積相比，第一虛設發光層550具有相對大尺寸的面積。與第二發光層521、522的面積相比，第二虛設發光層560具有相對大尺寸的面積，而與第三發光層531、532的面積相比，第三虛設發光層570具有相對大尺寸的面積。以相同的方式，與第一發光區域(E11、E12)的面積相比，也就是，與由第一子發光區域(E11)的面積和第二子發光區域(E12)的面積相加而獲得的面積相比，第一虛設發光區域(DE1)具有相對大尺寸的面積。與第二發光區域(E21、E22)的面積相比，第二虛設發光區域(DE2)具有相對大尺寸的面積；而與第三發光區域(E31、E32)的面積相比，第三虛設發光區域(DE3)具有相對大尺寸的面積。
虛設發光層550、560、570設置以獲得在主動區域(AA)的中心中的發光層511、512、521、522、531、532的輪廓以及在主動區域(AA)的邊緣中的發光層511、512、521、522、531、532的輪廓之間的均勻性。
如果透過溶液製程形成發光層511、512、521、522、531、532，則在主動區域(AA)的中心中的發光層511、512、521、522、531、532的乾燥速度，可能與在主動區域(AA)的邊緣的發光層511、512、521、522、531、532的乾燥速度不同，從而，發光層511、512、521、522、531、532在主動區域(AA)的中心中的輪廓以及在主動區域(AA)的邊緣的發光層511、512、521、522、531、532輪廓可能不均勻。因此，難以實現主動區域(AA)中的發光均勻性。因此，當透過溶液製程在主動區域(AA)中形成發光層時，虛設區域(DA)形成在非顯示區域(NDA)中，且虛設發光層550、560、570也形成在非顯示區域(NDA)中。也就是說，即使在虛設發光層550、560、570和發 光層511、512、521、522、531、532中的輪廓不均勻，也可以實現在整個主動區域(AA)中的發光層511、512、521、522、531、532的均勻輪廓。
複數條高電力線(VDD)和複數條低電力線(VSS)沿第一方向交錯地佈置，例如在主動區域(AA)中的垂直方向。複數條高電力線(VDD)和複數條低電力線(VSS)延伸到非顯示區域(NDA)。
複數條低電力線(VSS)的各個下端可以透過使用第一短路棒(SB1)彼此連接，而複數條低電力線(VSS)的各個上端可以透過使用第二短路棒(SB2)彼此連接，從而，複數條低電力線(VSS)可以彼此電性連接。第一短路棒(SB1)和第二短路棒(SB2)的每一個形成在非顯示區域(NDA)中。第一短路棒(SB1)和第二短路棒(SB2)可以與上述第一電極310、320、330位於同一層中，且可以由與上述第一電極310、320、330相同的材料形成。第二短路棒(SB2)可以經由接觸導線(CW)與設置在非顯示區域(NDA)中的驅動電路部分(DC)連接。因此，經由驅動電路部分(DC)施加的低電力可以經由接觸導線(CW)和第二短路棒(SB2)傳輸到複數條低電力線(VSS)。
複數條高電力線(VDD)的各個下端可以透過使用第三短路棒(SB3)彼此連接。因此，複數條高電力線(VDD)可以彼此電性連接。而且，複數條高電力線(VDD)的各個上端可以與驅動電路部分(DC)連接。因此，可以經由驅動電路部分(DC)將高電力施加到複數個條高電力線(VDD)。
根據本發明的前述各種實施例，堤部400與用於將第一電極310、320、330與驅動薄膜電晶體(T2)的第二源極電極(S2)連接的接觸孔(CH1、CH2、CH3)區域重疊，因此，可以減少暴露於由堤部400界定的發光區域(E11、E12、E21、E22、E31、E32)的第一電極310、320、330的表面的階梯差，但是該佈置不限於這些結構。如果透過設置在電路裝置層200中的另一個接觸孔而在第一電極310、320、330的表面中產生階梯差，則堤部400與另一個接觸孔重疊，使得可以減少暴露於由堤部400界定的發光區域(E11、E12、E21、E22、E31、E32)的第一電極310、320、330的表面中的階梯差。
根據本發明的一個實施例，包含在一個發光區域中的第一子發光區域和第二子發光區域在接觸孔設置在其之間的情況下彼此隔開，從而使發光區域不與接觸孔重疊。因此，在發光區域中不產生由接觸孔造成的階梯差，使 得可以在發光區域的發光層中實現期望的輪廓，從而在發光區域中實現均勻的發光。
對於所屬技術領域具有通常知識者來說顯而易見的是，上述的本發明不限於上述實施例和附圖，以及在不脫離本發明的範疇的情況下，可以在本發明中進行各種替換、修改和變化。因此，本發明的範疇由所附申請專利範圍界定，以及旨在使從申請專利範圍的含義、範疇和均等概念導出的所有變型或修改都落入本發明的範疇內。
可以組合上述各種實施例以提供進一步的實施例。如果需要，可以修改實施例的各個態樣，以提供更進一步的實施例。
根據以上詳細描述，可以對實施例進行這些和其他改變。通常，在以下申請專利範圍中，所使用的術語不應被解釋為將申請專利範圍限制於說明書和申請專利範圍中揭露的特定實施例，而是應該被解釋為包含所有可能的實施例以及這些申請專利範圍所賦予的均等物的全部範疇。因此，申請專利範圍不受本發明的限制。
還揭露以下條項：
【第1條】一種電致發光顯示裝置，包括：基板；電路裝置層，設置在基板上且配置以包含接觸孔；第一電極，設置在電路裝置層上；堤部，設置在第一電極上且配置以界定用於暴露第一電極的第一部分的第一子發光區域和用於暴露第一電極的第二部分的第二子發光區域；第一子發光層，設置在第一子發光區域中；以及第二子發光層，設置在第二子發光區域中，其中，在第一子發光區域和第二子發光區域之間的區域與電路裝置層的接觸孔重疊。
【第2條】根據第1條所述之電致發光顯示裝置，其中，電路裝置層進一步包含薄膜電晶體的電極，該電極經由接觸孔而暴露，且第一電極經由接觸孔與薄膜電晶體的電極連接。
【第3條】根據第1條或第2條所述之電致發光顯示裝置，其中，第一電極設置有凹槽，凹槽位於與電路裝置層的接觸孔重疊的重疊區域中，且堤部填充在凹槽中。
【第4條】根據前述任一條的電致發光顯示裝置，其中，第一子發光層和第二子發光層同時發出相同顏色的光。
【第5條】根據前述任一條的電致發光顯示裝置，其中，第一子發光區域和第二子發光區域彼此隔開。
【第6條】根據前述任一條的電致發光顯示裝置，其中，第一子發光區域的面積與第二子發光區域的面積相同。
【第7條】一種電致發光顯示裝置，包括：基板；高電力線和低電力線，在基板上沿第一方向佈置；複數個電路裝置行，設置在基板上的高電力線和低電力線之間，且配置以包含複數個薄膜電晶體和複數個接觸孔；堤部，設置在高電力線、低電力線、以及複數個電路裝置行上，且配置以界定複數個發光區域；以及發光層，設置在複數個發光區域的每一個中，其中，該複數個發光區域包含第一發光區域，該第一發光區域與高電力線和複數個電路裝置行中的任何一個電路裝置行重疊，或者與低電力線和複數個電路裝置行中的任何一個電路裝置行重疊，且配置以發出第一顏色光，其中，第一發光區域包含第一子發光區域和第二子發光區域，相對於設置在該任何一個電路裝置行中的第一接觸孔彼此隔開。
【第8條】根據第7條所述之電致發光顯示裝置，其中，該複數個發光區域額外包含：第二發光區域，與該複數個電路裝置行中的另一個電路裝置行重疊，且配置以發出第二顏色光；以及第三發光區域，與該複數個電路裝置行中的又一個電路裝置行重疊，且配置以發出第三顏色光，其中，第二發光區域包含第一子發光區域和第二子發光區域，相對於設置在該另一個電路裝置行中的第二接觸孔彼此隔開，以及 第三發光區域包含第一子發光區域和第二子發光區域，相對於設置在該又一個電路裝置行中的第三接觸孔彼此隔開。
【第9條】根據第8條所述之電致發光顯示裝置，其中，第三發光區域的面積相對大於第二發光區域和第一發光區域的面積的每一個。
【第10條】根據第8條或第9條所述之電致發光顯示裝置，其中，第一接觸孔、第二接觸孔和第三接觸孔位於一條直線上。
【第11條】根據第7條至第10條中任一條所述之電致發光顯示裝置，進一步包括第一電極，與第一發光區域重疊，且配置以與第一發光區域相比具有相對大的面積，其中，第一電極經由接觸孔與設置在該任何一個電路裝置行中的驅動薄膜電晶體的電極連接。
【第12條】根據第11條所述之電致發光顯示裝置，其中，第一電極設置有凹槽，該凹槽在與接觸孔重疊的區域中，且堤部填充在凹槽中。
【第13條】根據第7條至第12條中任一條所述之電致發光顯示裝置，進一步包括在基板上的複數個電路裝置行的每一個之間的參考線和第一資料線至第三資料線，其中，該複數個電路裝置行包含：第一電路裝置行，設置在高電力線和第一資料線之間；第二電路裝置行，設置在第二資料線和參考線之間；以及第三電路裝置行，設置在參考線和第三資料線之間。
【第14條】根據第13條所述之電致發光顯示裝置，進一步包括：從高電力線延伸到第一電路裝置行的第一連接線、第二電路裝置行、第三電路裝置行以及低電力線，其中，第一連接線將高電力線與複數個驅動薄膜電晶體中的每一個的端子連接，該複數個驅動薄膜電晶體設置在第一電路裝置行至第三電路裝置行中。
【第15條】根據第13條或第14條所述之電致發光顯示裝置，進一步包括第二連接線，從參考線延伸到第一電路裝置行、第二電路裝置行以及第三電路 裝置行，其中，第二連接線將參考線與複數個感測薄膜電晶體中的每一個的端子連接，該複數個感測薄膜電晶體設置在第一電路裝置行至第三電路裝置行中。
【第16條】一種電致發光顯示裝置，包括：基板，包含主動區域和設置在主動區域周邊的虛設區域；堤部，配置以界定在基板的主動區域上的發光區域和在基板的虛設區域上的虛設發光區域；以及發光層，設置在發光區域中、和虛設發光層，設置在虛設發光區域中，其中，發光區域包含透過堤部彼此隔開的第一子發光區域和第二子發光區域，以及虛設發光區域的面積大於由第一子發光區域的面積和第二子發光區域的面積相加所獲得的面積。
【第17條】根據第16條所述之電致發光顯示裝置，進一步包括電路裝置層，在基板和堤部之間設置有接觸孔，其中，第一子發光區域和第二子發光區域之間的區域與電路裝置層的接觸孔重疊。
【第18條】根據第17條所述之電致發光顯示裝置，進一步包括第一電極，設置在電路裝置層上，其中，第一電極經由接觸孔與設置在電路裝置層中的薄膜電晶體的電極連接。
【第19條】根據第18條所述之電致發光顯示裝置，其中，第一電極設置有凹槽，該凹槽在與該接觸孔重疊的區域中，且堤部填充在該凹槽中。
【第20條】根據第16條至第19條中任一條所述之電致發光顯示裝置，其中，第一子發光層和第二子發光層同時發出相同顏色的光。
【第A1條】一種電致發光顯示裝置，包括：基板；高電力線和低電力線，在基板上沿第一方向佈置；複數個電路裝置行，設置在基板上的高電力線和低電力線之間，且包含複數個薄膜電晶體和複數個接觸孔； 堤部，設置在高電力線、低電力線、以及複數個電路裝置行上，且界定複數個發光區域；以及發光層，設置在複數個發光區域的每一個中，其中，複數個發光區域包含第一發光區域，該第一發光區域與高電力線和複數個電路裝置行中的任何一個電路裝置行重疊，或者與低電力線和複數個電路裝置行中的該任何一個電路裝置行重疊，且配置以發出第一顏色光，其中，第一發光區域包含在第一接觸孔的任一側上彼此隔開的第一子發光區域和第二子發光區域，該第一接觸孔設置在該任何一個電路裝置行中。
【第A2條】根據第A1條所述之電致發光顯示裝置，其中，堤部額外地界定：第二發光區域，其與該複數個電路裝置行的另一個電路裝置行重疊，且配置為發出第二顏色光；以及第三發光區域，其與該複數個電路裝置行的又一個電路裝置行重疊，且配置以發出第三顏色光，其中，第二發光區域包含在第二接觸孔的任何一側上彼此隔開的第一子發光區域和第二子發光區域，該第二接觸孔設置在該另一個電路裝置行中，以及第三發光區域包含在第三接觸孔的任何一側上彼此隔開的第一子發光區域和第二子發光區域，該第三接觸孔設置在該又一電路裝置行中。
【第A3條】根據第A2條所述之電致發光顯示裝置，其中，第三發光區域的面積大於第二發光區域和第一發光區域的面積的每一個。
【第A4條】根據第A1條至第A3條中任一條所述之電致發光顯示裝置，其中，第一接觸孔、第二接觸孔和第三接觸孔位於一條直線上。
【第A5條】根據第A1條至第A4條中任一條所述之電致發光顯示裝置，進一步包括第一電極，與第一發光區域重疊，且具有大於第一發光區域的面積，其中，第一電極經由接觸孔與設置在該任何一個電路裝置行中的驅動薄膜電晶體的電極連接。
【第A6條】根據第A1條至第A5條中任一條所述之電致發光顯示裝置，其中，第一電極設置有凹槽，該凹槽在與該接觸孔重疊的區域中，且堤部填充在該凹槽中。
【第A7條】根據第A1條至第A6條中任一條所述之電致發光顯示裝置，進一步包括在基板上的各個複數個電路裝置行之間的參考線和第一資料線至第三資料線，其中，該複數個電路裝置行包含：第一電路裝置行，設置在高電力線和第一資料線之間；第二電路裝置行，設置在第二資料線和參考線之間；以及第三電路裝置行，設置在參考線和第三資料線之間。
【第A8條】根據第A7條所述之電致發光顯示裝置，進一步包括：從高電力線延伸到第一電路裝置行的第一連接線、第二電路裝置行、第三電路裝置行以及低電力線，其中，第一連接線將高電力線與驅動薄膜電晶體的每一個的端子連接，驅動薄膜電晶體設置在第一電路裝置行至第三電路裝置行中。
【第A9條】根據第A7條或第A8條所述之電致發光顯示裝置，進一步包括從參考線延伸到第一電路裝置行的第二連接線、第二電路裝置行以及第三電路裝置行，其中，第二連接線將參考線與感測薄膜電晶體的每一個的端子連接，感測薄膜電晶體設置在第一電路裝置行至第三電路裝置行中。
【第B1條】一種電致發光顯示裝置，包括：基板，包含主動區域和設置在主動區域周邊的虛設區域；堤部，界定在基板的主動區域上的發光區域和在基板的虛設區域上的虛設發光區域；以及發光層，設置在發光區域中、和虛設發光層，設置在虛設發光區域中，其中，發光區域包含透過堤部彼此隔開的第一子發光區域和第二子發光區域，以及其中，虛設發光區域的面積大於由第一子發光區域的面積和第二子發光區域的面積相加所獲得的面積。
【第B2條】根據第B1條所述之電致發光顯示裝置，進一步包括電路裝置層，在基板和堤部之間設置有接觸孔，其中，第一子發光區域和第二子發光區域之間的區域與電路裝置層的接觸孔重疊。
【第B3條】根據第B1條或第B2條所述之電致發光顯示裝置，進一步包括第一電極，設置在電路裝置層上，其中，第一電極經由接觸孔與設置在電路裝置層中的薄膜電晶體的電極連接。
【第B4條】根據第B3條所述之電致發光顯示裝置，其中，第一電極設置有凹槽，該凹槽在與該接觸孔重疊的區域中，且堤部延伸到該凹槽中並填充該凹槽。
【第B5條】根據第B1條至第B4條中任一條所述之電致發光顯示裝置，其中，第一子發光層和第二子發光層配置以同時發出相同顏色的光。
本申請案主張於2017年12月29日提交之韓國專利申請案第10-2017-0184076號的優先權權益。
100‧‧‧基板
200‧‧‧電路裝置層
210‧‧‧緩衝層
220‧‧‧絕緣中間層
230‧‧‧鈍化層
240‧‧‧平坦層
310‧‧‧第一電極
310a‧‧‧重疊區域、重疊部分
310b‧‧‧第一部分
310c‧‧‧第二部分
400‧‧‧堤部
410‧‧‧第一堤部
420‧‧‧第二堤部
511‧‧‧第一發光層、第一子發光層
512‧‧‧第一發光層、第二子發光層
600‧‧‧第二電極
A‧‧‧主動層
CH1‧‧‧第一接觸孔
D‧‧‧汲極電極
E11‧‧‧第一發光區域、第一子發光區域
E12‧‧‧第一發光區域、第二子發光區域
G‧‧‧閘極電極
GI‧‧‧閘極絕緣膜
H‧‧‧凹槽
h1‧‧‧第一距離
h2‧‧‧第二距離
LS‧‧‧遮光層
R‧‧‧紅色
S‧‧‧源極電極
T‧‧‧薄膜電晶體

Claims (20)

  1. 一種電致發光顯示裝置，包括：一基板(100)；一電路裝置層(200)，設置在該基板上且包含一第一接觸孔(CH1)；一第一電極(310、320、330)，設置在該電路裝置層上；一堤部(400)，設置在該第一電極上且界定一第一發光區域(E11、E12)，該第一發光區域包括：一第一子發光區域(E11)，用於暴露該第一電極的一第一部分(310b)；以及一第二子發光區域(E12)，用於暴露該第一電極的一第二部分(310c)；一第一子發光層(511)，設置在該第一子發光區域中；一第二子發光層(512)，設置在該第二子發光區域中；以及至少一條資料線(DL1、DL2、DL3、DL4、DL5、DL6)，沿一第一方向延伸，該至少一條資料線設置在該第一發光區域(E11、E12)和一第三發光區域(E31、E32)之間，其中，該堤部(400)的一部分在該第一發光區域和該第三發光區域之間沿該第一方向延伸，該堤部(400)的該部分與該至少一條資料線重疊，以及其中，在該第一子發光區域和該第二子發光區域之間的一重疊區域(310a)與該電路裝置層的該第一接觸孔重疊。
  2. 根據申請專利範圍第1項所述之電致發光顯示裝置，其中，該電路裝置層(200)進一步包含一薄膜電晶體(T、T2)的一電極(S、S2)，該電極經由該第一接觸孔(CH1)暴露，以及其中，該第一電極(310、320、330)經由該第一接觸孔連接到該薄膜電晶體的該電極。
  3. 根據申請專利範圍第1項或第2項所述之電致發光顯示裝置，其中，該第一電極(310、320、330)設置有位於該重疊區域(310a)中的一凹槽(H)，該凹槽與該電路裝置層(200)的該第一接觸孔(CH1)重疊，以及 其中，該堤部(400)延伸到該凹槽中。
  4. 根據申請專利範圍第1項所述之電致發光顯示裝置，其中，該第一子發光層(511)和該第二子發光層(512)配置以同時發出相同顏色的光。
  5. 根據申請專利範圍第1項所述之電致發光顯示裝置，其中，該第一子發光區域(E11)和該第二子發光區域(E12)彼此隔開。
  6. 根據申請專利範圍第1項所述之電致發光顯示裝置，其中，該堤部(400)包括一第一堤部(410)和一第二堤部(420)。
  7. 根據申請專利範圍第6項所述之電致發光顯示裝置，其中，該第一堤部(410)為親水性，以及其中，該第二堤部(420)為疏水性。
  8. 根據申請專利範圍第6項或第7項所述之電致發光顯示裝置，其中，該第二堤部(420)的一部分在該第一發光區域和該第三發光區域之間沿該第一方向延伸，該第二堤部(420)的該部分與該至少一條資料線重疊。
  9. 根據申請專利範圍第1項所述之電致發光顯示裝置，其中，該第一子發光區域(E11)的面積與該第二子發光區域(E12)的面積相同。
  10. 根據申請專利範圍第1項所述之電致發光顯示裝置，進一步包括：一高電力線(VDD)和一低電力線(VSS)，在該基板(100)上沿一第一方向佈置，以及複數個電路裝置行(C1、C2、C3、C4、C5、C6)，設置在該基板上的該高電力線和該低電力線之間，且包含複數個薄膜電晶體(T1、T2、T3)和複數個接觸孔(CH1、CH2、CH3)，其中，該堤部(400)設置在該高電力線、該低電力線、以及該複數個電路裝置行上，其中，該第一發光區域(E11、E12)與該複數個電路裝置行(C1、C2、C3、C4、C5、C6)中之任何一個電路裝置行重疊，且配置以發出一第一顏色光，以及 其中，該第一發光區域包含在該第一接觸孔(CH1)的任何一側上彼此隔開的該第一子發光區域(E11)和該第二子發光區域(E12)，該第一接觸孔設置在該任何一個電路裝置行中。
  11. 根據申請專利範圍第10項所述之電致發光顯示裝置，其中，該堤部(400)額外地界定：一第二發光區域(E21、E22)，與該複數個電路裝置行(C1、C2、C3、C4、C5、C6)的另一個電路裝置行重疊，且配置以發出一第二顏色光；以及一第三發光區域(E31、E32)，與該高電力線(VDD)和該複數個電路裝置行的又一個電路裝置行重疊，或者與該低電力線(VSS)和該複數個電路裝置行的該又一個電路裝置行重疊，且配置以發出一第三顏色光，其中，該第二發光區域包含在一第二接觸孔(CH2)的任何一側上彼此隔開的第一子發光區域(E21)和第二子發光區域(E22)，該第二接觸孔設置在該另一個電路裝置行中，以及該第三發光區域包含在該第三接觸孔(CH3)的任何一側上彼此隔開的第一子發光區域(E31)和第二子發光區域(E32)，該第三接觸孔設置在該又一電路裝置行中。
  12. 根據申請專利範圍第11項所述之電致發光顯示裝置，其中，該第三發光區域(E31、E32)的面積大於該第二發光區域(E21、E22)和該第一發光區域(E11、E12)的面積的每一個。
  13. 根據申請專利範圍第11項或第12項所述之電致發光顯示裝置，其中，該第一接觸孔(CH1)、該第二接觸孔(CH2)以及該第三接觸孔(CH3)位於一條直線上。
  14. 根據申請專利範圍第11項所述之電致發光顯示裝置，其中，該第一電極(330)與該第三發光區域(E31、E32)重疊的一部分具有大於該第三發光區域(E31、E32)的面積。
  15. 根據申請專利範圍第10項所述之電致發光顯示裝置，進一步包括： 一參考線(Ref1、Ref2)以及第一資料線至第三資料線(DL1、DL2、DL3)，位於該基板(100)上的該複數個電路裝置行(C1、C2、C3、C4、C5、C6)的各個行之間，其中，該複數個電路裝置行包含：一第一電路裝置行(C1)，設置在該高電力線(VDD)和該第一資料線(DL1)之間；一第二電路裝置行(C2)，設置在該第二資料線(DL2)和該參考線之間；以及一第三電路裝置行(C3)，設置在該參考線和該第三資料線(DL3)之間。
  16. 根據申請專利範圍第15項所述之電致發光顯示裝置，進一步包括：一第一連接線(CL、CL1)，從該高電力線(VDD)延伸到該第一電路裝置行(C1)、該第二電路裝置行(C2)、該第三電路裝置行(C3)、以及該低電力線(VSS)，其中，該第一連接線將該高電力線與複數個驅動薄膜電晶體(T2)中的每一個的一端子連接，該驅動薄膜電晶體設置在該第一電路裝置行至該第三電路裝置行中。
  17. 根據申請專利範圍第15項或第16項所述之電致發光顯示裝置，進一步包括：一第二連接線(CL2)，從該參考線(Ref1、Ref2)延伸到該第一電路裝置行(C1)、該第二電路裝置行(C2)、以及該第三電路裝置行(C3)，其中，該第二連接線將該參考線與複數個感測薄膜電晶體(T3)中的每一個的一端子連接，該感測薄膜電晶體設置在該第一電路裝置行至該第三電路裝置行中。
  18. 根據申請專利範圍第11項所述之電致發光顯示裝置，其中：該基板(100)包含一主動區域(AA)和設置在該主動區域的周邊的一虛設區域(DA)； 該堤部(400)配置以界定在該基板的該主動區域上的一發光區域(E11、E12、E21、E22、E31、E32)和在該基板的該虛設區域上的一虛設子區域(DE1、DE2、DE3)，其中，該發光區域包括該第一發光區域(E11、E12)、該第二發光區域(E21、E22)以及該第三發光區域(E31、E32)；以及一發光層(511、512、521、522、531、532)設置在該發光區域中，該發光層包括該第一子發光層(511)和該第二子發光層(512)，且一虛設層(550、560、570)設置在該虛設子區域中，其中，該第一子發光區域(E11)和該第二子發光區域(E21)透過該堤部(400)彼此隔開，以及其中，該虛設子區域的面積大於由該第一子發光區域的面積和該第二子發光區域的面積相加獲得的面積。
  19. 根據申請專利範圍第10項所述之電致發光顯示裝置，其中，該複數個薄膜電晶體為氧化物薄膜電晶體。
  20. 根據申請專利範圍第1項所述之電致發光顯示裝置，其中，在該第一子發光區域(E11)的中心的該第一電極(310、320、330)和一第二電極(600)之間的一第一距離(h1)小於在該第一子發光區域(E11)的一側邊的該第一電極(310、320、330)和該第二電極(600)之間的一第二距離(h2)。
TW107145050A 2017-12-29 2018-12-13 電致發光顯示裝置 TWI702455B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
??10-2017-0184076 2017-12-29
KR10-2017-0184076 2017-12-29
KR1020170184076A KR102560918B1 (ko) 2017-12-29 2017-12-29 전계 발광 표시장치

Publications (2)

Publication Number Publication Date
TW201930993A TW201930993A (zh) 2019-08-01
TWI702455B true TWI702455B (zh) 2020-08-21

Family

ID=64746452

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107145050A TWI702455B (zh) 2017-12-29 2018-12-13 電致發光顯示裝置

Country Status (5)

Country Link
US (1) US10665648B2 (zh)
EP (1) EP3514832B1 (zh)
KR (1) KR102560918B1 (zh)
CN (1) CN110010780B (zh)
TW (1) TWI702455B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110875357B (zh) * 2018-08-31 2022-05-24 京东方科技集团股份有限公司 像素界定结构和显示面板及其制备方法、显示装置
KR20200073599A (ko) * 2018-12-14 2020-06-24 엘지디스플레이 주식회사 전계발광 표시장치
CN109904196A (zh) * 2019-01-30 2019-06-18 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法、电子装置
CN110297365A (zh) * 2019-06-27 2019-10-01 武汉天马微电子有限公司 阵列基板、显示面板和显示装置
CN110649185B (zh) * 2019-09-26 2022-08-09 合肥京东方卓印科技有限公司 显示基板及其喷墨打印方法、显示装置
CN110739338B (zh) * 2019-10-24 2022-11-29 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示面板
KR20210085331A (ko) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 전계발광 표시장치
GB2611454A (en) * 2020-10-19 2023-04-05 Boe Technology Group Co Ltd Array substrate and display apparatus
KR20220097824A (ko) * 2020-12-31 2022-07-08 삼성디스플레이 주식회사 표시 장치
KR20230100153A (ko) * 2021-12-28 2023-07-05 엘지디스플레이 주식회사 투명 표시 장치
KR20230102364A (ko) * 2021-12-30 2023-07-07 엘지디스플레이 주식회사 시야각 전환 표시장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030127657A1 (en) * 2001-12-29 2003-07-10 Lg.Philips Lcd Co., Ltd. Active matrix organic electroluminescent display device and method of fabricating the same
US20150069391A1 (en) * 2013-03-18 2015-03-12 Panasonic Corporation Thin-film semiconductor substrate, light-emitting panel, and method of manufacturing the thin-film semiconductor substrate
EP2874185A2 (en) * 2013-11-13 2015-05-20 LG Display Co., Ltd. Organic light emitting display panel and organic light emitting display device including the same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AUPS004802A0 (en) 2002-01-21 2002-02-07 Adjustabolt Pty Ltd A steel reinforcement
TWI258317B (en) 2002-01-25 2006-07-11 Semiconductor Energy Lab A display device and method for manufacturing thereof
JP4310984B2 (ja) * 2002-02-06 2009-08-12 株式会社日立製作所 有機発光表示装置
JP4419691B2 (ja) * 2004-06-02 2010-02-24 セイコーエプソン株式会社 有機ｅｌ装置、電子機器
KR100669728B1 (ko) 2004-09-20 2007-01-16 삼성에스디아이 주식회사 분할된 화소전극을 구비한 유기전계 발광표시장치
US20080121901A1 (en) 2006-11-23 2008-05-29 Haksu Kim Light emitting device
JP4978438B2 (ja) 2007-11-21 2012-07-18 セイコーエプソン株式会社 成膜方法
JP4614106B2 (ja) 2008-06-18 2011-01-19 ソニー株式会社 自発光表示装置および電子機器
WO2012004823A1 (ja) 2010-07-05 2012-01-12 パナソニック株式会社 有機ｅｌ表示パネルとその製造方法
WO2013046275A1 (ja) 2011-09-29 2013-04-04 パナソニック株式会社 表示パネルおよびその製造方法
US9070905B2 (en) 2012-08-23 2015-06-30 Joled Inc. Organic electronic device manufacturing method and organic EL device manufacturing method
US9490446B2 (en) 2014-06-16 2016-11-08 Apple Inc. Organic light-emitting diode display with split anodes
KR102259369B1 (ko) 2014-09-18 2021-06-02 엘지디스플레이 주식회사 유기발광표시패널 및 유기발광표시장치
JP6391401B2 (ja) 2014-10-03 2018-09-19 株式会社ジャパンディスプレイ 画像表示装置
KR102503052B1 (ko) 2015-02-13 2023-02-24 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102397400B1 (ko) 2015-04-28 2022-05-13 엘지디스플레이 주식회사 투명표시장치 및 투명표시패널
KR102448611B1 (ko) 2015-10-30 2022-09-27 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102440237B1 (ko) 2015-11-03 2022-09-05 엘지디스플레이 주식회사 유기발광다이오드표시장치
JP2017117594A (ja) 2015-12-22 2017-06-29 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
KR102587743B1 (ko) 2015-12-31 2023-10-10 엘지디스플레이 주식회사 유기발광다이오드표시장치
CN105720081B (zh) * 2016-02-24 2021-04-16 京东方科技集团股份有限公司 一种有机发光二极管阵列基板、显示装置和制作方法
CN107248391A (zh) * 2017-06-27 2017-10-13 京东方科技集团股份有限公司 显示面板及其制作方法、维修方法以及显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030127657A1 (en) * 2001-12-29 2003-07-10 Lg.Philips Lcd Co., Ltd. Active matrix organic electroluminescent display device and method of fabricating the same
US20150069391A1 (en) * 2013-03-18 2015-03-12 Panasonic Corporation Thin-film semiconductor substrate, light-emitting panel, and method of manufacturing the thin-film semiconductor substrate
EP2874185A2 (en) * 2013-11-13 2015-05-20 LG Display Co., Ltd. Organic light emitting display panel and organic light emitting display device including the same

Also Published As

Publication number Publication date
EP3514832A3 (en) 2019-10-30
KR20190081491A (ko) 2019-07-09
EP3514832A2 (en) 2019-07-24
EP3514832B1 (en) 2022-10-12
US20190206955A1 (en) 2019-07-04
CN110010780B (zh) 2021-11-19
CN110010780A (zh) 2019-07-12
KR102560918B1 (ko) 2023-07-27
US10665648B2 (en) 2020-05-26
TW201930993A (zh) 2019-08-01

Similar Documents

Publication Publication Date Title
TWI702455B (zh) 電致發光顯示裝置
TWI723313B (zh) 電致發光顯示器
US10497757B2 (en) Display device
US9536933B2 (en) Display device having a light emitting layer on the auxiliary layer
JP6546387B2 (ja) 表示装置
CN110021636B (zh) 电致发光显示装置
US9343520B2 (en) Organic light-emitting diode display and method of fabricating the same
KR102081317B1 (ko) 이중 뱅크 구조를 갖는 고 개구율 유기발광 다이오드 표시장치
JP2008523446A (ja) サイズの異なる画素を備えるｏｌｅｄディスプレイ
US20150014639A1 (en) Organic light emitting diode display having reduced power consumption
JP2018018823A (ja) 有機発光ダイオード表示装置
US10205113B2 (en) Organic electroluminescence device including an emissive layer including an assistant dopant layer and light-emitting dopant layer
JP2010085866A (ja) アクティブマトリックス型表示装置
JP2019047056A (ja) 表示装置
JPWO2019198181A1 (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
KR102049241B1 (ko) 유기전계 발광소자 및 그 제조방법
KR102523427B1 (ko) 표시 패널 및 이의 제조 방법
KR20220082457A (ko) 표시 장치
KR100553744B1 (ko) 박막 트랜지스터를 구비한 평판표시장치
KR20240010737A (ko) 유기 발광 표시 장치