WO2016080016A1

WO2016080016A1 - 光検出器

Info

Publication number: WO2016080016A1
Application number: PCT/JP2015/069693
Authority: WO
Inventors: 竜太廣瀬; 朋宏柄澤; 秀樹冨永
Original assignee: 株式会社島津製作所
Priority date: 2014-11-20
Filing date: 2015-07-08
Publication date: 2016-05-26
Also published as: JPWO2016080016A1; US20170336254A1; EP3220628A1; EP3220628A4; CN107005664A

Abstract

　１画素を構成する画素領域１１内に複数配置された光電変換素子１０１と、前記複数の光電変換素子１０１のそれぞれに対して１つずつ設けられ、それぞれがコンデンサ１０２を有する前記複数の検出回路１４と、前記複数の検出回路１４からの出力信号を加算する信号処理部１９とを備えることを特徴とする光検出器１０を提供する。

Description

光検出器

　本発明は、光検出器に関し、特に分光測定装置等の分析装置において用いられる光検出器に関する。

　光検出器は、分光測定装置や液体クロマトグラフなど、幅広い分野の分析装置において用いられている。分光測定装置を用いた試料の吸光度測定では、例えば、重水素ランプ（Ｄ２光源）から発せられた白色光を試料セルに照射し、該試料セルを透過した光を回折格子等の波長分散素子で波長分離して光検出器で検出する。

　吸光度測定では、試料の測定に先立ち、試料を溶解させるための溶媒のみを試料セルに封入して白色光を照射して試料セルからの透過光を測定し、参照信号を取得する。続いて試料溶液を試料セルに封入して同様に透過光を測定し、サンプル信号を取得する。そして、サンプル信号と参照信号の差から試料の吸光量を求め、試料の濃度を決定する。

　従来から用いられている一般的な光検出器の１つにフォトダイオード検出器（ＰＤ検出器）がある。図１に示すように、ＰＤ検出器は、フォトダイオード（ＰＤ）１０１と検出回路を備えており、その検出回路は、コンデンサ１０２、増幅器１０３、及びＡ／Ｄ変換器１０４等を有している（例えば非特許文献１）。ＰＤ１０１では、入射した光を光電変換により電子に変換し、光電流として出力する。検出回路では、サンプリング期間中にコンデンサ１０２に蓄積した光電流を電圧に変換し、さらにＡ／Ｄ変換器１０４でデジタル値に変換して出力する。このような構成のＰＤ検出器では、コンデンサ１０２の積分容量を大きくして入射電子数に対する電圧値（変換ゲイン）を小さくすることにより、検出器の測定可能範囲（ダイナミックレンジ）を広くすることができる。

Tanaka, Makino, "Linear image sensor with high performance and large photosensitive element", Sensors and Actuators A, 29, 201-207, 1991 角博文, 奈良部忠邦, 齋藤信一郎, "ＣＭＯＳイメージセンサの高画質化", Fundamentals Review, Vol. 3, No. 3, pp. 44-51, 2010年1月

　吸光度測定では、使用する光源の波長強度分布、並びに試料、溶媒、及び試料セルの吸光特性等に応じて、検出器に入射する光量が波長によって約1000倍も異なる場合がある。そのため、吸光度測定において使用する光検出器では幅広い強度の光を検出して試料の濃度を正確に決定できるように、測定可能範囲を十分に広く設定することが望まれる。しかし、従来用いられているＰＤ検出器では、測定可能範囲を広くして入射光量の上限を大きくすると、以下の問題がある。

　ＰＤ検出器では、ＰＤ１０１において入射した光が光電変換により電子に変換され、光電流として出力される。そして、コンデンサ１０２を含む検出回路において光電流が所定のサンプリング周期毎に蓄積され、電圧に変換されて出力される。

　検出回路において光電流から変換された電圧値Ｖは次の式(1)で表される。

ここで、Ｉは光電流、Ｃはコンデンサ１０２の積分容量、Δｔはサンプリング周期の長さ、ＭはＰＤ１０１で発生する光電子数、ｅは素電荷（=1.602×10^-19C）である。なお、ＭはＰＤ１０１に入射するフォトン数とＰＤ１０１の量子効率ηの積で表すこともできる。

　検出器のノイズは、入射光量に依存して統計的に生じる光ショットノイズと、検出器の電気回路で生じる電気ノイズに大別される（例えば非特許文献２）。説明を容易にするため、ここでは暗電流から生じるショットノイズは考慮しない。光ショットノイズの大きさは入射光量の平方根で表される。一方、電気ノイズの大きさは入射光量に依存しない。電圧で表される電気ノイズＶ_ｎは次式(2), (3)により電子数Ｍ_ｎに変換することができる。なお、次式(2)におけるＱ_ｎはノイズ電荷量である。

　ここで、検出器のＳ／Ｎ比は、入射電子数Ｍと電気ノイズの大きさを電子数に変換したＭ_ｎを用いて次式(4)で表すことができる。式(4)の分母の平方根内の第１項が光ショットノイズに対応し、第２項が電気ノイズに対応する。

　上述した式(3)から分かるように、同じ大きさの電気ノイズＶ_ｎであっても、測定可能範囲を広くするためにコンデンサ１０２の積分容量Ｃを大きくすると、それに比例してノイズ電子数Ｍ_ｎが大きくなる。その結果、上式(4)の分母の平方根内の第２項の値が増大してＳ／Ｎ比が低下してしまう。その影響は、特に入射光量が少ないほど（即ち上式(4)の入射電子数Ｍの値が小さいほど）顕著に現れる。

　入射光量の違いによってＳ／Ｎ比が異なる点について、具体的な例を挙げて説明する。この例では、光検出器の最大信号電圧を10V、電気ノイズを100μV、測定範囲の上限を10⁹個（電子数）とする。すると、コンデンサ１０２の積分容量Ｃは

となる。電気ノイズが100μVであることから、

であり、

となる。

　上式(4)に基づきＳ／Ｎ比を計算すると、測定範囲の上限であるＭ＝10⁹では、Ｍ_ｎ ^２＝10⁸となり、Ｍ＞Ｍ_ｎ ^２である。しかし、Ｍ＝10⁷以下ではＭ_ｎ ^２＝10⁸の方が大きくなり、電気ノイズが検出器ノイズ全体の主要因になる。例えば、Ｍ＝10⁶ではＳ／Ｎ比が99.5となり、光ショットノイズのみを考慮した場合のＳ／Ｎ比（=1000）から１桁以上Ｓ／Ｎが悪くなってしまう。

　本発明が解決しようとする課題は、測定可能範囲を広くしつつ、入射光量の多少に関わらず高いＳ／Ｎ比を確保することができる光検出器を提供することである。

　上記課題を解決するために成された本発明に係る光検出器は、
　a) １画素を構成する画素領域内に複数配置された光電変換素子と、
　b) 前記複数の光電変換素子のそれぞれに対して１つずつ設けられた、それぞれがコンデンサを有する複数の検出回路と、
　c) 前記複数の検出回路からの出力信号を加算する信号処理部と、
　を備えることを特徴とする。

　前記光電変換素子は、例えばフォトダイオードである。
　前記信号処理部は、例えば上記複数の検出回路のそれぞれから出力される信号をデジタル信号に変換するＡ／Ｄ変換器、該Ａ／Ｄ変換器から出力されるデジタル信号を記憶するデジタルメモリ、該デジタルメモリからデジタル信号を順に読み出すマルチプレクサ、該マルチプレクサによって順に読み出されたデジタル信号を加算処理するデジタル演算器を有する構成とすることができる。
　本発明に係る光検出器は複数の画素を有するものであってもよい。複数の画素を有する光検出器では各画素について上記のように構成することができる。

　従来の光検出器では、１画素につき、１個の光電変換素子と該光電変換素子からの出力信号を処理する１個の検出回路を有していたが、本発明に係る光検出器では、１画素につき、１個の光電変換素子と１個の検出回路の組を複数有する。上述したように、従来の光検出器では、ダイナミックレンジを広げるために検出回路のコンデンサの積分容量を大きくするとノイズ電子数が増加してＳ／Ｎ比が悪くなるという問題があった。一方、本発明に係る光検出器では、光電変換素子と検出回路の組の数を増やすだけでダイナミックレンジを広くすることができるため、検出回路のコンデンサの積分容量を大きくする必要がない。従って、測定可能範囲を広くしつつ高いＳ／Ｎ比を確保することができる。

　光電変換素子から検出回路のコンデンサの間は電流信号で輸送されるため、その間の配線距離が長くなると寄生容量が大きくなる。この寄生容量はコンデンサの積分容量と同様に上式(3)で表されるノイズ電子数Ｍ_ｎを増加させる要因になる。
　従って、本発明に係る光検出器では、前記検出回路のうちの少なくともコンデンサを前記画素領域内に配置することが望ましい。これにより光電変換素子からコンデンサまでの配線距離を短くしてノイズ電子量の増加を抑えることができる。

　また、本発明に係る光検出器では、
　前記信号処理部が、サンプリング周期を複数の期間に分割したサブ周期で前記複数の検出回路のそれぞれから出力される出力信号を加算し、前記サンプリング周期で出力する
　ように構成することができる。
　例えば１画素領域内にＫ個（Ｋは２以上の整数）の光電変換素子を備え、サンプリング周期をＬ個に分割（Ｌは２以上の整数）して出力信号を読み出し、それらを加算して１画素及び１サンプリング周期の信号として出力すると、積分容量を大きくすることなくダイナミックレンジをＫ×Ｌ倍に広げることができる。

　本発明に係る光検出器を用いることにより、測定可能範囲を広くしつつ、入射光量の多少に関わらず高いＳ／Ｎ比を確保することができる。

従来のＰＤ検出器の要部構成図。実施例１のＰＤ検出器の部分構成図。実施例２のＰＤ検出器の部分構成図。実施例２のサブ画素領域内の構成図。実施例２のＰＤ検出器における相関二重サンプリング回路の構成図。実施例２のＰＤ検出器のＳ／Ｎ比を従来のＰＤ検出器のＳ／Ｎ比と比較したグラフ。実施例３のＰＤ検出器の部分構成図。実施例３のＰＤ検出器における回路構成図。

　本発明に係る光検出器の実施例について、以下、図面を参照して説明する。本実施例の光検出器は複数の画素を有するフォトダイオード（ＰＤ）検出器であり、分析装置の検出部として用いられる。

　図２に本実施例のＰＤ検出器１０のうちの１画素に対応する部分構成を示す。画素領域１１の大きさは10mm×10mmであり、該画素領域１１は100（10×10）個のサブ画素領域１２に分割されており（図２では９個のみ図示）、各サブ画素領域１２にはフォトダイオードが配置されている。各サブ画素領域１２内のフォトダイオードは、それぞれ独立に設けられた信号読み出し線１３によって、画素領域１１の外に配置された検出回路１４に個別に接続されている。検出回路１４は、図１を参照して説明した従来のＰＤ検出器と同様に、コンデンサ１０２と増幅器１０３を含む積分回路である。また、各検出回路１４にはＡ／Ｄ変換器１５とデジタルメモリ１６が順に接続されている。検出回路１４、Ａ／Ｄ変換器１５、及びデジタルメモリ１６もサブ画素領域１２と同数（即ち100個）であるが、９個のみ図示している。100個のデジタルメモリ１６に保存された信号はマルチプレクサ１７によって順に読み出され、該マルチプレクサ１７に接続された高速デジタル出力回路１８の出力ポートからデジタル演算器１９に送られる。デジタル演算器１９では100個の出力信号が加算され、所定のサンプリング周期で１画素分の信号として出力される。

　ここで、本実施例の光検出器の具体的な測定条件でのＳ／Ｎ比について説明する。
　本実施例における測定条件は、蓄積時間（サンプリング周期に相当）は10ms、該蓄積時間に画素領域１１に入射する最大フォトン数は2×10⁹個、フォトダイオードの量子効率η=0.5である。また、検出回路１４における電圧の最大値（最大数のフォトンが入射したときに出力される電圧値）は10V、電気ノイズは100μVである。

　上式(5)により説明したとおり、従来のＰＤ検出器では上記測定条件に対応するために積分容量Ｃ=16pFのコンデンサを使用していたが、本実施例では画素領域１１に100個のフォトダイオードを配置し、それらに分散して光が入射するため、各サブ画素領域１２で発生する最大電子数は10⁷個となる。従って、各コンデンサ１０２の積分容量Ｃが0.16pFに抑えられる。

　本実施例におけるＳ／Ｎ比は次式(8)で表すことができる。

　ここで、Ｋは画素領域１１におけるサブ画素領域１２の数であり、本構成例では100である。また、ｍはサブ領域に設けられたフォトダイオードで発生する電子数である。式(8)に基づき、画素領域１１で発生するフォトン数Ｍが10⁶個のときのＳ／Ｎ比を計算すると707となり、従来のＰＤ検出器におけるＳ/Ｎ比99.5を大きく改善することができる。なお、式(8)に含まれる電気ノイズの項Ｋ・ｍ_ｎ ^２の値は10⁶となる。

　ただし、フォトダイオードを何等かのパッケージに実装し、アナログＩＣとコンデンサを有する積分回路とともにプリント配線板に実装すると、フォトダイオードやアナログＩＣのパッケージの寄生容量やプリント基板の配線寄生容量によってノイズ電子数が増加してしまう。これらの寄生容量もpFのオーダーであるため、実際に上述の計算で得られるような高ゲインの積分アンプを構成することは難しい。そこで、上述した検出回路のうちの、少なくとも積分アンプの部分を、フォトダイオードと同じ半導体集積回路基板上に一体的に形成することが好ましい。

　そのような構成を有し、微細配線が可能なＣＭＯＳプロセスを用いて製造されたデバイスである場合を想定した実施例２について、以下、説明する。

　一般に、ＣＭＯＳデバイスは低い電源電圧で動作させるため、実施例１のようにデバイス内部で10Vという大きな電圧を取り扱うことができないことが多い。そこで、デバイス内部で取り扱うことが可能な電圧の上限値が1Vであり、一方、電気ノイズは上記同様に100μVである場合を例に説明する。

　図３は、実施例２のＰＤ検出器２０のうちの１画素に対応する部分構成図である。実施例１のＰＤ検出器１０と類似の構成を有している。ただし、実施例１では、検出回路１４を画素領域１１の外部に配置していたが、実施例２では図４に示すように検出回路を各サブ画素領域２２の内部に配置し、また該検出回路とＡ／Ｄ変換器２５の間に相関二重サンプリング回路（ＣＤＳ回路）２４を配置している。また、実施例１では画素領域１１を100個のサブ画素領域１２に分割したが、実施例２では画素領域２１を10,000（100×100）個のサブ画素領域２２に分割する。

　サブ画素領域２２の内部には、フォトダイオード３１と、該フォトダイオード３１に接続された信号読み出し線の先に設けられた、光電荷を転送するための転送トランジスタ３２と、該転送トランジスタ３２を介してフォトダイオード３１に接続され、光電荷を一時的に蓄積するとともに電圧信号に変換するフローティングディフュージョン３３と、フローティングディフュージョン３３に蓄積された電荷を排出するためのリセットトランジスタ３４と、フローティングディフュージョン３３に蓄積された電荷を電圧信号として出力するための、従属接続された２個のトランジスタ３５１、３５２で構成されるソースフォロアアンプ３５と、が配置される。また、リセットトランジスタ３４とトランジスタ３５１にはそれぞれ電源Ｖ_ＤＤが接続されている。さらに、トランジスタ３５２のゲートには、定電圧（バイアス電圧）Ｖ_ＢＩＡＳが接続されている。

　転送トランジスタ３２、リセットトランジスタ３４のゲート端子には、それぞれφＴ、φＲなる制御信号を供給するための駆動ライン（図示なし）が接続される。この駆動ラインから供給される制御信号に基づき、フォトダイオード３１に入射した光の強度が所定のサンプリング周期で検出される。

　実施例２の構成において、電圧の上限値が1Vであり他の条件が実施例１と同じである場合のＳ／Ｎ比を計算する。
　実施例２では画素領域２１に10,000個のサブ画素領域２２が存在し、それぞれにフォトダイオード３１が配置されているため、各フォトダイオード３１において発生する電子数の上限は10⁵個である。また、電圧の上限値が1Vであることから、式(1)より使用するコンデンサの積分容量Ｃは16fFとなる。また、式(3)から、100μVの電気ノイズに対するノイズ電子数Ｍ_ｎは10個となる。すると、式(4)における電気ノイズの項Ｋ・Ｍ_ｎ ^２=10⁶となる。これは実施例１と同じ値である。従って、ＣＭＯＳプロセスのように大きな電圧を取り扱うことができない場合でも実施例１と同程度の高いＳ／Ｎ比を確保することができる。

　また、実施例２では図４に示すように検出回路をサブ画素領域２２内に配置しているため、配線寄生容量の影響を小さくして高い変換ゲインを実現することができる。実施例１では、サブ画素領域１２からそれぞれ出力された光電流を画素領域１１の外に設けられた積分器で電圧信号に変換するが、実施例２では光電子の蓄積をサブ画素領域２２の内部で行う。そして、蓄積時間（サンプリング周期）の間にフォトダイオード３１で発生した光電子を読み出しゲート（転送トランジスタ３２）経由で電気的にフローティングディフュージョン（ＦＤ）の拡散層に転送し、該拡散層の容量で電圧に変換する。このように、ＦＤをフォトダイオード３１の近傍に配置し、配線寄生容量の影響を低減することで16fFという小さな容量の構成を具現化することができる。

　ところで、実施例２のように積分容量が小さい場合には、リセットノイズ（熱ノイズともいう。）の影響も考慮する必要がある。検出回路では、積分容量によって光電子数を電圧に変換する際に、１回のサンプリング毎に積分容量を基準電圧にリセットする必要がある。このときリセット電圧がゆらぎリセットノイズが発生する。リセットノイズと積分容量の関係は次式(9)で表される。

　式(9)から、積分容量Ｃが小さいほどリセットノイズが大きくなることが分かる。例えば、積分容量Ｃ=16fF、Ｔ=300Kでは、リセットノイズが509μVになり、電気ノイズの5倍以上にもなる。

　実施例２では、上記リセットノイズの影響を排除するために、図５に示す相関二重サンプリング回路（ＣＤＳ回路）２４を設けている。ＣＤＳ回路２４は、２つの選択トランジスタ３６１、３６２と、２つのコンデンサ３７１、３７２、及び差動アンプ３８を有している。ＣＤＳ回路２４を用いると、フローティングディフュージョンをリセットした時点の電圧と、フローティングディフュージョンに光電子を転送した後の電圧をそれぞれサンプリングし、その差分を取ることによってリセットノイズを除去できる。

　ＣＤＳ回路２４からの出力信号は、Ａ／Ｄ変換器２５でデジタル信号に変換され、デジタルメモリ２６に保持された後、マルチプレクサ２７によって順に読み出され、高速デジタル出力回路２８の出力ポートからデジタル演算器２９に送られる。デジタル演算器２９では全サブ画素領域２２からの出力信号が加算処理され、１画素分の信号として出力される。

　図６は、実施例２のＰＤ検出器２０のＳ／Ｎ比と従来のＰＤ検出器のＳ／Ｎ比を比較したグラフである。このグラフに示すとおり、実施例２のＰＤ検出器２０を用いることにより、従来のＰＤ検出器よりも１桁以上Ｓ／Ｎ比を高め、理想的な検出器（電気ノイズが発生しないＰＤ検出器）に近づけることができる。

　図７に実施例３のＰＤ検出器４０の構成を示す。このＰＤ検出器４０では、図面の縦方向に７個の画素領域４１が配置されており、各画素領域４１は横方向に1000個（図では７個のみ図示）のサブ画素領域４２に分割されている。画素領域４１の大きさは2.5μm×2.5mmであり、サブ画素領域４２の大きさは2.5μm×2.5μmである。また、信号読み出し線４３は１つの画素領域４１につき１本ずつ、当該画素領域４１内のサブ画素領域４２に共通で設けられている。信号読み出し線４３の先には、各画素に対応するＣＤＳ回路４４、Ａ／Ｄ変換器４５、及びデジタルメモリ４６が設けられ、デジタルメモリ４６に保存された信号を順に読み出すマルチプレクサ４７と、高速デジタル出力回路４８、及びデジタル演算器４９が配置されている。これにより、画素領域４１内の複数の検出回路（コンデンサ）（サブ画素領域４２）は、１乃至複数のグループを構成しており、信号処理部は１つのグループにつき１つずつＡ／Ｄ変換器４５及びデジタルメモリ４６（信号記憶部）を有する。

　デジタル演算器４９では、各画素領域４１に対応する検出回路で検出された信号を画素間で平均化したり、差分を計算したりする等、分析の目的に応じた適宜の処理が行われる。あるいは、分析者により別途制御装置において設定された分析条件に基づき、デジタル演算器４９が時間的に連続して同一画素から出力した信号の差分を計算するように構成することもできる。具体的には、最初の蓄積期間において背景光のみに対応する出力信号を取得しておき、それに続く蓄積期間で取得した背景光と測定光の合計に対応する出力信号を取得して、後者の出力信号から前者の出力信号を差し引く演算処理を行って、測定光に対応する出力信号を外部装置に出力するように構成することができる。

　図８は、サブ画素領域４２内の回路構成図である。この回路は、図３により説明した実施例２の回路と同様に、フォトダイオード３１、光電荷を転送するための転送トランジスタ３２、フローティングディフュージョン３３、リセットトランジスタ３４、２個のトランジスタ３５１、３５２で構成されるソースフォロアアンプ３５を有しており、それらに加えてソースフォロアアンプ３５の後段に配置された選択ゲート３６を有している。

　このＰＤ検出器４０では、デジタル演算器４９が各画素の信号を加算した信号を出力するための所定のサンプリング周期を、例えば1000個のサブ周期に分割（すなわち、分周）し、1000個のサブ画素領域４２の各々の選択ゲート３６のゲート端子にΦＸなる制御信号（サブ周期の信号）を順番に供給する。そして、同一の画素領域４１に属する1000個のフォトダイオード３１から出力される光電流をサブ周期ごとに各サブ画素領域４２から順番に読み出して、デジタルメモリ４６に一旦記憶しておき、所定のサンプリング周期でデジタル演算器４９により加算して信号を出力する。

　このＰＤ検出器４０では、画素領域４１が1000個のサブ画素領域４２に分割されているため、実施例２と同様の測定条件（画素領域４１に入射する最大フォトン数が2×10⁹個、フォトダイオード３１の量子効率η=0.5、検出回路における電圧の最大値（最大数のフォトンが入射したときに出力される電圧値）が1V、電気ノイズが100μV）では、コンデンサの積分容量Ｃが160fF、電気ノイズの換算電子数は100個となり、上式(8)中の電子ノイズの項Ｋ・Ｍ_ｎ ^２の値は10⁷となる。実施例３における電子ノイズの項の値は実施例２よりも大きいが、画素領域４１の分割数を増やすことによって適宜に低減することが可能である。

　上記説明では、画素領域４１に配置するサブ画素領域４２の数と、サンプリング周期の分割数を同数としたため、１画素につき１本の信号読み出し線４３等を備える構成としたが、別の構成を採ることもできる。例えば、サンプリング周期の分割数をサブ画素領域の数の半分にする場合は、画素領域４１に配置するサブ画素領域４２を２つのグループに分け、１つのグループにつき１本の信号読み出し線４３等を備えればよい。

　上記各実施例により説明した構成では、電気ノイズの大きさを低減してＳ／Ｎ比を高くするだけでなく、チップ製造時の歩留まり率を向上させることもできる。一般に、製造プロセス技術では、マスクパターンを投影して半導体基板上に回路配線を形成しており、その過程でパーティクル等の異物がウェハ表面に付着することがある。すると、所望の回路配線が形成できず、暗電流やリーク電流が特異的に大きくなるスポット領域が発生する。従来のＰＤアレイ検出器では、１画素に配置されるＰＤと検出回路の組が１つであるため、その内部に上記スポット領域が発生すると、当該画素１つのためにアレイ検出器そのものが不良品になってしまう。

　一方、上記実施例では、画素領域を複数のサブ画素領域に分割し、それぞれにＰＤと検出回路を配置している。仮に、Ｌ個に分割された画素領域の内部に１個のスポット領域が発生した場合には、Ｌ－１個からの検出信号をＬ個の信号に換算する処理を行ったり、スポット領域に隣接するサブ画素領域の検出信号からスポット領域の信号値を推定する演算処理を行ったりすることにより、正しい出力信号を得ることができる。従って、アレイ検出器が不良品になることがなく、歩留まり率が向上する。サブ画素領域の不具合の有無は製造時に発見することができるため、例えば実施例３で説明したデジタル演算器４９が自動的に上記演算処理を行うように構成することができる。即ち、例えばデジタル演算器４９において特定のサブ画素領域を間引いて、それ以外のサブ画素領域からの出力信号のみを演算処理するように構成することができる。

　上記実施例はいずれも一例であって、本発明の趣旨に沿って適宜に変更することができる。上記実施例では、信号読み出しを高速化するためにＡ／Ｄ変換器を配置したが、電圧信号のまま処理する場合にはＡ／Ｄ変換器を設ける必要がない。また、各実施例における画素領域の分割数も一例であって、適宜に変更することができる。さらに、上記各実施例の構成は、画素領域を１次元的及び２次元的に複数個配置するアレイ検出器のいずれにも適用することができる。その他、実施例３において説明したデジタル演算器による演算処理はいずれも一例であり、例えば上記実施例のＰＤ検出器を有する分析装置を用いた分析の内容に応じて適宜の演算処理を行わせるように構成することができる。

　上記説明では、理解を容易にするために暗電流から発生するショットノイズ（以下、「暗電流ショットノイズ」と呼ぶ。）の影響を考慮しない式によりＳ／Ｎ比の値を計算したが、以下、暗電流ショットノイズを考慮する場合についても説明する。

　従来のＰＤ検出器のＳ／Ｎ比の計算式(4)に暗電流ショットノイズの項Ｍ_ｄａｒｋを追加すると次式(10)となる。

　上式に暗電流そのものの項が含まれていないのは、上述したＣＤＳ回路を使用することで暗電流を取り除くことができるためである。

　一方、本発明に係るＰＤ検出器のＳ／Ｎ比の計算式(8)に暗電流ショットノイズの項を追加すると次式(11)となる。この式(11)を用いても、本発明に係るＰＤ検出器では、式(10)で計算される従来のＰＤ検出器のＳ／Ｎ比よりも高いＳ／Ｎを得ることができる。

１０、２０、４０…ＰＤ検出器
１１、２１、４１…画素領域
１２、２２、４２…サブ画素領域
１３、２３、４３…信号読み出し線
１４…検出回路
２４、４４…相関二重サンプリング回路
１５、２５、４５…Ａ／Ｄ変換器
１６、２６、４６…デジタルメモリ
１７、２７、４７…マルチプレクサ
１８、２８、４８…高速デジタル出力回路
１９、２９…デジタル加算器
４９…デジタル演算器
３１…フォトダイオード
３２…転送トランジスタ
３３…フローティングディフュージョン
３４…リセットトランジスタ
３５…ソースフォロアアンプ
３６１、３６２…選択トランジスタ
３７１、３７２…コンデンサ
３８…差動アンプ

Claims

　a) １画素を構成する画素領域内に複数配置された光電変換素子と、
　b) 前記複数の光電変換素子のそれぞれに対して１つずつ設けられ、それぞれがコンデンサを有する前記複数の検出回路と、
　c) 前記複数の検出回路からの出力信号を加算する信号処理部と
　を備えることを特徴とする光検出器。
　前記コンデンサが前記画素領域内に配置されていることを特徴とする請求項１に記載の光検出器。
　前記信号処理部が、サンプリング周期を複数の期間に分割したサブ周期で前記複数の検出回路のそれぞれから出力される出力信号を加算し、前記サンプリング周期で出力することを特徴とする請求項１又は２に記載の光検出器。
　前記複数の検出回路が、１乃至複数のグループを構成しており、前記信号処理部が前記グループのそれぞれについてＡ／Ｄ変換器及び信号記憶部を有することを特徴とする請求項１から３のいずれかに記載の光検出器。
　前記検出回路又は前記信号処理部が相関二重サンプリング回路を有することを特徴とする請求項１から４のいずれかに記載の光検出器。
　前記信号処理部が、予め決められた光電変換素子に対応する検出信号からの出力信号を間引いた信号処理を行うことを特徴とする請求項１から５のいずれかに記載の光検出器。
　請求項１から６のいずれかに記載の光検出器を備えた分析装置。