WO2016053146A8 - Système informatique - Google Patents

Système informatique Download PDF

Info

Publication number
WO2016053146A8
WO2016053146A8 PCT/RU2015/000626 RU2015000626W WO2016053146A8 WO 2016053146 A8 WO2016053146 A8 WO 2016053146A8 RU 2015000626 W RU2015000626 W RU 2015000626W WO 2016053146 A8 WO2016053146 A8 WO 2016053146A8
Authority
WO
WIPO (PCT)
Prior art keywords
microprocessor
external serial
serial rom
addresses
chip
Prior art date
Application number
PCT/RU2015/000626
Other languages
English (en)
Russian (ru)
Other versions
WO2016053146A1 (fr
Inventor
Павел Николаевич ОСИПЕНКО
Дмитрий Сергеевич КОРОЛЕВ
Константин КРАСИК
Константин Львович ГУРИН
Григорий Юрьевич ХРЕНОВ
Original Assignee
Открытое Акционерное Общество "Байкал Электроникс"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Открытое Акционерное Общество "Байкал Электроникс" filed Critical Открытое Акционерное Общество "Байкал Электроникс"
Priority to EA201700120A priority Critical patent/EA038978B1/ru
Publication of WO2016053146A1 publication Critical patent/WO2016053146A1/fr
Publication of WO2016053146A8 publication Critical patent/WO2016053146A8/fr

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microcomputers (AREA)
  • Stored Programmes (AREA)

Abstract

L'invention concerne des équipements informatiques. Le système informatique comprend un système monopuce et une mémoire ROM externe séquentielle, le système monopuce comprenant un microprocesseur contenant au moins un noyau de microprocesseur; un contrôleur de la mémoire ROM externe séquentielle; un système d'affichage direct des adresses de données se trouvant dans la mémoire ROM externe séquentielle dans l'espace d'adressage du microprocesseur; au moins un dispositif d'interface; au moins un dispositif de mémoire interne; et au moins un dispositif de commutation interne assurant l'interaction entre le microproceseur et les autres dispositifs du système sur puce; le dispositif d'affichage direct des adresses de données se trouvant dans la mémoire ROM externe séquentielle, dans l'espace d'adressage du microprocesseur, comprend un registre de données lues, un registre d'adresse et un automate d'états finis du dispositif d'affichage direct des adresses.
PCT/RU2015/000626 2014-09-30 2015-09-30 Système informatique WO2016053146A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EA201700120A EA038978B1 (ru) 2014-09-30 2015-09-30 Устройство прямого отображения адресов данных, располагающихся во внешнем последовательном пзу, в адресное пространство микропроцессорного ядра, компьютерная система и способ передачи данных

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
RU2014139279/08A RU2579949C2 (ru) 2014-09-30 2014-09-30 Компьютерная система
RU2014139279 2014-09-30

Publications (2)

Publication Number Publication Date
WO2016053146A1 WO2016053146A1 (fr) 2016-04-07
WO2016053146A8 true WO2016053146A8 (fr) 2016-07-28

Family

ID=53284988

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/RU2015/000626 WO2016053146A1 (fr) 2014-09-30 2015-09-30 Système informatique

Country Status (3)

Country Link
EA (1) EA038978B1 (fr)
RU (1) RU2579949C2 (fr)
WO (1) WO2016053146A1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016224747A1 (de) * 2016-12-12 2018-06-14 Robert Bosch Gmbh Steuergerät

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5546546A (en) * 1994-05-20 1996-08-13 Intel Corporation Method and apparatus for maintaining transaction ordering and arbitrating in a bus bridge
US5535360A (en) * 1994-08-31 1996-07-09 Vlsi Technology, Inc. Digital computer system having an improved direct-mapped cache controller (with flag modification) for a CPU with address pipelining and method therefor
US6601167B1 (en) * 2000-01-14 2003-07-29 Advanced Micro Devices, Inc. Computer system initialization with boot program stored in sequential access memory, controlled by a boot loader to control and execute the boot program
JP2004334486A (ja) * 2003-05-07 2004-11-25 Internatl Business Mach Corp <Ibm> ブートコードを用いた起動システム、及び起動方法
KR100693924B1 (ko) * 2005-01-31 2007-03-12 삼성전자주식회사 고속 직렬 인터페이스를 이용하는 부팅 시스템 및 부팅 방법

Also Published As

Publication number Publication date
EA201700120A1 (ru) 2017-10-31
RU2579949C2 (ru) 2016-04-10
RU2014139279A (ru) 2015-05-27
WO2016053146A1 (fr) 2016-04-07
EA038978B1 (ru) 2021-11-17

Similar Documents

Publication Publication Date Title
EP3520108A4 (fr) Procédé de lecture de données à partir d&#39;un dispositif de mémoire à l&#39;aide de registres à redondance dynamique
WO2014206356A3 (fr) Système et procédé pour des matrices express d&#39;interconnexion de composants périphériques étendues
WO2014028109A3 (fr) Partage de mémoire par l&#39;intermédiaire d&#39;une architecture de mémoire unifiée
EP3608788A4 (fr) Procédé d&#39;accès à une mémoire interne et système informatique
WO2014152627A3 (fr) Opérations de correction d&#39;erreurs dans un dispositif de mémoire
EP2498183A3 (fr) Protection de la mémoire de machines virtuelles invitées
IN2015DN02935A (fr)
BR112015010401A2 (pt) sistema com chip, dispositivo hospedeiro, e dispositivo eletrônico&#34;.
TW201612753A (en) In-memory lightweight coherency
WO2013042880A3 (fr) Procédé et dispositif de mémorisation de données dans une mémoire flash au moyen d&#39;un mappage d&#39;adresse pour prendre en charge diverses tailles de bloc
GB2541038A (en) Apparatus and method for managing virtual graphics processor unit
EP3007070A4 (fr) Système de mémoire, procédé de traitement de demande d&#39;accès en mémoire et système informatique
WO2013183266A3 (fr) Dispositif à semi-conducteurs, et système de détection
EP2725498A3 (fr) Tampon de vecteur DMA
GB2556458A (en) Address caching in switches
EP3837686A4 (fr) Schémas d&#39;accès pour la protection de données basée sur une section dans un dispositif de mémoire
GB2555340A (en) Protection of sensitive data
EP3480702A4 (fr) Technologie d&#39;accès mémoire et système informatique
EP3220277A4 (fr) Procédé d&#39;accès à une mémoire, mémoire de classes de stockage et système informatique
EP3791256A4 (fr) Indication de latence dans un système ou un sous-système de mémoire
WO2016160238A3 (fr) Traitement de descripteur d&#39;accès direct à la mémoire
WO2014150815A3 (fr) Système et procédé pour déterminer dynamiquement un paramètre de synchronisation d&#39;un dispositif de mémoire
WO2015020900A3 (fr) Procédé et dispositif de traitement d&#39;erreur de code correcteur d&#39;erreur (ecc)
WO2014182314A3 (fr) Acceleration d&#39;acces memoire
EP3732574A4 (fr) Procédés d&#39;adressage de mémoire et contrôleur associé, dispositif de mémoire et hôte

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15845569

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 201700120

Country of ref document: EA

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15845569

Country of ref document: EP

Kind code of ref document: A1