WO2016027925A1 - 그래핀-실리콘 양자점 하이브리드 구조를 이용한 터널링 다이오드 및 그 제조방법 - Google Patents

그래핀-실리콘 양자점 하이브리드 구조를 이용한 터널링 다이오드 및 그 제조방법 Download PDF

Info

Publication number
WO2016027925A1
WO2016027925A1 PCT/KR2014/009605 KR2014009605W WO2016027925A1 WO 2016027925 A1 WO2016027925 A1 WO 2016027925A1 KR 2014009605 W KR2014009605 W KR 2014009605W WO 2016027925 A1 WO2016027925 A1 WO 2016027925A1
Authority
WO
WIPO (PCT)
Prior art keywords
graphene
quantum dot
silicon quantum
hybrid structure
tunneling diode
Prior art date
Application number
PCT/KR2014/009605
Other languages
English (en)
French (fr)
Inventor
최석호
신동희
김성
Original Assignee
경희대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경희대학교산학협력단 filed Critical 경희대학교산학협력단
Priority to US15/501,514 priority Critical patent/US9935207B2/en
Priority to CN201480081346.7A priority patent/CN106575674B/zh
Publication of WO2016027925A1 publication Critical patent/WO2016027925A1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/20—Graphite
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/184—Preparation
    • C01B32/186—Preparation by chemical vapour deposition [CVD]
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/02—Silicon
    • C01B33/021—Preparation
    • C01B33/023—Preparation by reduction of silica or free silica-containing material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H01L29/127—Quantum box structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66151—Tunnel diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/88—Tunnel-effect diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035209—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures
    • H01L31/035218—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures the quantum structure being quantum dots
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B2204/00—Structure or properties of graphene
    • C01B2204/20—Graphene characterized by its properties
    • C01B2204/22—Electronic properties
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00—Physical properties of inorganic compounds
    • C01P2006/40—Electric properties
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/773—Nanoparticle, i.e. structure having three dimensions of 100 nm or less
    • Y10S977/774—Exhibiting three-dimensional carrier confinement, e.g. quantum dots
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/813—Of specified inorganic semiconductor composition, e.g. periodic table group IV-VI compositions
    • Y10S977/814—Group IV based elements and compounds, e.g. CxSiyGez, porous silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/842—Manufacture, treatment, or detection of nanostructure for carbon nanotubes or fullerenes
    • Y10S977/843—Gas phase catalytic growth, i.e. chemical vapor deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/895—Manufacture, treatment, or detection of nanostructure having step or means utilizing chemical property
    • Y10S977/896—Chemical synthesis, e.g. chemical bonding or breaking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application

Definitions

  • the present invention relates to a tunneling diode comprising a graphene-silicon quantum dot hybrid structure, which improves the performance and electrical characteristics of the diode by controlling the size of the silicon quantum dot and the doping concentration of the graphene, and a method of manufacturing the same.
  • Graphene not only has high electrical conductivity, but also has high optical performance, so it is widely used as a new material in next-generation display fields such as flexible displays and touch panels, energy business fields such as solar cells, and various electronic industries such as smart windows and RFID. It is becoming.
  • graphene fabricated using chemical vapor deposition (CVD) which is widely used in the industry, has a large area and high transmittance and electrical conductivity, and therefore, it is expected to be applicable as a transparent electrode.
  • metal-semiconductor structures Although various types of diodes can be manufactured based on metal-semiconductor or metal-oxide-semiconductor structures, metal-semiconductor structures have difficulties in their application as optical devices due to the low transparency of metals.
  • bandgap eneegy since single crystal silicon cannot control bandgap energy (bandgap eneegy), it is difficult to express the performance of an ideal device by bonding with graphene.
  • n an ideal factor (n) value, which is generally derived from the current-voltage curve of a diode, is used.
  • the ideal value n for acting as a diode is well known as 1 and 2.
  • An object of the present invention is to provide a tunneling diode using a hybrid structure including graphene-silicon quantum dots.
  • the present invention is to provide a tunneling diode including a graphene-silicon quantum dot hybrid structure to improve the performance of the diode by adjusting the energy band gap through the size control of the silicon quantum dot.
  • the present invention is to provide a tunneling diode including a graphene-silicon quantum dot hybrid structure to improve the electrical properties by controlling the doping concentration of the graphene.
  • the present invention is to provide a tunneling diode including an ideal graphene-silicon quantum dot hybrid structure that can be utilized in the tunneling diode-based optoelectronic device.
  • a tunneling diode including a graphene-silicon quantum dot hybrid structure includes a silicon quantum dot layer including silicon quantum dots formed in a silicon oxide thin film, and doped graphene formed on the silicon quantum dot layer.
  • a hybrid structure constructed; And electrodes formed on upper and lower portions of the hybrid structure.
  • the tunneling diode may have an ideal factor of 1 to 2 depending on the doping concentration of the doped graphene and the size of the silicon quantum dot.
  • the silicon quantum dot layer may include the silicon quantum dots formed in the SiO 2 thin film by heat-treating the SiO 2 thin film and the SiOx thin film sequentially on a substrate, followed by heat treatment in a nitrogen atmosphere of 1000 ° C. to 1200 ° C.
  • the x is controlled to have a value of 0.8 to 1.6, and the size of the silicon quantum dot may be adjusted to correspond to the value of x,
  • the SiO 2 thin film and the SiOx thin film may be sequentially stacked 23 to 25 times in thickness units of 2 nm, respectively.
  • the doped graphene may be one in which the doping concentration is controlled on the graphene formed by reacting the catalyst layer with a carbon-containing mixed gas and deposited by chemical vapor deposition (CVD) on the catalyst layer.
  • CVD chemical vapor deposition
  • the hybrid structure may be formed by transferring the deposited graphene onto the silicon quantum dot layer.
  • the doped graphene may be annealed at 90 ° C. to 110 ° C. by spin coating AuCl 3 having a concentration of 10 to 30 mM to the formed graphene.
  • a method of manufacturing a tunneling diode comprising a graphene-silicon quantum dot hybrid structure includes forming a silicon quantum dot layer including silicon quantum dots formed in a silicon oxide thin film on a substrate; Forming a hybrid structure by forming doped graphene on the silicon quantum dot layer; And forming electrodes on upper and lower portions of the hybrid structure.
  • the SiO 2 thin film and the SiOx thin film are sequentially stacked on a substrate, and then heat-treated in a nitrogen atmosphere at 1000 ° C. to 1200 ° C. to form the silicon quantum dots in the SiO 2 thin film.
  • x is controlled to have a value of 0.8 to 1.6, and the size of the silicon quantum dot may be adjusted to correspond to the value of x.
  • the forming of the hybrid structure may include: forming a graphene by reacting the catalyst layer with a carbon-containing mixed gas and depositing the same on the catalyst layer by chemical vapor deposition (CVD); Transferring the formed graphene onto the silicon quantum dot layer; And spin coating AuCl 3 having a concentration of 10 to 30 mM, and annealing at 90 ° C. to 110 ° C. to dope the graphene.
  • CVD chemical vapor deposition
  • the performance of the tunneling diode may be improved by adjusting the energy band gap through the size control of the silicon quantum dots in the tunneling diode including the graphene-silicon quantum dot hybrid structure.
  • the electrical characteristics of the tunneling diode may be improved by controlling the doping concentration of graphene in the tunneling diode including the graphene-silicon quantum dot hybrid structure.
  • FIG. 1 illustrates a tunneling diode having a graphene-silicon quantum dot hybrid according to an embodiment of the present invention.
  • FIGS. 2A to 2E illustrate a manufacturing process of a tunneling diode including a graphene-silicon quantum dot hybrid structure according to an embodiment of the present invention.
  • FIG 3 illustrates a transmission electron microscope (TEM) image of a silicon quantum dot included in a tunneling diode including a graphene-silicon quantum dot hybrid structure according to an embodiment of the present invention.
  • TEM transmission electron microscope
  • FIG. 4 is a graph illustrating an average size of silicon quantum dots according to the x value of the SiOx thin film of the silicon quantum dots included in the tunneling diode according to the embodiment of the present invention.
  • FIG. 5A illustrates a photoluminescence (PL) spectrum according to wavelengths of silicon quantum dots with respect to silicon quantum dots included in a tunneling diode according to an embodiment of the present invention
  • FIG. 5B illustrates sizes of silicon quantum dots. Accordingly, the change of the photoluminescence peak of FIG. 5A is shown.
  • PL photoluminescence
  • FIG. 6 illustrates an atomic force microscope (AFM) image of a surface after graphene transfer on a silicon quantum dot layer in a tunneling diode comprising a graphene-silicon quantum dot hybrid structure in accordance with an embodiment of the present invention.
  • AFM atomic force microscope
  • FIG. 7 is a graph showing Raman spectra for graphene after transfer on a silicon quantum dot layer in a tunneling diode comprising the graphene-silicon quantum dot hybrid structure of the present invention.
  • FIG 8 illustrates photoluminescence (PL) spectra before and after graphene transfer on a silicon quantum dot layer in a tunneling diode comprising a graphene-silicon quantum dot hybrid structure in accordance with an embodiment of the present invention.
  • FIG. 9 illustrates Raman spectra according to the doping concentration of graphene for a tunneling diode including a graphene-silicon quantum dot hybrid structure according to an embodiment of the present invention, and FIG. The peak of the G peak is shown.
  • FIG. 11 is a graph illustrating sheet resistance of graphene according to graphene doping concentration for a tunneling diode including a graphene-silicon quantum dot hybrid structure according to an exemplary embodiment of the present invention.
  • FIG. 12 is a graph illustrating a current-voltage curve according to the doping concentration of graphene for a tunneling diode including a graphene-silicon quantum dot hybrid structure according to an embodiment of the present invention
  • FIG. 13A is a tunneling diode in FIG. 12.
  • Fig. 13B is a graph showing the abnormality coefficient in the case of the forward direction with respect to the tunneling diode in Fig. 12.
  • FIG. 14 is a graph illustrating a current-voltage curve according to the size of a silicon quantum dot for a tunneling diode including a graphene-silicon quantum dot hybrid structure according to an embodiment of the present invention
  • FIG. 15A is a graph of the tunneling diode in FIG. Fig. 15B is a graph showing the abnormality coefficient in the forward direction with respect to the tunneling diode in Fig. 14.
  • spatially relative terms below “, “ beneath “, “ lower”, “ above “, “ upper” It may be used to easily describe the correlation of a device or components with other devices or components. Spatially relative terms are to be understood as including terms in different directions of the device in use or operation in addition to the directions shown in the figures. For example, when flipping a device shown in the figure, a device described as “below or beneath” of another device may be placed “above” of another device. Thus, the exemplary term “below” can encompass both an orientation of above and below. The device may be oriented in other directions as well, in which case spatially relative terms may be interpreted according to orientation.
  • FIG. 1 illustrates a tunneling diode having a graphene-silicon quantum dot hybrid according to an embodiment of the present invention.
  • a tunneling diode 100 including a graphene-silicon quantum dot hybrid structure is a hybrid structure 130 based on doped graphene 130 and silicon quantum dot 111. structure) and electrodes 140 formed above and below the hybrid structure 130.
  • Tunneling diode 100 including a graphene-silicon quantum dot hybrid of the present invention has an ideal factor of 1 to 2 depending on the doping concentration of the doped graphene 120 and the size of the silicon quantum dot 111 Has
  • the hybrid structure 130 includes a silicon quantum dot layer 110 including a silicon quantum dot 111 formed in a silicon oxide thin film, and a doped graphene 120 formed on the silicon quantum dot layer 110.
  • the doped graphene 120 may be a graphene formed by chemical vapor deposition (CVD) on the catalyst layer by reacting the catalyst layer with a carbon-containing gas, and may have a doping concentration controlled.
  • CVD chemical vapor deposition
  • the doping concentration of the doped graphene 120 may be controlled by annealing at 90 ° C. to 110 ° C. by spin coating AuCl 3 having a concentration of 10 to 30 mM to the formed graphene.
  • the hybrid structure 130 may be formed by transferring the graphene deposited on the silicon quantum dot layer 110.
  • a silicon quantum dot layer 110 includes a silicon quantum dot 111 is formed in the SiO 2 thin film after stacking a SiO 2 thin film and a SiOx thin film is heat-treated on a nitrogen atmosphere at 1000 °C to 1200 °C on the substrate 150, can do.
  • the x is controlled to have a value of 0.8 to 1.6, and the size of the silicon quantum dot 111 may be adjusted to correspond to the value of x.
  • the SiO 2 thin film and the SiOx thin film may be sequentially stacked 23 to 25 times in thickness units of 2 nm, respectively.
  • FIGS. 2A to 2E illustrate a manufacturing process of a tunneling diode including a graphene-silicon quantum dot hybrid structure according to an embodiment of the present invention.
  • a tunneling diode including a graphene-silicon quantum dot hybrid structure includes a silicon quantum dot layer 110 including silicon quantum dots 111 formed in a silicon oxide thin film.
  • the silicon quantum dot layer 110 may include a SiO 2 thin film 112 on the substrate 150.
  • the SiOx thin film 113 may be sequentially stacked and then heat-treated in a nitrogen atmosphere of 1000 ° C. to 1200 ° C. to form the silicon quantum dots 111 in the SiO 2 thin film 112.
  • the silicon quantum dot layer 110 alternately deposits a 2 nm SiO 2 thin film 112 and a 2 nm SiOx thin film 113 on a substrate 150 using an ion beam sputtering deposition method at a predetermined cycle, and thus, 1000 ° C. It may be formed by rapid heat treatment for 20 minutes in a nitrogen atmosphere to 1200 °C.
  • the 2 nm SiO 2 thin film 112 and the 2 nm SiOx thin film 113 may be deposited at a thickness of 100 nm in 25 cycles, and x is controlled to have a value of 0.8 to 1.6, and the value of x
  • the size of the silicon quantum dot may be adjusted.
  • the x value may be adjusted using an X-ray photoelectron spectroscopy (XPS).
  • XPS X-ray photoelectron spectroscopy
  • FIG 3 illustrates a transmission electron microscope (TEM) image of a silicon quantum dot included in a tunneling diode including a graphene-silicon quantum dot hybrid structure according to an embodiment of the present invention.
  • TEM transmission electron microscope
  • FIG. 3 alternately deposits a 2 nm SiO 2 thin film 112 and a 2 nm SiOx thin film 113 on a substrate 150 by 25 times using an ion beam sputtering deposition method as described above with reference to FIG. 2.
  • the transmission electron microscope image of the cross section of the silicon quantum dot layer 110 formed by rapid heat treatment for 20 minutes in a nitrogen atmosphere at 1000 ° C. to 1200 ° C., where x was controlled to 1.0.
  • silicon quantum dots having a size of 2.5 to 3.0 nm are uniformly formed in the silicon oxide (SiO 2 ) thin film.
  • FIG. 4 is a graph showing the average size of silicon quantum dots according to the x value of the SiOx thin film of the silicon quantum dots included in the tunneling diode according to an embodiment of the present invention.
  • the average size of the silicon quantum dots decreases from 3.4 nm to 1.9 nm.
  • FIG. 5A illustrates a photoluminescence (PL) spectrum according to wavelengths of silicon quantum dots with respect to silicon quantum dots included in the tunneling diode according to an embodiment of the present invention
  • FIG. 5B is a diagram illustrating sizes of silicon quantum dots. Accordingly, the change of the photoluminescence peak of FIG. 5A is shown.
  • PL photoluminescence
  • photoluminescence peaks are observed in the visible region from the near infrared region in all cases where the sizes of the silicon quantum dots are 1.9 nm, 2.1 nm, 2.5 nm, 2.8 nm, and 3.4 nm.
  • the energy of the photoluminescence peak is 1.76 eV to 1.76 due to the quantum confinement effect (QCE) of the silicon quantum dot. Blue transition with eV.
  • the intensity of photoluminescence is the largest in silicon quantum dot size of 2.8 nm, which is the highest density and crystalline silicon quantum dot of 2.8 nm size according to an embodiment of the present invention It is displayed.
  • a method of manufacturing a tunneling diode including a graphene-silicon quantum dot hybrid structure after manufacturing a single layer of graphene 120 using chemical vapor deposition , And transferring the prepared graphene 120 to the silicon quantum dot layer 120.
  • the hybrid structure 130 includes a silicon quantum dot layer 110 including a silicon quantum dot 111 formed in a silicon oxide thin film, and a doped graphene 120 formed on the silicon quantum dot layer 110.
  • the doped graphene 120 may be a graphene formed by chemical vapor deposition (CVD) on the catalyst layer by reacting the catalyst layer with a carbon-containing gas, and may have a doping concentration controlled.
  • CVD chemical vapor deposition
  • Single-layer graphene production by chemical vapor deposition deposits copper (or nickel) on the substrate to be used as a catalyst layer, and reacts with a mixture of methane and hydrogen at high temperatures to allow the appropriate amount of carbon to melt or adsorb into the catalyst layer. After cooling, the carbon atoms included in the catalyst layer crystallize at the surface to form a graphene crystal structure on the metal.
  • a single layer of graphene may be prepared after separation from the substrate by removing the catalyst layer from the synthesized graphene thin film.
  • the ammonium persulfate solution remaining on the graphene was washed with ultrapure water (DI water), and the washed graphene was transferred onto a 300 nm SiO 2 / Si substrate.
  • DI water ultrapure water
  • the bonding force between the substrate and the graphene is increased through heat treatment.
  • acetone was used to remove PMMA present on the graphene, and a heat treatment was performed by a rapid heat treatment to remove PMMA residue remaining on the graphene surface, thereby finally preparing a single layer of graphene.
  • a method for manufacturing a tunneling diode including a graphene-silicon quantum dot hybrid structure after manufacturing a graphene 120 of a single layer using chemical vapor deposition, And transferring the graphene 120 of the single layer onto the silicon quantum dot layer 120.
  • the doped graphene-silicon quantum dot hybrid structure 130 may be formed by adjusting the doping concentration on the graphene 120 transferred onto the silicon quantum dot layer 120.
  • the doped graphene 120 may be manufactured by annealing by spin coating a p-type or n-type doping solution on the graphene.
  • the doped graphene 120 is spin-coated AuCl 3 having a concentration of 10mM to 30mM on the graphene formed by deposition, and is annealed at 90 ° C to 110 ° C for 10 minutes.
  • the doping concentration of the doped graphene 120 may be controlled by adjusting the concentration of AuCl 3 .
  • a method of manufacturing a tunneling diode including a graphene-silicon quantum dot hybrid structure is doped graphene-silicon formed on a substrate formed through the manufacturing process of FIGS. 2A to 2D. And forming electrodes on upper and lower portions of the quantum dot hybrid structure 130.
  • a method of manufacturing a tunneling diode including a graphene-silicon quantum dot hybrid structure includes chromium / gold (Cr / Au) above and below the doped graphene-silicon quantum dot hybrid structure 130. And depositing the metal sequentially to form the electrode.
  • FIG. 6 illustrates an atomic force microscope (AFM) image of a surface after graphene transfer on a silicon quantum dot layer in a tunneling diode comprising a graphene-silicon quantum dot hybrid structure in accordance with an embodiment of the present invention.
  • AFM atomic force microscope
  • graphene is uniformly transferred onto the silicon quantum dot layer. This is because the oxide film of the silicon quantum dot layer is hydrophilic and graphene is transferred onto the silicon quantum dot layer to form a stable and homogeneous material at the time of bonding.
  • FIG. 7 is a graph showing Raman spectra for graphene after transfer on a silicon quantum dot layer in a tunneling diode comprising the graphene-silicon quantum dot hybrid structure of the present invention.
  • Two-dimensional materials such as graphene have various Raman peaks observed due to strong electron-phonon coupling. Referring to FIG. 7, it can be seen that a G peak near 1580 to 1590 cm ⁇ 1 and a Raman peak related to phonon appear as a 2D peak near 2700 cm ⁇ 1 for a single layer graphene according to an embodiment of the present invention. have.
  • the ratio of Raman intensity (I (G / 2D)) at the G peak and the 2D peak is related to the thickness (number of layers) of the graphene, and the ratio of the Raman intensity of the D peak and the G peak (I (D / G)) is closely related to the crystallinity (or amount of defect) of graphene.
  • the ratio of Raman intensity (I (G / 2D)) at the G peak and the 2D peak was 0.47, and the ratio of the Raman intensity of the D peak and the G peak was 0.09.
  • the graphene after the transfer on the silicon quantum dot layer according to the confirmed good quality was 0.47, and the ratio of the Raman intensity of the D peak and the G peak was 0.09.
  • FIG 8 illustrates photoluminescence (PL) spectra before and after graphene transfer on a silicon quantum dot layer in a tunneling diode comprising a graphene-silicon quantum dot hybrid structure in accordance with an embodiment of the present invention.
  • FIG. 9 illustrates Raman spectra according to the doping concentration of graphene for a tunneling diode including a graphene-silicon quantum dot hybrid structure according to an embodiment of the present invention, and FIG. The peak of the G peak is shown.
  • D peaks, G peaks, and 2D peaks are generated for each doping concentration of graphene.
  • the highest positions of the 2D peaks and the G peaks as the doping concentrations increase are high. Blue-shift in the wavenumber direction.
  • the change in the Raman peak means that the structure of the electrons is changed by the doping concentration of AuCl 3 in graphene, and specifically, the structure of the electrons is gradually changed in the direction in which the Raman scattering energy increases in one direction.
  • FIG. 11 is a graph illustrating sheet resistance of graphene according to graphene doping concentration for a tunneling diode including a graphene-silicon quantum dot hybrid structure according to an exemplary embodiment of the present invention.
  • the sheet resistance of the initial state graphene is observed to be 450 to 500 ohm / sq, and the sheet resistance of the doped graphene decreases monotonously to 170 ohm / sq as the doping concentration increases to 30 mM.
  • FIG. 12 is a graph illustrating a current-voltage curve according to the doping concentration of graphene for a tunneling diode including a graphene-silicon quantum dot hybrid structure according to an embodiment of the present invention
  • FIG. 13A is a tunneling diode in FIG. 12.
  • Fig. 13B is a graph showing the abnormality coefficient in the case of the forward direction with respect to the tunneling diode in Fig. 12.
  • the ideal coefficient n of an ideal diode is in the range of 1.0 to 2.0. The closer the value of the coefficient of ideal to 1 is the most ideal diode, which means less charge traps (trap sites or states). In addition, the closer the value of the anomaly coefficient is to 1, the lower the recombination rate of the electron-hole.
  • the tunneling diode including the graphene-silicon quantum dot hybrid structure of FIGS. 12, 13A, and 13B has a size of 2.8 nm of silicon quantum dots, and the doping concentration of AuCl 3 in graphene is in a range of 0 to 30 mM. It has the characteristics of an ideal diode with a value between 1.0 and 2.0 in the forward and reverse directions.
  • the tunneling diode including the graphene-silicon quantum dot hybrid structure when the doping concentration of AuCl 3 of graphene is 20mM, the ideal coefficient is closest to 1.0 in both the forward and reverse directions. It can be seen that the performance of the tunneling diode is optimized.
  • FIG. 14 is a graph illustrating a current-voltage curve according to the size of a silicon quantum dot for a tunneling diode including a graphene-silicon quantum dot hybrid structure according to an embodiment of the present invention
  • FIG. 15A is a graph of the tunneling diode in FIG. Fig. 15B is a graph showing the abnormality coefficient in the forward direction with respect to the tunneling diode in Fig. 14.
  • the tunneling diode including the graphene-silicon quantum dot hybrid structure shown in FIGS. 14, 15A, and 15B is a case where the doping concentration of AuCl 3 of graphene is 20 mM according to the results of FIGS. 13A and 13B. Even though the doping concentration of 3 is the same, it can be seen that the abnormality coefficient of the tunneling diode is not constant according to the silicon quantum dot size.
  • the diode anomaly coefficient approaches 1 at the silicon quantum dot size of 2.8 nm. That is, in the tunneling diode including the graphene-silicon quantum dot hybrid structure according to the embodiment of the present invention, when the doping concentration of AuCl 3 of graphene is 20mM and the size of the silicon quantum dot is 2.8nm, the graphene / silicon junction diode Performance is optimized.
  • 16 is a flowchart illustrating a method of manufacturing a tunneling diode including a graphene-silicon quantum dot hybrid structure according to an embodiment of the present invention.
  • a silicon quantum dot layer including silicon quantum dots formed in a silicon oxide thin film is formed on a substrate.
  • the SiO 2 thin film and the SiO x thin film may be sequentially stacked on the substrate, and then heat-treated in a nitrogen atmosphere of 1000 ° C. to 1200 ° C. to form the silicon quantum dots in the SiO 2 thin film.
  • the x is controlled to have a value of 0.8 to 1.6, the size of the silicon quantum dot may be adjusted in response to the value of x.
  • doped graphene is formed on the silicon quantum dot layer to form a hybrid structure.
  • Step 1620 may include reacting the catalyst layer with a carbon-containing mixed gas to deposit graphene on the catalyst layer by chemical vapor deposition (CVD).
  • CVD chemical vapor deposition
  • step 1620 may include the step of doping the graphene is formed by transferring the graphene formed on the silicon quantum dot layer, spin-coated AuCl 3 having a concentration of 10 to 30mM, annealing at 90 °C to 110 °C. .
  • electrodes are formed above and below the hybrid structure.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Electromagnetism (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geology (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Led Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

실리콘 양자점의 사이즈와, 그래핀의 도핑 농도의 제어를 통하여 다이오드의 성능 및 전기적 특성을 향상시킨 그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드를 제공한다. 본 발명의 이상적인 터널링 다이오드는 다이오드 기반의 광전자 소자에 활용이 가능하다.

Description

그래핀-실리콘 양자점 하이브리드 구조를 이용한 터널링 다이오드 및 그 제조방법
본 발명은 실리콘 양자점의 사이즈와, 그래핀의 도핑 농도의 제어를 통하여 다이오드의 성능 및 전기적 특성을 향상시킨 그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드 및 그 제조 방법에 관한 것이다.
그래핀은 높은 전기전도도를 가질 뿐만 아니라 광학적으로도 높은 성능을 가지고 있어서 플렉시블 디스플레이와 터치패널 등 차세대 디스플레이 분야와 태양전지 등 에너지 사업분야, 스마트윈도우, RFID 등 다양한 전자 산업 분야에서 신소재로 활용도가 확대되고 있다.
최근 수년간 그래핀은 기초적인 학문의 발전뿐만 아니라, 산업적인 기술을 성장시킬 수 있는 가능성 때문에 많은 관심을 받고 있다. 특히 최근에는 그래핀의 대면적 제작기법이 개발되면서 다양한 산업분야에 그 응용 가능성이 확대되고 있다.
그 중 산업전반에 널리 사용되고 있는 화학기상증착법(chemical vapor deposition, CVD)을 이용하여 제작한 그래핀은 대면적이면서도 높은 투과도 및 전기전도도를 가지기 때문에 투명전극으로서의 응용가능성이 기대된다.
그래핀을 광 및 전자 소자에 활용하기 위해서는 반도체 소자구조의 기본인 다이오드 구조를 실현할 수 있어야 한다. 특히 그래핀이 현 산업전반에 널리 사용하는 실리콘 기반의 물질과 하이브리드 구조를 이루어 소자로 개발된다면 다른 물질과 비교하여 그 파급효과는 매우 클 것이다.
금속-반도체 또는 금속-산화막-반도체 구조를 바탕으로 여러 형태의 다이오드를 제조할 수 있지만, 금속의 낮은 투명도 때문에 금속-반도체 구조는 광소자로서의 응용에는 어려움이 존재한다.
현재까지 연구된 그래핀-실리콘 접합 구조의 대부분은 그래핀의 금속성과, 벌크(bulk) 단결정 실리콘 웨이퍼의 반도체 성질을 결합한 터널링(Tunneling) 접합 다이오드로서의 응용가능성을 보여줬다.
그러나, 단결정 실리콘은 밴드갭 에너지(bandgap eneegy)를 조절할 수 없기 때문에 그래핀과 접합하여 이상적인 소자의 성능을 발현하기 어려운 문제점이 있었다.
다이오드 성능을 판단하기 위해서는 일반적으로, 다이오드의 전류-전압 곡선에서 도출되는 이상 계수(Ideal factor, n) 값을 사용하는데, 다이오드로서의 역할을 하기 위한 이상적인 n 값은 1과 2사이로 잘 알려져 있다.
그러나, 현재까지 개발된 그래핀-단결정 실리콘 접합 터널링 다이오드의 이상 계수값은 5 이상으로 매우 높은 수치를 나타내어, 이상적인 다이오드의 성능을 발휘할 수 없는 문제점이 있었다.
이에, 실리콘의 밴드갭 에너지를 조절 할 수 있으면서 그래핀의 전기적 특성까지 조절이 가능한 보다 우수하고 이상적인 소자에 대한 필요성이 대두되었다.
본 발명은 그래핀-실리콘 양자점(quantum dots)을 포함하는 하이브리드 구조를 이용한 터널링 다이오드를 제공하고자 한다.
또한, 본 발명은 실리콘 양자점의 사이즈 제어를 통하여 에너지 밴드 갭을 조절하여 다이오드의 성능을 향상시킨 그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드를 제공하고자 한다.
또한, 본 발명은 그래핀의 도핑 농도의 제어를 통하여 전기적 특성을 향상시킨 그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드를 제공하고자 한다.
또한, 본 발명은 터널링 다이오드 기반의 광전자 소자에 활용이 가능한 이상적인 그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드를 제공하고자 한다.
실시예에 따른 그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드는 실리콘 산화물 박막 안에 형성된 실리콘 양자점(Si quantum dots)을 포함하는 실리콘 양자점층과, 상기 실리콘 양자점층 상에 형성되는 도핑된 그래핀으로 구성되는 하이브리드 구조(hybrid structure); 및 상기 하이브리드 구조의 상하부에 형성된 전극을 포함한다.
상기 터널링 다이오드는 상기 도핑된 그래핀의 도핑 농도 및 상기 실리콘 양자점의 크기에 따라 이상계수(Ideal factor)가 1 내지 2의 값을 가질 수 있다.
또한, 상기 실리콘 양자점층은 기판 상에 SiO2 박막 및 SiOx 박막을 순차적으로 적층한 이후, 1000℃ 내지 1200℃ 의 질소 분위기 상에서 열처리되어, 상기 SiO2 박막 안에 형성된 상기 실리콘 양자점을 포함할 수 있다.
상기 x 는 0.8 내지 1.6의 값을 갖도록 제어되고, 상기 x의 값에 대응하여 상기 실리콘 양자점의 크기가 조절될 수 있다,
또한, 상기 SiO2 박막 및 SiOx 박막은 각각 2nm 의 두께 단위로 순차적으로 23회 내지 25회 적층될 수 있다.
상기 도핑된 그래핀은 촉매층을 탄소 함유 혼합 가스와 반응시켜 상기 촉매층 상에 화학기상증착(CVD) 방식으로 증착되어 형성된 그래핀에 도핑 농도가 조절된 것일 수 있다.
상기 하이브리드 구조는 상기 증착되어 형성된 그래핀이 상기 실리콘 양자점층 상에 전사되어 형성될 수 있다.
상기 도핑된 그래핀은 10 내지 30mM 농도를 갖는 AuCl3 를 상기 증착되어 형성된 그래핀에 스핀코팅하여, 90℃ 내지 110℃ 에서 어닐링 처리될 수 있다.
그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드의 제조 방법은 기판 상에 실리콘 산화물 박막 안에 형성되는 실리콘 양자점을 포함하는 실리콘 양자점층을 형성시키는 단계; 상기 실리콘 양자점층 상에 도핑된 그래핀을 형성하여 하이브리드 구조를 형성시키는 단계; 및 상기 하이브리드 구조의 상하부에 전극을 형성시키는 단계를 포함한다.
상기 실리콘 양자점층을 형성시키는 상기 단계는, 기판 상에 SiO2 박막 및 SiOx 박막을 순차적으로 적층한 이후, 1000℃ 내지 1200℃ 의 질소 분위기 상에서 열처리되어, 상기 SiO2 박막 안에 상기 실리콘 양자점을 형성하는 단계를 포함하고, 상기 x 는 0.8 내지 1.6의 값을 갖도록 제어되고, 상기 x의 값에 대응하여 상기 실리콘 양자점의 크기가 조절될 수 있다.
하이브리드 구조를 형성시키는 상기 단계는, 촉매층을 탄소 함유 혼합 가스와 반응시켜 상기 촉매층 상에 화학기상증착(CVD) 방식으로 증착하여 그래핀을 형성하는 단계; 상기 형성된 그래핀이 상기 실리콘 양자점층 상에 전사되는 단계; 및 10 내지 30mM 농도를 갖는 AuCl3 를 스핀코팅하여, 90℃ 내지 110℃ 에서 어닐링 처리하여 상기 그래핀을 도핑하는 단계를 포함할 수 있다.
또한, 본 발명에 따르면, 그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드에서의 실리콘 양자점의 사이즈 제어를 통하여 에너지 밴드 갭을 조절하여 터널링 다이오드의 성능을 향상시킬 수 있다.
또한, 본 발명에 따르면, 그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드에서의 그래핀의 도핑 농도의 제어를 통하여 터널링 다이오드의 전기적 특성을 향상시킬 수 있다.
또한, 본 발명에 따르면, 그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드를 통하여 터널링 다이오드 기반의 광전자 소자에 활용이 가능한 이상적인 터널링 다이오드를 제공할 수 있다.
도 1은 본 발명의 실시예에 따른 그래핀-실리콘 양자점 하이브리드를 갖는 터널링 다이오드를 도시한 것이다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드의 제조 과정을 도시한 것이다.
도 3은 본 발명의 실시예에 따른 그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드에 포함되는 실리콘 양자점의 투과전자현미경(TEM) 이미지를 도시한 것이다.
도 4는 본 발명의 실시예에 따른 터널링 다이오드에 포함되는 실리콘 양자점의 SiOx 박막의 x 값에 따른 실리콘 양자점의 평균적 크기를 도시한 그래프이다.
도 5a는 본 발명의 실시예에 따른 터널링 다이오드에 포함되는 실리콘 양자점에 대한 실리콘 양자점의 크기 별 파장에 따른 광루미네센스(Photoluminescence, PL) 스펙트럼을 도시한 것이고, 도 5b은 실리콘 양자점의 사이즈에 따라 도 5a의 광 광루미네센스 피크의 변화를 도시한 것이다.
도 6은 본 발명의 실시예에 따른 그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드에서의 실리콘 양자점층 상에 그래핀 전사 후의 표면에 대한 원자힘현미경(AFM) 이미지를 도시한 것이다.
도 7은 본 발명의 그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드에서의 실리콘 양자점층 상에 전사 후의 그래핀에 대한 라만 스펙트럼을 도시한 그래프이다.
도 8은 본 발명의 실시예에 따른 그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드에서의 실리콘 양자점층 상에 그래핀 전사 전과 후의 광루미네센스(PL) 스펙트럼을 도시한 것이다.
도 9는 본 발명의 실시예에 따른 그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드에 대한 그래핀의 도핑 농도 별 라만 스펙트럼을 도시한 것이고, 도 10은 그래핀의 도핑 농도에 따른 2D 피크 및 G 피크의 최고점을 도시한 것이다.
도 11은 본 발명의 실시예에 따른 그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드에 대한 그래핀의 도핑 농도에 따른 그래핀의 면저항을 도시한 그래프이다.
도 12는 본 발명의 실시예에 따른 그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드에 대한 그래핀의 도핑 농도에 따른 전류-전압 곡선을 도시한 그래프이고, 도 13a 는 도 12에서의 터널링 다이오드에 대한 역방향인 경우의 이상 계수를 도시한 그래프이며, 도 13b는 도 12에서의 터널링 다이오드에 대한 순방향인 경우의 이상 계수를 도시한 그래프이다.
도 14는 본 발명의 실시예에 따른 그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드에 대한 실리콘 양자점의 크기에 따른 전류-전압 곡선을 도시한 그래프이고, 도 15a 는 도 14에서의 터널링 다이오드에 대한 역방향인 경우의 이상 계수를 도시한 그래프이며, 도 15b는 도 14에서의 터널링 다이오드에 대한 순방향인 경우의 이상 계수를 도시한 그래프이다.
이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 실시예를 상세하게 설명하지만, 본 발명이 실시예에 의해 제한되거나 한정되는 것은 아니다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 ""직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below 또는 beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있으며, 이 경우 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
한편, 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는, 그 상세한 설명을 생략할 것이다. 그리고, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 본 발명의 실시예에 따른 그래핀-실리콘 양자점 하이브리드를 갖는 터널링 다이오드를 도시한 것이다.
도 1을 참조하면, 본 발명의 실시예에 따른 그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드(100)는 도핑된 그래핀(130) 및 실리콘 양자점(111) 기반의 하이브리드 구조(130, hybrid structure) 및 하이브리드 구조(130)의 상하부에 형성된 전극(140)을 포함한다.
본 발명의 그래핀-실리콘 양자점 하이브리드를 포함하는 터널링 다이오드(100)는 도핑된 그래핀(120)의 도핑 농도 및 실리콘 양자점(111)의 크기에 따라 이상계수(Ideal factor)가 1 내지 2 의 값을 갖는다.
하이브리드 구조(130)는 실리콘 산화물 박막 안에 형성된 실리콘 양자점(111)을 포함하는 실리콘 양자점층(110)과, 실리콘 양자점층(110) 상에 형성되는 도핑된 그래핀(120)을 포함한다.
도핑된 그래핀(120)은 촉매층을 탄소 함유 가스와 반응시켜 상기 촉매층 상에 화학기상증착(CVD) 방식으로 증착되어 형성된 그래핀에, 도핑 농도가 조절된 것일 수 있다.
예를 들어, 도핑된 그래핀(120)의 도핑 농도는 10 내지 30mM 농도를 갖는 AuCl3 를 상기 증착되어 형성된 그래핀에 스핀코팅하여, 90℃ 내지 110℃ 에서 어닐링 처리하여 조절될 수 있다.
또한, 실시예에 따라 하이브리드 구조(130)는 상기 증착되어 형성된 그래핀이 실리콘 양자점층(110) 상에 전사되어 형성될 수 있다.
실리콘 양자점층(110)은 기판(150) 상에 SiO2 박막 및 SiOx 박막을 순차적으로 적층한 이후, 1000℃ 내지 1200℃ 의 질소 분위기 상에서 열처리되어 상기 SiO2 박막 안에 형성된 실리콘 양자점(111)을 포함할 수 있다. 상기 x 는 0.8 내지 1.6의 값을 갖도록 제어되고, 상기 x의 값에 대응하여 실리콘 양자점(111)의 크기가 조절될 수 있다.
또한, 상기 SiO2 박막 및 SiOx 박막은 각각 2nm 의 두께 단위로 순차적으로 23회 내지 25회 적층될 수 있다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드의 제조 과정을 도시한 것이다.
<실리콘 양자점의 제작>
도 1에서 전술한 바와 같이, 그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드는 실리콘 산화물 박막 안에 형성된 실리콘 양자점(111)을 포함하는 실리콘 양자점층(110)을 포함한다.
도 2a 및 도 2b를 참조하면, 본 발명의 실시예에 따른 그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드의 제조 방법은 실리콘 양자점층(110)은 기판(150) 상에 SiO2 박막(112) 및 SiOx 박막(113)을 순차적으로 적층한 이후, 1000℃ 내지 1200℃ 의 질소 분위기 상에서 열처리되어 SiO2 박막(112) 내부에 실리콘 양자점(111)을 형성하는 과정을 포함할 수 있다.
예를 들어, 실리콘 양자점층(110)은 이온빔 스퍼터링 증착법을 이용하여 기판(150) 상에 2nm 의 SiO2 박막(112) 및 2nm 의 SiOx 박막(113)을 교대로 선정된 주기로 증착하여, 1000℃ 내지 1200℃의 질소 분위기 상에서 20분간 급속 열처리 하여 형성될 수 있다. 이 경우, 2nm 의 SiO2 박막(112) 및 2nm 의 SiOx 박막(113)은 25번의 횟수 주기로 100nm 두께로 증착될 수 있고, 상기 x 는 0.8 내지 1.6의 값을 갖도록 제어되고, 상기 x의 값에 대응하여 상기 실리콘 양자점의 크기가 조절될 수 있다.
또한, 상기 x 값은 X선 광전자 분광기(XPS)를 사용하여 조절될 수 있다. 이하에서는 제작된 실리콘 양자점의 특성을 도 3 내지 도 6을 참조하여 설명하기로 한다.
도 3은 본 발명의 실시예에 따른 그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드에 포함되는 실리콘 양자점의 투과전자현미경(TEM) 이미지를 도시한 것이다.
보다 구체적으로는 도 3은 도 2에서 전술한 바와 같이 이온빔 스퍼터링 증착법을 이용하여 기판(150) 상에 2nm 의 SiO2 박막(112) 및 2nm 의 SiOx 박막(113)을 교대로 25번의 횟수 주기로 증착하여, 1000℃ 내지 1200℃의 질소 분위기 상에서 20분간 급속 열처리 하여 형성된 실리콘 양자점층(110)의 단면의 투과전자현미경 이미지를 도시한 것으로서, 상기 x 는 1.0으로 제어하였다.
도 3을 참조하면, 실리콘 산화물(SiO2) 박막 안에 2.5 내지 3.0 nm 사이즈를 갖는 실리콘 양자점이 균일하게 형성되었음을 확인할 수 있다.
도 4는 본 발명의 실시예에 따른 터널링 다이오드에 포함되는 실리콘 양자점의 SiOx 박막의 x값에 따른 실리콘 양자점의 평균적 크기를 도시한 그래프이다.
도 4를 참조하면, x 값이 0.8 에서 1.6으로 증가함에 따라 실리콘 양자점의 평균적 크기는 3.4nm 에서 1.9nm 로 감소함을 확인할 수 있다.
도 5a는 본 발명의 실시예에 따른 터널링 다이오드에 포함되는 실리콘 양자점에 대한 실리콘 양자점의 크기 별 파장에 따른 광루미네센스(Photoluminescence, PL) 스펙트럼을 도시한 것이고, 도 5b은 실리콘 양자점의 사이즈에 따라 도 5a의 광 광루미네센스 피크의 변화를 도시한 것이다.
도 5a를 참조하면, 실리콘 양자점의 크기가 1.9nm, 2.1nm, 2.5nm, 2.8nm 및 3.4nm 인 모든 경우에 대하여 광루미네센스 피크는 근적외선 영역부터 가시광선 영역에서 관찰됨을 확인할 수 있다.
또한, 도 5b을 참조하면, 실리콘 양자점의 크기가 3.4 nm에서 1.9nm로 감소함에 따라, 광루미네센스 피크의 에너지는 실리콘 양자점의 양자가둠효과(Quantum Confinement Effect, QCE)에 의하여 1.60eV 에서 1.76eV로 청색천이 한다.
반면, 도 5b에 도시된 바와 같이 광루미네센스의 세기는 실리콘 양자점의 크기가 2.8 nm에서 가장 크고, 이는 본 발명의 실시예에 따른 2.8 nm 크기의 실리콘 양자점이 밀도가 높고 결정성이 가장 월등함을 나타낸다.
도 2c 및 도 2d 를 참조하면, 본 발명의 실시예에 따른 그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드의 제조 방법은 화학기상증착법을 이용하여 단일층의 그래핀(120)을 제조한 이후, 제조된 단일층의 그래핀(120)을 실리콘 양자점층(120) 상에 전사하는 과정을 포함한다.
하이브리드 구조(130)는 실리콘 산화물 박막 안에 형성된 실리콘 양자점(111)을 포함하는 실리콘 양자점층(110)과, 실리콘 양자점층(110) 상에 형성되는 도핑된 그래핀(120)을 포함한다.
도핑된 그래핀(120)은 촉매층을 탄소 함유 가스와 반응시켜 상기 촉매층 상에 화학기상증착(CVD) 방식으로 증착되어 형성된 그래핀에, 도핑 농도가 조절된 것일 수 있다. 이하에서는 도핑된 그래핀의 제작과정을 보다 상세히 설명하기로 한다.
<도핑된 그래핀-실리콘 양자점 하이브리드 구조의 제작>
화학기상증착법을 이용한 단일층의 그래핀 제조는 촉매층으로 활용할 구리(또는 니켈)를 기판 위에 증착하고, 고온에서 메탄 및 수소의 혼합가스와 반응시켜 적절한 양의 탄소가 촉매층에 녹아 들어가거나 흡착되도록 하고, 냉각을 하여 촉매층에 포함되어 있던 탄소원자들이 표면에서 결정화되면서 그래핀 결정 구조를 금속 위에 형성한다.
이후, 합성된 그래핀 박막에서 촉매층을 제거함으로써 기판으로부터 분리시킨 후 단일층의 그래핀을 제조할 수 있다.
본 발명의 실시예에서는 70um의 구리 호일을 석영관(quartz tube)에 넣고 메탄 가스의 유량을 10sccm에서 30sccm까지 변화시키고 수소 가스를 10sccm, 공정압력을 3mTorr로 고정하여 그래핀을 합성하였다.
이후, 폴리메타크릴산메틸(Poly(methyl methacrylate) 및 벤젠을 혼합한 PMMA를 합성된 그래핀 위에 스핀-코팅하는데, PMMA의 코팅을 통하여 PMMA가 과황산암모늄(ammonium persulfate) 용액을 사용하여 구리 호일을 제거할 때 그래핀을 잡아서 고정시키는 역할을 하도록 하였다.
이후, 과황산암모늄 용액에 구리 호일을 제거한 후, 그래핀 상에 잔존하는 과황산암모늄 용액을 초순수(DI water)로 세척하고, 세척된 그래핀을 300nm SiO2/Si 기판 위에 전사하였다.
다음으로, 그래핀을 SiO2/Si 기판에 전사한 후 열처리를 통하여 기판 및 그래핀 사이의 결합력을 높였다. 열처리 이후, 아세톤을 사용하여 그래핀 위에 존재하는 PMMA를 제거하고, 그래핀 표면에 남아 있는 PMMA 잔여물을 제거하기 위해 급속열처리기로 열처리하여 최종적으로 단일층의 그래핀을 제조하였다.
다시 도 2c 를 참조하면, 본 발명의 실시예에 따른 그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드의 제조 방법은 화학기상증착법을 이용하여 단일층의 그래핀(120)을 제조한 이후, 제조된 단일층의 그래핀(120)을 실리콘 양자점층(120) 상에 전사하는 과정을 포함한다.
다시 도 2d를 참조하면, 도핑된 그래핀-실리콘 양자점 하이브리드 구조(130)는 실리콘 양자점층(120) 상에 전사된 그래핀(120)에 도핑 농도를 조절함으로써 형성될 수 있다.
구체적으로는 도핑된 그래핀(120)은 p형 또는 n형 도핑 용액을 그래핀에 스핀코팅하여 어닐링 처리하여 제작될 수 있다. 예를 들어, 도핑된 그래핀(120)은 증착되어 형성된 그래핀에 10mM 내지 30mM 농도를 갖는 AuCl3 를 스핀코팅하여, 90℃ 내지 110℃ 에서 10분간 어닐링 처리한다. 도핑된 그래핀(120)의 도핑 농도는 AuCl3 의 농도를 조절하여 제어할 수 있다.
<그래핀-실리콘 양자점 하이브리드 구조의 터널링 다이오드의 제작>
도 2e를 참조하면, 본 발명의 실시예에 따른 그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드의 제조 방법은 도 2a 내지 도 2d 의 제조 과정을 통하여 형성된 기판 상에 형성된 도핑된 그래핀-실리콘 양자점 하이브리드 구조(130)의 상하부에 전극을 형성하는 과정을 포함한다.
예를 들면, 본 발명의 실시예에 따른 그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드의 제조 방법은 도핑된 그래핀-실리콘 양자점 하이브리드 구조(130)의 상하부에 크롬/금(Cr/Au) 금속을 순차적으로 증착시켜 전극을 형성하는 프로세스를 포함할 수 있다.
도 6은 본 발명의 실시예에 따른 그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드에서의 실리콘 양자점층 상에 그래핀 전사 후의 표면에 대한 원자힘현미경(AFM) 이미지를 도시한 것이다.
도 6을 참조하면, 실리콘 양자점층 상에 그래핀이 균일하게 전사되었음을 확인할 수 있다. 이는 실리콘 양자점층의 산화막이 친수성(hydrophilic)으로 그래핀이 상기 실리콘 양자점층 상에 전사되어 접합 시에 안정하고 균질하게 형성되기 때문이다.
도 7은 본 발명의 그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드에서의 실리콘 양자점층 상에 전사 후의 그래핀에 대한 라만 스펙트럼을 도시한 그래프이다.
그래핀과 같은 2차원 물질들은 강한 전자-포논(phonon) 결합(coupling)으로 인하여 다양한 라만 피크(peak)들이 관찰된다. 도 7을 참조하면, 본 발명의 실시예에 의한 단일층 그래핀에 대해서 1580~1590 cm-1 부근의 G 피크와, 2700 cm-1 부근의 2D 피크로서 포논과 관련된 라만 피크가 나타남은 확인할 수 있다.
일반적으로, G 피크와 2D 피크에서의 라만 세기의 비(I(G/2D))는 그래핀의 두께(층수)와 관련이 있고, D 피크와 G 피크의 라만 세기의 비(I(D/G))는 그래핀의 결정성(또는 결함의 양)과 깊은 관련이 있다.
도 7에 도시된 바와 같이, G 피크와 2D 피크에서의 라만 세기의 비(I(G/2D))는 0.47 였고, D 피크와 G 피크의 라만 세기의 비는 0.09 로서 본 발명의 실시예에 따른 실리콘 양자점층 상에 전사 후의 그래핀은 양질인 것으로 확인이 되었다.
도 8은 본 발명의 실시예에 따른 그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드에서의 실리콘 양자점층 상에 그래핀 전사 전과 후의 광루미네센스(PL) 스펙트럼을 도시한 것이다.
도 8을 참조하면, 그래핀 전사 전 후로 광루미네센스의 세기 변화는 거의 없음을 확인할 수 있고, 이는 실리콘 양자점층 상에 그래핀이 전사 되더라도 광흡수 및 발광량에는 변화가 없음을 의미하며, 그래핀의 투과도가 매우 높은 것을 의미한다.
도 9는 본 발명의 실시예에 따른 그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드에 대한 그래핀의 도핑 농도 별 라만 스펙트럼을 도시한 것이고, 도 10은 그래핀의 도핑 농도에 따른 2D 피크 및 G 피크의 최고점을 도시한 것이다.
도 9를 참조하면, 그래핀의 도핑 농도 별로 D 피크, G 피크 및 2D 피크가 생성됨을 확인할 수 있고, 도 10을 참조하면, 도핑농도가 증가함에 따라서 2D 피크와 G 피크의 최고위치는 높은 파수(wavenumber) 방향으로 청색천이(blue-shift) 한다. 이러한 라만 피크의 변화는 그래핀의 AuCl3 의 도핑 농도에 의해 전자의 구조가 변하는 것을 의미하고, 구체적으로는 전자의 구조가 점차적으로 한 방향인 라만 산란 에너지가 높아지는 방향으로 변하는 것을 의미한다.
도 11은 본 발명의 실시예에 따른 그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드에 대한 그래핀의 도핑 농도에 따른 그래핀의 면저항을 도시한 그래프이다.
도 11을 참조하면, 초기상태 그래핀의 면저항은 450∼500ohm/sq로 관찰되며, 도핑된 그래핀의 면저항은 도핑 농도가 30mM까지 증가함에 따라 170ohm/sq 까지 단조롭게 감소함을 확인할 수 있다.
도 12는 본 발명의 실시예에 따른 그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드에 대한 그래핀의 도핑 농도에 따른 전류-전압 곡선을 도시한 그래프이고, 도 13a 는 도 12에서의 터널링 다이오드에 대한 역방향인 경우의 이상 계수를 도시한 그래프이며, 도 13b는 도 12에서의 터널링 다이오드에 대한 순방향인 경우의 이상 계수를 도시한 그래프이다.
이상적인 다이오드의 이상 계수(n)의 값은 1.0 내지 2.0 사이의 범위이다. 이상 계수의 값이 1에 가까울수록 가장 이상적인 다이오드로서, 전하 트랩(trap sites or states)이 적음을 의미한다. 또한, 이상 계수의 값이 1에 가까울수록 전자-정공의 재결합률(recombination rate)이 낮다.
도 12, 도 13a 및 도 13b에서의 그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드는 실리콘 양자점의 크기가 2.8nm를 갖는 경우로서, 그래핀의 AuCl3 의 도핑 농도가 0 내지 30mM 인 범위에서 순방향 및 역방향에서 1.0 내지 2.0 사이의 값을 갖는 이상적인 다이오드의 특성을 갖는다.
또한, 본 발명의 실시예에 따른 그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드는 그래핀의 AuCl3 의 도핑 농도가 20mM인 경우, 순방향 및 역방향 모두의 경우에 이상계수가 가장 1.0에 가까운 값이 되어 터널링 다이오드의 성능이 최적화됨을 확인할 수 있다.
도 14는 본 발명의 실시예에 따른 그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드에 대한 실리콘 양자점의 크기에 따른 전류-전압 곡선을 도시한 그래프이고, 도 15a 는 도 14에서의 터널링 다이오드에 대한 역방향인 경우의 이상 계수를 도시한 그래프이며, 도 15b는 도 14에서의 터널링 다이오드에 대한 순방향인 경우의 이상 계수를 도시한 그래프이다.
도 14, 도 15a 및 도 15b에서의 그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드는 도 13a 및 도 13b의 결과에 따라 그래핀의 AuCl3 의 도핑 농도가 20mM 인 경우로서, 그래핀의 AuCl3 의 도핑 농도가 동일함에도 실리콘 양자점 크기에 따라 터널링 다이오드의 이상 계수는 일정하지 않음을 확인할 수 있다.
*실리콘 양자점의 크기가 2.8nm에서 다이오드 이상 계수가 1에 가까워짐을 확인할 수 있다. 즉, 본 발명의 실시예에 따른 그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드는 그래핀의 AuCl3의 도핑 농도가 20mM이고, 실리콘 양자점 크기가 2.8nm인 경우, 그래핀/실리콘 접합 다이오드의 성능이 최적화 된다.
도 16은 본 발명의 실시예에 따른 그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드의 제조 방법을 도시한 흐름도이다.
도 16을 참조하면, 단계 1610에서 기판 상에 실리콘 산화물 박막 안에 형성되는 실리콘 양자점을 포함하는 실리콘 양자점층을 형성시킨다.
단계 1610은 기판 상에 SiO2 박막 및 SiOx 박막을 순차적으로 적층한 이후, 1000℃ 내지 1200℃ 의 질소 분위기 상에서 열처리되어, 상기 SiO2 박막 안에 상기 실리콘 양자점을 형성하는 단계일 수 있다. 이 때, 상기 x 는 0.8 내지 1.6의 값을 갖도록 제어되고, 상기 x의 값에 대응하여 상기 실리콘 양자점의 크기가 조절될 수 있다.
단계 1620에서 실리콘 양자점층 상에 도핑된 그래핀을 형성하여 하이브리드 구조를 형성시킨다.
단계 1620은 촉매층을 탄소 함유 혼합 가스와 반응시켜 촉매층 상에 화학기상증착(CVD) 방식으로 증착하여 그래핀을 형성하는 단계를 포함할 수 있다.
또한, 단계 1620은 형성된 그래핀이 실리콘 양자점층 상에 전사되고, 10 내지 30mM 농도를 갖는 AuCl3 를 스핀코팅하여, 90℃ 내지 110℃ 에서 어닐링 처리하여 그래핀을 도핑하는 단계를 포함할 수 있다.
단계 1630에서 하이브리드 구조의 상하부에 전극을 형성시킨다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (11)

  1. 실리콘 산화물 박막 안에 형성된 실리콘 양자점(Si quantum dots)을 포함하는 실리콘 양자점층과, 상기 실리콘 양자점층 상에 형성되는 도핑된 그래핀으로 구성되는 하이브리드 구조(hybrid structure); 및
    상기 하이브리드 구조의 상하부에 형성된 전극
    을 포함하는
    그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드.
  2. 제1항에 있어서,
    상기 터널링 다이오드는
    상기 도핑된 그래핀의 도핑 농도 및 상기 실리콘 양자점의 크기에 따라 이상계수(Ideal factor)가 1 내지 2의 값을 갖는 것을 특징으로 하는
    그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드.
  3. 제1항에 있어서,
    상기 실리콘 양자점층은
    기판 상에 SiO2 박막 및 SiOx 박막을 순차적으로 적층한 이후, 1000℃ 내지 1200℃ 의 질소 분위기 상에서 열처리되어, 상기 SiO2 박막 안에 형성된 상기 실리콘 양자점을 포함하는
    그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드.
  4. 제3항에 있어서,
    상기 x 는 0.8 내지 1.6의 값을 갖도록 제어되고, 상기 x의 값에 대응하여 상기 실리콘 양자점의 크기가 조절되는 것을 특징으로 하는
    그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드.
  5. 제4항에 있어서,
    상기 SiO2 박막 및 SiOx 박막은 각각 2nm 의 두께 단위로 순차적으로 23회 내지 25회 적층되는 것을 특징으로 하는
    그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드.
  6. 제1항에 있어서,
    상기 도핑된 그래핀은 촉매층을 탄소 함유 혼합 가스와 반응시켜 상기 촉매층 상에 화학기상증착(CVD) 방식으로 증착되어 형성된 그래핀에 도핑 농도가 조절된 것을 특징으로 하는
    그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드.
  7. 제6항에 있어서,
    상기 하이브리드 구조는 상기 증착되어 형성된 그래핀이 상기 실리콘 양자점층 상에 전사되어 형성되는 것을 특징으로 하는
    그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드.
  8. 제6항에 있어서,
    상기 도핑된 그래핀은
    10 내지 30mM 농도를 갖는 AuCl3 를 상기 증착되어 형성된 그래핀에 스핀코팅하여, 90℃ 내지 110℃ 에서 어닐링 처리된 것을 특징으로 하는 그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드.
  9. 기판 상에 실리콘 산화물 박막 안에 형성되는 실리콘 양자점을 포함하는 실리콘 양자점층을 형성시키는 단계;
    상기 실리콘 양자점층 상에 도핑된 그래핀을 형성하여 하이브리드 구조를 형성시키는 단계; 및
    상기 하이브리드 구조의 상하부에 전극을 형성시키는 단계
    를 포함하는 그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드의 제조 방법.
  10. 제9항에 있어서,
    상기 실리콘 양자점층을 형성시키는 상기 단계는,
    기판 상에 SiO2 박막 및 SiOx 박막을 순차적으로 적층한 이후, 1000℃ 내지 1200℃ 의 질소 분위기 상에서 열처리되어, 상기 SiO2 박막 안에 상기 실리콘 양자점을 형성하는 단계
    를 포함하고,
    상기 x 는 0.8 내지 1.6의 값을 갖도록 제어되고, 상기 x의 값에 대응하여 상기 실리콘 양자점의 크기가 조절되는 것을 특징으로 하는 그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드의 제조 방법.
  11. 제9항에 있어서,
    하이브리드 구조를 형성시키는 상기 단계는,
    촉매층을 탄소 함유 혼합 가스와 반응시켜 상기 촉매층 상에 화학기상증착(CVD) 방식으로 증착하여 그래핀을 형성하는 단계;
    상기 형성된 그래핀이 상기 실리콘 양자점층 상에 전사되는 단계; 및
    10 내지 30mM 농도를 갖는 AuCl3 를 스핀코팅하여, 90℃ 내지 110℃ 에서 어닐링 처리하여 상기 그래핀을 도핑하는 단계
    를 포함하는 그래핀-실리콘 양자점 하이브리드 구조를 포함하는 터널링 다이오드의 제조 방법.
PCT/KR2014/009605 2014-08-21 2014-10-14 그래핀-실리콘 양자점 하이브리드 구조를 이용한 터널링 다이오드 및 그 제조방법 WO2016027925A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/501,514 US9935207B2 (en) 2014-08-21 2014-10-14 Tunneling diode using graphene-silicon quantum dot hybrid structure and method of manufacturing the same
CN201480081346.7A CN106575674B (zh) 2014-08-21 2014-10-14 利用石墨烯硅量子点混合结构的隧穿二极管及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140108713A KR101596157B1 (ko) 2014-08-21 2014-08-21 그래핀-실리콘 양자점 하이브리드 구조를 이용한 터널링 다이오드 및 그 제조방법
KR10-2014-0108713 2014-08-21

Publications (1)

Publication Number Publication Date
WO2016027925A1 true WO2016027925A1 (ko) 2016-02-25

Family

ID=55350859

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2014/009605 WO2016027925A1 (ko) 2014-08-21 2014-10-14 그래핀-실리콘 양자점 하이브리드 구조를 이용한 터널링 다이오드 및 그 제조방법

Country Status (4)

Country Link
US (1) US9935207B2 (ko)
KR (1) KR101596157B1 (ko)
CN (1) CN106575674B (ko)
WO (1) WO2016027925A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110964499A (zh) * 2018-09-30 2020-04-07 Tcl集团股份有限公司 复合材料及其制备方法和应用
US11133433B2 (en) * 2019-02-18 2021-09-28 Uchicago Argonne, Llc Hybrid phonon-enhanced optical absorbers and emitters
CN113644138B (zh) * 2021-06-21 2023-04-18 西安电子科技大学 单层MoS2-Si基隧穿二极管及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133795A (ja) * 1998-10-27 2000-05-12 Nippon Telegr & Teleph Corp <Ntt> 半導体量子井戸構造およびその製造方法
KR20020016715A (ko) * 2000-08-26 2002-03-06 윤덕용 낙타 등 다이오드와 결합된 양자구조를 가지는 장파장적외선 감지 소자와 그 소자의 구동 방법
JP2003303957A (ja) * 2002-04-09 2003-10-24 Japan Science & Technology Corp 量子ドットダイオード型整流器
KR20120059063A (ko) * 2010-11-30 2012-06-08 삼성엘이디 주식회사 양자점 발광 소자 및 그의 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101281884A (zh) * 2008-05-20 2008-10-08 南京大学 一种可用于硅基光电集成器件的SiOx薄膜制备方法
KR101295664B1 (ko) * 2011-06-24 2013-08-13 그래핀스퀘어 주식회사 안정한 그래핀 필름 및 그의 제조 방법
KR101257492B1 (ko) * 2011-10-17 2013-04-24 경희대학교 산학협력단 Ｓｂ 또는 ＩｎＰ 도핑을 이용한 실리콘 양자점 태양전지 및 그 제조방법
KR101342664B1 (ko) * 2012-02-01 2013-12-17 삼성전자주식회사 자외선 발광소자
GB201220804D0 (en) 2012-11-20 2013-01-02 Provost Fellows Foundation Scholars And The Other Members Of Board Of Asymetric bottom contacted 2D layer devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133795A (ja) * 1998-10-27 2000-05-12 Nippon Telegr & Teleph Corp <Ntt> 半導体量子井戸構造およびその製造方法
KR20020016715A (ko) * 2000-08-26 2002-03-06 윤덕용 낙타 등 다이오드와 결합된 양자구조를 가지는 장파장적외선 감지 소자와 그 소자의 구동 방법
JP2003303957A (ja) * 2002-04-09 2003-10-24 Japan Science & Technology Corp 量子ドットダイオード型整流器
KR20120059063A (ko) * 2010-11-30 2012-06-08 삼성엘이디 주식회사 양자점 발광 소자 및 그의 제조 방법

Also Published As

Publication number Publication date
US20170229589A1 (en) 2017-08-10
CN106575674B (zh) 2019-08-23
KR101596157B1 (ko) 2016-02-22
US9935207B2 (en) 2018-04-03
CN106575674A (zh) 2017-04-19

Similar Documents

Publication Publication Date Title
WO2016027934A1 (ko) 그래핀-실리콘 양자점 하이브리드 구조를 이용한 포토 다이오드 및 그 제조방법
KR101724773B1 (ko) 이형-에피택셜하게 성장한 그래핀의 결합 제거 및 이전 기법과 이를 포함하는 제품
KR101909852B1 (ko) 그래핀 기반 층을 포함하는 전자 장치 및 그 제조방법
KR101724772B1 (ko) 이형-에피택셜 성장을 통한 그래핀의 대면적 증착 및 이를 포함하는 제품
KR101698228B1 (ko) 그래핀의 대면적 증착 및 도핑과 이를 포함하는 제품
Han et al. Highly sensitive MoS2 photodetectors with graphene contacts
WO2015190807A1 (ko) 그래핀 구조체 및 그 제조 방법
Ko et al. Facile preparation and optoelectronic properties of CuO nanowires for violet light sensing
WO2013157715A1 (ko) 저온 공정을 이용한 산화물 박막 제조방법, 산화물 박막 및 그 전자소자
WO2014046480A1 (ko) 투명 전도성막 및 이의 제조방법
WO2016027925A1 (ko) 그래핀-실리콘 양자점 하이브리드 구조를 이용한 터널링 다이오드 및 그 제조방법
WO2014003326A1 (ko) 양자우물 구조 태양전지 및 그 제조 방법
Chen et al. Boosting the performance of ZnO microrod metal-semiconductor-metal photodetectors via surface capping of thin amorphous Al2O3 shell layer
WO2016182118A1 (ko) 이온주입을 통한 지지층 기반의 그래핀의 도핑 방법
Allen et al. Microstructural and optical characterization of germanium: indium tin oxide (Ge: ITO) nanocomposite films
Berghoff et al. Quantum wells based on Si/SiOx stacks for nanostructured absorbers
Su et al. Preparation of high quality Cu2O crystal and its opto-electronic properties
US20130118564A1 (en) Rare earth sulfide thin films
Švrček et al. Luminescent properties of doped freestanding silicon nanocrystals embedded in MEH-PPV
WO2019132312A1 (ko) 나노물질 리본 패터닝 방법 및 이에 의해 제조되는 나노물질 리본 패턴
Han et al. Highly Sensitive, Large-Area MoS2 Photodetectors with Graphene Contacts.
WO2017022903A1 (ko) 투명 전극 및 그 제조방법
Berghoff et al. Confinement and transport in silicon based quantum structures

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14900156

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15501514

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14900156

Country of ref document: EP

Kind code of ref document: A1