WO2016016552A1 - Composant electronique comprenant une portion d'un oxyde semiconducteur et son procede de fabrication - Google Patents

Composant electronique comprenant une portion d'un oxyde semiconducteur et son procede de fabrication Download PDF

Info

Publication number
WO2016016552A1
WO2016016552A1 PCT/FR2015/052040 FR2015052040W WO2016016552A1 WO 2016016552 A1 WO2016016552 A1 WO 2016016552A1 FR 2015052040 W FR2015052040 W FR 2015052040W WO 2016016552 A1 WO2016016552 A1 WO 2016016552A1
Authority
WO
WIPO (PCT)
Prior art keywords
atomic concentration
metal oxide
zinc
semiconductor portion
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/FR2015/052040
Other languages
English (en)
Inventor
Mohammed Benwadih
Abdelkader Aliane
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of WO2016016552A1 publication Critical patent/WO2016016552A1/fr
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/26—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using liquid deposition
    • H10P14/265—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using liquid deposition using solutions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3424—Deposited materials, e.g. layers characterised by the chemical composition being Group IIB-VIA materials
    • H10P14/3426—Oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3434—Deposited materials, e.g. layers characterised by the chemical composition being oxide semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3461—Nanoparticles

Definitions

  • the present application relates to an electronic component comprising a portion of a semiconductor oxide comprising indium and zinc and its method of manufacture.
  • Some electronic components include a portion of a semiconductor oxide comprising indium and zinc.
  • the electronic component corresponds to a field effect transistor, in particular an MOS transistor, in which the channel is formed in the semiconductor portion.
  • An example of a semiconductor oxide suitable for producing a MOS transistor is indium-gallium-zinc oxide or IGZO (Indium Gallium Zinc Oxide).
  • IGZO has the advantage of having a high carrier mobility, generally greater than 10 cm ⁇ (V. s) ⁇ 1.
  • the semiconductor portion may be exposed to external radiation at the electronic device, including visible light or ultraviolet radiation.
  • a disadvantage is that the characteristics of the MOS transistor can vary in the presence of this radiation, especially in a wavelength range between 250 nm and 660 nm, due to variations in the conduction properties of the semiconductor portion.
  • a variation of the threshold voltage of the MOS transistor can be observed as a function of the radiation received by the semiconductor portion.
  • An object of an embodiment is to overcome all or part of the disadvantages of electronic devices comprising an oxide-based semiconductor portion comprising indium and zinc and their previously described manufacturing methods.
  • Another object of an embodiment is that the conduction properties of the semiconductor portion are independent of the radiation to which the semiconductor portion is exposed.
  • Another object of an embodiment is that the semiconductor portion can be made by inkjet printing techniques.
  • an embodiment provides an electronic device comprising at least one electronic component comprising a first semiconductor portion based on a first metal oxide of the InXZnO type
  • X is a member selected from the group comprising gallium (Ga), aluminum (Al), antimony (Sb), yttrium (Y), magnesium (Mg), beryllium (Be), zirconium (Zr), cadmium (Ca), scandium (Se), lanthanum (La), nickel (Ni) and tin (Sn), wherein the atomic concentration of indium in the first metal oxide is strictly less than the atomic concentration of zinc in the first metal oxide and wherein the ratio for the first metal oxide between the atomic concentration of the element X and the atomic concentration of the zinc is between 0.02 and 0.5.
  • the ratio, in the first metal oxide, between the atomic concentration of indium and the atomic concentration of zinc is between 0.1 and 0.9.
  • the atomic concentration of zinc in the first metal oxide is between 10% and 60%.
  • the device comprises a second semiconductor portion based on a second metal oxide, the second metal oxide being indium zinc oxide (InZnO) or a ternary oxide of the InEZnO type where E is a element selected from the group consisting of gallium (Ga), antimony (Sb), tin (Sn), yttrium (Y), magnesium (Mg), beryllium (Be) and cadmium (Ca) and the atomic concentration of indium in the second metal oxide is strictly greater than the atomic concentration of zinc in the second metal oxide.
  • InZnO indium zinc oxide
  • a ternary oxide of the InEZnO type where E is a element selected from the group consisting of gallium (Ga), antimony (Sb), tin (Sn), yttrium (Y), magnesium (Mg), beryllium (Be) and cadmium (Ca) and the atomic concentration of indium in the second metal oxide is strictly greater than the atomic concentration of zinc in the second metal oxide.
  • the first semiconductor portion is in contact with the second semiconductor portion.
  • the device comprises, on a substrate, a stack of the first semiconductor portion and the second semiconductor portion.
  • the device comprises a field effect transistor comprising a channel region formed in the second semiconductor portion.
  • the device comprises a field effect transistor comprising a channel region formed in the first semiconductor portion.
  • An embodiment also provides a method of manufacturing an electronic device, comprising forming at least one electronic component having a first semiconductor portion based on a first metal oxide of the InXZnO type where X is a member selected from the group consisting of gallium (Ga), aluminum (Al), antimony (Sb), yttrium (Y), magnesium (Mg), beryllium (Be) , zirconium (Zr), cadmium (Ca), scandium (Se), lanthanum (La), nickel (Ni) and tin (Sn), in which the atomic concentration of indium in the first metal oxide is strictly less than the atomic concentration of zinc in the first metal oxide and in which the ratio for the first metal oxide between the atomic concentration of element X and the atomic concentration of zinc is between 0.02 and 0, 5.
  • X is a member selected from the group consisting of gallium (Ga), aluminum (Al), antimony (Sb), yttrium (Y), magnesium (Mg), beryllium (Be)
  • the method comprises the steps of forming the first semiconductor portion by a sol-gel process and heating the first semiconductor portion to a temperature above 400 ° C.
  • the method further comprises forming a second semiconductor portion based on a second metal oxide, the second metal oxide being indium zinc oxide (InZnO) or an oxide ternary type InEZnO where E is a member selected from the group consisting of gallium (Ga), antimony (Sb), tin (Sn), yttrium (Y), magnesium (Mg), beryllium ( Be) and cadmium (Ca) and the atomic concentration of indium in the second metal oxide is strictly greater than the atomic concentration of zinc in the second metal oxide.
  • InZnO indium zinc oxide
  • InEZnO oxide ternary type InEZnO
  • E is a member selected from the group consisting of gallium (Ga), antimony (Sb), tin (Sn), yttrium (Y), magnesium (Mg), beryllium ( Be) and cadmium (Ca) and the atomic concentration of indium in the second metal oxide is strictly greater than the atomic concentration of zinc in the second metal oxide.
  • Figure 1 is a sectional view, partial and schematic, of an exemplary field effect transistor
  • FIGS. 2 to 4 represent evolution curves of the drain-source current of the transistor of FIG. 1 as a function of the gate voltage for different conditions of illumination of the transistor;
  • Figure 5 is a sectional, partial and schematic sectional view of an embodiment of a field effect transistor;
  • FIGS. 6A to 6E are sectional, partial and schematic views of structures obtained at successive steps of an embodiment of a method for manufacturing the field effect transistor shown in FIG. 5;
  • FIG. 7 represents an evolution curve of the drain-source current of the transistor of FIG. 5 as a function of the gate voltage for different conditions of illumination of the transistor;
  • Figures 8 and 9 are sectional, partial and schematic views of other embodiments of a field effect transistor.
  • Figures 10 and 11 are sectional, partial and schematic views of embodiments of other electronic components.
  • the same elements have been designated by the same references in the various figures and, in addition, the various figures are not drawn to scale.
  • the terms “substantially”, “about” and “approximately” mean “within 10%”.
  • the term “layer consisting mainly of a material” or “layer based on a material” means that a layer comprises a proportion greater than or equal to 95% of said material, this proportion being preferably greater than 99%.
  • an electrically insulating material is a material whose resistivity is greater than 10 ⁇ m and a material whose electrical resistivity is between 0.1 ⁇ m and 10 3 ⁇ m is called a semiconductor material.
  • FIG. 1 is a sectional view of an example of an electronic device 10 comprising a MOS transistor 11 "Low grid".
  • the electronic device 10 comprises successively, from bottom to top:
  • a semiconductor layer 22 covering the insulating layer 16 and the conductive portions 18, 20.
  • the semiconductor layer 22 may be interposed between the insulating layer 16 and the conductive portions 18, 20.
  • the conductive portion 14 forms the gate of the MOS transistor.
  • the insulating layer 16 corresponds to the insulator of the gate of the MOS transistor 11.
  • the conductive portions 18 and 20 form the drain and source contacts of the MOS transistor 11.
  • the channel of the MOS transistor 11 is formed in the semiconductor layer 22.
  • the thickness of the substrate 12 may be between 5 ⁇ m and 1000 ⁇ m.
  • the substrate 12 may be a rigid substrate or a flexible substrate.
  • a flexible substrate is a substrate that can, under the action of an external force, deform, including bending, without breaking or tearing.
  • An example of a rigid substrate comprises a substrate made of silicon, germanium or glass.
  • An example of a flexible substrate comprises a film made of PEN (polyethylene naphthalate), PET (polyethylene terephthalate), PI (polyimide) or PEEK (polyetheretherketone).
  • the substrate 12 is a flexible film having a thickness of 10 ⁇ m to 300 ⁇ m.
  • the conductive portions 14, 18, 20 may have a thickness of between 20 nm and 100 nm. They may be made of tin and aluminum oxide, of a metallic material, in particular silver, gold, nickel, palladium, platinum, aluminum or an alloy or a mixture of at least two of these materials or a conductive polymer, for example PEDOT: PSS (poly (3,4-ethylenedioxythiophene): poly (styrene sulfonate)).
  • the insulating layer 16 has a thickness of between 20 nm and 1 ⁇ m, preferably between 100 nm and 500 nm. It can be made of an oxide, for example alumina (Al 2 O 3) or silicon dioxide (SiC 2), or an insulating polymer, for example polystyrene.
  • the semiconductor layer 22 has a thickness of between 5 nm and 40 nm.
  • the semiconductor layer 22 may be made of an indium zinc oxide (InZnO), or a ternary oxide of the InEZnO type where E is an element chosen from the group comprising gallium (Ga) and antimony (Sb). , tin (Sn), yttrium (Y), magnesium (Mg), beryllium (Be) and cadmium (Ca).
  • the atomic concentration of indium is strictly greater than the atomic concentration of zinc.
  • the ratio between the atomic concentration of indium and the atomic concentration of zinc is between 1 and 3.
  • the ratio between the atomic concentration of element E and the atomic concentration of indium is between 0.001 and 0.25.
  • the atomic concentration of indium in the InEZnO material is between 5% and 80%.
  • FIG. 2 represents evolution curves of the drain-source current Ids of the MOS transistor 11 of FIG. 1 as a function of the gate voltage Vg when the semiconductor layer 22 receives a monochromatic radiation at a wavelength of 530 nm, which corresponds to a green light. These curves were obtained for a MOS transistor whose characteristics were as follows:
  • the semiconductor layer 22 had a thickness of 5 nm to 200 nm and was IGZO type In3Ga Q ⁇ 4Zn20;
  • the channel length was 20 ⁇ m
  • the conductive portions 14, 18, 20 had a thickness of 40 nm and were ITO;
  • the insulating layer 16 was 500 nm thick and was alumina; and the source-drain voltage was 20 V.
  • the semiconductor layer 22 was made from a sol prepared by mixing 30 mg of hydrated indium acetate powder (In (CH3COO) 3H2O), 20 mg of zinc acetate dihydrate powder (Zn (CH3COO) 2 ⁇ 2H2O), 5 mg of hydrated gallium nitrate powder (Ga (NO3) 3 XH2O), 10 ml of 2-methoxyethanol and 0.5 ml of ethanolamine. The solution was stirred for 1 hour at 70 ° C. The semiconductor layer 22 was spin-coated in 3 times, each deposited layer being dried between two successive deposits at 450 ° C for 10 minutes. Final annealing at 450 ° C for 1 hour was performed.
  • FIG. 3 represents evolution curves of the drain-source current Ids of the MOS transistor 11 of FIG. 1 as a function of the gate voltage Vg when the semiconductor layer 22 receives a monochromatic radiation at a wavelength of 450 nm, which corresponds to a blue light.
  • the dimensions and the polarization of the MOS transistor 11 were the same as those previously described in relation to FIG. 2. These curves, from the right to the left in the central part of FIG. 3, were obtained respectively in the absence of radiation.
  • FIG. 4 represents evolution curves of the drain-source current Ids of the MOS transistor 11 of FIG. 1 as a function of the gate voltage Vg when the semiconductor layer 22 receives a monochromatic radiation at a voltage of wavelength of 254 nm, which corresponds to ultraviolet (UV) radiation.
  • the dimensions and the polarization of the MOS transistor 11 were the same as those previously described in relation to FIG. 2. These curves, from the right to the left in the central part of FIG. 4, were obtained respectively in the absence of radiation. outside (continuous curve) and for radiations at increasing power per unit area (dotted lines) of 0.5, 1, 4 and 10 mW / cm 2 .
  • the evolution curves of the drain-source current Ids of the MOS transistor 11 as a function of the gate voltage Vg are shifted towards the negative voltages when the power per unit area of the radiation received by the transistor increases.
  • the threshold voltage of the MOS transistor 11 shifts towards the negative voltages.
  • there is no longer any field effect when the power of the radiation is greater than or equal to 10 mW / cm 2 .
  • Such a MOS transistor can not be used in an electronic circuit because of the variation of its conduction properties.
  • FIG. 5 represents an electronic device 30 comprising an embodiment of a so-called "high-gate” field-effect transistor 32.
  • the MOS transistor 32 comprises all the elements of the MOS transistor 11 described above in connection with FIG. 1 and furthermore comprises a protective layer 34 of semiconductor material covering the semiconductor layer 22.
  • the protective layer 34 is disposed on the path of the radiation 24 which would reach the semiconductor layer 22 if the protective layer 34 was not present.
  • the protective layer 34 has a thickness of between 50 nm and 200 nm.
  • the semiconductor layer 22 may be made of a ternary oxide of the InXZnO type where X is a member selected from the group comprising gallium (Ga), aluminum (Al), antimony (Sb), yttrium (Y) , magnesium (Mg), beryllium (Be), zirconium (Zr), cadmium (Ca), scandium (Se), lanthanum (La), nickel (Ni) and tin (Sn).
  • the atomic concentration of indium is strictly less than the atomic concentration of zinc.
  • the ratio between the atomic concentration of indium and the atomic concentration of zinc is between 0.1 and 0.9, preferably between 0.3 and 0.7, for example about 0.5.
  • the ratio between the atomic concentration of element X and the atomic concentration of zinc is between 0.02 and 0.5.
  • the atomic concentration of zinc in the InXZnO material is between 10% and 60%.
  • the ratio between the atomic concentration of aluminum and the atomic concentration of zinc is greater than 0.05.
  • the ratio between the atomic concentration of gallium and the atomic concentration of zinc is greater than 0.2.
  • FIGS. 6A to 6E illustrate successive steps of an embodiment of a method of manufacturing the MOS transistor 32 shown in FIG. 5.
  • FIG. 6A shows the structure obtained after the formation of the conductive portion 14 on the substrate 12.
  • the conductive portion 14 may be deposited by evaporation under vacuum, by screen printing or by ink jet printing.
  • FIG. 6B shows the structure obtained after the formation of the insulating layer 16.
  • the insulating layer 16 can be deposited by chemical vapor deposition (CVD), by atomic layer deposition (ALD) for Atomic Layer Deposition), by spin coating or by inkjet printing.
  • CVD chemical vapor deposition
  • ALD atomic layer deposition
  • spin coating by inkjet printing.
  • a surface treatment may be provided.
  • a step of nitriding the surface of the insulating layer may be provided.
  • FIG. 6C shows the structure obtained after forming the conductive portions 18, 20 on the insulating layer 16.
  • the conductive portions 18, 20 may be formed as the conductive portion 14.
  • FIG. 6D represents the structure obtained after the formation of the semiconductor layer 22.
  • the semiconductor layer 22 may be deposited by a dry process, in particular by physical vapor deposition (PVD), ALD or by CVD, or by wet deposition, in particular by sol-gel.
  • PVD physical vapor deposition
  • ALD atomic layer deposition
  • CVD chemical vapor deposition
  • sol-gel wet deposition
  • the formation of the semiconductor layer 22 may comprise a step of preparing a sol containing the semiconductor oxide constituting the semiconductor layer 22, a step of deposition of the sol and a step of drying the gel.
  • the step of preparing the soil may comprise preparing a solution comprising precursors of the semiconductor oxide.
  • the precursors may be metal alkoxides and / or metal salts.
  • the zinc precursor may be zinc acetate dihydrate (Zn (CH3COO) 2 ⁇ 2H2O)
  • the gallium precursor may be the nitrate of hydrated gallium (Ga (NO 3) 3 .XH 2 O)
  • the precursor of indium may be hydrated indium acetate (In (CH 3 COO) 3H 2 O), these precursors being in the form of powders.
  • the precursors are added to a solvent, for example methoxyethanol.
  • a dispersing agent for example ethanolamine, may be further added.
  • the chemical reactions are triggered when the precursors are put in the presence of water: the hydrolysis of the precursors intervenes first, then the condensation of the hydrolysed products leads to the gelling of the system.
  • the colloidal solution of particles (1 to 1000 nanometers in diameter) in which the hydrolysis and condensation reactions take place is called sol.
  • the hydrolysis reactions of the precursors and the condensation of the hydrolysed compounds lead to the formation of a three-dimensional network of the metal oxide.
  • the soil can be stirred for several hours. An increase in the viscosity of the soil is observed until the gel is obtained.
  • the step of forming the semiconductor layer 22 is performed before obtaining the gel, when the sol has the desired viscosity.
  • the floor is translucent.
  • the step of stirring the soil can be carried out at a temperature between -20 ° C and 100 ° C.
  • the method of forming the semiconductor layer 22 may correspond to an additive method, for example by direct printing of the ground at the desired locations, for example by inkjet printing, photogravure, screen printing, flexography, spray coating (in English). spray coating) or drop-casting.
  • the method of forming the semiconductor layer 22 may correspond to a so-called subtractive method, in which the sol is deposited on the entire structure and in which the unused portions are then removed, for example by photolithography or laser ablation.
  • the deposition on the entire structure can be carried out by spin coating, spray coating, heliography, slot-die coating, blade-coating. ), flexography or screen printing.
  • the drying step can be carried out at a temperature between 300 ° C and 500 ° C.
  • the inventors have demonstrated that for such a drying temperature, the metal oxide material finally obtained is a semiconductor.
  • One explanation is that due to the high drying temperature, the ordered structure of the gel freezes quickly.
  • the elements from the precursors that can promote an electrically insulating character tend to leave, substantially entirely, the gel by evaporation.
  • the previously described soil deposition and drying operations may be repeated several times to obtain a semiconductor layer 22 having the desired thickness.
  • FIG. 6E shows the structure obtained after the formation of the protective layer 34.
  • the manufacturing process of the protective layer 34 can implement a sol-gel process similar to the method described above for the formation of the semiconductor layer 22 with the difference that the precursors used are suitable for the formation of the ternary oxide of the InXZnO type where X is a member selected from the group consisting of gallium (Ga), aluminum (Al), antimony (Sb), yttrium (Y), magnesium (Mg), beryllium (Be), zirconium ( Zr), cadmium (Ca), scandium (Se), lanthanum (La), nickel (Ni) and tin (Sn) and that the proportions of the precursors are chosen to obtain the desired stoichiometric ratios.
  • the precursor used may be aluminum chloride (AlCl 3).
  • FIG. 7 represents evolution curves of the drain-source current Ids of the MOS transistor 32 of FIG. 5 as a function of the gate voltage Vg when the semiconductor layer 22 receives a monochromatic radiation at a wavelength of 254 nm, which corresponds to ultraviolet (UV) radiation.
  • the characteristics of the transistor 32 were the same as those described above in relation to FIG. 2.
  • the protective layer 34 was made of InAlZNO, the ratio between the indium concentration and the zinc concentration being 0.5 and the atomic concentration of aluminum being 5%.
  • the layer 34 had a thickness of 15 nm.
  • the semiconductor layer 34 was made from a sol prepared by mixing 20 mg of powder of In (CH3COO) 3.3 ⁇ 4 (),
  • the curves are substantially superimposed, at least in the conduction zone, which means that the conduction properties of the MOS transistor 32 are independent of the power per unit area of the radiation 24.
  • protection 34 thus acts as a shield protecting the semiconductor layer 22 of the radiation 24.
  • the protective layer 34 since the protective layer 34 is made of a semiconductor material, it does not modify the conduction properties of the semiconductor layer 22.
  • the protective layer 34 since the protective layer 34 is composed of a ternary oxide having a similar structure to that of the semiconductor layer 22, it is not observed diffusion of elements, including hydrogen and oxygen, the protective layer 34 to the semiconductor layer 22 and vice versa. This could happen if the protective layer 34 was made of a dielectric material, for example an insulating polymer or silicon oxide.
  • Figure 8 is a sectional view of an embodiment of an electronic device 40 comprising a so-called "high gate” field effect transistor 41.
  • the electronic device 40 comprises successively, from bottom to top:
  • a semiconductor layer 50 covering the conductive portions 46, 48 and the protective layer 44;
  • a conductive portion 54 on the insulating layer 52 may have the same characteristics, in particular the same compositions, as those previously described respectively for the substrate 12, the conductive portions 18, 20, 14, the semiconductor layer 22, the insulating layer 16 and the protective layer 34.
  • the position of the protective layer 44 is adapted to the case where the electronic device 40 receives a radiation, represented by arrows 56, on the side of the substrate 42.
  • the protective layer 44 may be located on the substrate side 12 opposite the semiconductor layer 22.
  • the protective layer 44 may be interposed between the semiconductor layer 50 and the insulating layer 52 or cover the insulating layer 52 and the conductive portion 54.
  • FIG. 9 is a sectional view of an embodiment of an electronic device 60 comprising a "high-gate” field effect transistor 61 32.
  • the MOS transistor 61 comprises all the elements of the MOS transistor 11 described above in connection with FIG. 1 except that the semiconductor layer 22 is replaced by a semiconductor layer 62 having the same composition as the protective layer 34 described above.
  • the structure shown in FIG. 9 is adapted to the case where the use of a MOS transistor having degraded performance performance is possible.
  • FIG. 10 is a sectional view of an embodiment of an electronic device 70 comprising a diode 71.
  • the electronic device 70 comprises successively, from bottom to top:
  • a conductive portion 74 on the substrate 72 a semiconductor layer 76 covering the conductive portion 72; a protective layer 78 covering the semiconductor layer 76; and
  • the substrate 72, the conductive portions 74, 79, the semiconductor layer 76 and the protective layer 78 may have the same characteristics, in particular the same compositions, as those previously described respectively for the substrate 12, the conductive portions 18, 20, the semiconductor layer 22 and the protective layer 34.
  • the position of the protective layer 78 is adapted to the case where the electronic device 70 receives radiation on the side of the conductive portion 79.
  • the protective layer 78 may cover the conductive portion 79 on the side opposite the layer semiconductor 76.
  • Fig. 11 is a sectional view of an embodiment of an electronic device 80 comprising a junction resistor or capacitor 81.
  • the electronic device 80 comprises all the elements of the diode 71 shown in FIG. 10 except that it further comprises an insulating layer 82 between the protective layer 78 and the conductive portion 79.
  • the insulating layer 82 can have the same composition as the insulating layer 16 described above.
  • the position of the protective layer 78 is adapted to the case where the electronic device 80 receives radiation on the side of the conductive portion 79.
  • the protective layer 78 may cover the conductive portion 79 on the side opposite the layer semiconductor 76.

Landscapes

  • Thin Film Transistor (AREA)

Abstract

L'invention concerne un dispositif électronique (30) comprenant au moins un composant électronique (32) comportant une première portion semiconductrice (34) à base d'un premier oxyde métallique du type InXZnO où X est un élément choisi parmi le groupe comprenant le gallium (Ga), l'aluminium (Al), l'antimoine (Sb), l'yttrium (Y), le magnésium (Mg), le béryllium (Be), le zirconium (Zr), le cadmium (Ca), le scandium (Sc), le lanthane (La), le nickel (Ni) et l'étain (Sn), dans lequel la concentration atomique de l'indium dans le premier oxyde métallique est strictement inférieure à la concentration atomique de zinc dans le premier oxyde métallique et dans lequel le rapport pour le premier oxyde métallique entre la concentration atomique de l'élément X et la concentration atomique du zinc est compris entre 0,02 et 0,5.

Description

COMPOSANT ELECTRONIQUE COMPRENANT UNE PORTION D'UN OXYDE SEMICONDUCTEUR ET SON PROCEDE DE FABRICATION
La présente demande de brevet revendique la priorité de la demande de brevet français FR14/57437 qui sera considérée comme faisant partie intégrante de la présente description.
Domaine
La présente demande concerne un composant électronique comprenant une portion d'un oxyde semiconducteur comprenant de 1 ' indium et du zinc et son procédé de fabrication.
Exposé de 1 ' art antérieur
Certains composants électroniques comprennent une portion d'un oxyde semiconducteur comprenant de 1 ' indium et du zinc. A titre d'exemple, le composant électronique correspond à un transistor à effet de champ, notamment un transistor MOS, dans lequel le canal est formé dans la portion semiconductrice . Un exemple d'oxyde semiconducteur adapté à la réalisation d'un transistor MOS est l'oxyde d' indium-gallium-zinc ou IGZO (sigle anglais pour Indium Gallium Zinc Oxide) . L'IGZO présente l'avantage d'avoir une mobilité de porteurs élevée, en général supérieure à 10 cm^ (V. s) ~1.
Selon la structure du transistor MOS, notamment lorsque le transistor comprend un empilement de couches fines, la portion semiconductrice peut être exposée à un rayonnement extérieur au dispositif électronique, notamment la lumière visible ou un rayonnement ultraviolet. Toutefois, un inconvénient est que les caractéristiques du transistor MOS peuvent varier en présence de ce rayonnement, notamment dans une plage de longueurs d'onde entre 250 nm et 660 nm, en raison de variations des propriétés de conduction de la portion semiconductrice . A titre d'exemple, il peut être observé une variation de la tension de seuil du transistor MOS en fonction du rayonnement reçu par la portion semiconductrice .
Résumé
Un objet d'un mode de réalisation vise à pallier tout ou partie des inconvénients des dispositifs électroniques comprenant une portion semiconductrice à base d'un oxyde comprenant de 1 ' indium et du zinc et de leurs procédés de fabrication décrits précédemment.
Un autre objet d'un mode de réalisation est que les propriétés de conduction de la portion semiconductrice sont indépendantes du rayonnement auquel est exposée la portion semiconductrice .
Un autre objet d'un mode de réalisation est que la portion semiconductrice peut être réalisée par des techniques d'impression par jet d'encre.
Ainsi, un mode de réalisation prévoit un dispositif électronique comprenant au moins un composant électronique comportant une première portion semiconductrice à base d'un premier oxyde métallique du type InXZnO où X est un élément choisi parmi le groupe comprenant le gallium (Ga) , l'aluminium (Al), l'antimoine (Sb) , 1 ' yttrium (Y), le magnésium (Mg) , le béryllium (Be) , le zirconium (Zr) , le cadmium (Ca) , le scandium (Se) , le lanthane (La), le nickel (Ni) et l'étain (Sn) , dans lequel la concentration atomique de 1 ' indium dans le premier oxyde métallique est strictement inférieure à la concentration atomique de zinc dans le premier oxyde métallique et dans lequel le rapport pour le premier oxyde métallique entre la concentration atomique de l'élément X et la concentration atomique du zinc est compris entre 0,02 et 0,5.
Selon un mode de réalisation, le rapport, dans le premier oxyde métallique, entre la concentration atomique de 1 ' indium et la concentration atomique du zinc est compris entre 0,1 et 0,9.
Selon un mode de réalisation, la concentration atomique du zinc dans le premier oxyde métallique est comprise entre 10 % et 60 %.
Selon un mode de réalisation, le dispositif comprend une deuxième portion semiconductrice à base d'un deuxième oxyde métallique, le deuxième oxyde métallique étant l'oxyde d' indium et de zinc (InZnO) ou un oxyde ternaire du type InEZnO où E est un élément choisi parmi le groupe comprenant le gallium (Ga) , l'antimoine (Sb) , l'étain (Sn) , 1 ' yttrium (Y), le magnésium (Mg) , le béryllium (Be) et le cadmium (Ca) et la concentration atomique de 1 ' indium dans le deuxième oxyde métallique est strictement supérieure à la concentration atomique de zinc dans le deuxième oxyde métallique.
Selon un mode de réalisation, la première portion semicondutrice est au contact de la deuxième portion semiconductrice .
Selon un mode de réalisation, le dispositif comprend, sur un substrat, un empilement de la première portion semiconductrice et de la deuxième portion semiconductrice.
Selon un mode de réalisation, le dispositif comprend un transistor à effet de champ comprenant une région de canal formée dans la deuxième portion semiconductrice.
Selon un mode de réalisation, le dispositif comprend un transistor à effet de champ comprenant une région de canal formée dans la première portion semiconductrice.
Un mode de réalisation prévoit également un procédé de fabrication d'un dispositif électronique, comprenant la formation d'au moins un composant électronique comportant une première portion semiconductrice à base d'un premier oxyde métallique du type InXZnO où X est un élément choisi parmi le groupe comprenant le gallium (Ga) , l'aluminium (Al), l'antimoine (Sb) , l'yttrium (Y) , le magnésium (Mg) , le béryllium (Be) , le zirconium (Zr) , le cadmium (Ca) , le scandium (Se) , le lanthane (La) , le nickel (Ni) et l'étain (Sn) , dans lequel la concentration atomique de 1 ' indium dans le premier oxyde métallique est strictement inférieure à la concentration atomique de zinc dans le premier oxyde métallique et dans lequel le rapport pour le premier oxyde métallique entre la concentration atomique de l'élément X et la concentration atomique du zinc est compris entre 0,02 et 0,5.
Selon un mode de réalisation, le procédé comprend les étapes de formation de la première portion semiconductrice par un procédé sol-gel et de chauffage de la première portion semiconductrice à une température supérieure à 400°C.
Selon un mode de réalisation, le procédé comprend, en outre, la formation d'une deuxième portion semiconductrice à base d'un deuxième oxyde métallique, le deuxième oxyde métallique étant l'oxyde d' indium et de zinc (InZnO) ou un oxyde ternaire du type InEZnO où E est un élément choisi parmi le groupe comprenant le gallium (Ga) , l'antimoine (Sb) , l'étain (Sn) , l'yttrium (Y), le magnésium (Mg) , le béryllium (Be) et le cadmium (Ca) et la concentration atomique de 1 ' indium dans le deuxième oxyde métallique est strictement supérieure à la concentration atomique de zinc dans le deuxième oxyde métallique.
Brève description des dessins
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
la figure 1 est une vue avec coupe, partielle et schématique, d'un exemple de transistor à effet de champ ;
les figures 2 à 4 représentent des courbes d'évolution du courant drain-source du transistor de la figure 1 en fonction de la tension de grille pour différentes conditions d' éclairement du transistor ; la figure 5 est une vue avec coupe, partielle et schématique, d'un mode de réalisation d'un transistor à effet de champ ;
les figures 6A à 6E sont des vues avec coupe, partielles et schématiques, de structures obtenues à des étapes successives d'un mode de réalisation d'un procédé de fabrication du transistor à effet de champ représenté en figure 5 ;
la figure 7 représente une courbe d'évolution du courant drain-source du transistor de la figure 5 en fonction de la tension de grille pour différentes conditions d' éclairement du transistor ;
les figures 8 et 9 sont des vues avec coupe, partielles et schématiques, d'autres modes de réalisation d'un transistor à effet de champ ; et
les figures 10 et 11 sont des vues avec coupe, partielles et schématiques, de modes de réalisation d'autres composants électroniques .
Description détaillée
Par souci de clarté, de mêmes éléments ont été désignés par de mêmes références aux différentes figures et, de plus, les diverses figures ne sont pas tracées à l'échelle. Dans la suite de la description, les expressions "sensiblement", "environ" et "approximativement" signifient "à 10 % près". En outre, on entend par "couche principalement constituée d'un matériau" ou "couche à base d'un matériau" qu'une couche comporte une proportion supérieure ou égale à 95 % dudit matériau, cette proportion étant préférentiellement supérieure à 99 %.
Dans la suite de la description, on appelle matériau isolant électriquement un matériau dont la résistivité est supérieure à 10^ Q.m et on appelle matériau semiconducteur un matériau dont la résistivité électrique est comprise entre 0,1 Q.m et 103 Q.m.
La figure 1 est une vue en coupe d'un exemple d'un dispositif électronique 10 comprenant un transistor MOS 11 dit « à grille basse ». Le dispositif électronique 10 comprend successivement, du bas vers le haut :
un substrat 12 ;
une portion conductrice 14 sur le substrat 12 ;
une couche isolante 16 recouvrant la portion conductrice
14 et le substrat 12 ;
des portions conductrices 18, 20 sur la couche isolante
16 ; et
une couche semiconductrice 22 recouvrant la couche isolante 16 et les portions conductrices 18, 20.
A titre de variante, la couche semiconductrice 22 peut être interposée entre la couche isolante 16 et les portions conductrices 18, 20.
La portion conductrice 14 forme la grille du transistor MOS. La couche isolante 16 correspond à l'isolant de la grille du transistor MOS 11. Les portions conductrices 18 et 20 forment les contacts de drain et de source du transistor MOS 11. Le canal du transistor MOS 11 est formé dans la couche semiconductrice 22.
L'épaisseur du substrat 12 peut être comprise entre 5 ym et 1000 um. Le substrat 12 peut être un substrat rigide ou un substrat flexible. Un substrat flexible est un substrat qui peut, sous l'action d'une force extérieure, se déformer, notamment se plier, sans se casser ou se déchirer. Un exemple de substrat rigide comprend un substrat en silicium, en germanium ou en verre. Un exemple de substrat flexible comprend un film en PEN (polyéthylène naphtalate) , PET (polyéthylène téréphtalate) , PI (polyimide) ou PEEK (polyétheréthercétone) . De préférence, le substrat 12 est un film flexible ayant une épaisseur de 10 ym à 300 ym.
Les portions conductrices 14, 18, 20 peuvent avoir une épaisseur comprise entre 20 nm et 100 nm. Elles peuvent être réalisées en oxyde d'étain et d'aluminium, en un matériau métallique, notamment l'argent, l'or, le nickel, le palladium, le platine, l'aluminium ou un alliage ou un mélange d'au moins deux de ces matériaux ou en un polymère conducteur, par exemple du PEDOT : PSS (le poly (3, 4-éthylènedioxythiophène) : poly (styrène sulfonate) ) .
La couche isolante 16 a une épaisseur comprise entre 20 nm et 1 um, de préférence entre 100 nm et 500 nm. Elle peut être réalisée en un oxyde, par exemple de l'alumine (AI2O3) ou du dioxyde de silicium (SiC^) , ou en un polymère isolant, par exemple du polystyrène.
La couche semiconductrice 22 a une épaisseur comprise entre 5 nm et 40 nm. La couche semiconductrice 22 peut être réalisée en un oxyde d'indium et de zinc (InZnO) , ou en un oxyde ternaire du type InEZnO où E est un élément choisi parmi le groupe comprenant le gallium (Ga) , l'antimoine (Sb) , l'étain (Sn) , 1 ' yttrium (Y), le magnésium (Mg) , le béryllium (Be) et le cadmium (Ca) . La concentration atomique de 1 ' indium est strictement supérieure à la concentration atomique de zinc. De préférence, le rapport entre la concentration atomique de 1 ' indium et la concentration atomique du zinc est compris entre 1 et 3. Le rapport entre la concentration atomique de l'élément E et la concentration atomique de 1 ' indium est compris entre 0,001 et 0,25. La concentration atomique de 1 ' indium dans le matériau InEZnO est comprise entre 5 % et 80 %.
La figure 2 représente des courbes d'évolution du courant drain-source Ids du transistor MOS 11 de la figure 1 en fonction de la tension de grille Vg lorsque la couche semiconductrice 22 reçoit un rayonnement monochromatique à une longueur d'onde de 530 nm, ce qui correspond à une lumière verte. Ces courbes ont été obtenues pour un transistor MOS dont les caractéristiques étaient les suivantes :
la couche semiconductrice 22 avait une épaisseur de 5 nm à 200 nm et était en IGZO du type In3GaQ^4Zn20 ;
la longueur de canal était de 20 ym ;
les portions conductrices 14, 18, 20 avaient une épaisseur de 40 nm et étaient en ITO ;
la couche isolante 16 avait une épaisseur de 500 nm et était en alumine ; et la tension source-drain était de 20 V.
La couche semiconductrice 22 a été réalisée à partir d'un sol préparé en mélangeant 30 mg de poudre d'acétate d'indium hydraté (In (CH3COO) 3.H2O) , 20 mg de poudre de dihydrate d'acétate de zinc (Zn (CH3COO) 2 · 2H2O) , 5 mg de poudre de nitrate de gallium hydraté (Ga (NO3) 3. XH2O) , 10 ml de 2-méthoxyéthanol et 0,5 ml d'éthanolamine. La solution a été agitée pendant 1 heure à 70°C. La couche semiconductrice 22 a été déposée à la tournette en 3 fois, chaque couche déposée étant séchée entre deux dépôts successifs à 450 °C pendant 10 minutes. Un recuit final à 450 °C pendant 1 heure a été réalisé.
Les courbes, de la droite vers la gauche en partie centrale de la figure 2, ont été obtenues respectivement en l'absence de rayonnement extérieur (courbe en trait continu) et pour des rayonnements extérieurs à des puissances par unité de surface croissantes (courbes en traits pointillés) de 6,06.10- , 1,48.10-6, 4,17.10-5, 8,38.10-5, 1,59.10-4, 3,49.10-4 et 5,99.10~4 W/cm2.
La figure 3 représente des courbes d'évolution du courant drain-source Ids du transistor MOS 11 de la figure 1 en fonction de la tension de grille Vg lorsque la couche semiconductrice 22 reçoit un rayonnement monochromatique à une longueur d'onde de 450 nm, ce qui correspond à une lumière bleue. Les dimensions et la polarisation du transistor MOS 11 étaient les mêmes que celles décrites précédemment en relation avec la figure 2. Ces courbes, de la droite vers la gauche en partie centrale de la figure 3, ont été obtenues respectivement en l'absence de rayonnement extérieur (courbe en trait continu) et pour des rayonnements à des puissances par unité de surface croissantes (courbes en traits pointillés) de 3,28.10-^, 4,79.10-6, 1,12.10-5, 2,83.10-5, 4,45.10-8 et 1,02.10-4 W/cm2.
La figure 4 représente des courbes d'évolution du courant drain-source Ids du transistor MOS 11 de la figure 1 en fonction de la tension de grille Vg lorsque la couche semiconductrice 22 reçoit un rayonnement monochromatique à une longueur d'onde de 254 nm, ce qui correspond à un rayonnement ultraviolet (UV) . Les dimensions et la polarisation du transistor MOS 11 étaient les mêmes que celles décrites précédemment en relation avec la figure 2. Ces courbes, de la droite vers la gauche en partie centrale de la figure 4, ont été obtenues respectivement en l'absence de rayonnement extérieur (courbe en trait continu) et pour des rayonnements à des puissances par unité de surface croissantes (courbes en traits pointillés) de 0,5, 1, 4 et 10 mW/cm2.
Comme cela apparaît sur les figures 2 à 4, les courbes d'évolution du courant drain-source Ids du transistor MOS 11 en fonction de la tension de grille Vg se décalent vers les tensions négatives lorsque la puissance par unité de surface du rayonnement reçu par le transistor augmente. En particulier, la tension de seuil du transistor MOS 11 se décale vers les tensions négatives. En outre, notamment pour un rayonnement UV, il n'y a plus d'effet de champ lorsque la puissance du rayonnement est supérieure ou égale à 10 mW/cm2. Un tel transistor MOS ne peut pas être utilisé dans un circuit électronique en raison de la variation de ses propriétés de conduction.
La figure 5 représente un dispositif électronique 30 comprenant un mode de réalisation d'un transistor à effet de champ dit « à grille haute » 32.
Le transistor MOS 32 comprend l'ensemble des éléments du transistor MOS 11 décrit précédemment en relation avec la figure 1 et comprend, en outre, une couche de protection 34 en matériau semiconducteur recouvrant la couche semiconductrice 22. La couche de protection 34 est disposée sur le parcours du rayonnement 24 qui atteindrait la couche semiconductrice 22 si la couche de protection 34 n'était pas présente.
La couche de protection 34 a une épaisseur comprise entre 50 nm et 200 nm. La couche semiconductrice 22 peut être réalisée en un oxyde ternaire du type InXZnO où X est un élément choisi parmi le groupe comprenant le gallium (Ga) , l'aluminium (Al), l'antimoine (Sb) , l'yttrium (Y), le magnésium (Mg) , le béryllium (Be) , le zirconium (Zr) , le cadmium (Ca) , le scandium (Se), le lanthane (La), le nickel (Ni) et l'étain (Sn) .
La concentration atomique de 1 ' indium est strictement inférieure à la concentration atomique de zinc. Le rapport entre la concentration atomique de 1 ' indium et la concentration atomique du zinc est compris entre 0,1 et 0,9, de préférence entre 0,3 et 0,7, par exemple environ 0,5. Le rapport entre la concentration atomique de l'élément X et la concentration atomique du zinc est compris entre 0,02 et 0,5. La concentration atomique du zinc dans le matériau InXZnO est comprise entre 10 % et 60 %.
De préférence, dans le cas où l'élément X est l'aluminium, le rapport entre la concentration atomique de l'aluminium et la concentration atomique du zinc est supérieur à 0,05. De préférence, dans le cas où l'élément X est le gallium ou l'étain, le rapport entre la concentration atomique du gallium et la concentration atomique du zinc est supérieur à 0,2.
Les figures 6A à 6E illustrent des étapes successives d'un mode de réalisation d'un procédé de fabrication du transistor MOS 32 représenté en figure 5.
La figure 6A représente la structure obtenue après la formation de la portion conductrice 14 sur le substrat 12. La portion conductrice 14 peut être déposée par évaporation sous vide, par sérigraphie ou par impression par jet d'encre.
La figure 6B représente la structure obtenue après la formation de la couche isolante 16. La couche isolante 16 peut être déposée par dépôt chimique en phase vapeur (CVD, sigle anglais pour Chemical Vapor Déposition) , par dépôt de couche atomique (ALD, sigle anglais pour Atomic Layer Déposition) , par dépôt à la tournette ou par impression par jet d'encre. Selon le matériau utilisé pour la couche isolante 16, un traitement de surface peut être prévu. A titre d'exemple, dans le cas où la couche isolante 16 est en S1O2, une étape de nitruration de la surface de la couche isolante peut être prévue.
La figure 6C représente la structure obtenue après la formation des portions conductrices 18, 20 sur la couche isolante 16. Les portions conductrices 18, 20 peuvent être formées comme la portion conductrice 14.
La figure 6D représente la structure obtenue après la formation de la couche semiconductrice 22. La couche semiconductrice 22 peut être déposée selon un procédé par voie sèche, notamment par dépôt physique en phase vapeur (PVD, sigle anglais pour Physical Vapor Déposition) , ALD ou par CVD, ou par un dépôt par voie humide, notamment par sol-gel.
La formation de la couche semiconductrice 22 peut comprendre une étape de préparation d'un sol contenant l'oxyde semiconducteur composant la couche semiconductrice 22, une étape de dépôt du sol et une étape de séchage du gel. L'étape de préparation du sol peut comprendre la préparation d'une solution comprenant des précurseurs de l'oxyde semiconducteur. Les précurseurs peuvent être des alcoxydes métalliques et/ou des sels métalliques. A titre d'exemple, dans le cas où l'oxyde semiconducteur est le IGZO, le précurseur du zinc peut être le dihydrate d'acétate de zinc (Zn (CH3COO) 2 · 2H2O) , le précurseur du gallium peut être le nitrate de gallium hydraté (Ga (N03) 3. XH2O) et le précurseur de 1 ' indium peut être l'acétate d'indium hydraté (In (CH3COO) 3.H2O) , ces précurseurs pouvant se présenter sous la forme de poudres. Les précurseurs sont ajoutés à un solvant, par exemple le méthoxyéthanol . Un agent dispersant, par exemple de 1 ' éthanolamine, peut en outre être ajouté. Les réactions chimiques sont déclenchées lorsque les précurseurs sont mis en présence d'eau : l'hydrolyse des précurseurs intervient tout d'abord, puis la condensation des produits hydrolysés conduit à la gélification du système. Avant la gélification, la solution colloïdale de particules (1 à 1 000 nanomètres de diamètre) dans laquelle se déroulent les réactions d'hydrolyse et de condensation est appelée sol. Les réactions d'hydrolyse des précurseurs et de condensation des composés hydrolysés conduisent à la formation d'un réseau tridimensionnel de l'oxyde métallique. Le sol peut être agité pendant plusieurs heures. Il est observé une augmentation de la viscosité du sol jusqu'à l'obtention du gel. De préférence, l'étape de formation de la couche semiconductrice 22 est réalisée avant l'obtention du gel, lorsque le sol a la viscosité souhaitée. Selon un mode de réalisation, le sol est translucide. Selon un mode de réalisation, l'étape d'agitation du sol peut être effectuée à une température comprise entre -20°C et 100°C.
Le procédé de formation de la couche semiconductrice 22 peut correspondre à un procédé dit additif, par exemple par impression directe du sol aux emplacements souhaités, par exemple par impression par jet d'encre, héliographie, sérigraphie, flexographie, revêtement par pulvérisation (en anglais spray coating) ou dépôt de gouttes (en anglais drop-casting) . Le procédé de formation de la couche semiconductrice 22 peut correspondre à un procédé dit soustractif, dans lequel le sol est déposé sur la totalité de la structure et dans lequel les portions non utilisées sont ensuite retirées, par exemple par photolithographie ou ablation laser. Selon le matériau considéré, le dépôt sur la totalité de la structure peut être réalisé par dépôt à la tournette, revêtement par pulvérisation, héliographie, revêtement par filière (en anglais slot-die coating) , revêtement à la lame (en anglais blade-coating) , flexographie ou sérigraphie.
L'étape de séchage peut être réalisée à une température comprise entre 300 °C et 500 °C. Les inventeurs ont mis en évidence que pour une telle température de séchage, le matériau à base d'oxyde métallique finalement obtenu est un semiconducteur. Une explication serait que, en raison de la température élevée de séchage, la structure ordonnée du gel se fige rapidement. En outre, les éléments issus des précurseurs pouvant favoriser un caractère isolant électriquement tendent à quitter, sensiblement en totalité, le gel par évaporation.
Selon une variante, les opérations décrites précédemment de dépôt du sol et de séchage peuvent être répétées plusieurs fois pour obtenir une couche semiconductrice 22 ayant l'épaisseur souhaitée .
La figure 6E représente la structure obtenue après la formation de la couche de protection 34. Le procédé de fabrication de la couche de protection 34 peut mettre en oeuvre un procédé sol-gel analogue au procédé décrit précédemment pour la formation de la couche semiconductrice 22 à la différence que les précurseurs utilisés sont adaptés à la formation de l'oxyde ternaire du type InXZnO où X est un élément choisi parmi le groupe comprenant le gallium (Ga) , l'aluminium (Al), l'antimoine (Sb) , 1 ' yttrium (Y), le magnésium (Mg) , le béryllium (Be) , le zirconium (Zr) , le cadmium (Ca) , le scandium (Se) , le lanthane (La) , le nickel (Ni) et l'étain (Sn) et que les proportions des précurseurs sont choisies pour obtenir les rapports stoechiométriques souhaités. A titre d'exemple, lorsque l'élément X est l'aluminium, le précurseur utilisé peut être du chlorure d'aluminium (AICI3) .
La figure 7 représente des courbes d'évolution du courant drain-source Ids du transistor MOS 32 de la figure 5 en fonction de la tension de grille Vg lorsque la couche semiconductrice 22 reçoit un rayonnement monochromatique à une longueur d'onde de 254 nm, ce qui correspond à un rayonnement ultraviolet (UV) . Les caractéristiques du transistor 32 étaient les mêmes que celles décrites précédemment en relation avec la figure 2. De plus, la couche de protection 34 était en InAlZNO, le rapport entre la concentration d'indium et la concentration de zinc étant de 0,5 et la concentration atomique d'aluminium étant de 5 % . La couche 34 avait une épaisseur de 15 nm.
La couche semiconductrice 34 a été réalisée à partir d'un sol préparé en mélangeant 20 mg de poudre de In (CH3COO) 3.¾(),
43 mg de poudre de Zn (CH3COO) 2 · 2H2O, 15 mg de poudre de AICI3, 10 ml de 2-méthoxyéthanol et 0,5 ml d'éthanolamine. La solution a été agitée pendant 4 heures à 70 °C. La couche semiconductrice 34 a été déposée à la tournette en 3 fois, chaque couche déposée étant séchée entre deux dépôts successifs à 450 °C pendant 10 minutes. Un recuit final à 450 °C pendant 1 heure a été réalisé.
Les courbes, de la gauche vers la droite en partie centrale de la figure 7, ont été obtenues respectivement en l'absence de rayonnement extérieur (courbe en trait continu) et pour des rayonnements à des puissances par unité de surface croissantes (courbes en traits pointillés) de 6,06.10 b, 1,48.10-6, 4,17.10-5, 8,38.10-5, 1,59.10-4, 3,49.10-4 et 5,99.10~5 W/cm2.
Comme cela apparaît sur la figure 7, les courbes sont sensiblement superposées, au moins dans la zone de conduction, ce qui signifie que les propriétés de conduction du transistor MOS 32 sont indépendantes de la puissance par unité de surface du rayonnement 24. La couche de protection 34 agit donc comme un écran protégeant la couche semiconductrice 22 du rayonnement 24.
De façon avantageuse, comme la couche de protection 34 est en un matériau semiconducteur, elle ne modifie pas les propriétés de conduction de la couche semiconductrice 22. En outre, comme la couche de protection 34 est composée d'un oxyde ternaire ayant une structure analogue à celle de la couche semiconductrice 22, il n'est pas observé de diffusion d'éléments, notamment l'hydrogène et l'oxygène, de la couche de protection 34 vers la couche semiconductrice 22 et inversement. Ceci pourrait se produire si la couche de protection 34 était réalisée en un matériau diélectrique, par exemple un polymère isolant ou de l'oxyde de silicium.
La figure 8 est une vue en coupe d'un mode de réalisation d'un dispositif électronique 40 comprenant un transistor 41 à effet de champ dit « à grille haute ». Le dispositif électronique 40 comprend successivement, du bas vers le haut :
un substrat 42 ;
une couche de protection 44 ;
des portions conductrices 46, 48 sur la couche de protection 44 ;
une couche semiconductrice 50 recouvrant les portions conductrices 46, 48 et la couche de protection 44 ;
une couche isolante 52 recouvrant la couche semiconductrice 50 ; et
une portion conductrice 54 sur la couche isolante 52. Le substrat 42, les portions conductrices 46, 48, 54, la couche semiconductrice 50, la couche isolante 52 et la couche de protection 44 peuvent avoir les mêmes caractéristiques, notamment les mêmes compositions, que celles décrites précédemment respectivement pour le substrat 12, les portions conductrices 18, 20, 14, la couche semiconductrice 22, la couche isolante 16 et la couche de protection 34.
La position de la couche de protection 44 est adaptée au cas où le dispositif électronique 40 reçoit un rayonnement, représenté par des flèches 56, du côté du substrat 42. A titre de variante, la couche de protection 44 peut être située du côté du substrat 12 opposé à la couche semiconductrice 22. Dans le cas où le dispositif électronique 40 reçoit un rayonnement du côté de la couche isolante 52, la couche de protection 44 peut être interposée entre la couche semiconductrice 50 et la couche isolante 52 ou recouvrir la couche isolante 52 et la portion conductrice 54.
La figure 9 est une vue en coupe d'un mode de réalisation d'un dispositif électronique 60 comprenant un transistor 61 à effet de champ dit « à grille haute » 32.
Le transistor MOS 61 comprend l'ensemble des éléments du transistor MOS 11 décrit précédemment en relation avec la figure 1 à la différence que la couche semiconductrice 22 est remplacée par une couche semiconductrice 62 ayant la même composition que la couche de protection 34 décrite précédemment. La structure représentée en figure 9 est adaptée au cas où l'utilisation d'un transistor MOS ayant des performances de fonctionnement dégradées est possible.
La figure 10 est une vue en coupe d'un mode de réalisation d'un dispositif électronique 70 comprenant une diode 71. Le dispositif électronique 70 comprend successivement, du bas vers le haut :
un substrat 72 ;
une portion conductrice 74 sur le substrat 72 ; une couche semiconductrice 76 recouvrant la portion conductrice 72 ; une couche de protection 78 recouvrant la couche semiconductrice 76 ; et
une portion conductrice 79 sur la couche de protection 78.
Le substrat 72, les portions conductrices 74, 79, la couche semiconductrice 76 et la couche de protection 78 peuvent avoir les mêmes caractéristiques, notamment les mêmes compositions, que celles décrites précédemment respectivement pour le substrat 12, les portions conductrices 18, 20, la couche semiconductrice 22 et la couche de protection 34.
La position de la couche de protection 78 est adaptée au cas où le dispositif électronique 70 reçoit un rayonnement du côté de la portion conductrice 79. A titre de variante, la couche de protection 78 peut recouvrir la portion conductrice 79 du côté opposé à la couche semiconductrice 76.
La figure 11 est une vue en coupe d'un mode de réalisation d'un dispositif électronique 80 comprenant une résistance ou une capacité 81 à jonction. Le dispositif électronique 80 comprend l'ensemble des éléments de la diode 71 représentée en figure 10 à la différence qu'il comprend, en outre, une couche isolante 82 entre la couche de protection 78 et la portion conductrice 79. La couche isolante 82 peut avoir la même composition que la couche isolante 16 décrite précédemment. La position de la couche de protection 78 est adaptée au cas où le dispositif électronique 80 reçoit un rayonnement du côté de la portion conductrice 79. A titre de variante, la couche de protection 78 peut recouvrir la portion conductrice 79 du côté opposé à la couche semiconductrice 76.

Claims

REVENDICATIONS
1. Procédé de fabrication d'un dispositif électronique (30 ; 40 ; 60), comprenant la formation d'au moins un composant électronique (32 ; 41 ; 61) comportant une première portion semiconductrice (34 ; 62) à base d'un premier oxyde métallique du type InXZnO où X est un élément choisi parmi le groupe comprenant le gallium (Ga) , l'aluminium (Al), l'antimoine (Sb) , l'yttrium (Y), le magnésium (Mg) , le béryllium (Be) , le zirconium (Zr) , le cadmium (Ca) , le scandium (Se) , le lanthane (La), le nickel (Ni) et l'étain (Sn) , dans lequel la concentration atomique de 1 ' indium dans le premier oxyde métallique est strictement inférieure à la concentration atomique de zinc dans le premier oxyde métallique et dans lequel le rapport pour le premier oxyde métallique entre la concentration atomique de l'élément X et la concentration atomique du zinc est compris entre 0,02 et 0,5, le procédé comprenant les étapes de formation de la première portion semiconductrice (34 ; 62) par un procédé sol-gel et de chauffage de la première portion semiconductrice à une température supérieure à 400 °C.
2. Procédé selon la revendication 1, dans lequel le rapport, dans le premier oxyde métallique, entre la concentration atomique de 1 ' indium et la concentration atomique du zinc est compris entre 0,1 et 0,9.
3. Procédé selon la revendication 1 ou 2, dans lequel la concentration atomique du zinc dans le premier oxyde métallique est comprise entre 10 % et 60 %.
4. Procédé selon l'une quelconque des revendications 1 à 3, comprenant, en outre, la formation d'une deuxième portion semiconductrice (22) à base d'un deuxième oxyde métallique, le deuxième oxyde métallique étant l'oxyde d' indium et de zinc (InZnO) ou un oxyde ternaire du type InEZnO où E est un élément choisi parmi le groupe comprenant le gallium (Ga) , l'antimoine (Sb) , l'étain (Sn) , l'yttrium (Y), le magnésium (Mg) , le béryllium (Be) et le cadmium (Ca) et dans lequel la concentration atomique de 1 ' indium dans le deuxième oxyde métallique est strictement supérieure à la concentration atomique de zinc dans le deuxième oxyde métallique.
5. Procédé selon la revendication 4, dans lequel la première portion semiconductrice (34) est formée au contact de la deuxième portion semiconductrice (22) .
6. Procédé selon la revendication 5, comprenant, sur un substrat (12), la formation d'un empilement de la première portion semiconductrice (34) et de la deuxième portion semiconductrice (22) .
7. Procédé selon l'une quelconque des revendications
4 à 6, comprenant la formation d'un transistor à effet de champ (32 ; 41) comprenant une région de canal formée dans la deuxième portion semiconductrice (22) .
8. Procédé selon l'une quelconque des revendications 1 à 3, comprenant la formation d'un transistor à effet de champ
(32 ; 41) comprenant une région de canal formée dans la deuxième portion semiconductrice (22) .
9. Dispositif électronique obtenu par le procédé de fabrication selon l'une quelconque des revendications 1 à 8.
PCT/FR2015/052040 2014-07-31 2015-07-23 Composant electronique comprenant une portion d'un oxyde semiconducteur et son procede de fabrication Ceased WO2016016552A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR14/57437 2014-07-31
FR1457437A FR3024590B1 (fr) 2014-07-31 2014-07-31 Composant electronique comprenant une portion d'un oxyde semiconducteur et son procede de fabrication

Publications (1)

Publication Number Publication Date
WO2016016552A1 true WO2016016552A1 (fr) 2016-02-04

Family

ID=51570726

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2015/052040 Ceased WO2016016552A1 (fr) 2014-07-31 2015-07-23 Composant electronique comprenant une portion d'un oxyde semiconducteur et son procede de fabrication

Country Status (2)

Country Link
FR (1) FR3024590B1 (fr)
WO (1) WO2016016552A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111725238A (zh) * 2019-03-19 2020-09-29 群创光电股份有限公司 工作模块

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1457437A (fr) 1965-07-08 1966-01-24 Le Electrotekhnichesky I Procédé de dosage des impuretés dans les matériaux cristallins et dispositif pour sa mise en oeuvre
US20130119373A1 (en) * 2011-11-11 2013-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20140027759A1 (en) * 2012-07-24 2014-01-30 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1457437A (fr) 1965-07-08 1966-01-24 Le Electrotekhnichesky I Procédé de dosage des impuretés dans les matériaux cristallins et dispositif pour sa mise en oeuvre
US20130119373A1 (en) * 2011-11-11 2013-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20140027759A1 (en) * 2012-07-24 2014-01-30 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ROBERT A. STREET ET AL: "Sol-Gel Solution-Deposited InGaZnO Thin Film Transistors", ACS APPLIED MATERIALS & INTERFACES, vol. 6, no. 6, 26 March 2014 (2014-03-26), pages 4428 - 4437, XP055177613, ISSN: 1944-8244, DOI: 10.1021/am500126b *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111725238A (zh) * 2019-03-19 2020-09-29 群创光电股份有限公司 工作模块
CN111725238B (zh) * 2019-03-19 2023-08-15 群创光电股份有限公司 具有晶体管元件的工作模块

Also Published As

Publication number Publication date
FR3024590B1 (fr) 2018-01-12
FR3024590A1 (fr) 2016-02-05

Similar Documents

Publication Publication Date Title
Carlos et al. UV-mediated photochemical treatment for low-temperature oxide-based thin-film transistors
US7507618B2 (en) Method for making electronic devices using metal oxide nanoparticles
KR101343570B1 (ko) 보론이 도핑된 산화물 반도체 박막을 적용한 박막 트랜지스터 및 그의 제조방법
TWI566414B (zh) Thin film transistor and manufacturing method thereof
US8263977B2 (en) TFT substrate and TFT substrate manufacturing method
JP5250929B2 (ja) トランジスタおよびその製造方法
US8563356B2 (en) Thin film transistor and method of fabricating the same
TWI789380B (zh) 具有二維側邊異質結構之半導體裝置及其製造方法
Lee et al. Flexible ZnO transparent thin-film transistors by a solution-based process at various solution concentrations
CN104335353A (zh) 薄膜晶体管
CN108023019B (zh) 一种钙钛矿光电晶体管及其制备方法
JP2010123913A (ja) 薄膜トランジスタ及びその製造方法
US9076721B2 (en) Oxynitride channel layer, transistor including the same and method of manufacturing the same
CN102742015A (zh) 无定形氧化物薄膜、使用所述无定形氧化物薄膜的薄膜晶体管及其制造方法
US20100321279A1 (en) Transistor, electronic device including a transistor and methods of manufacturing the same
US12446248B2 (en) Two-dimensional semiconductor transistor with reduced hysteresis and method of manufacturing the same
Jeon et al. Contact properties of a low-resistance aluminum-based electrode with metal capping layers in vertical oxide thin-film transistors
CA2765981A1 (fr) Structure de contact a semi-conducteurs metal-oxyde metallique de redressement transparente, procede de fabrication et utilisation de ladite structure de contact
JP2007150156A (ja) トランジスタおよびその製造方法
WO2016016552A1 (fr) Composant electronique comprenant une portion d'un oxyde semiconducteur et son procede de fabrication
EP1800336A1 (fr) Revetement a base de mgo pour l'isolation electrique de substrats semi-conducteurs et procede de fabrication
Zhang et al. Performance Modulation of Printed Two-Dimensional GaO x Film Transistor Upon Annealing Treatment
KR102420428B1 (ko) 산화물 반도체 기반의 p-n 접합을 이용한 반도체 소자, 이의 제조방법 및 이를 포함하는 광 검출기
CN113594099B (zh) 基于钙钛矿单晶衬底与二维材料沟道的CMOS FinFET器件及其制备方法
CN207818623U (zh) 一种钙钛矿光电晶体管

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15753727

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15753727

Country of ref document: EP

Kind code of ref document: A1