WO2016013074A1 - 映像表示システム、映像表示装置、および映像供給装置 - Google Patents

映像表示システム、映像表示装置、および映像供給装置 Download PDF

Info

Publication number
WO2016013074A1
WO2016013074A1 PCT/JP2014/069467 JP2014069467W WO2016013074A1 WO 2016013074 A1 WO2016013074 A1 WO 2016013074A1 JP 2014069467 W JP2014069467 W JP 2014069467W WO 2016013074 A1 WO2016013074 A1 WO 2016013074A1
Authority
WO
WIPO (PCT)
Prior art keywords
video
display
video display
delay
supply device
Prior art date
Application number
PCT/JP2014/069467
Other languages
English (en)
French (fr)
Inventor
溝添 博樹
甲 展明
Original Assignee
日立マクセル株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日立マクセル株式会社 filed Critical 日立マクセル株式会社
Priority to PCT/JP2014/069467 priority Critical patent/WO2016013074A1/ja
Publication of WO2016013074A1 publication Critical patent/WO2016013074A1/ja

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1446Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display display composed of modules, e.g. video walls
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12Synchronisation between the display unit and other units, e.g. other display units, video-disc players

Definitions

  • the present invention relates to a video display system including a plurality of video display devices, and a video display device and a video supply device used therefor.
  • a multi-screen display device that configures a large screen by combining multiple displays and displays video has been put into practical use. If the display timings of the images do not match on multiple displays, for example, when moving images are displayed or when the contents of the images are switched all at once, the images displayed on each display update with time differences. It becomes difficult to see. Therefore, it is desirable to display the video in synchronization between the displays.
  • Patent Document 1 a method described in Patent Document 1 is known as a method for displaying video in synchronization with a plurality of displays.
  • the multi-display control unit receives information on the time at which the reference image data is received in each display unit and the time at which the display processing of the image data is completed, obtains the display processing time in each display unit, A method of adjusting the transmission schedule of image data for each display unit based on the above is described.
  • the method described in Patent Document 1 requires adjustment means (delay means) for adjusting the data transmission timing on the multi-display control unit side (transmission side) that transmits image data to each display unit. Since this adjustment means is required for the number of display units to be connected, if the number of display units increases, the burden on the multi-display control unit increases, which contributes to an increase in cost. In addition, when various types of display devices are connected together as each display unit, the transmission side cannot grasp the performance of each display unit in advance, so that the delay time has a margin. There must be. Therefore, there is a problem that the utilization efficiency of the hardware resources of the entire system is lowered.
  • An object of the present invention is to provide a video display system that can synchronize display timings among a plurality of displays while suppressing a burden on a transmitting apparatus side.
  • a video display system of the present invention includes a video supply device and a plurality of video display devices that receive a video signal transmitted from the video supply device and display the video signal on a display unit.
  • Each of the display devices includes a video signal receiving unit that receives a video signal transmitted from the video supply device, and a storage unit that stores a display delay time required from the reception of the video signal to the start of video display on the display unit And delay means for delaying the start of video display of the received video signal by a predetermined time, separately from the display delay time.
  • the video supply device includes an information reading unit that acquires information of each display delay time from the storage unit of the plurality of video display devices, and a video display in each video display device based on the acquired display delay time of each video display device.
  • a calculation unit that determines a delay offset that delays the start of a predetermined time, and a video signal transmission unit that transmits information on the delay offset together with the video signal to a plurality of video display devices.
  • Each of the plurality of video display devices delays the start of video display by adding a predetermined time by the delay means based on the received delay offset information, thereby delaying the start of video display in the plurality of video display devices. Synchronize.
  • the present invention it is possible to eliminate a shift in display timing among a plurality of displays while suppressing a burden on the transmission device side and an increase in cost.
  • FIG. 1 is a configuration diagram illustrating an example of a video display system in Embodiment 1.
  • FIG. The figure which shows the internal structure of a video output device and a video input device. The figure explaining generation
  • FIG. 6 is a diagram for explaining display timing synchronization according to the first embodiment.
  • FIG. 10 is a diagram for explaining display timing synchronization in the second embodiment.
  • FIG. 10 is a diagram for explaining display timing synchronization in the third embodiment.
  • FIG. 10 is a configuration diagram illustrating an example of a video display system according to a fifth embodiment.
  • a set top box will be described as an example of a video supply device that transmits video signals
  • a display will be described as an example of a plurality of video display devices that receive video signals and display video.
  • FIG. 1 is a configuration diagram illustrating an example of a video display system according to the first embodiment.
  • a set-top box (hereinafter referred to as STB) 120 and a plurality of displays 101 to 104 are connected by video transmission cables 111 to 114 such as HDMI (High-Definition Multimedia Interface, HDMI Licensing, trademark of LLC).
  • HDMI High-Definition Multimedia Interface
  • LCD High-Definition Multimedia Interface
  • trademark of LLC trademark of LLC
  • FIG. 2 is a diagram showing an internal configuration of the video output device and the video input device.
  • the video output device 1000 (source device) corresponds to, for example, the STB 120 in FIG. 1
  • the video input device 1050 (sink device) corresponds to, for example, the displays 101 to 104 in FIG. Note that only one video input device 1050 (sink device) corresponding to the four displays 101 to 104 is shown for simplicity.
  • the video output device 1000 and the video input device 1050 are connected by an HDMI cable.
  • the video output device 1000 includes a signal source 1001, an encryption unit 1002, a video / audio signal transmission unit 1003, a CP (ContentCPProtection) processing unit 1004, a CPU (Central ⁇ Processing Unit) 1005, and an EDID (Extended DisplayEDIdentification Data) reading unit 1006. , A detection unit 1007, a power supply unit 1008, a CEC (Consumer Electronics Control) unit 1009, and a setting storage unit 1010.
  • the video input device 1050 includes a display unit 1051, an encryption / decryption unit 1052, a video / audio signal reception unit 1053, a CP processing unit 1054, a CPU 1055, an EDID storage unit 1056, a control unit 1057, a CEC unit 1059, and a delay unit 1060. .
  • the video output device 1000 is controlled by the CPU 1005, and the video input device 1050 is controlled by the CPU 1055.
  • Each of these CPUs 1005 and 1055 is operated by a user via an MMI (Man-Machine Interface) device including a remote operation device (not shown) attached to the video output device 1000 or the video input device 1050.
  • MMI Man-Machine Interface
  • the signal source 1001 is a video signal source such as an external video input terminal, a DVD, or a broadcast receiving unit, and outputs the video signal to the encryption unit 1002.
  • the encryption unit 1002 encrypts the input video signal by HDCP (High-bandwidth Digital Content Protection), for example, and outputs it to the video / audio signal transmission unit 1003.
  • the video / audio signal transmitting unit 1003 attaches metadata such as format information and colorimetry to the input video signal, converts it to a TMDS (Transmission Minimized Differential Signaling) serial transmission system, and transmits it via the TMDS signal line. Then, the data is transmitted to the video / audio signal receiving unit 1053 of the video input device 1050.
  • TMDS Transmission Minimized Differential Signaling
  • the CP processing unit 1004 authenticates whether the connected video input device 1050 has a regular HDCP processing function via the CP processing unit 1054 and the DDC (Display Data Channel) signal line, and the authentication is obtained. Thereafter, the encryption key information is output to the encryption unit 1002. That is, the encryption unit 1002 transmits a video signal obtained by subjecting the input video signal to content protection processing based on the key information input from the CP processing unit 1004. For this reason, the video input device 1050 cannot decrypt the video signal without the key information that can decrypt the content-protected video signal.
  • the power supply unit 1008 generates a DC voltage + 5V from an AC power supply (not shown) or a battery supplied to the video output device 1000, and supplies the DC voltage + 5V to the EDID storage unit 1056 and the control unit 1057 of the video input device 1050 via the + 5V power supply line. To do.
  • the EDID reading unit 1006 reads out from the EDID storage unit 1056 of the video input device 1050 via the DDC signal line, and outputs the received EDID to the CPU 1005.
  • the CPU 1005 determines the format of the video signal and audio signal to be transmitted based on the input EDID and stores the format setting information in the setting storage unit 1010, while the signal source 1001 stores the output format of the video signal and audio signal.
  • the video / audio signal transmission unit 1003 controls not to transmit the video signal until the initialization and the above-described CP processing are completed.
  • the detection unit 1007 When the detection unit 1007 detects an HPD signal transmitted from the control unit 1057 of the video input device 1050 via an HPD (Hot Plug Detect) signal line, the detection unit 1007 outputs detection information of the HPD signal to the CPU 1005.
  • the CEC unit 1009 mutually transmits and receives a CEC message for performing device control such as transmission of a remote control signal and power ON / standby via the CEC signal line with the CEC unit 1059 of the video input device 1050.
  • the video / audio receiving unit 1053 receives the video and audio signals transmitted from the video output device 1000 and their metadata, returns the video signals to the original format from the serial transmission method, and encrypts them.
  • the data is output to the decoding unit 1052.
  • the CP processing unit 1054 outputs key information obtained through authentication with the CP processing unit 1004 of the video output device 1000 to the encryption / decryption unit 1052.
  • the encryption / decryption unit 1052 uses the key information obtained from the CP processing unit 1054 to perform encryption / decryption processing on the video signal input from the video / audio receiving device 1053, and outputs the video signal to the display unit 1051.
  • the display unit 1051 includes a display signal processing circuit and a display panel inside, and displays video on the display panel after performing display signal processing as necessary.
  • the EDID storage unit 1056 stores data indicating the characteristics of the video input device 1050, and the EDID is transmitted in accordance with the reading operation of the EDID reading unit 1006 of the video output device 1000 via the DDC signal line.
  • the control unit 1057 transmits to the detection unit 1007 of the video output device 1000 that the video input device 1050 is connected to the video output device 1000 and the EDID can be read out as an HPD signal.
  • the CEC unit 1059 transmits and receives CEC messages to and from the CEC unit 1009 of the video output device 1000 via the CEC signal line.
  • the above is the basic configuration of the video output device 1000 and the video input device 1050.
  • the video input device 1050 corresponding to the displays 101 to 104 is provided with a delay means 1060 in front of the display unit 1051 in order to delay the start of video display of the video signal by a predetermined time.
  • a delay unit 1060 for example, a FIFO (First In In First Out) buffer using a memory element can be used. In this case, the delay time can be set by changing the write / read address for the memory.
  • the data stored in the EDID storage unit 1056 stores a display delay time unique to the device, which is required from when the video signal is received by the video input device 1050 to when video display is started on the display unit 1051.
  • the display delay time does not include the delay time due to the delay means 1060.
  • the EDID reading unit 1006 reads information on the display delay time of the video input device 1050 from the EDID storage unit 1056 of the video input device 1050.
  • the CPU 1005 determines, by calculation, a delay offset that delays the start of video display on the video input device 1050 by a predetermined time based on the acquired display delay time information.
  • the video / audio signal transmission unit 1003 adds delay offset information as metadata to the video signal and transmits the video signal to the video input device 1050.
  • the delay means 1060 adds and delays the start of video display by a predetermined time.
  • the video display start timings in the plurality of video input devices 1050 are synchronized.
  • FIG. 3 is a diagram for explaining the occurrence of display delay in a plurality of displays.
  • the STB 120 transmits a video signal and its synchronization signal (vertical synchronization signal) to each of the displays 101 to 104.
  • Video signal numbers # 1, # 2, etc. indicate frame numbers.
  • the contents of the video transmitted from the STB 120 to each of the displays 101 to 104 are not the same and may be different from each other.
  • Display 1 to Display 4 indicate the display timing of the video signals on the displays 101 to 104, respectively.
  • the display 1 indicates that the display delay time peculiar to the apparatus required from when the video signal is input to the display 101 until it is actually displayed on the screen is d1 [seconds].
  • This display delay time is to detect the time difference between the input timing of the video signal to the display and the video display timing (light emission timing) by measuring the change in brightness using an optical sensor or observing the drive signal of the display device. Can be measured.
  • the display delay time can be calculated from the design specifications of the display.
  • the display delay times d1 to d4 in each display have different values. As a result, even if a video signal is input to each display at the same timing, the timing actually displayed on the screen is different for each display.
  • each of the displays 101 to 104 transmits the values of display delay times d1 to d4 of the display to the STB 120 in advance.
  • the EDID storage unit 1056 of the video input device 1050 embeds the information of the display delay times d1 to d4 in the EDID transmitted to the video output device 1000 via the DDC signal line. To do.
  • the STB 120 video output device 1000
  • the STB 120 can acquire the display delay times d1 to d4 of the respective displays 101 to 104.
  • the CPU 1005 (arithmetic unit) of the STB 120 calculates and instructs a value of “display delay offset” that further delays the display timing for each of the displays 101 to 104.
  • Each of the displays 101 to 104 can synchronize the display timing of the video by adding the delay time by the display delay offset instructed thereto.
  • FIG. 4 is a diagram illustrating display timing synchronization in the first embodiment.
  • the STB 120 instructs a display delay offset for each display. For example, a display delay offset Tofs 1 [second] is instructed to the display 101.
  • Each display 101 to 104 delays the display start time by the indicated display delay offsets Tofs1 to Tofs4 by the delay means 1060 of FIG.
  • the values of the display delay offsets Tofs1 to Tofs4 are determined so that Thereby, the display timings of the displays 101 to 104 can be synchronized.
  • the delay means 1060 has a delay time adjustable range. Therefore, the offsets Tofs1 to Tofs4 are determined so as to be within the adjustable range.
  • the information of the display delay offsets Tofs1 to Tofs4 is included in the metadata added to the video signal transmitted from the video / audio signal transmission unit 1003 of the STB 120 (video output device 1000), and each display (video input device 1050). ).
  • the display delay offset value is extracted from the metadata in the video / audio receiving unit 1053 and transmitted to the delay means 1060.
  • the delay means 1060 delays the display start time of the video signal by the received display delay offset, and displays the video on the display unit 1051.
  • each display is provided with a delay function, but each display is a display device of various types, and it is easy to provide an optimal delay function according to the device specifications. Therefore, when viewed as the entire video display system, hardware resources related to the delay function can be used efficiently.
  • Example 2 describes a case where a plurality of displays in Example 1 include a display that does not have a function of delaying the start of display.
  • the display 104 does not have the delay means 1060 for delaying the start of display.
  • the display 104 has a function of notifying the STB 120 of the display delay time d4.
  • description of the same parts as those in the first embodiment will be omitted.
  • FIG. 5 is a diagram illustrating display timing synchronization in the second embodiment.
  • the display start of the video is delayed and displayed by the display delay offsets Tofs1 to Tofs3 instructed from the STB 120.
  • the synchronization signal and the video signal transmitted from the STB 120 to the display 104 are transmitted in the STB 120 while being delayed in advance by the display delay offset Tofs4 desired to delay the display start.
  • the STB 120 (video output device 1000) is provided with delay means (not shown).
  • the display 104 After receiving the synchronization signal and the video signal from the STB 120, the video is further displayed after being delayed by the display delay time d4 unique to the apparatus. Therefore, the total delay time is a time (Tofs4 + d4) obtained by adding the transmission delay time Tofs4 in the STB 120 and the display delay time d4 of the display 104, and a delay time equivalent to that in the first embodiment can be realized. As a result, the display timings of the displays 101 to 104 can be synchronized.
  • the STB 120 needs to know in advance whether or not each display has a function of delaying the display time according to the display delay offset.
  • Information regarding the presence or absence of the delay function may be included in the EDID notification information from the EDID storage unit 1056 and transmitted from each display to the STB 120, for example. Thereby, the STB 120 can determine whether each display has the function, and can select whether to use the display delay offset or to internally delay the transmission of the synchronization signal and the video signal.
  • the second embodiment even when displays that do not have a function of delaying the display time coexist, it is possible to realize a video display system in which display timing is not shifted among a plurality of displays.
  • Example 3 describes a case where the value of the display delay offset instructed from the STB 120 in Example 1 exceeds the delay adjustment possible range on the display side. In this case, the user is notified that the display cannot be delayed as instructed.
  • the value of the display delay offset Tofs1 instructed from the STB 120 to the display 101 exceeds the delay adjustable range of the delay means 1060 of the display 101.
  • FIG. 6 is a diagram illustrating display timing synchronization in the third embodiment.
  • the display time is delayed by the instructed display delay offsets Tofs2 to Tofs4.
  • the display 101 since the display 101 cannot delay the display time by the instructed display delay offset Tofs1, the display 101 performs display with a delay by the maximum value Tmax of the adjustable range. As a result, the display timing shift of the entire display can be reduced, but the display timing shift remains between the display 101 and the other displays 102-104.
  • the display 101 notifies the user of a warning message on the display unit 1051 that the value of the instructed display delay offset Tofs1 exceeds the delay adjustable range and cannot be delayed as instructed.
  • FIG. 7 is a diagram showing an example of a warning message displayed on the display.
  • images of the respective displays 101 to 104 are displayed.
  • “synchronization error” is displayed as a warning message 701.
  • the user can identify whether the disturbance of the display image is caused by the video signal or the display performance.
  • the case where the value of the display delay offset Tofs is larger than the delay adjustable range is shown, but the same applies to the case where the value of the offset Tofs is smaller than the delay adjustable range.
  • the delay means 1060 when the memory reading method is adopted as the delay means 1060, there is a minimum value that can be adjusted for delay.
  • the display delay offset exceeds the delay adjustable range is determined on the display side, but the determination can also be performed on the STB 120 side.
  • the information of the delay adjustable range of the delay means 1060 of each display 101 to 104 may be included in the notification information of each EDID and notified to the STB 120.
  • the STB 120 it is possible to determine whether or not the value of the display delay offset Tofs to be instructed to each display is within the respective delay adjustable range. If the delay adjustable range is exceeded, a warning message similar to that shown in FIG. 7 can be superimposed on the video signal transmitted to the display to notify the user. Or you may make it notify a user by the display part (LED etc.) of STB120 itself.
  • the display variation between the displays can be minimized by optimally selecting the values of Tofs1 to Tofs4. It is also possible to choose.
  • the third embodiment when adjustment of the delay time in each display cannot be performed completely and there is a difference in display timing, it is possible to improve user convenience by notifying that effect.
  • Example 4 describes a case where the display delay times d1 to d4 of each display depend on the video format to be displayed.
  • the video signal transmitted from the STB 120 to each display is generally based on various video formats (resolution, frame rate, progressive / interlace, etc.).
  • the display signal processing circuit in the display unit 1051 performs format conversion in order to display the received video signal in accordance with the resolution and frame rate of the display panel of the display itself.
  • the contents of the format conversion process differ depending on the video format of the input signal, and the delay time associated therewith also changes.
  • the EDID storage unit 1056 of each display 101 to 104 stores a video format that can be supported by each display and a display delay time value corresponding thereto. Then, each display notifies the STB 120 of information on supported video formats and corresponding display delay times d1 to d4 included in the EDID.
  • FIG. 8 is a diagram showing a description example of display delay time information for a video format.
  • (1) is display delay time information of the display 101. This describes that the display 101 supports three types of video formats of modes A, B, and C, and display delay times d1A, d1B, and d1C in each video format.
  • (2) to (4) the corresponding video format and the display delay time corresponding thereto are described.
  • the STB 120 acquires information on the video format and the display delay time for each from the displays 101 to 104. Then, the display delay time corresponding to the video format of the video signal transmitted to each display is referred to, the optimum display delay offsets Tofs1 to Tofs4 corresponding to the video format are determined, and each display 101 to 104 is instructed. Can do.
  • the STB 120 can select one of the optimum video formats according to the purpose from modes A, B, and C using the acquired display delay time information. For example, considering the adjustable range of the delay time of each display as shown in the third embodiment, the video format is selected so that the display delay offset of each display is within the adjustable range. Alternatively, a combination video format that minimizes the display delay time of each display may be selected from modes A, B, and C.
  • the display delay time for the modes is notified.
  • the STB 120 sends a video signal based on the new video format D to each of the displays 101 to 104.
  • Each display may calculate the display delay times d1 to d4 for the input video signal and notify the STB 120 of the display delay time for the video format D.
  • Example 5 describes a case where video of a plurality of channels is output from one STB and multi-screen display is performed on one display. That is, the displays 101 to 104 are not divided into separate display devices as in the first embodiment, but the display screen of one display is divided into four to display four videos.
  • FIG. 9 is a configuration diagram illustrating an example of a video display system according to the fifth embodiment.
  • the STB 120 and one display 200 are connected by video transmission cables 111 to 114 such as HDMI.
  • the display screen of the display 200 is divided and displayed on the sub-displays 201-204.
  • the 4-channel video signals input from the STB 120 via the video transmission cables 111 to 114 are displayed on the sub-displays 201 to 204, respectively.
  • the sub-displays 201 to 204 are driven by a common display circuit included in the display 200. For example, when the video format conversion process is different for each channel, the display delay time in each sub-display is different. Accordingly, in the sub-displays 201 to 204, a display timing shift occurs as in the displays 101 to 104 of the first embodiment.
  • the synchronization processing for the displays 101 to 104 performed in the first embodiment can be similarly applied to the sub-displays 201 to 204 of the present embodiment.
  • the STB 120 acquires the display delay times d1 to d4 of the sub-displays 201 to 204, and further delays the display timing for the sub-displays 201 to 204.
  • the display delay offsets Tofs1 to Tofs4 are designated.
  • the display 200 displays each display 101 to 104 with a display start time delayed by the value of the designated display delay offsets Tofs1 to Tofs4.
  • the display delay time d1 to d4 of each of the sub-displays 201 to 204 is stored in the EDID storage unit 1056 of the display 200, and delay means for delaying the display start of each of the sub-displays 201 to 204 is provided. is doing.
  • the STB 120 and the display 200 are connected by the four video transmission cables 111 to 114, but these may be connected together by a single video transmission cable.
  • video signals of a plurality of channels may be transmitted through a single video transmission cable by a method such as time division multiplexing.
  • the fifth embodiment even in a configuration in which multi-screen display is performed with one display, it is possible to synchronize display timing between multi-screens without delaying each video signal in advance on the STB side.
  • this invention is not limited to each above-mentioned Example, Various modifications are included.
  • the video transmission device is not limited thereto, and any video supply device that supplies video such as a player, a game machine, or a PC may be used.
  • the number of displays (or sub-displays) that are video display devices is not limited to four, but can be applied to any number of displays.
  • each of the above-described configurations, functions, processing units, processing means, and the like may be realized by hardware by designing a part or all of them with, for example, an integrated circuit.
  • each of the above-described configurations, functions, and the like may be realized by software by a processor interpreting and executing a program that realizes each function.
  • Information such as programs, tables, and files for realizing each function can be stored in a recording device such as a memory, a hard disk, an SSD (Solid State Drive), or a recording medium such as an IC card, an SD card, or a DVD.
  • 101-104, 200 Display (video display device), 111-114: Video transmission cable, 120: Set top box (STB) (video supply device), 201-204: Sub display, 701: warning message, 1000: Video output device, 1003: Video / audio signal transmission unit, 1005, 1055: CPU, 1006: EDID reading unit, 1010: Setting storage unit, 1050: video input device, 1051: Display unit, 1053: Video / audio signal receiver, 1056: EDID storage unit, 1057: control unit, 1060: Delay means.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

 映像表示システムにおいて、複数の映像表示装置101~104は、映像信号を受信してから映像表示を開始するまでに要する表示遅延時間d1~d4を記憶し、映像供給装置120は、各映像表示装置からそれぞれの表示遅延時間の情報を取得する。映像供給装置は、取得した表示遅延時間に基づき、各映像表示装置における映像表示の開始を遅延させる遅延オフセットTofs1~Tofs4を決定して、各映像表示装置に送信する。各映像表示装置は、受信した遅延オフセットに基づいて、遅延手段1060により映像表示の開始を所定時間だけ加算して遅延させる。これにより、複数の映像表示装置における映像表示の開始タイミングを同期させる。

Description

映像表示システム、映像表示装置、および映像供給装置
 本発明は、複数の映像表示装置を備えた映像表示システム、およびこれに用いる映像表示装置と映像供給装置に関する。
 複数のディスプレイを組み合わせて大画面を構成し、映像を表示するマルチ画面表示装置が実用化されている。複数のディスプレイにおいて映像の表示タイミングが一致していないと、例えば動画像を表示させた場合や、映像の内容が一斉に切り替わった場合などに、各ディスプレイに表示される映像が時間差をもってバラバラに更新されて見づらくなる。よって、各ディスプレイ間で同期を取って映像を表示させることが望ましい。
 複数のディスプレイに同期して映像を表示させる方法として、例えば特許文献1に記載された方法が知られている。特許文献1には、マルチディスプレイ制御部は、各ディスプレイユニットにおいて基準画像データを受信した時刻と当該画像データを表示処理完了した時刻の情報を受信し、各ディスプレイユニットにおける表示処理時間を求め、それに基づいて各ディスプレイユニットに対する画像データの送信スケジュールを調整する方法が記載されている。
特開2008-90080号公報
 特許文献1に記載の方法では、各ディスプレイユニットに画像データを送信するマルチディスプレイ制御部側(送信側)でデータの送信タイミングを調整するための調整手段(遅延手段)が必要になる。この調整手段は接続されるディスプレイユニットの台数分だけ必要になるため、台数が増えた場合には、マルチディスプレイ制御部側の負担が増え、コストが上昇する一因となる。また、各ディスプレイユニットとして様々な種類の表示機器が混在して接続される場合、送信側では、各ディスプレイユニットの性能を事前に把握することができないので、遅延時間に余裕を持たせた構成としなければならない。よって、システム全体のハードウェア資源の利用効率が低下する問題がある。
 本発明の目的は、送信装置側の負担を抑えつつ、複数ディスプレイ間での表示タイミングの同期を取ることができる映像表示システムを提供することである。
 上記目的を達成するため、本発明の映像表示システムは、映像供給装置と、映像供給装置から送信された映像信号を受信して表示部に表示する複数の映像表示装置とを備え、複数の映像表示装置は、それぞれ、映像供給装置から送信された映像信号を受信する映像信号受信部と、映像信号を受信してから表示部に映像表示を開始するまでに要する表示遅延時間を記憶する記憶部と、表示遅延時間とは別に、受信した映像信号の映像表示の開始を所定時間だけ遅延させる遅延手段と、を有する。また映像供給装置は、複数の映像表示装置の記憶部からそれぞれの表示遅延時間の情報を取得する情報読出し部と、取得した各映像表示装置の表示遅延時間に基づき、各映像表示装置における映像表示の開始を所定時間だけ遅延させる遅延オフセットを決定する演算部と、複数の映像表示装置に対し、映像信号とともに遅延オフセットの情報を送信する映像信号送信部と、を有する。そして複数の映像表示装置は、それぞれ、受信した遅延オフセットの情報に基づいて、遅延手段により映像表示の開始を所定時間だけ加算して遅延させることにより、複数の映像表示装置における映像表示の開始タイミングを同期させる。
 本発明によれば、送信装置側の負担やコスト上昇を抑えつつ、複数ディスプレイ間における表示タイミングのずれを解消できる。
実施例1における映像表示システムの一例を示す構成図。 映像出力機器と映像入力機器の内部構成を示す図。 複数のディスプレイにおける表示遅延の発生を説明する図。 実施例1における表示タイミングの同期を説明する図。 実施例2における表示タイミングの同期を説明する図。 実施例3における表示タイミングの同期を説明する図。 ディスプレイが表示する警告メッセージの一例を示す図。 映像フォーマットに対する表示遅延時間情報の記述例を示す図(実施例4)。 実施例5における映像表示システムの一例を示す構成図。
 以下、本発明の実施の形態を図面を用いて説明する。各実施例では、映像信号を送信する映像供給装置としてセットトップボックスを、映像信号を受信して映像を表示する複数の映像表示装置としてディスプレイを例に説明する。
 図1は、実施例1における映像表示システムの一例を示す構成図である。本実施例では、セットトップボックス(以下、STB)120と複数のディスプレイ101~104とが、HDMI(High-Definition Multimedia Interface、HDMI Licensing, LLCの商標)などの映像伝送ケーブル111~114で接続されたシステムを想定する。本システムでは、STB120から出力された4つの映像信号を4台のディスプレイ101~104を組み合わせて大画面に表示するものである。各機器の内部構成と基本的な動作について、映像出力機器と映像入力機器とがHDMIにより接続された構成により説明する。
 図2は、映像出力機器と映像入力機器の内部構成を示す図である。映像出力機器1000(ソース機器)は例えば図1のSTB120に、映像入力機器1050(シンク機器)は例えば図1のディスプレイ101~104に相当する。なお、4台のディスプレイ101~104に対応する映像入力機器1050(シンク機器)は、簡単のため1台のみを示している。映像出力機器1000と映像入力機器1050とは、HDMIケーブルで接続されている。
 映像出力機器1000は、信号源1001、暗号化部1002、映像・音声信号送信部1003、CP(Content Protection)処理部1004、CPU(Central Processing Unit)1005、EDID(Extended Display Identification Data)読出し部1006、検出部1007、電源部1008、CEC(Consumer Electronics Control)部1009、設定記憶部1010を備える。また映像入力機器1050は、表示部1051、暗号復号化部1052、映像・音声信号受信部1053、CP処理部1054、CPU1055、EDID記憶部1056、制御部1057、CEC部1059、遅延手段1060を備える。
 映像出力機器1000はCPU1005によって制御され、映像入力機器1050はCPU1055によって制御される。これらのCPU1005及び1055は、それぞれ、当該映像出力機器1000若しくは映像入力機器1050に付属する、図示しない遠隔操作機器等を含むMMI(Man-Machine Interface)機器を介してユーザが操作する。
 以下、映像出力機器(ソース機器)及び映像入力機器(シンク機器)における基本的な動作を説明する。
  映像出力機器1000において、信号源1001は、外部映像入力端子やDVD、放送受信部などの映像信号ソースであり、映像信号を暗号化部1002に出力する。暗号化部1002は、入力された映像信号を、例えばHDCP(High-bandwidth Digital Content Protection)によって暗号化(コンテンツ保護処理)し、映像・音声信号送信部1003に出力する。映像・音声信号送信部1003は、入力された映像信号にそのフォーマット情報やカラリメトリなどのメタデータを付与し、TMDS(Transmission Minimized Differential Signaling)方式のシリアル伝送方式に変換して、TMDS信号線を介して、映像入力機器1050の映像・音声信号受信部1053に伝送する。
 このときCP処理部1004は、接続相手の映像入力機器1050が正規のHDCP処理機能を備えるかどうかの認証をCP処理部1054とDDC(Display Data Channel)信号線を介して行い、認証がとれた後、暗号化の鍵情報を暗号化部1002に出力する。即ち、暗号化部1002は、入力された映像信号を、CP処理部1004から入力された鍵情報に基づいてコンテンツ保護処理した映像信号を伝送する。このため映像入力機器1050は、当該コンテンツ保護された映像信号を復号可能な鍵情報が無ければ、復号できない。
 電源部1008は、映像出力機器1000に供給されるAC電源(図示しない)や電池からDC電圧+5Vを生成し、+5V電源ラインを介して映像入力機器1050のEDID記憶部1056と制御部1057に供給する。
 EDID読出し部1006は、DDC信号線を介して映像入力機器1050のEDID記憶部1056から読み出し、受信したEDIDをCPU1005に出力する。CPU1005は、入力されたEDIDに基づいて、伝送する映像信号や音声信号のフォーマット等を決めてそのフォーマット設定情報を設定記憶部1010に記憶させる一方、信号源1001に映像信号や音声信号の出力フォーマット等を指示する。そして、この初期化と前記したCP処理が終了するまで、映像・音声信号送信部1003が映像信号を送信しないように制御する。
 検出部1007は、HPD(Hot Plug Detect)信号線を介して映像入力機器1050の制御部1057から送信されるHPD信号を検出した場合には、HPD信号の検出情報をCPU1005に出力する。CEC部1009は、映像入力機器1050のCEC部1059と、CEC信号線を介して、リモコン信号の伝送や電源ON/スタンバイ等の機器制御を行うCECメッセージを相互に送受信する。
 一方映像入力機器1050において、映像・音声受信部1053は、映像出力機器1000から伝送される映像や音声信号とそれらのメタデータを受信し、シリアル伝送方式から元の形式の映像信号に戻し、暗号復号部1052に出力する。また、CP処理部1054は、映像出力機器1000のCP処理部1004との認証を通じて得られた鍵情報を、暗号復号部1052に出力する。
 暗号復号部1052は、CP処理部1054から得られた鍵情報を使って、映像・音声受信装置1053より入力された映像信号を暗号復号化処理して表示部1051に出力する。表示部1051は内部に表示信号処理回路と表示パネルを含み、必要に応じた表示信号処理を行った後表示パネルに映像が表示される。
 EDID記憶部1056は、映像入力機器1050の特徴を示すデータを記憶しており、当該EDIDはDDC信号線を介して映像出力機器1000のEDID読出し部1006の読出し動作に合わせて送信される。
 制御部1057は、映像入力機器1050が映像出力機器1000にケーブル接続されて、EDIDが読み出しできることをHPD信号として映像出力機器1000の検出部1007に送信する。CEC部1059は、映像出力機器1000のCEC部1009と、CEC信号線を介して、CECメッセージを相互に送受信する。
 以上が、映像出力機器1000と映像入力機器1050の基本構成であるが、本実施例の映像表示システムでは、次の機能を付加している。ディスプレイ101~104に対応する映像入力機器1050には、映像信号の映像表示の開始を所定時間だけ遅延させるため、表示部1051の前に遅延手段1060を設けている。遅延手段1060としては、例えばメモリ素子を用いたFIFO(First In First Out)型バッファを用いることができる。その際の遅延時間の設定は、メモリに対する書き込み/読み出しアドレスを変更することで可能となる。EDID記憶部1056の記憶するデータには、映像入力機器1050において映像信号を受信してから表示部1051に映像表示を開始するまでに要する、当該機器固有の表示遅延時間を記憶する。なお、この表示遅延時間には遅延手段1060による遅延時間は含まない。
 STB120に対応する映像出力機器1000では、EDID読出し部1006は、映像入力機器1050のEDID記憶部1056から、映像入力機器1050の表示遅延時間の情報を読み出す。CPU1005は、取得した表示遅延時間の情報に基づき、映像入力機器1050における映像表示の開始を所定時間だけ遅延させる遅延オフセットを演算により決定する。映像・音声信号送信部1003は、映像信号にメタデータとして遅延オフセットの情報を付与して、映像入力機器1050に送信する。映像入力機器1050では、受信した遅延オフセットの情報に基づいて、遅延手段1060により映像表示の開始を所定時間だけ加算して遅延させる。これにより、複数の映像入力機器1050における映像表示の開始タイミングを同期させるようにした。
 次に、図1のディスプレイ101~104における表示遅延について説明する。
  図3は、複数のディスプレイにおける表示遅延の発生を説明する図である。STB120から各ディスプレイ101~104に対して、映像信号とその同期信号(垂直同期信号)を送信する。映像信号の番号#1、#2等はフレーム番号を示す。なお、STB120から各ディスプレイ101~104に送信される映像の中身については、同一でなくそれぞれ異なっていても良い。
 表示1~表示4は、それぞれディスプレイ101~104における映像信号の表示タイミングを示す。例えば表示1では、映像信号がディスプレイ101に入力されてから実際に画面に表示されるまでに要する装置固有の表示遅延時間がd1[秒]であることを示す。この表示遅延時間は、ディスプレイに対する映像信号の入力タイミングと映像表示タイミング(発光タイミング)の時間差を、光センサなどを用いた明度の変化の測定や、表示デバイスの駆動信号の観測などで検出することで測定できる。あるいは、ディスプレイの設計仕様から表示遅延時間を算定することもできる。一般に、各ディスプレイにおける表示遅延時間d1~d4はそれぞれ異なる値を持つ。その結果、仮に各ディスプレイに同一のタイミングで映像信号が入力されたとしても、実際に画面に表示されるタイミングはディスプレイ毎に異なっている。
 本実施例ではディスプレイ毎の表示タイミングのずれを解消するため、以下の処理を行う。予め各ディスプレイ101~104はSTB120に対して、当該ディスプレイの持つ表示遅延時間d1~d4の値をそれぞれ送信する。具体的には、図2において映像入力機器1050のEDID記憶部1056は、DDC信号線を介して映像出力機器1000に送信するEDIDの中に、上記表示遅延時間d1~d4の情報を埋め込んで送信する。これによりSTB120(映像出力機器1000)は、各ディスプレイ101~104のそれぞれの表示遅延時間d1~d4を取得することができる。STB120のCPU1005(演算部)は、取得した表示遅延時間d1~d4に基づき、各ディスプレイ101~104に対し表示タイミングをさらに遅延させる「表示遅延オフセット」の値を演算して指示する。各ディスプレイ101~104は、それぞれに指示された表示遅延オフセットだけ遅延時間を加算することで、映像の表示タイミングを同期させることができる。
 図4は、実施例1における表示タイミングの同期を説明する図である。STB120は各ディスプレイに対し表示遅延オフセットを指示する。例えばディスプレイ101に対して表示遅延オフセットTofs1[秒]を指示する。各ディスプレイ101~104は、図2の遅延手段1060にて、指示された表示遅延オフセットTofs1~Tofs4の分だけ表示開始時間を遅延させる。
 ここでSTB120は、それぞれのディスプレイにおいて、表示遅延時間d1~d4と表示遅延オフセットTofs1~Tofs4の和が一定値となるように決める。すなわち、
    d1+Tofs1=d2+Tofs2=d3+Tofs3=d4+Tofs4  (1)
となるように表示遅延オフセットTofs1~Tofs4の値を決定する。これにより、各ディスプレイ101~104の表示タイミングを同期させることができる。
 ここで、(1)式を満足するオフセットTofs1~Tofs4の決定には自由度があるが、遅延手段1060には、遅延時間の調整可能範囲が存在する。よって、その調整可能範囲に収まるようにオフセットTofs1~Tofs4を決定する。
 なお、表示遅延オフセットTofs1~Tofs4の情報は、STB120(映像出力機器1000)の映像・音声信号送信部1003から送信する映像信号に付与するメタデータの中に含めて、各ディスプレイ(映像入力機器1050)に伝送される。映像入力機器1050では、映像・音声受信部1053においてメタデータの中から表示遅延オフセットの値を抽出し、遅延手段1060に伝える。遅延手段1060は、受け取った表示遅延オフセットの分だけ映像信号の表示開始時間を遅延させ、表示部1051にて映像を表示する。
 実施例1の構成によれば、STB側で各映像信号を予め遅延させることなく複数ディスプレイ間での表示タイミングの同期を取ることが可能となる。よって、映像を供給するSTB側の負担やコスト上昇を抑えて、複数ディスプレイ間で表示タイミングのずれのない映像表示システムが実現できる。この場合、ディスプレイ側でそれぞれ遅延機能を備えることになるが、各ディスプレイは様々な種類の表示機器であり、その機器仕様に応じて最適な遅延機能を備えることは容易である。よって、映像表示システム全体として見れば、遅延機能に係るハードウェア資源を効率良く利用できることになる。
 実施例2では、実施例1における複数のディスプレイの中に、表示開始を遅延させる機能を有していないディスプレイを含む場合について説明する。ここでは、ディスプレイ101~104のうち、ディスプレイ104は表示開始を遅延させる遅延手段1060を有していない場合を想定する。なお、ディスプレイ104において、その表示遅延時間d4をSTB120に通知する機能は有するものとする。以下、実施例1と同様の部分については説明を省略する。
 図5は、実施例2における表示タイミングの同期を説明する図である。ディスプレイ101~103においては、実施例1において説明した通り、STB120から指示された表示遅延オフセットTofs1~Tofs3の分だけ映像の表示開始を遅延させて表示する。一方、ディスプレイ104に関しては、STB120からディスプレイ104に送信する同期信号および映像信号を、表示開始を遅延させたい表示遅延オフセットTofs4の分だけ予めSTB120の内部で遅延させて送信する。そのためにSTB120(映像出力機器1000)には、図示しない遅延手段を設けている。
 ディスプレイ104においては、STB120から同期信号および映像信号を受信してから、さらに装置固有の表示遅延時間d4分だけ遅延したのち映像が表示される。従って合計の遅延時間は、STB120での送信遅延時間Tofs4とディスプレイ104の表示遅延時間d4を合計した時間(Tofs4+d4)となり、実施例1の場合と同等の遅延時間を実現できる。その結果、各ディスプレイ101~104の表示タイミングを同期させることが可能となる。
 なお、本実施例においては、STB120は、各ディスプレイにおいて表示遅延オフセットに応じて表示時間を遅延させる機能が有るか否かについて、事前に把握する必要がある。遅延機能の有無に関する情報は、例えばEDID記憶部1056からEDIDの通知情報の中に含めて各ディスプレイからSTB120に送信すればよい。それによりSTB120は、各ディスプレイが当該機能を有するかどうかを判別し、表示遅延オフセットを用いるか、同期信号と映像信号の送信を内部で遅延させるかを選択することができる。
 実施例2によれば、表示時間を遅延させる機能を有していないディスプレイが混在する場合においても、複数ディスプレイ間で表示タイミングのずれのない映像表示システムが実現できる。
 実施例3では、実施例1においてSTB120から指示された表示遅延オフセットの値が、ディスプレイ側の遅延調整可能範囲を超える場合について説明する。この場合は、ディスプレイが指示通り遅延させることができない旨をユーザに通知する。ここでは、ディスプレイ101~104のうち、ディスプレイ101に対しSTB120から指示された表示遅延オフセットTofs1の値が、ディスプレイ101の遅延手段1060の遅延調整可能範囲を超えている場合を想定する。
 図6は、実施例3における表示タイミングの同期を説明する図である。ディスプレイ102~104については、指示された表示遅延オフセットTofs2~Tofs4の分だけ表示時間を遅延させる。しかしディスプレイ101は、指示された表示遅延オフセットTofs1の分だけ表示時間を遅延させることができないため、調整可能範囲の最大値Tmaxだけ遅延させて表示を行う。これによりディスプレイ全体としての表示タイミングのずれは低減できるが、ディスプレイ101と他のディスプレイ102~104との間で表示タイミングのずれが残る。
 この場合ディスプレイ101は、指示された表示遅延オフセットTofs1の値が遅延調整可能範囲を超えるため、指示通り遅延させることができない旨の警告メッセージを表示部1051に表示してユーザに知らせる。
 図7は、ディスプレイが表示する警告メッセージの一例を示す図である。表示画面には、各ディスプレイ101~104の映像が表示されている。このうち指示通り遅延して表示できないディスプレイ101には、警告メッセージ701として、例えば「同期エラーです」などと表示する。これによりユーザは、表示映像の乱れが映像信号によるものか、あるいはディスプレイ性能によるものかを識別できる。
 なお、上記の説明では、表示遅延オフセットTofsの値が遅延調整可能範囲より大きい場合を示したが、オフセットTofsの値が遅延調整可能範囲より小さい場合についても同様である。例えば、遅延手段1060としてメモリ読出し方式を採用した場合には、遅延調整可能な最小値が存在する。
 上記の説明では、表示遅延オフセットが遅延調整可能範囲を超えたかどうかの判断をディスプレイの側で行ったが、その判断をSTB120の側で行うこともできる。その場合は、各ディスプレイ101~104の遅延手段1060の遅延調整可能範囲の情報を、それぞれのEDIDの通知情報の中に含めてSTB120に通知すれば良い。STB120では、各ディスプレイに指示しようとする表示遅延オフセットTofsの値がそれぞれの遅延調整可能範囲内かどうかを判断することが可能である。もし遅延調整可能範囲を超えている場合、当該ディスプレイに送信する映像信号の中に図7と同様の警告メッセージを重畳してユーザに知らせることが可能である。もしくは、STB120自身の表示部(LED等)でユーザに知らせるようにしても良い。
 さらに、上記のようにディスプレイ101~104の間での同期を完全に取ることが出来ない場合でも、Tofs1~Tofs4の値を最適に選択することにより、各ディスプレイ間の表示ばらつきを最小値になるよう選択することも可能である。
 実施例3によれば、各ディスプレイにおける遅延時間の調整が完全に実行できず表示タイミングにずれが残った場合、その旨を通知することでユーザの利便性を向上させることができる。
 実施例4では、各ディスプレイの表示遅延時間d1~d4が表示する映像フォーマットに依存する場合について説明する。STB120から各ディスプレイに送信される映像信号は、一般に、様々な映像フォーマット(解像度やフレームレート、プログレッシブ/インターレースの別等)に基づいている。各ディスプレイでは、受信した映像信号をディスプレイ自身の表示パネルの解像度やフレームレート等に合わせて表示するために、表示部1051内部の表示信号処理回路でフォーマット変換を行う。表示信号処理回路においては、入力される信号の映像フォーマットに応じてフォーマット変換処理の内容が異なるため、それに伴う遅延時間も変化することになる。
 そこで本実施例では、各ディスプレイ101~104のEDID記憶部1056には、各ディスプレイが対応可能な映像フォーマットとそれに対応する表示遅延時間の値を記憶している。そして各ディスプレイはSTB120に対し、対応可能な映像フォーマットとそれに対応する表示遅延時間d1~d4の情報をEDIDの中に含めて通知する。
 図8は、映像フォーマットに対する表示遅延時間情報の記述例を示す図である。(1)はディスプレイ101の表示遅延時間情報である。これには、ディスプレイ101はモードA,B,Cの3種類の映像フォーマットに対応することと、各映像フォーマットにおける表示遅延時間d1A、d1B、d1Cを記述している。同様に、ディスプレイ102~104についても、それぞれ(2)~(4)に示すように、対応する映像フォーマットとそれに対する表示遅延時間を記述している。
 STB120は、各ディスプレイ101~104から映像フォーマットとそれに対する表示遅延時間の情報を取得する。そして、各ディスプレイに送信する映像信号の映像フォーマットに対応する表示遅延時間を参照し、映像フォーマットに対応する最適な表示遅延オフセットTofs1~Tofs4の値を決定して各ディスプレイ101~104に指示することができる。
 さらにSTB120は、上記取得した表示遅延時間の情報を用いて、目的に応じた最適な映像フォーマットをモードA,B,Cのうちから1つ選択することも可能である。例えば、実施例3で示したように各ディスプレイの遅延時間の調整可能範囲を考慮し、各ディスプレイの表示遅延オフセットが調整可能範囲に収まるように映像フォーマットを選択する。あるいは、モードA,B,Cの中から各ディスプレイの表示遅延時間が最小となる組み合わせの映像フォーマットを選択しても良い。
 上記の例では、映像フォーマットとしてモードA、B、Cの3種類が予め決まっている場合に、それに対する表示遅延時間を通知することを述べた。これに対し、映像フォーマットが新規である場合には、STB120は新規な映像フォーマットDに基づく映像信号を各ディスプレイ101~104に送出する。各ディスプレイは入力された映像信号に対する表示遅延時間d1~d4の値を求めて、映像フォーマットDに対する表示遅延時間としてSTB120に通知すれば良い。
 以上の構成により、映像フォーマットに依存してディスプレイの表示遅延時間が変化する場合でも、映像フォーマットに関わらず複数ディスプレイ間で表示タイミングのずれのない映像表示システムが実現できる。
 実施例5では、1台のSTBから複数チャンネルの映像が出力され、1台のディスプレイでマルチ画面表示を行う場合について説明する。すなわち、実施例1のようにディスプレイ101~104が別々の表示装置に分かれているのではなく、1つのディスプレイの表示画面を4つに分割して4つの映像を表示する構成である。
 図9は、実施例5における映像表示システムの一例を示す構成図である。本実施例では、STB120と1台のディスプレイ200とが、HDMIなどの映像伝送ケーブル111~114で接続されている。ディスプレイ200の表示画面はサブディスプレイ201~204に分割表示されている。STB120から映像伝送ケーブル111~114を経由して入力された4チャンネルの映像信号は、それぞれサブディスプレイ201~204に表示される。
 各サブディスプレイ201~204はディスプレイ200の持つ共通の表示回路で駆動されるが、例えばチャンネルごとに映像フォーマットの変換処理が異なるような場合には、各サブディスプレイにおける表示遅延時間は異なってくる。従って、サブディスプレイ201~204においても、実施例1のディスプレイ101~104と同様に表示タイミングのずれが発生する。
 よって、本実施例のサブディスプレイ201~204においても、実施例1で行ったディスプレイ101~104に対する同期処理を同様に適用できる。具体的には、図4での説明と同様に、STB120は、各サブディスプレイ201~204のそれぞれの表示遅延時間d1~d4を取得し、各サブディスプレイ201~204に対し表示タイミングをさらに遅延させる表示遅延オフセットTofs1~Tofs4を指示する。ディスプレイ200は、各ディスプレイ101~104に対し、指示された表示遅延オフセットTofs1~Tofs4の値の分だけ表示開始時間を遅延させて表示する。これを実施するため、ディスプレイ200のEDID記憶部1056には各サブディスプレイ201~204の表示遅延時間d1~d4を記憶し、各サブディスプレイ201~204の表示開始を個別に遅延させる遅延手段を有している。
 なお、図9の構成ではSTB120とディスプレイ200を4本の映像伝送ケーブル111~114で接続したが、これらをまとめて1本の映像伝送ケーブルで接続してもよい。その場合は、1本の映像伝送ケーブル中を、時分割多重などの方法により複数チャネルの映像信号を伝送すればよい。
 実施例5によれば、1台のディスプレイでマルチ画面表示を行う構成においても、STB側で各映像信号を予め遅延させることなくマルチ画面間での表示タイミングの同期を取ることが可能となる。
 なお、本発明は上記した各実施例に限定されるものではなく、様々な変形例が含まれる。映像の送信装置としてSTBを例に説明したが、それに限定されるものではなく、例えばプレーヤやゲーム機、PCなど映像を供給する映像供給装置であればよい。また、映像表示装置であるディスプレイ(またはサブディスプレイ)の台数は4台に限定されるものではなく、任意の複数の台数に適用できる。
 上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることや、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。また、上記の各構成、機能、処理部、処理手段等は、それらの一部又は全部を、例えば集積回路で設計する等によりハードウェアで実現してもよい。また、上記の各構成、機能等は、プロセッサがそれぞれの機能を実現するプログラムを解釈し実行することにより、ソフトウェアで実現してもよい。各機能を実現するプログラム、テーブル、ファイル等の情報は、メモリや、ハードディスク、SSD(Solid State Drive)等の記録装置、または、ICカード、SDカード、DVD等の記録媒体に置くことができる。
 101~104,200:ディスプレイ(映像表示装置)、
 111~114:映像伝送ケーブル、
 120:セットトップボックス(STB)(映像供給装置)、
 201~204:サブディスプレイ、
 701:警告メッセージ、
 1000:映像出力機器、
 1003:映像・音声信号送信部、
 1005、1055:CPU、
 1006:EDID読出し部、
 1010:設定記憶部、
 1050:映像入力機器、
 1051:表示部、
 1053:映像・音声信号受信部、
 1056:EDID記憶部、
 1057:制御部、
 1060:遅延手段。

Claims (12)

  1.  映像供給装置と、該映像供給装置から送信された映像信号を受信して表示部に表示する複数の映像表示装置とを備える映像表示システムにおいて、
     前記複数の映像表示装置は、それぞれ、
     前記映像供給装置から送信された映像信号を受信する映像信号受信部と、
     映像信号を受信してから前記表示部に映像表示を開始するまでに要する表示遅延時間を記憶する記憶部と、
     前記表示遅延時間とは別に、受信した映像信号の映像表示の開始を所定時間だけ遅延させる遅延手段と、を有し、
     前記映像供給装置は、
     前記複数の映像表示装置の前記記憶部からそれぞれの前記表示遅延時間の情報を取得する情報読出し部と、
     前記取得した各映像表示装置の表示遅延時間に基づき、前記各映像表示装置における映像表示の開始を所定時間だけ遅延させる遅延オフセットを決定する演算部と、
     前記複数の映像表示装置に対し、前記映像信号とともに前記遅延オフセットの情報を送信する映像信号送信部と、を有し、
     前記複数の映像表示装置は、それぞれ、受信した前記遅延オフセットの情報に基づいて、前記遅延手段により映像表示の開始を所定時間だけ加算して遅延させることにより、前記複数の映像表示装置における映像表示の開始タイミングを同期させることを特徴とする映像表示システム。
  2.  請求項1に記載の映像表示システムであって、
     前記複数の映像表示装置の中に前記遅延手段を有していない映像表示装置が含まれる場合、
     前記映像供給装置は当該映像表示装置に対して映像信号を送信するとき、前記演算部により決定した当該映像表示装置に対する前記遅延オフセットの時間だけ遅延させて送信することを特徴とする映像表示システム。
  3.  請求項1に記載の映像表示システムであって、
     前記映像表示装置は、受信した前記遅延オフセットの値が当該映像表示装置の遅延手段で遅延可能な値の範囲外である場合には、映像表示タイミングの同期がとれない旨を前記表示部に表示することを特徴とする映像表示システム。
  4.  請求項1に記載の映像表示システムであって、
     前記複数の映像表示装置の前記記憶部は、前記映像供給装置から送信される映像信号のフォーマットごとの前記表示遅延時間を記憶し、
     前記映像供給装置の演算部は、前記複数の映像表示装置から取得した映像信号のフォーマットごとの表示遅延時間に基づき、前記各映像表示装置に出力する映像信号のフォーマットをそれぞれ選択するとともに、選択したフォーマットに応じて前記各映像表示装置に対する遅延オフセットを決定することを特徴とする映像表示システム。
  5.  請求項1に記載の映像表示システムであって、
     前記複数の映像表示装置は、前記映像供給装置から送信された複数チャンネルの映像信号を受信する共通の前記映像信号受信部を有し、
     前記複数の映像表示装置の各表示部は、1つの表示画面を分割して複数チャンネルの映像をマルチ画面表示することを特徴とする映像表示システム。
  6.  請求項1に記載の映像表示システムであって、
     前記映像供給装置の前記演算部は、前記各映像表示装置において前記表示遅延時間と前記遅延オフセットとの和が一定値となるように前記遅延オフセットを決定することを特徴とする映像表示システム。
  7.  映像供給装置から送信された映像信号を受信して表示部に表示する映像表示装置において、
     前記映像供給装置から送信された映像信号を受信する映像信号受信部と、
     映像信号を受信してから前記表示部に映像表示を開始するまでに要する表示遅延時間を記憶する記憶部と、
     前記記憶している表示遅延時間の情報を前記映像供給装置に送信する情報送信部と、
     前記表示遅延時間とは別に、受信した映像信号の映像表示の開始を所定時間だけ遅延させる遅延手段と、を備え、
     前記映像供給装置から前記映像信号とともに受信した遅延オフセットの情報に基づいて、前記遅延手段により映像表示の開始を所定時間だけ加算して遅延させることを特徴とする映像表示装置。
  8.  請求項7に記載の映像表示装置であって、
     前記映像供給装置から受信した前記遅延オフセットの値が当該映像表示装置の遅延手段で遅延可能な値の範囲外である場合には、映像表示タイミングの同期がとれない旨を前記表示部に表示することを特徴とする映像表示装置。
  9.  請求項7に記載の映像表示装置であって、
     前記記憶部は、前記映像供給装置から送信される映像信号のフォーマットごとの前記表示遅延時間を記憶し、
     前記遅延手段は、前記映像供給装置から受信する映像信号のフォーマットに応じた遅延オフセットに基づいて映像表示の開始を遅延させることを特徴とする映像表示装置。
  10.  複数の映像表示装置に映像信号を送信する映像供給装置において、
     前記複数の映像表示装置から、映像信号を受信してから表示部に映像表示を開始するまでに要するそれぞれの表示遅延時間の情報を取得する情報読出し部と、
     前記取得した各映像表示装置の表示遅延時間に基づき、前記各映像表示装置における映像表示の開始を所定時間だけ遅延させる遅延オフセットを決定する演算部と、
     前記複数の映像表示装置に対し、前記映像信号とともに前記遅延オフセットの情報を送信する映像信号送信部と、を備え、
     前記複数の映像表示装置に対し、それぞれ前記遅延オフセットの情報に基づいて映像表示の開始を遅延させることにより、前記複数の映像表示装置における映像表示の開始タイミングを同期させることを特徴とする映像供給装置。
  11.  請求項10に記載の映像供給装置であって、
     前記複数の映像表示装置の中に、前記表示遅延時間とは別に、受信した映像信号の映像表示の開始を所定時間だけ遅延させる遅延手段を有していない映像表示装置が含まれる場合、
     当該映像表示装置に対して映像信号を送信するとき、前記演算部により決定した当該映像表示装置に対する前記遅延オフセットの時間だけ遅延させて送信することを特徴とする映像供給装置。
  12.  請求項10に記載の映像供給装置であって、
     前記複数の映像表示装置における前記表示遅延時間が、当該映像供給装置から送信する映像信号のフォーマットに応じて異なる場合、
     前記演算部は、前記複数の映像表示装置から取得した映像信号のフォーマットごとの表示遅延時間に基づき、前記各映像表示装置に出力する映像信号のフォーマットをそれぞれ選択するとともに、選択したフォーマットに応じて前記各映像表示装置に対する遅延オフセットを決定することを特徴とする映像供給装置。
PCT/JP2014/069467 2014-07-23 2014-07-23 映像表示システム、映像表示装置、および映像供給装置 WO2016013074A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/069467 WO2016013074A1 (ja) 2014-07-23 2014-07-23 映像表示システム、映像表示装置、および映像供給装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/069467 WO2016013074A1 (ja) 2014-07-23 2014-07-23 映像表示システム、映像表示装置、および映像供給装置

Publications (1)

Publication Number Publication Date
WO2016013074A1 true WO2016013074A1 (ja) 2016-01-28

Family

ID=55162630

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/069467 WO2016013074A1 (ja) 2014-07-23 2014-07-23 映像表示システム、映像表示装置、および映像供給装置

Country Status (1)

Country Link
WO (1) WO2016013074A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017016027A (ja) * 2015-07-03 2017-01-19 カシオ計算機株式会社 投影システム、投影制御装置、投影制御方法及びプログラム
JP2018207142A (ja) * 2017-05-30 2018-12-27 日本電信電話株式会社 Mmt受信システム、同期制御装置、同期制御方法および同期制御プログラム
WO2020044644A1 (ja) * 2018-08-30 2020-03-05 パナソニックIpマネジメント株式会社 映像信号出力装置、制御方法、及び、プログラム
JP2020038249A (ja) * 2018-09-03 2020-03-12 シャープ株式会社 表示制御装置、表示制御方法、及び、表示制御プログラム
CN113508578A (zh) * 2019-03-04 2021-10-15 松下知识产权经营株式会社 影像显示系统、影像变换装置以及影像显示方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009290685A (ja) * 2008-05-30 2009-12-10 Imagenics Co Ltd 制御装置と制御方法並びに制御プログラム
JP2014026171A (ja) * 2012-07-27 2014-02-06 Ricoh Co Ltd システム及び方法
JP2014110564A (ja) * 2012-12-03 2014-06-12 Konami Digital Entertainment Co Ltd 出力タイミング制御装置、出力タイミング制御システム、出力タイミング制御方法、およびプログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009290685A (ja) * 2008-05-30 2009-12-10 Imagenics Co Ltd 制御装置と制御方法並びに制御プログラム
JP2014026171A (ja) * 2012-07-27 2014-02-06 Ricoh Co Ltd システム及び方法
JP2014110564A (ja) * 2012-12-03 2014-06-12 Konami Digital Entertainment Co Ltd 出力タイミング制御装置、出力タイミング制御システム、出力タイミング制御方法、およびプログラム

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017016027A (ja) * 2015-07-03 2017-01-19 カシオ計算機株式会社 投影システム、投影制御装置、投影制御方法及びプログラム
JP2018207142A (ja) * 2017-05-30 2018-12-27 日本電信電話株式会社 Mmt受信システム、同期制御装置、同期制御方法および同期制御プログラム
WO2020044644A1 (ja) * 2018-08-30 2020-03-05 パナソニックIpマネジメント株式会社 映像信号出力装置、制御方法、及び、プログラム
JP2020036178A (ja) * 2018-08-30 2020-03-05 パナソニックIpマネジメント株式会社 映像信号出力装置、制御方法、及び、プログラム
JP2020038249A (ja) * 2018-09-03 2020-03-12 シャープ株式会社 表示制御装置、表示制御方法、及び、表示制御プログラム
CN113508578A (zh) * 2019-03-04 2021-10-15 松下知识产权经营株式会社 影像显示系统、影像变换装置以及影像显示方法

Similar Documents

Publication Publication Date Title
WO2016013074A1 (ja) 映像表示システム、映像表示装置、および映像供給装置
JP4835568B2 (ja) 表示装置、表示装置におけるデータ送信方法、送信装置、送信装置におけるデータ受信方法
US20100315553A1 (en) Audio-video data synchronization method, video output device, audio output device, and audio-video output system
JP5390667B2 (ja) 映像送信機器及び映像受信機器
US8482673B2 (en) Method and apparatus for displaying video signals from a plurality of input sources
US20100253856A1 (en) Display apparatus, video signal transmission method for display apparatus, transmitting apparatus, and transmission method of video signal
US20080155639A1 (en) Data receiving apparatus
TW200904174A (en) Data receiver, data transmitter, and information processing method, and computer program
KR101169282B1 (ko) 핫플러그 디텍트 신호를 이용한 hdmi 제어 방법 및 그 방법을 채용한 영상기기
TW201040932A (en) Multi-monitor display
US20150163450A1 (en) Video display system, source device, sink device, and video display method
JP2009100456A (ja) ビデオ・オーディオ出力装置および記録媒体
JP2012039476A (ja) 送受信装置および送受信方法
JP2007311928A (ja) 伝送方法、伝送システム、送信方法、送信装置、受信方法及び受信装置
JP2011176526A (ja) 通信装置、通信制御方法、およびプログラム
US20090300499A1 (en) Information processing apparatus
US20080170839A1 (en) Apparatus for receiving digital contents and method thereof
JP6057544B2 (ja) シンク機器にコンテンツを提供するソース機器およびその通信方法
KR20170047796A (ko) 디스플레이 장치 및 그 제어 방법
KR20190095286A (ko) 비디오 스트림들에 대한 브랜치 디바이스 대역폭 관리
KR20100137693A (ko) 최적 해상도를 설정하는 소스 장비, 싱크 장비 및 hdmi제어 방법
JP6440509B2 (ja) 送信装置、受信装置、送信方法及び受信方法
US20180184037A1 (en) Interface circuit, transmission system, transmission direction control method, and program
KR101369390B1 (ko) Av 입력신호 판단기능을 구비한 영상재생장치 및 그 방법
WO2009118840A1 (ja) 映像出力装置、映像表示装置、及び映像表示システム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14898208

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 14898208

Country of ref document: EP

Kind code of ref document: A1