WO2016009852A1 - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
WO2016009852A1
WO2016009852A1 PCT/JP2015/069179 JP2015069179W WO2016009852A1 WO 2016009852 A1 WO2016009852 A1 WO 2016009852A1 JP 2015069179 W JP2015069179 W JP 2015069179W WO 2016009852 A1 WO2016009852 A1 WO 2016009852A1
Authority
WO
WIPO (PCT)
Prior art keywords
internal electrode
narrow
ceramic
sample
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2015/069179
Other languages
English (en)
French (fr)
Inventor
伴野晃一
中村将典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of WO2016009852A1 publication Critical patent/WO2016009852A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Definitions

  • the dielectric layer (ceramic layer) has progressed, and the distance between the internal electrodes facing each other through the ceramic layer has decreased, and defects in the ceramic layer (such as occurrence of pinholes)
  • the insulation between the internal electrodes deteriorates due to misalignment of the internal electrodes, etc., the internal electrodes are short-circuited, the capacitors generate heat, and in some cases, the entire capacitor is short-circuited, and the multilayer ceramic capacitor is mounted There is a risk of adversely affecting the substrate and peripheral circuit components.
  • Patent Document 1 discloses that an external electrode is provided on a multilayer ceramic body formed by alternately stacking a dielectric ceramic layer and an internal electrode layer made of a low resistance conductor a plurality of times.
  • an internal electrode provided with an element portion having a fuse function has been proposed (see claim 1).
  • the multilayer ceramic capacitor of the present invention is A ceramic layer functioning as a dielectric layer; and an internal electrode laminated via the ceramic layer, wherein the internal electrode is electrically connected to a ceramic element having a structure in which a lead portion of the internal electrode is drawn to an end face
  • the internal electrode is made of nickel or copper, and includes a narrow portion formed so that the width in the direction perpendicular to the lead-out direction is narrower than the width of other portions,
  • the cross-sectional area of the narrow portion in the direction orthogonal to the drawing direction is in the range of 10 to 40 ⁇ m 2 .
  • the effective region contributing to the formation of the capacitance region where the adjacent internal electrodes face each other through the ceramic layer
  • the present invention can be more effectively realized.
  • the internal electrode 2 (2a, 2b) has a narrow width portion 12 (the width W which is the dimension in the direction orthogonal to the lead-out direction is narrower than the width W 0 of the other portion of the internal electrode 2 (2a, 2b). 12a, 12b).
  • the lead-out portions 22 (22a, 22b) to the end surfaces 3 (3a, 3b) of the internal electrodes 2 (2a, 2b) are configured to be narrow portions 12 (12a, 12b). Yes.
  • the narrow width part 12 (12a, 12b) is formed in the center part of the width direction of the internal electrode 2 (2a, 2b).
  • the narrow width portion 12 provided in the internal electrode is preferably in the region of the lead portion from the end surface 3 of the ceramic element 10 of the internal electrode 2 from the viewpoint of securing the area of the effective region contributing to the formation of the capacitance. .
  • a silver paste containing silver powder as a conductive component and a B 2 O 3 —SiO 2 —BaO glass frit is applied to both end faces of the fired laminate, and the temperature is 600 ° C. in nitrogen.
  • an external electrode electrically connected to the internal electrode was formed.
  • the outer dimensions of the produced multilayer ceramic capacitor were a width of 1.2 mm, a length of 2.0 mm, a thickness of 1.0 mm, and the thickness of the dielectric layer interposed between the internal electrodes was 5 ⁇ m.
  • the total number of effective dielectric ceramic layers is two, and the area of the effective area per one layer (area where adjacent internal electrodes face each other through the ceramic layer) is 1.7 ⁇ 10 ⁇ 6 m 2 . there were.
  • the narrow width portion (fuse portion) is melted at about 87000 seconds (about 24 hours). It was confirmed.
  • the insulation resistance has a value of about 10 6 ⁇ even after the narrow width portion (fuse portion) is melted, and it retains the function as a capacitor. confirmed.
  • samples having the requirements of the present invention in which the cross-sectional area of the narrow portion is in the range of 10 to 40 ⁇ m 2 (samples 2 to 7, 9, 10, 13, and 14 in Table 1; internal electrodes Samples Nos. 22 to 30, 33, and 34 in Table 2 in which is formed of copper also showed the same behavior as that shown in FIG. 5 in the HALT test, and the narrow portion (fuse portion) was melted. After that, it was confirmed that the function as a capacitor was maintained.
  • the narrow portion (fuse portion) is about 87,000 seconds (about 24 hours). It was confirmed that fusing occurred. However, in the case of the sample of Sample No. 11, it was confirmed that the insulation resistance after the narrow width portion (fuse portion) was melted was extremely large, so that it did not function as a capacitor. This is because the cross-sectional area of the narrow width part is large, and when the internal electrode is melted in the narrow width part, the ceramic element is destroyed due to the volume change accompanying the melting of the internal electrode, and is completely open. It is.
  • the narrow portions 12 (12a, 12b) are provided in the lead-out portions 22 (22a, 22b) as in the above embodiment, the narrow portions 12 are arranged at the center in the width direction, for example, as shown in FIG. It is also possible to provide it at one end in the width direction.
  • the narrow width portion 12 may be provided at a position slightly retracted from the end face 3 of the ceramic body 10 without narrowing the width of the internal electrode 2. Is possible. Such a pattern is preferable because it is possible to sufficiently secure the area of the effective region contributing to the formation of the capacitance while ensuring the connection reliability between the internal electrode and the external electrode.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

 溶断後の電極間での放電を抑制、防止するとともに、溶断部における溶融電極量が少なく、セラミック素子に割れが発生してコンデンサとしての機能を失うおそれの少ない信頼性の高い積層セラミックコンデンサを提供する。 誘電体層として機能するセラミック層1と、セラミック層を介して積層された内部電極2(2a,2b)とを備え、内部電極の引き出し部22(22a,22b)が端面3(3a,3b)に引き出された構造を有するセラミック素子10に、内部電極と導通するように外部電極4(4a,4b)が配設された構造を有する積層セラミックコンデンサにおいて、内部電極を、ニッケルまたは銅から形成し、引き出し方向に直交する方向の寸法である幅Wが、他の部分の幅W0よりも狭くなるように形成された狭幅部12(12a,12b)を備えた構成とし、狭幅部の、引き出し方向に直交する方向の断面の面積を10~40μm2の範囲とする。

Description

積層セラミックコンデンサ
 本発明は、積層セラミックコンデンサに関し、詳しくは、ヒューズ機能を有する積層セラミックコンデンサに関する。
 積層セラミックコンデンサとしては、例えば、図11に断面図を示し、図12に要部の分解斜視図を示すように、セラミック素子(セラミック積層体)51中に、平面形状が長方形の複数の内部電極52a,52bが、誘電体層であるセラミック層53を介して積層され、かつ、セラミック層53を介して互いに対向する内部電極52a,52bが交互にセラミック素子51の逆側の端面54a,54bに引き出されて、該端面に形成された外部電極55a,55bに接続された構造を有するものが広く知られている。
 しかしながら、近年は、誘電体層(セラミック層)の薄層化が進み、セラミック層を介して対向する内部電極間の距離が小さくなっており、セラミック層の欠陥(ピンホールの発生など)や、内部電極の位置ずれなどによって内部電極間の絶縁性が劣化し、内部電極どうしがショートして、コンデンサが発熱し、場合によっては、コンデンサ全体が短絡状態となり、積層セラミックコンデンサが実装されているプリント基板や周辺回路部品に悪影響を与えるおそれがある。
 そこで、上述のような問題点を解決するために、特許文献1には、誘電体セラミック層と低抵抗導体からなる内部電極層とを交互に複数回数積み重ねて形成した積層セラミック体に外部電極を設けた積層セラミックコンデンサにおいて、内部電極にヒューズ機能をもつ素子部を付与したものが提案されている(請求項1参照)。
 また、図13に示すように、特許文献1には、内部電極102の一部に狭幅部112を設けてヒューズ機能を持つ素子部122とすることが記載されており(請求項5参照)、狭幅部の断面積を0.0001mm2~0.001mm2の範囲とし、抵抗値を1Ω以上とすること(請求項5参照)が開示されている。
 さらに、特許文献1には、Ag-30%Pdペーストを用いて形成した内部電極に狭幅部を設けた構成を有する積層セラミックコンデンサの実施例が開示されている(段落0024)。
特開2000-100654号公報
 しかしながら、特許文献1に開示された、ヒューズ機能を備えた素子部は、その断面積が0.0001mm2~0.001mm2と大きいことから、素子部が溶断する際の体積変化が大きく、その近傍から積層セラミック体に割れが発生して、素子部の溶断後にコンデンサとしての機能を失ってしまう可能性があり、当該積層セラミックコンデンサが用いられている電子回路などが機能しなくなるおそれがある。
 また、素子部が溶断した後に溶断部に形成されるギャップが狭い場合は、電圧がかかると放電を生じ、完全には絶縁されない可能性があり、信頼性が低いという問題点がある。
 本発明は、上記課題を解決するものであり、溶断後の電極間での放電を抑制、防止するとともに、溶断部における溶融電極量が少なく、セラミック素子に割れが発生してコンデンサとしての機能を失うおそれの少ない、信頼性の高い積層セラミックコンデンサを提供することを目的とする。
 上記課題を解決するために、本発明の積層セラミックコンデンサは、
 誘電体層として機能するセラミック層と、前記セラミック層を介して積層された内部電極とを備え、前記内部電極の引き出し部が端面に引き出された構造を有するセラミック素子に、前記内部電極と導通するように外部電極が配設された構造を有する積層セラミックコンデンサであって、
 前記内部電極は、ニッケルまたは銅からなり、かつ、その引き出し方向に直交する方向の寸法である幅が、他の部分の幅よりも狭くなるように形成された狭幅部を備えているとともに、
 前記狭幅部の、前記引き出し方向に直交する方向の断面の面積が10~40μm2の範囲にあること
 を特徴としている。
 また、本発明の積層セラミックコンデンサにおいて、前記狭幅部は、前記内部電極の前記セラミック素子の前記端面への前記引き出し部に形成されていることが好ましい。
 狭幅部を、内部電極の前記セラミック素子の端面への引き出し部に形成することにより、静電容量の形成に寄与する有効領域(セラミック層を介して隣り合う内部電極どうしが対向する領域)の面積を減らすことなく、狭幅部を設けることが可能になり、本発明をより実効あらしめることができる。
 本発明の積層セラミックコンデンサは、内部電極がニッケルまたは銅からなり、引き出し方向に直交する方向の寸法である幅が他の部分の幅よりも狭い狭幅部を備えているとともに、狭幅部の、上記引き出し方向に直交する方向の断面の面積(以下、「狭幅部の断面積」ともいう)が10~40μm2の範囲となるようにしているので、以下のような効果を奏する。
 (a)内部電極を構成するニッケル(Ni)、銅(Cu)は卑金属であり、内部電極の狭幅部(ヒューズ部)で溶断後が生じた場合、表面がすみやかに酸化され、絶縁性の酸化物膜が形成されるため、溶断した電極間での放電が起こりにくくなるとともに、漏れ電流も少なくなる。
 (b)ヒューズ部として機能する狭幅部の断面積が小さいことから、電極の溶融量が少なく、溶融に伴う体積変化も小さくなるため、セラミック素子に割れが発生してコンデンサとしての機能を失うことを防止できる。
 (c)内部電極として、安価な卑金属のニッケル(Ni)、銅(Cu)を用いることにより、製造コストを抑えて、経済性に優れた積層セラミックコンデンサを提供することができる。
本発明の実施形態にかかる積層セラミック電子部品(積層セラミックコンデンサ)の構成を示す正面断面図である。 本発明の実施形態にかかる積層セラミックコンデンサの要部を示す分解斜視図である。 表1の試料番号8の試料についての絶縁破壊試験の結果を示す図である。 表1の試料番号11の試料についての絶縁破壊試験の結果を示す図である。 表1の試料番号8の試料についての絶縁抵抗の経時変化の挙動を示す図である。 表1の試料番号11の試料についての絶縁抵抗の経時変化の挙動を示す図である。 内部電極が狭幅部を備えていない比較用試料についての絶縁抵抗の経時変化の挙動を示す図である。 内部電極への狭幅部の配設態様の他の例を示す図である。 内部電極への狭幅部の配設態様のさらに他の例を示す図である。 内部電極への狭幅部の配設態様のさらに他の例を示す図である。 従来の積層セラミックコンデンサの正面断面図である。 従来の積層セラミックコンデンサの要部構成を示す分解斜視図である。 従来の他の積層セラミックコンデンサの構成を示す斜視図である。
 以下に本発明の実施形態を示して、本発明の特徴とするところをさらに具体的に説明する。
 [実施形態]
 図1は、本発明の実施形態にかかる積層セラミックコンデンサの構成を示す正面断面図、図2は、本発明の実施形態にかかる積層セラミックコンデンサの要部を示す分解斜視図である。
 この実施形態にかかる積層セラミックコンデンサは、図1に示すように、
誘電体層として機能するセラミック層1と、セラミック層1を介して積層された内部電極2(2a,2b)とを備え、内部電極2(2a,2b)の引き出し部22(22a,22b)が端面3(3a,3b)に引き出された構造を有するセラミック素子10に、内部電極2(2a,2b)と導通するように外部電極4(4a,4b)が配設された構造を有する積層セラミックコンデンサである。
 この積層セラミックコンデンサにおいて、内部電極2(2a,2b)はニッケル(Ni)または銅(Cu)から形成される。
 また、内部電極2(2a,2b)は、引き出し方向に直交する方向の寸法である幅Wが、内部電極2(2a,2b)の他の部分の幅W0よりも狭い狭幅部12(12a,12b)を備えている。
 なお、この実施形態では、内部電極2(2a,2b)の端面3(3a,3b)への引き出し部22(22a,22b)が狭幅部12(12a,12b)となるように構成されている。また、この実施形態では、狭幅部12(12a,12b)は、内部電極2(2a,2b)の幅方向の中央部に形成されている。
 内部電極に設けられる狭幅部12は、静電容量の形成に寄与する有効領域の面積を確保する見地から、内部電極2のセラミック素子10の端面3への引き出し部の領域にあることが好ましい。
 そして、狭幅部12(12a,12b)の、内部電極2(2a,2b)の引き出し方向に直交する方向の断面の面積(断面積)が、10~40μm2となるように構成されている。
 次に、この積層セラミックコンデンサを製造する方法について説明する。
 まず、誘電体層となるセラミック層を形成するための原料粉末として、100モルのBaTiO3に対し、Dy23を2.0モル、MgCO3を1.5モル、MnCO3を0.25モル、SiO2を1.5モルの割合で配合した原料粉末を準備した。
 次に、この原料粉末に、ポリビニルブチラール系バインダおよびエタノールなどの有機溶剤を加えて、ボールミルにより湿式混合し、スラリーを調整した。
 そして、このセラミックスラリーをドクターブレード法によりシート成形し、厚み6μmのグリーンシートを得た。
 それから、グリーンシート上に、図2に示すような、狭幅部12(12a,12b)を備えた内部電極2(2a,2b)が形成されるようなパターンで、導電性ペーストをスクリーン印刷することにより、導体パターン(内部電極パターン)を形成した。
 導電性ペーストとしては、ニッケル粉末を導電成分とするニッケルペースト、銅粉末を導電成分とする銅ペーストを用いた。
 また、パラジウムの含有割合が30質量%である銀-パラジウム粉末(貴金属粉末)を導電成分とするAg-Pd30%ペーストを用いた。なお、Ag-Pd30%ペーストは、比較のため、貴金属からなる内部電極を形成する目的で用いたものである。
 そして、内部電極パターンを形成するにあたっては、焼成後における狭幅部12(12a,12b)の幅W(図2参照)が、表1、表2および表3に示すように、50μm、100μm、150μm、および200μmになるように、また、焼成後における狭幅部の厚みが0.1μm、0.2μm、0.3μm、および0.4μmとなるように所定の導電性ペーストを印刷した。
 上述のようにして内部電極パターンを形成したグリーンシートを、焼成後に、図1および2に示すように、内部電極2(2a,2b)が交互に逆側の端面に引き出されたセラミック素子(セラミック積層体)10が得られるように複数枚積層、圧着することにより未焼成のセラミック積層体を形成した。
 それから、このセラミック積層体を、大気中にて270℃に加熱し、バインダを除去した後、導電性ペーストを構成する導電成分である金属粉末の種類に応じて900~1350℃の温度にて2時間焼成した。
 次に、焼成後の積層体の両端面に、導電成分である銀粉末と、B23-SiO2-BaO系ガラスフリットを含有する銀ペーストを塗布し、窒素中で600℃の温度で焼き付けることにより、内部電極と電気的に接続された外部電極を形成した。
 このようにして、表1に示す内部電極がニッケルからなる試料番号1~16の試料、表2に示す内部電極が銅からなる試料番号21~36の試料、および表3の内部電極がAg-Pdからなる表3の試料番号41の試料(比較用の試料)を作製した。
 作製した積層セラミックコンデンサの外形寸法は、幅1.2mm、長さ2.0mm、厚さが1.0mmであり、内部電極間に介在する誘電体層の厚みは5μmであった。
 また、有効誘電体セラミック層の総数は2層であり、1層あたりの有効領域(セラミック層を介して隣り合う内部電極どうしが対向する領域)の面積は1.7×10-62であった。
 この実施形態において、内部電極の狭幅部の幅Wおよび内部電極の狭幅部の厚みは次のようにして調べた。
 上記のようにして作製した試料(積層セラミックコンデンサ)を、各試料につき10個ずつ準備し、この10個の積層セラミックコンデンサを、長さ方向が垂直方向に沿うような姿勢で保持し、試料の周りを樹脂で固め、試料の幅と、厚さにより規定される面を樹脂から露出させた。その後、研磨機により、各試料を研磨し、各試料の狭窄部が露出するように研磨を行った。そして、研磨による内部電極の延びをなくすために、イオンミリングにより、研磨表面を加工した。
 そして、研磨面を走査型電子顕微鏡を用いて観察し、狭窄部一箇所について幅Wおよび厚みを測定した。試料10個の測定値の平均を求め、これを狭窄部の幅、および厚みとした。
 (2)特性の評価
 (2-1)絶縁破壊試験
 上述のようにして作製した試料のそれぞれについて、試験サンプル数を30個として、昇圧速度:100V/s、最大電圧:1000Vの条件で絶縁破壊試験(BDV試験)を行い、絶縁破壊電圧の評価を行った。
 例として、本発明の要件を備えた、表1の試料番号8の試料と、本発明の要件を備えていない、表1の試料番号11の試料についての絶縁破壊試験の結果を図3および図4に示す。
 狭幅部の断面積が45μm2で、本発明の要件を備えていない試料番号11の試料の場合、図4に示すように、絶縁破壊後に、すなわち、狭幅部が溶断してヒューズ機能が働いた後に、絶縁性が保たれず、溶断した電極間で放電が生じ、大きな電圧降下が起きることが確認された。
 これは、狭幅部の断面積が本発明の範囲である40μm2を超えた場合、狭幅部において内部電極が溶断することにより一旦はオープンとはなるが、溶断部における電極の収縮が速やかに進まず、かつ、電極表面の酸化が不十分になるため、溶断された電極間で放電が起こりやすくなることによる。
 一方、狭幅部の断面積が40μm2で、本発明の要件を満たしている試料番号8の試料の場合、図3に示すように、絶縁破壊後、すなわち、狭幅部が溶断してヒューズ機能が働いた後に、放電は起こらず、高い絶縁性が保持されることが確認された。
 このような評価を表1の試料番号1~16の試料、表2の試料番号21~36の試料、および表3の試料番号41の試料について行い、図3に示すように、狭幅部が溶断してヒューズ機能が働いた後の放電が認められなかった試料を絶縁破壊試験の結果が良好(○)であると評価し、図4に示すように、狭幅部が溶断してヒューズ機能が働いた後の放電が認められた試料を絶縁破壊試験の結果が不良(×)であると評価した。評価結果を表1~3に併せて示す。
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000002
Figure JPOXMLDOC01-appb-T000003
 表1~3に示す試料のうち、本発明の要件を備えていない狭幅部の断面積が5μm2の試料番号1(表1)の試料(内部電極:ニッケル)、および試料番号21(表2)の試料(内部電極:銅)の場合、外部電極と内部電極とのコンタクトがとれず、容量を取得できないことが確認された。
 また、内部電極にAg-Pdを用いた表3の試料番号41の試料の場合、狭幅部の断面積が40μm2と本発明の要件を満たしていても、狭幅部が溶断してヒューズ機能が働いた後の放電による電圧降下があり、好ましくないことが確認された。
 これは、貴金属電極であるAg-Pd電極の場合、電極表面が酸化されることがないため、狭幅部の断面積を40μm2以下としても、絶縁性が得られず、狭幅部が溶断してヒューズ機能が働いた後における放電が起こりやすくなることによる。
 これに対し、狭幅部の断面積が10~40μm2の試料、すなわち、内部電極がニッケルから形成されている表1の試料番号2~10,13,14の試料、内部電極が銅から形成されている表2の試料番号22~30,33,34の試料では、狭幅部が溶断してヒューズ機能が働いた後の放電の発生は認められなかった。
 (2-2)HALT試験
 上述のようにして作製した試料のそれぞれについて、HALT試験(Highly Accelerated Life Test)として、周囲温度150℃で、試料にDC150V(測定数10個)を印加し、絶縁抵抗の経時変化を調査した。
 そして、絶縁抵抗の挙動から、狭幅部が溶断してヒューズ機能が働いた後にコンデンサとしての機能が残っているかどうかの評価を行った。
 上述のようにして作製した各試料について行ったHALT試験のうち、例として、本発明の要件を備えた、表1の試料番号8の試料と、本発明の要件を備えていない表1の試料番号11の試料についての、絶縁抵抗の経時変化の挙動を図5および図6に示す。
 また、内部電極が狭幅部を備えていないことを除いて、試料番号8の試料と同じ構成の比較用試料(積層セラミックコンデンサ)を作製し、この試料についても、絶縁抵抗の経時変化を調査した。その結果を図7に示す。
 なお、この狭幅部を有しない積層セラミックコンデンサにおいては内部電極をニッケル電極とし、厚みは0.4μmとした。その他は同じ条件とした。
 図5に示すように、断面積が40μm2で本発明の要件を備えている試料番号8の試料では、約87000秒(約24時間)の時点で、狭幅部(ヒューズ部)が溶断することが確認された。そして、この試料番号8の試料では、狭幅部(ヒューズ部)が溶断した後も、絶縁抵抗は約106Ω程度の値が得られており、コンデンサとしての機能を保持していることが確認された。
 また、狭幅部の断面積が10~40μm2の範囲にある、本発明の要件を備えた他の試料(表1の試料番号2~7,9,10,13,14の試料、内部電極が銅から形成されている表2の試料番号22~30,33,34の試料)についても、HALT試験において図5に示す挙動と同様の挙動を示し、狭幅部(ヒューズ部)が溶断した後も、コンデンサとしての機能を保持することが確認された。
 一方、断面積が45μm2で本発明の要件を備えていない試料番号11の試料の場合、図6に示すように、約87000秒(約24時間)の時点で狭幅部(ヒューズ部)が溶断することが確認された。しかし、この試料番号11の試料の場合、狭幅部(ヒューズ部)が溶断した後の絶縁抵抗が極めて大きくなっており、コンデンサとしての機能を果たさない状態となることが確認された。これは狭幅部の断面積が大きいため、狭幅部において内部電極が溶断したときの、内部電極の溶融に伴う体積変化によりセラミック素子が破壊され、完全にオープンの状態になったことによるものである。
 また、断面積が40μm2を超えており、本発明の要件を備えていない他の試料(試料番号12,15,16,31,32,35および36)の場合も、上述の試料番号11の場合と同様に、HALT試験において好ましくない結果が得られた。
 また、内部電極が狭幅部を備えていない上述の比較用試料の場合、図7に示すように、約8200秒(約23時間)の時点で絶縁破壊が生じ、ショートしてしまうことが確認された。
 上述の結果から、本発明の要件を満たさない試料の場合には、
 (a)狭幅部の断面積が本発明の範囲(10~40μm2)を超えると、狭幅部において内部電極が溶断することによりオープンとなるが、溶断部における電極の収縮が速やかに進まず、電極表面の酸化が不十分になるため、溶断された電極間で放電が起こりやすくなること、
 (b)狭幅部の断面積が本発明の範囲(10~40μm2)を下回ると、外部電極と内部電極のコンタクトが不十分になり、コンデンサとしての機能を果たさなくなること、
 (c)内部電極がAg-Pd電極のような貴金属電極の場合、狭幅部で溶断しても電極表面が酸化されず、狭幅部の断面積を40μm2以下にした場合にも、溶断後に絶縁性が得られず、放電が起こりやすくなり、コンデンサとしての機能を果たさなくなること
 が確認された。
 一方、本発明の要件を満たす試料のように、内部電極をニッケルまたは銅から形成し、狭幅部の断面積を10~40μm2の範囲とした場合、狭幅部で内部電極が溶断すると、溶融した電極材料が玉化して、速やかに収縮し、電極表面が酸化されることで、高い絶縁性が確保され、溶断後の放電の発生を防止できること、すなわち、コンデンサとしての機能が保持されることが確認された。
 なお、上記実施形態では、内部電極2(2a,2b)のセラミック素子10の端面3(3a,3b)への引き出し部22(22a,22b)に狭幅部12(12a,12b)を設けるようにしたが、例えば、図8に示すように、狭幅部12を、内部電極2の引き出し方向の中央に近い位置に設けるようにすることも可能である。
 さらに、上記実施形態のように、引き出し部分22(22a,22b)に狭幅部12(12a,12b)を設ける場合においても、例えば図9に示すように、狭幅部12を幅方向中央ではなく、幅方向の一方側端部に設けることも可能である。
 また、例えば、図10に示すように、引き出し部22においては内部電極2の幅を狭くせず、セラミック素体10の端面3から少し後退した位置に狭幅部12を設けるようにすることも可能である。このようなパターンとした場合、内部電極と外部電極の接続信頼性を確保しつつ、静電容量の形成に寄与する有効領域の面積を十分に確保することが可能になり、好ましい。
 また、狭幅部は、内部電極にV字状やU字状の切込みを入れたような形状とすることも可能であり、その具体的な形状に特別の制約はない。
 なお、上記実施形態では、有効誘電体セラミック層(内部電極間に位置するセラミック層)の総数が2層である場合について説明したが、有効誘電体セラミック層の数にとくべつの制約はなく、通常の積層セラミックコンデンサにおいて適用される範囲で任意の層数とすることが可能である。
 本発明はその他の点においても上記実施形態に限定されるものではなく、誘電体層であるセラミック層を構成するセラミック材料の種類、外部電極の構成材料などに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。
 1        セラミック層
 2(2a,2b) 内部電極
 3(3a,3b) セラミック素子の端面
 4(4a,4b) 外部電極
 10       セラミック素子(セラミック積層体)
 12(12a,12b) 内部電極の狭幅部
 22(22a,22b) 内部電極の引き出し部
 W        内部電極の狭幅部の幅
 W0        内部電極の他の部分の幅

Claims (2)

  1.  誘電体層として機能するセラミック層と、前記セラミック層を介して積層された内部電極とを備え、前記内部電極の引き出し部が端面に引き出された構造を有するセラミック素子に、前記内部電極と導通するように外部電極が配設された構造を有する積層セラミックコンデンサであって、
     前記内部電極は、ニッケルまたは銅からなり、かつ、その引き出し方向に直交する方向の寸法である幅が、他の部分の幅よりも狭くなるように形成された狭幅部を備えているとともに、
     前記狭幅部の、前記引き出し方向に直交する方向の断面の面積が10~40μm2の範囲にあること
     を特徴とする積層セラミックコンデンサ。
  2.  前記狭幅部は、前記内部電極の前記セラミック素子の前記端面への前記引き出し部に形成されていることを特徴とする請求項1記載の積層セラミックコンデンサ。
PCT/JP2015/069179 2014-07-14 2015-07-02 積層セラミックコンデンサ Ceased WO2016009852A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-144350 2014-07-14
JP2014144350 2014-07-14

Publications (1)

Publication Number Publication Date
WO2016009852A1 true WO2016009852A1 (ja) 2016-01-21

Family

ID=55078350

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/069179 Ceased WO2016009852A1 (ja) 2014-07-14 2015-07-02 積層セラミックコンデンサ

Country Status (1)

Country Link
WO (1) WO2016009852A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200066457A1 (en) * 2018-08-24 2020-02-27 Apple Inc. Self-fused capacitor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6433731U (ja) * 1987-08-21 1989-03-02
JPS6469008A (en) * 1987-09-10 1989-03-15 Murata Manufacturing Co Layer-built capacitor
JP2000100654A (ja) * 1998-09-22 2000-04-07 Tokin Corp 積層セラミックコンデンサ
US20140022696A1 (en) * 2011-03-28 2014-01-23 Murata Manufacturing Co., Ltd. Electronic component

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6433731U (ja) * 1987-08-21 1989-03-02
JPS6469008A (en) * 1987-09-10 1989-03-15 Murata Manufacturing Co Layer-built capacitor
JP2000100654A (ja) * 1998-09-22 2000-04-07 Tokin Corp 積層セラミックコンデンサ
US20140022696A1 (en) * 2011-03-28 2014-01-23 Murata Manufacturing Co., Ltd. Electronic component

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200066457A1 (en) * 2018-08-24 2020-02-27 Apple Inc. Self-fused capacitor

Similar Documents

Publication Publication Date Title
KR102691311B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
JP5551296B1 (ja) 積層セラミックキャパシタ及びその製造方法
JP2015146454A (ja) 積層セラミックキャパシタ及びその製造方法
CN103460315B (zh) 电子部件
CN110310825B (zh) 层叠陶瓷电子部件
WO2014024592A1 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP2018117051A (ja) 積層セラミックコンデンサ
KR102061502B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP5960816B2 (ja) 積層セラミックコンデンサ
JP2019192862A (ja) 積層セラミックコンデンサおよびその製造方法
JP5527404B2 (ja) 積層セラミック電子部品
KR20220081633A (ko) 적층형 전자 부품 및 유전체 조성물
KR20230031615A (ko) 커패시터 부품 및 커패시터 부품의 제조 방법
CN206506153U (zh) 静电放电保护设备
JP2021015925A (ja) 積層セラミックコンデンサ
JP4779615B2 (ja) 積層型電子部品およびその製造方法
JP6179263B2 (ja) 静電気保護部品
JP3544569B2 (ja) 積層セラミックコンデンサ
JP6311789B2 (ja) 静電気放電保護デバイスおよびその製造方法
WO2016009852A1 (ja) 積層セラミックコンデンサ
US20150103468A1 (en) Multilayer ceramic electronic component and method of manufacturing the same
JP2014222749A (ja) 積層セラミック電子部品及びその実装基板
WO2013137032A1 (ja) 静電気対策素子
JP2006269876A (ja) 静電気対策部品
US20250218666A1 (en) Multilayer electronic component

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15821770

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 15821770

Country of ref document: EP

Kind code of ref document: A1