WO2015189088A1 - Halbleiterchip und verfahren zur herstellung eines halbleiterchips - Google Patents

Halbleiterchip und verfahren zur herstellung eines halbleiterchips Download PDF

Info

Publication number
WO2015189088A1
WO2015189088A1 PCT/EP2015/062446 EP2015062446W WO2015189088A1 WO 2015189088 A1 WO2015189088 A1 WO 2015189088A1 EP 2015062446 W EP2015062446 W EP 2015062446W WO 2015189088 A1 WO2015189088 A1 WO 2015189088A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor chip
substrate
layer sequence
semiconductor layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2015/062446
Other languages
English (en)
French (fr)
Inventor
Jürgen OFF
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to US15/317,957 priority Critical patent/US20170141265A1/en
Publication of WO2015189088A1 publication Critical patent/WO2015189088A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN

Definitions

  • preferably is an optoelectronic, particularly preferably to a radiation-emitting semiconductor chip.
  • the radiation power is an important parameter. This is influenced on the one hand by the internal quantum efficiency, which is determined inter alia by the crystal quality of the semiconductor chip, and on the other hand by the radiation yield. For example, occur in a radiation-emitting
  • Semiconductor chip which is formed of a planar sapphire substrate and a nitride semiconductor layer sequence arranged thereon, at the junction between the nitride semiconductor layer sequence and the sapphire substrate due to total reflection
  • the sapphire substrate can be structured. This in turn, however, can affect the internal quantum efficiency because of growth on a patterned semiconductor substrate compared to a smooth semiconductor
  • Growth parameter for optimal deposition for example, the dislocation density to be increased and thus the
  • Another object to be solved is to specify a method for producing a semiconductor chip with improved crystal quality or radiation power.
  • the substrate contains or consists of a semiconductor material.
  • the semiconductor chip is preferably a
  • the surface has a structure of depressions, which are each bounded on the underside by a smooth end portion, or has a structure of projections, which are each bounded on the upper side by a smooth end portion.
  • the depressions represent concave regions in the substrate, the deepest point of each of which is formed by a smooth end region.
  • the elevations are convex
  • Regions in the substrate, the highest point is formed in each case by a smooth end portion.
  • the smooth end regions are arranged laterally spaced apart from one another.
  • the smooth end regions are arranged in a common plane.
  • the smooth end portions are at the same height.
  • the end portions may differ slightly in height from each other due to production, with an ideal height Deviations of up to 10% are possible.
  • the ideal height can be the average height of the surveys.
  • the end regions in the common plane are arranged side by side and have none in the common plane
  • the distance between immediately adjacent end regions is greater than zero. For example, there is a smallest distance between immediately adjacent ones
  • End ranges 0.5 ym to 6 ym.
  • Sapphire substrate typically a single
  • Substrates may each be bounded by a smooth end portion and at least one side surface.
  • the depressions or elevations are laterally through
  • the side surface is at most in a cross-sectional view partially arranged at right angles to the end region.
  • Cross-sectional view preferably predominantly oblique, that is not parallel, to the end region.
  • the depressions or elevations point in particular towards the
  • End areas in each case an at least partially inclined and / or curved side surface.
  • the side surface may have a kink or a bend in a cross-sectional view.
  • the side surface includes at least in regions with the surface normal of the smooth end region an angle between 5 ° and 85 °, in particular between 30 ° and 70 °, a.
  • the proportion of inclined side surfaces or partially inclined side surfaces can be increased compared to a conventional structure and thus the
  • Radiation yield can be improved.
  • the smooth edge of the smooth edge of the smooth edge of the smooth edge of the smooth edge can be improved.
  • End portions of a two-dimensional shape This means, in particular, that an end region extends only in one plane.
  • the size of the end region is characterized by a first lateral dimension along a first
  • End region extends, clamp.
  • the lateral dimensions are in particular in a range between 0.3 ym and 2 ym.
  • the end portions preferably have a two-dimensional shape which is symmetrical. The two-dimensional
  • Shape of an end region can be round or polygonal.
  • round is in particular a symmetrical shape without corners, such as an oval or elliptical shape
  • polygonal shapes are, for example, triangular or
  • the polygonal shape resembles an equilateral triangle or a regular one
  • the proportion of oblique side surfaces can be increased compared to a conventional structure, in particular by virtue of the symmetrical shape of the smooth end regions. For even if the proportion of oblique side surfaces increased and thus the distance between the end regions is reduced, arise in the presently described structure less or none
  • the depressions each have a three-dimensional shape.
  • the three-dimensional shape is symmetrical, for example rotationally symmetric or rotationally symmetrical.
  • the three-dimensional shape of the depressions can be an inverted rotational body stump or polyhedron stump, such as an inverted truncated cone or truncated pyramid,
  • the elevations may each have a three-dimensional shape that is symmetrical
  • rotationally symmetric or rotationally symmetric is.
  • the three-dimensional shape resembles a rotating body stump or polyhedron stump, such as one
  • Truncated cone or truncated pyramid Truncated cone or truncated pyramid.
  • the depressions or elevations have, for example, a height between 0.5 .mu.m and 5 .mu.m.
  • the height indicates a vertical dimension along a third direction of expansion
  • the end regions are arranged regularly. In other words, those are
  • End portions are not randomly arranged in plan view on the surface of the substrate, but follow in their arrangement a recognizable regular pattern. It can be
  • the end regions may be arranged at grid points of a hexagonal or cubic grid.
  • the substrate on the surface that is in contact with the semiconductor layer sequence can have no further smooth areas except for the smooth end areas.
  • further substrate regions are also planar. These are preferably like the smooth end portions laterally
  • the surface of the substrate provided with a structure is arranged within the semiconductor chip.
  • the surface here forms no outer surface of the
  • Semiconductor chips It preferably forms an interface within the semiconductor chip. In particular, you can
  • Outer surfaces of the semiconductor chip may be flat, which, for example, the arrangement of contact structures on the outer surfaces or the arrangement of the
  • At least one layer of the semiconductor layer sequence consisting of Al n Ga m ini- n - m N
  • Semiconductor layer sequence preferably comprises an n-type region, a p-type region and a
  • the n-conducting region is preferably arranged between the active zone and the substrate, while the p-conducting region is arranged on a side of the active zone which is remote from the substrate.
  • the active zone is intended in particular for generating radiation.
  • the substrate is formed from sapphire.
  • a substrate is formed from sapphire.
  • the substrate may have a transmission coefficient of at least 80%, preferably at least 90%, for blue light.
  • a method for producing a semiconductor chip this comprises the following steps:
  • Bumps are formed such that the substrate has on a surface a structure of depressions, each of which is bounded on the underside by a smooth end region, or has a structure of protrusions, each of which is bounded on the upper side by a smooth end region, wherein the end regions are laterally spaced from one another are arranged
  • the pits or protrusions in the substrate may be formed by etching, such as reactive ion etching, so-called RIE.
  • etching such as reactive ion etching, so-called RIE.
  • MOVPE organometallic vapor phase epitaxy
  • Displacement density can be reduced compared to conventional structures. On the growth surface, fewer dislocations occur. In addition, the dislocation density can be further controlled by the choice of suitable process conditions. This play in particular the
  • Ratio of the starting materials used for the semiconductor layer sequence such as trimethylgallium and ammonia, the change in temperature, the process pressure and the semiconductor layer sequence
  • recessed substrate regions arranged at the end regions are preferably likewise filled with semiconductor material of the semiconductor layer sequence.
  • the elevations formed from the material of the substrate are of
  • nucleation of the surface by semiconductor material of the semiconductor layer sequence takes place on the side surfaces.
  • the side surfaces are preferably arranged at a greater angle to the surface normal of the end region, as is the case with the seeding of the smooth end regions.
  • Figure 1 is a schematic cross-sectional view of a
  • Figures 2A to 2D are schematic cross-sectional views
  • Substrate can be provided
  • Figures 3A to 3D and 4A to 4C are schematic plan views of the surface of a structured described herein
  • FIGS. 5A to 5C show various manufacturing steps of a method for producing a semiconductor chip according to a first exemplary embodiment
  • FIGS. 6A to 6C show various manufacturing steps of a
  • FIG. 9 is a graph depicting the proportion of oblique side surfaces in different surface structures of a structured substrate.
  • Figure 1 shows an embodiment of a like here
  • the semiconductor chip 10 comprises a semiconductor layer sequence 20.
  • a semiconductor layer sequence 20 In this case, at least a layer of the semiconductor layer sequence 20 of Al n Ga m I Ni n - m N formed, where 0 ⁇ n ⁇ 1, 0 ⁇ m ⁇ 1 and n + m ⁇ 1.
  • the semiconductor layer sequence 20 an active region 21, the particular for generating radiation, and an n-type region 22 and a p-type region 23.
  • the active region 21 is between the n-type region 22 and the p-type region 23
  • the semiconductor chip 10 further comprises a structured
  • the substrate 30 is formed of sapphire and is thus particularly well suited for coupling out blue light that is preferably emitted by AlInGaN for the active zone 21.
  • the substrate 30 is on a surface 31 with the
  • the n-type region 22 of the semiconductor layer sequence 20 adjoins the surface 31.
  • the surface 31 is within the
  • the substrate 30 has a structure of depressions 32 on the surface 31.
  • the depressions 32 are each bounded on the underside by a smooth end region 34.
  • the smooth end portions 34 are arranged in a common plane.
  • the smooth are
  • Recesses 32 laterally bounded by a side surface 35. In that shown in Figure 1
  • the side surfaces 35 are provided in cross-section with a curvature.
  • the depressions 32 are here formed rotationally symmetrical and have in particular the shape of a Hyperboloidstumpfes.
  • the recesses 32 introduced into the substrate 30 are surrounded by substrate regions 36 which are uneven, ie not smooth.
  • the substrate regions 36 have the shape of an inverted parabola in cross section.
  • FIGS. 2A to 2D show further possible structures with which the surface of the substrate can be provided.
  • Recesses 32 an inverted truncated cone or
  • the depressions 32 can be surrounded by substrate regions 36, which have a triangular shape in cross section.
  • the side surfaces 35 of the recesses 32 close with the
  • Surface normals of the end portions 34 preferably an angle between 5 ° and 85 °, in particular between 30 ° and 70 °, a.
  • the side surfaces 35 of the recesses 32 may have a kink in cross-section (see FIG. 2B).
  • a part of the side surfaces 35 adjoining the respective end region 34 extends at an angle between 5 ° and 85 °, in particular between 30 ° and 70 °, to the end region 34.
  • the structure shown in FIG. 2C has the structure shown in FIG wells
  • Substrate areas 36 do not have a rounded, but rather a tapered end area.
  • Recesses 32 show a structure of elevations 33 is shown in Figure 2D, the top side each by a smooth end portion 34 are limited.
  • the elevations 33 each have a three-dimensional shape, the
  • FIG. 2D represents an inversion of the structure shown in FIG.
  • the size of the end regions 34 is determined by a first lateral dimension B along a first expansion direction R 1 and by a second lateral dimension L along a second expansion direction R 2, wherein the first and second expansion directions R 1, R 2 are the plane in which the first and second expansion directions R 1, R 2 are the plane in which the first and second expansion directions R 1, R 2 are the plane in which the first and second expansion directions R 1, R 2 are the plane in which the first and second expansion directions R 1, R 2 are the plane in which the
  • End region 34 extends, span (see Figure 3A).
  • the lateral dimensions B, L are in particular in a range between 0.3 ym and 2 ym.
  • the height H of the recesses 32 or elevations 33 is along a third
  • Expansion direction R3 determines, which is preferably parallel to the surface normal N of the end portion 34 and perpendicular to the first and second extension directions Rl, R2.
  • the depressions 32 or elevations 33 have, for example, a height H between 0.5 .mu.m and 5 .mu.m (compare FIGS. 2A and 2D).
  • Figure 3A shows a schematic plan view of the
  • End portions 34 are arranged laterally spaced from each other.
  • End regions 34 0.5 ym to 15 ym.
  • FIGS. 3B and 3C show further possible shapes of the two-dimensional shape of the smooth end regions 34
  • the shape may be oval or
  • the shape can be elliptical (see Figure 3B). Furthermore, the shape can be a regular polygon, in particular a regular hexagon, same (see Figure 3C).
  • FIG. 3D shows a limiting case of a structure in which immediately adjacent end regions 34 touch only at one point.
  • the shape of the two-dimensional is the same
  • Shape of the smooth end portions 34 a triangle the sides of the triangle are curved.
  • the end regions 34 of the structures shown in FIGS. 3A to 3D are regularly arranged and follow a recognizable regular pattern in their arrangement.
  • the end regions 34 at grid points of a hexagonal grid (compare FIG. 4A) or a cubic grid (compare FIG. 4B).
  • Expansion directions Rl, R2 is stretched, can be converted into each other (see Figure 4C).
  • a first exemplary embodiment of a method for producing a semiconductor chip is described in conjunction with FIGS. 5A to 5C.
  • a substrate 30 is patterned, wherein 30 recesses 32 are introduced into the substrate such that the substrate 30 at a
  • Surface 31 has a structure of recesses 32 which are bounded on each side by a smooth end portion 34, wherein the end portions 34 are arranged laterally spaced from each other (see Figure 5A). In a next step, the surface 31 passes through
  • Semiconductor material 24 of the semiconductor layer sequence germinates, whereby the germination on the smooth end regions 34
  • the smooth end regions 34 serve as growth surface (see FIG. 5B). As the growth continues, the depressions 32 will start from the smooth ones
  • the surface 31 is nucleated by semiconductor material of the semiconductor layer sequence on the side surfaces 35
  • FIGS. 7A and 7C show, the structure has conical elevations 33 on.
  • Figure 7A shows a cross-section along the dashed line shown in Figure 7B.
  • Figure 7B shows a plan view of the surface 31 of the substrate 30.
  • Figure 7C shows a SEM (Scanning Electron Microscope) image of such a structure.
  • Elevations 33 are surrounded by smooth substrate regions 36 which are formed in a continuous manner (compare FIG. 7C).
  • the structure described here, for example, in conjunction with FIGS. 1, 2A to 2D and 3A to 3D thus represents, in particular, the inversion of the conventional structure, since in the case of the structure described here the smooth
  • End areas are interrupted and in plan view of the
  • the substrate regions 36 have between immediately adjacent elevations 33 asymmetric bottlenecks, which can lead to greatly reduced or increased nucleation of AlInGaN and thus crystal defects, especially when the bottlenecks due to oblique side surfaces are formed relatively narrow.
  • This problem is illustrated in Figs. 8A and 8B.
  • the circled area in FIG. 8A has a reduced area at the bottleneck
  • FIG. 9 shows a graph, wherein the horizontal axis is the distance A between immediately adjacent smooth
  • Arrangement dar As can be seen from the graph, can be in the structures described here advantageously the proportion of oblique side surfaces over a

Abstract

Es wird ein Halbleiterchip (10) angegeben, bei dem es sich insbesondere um einen optoelektronischen Halbleiterchip handelt, der ein strukturiertes Substrat (30) aufweist, das an einer Oberfläche (31) eine Struktur von Vertiefungen (32) aufweist, die unterseitig jeweils durch einen glatten Endbereich (34) begrenzt werden, oder eine Struktur von Erhebungen (33) aufweist, die oberseitig jeweils durch einen glatten Endbereich (34) begrenzt werden, wobei die Endbereiche (34) zueinander lateral beabstandet angeordnet sind. Weiterhin wird ein Verfahren zur Herstellung eines derartigen Halbleiterchips angegeben.

Description

Beschreibung
Halbleiterchip und Verfahren zur Herstellung eines
Halbleiterchips
Es wird ein Halbleiterchip angegeben, bei dem es sich
bevorzugt um einen optoelektronischen, besonders bevorzugt um einen Strahlung emittierenden Halbleiterchip handelt.
Weiterhin wird ein Verfahren zur Herstellung eines derartigen Halbleiterchips angegeben.
Bei einem Strahlung emittierenden Halbleiterchip ist die Strahlungsleistung eine wichtige Kenngröße. Diese wird zum einen durch die interne Quantenausbeute, welche unter anderem durch die Kristallqualität des Halbleiterchips bestimmt wird, und zum anderen durch die Strahlungsausbeute beeinflusst. Beispielsweise treten bei einem Strahlung emittierenden
Halbleiterchip, der aus einem ebenen Saphirsubstrat und einer darauf angeordneten Nitrid-Halbleiterschichtenfolge gebildet ist, am Übergang zwischen der Nitrid-Halbleiterschichtenfolge und dem Saphirsubstrat aufgrund von Totalreflexion
Strahlungsverluste auf, die zu einer Verringerung der
Strahlungsausbeute führen. Zur Verringerung derartiger
Strahlungsverluste kann das Saphirsubstrat strukturiert werden. Dies wiederum kann jedoch die interne Quantenausbeute beeinträchtigen, da beim Wachstum auf einem strukturierten Halbleitersubstrat im Vergleich zu einem glatten
Halbleitersubstrat durch die eingeschränkte Wahl der
Wachstumsparameter für optimale Abscheidung beispielsweise die Versetzungsdichte erhöht sein und sich damit die
Kristallqualität verschlechtern kann. Eine zu lösende Aufgabe besteht vorliegend darin, einen
Halbleiterchip mit verbesserter Kristallqualität
beziehungsweise Strahlungsleistung anzugeben. Eine weitere zu lösende Aufgabe besteht darin, ein Verfahren zur Herstellung eines Halbleiterchips mit verbesserter Kristallqualität beziehungsweise Strahlungsleistung anzugeben.
Gemäß zumindest einer Ausführungsform umfasst der
Halbleiterchip eine Halbleiterschichtenfolge und ein
strukturiertes Substrat. Vorzugsweise enthält oder besteht das Substrat aus einem Halbleitermaterial. Weiterhin handelt es sich bei dem Halbleiterchip bevorzugt um einen
optoelektronischen, besonders bevorzugt um einen Strahlung emittierenden Halbleiterchip. Insbesondere steht das
strukturierte Substrat an einer Oberfläche in Kontakt mit der Halbleiterschichtenfolge, wobei die Oberfläche eine Struktur von Vertiefungen aufweist, die unterseitig jeweils durch einen glatten Endbereich begrenzt werden, oder eine Struktur von Erhebungen aufweist, die oberseitig jeweils durch einen glatten Endbereich begrenzt werden. Mit anderen Worten stellen die Vertiefungen konkave Bereiche im Substrat dar, deren tiefste Stelle jeweils durch einen glatten Endbereich gebildet wird. Weiterhin stellen die Erhebungen konvexe
Bereiche im Substrat dar, deren höchste Stelle jeweils durch einen glatten Endbereich gebildet wird.
Vorzugsweise sind die glatten Endbereiche zueinander lateral beabstandet angeordnet. Bei einer vorteilhaften Ausgestaltung des Halbleiterchips sind die glatten Endbereiche in einer gemeinsamen Ebene angeordnet. Vorzugsweise befinden sich die glatten Endbereiche auf gleicher Höhe. Dabei können sich die Endbereiche in ihrer Höhe fertigungsbedingt geringfügig voneinander unterscheiden, wobei von einer idealen Höhe Abweichungen bis zu 10% möglich sind. Die ideale Höhe kann die gemittelte Höhe der Erhebungen sein. Insbesondere sind die Endbereiche in der gemeinsamen Ebene nebeneinander angeordnet und weisen keine in der gemeinsamen Ebene
angeordnete Verbindung auf, wobei sich unmittelbar
benachbarte Endbereiche höchstens in einem Punkt berühren. Vorzugsweise ist jedoch der Abstand zwischen unmittelbar benachbarten Endbereichen größer Null. Beispielsweise beträgt ein kleinster Abstand zwischen unmittelbar benachbarten
Endbereichen 0.5 ym bis 6 ym.
Hingegen weist ein herkömmliches strukturiertes
Saphirsubstrat typischerweise einen einzigen
zusammenhängenden glatten Bereich auf, der durch Vertiefungen oder Erhebungen unterbrochen ist. Die vorliegend beschriebene Struktur stellt also insbesondere die Inversion einer
herkömmlichen Struktur dar. Wie nachfolgend noch näher erläutert wird, kann durch die vorliegend beschriebene
Separation der glatten Bereiche, die vorzugsweise als
Anwachsfläche dienen, die Kristallqualität und damit die interne Quantenausbeute verbessert werden. Denn beim
epitaktischen Wachstum führen die separaten glatten
Endbereiche und die damit verbundene reduzierte Anwachsfläche zum einen zu einer Verringerung der Versetzungsdichte und zum anderen zu einem verminderten Verspannungsaufbau und damit zu einer Verbesserung der Kristallqualität.
Die Vertiefungen oder Erhebungen an der Oberfläche des
Substrats können jeweils durch einen glatten Endbereich und mindestens eine Seitenfläche begrenzt werden. Insbesondere werden die Vertiefungen oder Erhebungen lateral durch
mindestens eine Seitenfläche begrenzt. Vorzugsweise ist die Seitenfläche in einer Querschnittsansicht höchstens bereichsweise rechtwinklig zu dem Endbereich angeordnet.
Weiterhin verläuft die Seitenfläche in einer
Querschnittsansicht vorzugsweise überwiegend schräg, das heißt nicht parallel, zu dem Endbereich. Die Vertiefungen oder Erhebungen weisen insbesondere gegenüber den
Endbereichen jeweils eine zumindest teilweise geneigte und/oder gekrümmte Seitenfläche auf. Die Seitenfläche kann in einer Querschnittsansicht einen Knick oder eine Krümmung aufweisen. Vorzugsweise schließt die Seitenfläche zumindest bereichsweise mit der Flächennormalen des glatten Endbereichs einen Winkel zwischen 5° und 85°, insbesondere zwischen 30° und 70°, ein.
Vorteilhafterweise kann bei der vorliegend beschriebenen Struktur der Anteil an schräg verlaufenden Seitenflächen oder teilweise schräg verlaufenden Seitenflächen gegenüber einer herkömmlichen Struktur erhöht und damit die
Strahlungsausbeute verbessert werden. Gemäß zumindest einer Ausführungsform weisen die glatten
Endbereiche eine zweidimensionale Gestalt auf. Dies bedeutet insbesondere, dass sich ein Endbereich nur in einer Ebene erstreckt. Die Größe des Endbereichs wird dabei durch eine erste laterale Abmessung entlang einer ersten
Ausdehnungsrichtung und durch eine zweite laterale Abmessung entlang einer zweiten Ausdehnungsrichtung bestimmt, wobei die erste und zweite Ausdehnungsrichtung insbesondere senkrecht zueinander verlaufen und die Ebene, in der sich der
Endbereich erstreckt, aufspannen. Die lateralen Abmessungen liegen insbesondere in einem Bereich zwischen 0.3 ym und 2 ym. Die Endbereiche weisen vorzugsweise eine zweidimensionale Gestalt auf, die symmetrisch ist. Die zweidimensionale
Gestalt eines Endbereichs kann rund oder vieleckig sein.
Unter „rund" ist dabei insbesondere eine symmetrische Form ohne Ecken, etwa eine ovale oder elliptische Form,
insbesondere eine Kreisform, zu verstehen. Bevorzugte
vieleckige Formen sind beispielsweise dreieckig oder
sechseckig. Besonders bevorzugt gleicht die vieleckige Form einem gleichseitigen Dreieck oder einem regelmäßigen
Sechseck.
Vorteilhafterweise kann bei der vorliegend beschriebenen Struktur insbesondere durch die symmetrische Form der glatten Endbereiche der Anteil schräger Seitenflächen gegenüber einer herkömmlichen Struktur erhöht werden. Denn selbst wenn der Anteil an schrägen Seitenflächen erhöht und damit der Abstand zwischen den Endbereichen reduziert wird, entstehen bei der vorliegend beschriebenen Struktur weniger oder keine
asymmetrischen Engstellen. Hingegen treten bei einer
herkömmlichen Struktur vermehrt asymmetrische Engstellen auf, an denen es zwischen den Vertiefungen oder Erhebungen zu einer stark verringerten oder erhöhten Nukleation von AlInGaN und damit zu Kristalldefekten kommen kann, was wiederum die Kristallqualität verschlechtert.
Die vorliegend beschriebene Struktur ermöglicht also eine verbesserte Kristallqualität sowie die Verbesserung der internen Quantenausbeute als auch der Strahlungsausbeute. Gemäß zumindest einer Ausführungsform weisen die Vertiefungen jeweils eine dreidimensionale Gestalt auf. Vorzugsweise ist die dreidimensionale Gestalt symmetrisch, beispielsweise drehsymmetrisch oder rotationssymmetrisch. Beispielsweise kann die dreidimensionale Gestalt der Vertiefungen einem invertierten Rotationskörperstumpf oder Polyederstumpf, etwa einem invertierten Kegelstumpf oder Pyramidenstumpf,
gleichen. Entsprechend können die Erhebungen jeweils eine dreidimensionale Gestalt aufweisen, die symmetrisch,
beispielsweise rotationssymmetrisch oder drehsymmetrisch, ist. Insbesondere gleicht die dreidimensionale Gestalt einem Rotationskörperstumpf oder Polyederstumpf, etwa einem
Kegelstumpf oder Pyramidenstumpf. Die Vertiefungen oder Erhebungen weisen zum Beispiel eine Höhe zwischen 0.5 ym und 5 ym auf. Die Höhe gibt insbesondere eine vertikale Abmessung an, die entlang einer dritten Ausdehnungsrichtung,
vorzugsweise senkrecht zur ersten und zweiten
Ausdehnungsrichtung, bestimmt wird.
Gemäß zumindest einer Ausführungsform sind die Endbereiche regelmäßig angeordnet. Mit anderen Worten sind die
Endbereiche in Draufsicht auf die Oberfläche des Substrats nicht zufällig angeordnet, sondern folgen in ihrer Anordnung einem erkennbaren regelmäßigen Muster. Dabei können
fertigungsbedingt Abweichungen von dem regelmäßigen Muster auftreten, wobei die Position der Endbereiche vorzugsweise nicht mehr als 10% von ihrer idealen Position abweicht.
Beispielsweise können die Endbereiche an Gitterpunkten eines hexagonalen oder kubischen Gitters angeordnet sein.
Gemäß zumindest einer Ausgestaltung des Halbleiterchips sind zwischen den glatten Endbereichen angeordnete
Substratbereiche uneben, das heißt nicht glatt, ausgebildet. Mit anderen Worten kann das Substrat an der Oberfläche, die mit der Halbleiterschichtenfolge in Kontakt steht, außer den glatten Endbereichen insbesondere keine weiteren glatten Bereiche aufweisen. Alternativ ist es jedoch möglich, dass auch weitere Substratbereiche eben ausgebildet sind. Diese sind vorzugsweise wie die glatten Endbereiche lateral
beabstandet angeordnet.
Bei einer bevorzugten Ausgestaltung des Halbleiterchips ist die mit einer Struktur versehene Oberfläche des Substrats innerhalb des Halbleiterchips angeordnet. Mit anderen Worten bildet die Oberfläche hierbei keine Außenfläche des
Halbleiterchips. Sie bildet vorzugsweise eine Grenzfläche innerhalb des Halbleiterchips. Insbesondere können
Außenflächen des Halbleiterchips eben ausgebildet sein, was beispielsweise die Anordnung von Kontaktstrukturen auf den Außenflächen beziehungsweise die Anordnung des
Halbleiterchips auf einem Träger erleichtert. Gemäß zumindest einer Ausführungsform ist zumindest eine Schicht der Halbleiterschichtenfolge aus AlnGamIni-n-mN
gebildet, wobei 0 < n < 1, 0 < m < 1 und n+m < 1. Die
Halbleiterschichtenfolge umfasst vorzugsweise einen n- leitenden Bereich, einen p-leitenden Bereich und eine
dazwischen angeordnete aktive Zone. Vorzugsweise ist der n- leitende Bereich zwischen der aktiven Zone und dem Substrat angeordnet, während der p-leitende Bereich auf einer dem Substrat abgewandten Seite der aktiven Zone angeordnet ist. Die aktive Zone ist insbesondere zur Strahlungserzeugung vorgesehen.
Gemäß zumindest einer Ausführungsform ist das Substrat aus Saphir gebildet. Ein derartiges Substrat ist
vorteilhafterweise für blaues Licht, das vorzugsweise von einer auf AlInGaN-basierenden aktiven Zone emittiert wird, durchlässig. Mit anderen Worten, das Substrat kann für blaues Licht einen Transmissionskoeffizienten von wenigstens 80 %, bevorzugt wenigstens 90 %, aufweisen. Gemäß zumindest einer Ausführungsform eines Verfahrens zur Herstellung eines Halbleiterchips umfasst dieses folgende Schritte :
- Strukturieren eines Substrats , wobei in das Substrat Vertiefungen eingebracht werden oder aus dem Substrat
Erhebungen herausgebildet werden derart, dass das Substrat an einer Oberfläche eine Struktur von Vertiefungen aufweist, die jeweils unterseitig durch einen glatten Endbereich begrenzt werden, oder eine Struktur von Erhebungen aufweist, die jeweils oberseitig durch einen glatten Endbereich begrenzt werden, wobei die Endbereiche zueinander lateral beabstandet angeordnet sind,
- Aufwachsen einer Halbleiterschichtenfolge auf die
Oberfläche derart, dass die Halbleiterschichtenfolge mit der Oberfläche in Kontakt steht.
Beispielsweise können die Vertiefungen oder Erhebungen im Substrat mittels Ätzen wie etwa reaktivem Ionenätzen, sogenanntem RIE, erzeugt werden. Ferner kann die
Halbleiterschichtenfolge insbesondere mittels
metallorganischer Gasphasenepitaxie, sogenannter MOVPE, hergestellt werden.
Bei einer bevorzugten Ausführungsform des Verfahrens findet eine Bekeimung der Oberfläche durch Halbleitermaterial der
Halbleiterschichtenfolge auf den glatten Endbereichen statt. Damit dienen vorzugsweise die glatten Endbereiche als
Anwachsfläche. Durch die laterale Beabstandung
beziehungsweise Separation der glatten Endbereiche und der damit verbundenen verkleinerten Anwachsfläche kann die
Versetzungsdichte im Vergleich zu herkömmlichen Strukturen reduziert werden. Auf der Anwachsfläche entstehen dabei weniger Versetzungen. Außerdem kann die Versetzungsdichte durch die Wahl geeigneter Prozessbedingungen weiter kontrolliert werden. Hierbei spielen insbesondere das
Verhältnis der für die Halbleiterschichtenfolge verwendeten Ausgangsmaterialien wie etwa Trimethylgallium und Ammoniak, die Änderung der Temperatur, der Prozessdruck und die
Wachstumsrate eine entscheidende Rolle.
Vorzugsweise werden bei der Herstellung der
Halbleiterschichtenfolge die Vertiefungen ausgehend von den glatten Endbereichen mit Halbleitermaterial der
Halbleiterschichtenfolge gefüllt. Im fertigen Halbleiterchip sind also die Vertiefungen mit Halbleitermaterial der
Halbleiterschichtenfolge gefüllt und von Material des
Substrats umgeben. Wird auf den glatten Endbereichen der Erhebungen aufgewachsen, so sind zwischen den glatten
Endbereichen angeordnete ausgesparte Substratbereiche nach der Fertigstellung der Halbleiterschichtenfolge vorzugsweise ebenfalls mit Halbleitermaterial der Halbleiterschichtenfolge gefüllt. Im fertigen Halbleiterchip sind also die Erhebungen, die aus dem Material des Substrats gebildet sind, von
Halbleitermaterial der Halbleiterschichtenfolge umgeben.
Bei einer alternativen Ausführungsform des Verfahrens findet eine Bekeimung der Oberfläche durch Halbleitermaterial der Halbleiterschichtenfolge auf den Seitenflächen statt. Hierbei werden die Seitenflächen vorzugsweise mit einem größeren Winkel zur Flächennormale des Endbereichs angeordnet, als dies bei der Bekeimung der glatten Endbereichen der Fall ist. Weitere Vorteile und vorteilhafte Ausführungsformen und
Weiterbildungen ergeben sich aus den im Folgenden in
Verbindung mit den Figuren 1 bis 9 beschriebenen
Ausführungsformen . Es zeigen:
Figur 1 eine schematische Querschnittsansicht eines
Halbleiterchips gemäß einem Ausführungsbeispiel,
Figuren 2A bis 2D schematische Querschnittsansichten
verschiedener Ausführungsbeispiele von Strukturen, mit denen die Oberfläche eines hier beschriebenen strukturierten
Substrats versehen werden kann,
Figuren 3A bis 3D und 4A bis 4C schematische Draufsichten auf die Oberfläche eines hier beschriebenen strukturierten
Substrats gemäß verschiedener Ausführungsbeispiele,
Figuren 5A bis 5C verschiedene Herstellungsschritte eines Verfahrens zur Herstellung eines Halbleiterchips gemäß einem ersten Ausführungsbeispiel, Figuren 6A bis 6C verschiedene Herstellungsschritte eines
Verfahrens zur Herstellung eines Halbleiterchips gemäß einem zweiten Ausführungsbeispiel,
Figuren 7A bis 7C und Figuren 8A bis 8B verschiedene
Ansichten einer Struktur eines herkömmlichen Substrats,
Figur 9 ein Schaubild darstellend den Anteil an schrägen Seitenflächen bei verschiedenen Oberflächenstrukturen eines strukturierten Substrats.
Figur 1 zeigt ein Ausführungsbeispiel eines wie hier
beschriebenen Halbleiterchips 10. Der Halbleiterchip 10 umfasst eine Halbleiterschichtenfolge 20. Dabei ist zumindest eine Schicht der Halbleiterschichtenfolge 20 aus AlnGamI ni-n-mN gebildet, wobei 0 < n < 1, 0 < m < 1 und n+m < 1. Weiterhin weist die Halbleiterschichtenfolge 20 eine aktive Zone 21, die insbesondere zur Strahlungserzeugung vorgesehen ist, sowie einen n-leitenden Bereich 22 und einen p-leitenden Bereich 23 auf. Die aktive Zone 21 ist zwischen dem n- leitenden Bereich 22 und dem p-leitenden Bereich 23
angeordnet .
Der Halbleiterchip 10 umfasst ferner ein strukturiertes
Substrat 30, auf welchem die Halbleiterschichtenfolge 20 angeordnet ist. Vorzugsweise ist das Substrat 30 aus Saphir gebildet und damit besonderes gut dafür geeignet, blaues Licht, das bei einer Verwendung von AlInGaN für die aktive Zone 21 von dieser vorzugsweise emittiert wird, auszukoppeln. Das Substrat 30 steht an einer Oberfläche 31 mit der
Halbleiterschichtenfolge 20 in Kontakt. Bei diesem
Ausführungsbeispiel grenzt der n-leitende Bereich 22 der Halbleiterschichtenfolge 20 an die Oberfläche 31 an. Die Oberfläche 31 ist beispielsweise innerhalb des
Halbleiterchips 10 angeordnet und zur Steigerung der
Strahlungsausbeute vorgesehen.
Das Substrat 30 weist an der Oberfläche 31 eine Struktur von Vertiefungen 32 auf. Die Vertiefungen 32 werden unterseitig jeweils durch einen glatten Endbereich 34 begrenzt. Die glatten Endbereiche 34 sind in einer gemeinsamen Ebene angeordnet. Vorzugsweise befinden sich die glatten
Endbereiche 34 auf gleicher Höhe. Weiterhin werden die
Vertiefungen 32 lateral jeweils durch eine Seitenfläche 35 begrenzt. Bei dem in Figur 1 dargestellten
Ausführungsbeispiel sind die Seitenflächen 35 im Querschnitt mit einer Krümmung versehen. Die Vertiefungen 32 sind hierbei rotationssymmetrisch ausgebildet und weisen insbesondere die Form eines Hyperboloidstumpfes auf.
Die in das Substrat 30 eingebrachten Vertiefungen 32 sind von Substratbereichen 36 umgeben, die uneben, das heißt nicht glatt, ausgebildet sind. Die Substratbereiche 36 weisen im Querschnitt die Form einer invertierten Parabel auf.
Die Figuren 2A bis 2D zeigen weitere mögliche Strukturen, mit denen die Oberfläche des Substrats versehen sein kann.
Beispielsweise kann die dreidimensionale Gestalt der
Vertiefungen 32 einem invertierten Kegelstumpf oder
Pyramidenstumpf gleichen (vergleiche Figur 2A) . Dabei können die Vertiefungen 32 von Substratbereichen 36 umgeben sein, welche im Querschnitt eine dreieckige Form aufweisen. Die Seitenflächen 35 der Vertiefungen 32 schließen mit den
Flächennormalen der Endbereiche 34 vorzugsweise einen Winkel zwischen 5° und 85°, insbesondere zwischen 30° und 70°, ein. Weiterhin können die Seitenflächen 35 der Vertiefungen 32 im Querschnitt einen Knick aufweisen (vergleiche Figur 2B) . Hierbei verläuft insbesondere ein an den jeweiligen Endbereich 34 angrenzender Teil der Seitenflächen 35 in einem Winkel zwischen 5° und 85°, insbesondere zwischen 30° und 70°, zum Endbereich 34. Die in Figur 2C dargestellte Struktur weist wie die in Figur 1 dargestellte Struktur Vertiefungen
32 mit gekrümmten Seitenflächen 35 auf. Im Unterschied zu der in Figur 1 dargestellten Struktur weisen die umgebenden
Substratbereiche 36 allerdings nicht einen abgerundeten, sondern einen spitz zulaufenden Endbereich auf.
Während die Figuren 1 und 2A bis 2C Strukturen von
Vertiefungen 32 zeigen, ist in Figur 2D eine Struktur von Erhebungen 33 dargestellt, die oberseitig jeweils durch einen glatten Endbereich 34 begrenzt werden. Die Erhebungen 33 weisen jeweils eine dreidimensionale Gestalt auf, die
symmetrisch ist. Die dreidimensionale Gestalt gleicht einem Hyperboloidstumpf. Die in Figur 2D dargestellte Struktur stellt eine Inversion der in Figur 1 dargestellten Struktur dar .
Die Größe der Endbereiche 34 wird durch eine erste laterale Abmessung B entlang einer ersten Ausdehnungsrichtung Rl und durch eine zweite laterale Abmessung L entlang einer zweiten Ausdehnungsrichtung R2 bestimmt, wobei die erste und zweite Ausdehnungsrichtung Rl, R2 die Ebene, in der sich der
Endbereich 34 erstreckt, aufspannen (vergleiche Figur 3A) . Die lateralen Abmessungen B, L liegen insbesondere in einem Bereich zwischen 0.3 ym und 2 ym. Die Höhe H der Vertiefungen 32 oder Erhebungen 33 wird entlang einer dritten
Ausdehnungsrichtung R3 bestimmt, die vorzugsweise parallel zu der Flächennormalen N des Endbereichs 34 und senkrecht zu der ersten und zweiten Ausdehnungsrichtung Rl, R2 verläuft. Die Vertiefungen 32 oder Erhebungen 33 weisen zum Beispiel eine Höhe H zwischen 0.5 ym und 5 ym auf (vergleiche Figuren 2A und 2D) .
Figur 3A zeigt eine schematische Draufsicht auf die
Oberfläche 31 des in Figur 1 dargestellten Substrats 30, wobei Figur 1 einen Querschnitt des Substrats 30 entlang der gestrichelten Linie Rl zeigt. Wie aus Figur 3A hervorgeht, weisen die glatten Endbereiche 34 eine kreisförmige
zweidimensionale Gestalt auf. Außerdem sind die glatten
Endbereiche 34 zueinander lateral beabstandet angeordnet.
Dies bedeutet, dass es sich bei den glatten Endbereiche 34 um separate Bereiche handelt, die in Draufsicht auf die
Oberfläche 31 keine Verbindung, insbesondere keine in derselben Ebene wie die Endbereiche 34 angeordnete Verbindung, miteinander aufweisen. Beispielsweise beträgt der kleinste Abstand A zwischen unmittelbar benachbarten
Endbereichen 34 0.5 ym bis 15 ym.
In den Figuren 3B und 3C sind weitere mögliche Formen der zweidimensionalen Gestalt der glatten Endbereiche 34
dargestellt. Beispielsweise kann die Form oval oder
elliptisch sein (vergleiche Figur 3B) . Ferner kann die Form einem regelmäßigen Vieleck, insbesondere einem regelmäßigen Sechseck, gleichen (vergleiche Figur 3C) .
Figur 3D zeigt einen Grenzfall einer Struktur, bei der sich unmittelbar benachbarte Endbereiche 34 nur in einem Punkt berühren. Dabei gleicht die Form der zweidimensionalen
Gestalt der glatten Endbereiche 34 einem Dreieck, wobei die Seiten des Dreiecks gekrümmt verlaufen.
Die Endbereiche 34 der in den Figuren 3A bis 3D dargestellten Strukturen sind regelmäßig angeordnet und folgen in ihrer Anordnung einem erkennbaren regelmäßigen Muster.
Beispielsweise können die Endbereiche 34 an Gitterpunkten eines hexagonalen Gitters (vergleiche hierzu Figur 4A) oder eines kubischen Gitters (vergleiche hierzu Figur 4B)
angeordnet sein oder einem beliebigen anderen regelmäßigen Muster folgen, wobei insbesondere die Endbereiche 34, die entlang einer der beiden lateralen Ausdehnungsrichtungen Rl, R2 angeordnet sind, durch eine einzige Translation entlang der Ebene, die durch die beiden lateralen
Ausdehnungsrichtungen Rl, R2 aufgespannt wird, ineinander überführt werden können (vgl. Figur 4C) . In Verbindung mit den Figuren 5A bis 5C wird ein erstes Ausführungsbeispiel eines Verfahrens zur Herstellung eines Halbleiterchips beschrieben. Hierbei wird ein Substrat 30 strukturiert, wobei in das Substrat 30 Vertiefungen 32 eingebracht werden derart, dass das Substrat 30 an einer
Oberfläche 31 eine Struktur von Vertiefungen 32 aufweist, die unterseitig jeweils durch einen glatten Endbereich 34 begrenzt werden, wobei die Endbereiche 34 zueinander lateral beabstandet angeordnet sind (vergleiche Figur 5A) . In einem nächsten Schritt wird die Oberfläche 31 durch
Halbleitermaterial 24 der Halbleiterschichtenfolge bekeimt, wobei die Bekeimung auf den glatten Endbereichen 34
stattfindet. Somit dienen die glatten Endbereiche 34 als Anwachsfläche (vgl. Figur 5B) . Bei Fortsetzung des Wachstums werden die Vertiefungen 32 ausgehend von den glatten
Endbereichen 34 mit Halbleitermaterial 24 der
Halbleiterschichtenfolge gefüllt (vergleiche Figur 5C) . Bei weiterem Wachstum schließen sich die Lücken in der
Halbleiterschichtenfolge, so dass diese am Ende des
Wachstumsprozesses mit der gesamten Oberfläche 31 in Kontakt steht (nicht dargestellt) .
Bei einer alternativen Ausführungsform des Verfahrens findet eine Bekeimung der Oberfläche 31 durch Halbleitermaterial der Halbleiterschichtenfolge auf den Seitenflächen 35 statt
(vergleiche Figuren 6A bis 6C) . Hierbei werden die
Seitenflächen 35 vorzugsweise mit einem größeren Winkel zur Flächennormale des Endbereichs 34 angeordnet, als dies bei der Bekeimung der glatten Endbereiche der Fall ist.
In den Figuren 7A bis 7C ist eine Struktur eines
herkömmlichen Substrats 30 dargestellt. Wie die Figuren 7A und 7C zeigen, weist die Struktur kegelförmige Erhebungen 33 auf. Figur 7A zeigt einen Querschnitt entlang der gestrichelten Linie, die in Figur 7B dargestellt ist. Figur 7B zeigt eine Draufsicht auf die Oberfläche 31 des Substrats 30. Figur 7C zeigt eine REM (Rasterelektronenmikroskop) - Aufnahme einer derartigen Struktur. Die kegelförmigen
Erhebungen 33 sind von glatten Substratbereichen 36 umgeben, die zusammenhängend ausgebildet sind (vergleiche Figur 7C) . Die vorliegend beispielsweise in Verbindung mit den Figuren 1, 2A bis 2D und 3A bis 3D beschriebene Struktur stellt also insbesondere die Inversion der herkömmlichen Struktur dar, da bei der vorliegend beschriebenen Struktur die glatten
Endbereiche unterbrochen sind und in Draufsicht auf die
Oberfläche keine Verbindung miteinander aufweisen. Herkömmlicherweise erfolgt das Wachstum der
Halbleiterschichtenfolge auf den glatten zusammenhängend ausgebildeten Substratbereichen 36. Die Substratbereiche 36 weisen jedoch zwischen unmittelbar benachbarten Erhebungen 33 asymmetrische Engstellen auf, an denen es zu einer stark verringerten oder erhöhten Nukleation von AlInGaN und damit zu Kristalldefekten kommen kann, insbesondere dann, wenn die Engstellen infolge von schrägen Seitenflächen relativ schmal ausgebildet sind. Dieses Problem wird in den Figuren 8A und 8B veranschaulicht. Der eingekreiste Bereich in Figur 8A weist dabei an der Engstelle ein Gebiet verringerter
Nukleation von AlInGaN auf, während der eingekreiste Bereich in Figur 8B an der Engstelle ein Gebiet erhöhter Nukleation von AlInGaN aufweist, wobei die schwarzen Bereiche Gebiete erhöhter Nukleation von AlInGaN und die grauen Bereiche
Gebiete verringerter Nukleation von AlInGaN darstellen.
Vorteilhafterweise kann mittels der vorliegend beschriebenen Struktur eine derartige ungleichmäßige Bekeimung weitgehend verhindert werden. Dies kann insbesondere durch die symmetrische Form der glatten Endbereiche und deren laterale Beabstandung erreicht werden.
Ferner ermöglicht die Separation der glatten Endbereiche beziehungsweise deren symmetrische Form eine Erhöhung des
Anteils an schrägen Seitenflächen, ohne dass dabei Engstellen mit stark verringerter oder erhöhter Nukleation von AlInGaN zu befürchten sind. Figur 9 zeigt ein Schaubild, wobei die horizontale Achse den Abstand A zwischen unmittelbar benachbarten glatten
Endbereichen in ym und die vertikale Achse P den Anteil an schrägen Seitenflächen angibt. Die Kurve I stellt die
Situation bei einer herkömmlichen Struktur mit kegelförmigen Erhebungen in hexagonaler Anordnung dar. Die Kurve II stellt die Situation bei einer hier beschriebenen Struktur mit kubischer Anordnung, und die Kurve III stellt die Situation bei einer hier beschriebenen Struktur mit hexagonaler
Anordnung dar. Wie dem Schaubild zu entnehmen ist, lässt sich bei den hier beschriebenen Strukturen vorteilhafterweise der Anteil an schrägen Seitenflächen gegenüber einer
herkömmlichen Struktur erhöhen. Den Berechnungen haben die Erfinder die Annahmen zugrunde gelegt, dass die kleinsten lateralen Abmessungen der Endbereiche bei 0.3 ym liegen und beim Überwachsen der Vertiefungen beziehungsweise Erhebungen ungefähr die gleiche Höhe an abgeschiedener Dicke wie die lateralen Abmessungen benötigt wird. Abhängig von der Wahl der Annahmen variieren die Werte leicht, aber die oben beschriebenen Ergebnisse bleiben erhalten.
Die vorliegende Anmeldung beansprucht die Priorität der deutschen Anmeldung DE 10 2014 108 301.6, deren
Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird. Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die
Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen i den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.

Claims

Patentansprüche
1. Halbleiterchip (10) umfassend
- eine Halbleiterschichtenfolge (20)
- ein strukturiertes Substrat (30), das an einer Oberfläche
(31) mit der Halbleiterschichtenfolge (20) in Kontakt steht und an der Oberfläche (31) eine Struktur von Vertiefungen
(32) aufweist, die unterseitig jeweils durch einen glatten Endbereich (34) begrenzt werden, oder eine Struktur von Erhebungen (33) aufweist, die oberseitig jeweils durch einen glatten Endbereich (34) begrenzt werden, wobei die
Endbereiche (34) zueinander lateral beabstandet angeordnet sind .
2. Halbleiterchip (10) nach dem vorherigen Anspruch, wobei die Endbereiche (34) in einer gemeinsamen Ebene angeordnet sind .
3. Halbleiterchip (10) nach dem vorherigen Anspruch, wobei die Endbereiche (34) in der gemeinsamen Ebene nebeneinander angeordnet sind und keine in der gemeinsamen Ebene
angeordnete Verbindung aufweisen, wobei sich unmittelbar benachbarte Endbereiche (34) höchstens in einem Punkt berühren .
4. Halbleiterchip (10) nach einem der vorhergehenden
Ansprüche, wobei die Endbereiche (34) eine zweidimensionale Gestalt aufweisen, die rund oder vieleckig ist.
5. Halbleiterchip (10) nach einem der vorhergehenden
Ansprüche, wobei die Endbereiche (34) eine zweidimensionale Gestalt aufweisen, die symmetrisch ist.
6. Halbleiterchip (10) nach einem der vorhergehenden
Ansprüche, wobei die Endbereiche (34) regelmäßig angeordnet sind .
7. Halbleiterchip (10) nach einem der vorhergehenden
Ansprüche, wobei die Endbereiche (34) an Gitterpunkten eines hexagonalen oder kubischen Gitters angeordnet sind.
8. Halbleiterchip (10) nach einem der vorhergehenden
Ansprüche, wobei die Vertiefungen (32) oder Erhebungen (33) jeweils durch einen Endbereich (34) und mindestens eine
Seitenfläche (35) begrenzt werden, und wobei die Seitenfläche (35) in einer Querschnittsansicht höchstens bereichsweise rechtwinklig zu dem Endbereich (34) angeordnet ist.
9. Halbleiterchip (10) nach dem vorherigen Anspruch, wobei die Seitenfläche (35) in einer Querschnittsansicht einen Knick oder eine Krümmung aufweist.
10. Halbleiterchip (10) nach einem der vorhergehenden
Ansprüche, wobei die Vertiefungen (32) jeweils eine
dreidimensionale Gestalt aufweisen, die einem invertierten Rotationskörperstumpf oder Polyederstumpf gleicht.
11. Halbleiterchip (10) nach einem der vorhergehenden
Ansprüche, wobei die Erhebungen (33) jeweils eine
dreidimensionale Gestalt aufweisen, die einem
Rotationskörperstumpf oder Polyederstumpf gleicht.
12. Halbleiterchip (10) nach einem der vorhergehenden
Ansprüche, wobei die Halbleiterschichtenfolge (20) AlnGamI ni_n- mN umfasst, wobei 0 < n < 1, 0 < m < 1 und n+m < 1, und das Substrat (30) aus Saphir gebildet ist.
13. Verfahren zur Herstellung eines Halbleiterchips (10) gemäß einem der vorhergehenden Ansprüche umfassend folgende Schritte :
- Strukturieren eines Substrats (30), wobei in das Substrat (30) Vertiefungen (32) eingebracht werden oder aus dem
Substrat (32) Erhebungen (33) herausgebildet werden derart, dass das Substrat (30) an einer Oberfläche (31) eine Struktur von Vertiefungen (32) aufweist, die jeweils unterseitig durch einen glatten Endbereich (34) begrenzt werden, oder eine Struktur von Erhebungen (33) aufweist, die jeweils oberseitig durch einen glatten Endbereich (34) begrenzt werden, wobei die Endbereiche (34) zueinander lateral beabstandet
angeordnet sind,
- Aufwachsen einer Halbleiterschichtenfolge (20) auf die Oberfläche (31) derart, dass die Halbleiterschichtenfolge
(20) mit der Oberfläche (31) in Kontakt steht.
14. Verfahren nach dem vorherigen Anspruch, wobei eine
Bekeimung der Oberfläche (31) durch Halbleitermaterial der Halbleiterschichtenfolge (20) auf den glatten Endbereichen (34) stattfindet.
15. Verfahren nach Anspruch 13, wobei die Vertiefungen (32) oder Erhebungen (33) jeweils durch einen Endbereich (34) und mindestens eine Seitenfläche (35) begrenzt werden, und wobei eine Bekeimung der Oberfläche (31) durch Halbleitermaterial der Halbleiterschichtenfolge (20) auf den Seitenflächen (35) stattfindet .
PCT/EP2015/062446 2014-06-12 2015-06-03 Halbleiterchip und verfahren zur herstellung eines halbleiterchips Ceased WO2015189088A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/317,957 US20170141265A1 (en) 2014-06-12 2015-06-03 Semiconductor Chip and Method for Producing a Semiconductor Chip

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014108301.6 2014-06-12
DE102014108301.6A DE102014108301B4 (de) 2014-06-12 2014-06-12 Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips

Publications (1)

Publication Number Publication Date
WO2015189088A1 true WO2015189088A1 (de) 2015-12-17

Family

ID=53298371

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2015/062446 Ceased WO2015189088A1 (de) 2014-06-12 2015-06-03 Halbleiterchip und verfahren zur herstellung eines halbleiterchips

Country Status (4)

Country Link
US (1) US20170141265A1 (de)
DE (1) DE102014108301B4 (de)
TW (1) TWI568020B (de)
WO (1) WO2015189088A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150048380A1 (en) * 2012-04-02 2015-02-19 Asahi Kasei E-Materials Corporation Optical substrate, semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014114109A1 (de) 2014-09-29 2016-03-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von Halbleiterchips und Halbleiterchip

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1855327A2 (de) * 2006-05-08 2007-11-14 Lg Electronics Inc. Lichtemittierende Halbleitervorrichtung und Verfahren zu ihrer Herstellung
EP1858090A2 (de) * 2006-05-15 2007-11-21 Samsung Electro-Mechanics Co., Ltd. Leuchtdiode mit mehrfacher Strukturierung
WO2009142265A1 (ja) * 2008-05-21 2009-11-26 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
EP2157623A1 (de) * 2007-06-13 2010-02-24 Rohm Co., Ltd. Halbleiter-leuchtelement und verfahren zu seiner herstellung
WO2012059862A2 (en) * 2010-11-02 2012-05-10 Koninklijke Philips Electronics N.V. Light emitting device with improved extraction efficiency

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0200874A1 (de) * 1985-04-19 1986-11-12 Siemens Aktiengesellschaft Verfahren zur Herstellung eines Oberflächengitters mit einer bestimmten Gitterkonstante auf einem tieferliegenden Oberflächenbereich einer Mesastruktur
EP1667241B1 (de) * 2003-08-19 2016-12-07 Nichia Corporation Halbleiter-leuchtdiode und verfahren zu deren herstellung
US7615798B2 (en) * 2004-03-29 2009-11-10 Nichia Corporation Semiconductor light emitting device having an electrode made of a conductive oxide
KR100588377B1 (ko) * 2005-05-10 2006-06-09 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
TWI288491B (en) 2006-03-02 2007-10-11 Nat Univ Chung Hsing High extraction efficiency of solid-state light emitting device
JP5082752B2 (ja) * 2006-12-21 2012-11-28 日亜化学工業株式会社 半導体発光素子用基板の製造方法及びそれを用いた半導体発光素子
US8507304B2 (en) 2009-07-17 2013-08-13 Applied Materials, Inc. Method of forming a group III-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (HVPE)
KR101118268B1 (ko) * 2009-08-27 2012-03-20 한국산업기술대학교산학협력단 요철 패턴 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
JPWO2011105557A1 (ja) * 2010-02-26 2013-06-20 京セラ株式会社 半導体成長用基板および発光素子
JP5726640B2 (ja) * 2011-05-27 2015-06-03 株式会社東芝 窒化物半導体素子及び窒化物半導体層成長用基板
US9397260B2 (en) * 2011-10-10 2016-07-19 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
JP5724819B2 (ja) 2011-10-17 2015-05-27 日立金属株式会社 窒化物半導体成長用基板及びその製造方法、窒化物半導体エピタキシャル基板、並びに窒化物半導体素子
TWI515929B (zh) * 2012-04-24 2016-01-01 新世紀光電股份有限公司 發光角度收斂之圖案化基材及發光二極體元件
WO2014081243A1 (en) * 2012-11-23 2014-05-30 Seoul Viosys Co., Ltd. Light emitting diode having a plurality of light emitting units

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1855327A2 (de) * 2006-05-08 2007-11-14 Lg Electronics Inc. Lichtemittierende Halbleitervorrichtung und Verfahren zu ihrer Herstellung
EP1858090A2 (de) * 2006-05-15 2007-11-21 Samsung Electro-Mechanics Co., Ltd. Leuchtdiode mit mehrfacher Strukturierung
EP2157623A1 (de) * 2007-06-13 2010-02-24 Rohm Co., Ltd. Halbleiter-leuchtelement und verfahren zu seiner herstellung
WO2009142265A1 (ja) * 2008-05-21 2009-11-26 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
WO2012059862A2 (en) * 2010-11-02 2012-05-10 Koninklijke Philips Electronics N.V. Light emitting device with improved extraction efficiency

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150048380A1 (en) * 2012-04-02 2015-02-19 Asahi Kasei E-Materials Corporation Optical substrate, semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element
US9614136B2 (en) * 2012-04-02 2017-04-04 Asahi Kasei Kabushiki Kaisha Optical substrate, semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element

Also Published As

Publication number Publication date
US20170141265A1 (en) 2017-05-18
DE102014108301B4 (de) 2026-04-09
DE102014108301A1 (de) 2015-12-17
TW201603317A (zh) 2016-01-16
TWI568020B (zh) 2017-01-21

Similar Documents

Publication Publication Date Title
DE112011102549B4 (de) Lichtemittierendes halbleiteroberflächenelement und dessen herstellungsverfahren
DE102008010318B4 (de) Verfahren zur Bildung einer Nitrid-Halbleiterschicht auf strukturiertem Substrat und Licht emittierende Diode umfassend eine solche
WO2011039181A1 (de) Verfahren zur herstellung einer leuchtdiode
DE112014001924B4 (de) Optoelektronischer Halbleiterchip und Verfahren zu seiner Herstellung
DE102006043400A1 (de) Optoelektronischer Halbleiterchip
WO2017198776A1 (de) Bauelement mit erhöhter effizienz und verfahren zu dessen herstellung
DE102007027658A1 (de) Selektives Wachstumsverfahren, Nitrid-Halbleiterleuchtvorrichtung und Verfahren zu deren Herstellung
DE102011012925A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102014015782A1 (de) Rissfreie Galliumnitridmaterialien
DE102014101966A1 (de) Verfahren zur Herstellung eines elektronischen Halbleiterchips und elektronischer Halbleiterchip
WO2023105036A1 (de) Optoelektronisches bauelement, optoelektronische vorrichtung und verfahren zur herstellung eines bauelements
EP3660988B1 (de) Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
WO2015189088A1 (de) Halbleiterchip und verfahren zur herstellung eines halbleiterchips
DE10260937A1 (de) Strahlungssemittierender Halbleiterkörper und Verfahren zu dessen Herstellung
DE102015109761B4 (de) Verfahren zur Herstellung eines Nitrid-Halbleiterbauelements und Nitrid-Halbleiterbauelement
DE102015107661B4 (de) Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements
WO2017129481A1 (de) Substrat mit strukturelementen und halbleiterbauelement
WO2017021301A1 (de) Verfahren zur herstellung eines nitrid-halbleiterbauelements und nitrid-halbleiterbauelement
DE102008010511B4 (de) Optoelektronischer Halbleiterkörper und Verfahren zu dessen Herstellung
DE112019002873T5 (de) Substrat zum wachsen eines halbleiters, halbleiterelement, lichtemittierendes halbleiterelement und verfahren zur herstellung eines halbleiterelements
WO2022223402A1 (de) Verfahren zur herstellung eines licht emittierenden halbleiterchips und licht emittierender halbleiterchip
EP1649498B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
WO2023117624A1 (de) Verfahren zum herstellen von mikro-halbleiter-leuchtdioden-strukturen und halbleiter-leuchtdiode
DE102022123683A1 (de) Optoelektronisches bauelement und verfahren zu dessen herstellung
WO2015155268A1 (de) Verfahren zur ablösung eines aufwachssubstrats eines halbleiterbauteils

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15727392

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15317957

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15727392

Country of ref document: EP

Kind code of ref document: A1