WO2015145920A1 - 信号分離装置及び信号分離方法 - Google Patents

信号分離装置及び信号分離方法 Download PDF

Info

Publication number
WO2015145920A1
WO2015145920A1 PCT/JP2015/000099 JP2015000099W WO2015145920A1 WO 2015145920 A1 WO2015145920 A1 WO 2015145920A1 JP 2015000099 W JP2015000099 W JP 2015000099W WO 2015145920 A1 WO2015145920 A1 WO 2015145920A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
delay
interference signal
interference
phase
Prior art date
Application number
PCT/JP2015/000099
Other languages
English (en)
French (fr)
Inventor
石井　寛之
悟 根岸
Original Assignee
日本電気株式会社
Ｎｅｃエンジニアリング株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社, Ｎｅｃエンジニアリング株式会社 filed Critical 日本電気株式会社
Priority to US15/124,947 priority Critical patent/US20170026078A1/en
Priority to JP2016509922A priority patent/JP6195183B2/ja
Publication of WO2015145920A1 publication Critical patent/WO2015145920A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/04—Control of transmission; Equalising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference

Definitions

  • the present invention relates to a signal separation device and a signal separation method.
  • Patent Document 1 discloses a technique for performing signal separation by independent component analysis.
  • Patent Document 2 proposes a method of bidirectional communication at the same frequency in order to improve the bandwidth utilization in satellite communication.
  • this communication method two ground stations transmit signals in the same band to the same communication satellite, and the satellite receives an interference signal in which the two signals interfere. Since the interference signal is directly frequency-converted and transmitted to the ground station, the ground station cannot perform signal separation based on the direction of arrival. Therefore, the ground station uses the transmission signal of its own station as a replica of one of the interference signals, and subtracts this replica from the interference signal to separate the signals of the other stations.
  • the present invention has been made in view of the above circumstances, and an object of the present invention is to separate the interference signal without depending on the power and the arrival direction of the interference signal.
  • the signal separation device includes a delay adjustment unit that acquires a plurality of interference signals composed of the same signal component and synchronizes a predetermined signal component of each interference signal, and the delay adjustment.
  • a phase adjusting unit that adjusts a phase of the predetermined signal component included in the plurality of interference signals whose delays are adjusted by the unit, and a phase of the predetermined one signal component is adjusted by the waveform shaping unit. Adding means for adding and outputting the plurality of signals.
  • a plurality of interference signals composed of the same signal components are acquired, a predetermined one signal component of each interference signal is synchronized, and the delays are adjusted.
  • the phase of the predetermined one signal component included in the interference signal is adjusted, the plurality of signals in which the phase of the predetermined one signal component is adjusted are added, and the addition result is output.
  • the interference signal can be separated without depending on the power and direction of arrival of the interference signal.
  • FIG. 1 is a block diagram schematically showing a configuration of a signal separation device according to a first exemplary embodiment.
  • FIG. 2 is a block diagram showing in more detail the configuration of the signal separation device according to the first exemplary embodiment; It is a figure which shows the relative delay of the signal component contained in common in two interference signals. It is a figure which shows the cross correlation of two interference signals. It is a figure which shows the timing of two interference signals in the output stage of a delay adjustment part.
  • FIG. 3 is a block diagram schematically showing a configuration of a signal separation device according to a second exemplary embodiment.
  • FIG. 6 is a block diagram schematically showing a configuration of a signal separation device according to a third exemplary embodiment.
  • FIG. 6 is a block diagram schematically showing a configuration of a signal separation device according to a fourth exemplary embodiment.
  • FIG. 1 is a block diagram schematically illustrating the configuration of the signal separation device 100 according to the first embodiment.
  • the signal separation device 100 includes a delay adjustment unit 11, a waveform shaping unit 21, and an addition unit 31.
  • the delay adjustment unit, the waveform shaping unit, and the addition unit are provided as a delay adjustment unit, a waveform shaping unit, and an addition unit for the interference signal, respectively.
  • the delay adjustment unit 11 receives an interference signal S1 (also referred to as a first mixed signal) and an interference signal S2 (also referred to as a second mixed signal).
  • the interference signal S1 and the interference signal S2 are generated when a single interference signal transmitted from the same transmission source reaches the signal separation device 100 via different paths. Therefore, the interference signal S1 and the interference signal S2 are signals representing the same information.
  • the interference signal S1 and the interference signal S2 include a plurality of signal components.
  • a common signal component C1 and a common signal component C2 as signal components included in common in the interference signal S1 and the interference signal S2.
  • the interference signal S1 and the interference signal S2 pass through different paths, different delays occur between the interference signal S1 and the interference signal S2.
  • the delay adjusting unit 11 can adjust the relative delay between the interference signal S1 and the interference signal S2. At this time, the delay adjustment unit 11 performs delay adjustment so that the timings of the common signal component C1 or the common signal component C2 included in the interference signal S1 and the interference signal S2 coincide. In the present embodiment, an example will be described in which the delay adjustment unit 11 performs delay adjustment so that the timings of the common signal component C1 included in the interference signal S1 and the interference signal S2 match.
  • the waveform shaping unit 21 receives the interference signal S1 and the interference signal S2 whose relative delay has been adjusted by the delay adjustment unit 11.
  • the waveform shaping unit 21 can phase-synchronize any of the common signal components included in the input interference signal S1 and interference signal S2. In the present embodiment, an example in which the waveform shaping unit 21 synchronizes the phase of the common signal component C1 will be described.
  • the adding unit 31 adds the interference signal S1 and the interference signal S2 output from the waveform shaping unit 21 and in which any of the common signal components is phase-synchronized, and outputs the addition result as the output signal OUT1.
  • FIG. 2 is a block diagram showing in more detail the configuration of the signal separation device 100 according to the first exemplary embodiment.
  • the delay adjustment unit 11 includes a delay detector 111, a delay controller 112, and a delay device 113.
  • the delay detector 111, the delay controller 112, and the delay device 113 are provided as interference signal delay detection means, delay control means, and delay means, respectively.
  • the delay detector 111 is also referred to as first delay detection means.
  • the delay controller 112 is also referred to as first delay control means.
  • the delay device 113 is also referred to as first delay means.
  • the delay detector 111 measures the relative delay between the interference signal S1 and the interference signal S2.
  • the delay device 113 delays the interference signal S1.
  • the delay controller 112 controls the delay amount of the interference signal S1 in the delay unit 113.
  • the waveform shaping unit 21 includes an adaptive filter 211 and a subtractor 212.
  • the adaptive filter is provided as means for adjusting the phase of the interference signal.
  • the adaptive filter 211 is also referred to as first adjusting means.
  • the subtractor 212 is also referred to as a first subtracter.
  • the adaptive filter 211 shapes the output waveform of the interference signal S2.
  • the subtractor 212 subtracts the output of the adaptive filter 211 from the output of the delay unit 113.
  • the output of the subtracter 212 is fed back to the adaptive filter 211.
  • the adaptive filter 211 adjusts the phase of the interference signal S2 by adjusting its own filter coefficient so that the output power of the subtractor 212 is minimized.
  • the adder unit 31 includes an adder 311 that adds the interference signal S1 and the interference signal S2 output from the waveform shaping unit 21 and in which any common signal component is phase-synchronized, and outputs the addition result as the output signal OUT1. .
  • the adder 311 is also referred to as a first adder.
  • FIG. 3 is a diagram illustrating a relative delay of signal components included in common in two interference signals.
  • common signal component C1 and common signal component C2 are included as signal components included in common in interference signal S1 and interference signal S2.
  • FIG. 3 is assumed that common signal component C1 and common signal component C2 are included as signal components included in common in interference signal S1 and interference signal S2.
  • the common signal component C1 of the interference signal S1 is the signal S1C1
  • the common signal component C2 of the interference signal S1 is the signal S1C2
  • the common signal component C1 of the interference signal S2 is the signal S2C1
  • the common signal component C2 of the interference signal S2 is the signal.
  • S2C2 is displayed.
  • the relative delay that is the time difference between the signal S1C1 and the signal S2C1 is t1
  • the relative delay that is the time difference between the signal S1C2 and the signal S2C2 is t2.
  • FIG. 4 is a diagram showing the cross-correlation between two interference signals.
  • the common signal component C1 has a strong correlation in the relative delay t1.
  • the common signal component C2 has a strong correlation at the relative delay t2.
  • the delay detector 111 obtains the correlation between the common signal components C1 and C2, and measures the relative delay from the position where a strong correlation is obtained.
  • the delay detector 111 outputs the measured relative delays t1 and t2 to the delay controller 112. In the example of FIG. 4, the delay detector 111 obtains the relative delays t1 and t2 from the position of the cross correlation peak.
  • the delay controller 112 corrects the relative delay between the two interference signals by controlling the delay amount of the delay device 113 based on the relative delay measured by the delay detector 111. Specifically, the delay controller 112 controls the delay amount of the interference signal S1 in the delay device 113 based on the relative delay t1. In this example, the delay controller 112 sets the delay amount of the interference signal S1 in the delay device 113 to t1.
  • FIG. 5 is a diagram illustrating the timing of two interference signals at the output stage of the delay adjustment unit 11. The interference signal S1 is delayed by the delay device 113 by t1. Therefore, the relative delay between the signal S1C1 and the signal S2C1 at the output stage of the delay adjustment unit 11 is zero. On the other hand, the relative delay between the signal S1C2 and the signal S2C2 is t2-t1.
  • the common signal component C1 included in the signal output by the adaptive filter 211 after adjusting the phase and amplitude of the signal S2 is expressed as a signal S2C1_A
  • the common signal component C2 is expressed as a signal S2C2_A.
  • the signal fed back from the subtractor 212 to the adaptive filter 211 is a signal S10 in which the signal S1C1 at the output stage of the delay adjustment unit 11 interferes with the signal S2C1_A output from the adaptive filter 211.
  • the adaptive filter 211 adjusts its own filter coefficient so that the power of the output of the subtractor 212 (that is, the signal S10) is minimized. Minimizing the power of the signal S10 means minimizing an error between the signal S1C1 and the signal S2C1_A output from the adaptive filter 211, that is, matching the phase and amplitude of both signals.
  • the adder 311 adds the signal S1C1 at the output stage of the delay adjustment unit 11 and the signal S2C1_A output from the adaptive filter 211 in a phase-synchronized state.
  • the power of the common signal component C1 in the output signal OUT1 is the sum of the power of the signal S1C1 and the power of the signal S2C1 at the output stage of the delay adjustment unit 11.
  • the adder 311 further adds the signal S1C2 at the output stage of the delay adjustment unit 11 and the signal S2C2_A output from the adaptive filter 211.
  • the relative delay (t2-t1) between the signal S1C2 and the signal S2C2_A is sufficiently larger than the time corresponding to the number of taps of the adaptive filter 211, the phases of the signal S1C2 and the signal S2C2 can be matched. Can not. Therefore, the amplitude of the common signal component C2 is not significantly amplified.
  • the signal separation device 100 can substantially separate and extract the common signal component C1 from the common signal component C2.
  • a predetermined signal component can be extracted with a simple configuration using a plurality of interference signals regardless of the power difference or arrival direction of the interference signals.
  • FIG. 6 is a block diagram schematically illustrating the configuration of the signal separation device 200 according to the second embodiment.
  • the signal separation device 200 has a configuration in which the delay adjustment unit 11 of the signal separation device 100 is replaced with a delay adjustment unit 12.
  • the delay adjustment unit 12 adds a delay unit 123 (also referred to as second delay unit) to the delay adjustment unit 11, and the delay controller 112 of the delay adjustment unit 11 corresponds to the delay controller 122 (second delay control unit). To be). Since the other configuration of the signal separation device 200 is the same as that of the signal separation device 100, description thereof is omitted.
  • the delay unit 123 delays the interference signal S2.
  • the delay controller 122 controls the delay amount of the interference signal S 1 in the delay device 113 and the delay amount of the interference signal S 2 in the delay device 123. That is, the delay controller 122 corrects the relative delay between the two interference signals by controlling the delay amounts in the delay unit 113 and the delay unit 123 based on the relative delay measured by the delay detector 111. Specifically, the delay controller 112 controls the delay amount of the interference signal S1 in the delay device 113 and the delay amount of the interference signal S2 in the delay device 123 based on the relative delays t1 and t2.
  • the signal separation device 200 can adjust the delay amount of the interference signal more flexibly than the signal separation device 100.
  • FIG. 7 is a block diagram schematically illustrating the configuration of the signal separation device 300 according to the third embodiment.
  • the signal separation device 300 has a configuration in which the delay adjustment unit 11, the waveform shaping unit 21, and the addition unit 31 of the signal separation device 100 are replaced with a delay adjustment unit 13, a waveform shaping unit 23, and an addition unit 32, respectively.
  • the delay adjustment unit 13 has a configuration in which a delay unit 133 (also referred to as second delay unit) and a delay controller 132 (also referred to as second delay control unit) are added to the delay adjustment unit 11.
  • the delay unit 133 delays the interference signal S1.
  • the delay controller 132 controls the delay amount of the interference signal S 1 in the delay unit 133.
  • the waveform shaping unit 23 has a configuration in which an adaptive filter 231 (also referred to as a second adjustment unit) and a subtractor 232 (also referred to as a second subtractor) are added to the waveform shaping unit 21.
  • the adaptive filter 231 and the subtracter 232 correspond to the adaptive filter 211 and the subtracter 212 of the waveform shaping unit 21, respectively, and have the same functions as these.
  • the adaptive filter 231 shapes the output waveform of the interference signal S2.
  • the subtracter 232 subtracts the output of the adaptive filter 231 from the output of the delay unit 133.
  • the output (signal S11) of the subtractor 232 is fed back to the adaptive filter 231.
  • the adaptive filter 231 adjusts the phase of the interference signal S2 by adjusting its own filter coefficient so that the output power of the subtractor 232 is minimized.
  • the addition unit 32 has a configuration in which an adder 321 (also referred to as a second adder) is added to the addition unit 31.
  • the adder 321 adds the output of the delay unit 133 and the output of the adaptive filter 231 and outputs the addition result as the output signal OUT2.
  • the delay controller 132 of the delay adjustment unit 13 controls the delay amount of the delay unit 133 based on the relative delay measured by the delay detector 111, thereby reducing the relative delay between the two interference signals. to correct. Specifically, the delay controller 132 controls the delay amount of the interference signal S1 in the delay unit 133 based on the relative delay t2. In this example, the delay controller 132 sets the delay amount of the interference signal S2 in the delay device 113 to t2. As a result, the relative delay between the signal S1C2 and the signal S2C2 at the output stage of the delay unit 133 becomes zero. On the other hand, the relative delay between the signal S1C1 and the signal S2C1 is t1-t2.
  • the operations of the waveform shaping unit 23 and the addition unit 32 are the same as those of the waveform shaping unit 21 and the addition unit 31 of the signal separation device 100, respectively, and thus description thereof is omitted.
  • the correlation between the signal S1C2 and the signal S2C2 is strong and the phase is synchronized.
  • the power of the common signal component C2 in the output signal OUT2 of the adder 32 becomes the sum of the power of the signal S1C2 and the power of the signal S2C2 in the output stage of the delay adjustment unit 11.
  • the common signal component C2 can be extracted with high power.
  • FIG. 8 is a block diagram schematically illustrating a configuration of the signal separation device 400 according to the fourth embodiment.
  • the signal separation device 400 has a configuration in which the delay adjustment unit 11, the waveform shaping unit 21, and the addition unit 31 of the signal separation device 100 are replaced with the delay adjustment unit 14, the waveform shaping unit 24, and the addition unit 33, respectively.
  • the delay adjustment unit 14 includes a delay detector 141 (also referred to as second delay detection unit), a delay controller 142 (also referred to as third delay control unit), and a delay unit 143 (third delay unit). (Also referred to as).
  • the delay detector 141 measures the relative delay between the interference signal S1 and the interference signal S3.
  • the interference signal S3 is a signal similar to the interference signal S3 and is a signal that has reached the signal separation device 400 via a path different from that of the interference signals S1 and S2.
  • the delay device 143 delays the interference signal S3.
  • the delay controller 142 controls the delay amount of the interference signal S3 in the delay unit 143.
  • the waveform shaping unit 24 has a configuration in which an adaptive filter 241 (also referred to as a third adjustment unit) and a subtractor 242 (also referred to as a third subtractor) are added to the waveform shaping unit 21.
  • the adaptive filter 241 and the subtractor 242 correspond to the adaptive filter 211 and the subtracter 212 of the waveform shaping unit 21, respectively, and have the same functions as these.
  • the adaptive filter 241 shapes the waveform of the interference signal S3 delayed by the delay unit 142.
  • the subtractor 242 subtracts the output of the adaptive filter 241 from the output of the delay unit 113.
  • the output (signal S12) of the subtractor 242 is fed back to the adaptive filter 241.
  • the adaptive filter 241 adjusts the phase of the interference signal S3 by adjusting its filter coefficient so that the output power of the subtractor 242 is minimized.
  • the adder 33 has a configuration in which an adder 331 (also referred to as a third adder) is added to the adder 31.
  • the adder 331 adds the output of the adder 311 and the output of the adaptive filter 241 and outputs the addition result as an output signal OUT1.
  • the delay controller 142 of the delay adjustment unit 14 controls the delay amount of the delay unit 143 based on the relative delay measured by the delay detector 141, thereby reducing the relative delay between the two interference signals. to correct.
  • the delay controller 142 controls the delay amount of the interference signal S3 in the delay device 143 based on the relative delay t3 of the common signal component C1 of the interference signal S1 and the interference signal S3.
  • t4 be the relative delay of the common signal component C2 of the interference signal S1 and the interference signal S3.
  • the delay controller 142 sets the delay amount of the interference signal S3 in the delay unit 143 to t3.
  • the relative delay between the signal S1C1 and the signal S3C1 at the output stage of the delay device 143 becomes zero.
  • the relative delay between the signal S1C2 and the signal S3C2 is t3-t4.
  • the signal S3C1 reaches the delay adjustment unit 14 earlier than the signal S2C1.
  • the adaptive filter 241 and the subtractor 242 correspond to the adaptive filter 211 and the subtracter 212 of the waveform shaping unit 21, respectively, and have the same functions as these. Therefore, the common signal component C1 of the interference signal S1 and the interference signal S3 is in a phase-synchronized state.
  • the adder 331 adds the output of the adder 311 (common signal component C1) and the output of the adaptive filter 241 (common signal component C1) in a phase-synchronized state.
  • the signal separation device 400 outputs the result of adding the three interference signals as the output signal OUT1 in a state where one common signal is in phase synchronization. Therefore, the power of the output signal OUT1 can be further increased as compared with the signal separation device 100.
  • two delay devices may be provided so as to adjust the delays of the two interference signals.
  • the signal separation devices according to the third and fourth embodiments can be combined. That is, a single signal separation device can extract a plurality of signal components and increase the power of the extracted signal components.
  • the subtractor of the above-described embodiment is an example. Therefore, the order of subtraction may be reversed. That is, it suffices if the difference in power between the two signals input to the subtractor can be obtained.
  • the interference signal input to the subtractor and the interference signal input to the adaptive filter may be interchanged.
  • the interference signal is not limited to two. It is possible to add one signal component of three or more interference signals and output the addition result. Further, the number of signal components included in the interference signal is not limited to two. As long as there is one phase-synchronized signal component of the added interference signal, the mixed signal can include three or more signal components.
  • phase adjustment of one signal component of the interference signal can be established by the delay adjustment unit, it is possible to configure a signal separation device that omits the waveform shaping unit.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Noise Elimination (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

　混信信号の電力及び到来方向に依存せずに、混信信号を分離する。遅延調整部（１１）は、同一の信号成分で構成される複数の混信信号を取得し、各混信信号の所定の１つの信号成分の同期をとる。波形整形部（２１）は、遅延調整部（１１）で遅延が調整された複数の混信信号に含まれる所定の１つの信号成分の位相を調整する。加算部（３１）は、波形整形部（２１）により所定の１つの信号成分の位相が調整された複数の信号を加算する。

Description

信号分離装置及び信号分離方法
　本発明は信号分離装置及び信号分離方法に関する。
　近年、無線通信システムにおいては、限られた電波資源の有効活用のため、周波数利用効率の向上が求められている。そのため、同一周波数に複数の信号を混在させた混信信号を伝送することが望ましい。この際、受信機においては、混信信号を容易に分離する機能が必要となる。
　また、混信信号のそれぞれの成分が異なる方向から到来している場合、到来方向に基づく混信信号の分離が可能である。例えば、特許文献１では、独立成分分析により信号分離を行う手法が示されている。
　一方、特許文献２では、衛星通信における帯域利用率向上のため、同一周波数で双方向通信する方法が提案されている。この通信方法では、２つの地上局が同一の通信衛星に同帯域の信号を送信し、衛星は２つの信号が混信した混信信号を受信する。混信信号はそのまま周波数変換されて地上局に送信されるので、地上局では到来方向に基づく信号分離は不可能である。そのため、地上局は、自局の送信信号を混信信号中の一方の信号のレプリカとし、このレプリカを混信信号から差し引くことで他局の信号を分離している。
特開２００８－９２３６３号公報 米国特許第６，８５９，６４１号明細書
　しかし、発明者らは、上述の手法には以下に示す問題点が有ることを見出した。特許文献１の手法では、信号分離が受信した信号の方向に依存する。そのため、方向分析に要する構成が必要となるだけでなく、方向分析が困難な信号に対しては適用できない。
　一般に、特許文献２のような同一周波数での双方向通信を実現するには、混信信号中の２つの信号の間の電力強度差がないことが望ましい。そのため、通常は電力強度差を解消するため、通信局間での送信電力制御が実施される。この場合、上述で説明した信号分離装置のように電力強度差に基づく信号分離手法を適用することは困難である。かつ、信号分離を行うにあたり、常にレプリカを用意できる環境が提供されるとは限らない。
　本発明は、上記の事情に鑑みて成されたものであり、本発明の目的は、混信信号の電力及び到来方向に依存せずに混信信号を分離することである。
　本発明の一態様である信号分離装置は、同一の信号成分で構成される複数の混信信号を取得し、各混信信号の所定の１つの信号成分の同期をとる遅延調整手段と、前記遅延調整手段で遅延が調整された前記複数の混信信号に含まれる前記所定の１つの信号成分の位相を調整する位相調整手段と、前記波形整形手段により前記所定の１つの信号成分の位相が調整された前記複数の信号を加算し、出力する加算手段と、を備えるものである。
　本発明の一態様である信号分離方法は、同一の信号成分で構成される複数の混信信号を取得し、各混信信号の所定の１つの信号成分の同期をとり、遅延が調整された前記複数の混信信号に含まれる前記所定の１つの信号成分の位相を調整し、前記所定の１つの信号成分の位相が調整された前記複数の信号を加算し、加算結果を出力するものである。
　本発明によれば、混信信号の電力及び到来方向に依存せずに混信信号を分離することができる。
実施の形態１にかかる信号分離装置の構成を模式的に示すブロック図である。 実施の形態１にかかる信号分離装置の構成をより詳細に示すブロック図である。 ２つの混信信号に共通して含まれる信号成分の相対遅延を示す図である。 ２つの混信信号の相互相関を示す図である。 遅延調整部の出力段での２つの混信信号のタイミングを示す図である。 実施の形態２にかかる信号分離装置の構成を模式的に示すブロック図である。 実施の形態３にかかる信号分離装置の構成を模式的に示すブロック図である。 実施の形態４にかかる信号分離装置の構成を模式的に示すブロック図である。
　以下、図面を参照して本発明の実施の形態について説明する。各図面においては、同一要素には同一の符号が付されており、必要に応じて重複説明は省略される。
　実施の形態１
　実施の形態１にかかる信号分離装置について説明する。図１は、実施の形態１にかかる信号分離装置１００の構成を模式的に示すブロック図である。信号分離装置１００は、遅延調整部１１、波形整形部２１及び加算部３１を有する。遅延調整部、波形整形部及び加算部は、それぞれ混信信号の遅延調整手段、波形整形手段部及び加算手段として設けられる。
　遅延調整部１１には、混信信号Ｓ１（第１の混合信号とも称する）と混信信号Ｓ２（第２の混合信号とも称する）とが入力される。本実施の形態では、混信信号Ｓ１と混信信号Ｓ２とは、同じ送信元から送信された単一の混信信号が異なる経路を介して信号分離装置１００に到達することにより生じたものである。よって、混信信号Ｓ１と混信信号Ｓ２とは、いずれも同じ情報を表す信号である。
　また、混信信号Ｓ１及び混信信号Ｓ２は、複数の信号成分を含んでいる。この例では、混信信号Ｓ１と混信信号Ｓ２とに共通して含まれる信号成分として、共通信号成分Ｃ１及び共通信号成分Ｃ２の２つの信号成分が存在するものとする。この場合、混信信号Ｓ１及び混信信号Ｓ２がそれぞれ異なる経路を通るため、混信信号Ｓ１と混信信号Ｓ２とには異なる遅延が生じる。
　遅延調整部１１は、混信信号Ｓ１と混信信号Ｓ２との間の相対遅延を調整することができる。この際、遅延調整部１１は、混信信号Ｓ１及び混信信号Ｓ２に含まれる共通信号成分Ｃ１又は共通信号成分Ｃ２のタイミングが一致するように、遅延調整を行う。本実施の形態では、遅延調整部１１は、混信信号Ｓ１及び混信信号Ｓ２に含まれる共通信号成分Ｃ１のタイミングが一致するように、遅延調整を行う例について説明する。
　波形整形部２１は、遅延調整部１１で相対遅延が調整された混信信号Ｓ１と混信信号Ｓ２とが入力される。波形整形部２１は、入力された混信信号Ｓ１及び混信信号Ｓ２に含まれる共通信号成分のいずれかを位相同期させることができる。本実施の形態では、波形整形部２１が、共通信号成分Ｃ１を位相同期させる例について説明する。
　加算部３１は、波形整形部２１から出力される、いずれかの共通信号成分が位相同期した混信信号Ｓ１と混信信号Ｓ２とを加算し、加算結果を出力信号ＯＵＴ１として出力する。
　以下、遅延調整部１１、波形整形部２１及び加算部３１の構成の具体例について説明する。図２は、実施の形態１にかかる信号分離装置１００の構成をより詳細に示すブロック図である。遅延調整部１１は、遅延検出器１１１、遅延制御器１１２及び遅延器１１３を有する。遅延検出器１１１、遅延制御器１１２及び遅延器１１３は、それぞれ混信信号の遅延検出手段、遅延制御手段及び遅延手段として設けられる。なお、遅延検出器１１１は、第１の遅延検出手段とも称する。遅延制御器１１２は、第１の遅延制御手段とも称する。遅延器１１３は、第１の遅延手段とも称する。遅延検出器１１１は、混信信号Ｓ１と混信信号Ｓ２との間の相対遅延を測定する。遅延器１１３は、混信信号Ｓ１を遅延させる。遅延制御器１１２は、遅延器１１３での混信信号Ｓ１の遅延量を制御する。
　波形整形部２１は、適応フィルタ２１１及び減算器２１２を有する。この例では、適応フィルタは、混信信号の位相の調整手段として設けられる。なお、適応フィルタ２１１は、第１の調整手段とも称する。減算器２１２は、第１の減算器とも称する。適応フィルタ２１１は、混信信号Ｓ２の出力波形を整形する。減算器２１２は、遅延器１１３の出力から適応フィルタ２１１の出力を減算する。適応フィルタ２１１には、減算器２１２の出力がフィードバックされる。この例では、適応フィルタ２１１は、減算器２１２の出力の電力が最小となるように、自己のフィルタ係数を調整することにより、混信信号Ｓ２の位相を調整する。
　加算部３１は、波形整形部２１から出力される、いずれかの共通信号成分が位相同期した混信信号Ｓ１と混信信号Ｓ２とを加算し、加算結果を出力信号ＯＵＴ１として出力する加算器３１１を有する。加算器３１１は、第１の加算器とも称する。
　以下、信号分離装置１００の動作について説明する。遅延検出器１１１は、混信信号Ｓ１と混信信号Ｓ２とに共通して含まれる信号成分の相対遅延を測定する。以下、相対遅延について説明する。図３は、２つの混信信号に共通して含まれる信号成分の相対遅延を示す図である。図３では、混信信号Ｓ１と混信信号Ｓ２とに共通して含まれる信号成分として、共通信号成分Ｃ１及び共通信号成分Ｃ２が含まれるものとする。図３では、混信信号Ｓ１の共通信号成分Ｃ１を信号Ｓ１Ｃ１、混信信号Ｓ１の共通信号成分Ｃ２を信号Ｓ１Ｃ２、混信信号Ｓ２の共通信号成分Ｃ１を信号Ｓ２Ｃ１、混信信号Ｓ２の共通信号成分Ｃ２を信号Ｓ２Ｃ２と表示している。この例では、図３に示すように、信号Ｓ１Ｃ１と信号Ｓ２Ｃ１との間の時間差である相対遅延はｔ１、信号Ｓ１Ｃ２と信号Ｓ２Ｃ２との間の時間差である相対遅延はｔ２である。
　図４は、２つの混信信号の相互相関を示す図である。図４に示すように、共通信号成分Ｃ１は、相対遅延ｔ１において強い相関を有することとなる。共通信号成分Ｃ２は、相対遅延ｔ２において強い相関を有することとなる。遅延検出器１１１は、共通信号成分Ｃ１及びＣ２の相関を求め、強い相関が得られる位置から相対遅延を測定する。遅延検出器１１１は、測定した相対遅延ｔ１及びｔ２を遅延制御器１１２に出力する。図４の例では、遅延検出器１１１は、相互相関のピークの位置から相対遅延ｔ１及びｔ２を求める。
　遅延制御器１１２は、遅延検出器１１１が測定した相対遅延に基づき、遅延器１１３の遅延量を制御することで、２つの混信信号間の相対遅延を補正する。具体的には、遅延制御器１１２は、相対遅延ｔ１に基づいて、遅延器１１３での混信信号Ｓ１の遅延量を制御する。この例では、遅延制御器１１２は、遅延器１１３での混信信号Ｓ１の遅延量をｔ１に設定する。図５は、遅延調整部１１の出力段での２つの混信信号のタイミングを示す図である。混信信号Ｓ１は、遅延器１１３でｔ１だけ遅延される。よって、遅延調整部１１の出力段における信号Ｓ１Ｃ１と、信号Ｓ２Ｃ１との間の相対遅延は０となる。一方、信号Ｓ１Ｃ２と信号Ｓ２Ｃ２との間の相対遅延は、ｔ２－ｔ１となる。
　次いで、波形整形部２１の動作について説明する。ここで、適応フィルタ２１１が信号Ｓ２の位相と振幅とを調整して出力する信号に含まれる共通信号成分Ｃ１を信号Ｓ２Ｃ１＿Ａ、共通信号成分Ｃ２を信号Ｓ２Ｃ２＿Ａと表記する。この場合、すなわち信号Ｓ１０は、以下の式で表すことができる。

Ｓ１０＝Ｓ１Ｃ１－Ｓ２Ｃ１＿Ａ＋Ｓ１Ｃ２－Ｓ２Ｃ２＿Ａ
　上述のように、遅延調整部１１の出力段における信号Ｓ１Ｃ１と信号Ｓ２Ｃ１との間の相対遅延は０であるので、信号Ｓ１Ｃ１と信号Ｓ２Ｃ１＿Ａとの間には強い相関が有る。そのため、減算器２１２から適応フィルタ２１１に帰還する信号は、遅延調整部１１の出力段における信号Ｓ１Ｃ１と適応フィルタ２１１が出力する信号Ｓ２Ｃ１＿Ａとが干渉した信号Ｓ１０となる。
　適応フィルタ２１１は、減算器２１２の出力（すなわち信号Ｓ１０）の電力が最小となるように、自己のフィルタ係数を調整する。信号Ｓ１０の電力を最小化することは、信号Ｓ１Ｃ１と適応フィルタ２１１が出力する信号Ｓ２Ｃ１＿Ａとの誤差を最小化する、即ち両信号の位相と振幅とを合わせることを意味する。
　加算器３１１は、遅延調整部１１の出力段における信号Ｓ１Ｃ１と適応フィルタ２１１が出力する信号Ｓ２Ｃ１＿Ａとを位相同期の状態で加算する。これにより、出力信号ＯＵＴ１での共通信号成分Ｃ１の電力は、遅延調整部１１の出力段における信号Ｓ１Ｃ１の電力と信号Ｓ２Ｃ１の電力との和となる。
　なお、加算器３１１では、更に遅延調整部１１の出力段における信号Ｓ１Ｃ２と適応フィルタ２１１が出力する信号Ｓ２Ｃ２＿Ａとを加算する。しかし、信号Ｓ１Ｃ２と信号Ｓ２Ｃ２＿Ａとの間の相対遅延（ｔ２－ｔ１）の大きさが適応フィルタ２１１のタップ数相当の時間より十分大きい場合には、信号Ｓ１Ｃ２と信号Ｓ２Ｃ２との位相を合わせることができない。よって、共通信号成分Ｃ２の振幅が有意に増幅されることはない。
　その結果、信号分離装置１００は、実質的に、共通信号成分Ｃ１を、共通信号成分Ｃ２から分離して取り出すことができる。
　なお、取り出した共通信号成分Ｃ１（出力信号ＯＵＴ１）と混信信号とを用いて、混信信号に含まれる異なる信号成分を（共通信号成分Ｃ２）を取り出すことも可能である。
　以上、本構成によれば、混信信号の電力差や到来方向によらず、複数の混信信号を用いて、簡易な構成で所定の信号成分を取り出せることが理解できる。
　実施の形態２
　実施の形態２にかかる信号分離装置２００について説明する。図６は、実施の形態２にかかる信号分離装置２００の構成を模式的に示すブロック図である。信号分離装置２００は、信号分離装置１００の遅延調整部１１を遅延調整部１２に置換した構成を有する。遅延調整部１２は、遅延調整部１１に遅延器１２３（第２の遅延手段とも称する）を追加し、遅延調整部１１の遅延制御器１１２を遅延制御器１２２（第２の遅延制御手段に対応する）に置換した構成を有する。信号分離装置２００のその他の構成は、信号分離装置１００と同様であるので、説明を省略する。
　遅延器１２３は、混信信号Ｓ２を遅延させる。遅延制御器１２２は、遅延器１１３での混信信号Ｓ１の遅延量と、遅延器１２３での混信信号Ｓ２の遅延量と、を制御する。つまり、遅延制御器１２２は、遅延検出器１１１が測定した相対遅延に基づき、遅延器１１３及び遅延器１２３での遅延量を制御することで、２つの混信信号間の相対遅延を補正する。具体的には、遅延制御器１１２は、相対遅延ｔ１及びｔ２に基づいて、遅延器１１３での混信信号Ｓ１の遅延量と、遅延器１２３での混信信号Ｓ２の遅延量と、を制御する。
　上述の信号分離装置１００では混信信号Ｓ１の遅延量のみを調整していたが、信号分離装置２００では、混信信号Ｓ１及び混信信号Ｓ２の両方の遅延量を調整できる。よって、信号分離装置２００は、信号分離装置１００と比べて、混信信号の遅延量をより柔軟に調整することができる。
　実施の形態３
　実施の形態３にかかる信号分離装置３００について説明する。図７は、実施の形態３にかかる信号分離装置３００の構成を模式的に示すブロック図である。信号分離装置３００は、信号分離装置１００の遅延調整部１１、波形整形部２１及び加算部３１を、それぞれ遅延調整部１３、波形整形部２３及び加算部３２に置換した構成を有する。
　遅延調整部１３は、遅延調整部１１に遅延器１３３（第２の遅延手段とも称する）及び遅延制御器１３２（第２の遅延制御手段とも称する）を追加した構成を有する。遅延器１３３は、混信信号Ｓ１を遅延させる。遅延制御器１３２は、遅延器１３３での混信信号Ｓ１の遅延量を制御する。
　波形整形部２３は、波形整形部２１に適応フィルタ２３１（第２の調整手段とも称する）及び減算器２３２（第２の減算器とも称する）を追加した構成を有する。適応フィルタ２３１及び減算器２３２は、それぞれ波形整形部２１の適応フィルタ２１１及び減算器２１２に対応し、これらと同様の機能を有する。適応フィルタ２３１は、混信信号Ｓ２の出力波形を整形する。減算器２３２は、遅延器１３３の出力から適応フィルタ２３１の出力を減算する。適応フィルタ２３１には、減算器２３２の出力（信号Ｓ１１）がフィードバックされる。この例では、適応フィルタ２３１は、減算器２３２の出力の電力が最小となるように、自己のフィルタ係数を調整することにより、混信信号Ｓ２の位相を調整する。
　加算部３２は、加算部３１に加算器３２１（第２の加算器とも称する）を追加した構成を有する。加算器３２１は、遅延器１３３の出力と適応フィルタ２３１の出力とを加算し、加算結果を出力信号ＯＵＴ２として出力する。
　信号分離装置３００の動作について説明する。信号分離装置３００では、遅延調整部１３の遅延制御器１３２が、遅延検出器１１１が測定した相対遅延に基づき、遅延器１３３の遅延量を制御することで、２つの混信信号間の相対遅延を補正する。具体的には、遅延制御器１３２は、相対遅延ｔ２に基づいて、遅延器１３３での混信信号Ｓ１の遅延量を制御する。この例では、遅延制御器１３２は、遅延器１１３での混信信号Ｓ２の遅延量をｔ２に設定する。これにより、遅延器１３３の出力段における信号Ｓ１Ｃ２と信号Ｓ２Ｃ２との間の相対遅延は０となる。一方、信号Ｓ１Ｃ１と信号Ｓ２Ｃ１との間の相対遅延は、ｔ１－ｔ２となる。
　波形整形部２３及び加算部３２の動作は、それぞれ信号分離装置１００の波形整形部２１と加算部３１と同様であるので、説明を省略する。
　信号分離装置３００では、信号Ｓ１Ｃ２と信号Ｓ２Ｃ２との間の相関が強く、かつ、位相同期することとなる。これにより、これにより、加算部３２の出力信号ＯＵＴ２での共通信号成分Ｃ２の電力は、遅延調整部１１の出力段における信号Ｓ１Ｃ２の電力と信号Ｓ２Ｃ２の電力との和となる。これにより、共通信号成分Ｃ２を高い電力で取り出すことが可能となる。
　以上、本構成によれば、単一の信号分離装置で、２つの混信信号から２つの共通信号成分を分離して取り出すことが可能となる。
　実施の形態４
　実施の形態４にかかる信号分離装置４００について説明する。図８は、実施の形態４にかかる信号分離装置４００の構成を模式的に示すブロック図である。信号分離装置４００は、信号分離装置１００の遅延調整部１１、波形整形部２１及び加算部３１を、それぞれ遅延調整部１４、波形整形部２４及び加算部３３に置換した構成を有する。
　遅延調整部１４は、遅延調整部１１に遅延検出器１４１（第２の遅延検出手段とも称する）、遅延制御器１４２（第３の遅延制御手段とも称する）及び遅延器１４３（第３の遅延手段とも称する）を追加した構成を有する。遅延検出器１４１は、混信信号Ｓ１と混信信号Ｓ３との間の相対遅延を測定する。混信信号Ｓ３は、混信信号Ｓ３と同様の信号であり、かつ混信信号Ｓ１及びＳ２と異なる経路を介して信号分離装置４００に到達した信号である。遅延器１４３は、混信信号Ｓ３を遅延させる。遅延制御器１４２は、遅延器１４３での混信信号Ｓ３の遅延量を制御する。
　波形整形部２４は、波形整形部２１に、適応フィルタ２４１（第３の調整手段とも称する）及び減算器２４２（第３の減算器とも称する）を追加した構成を有する。適応フィルタ２４１及び減算器２４２は、それぞれ波形整形部２１の適応フィルタ２１１及び減算器２１２に対応し、これらと同様の機能を有する。適応フィルタ２４１は、遅延器１４２で遅延された混信信号Ｓ３の波形を整形する。減算器２４２は、遅延器１１３の出力から適応フィルタ２４１の出力を減算する。適応フィルタ２４１には、減算器２４２の出力（信号Ｓ１２）がフィードバックされる。この例では、適応フィルタ２４１は、減算器２４２の出力の電力が最小となるように、自己のフィルタ係数を調整することにより、混信信号Ｓ３の位相を調整する。
　加算部３３は、加算部３１に加算器３３１（第３の加算器とも称する）を追加した構成を有する。加算器３３１は、加算器３１１の出力と適応フィルタ２４１の出力とを加算し、加算結果を出力信号ＯＵＴ１として出力する。
　信号分離装置４００の動作について説明する。信号分離装置４００では、遅延調整部１４の遅延制御器１４２が、遅延検出器１４１が測定した相対遅延に基づき、遅延器１４３の遅延量を制御することで、２つの混信信号間の相対遅延を補正する。具体的には、遅延制御器１４２は、混信信号Ｓ１及び混信信号Ｓ３の共通信号成分Ｃ１の相対遅延ｔ３に基づいて、遅延器１４３での混信信号Ｓ３の遅延量を制御する。ここで、混信信号Ｓ１及び混信信号Ｓ３の共通信号成分Ｃ２の相対遅延をｔ４とする。この例では、遅延制御器１４２は、遅延器１４３での混信信号Ｓ３の遅延量をｔ３に設定する。これにより、遅延器１４３の出力段における信号Ｓ１Ｃ１と信号Ｓ３Ｃ１との間の相対遅延は０となる。一方、信号Ｓ１Ｃ２と信号Ｓ３Ｃ２との間の相対遅延は、ｔ３－ｔ４となる。なお、この例では、信号Ｓ３Ｃ１は、信号Ｓ２Ｃ１よりも早く遅延調整部１４に到達する。
　波形整形部２３では、上述のように、適応フィルタ２４１及び減算器２４２は、それぞれ波形整形部２１の適応フィルタ２１１及び減算器２１２に対応し、これらと同様の機能を有する。よって、混信信号Ｓ１及び混信信号Ｓ３の共通信号成分Ｃ１は、位相同期の状態となる。
　加算器３３１は、加算器３１１の出力（共通信号成分Ｃ１）と、適応フィルタ２４１の出力（共通信号成分Ｃ１）とを、位相同期の状態で加算する。
　信号分離装置４００のその他の動作は、信号分離装置１００と同様であるので、説明を省略する。
　以上、信号分離装置４００では、１つの共通信号が位相同期した状態で、３つの混信信号を加算した結果を出力信号ＯＵＴ１として出力する。よって、信号分離装置１００と比較して、より出力信号ＯＵＴ１の電力を増大させることが可能である。
　なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
　実施の形態３及び４にかかる信号分離装置においても、実施の形態２と同様に、２つの混信信号のそれぞれの遅延を調整するように、２つの遅延器を設けてもよい。
　また、実施の形態３及び４にかかる信号分離装置は組み合わせることが可能である。つまり、単一の信号分離装置で、複数の信号成分を取り出し、かつ、取り出した信号成分の電力を増大させることが可能である。
　上述の実施の形態の減算器は例示である。したがって、減算の順序は逆転してもよい。すなわち、減算器に入力される２つの信号の電力の差を求めることができればよい。
　上述の実施の形態において、減算器に入力される混信信号と、適応フィルタに入力される混信信号とは、入れ換えてもよい。
　実施の形態１～３において、混信信号は２つに限られない。３以上の混信信号の１つの信号成分を加算して、加算結果を出力する構成とすることができる。また、混信信号に含まれる信号成分は２つに限られない。加算される混信信号の位相同期された信号成分が１つである限り、混合信号は、３以上の信号成分を含むことができる。
　なお、遅延調整部により、混信信号の１つの信号成分の位相同期が確立できるならば、波形整形部を省略した信号分離装置を構成することも可能である。
　以上、実施の形態を参照して本願発明を説明したが、本願発明は上記によって限定されるものではない。本願発明の構成や詳細には、発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
　この出願は、２０１４年３月２７日に出願された日本出願特願２０１４－６６０９９を基礎とする優先権を主張し、その開示の全てをここに取り込む。
１１～１４　遅延調整部
２１、２３、２４　波形整形部
３１～３３　加算部
１１１、１４１　遅延検出器
１１２、１２２、１３２、１４２　遅延制御器
１１３、１２３、１３３、１４３　遅延器
２１１、２３１、２４１　適応フィルタ
２１２、２３２、２４２　減算器
３１１、３２１、３３１　加算器
ＯＵＴ１、ＯＵＴ２　出力信号
１００、２００、３００、４００　信号分離装置

Claims (11)

  1. 　同一の信号成分で構成される複数の混信信号を取得し、各混信信号の所定の１つの信号成分の同期をとる遅延調整手段と、
    　前記遅延調整手段で遅延が調整された前記複数の混信信号に含まれる前記所定の１つの信号成分の位相を調整する波形整形手段と、
    　前記波形整形手段により前記所定の１つの信号成分の位相が調整された前記複数の信号を加算し、出力する加算手段と、を備える、
    　信号分離装置。
  2. 　前記所定の１つの信号成分と前記混信信号とを用いて、前記混信信号に含まれる前記所定の１つの信号成分とは異なる信号成分を取得する手段をさらに備える、
    　請求項１に記載の信号分離装置。
  3. 　前記波形整形手段は、更に、前記遅延調整手段で遅延が調整された前記複数の信号に含まれる前記所定の１つの信号成分の振幅を調整して、前記加算手段から出力される前記信号の大きさを調整する、
    　請求項１又は２に記載の信号分離装置。
  4. 　前記波形整形手段は、前記遅延調整手段から出力される複数の混信信号のうちの１つの混信信号の位相を調整し、位相が調整された混信信号を出力し、
    　前記位相が調整された混信信号と、前記位相が調整された混信信号とは異なる複数の混信信号のうちの１つと、の差を出力する第１の減算器を備える、
    　請求項１乃至３のいずれか一項に記載の信号分離装置。
  5. 　前記複数の混信信号は、第１の混信信号と、前記第１の混信信号とは異なる経路で前記遅延調整手段に到達する第２の混信信号と、を含み、
    　前記波形整形手段は、
    　前記遅延調整手段で調整された前記第１の混信信号及び前記第２の混信信号の一方の位相を調整した信号を出力する第１の調整手段を備え、
    　前記第１の調整手段は、前記第１の減算器の出力の大きさが最小となるように、前記第１の混信信号又は前記第２の混信信号に含まれる前記所定の１つの信号成分の位相又は位相と振幅とを調整し、
    　前記加算手段は、前記第１の混信信号及び前記第２の混信信号のうちで前記第１の減算器に入力されるものと、前記第１の調整手段が出力する前記信号と、を加算した信号を出力する第１の加算器を備える、
    　請求項４に記載の信号分離装置。
  6. 　前記遅延調整手段は、
    　前記第１の混信信号の前記所定の１つの信号成分と、前記第２の混信信号の前記所定の１つの信号成分と、の間の第１の相対遅延を検出する第１の遅延検出手段と、
    　前記第１の混信信号及び前記第２の混信信号の一方又は両方を遅延させる第１の遅延手段と、
    　検出した前記第１の相対遅延に基づいて、前記第１の遅延手段での前記第１の混信信号及び前記第２の混信信号の一方又は両方の遅延を制御する第１の遅延制御手段と、を備える、
    　請求項５に記載の信号分離装置。
  7. 　前記遅延調整手段は、
    　前記第１の混信信号及び前記第２の混信信号に含まれる前記所定の１つの信号である第１の信号成分とは異なる第２の信号成分間に遅延が生じないように、前記第１の混信信号及び前記第２の混信信号の一方又は両方の遅延を調整し、
    　前記波形整形手段は、前記第２の信号成分間に遅延が生じないように遅延が調整された前記第１の混信信号及び前記第２の混信信号に含まれる前記第２の信号成分の位相を同期させ、
    　前記加算手段は、前記波形整形手段により前記第２の信号成分の位相が同期された前記第１の混信信号と前記第２の混信信号とを加算した信号を更に出力する、
    　請求項６に記載の信号分離装置。
  8. 　前記第１の遅延検出手段は、前記第１の混信信号の前記第２の信号成分と、前記第２の混信信号の前記第２の信号成分と、の間の第２の相対遅延を更に検出し、
    　前記遅延調整手段は、
    　前記第１の混信信号及び前記第２の混信信号の一方又は両方を遅延させる第２の遅延手段と、
    　検出した前記第２の相対遅延に基づいて、前記第２の遅延手段での前記第１の混信信号及び前記第２の遅延手段の一方又は両方の遅延を制御する第２の遅延制御手段と、を更に備え、
    　前記波形整形手段は、
    　前記第２の信号成分間に遅延が生じないように遅延が調整された前記第１の混信信号及び前記第２の混信信号の一方の位相を調整した信号を出力する第２の調整手段と、
    　前記第２の信号成分間に遅延が生じないように遅延が調整された前記第１の混信信号及び前記第２の混信信号の他方と、前記第２の調整手段が出力する前記信号と、の差を出力する第２の減算器と、を更に備え、
    　前記第２の調整手段は、前記２の減算器の出力の大きさが最小となるように、前記第１の混信信号又は前記第２の混信信号に含まれる前記第２の信号成分の位相又は位相と振幅とを調整し、
    　前記加算手段は、前記第２の信号成分間に遅延が生じないように遅延が調整された前記第１の混信信号及び前記第２の混信信号のうちで前記第２の減算器に入力されるものと、前記第２の調整手段が出力する前記信号と、を加算した信号を出力する第２の加算器を備える、
    　請求項７に記載の信号分離装置。
  9. 　前記複数の混信信号は、前記第１の混信信号及び前記第２の混信信号とは異なる第３の混信信号を含み、
    　前記遅延調整手段は、
    　前記第１の混信信号及び前記第３の混信信号に含まれる前記所定の１つの信号成分間に遅延が生じないように、前記第１の混信信号及び前記第３の混信信号の一方又は両方の遅延を調整し、
    　前記波形整形手段は、前記遅延調整手段で遅延が調整された前記第１の混信信号及び前記第３の混信信号に含まれる前記第２の信号成分の位相を同期させ、
    　前記加算手段は、前記波形整形手段により前記所定の１つの信号成分の位相が同期された前記第１の混信信号と前記第３の混信信号とを加算した信号と、前記波形整形手段により前記所定の１つの信号成分の位相が同期された前記第１の混信信号と前記第２の混信信号とを加算した前記信号と、を加算した信号を出力する、
    　請求項７に記載の信号分離装置。
  10. 　前記複数の混信信号は、前記第１の混信信号及び前記第２の混信信号とは異なる第３の混信信号を含み、
    　前記遅延調整手段は、
    　前記第１の混信信号の前記所定の１つの信号成分と、前記第３の混信信号の前記所定の１つの信号成分と、の間の第３の相対遅延を検出する第２の遅延検出手段と、
    　前記第１の混信信号及び前記第３の混信信号の一方又は両方を遅延させる第３の遅延手段と、
    　検出した前記第３の相対遅延に基づいて、前記第３の遅延手段での前記第１の混信信号及び前記第３の混信信号の一方又は両方の遅延を制御する第３の遅延制御手段と、を備え、
    　前記波形整形手段は、
    　前記遅延調整手段で調整された前記第１の混信信号及び前記第３の混信信号の一方の位相を調整した信号を出力する第３の調整手段と、
    　前記遅延調整手段で調整された前記第１の混信信号及び前記第３の混信信号の他方と、前記第３の調整手段が出力する前記信号と、の差を出力する第３の減算器と、を備え、
    　前記第３の調整手段は、前記第３の減算器の出力の大きさが最小となるように、前記第１の混信信号又は前記第３の混信信号に含まれる前記所定の１つの信号成分の位相又は位相と振幅とを調整し、
    　前記加算手段は、前記第１の加算器の出力と、前記第３の調整手段が出力する前記信号と、を加算した信号を出力する第３の加算器を更に備える、
    　請求項９に記載の信号分離装置。
  11. 　同一の信号成分で構成される複数の混信信号を取得し、
    　各混信信号の所定の１つの信号成分の同期をとり、
    　遅延が調整された前記複数の混信信号に含まれる前記所定の１つの信号成分の位相を調整し、
    　前記所定の１つの信号成分の位相が調整された前記複数の信号を加算し、
    　加算結果を出力する、
    　信号分離方法。
PCT/JP2015/000099 2014-03-27 2015-01-13 信号分離装置及び信号分離方法 WO2015145920A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/124,947 US20170026078A1 (en) 2014-03-27 2015-01-13 Signal separation device and signal separation method
JP2016509922A JP6195183B2 (ja) 2014-03-27 2015-01-13 信号分離装置及び信号分離方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-066099 2014-03-27
JP2014066099 2014-03-27

Publications (1)

Publication Number Publication Date
WO2015145920A1 true WO2015145920A1 (ja) 2015-10-01

Family

ID=54194484

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/000099 WO2015145920A1 (ja) 2014-03-27 2015-01-13 信号分離装置及び信号分離方法

Country Status (3)

Country Link
US (1) US20170026078A1 (ja)
JP (1) JP6195183B2 (ja)
WO (1) WO2015145920A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11231900A (ja) * 1998-02-17 1999-08-27 Nagano Japan Radio Co 雑音低減方法および雑音低減装置
JP2011022604A (ja) * 2003-09-02 2011-02-03 Nec Corp 信号処理方法および装置
WO2012049986A1 (ja) * 2010-10-12 2012-04-19 日本電気株式会社 信号処理装置、信号処理方法、並びに信号処理プログラム
JP2013197775A (ja) * 2012-03-19 2013-09-30 Nec Corp 信号分離装置、信号分離方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3381580B2 (ja) * 1996-11-22 2003-03-04 株式会社豊田中央研究所 アダプティブ通信装置
ATE335309T1 (de) * 1998-11-13 2006-08-15 Bitwave Private Ltd Signalverarbeitungsvorrichtung und verfahren
JP3552967B2 (ja) * 1999-11-15 2004-08-11 沖電気工業株式会社 エコーキャンセラ装置
US6859641B2 (en) * 2001-06-21 2005-02-22 Applied Signal Technology, Inc. Adaptive canceller for frequency reuse systems
US8320504B2 (en) * 2009-05-11 2012-11-27 Comtech Ef Data Corp. Fully compensated adaptive interference cancellation system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11231900A (ja) * 1998-02-17 1999-08-27 Nagano Japan Radio Co 雑音低減方法および雑音低減装置
JP2011022604A (ja) * 2003-09-02 2011-02-03 Nec Corp 信号処理方法および装置
WO2012049986A1 (ja) * 2010-10-12 2012-04-19 日本電気株式会社 信号処理装置、信号処理方法、並びに信号処理プログラム
JP2013197775A (ja) * 2012-03-19 2013-09-30 Nec Corp 信号分離装置、信号分離方法

Also Published As

Publication number Publication date
US20170026078A1 (en) 2017-01-26
JP6195183B2 (ja) 2017-09-13
JPWO2015145920A1 (ja) 2017-04-13

Similar Documents

Publication Publication Date Title
EP2685700B1 (en) Synchronizing audio signal sampling in a wireless, digital audio conferencing system
JP2018512786A (ja) 非静止衛星通信システムにおける時間または周波数の同期のための方法および装置
WO2011010259A3 (en) Clock recovery for optical transmission systems
WO2012110930A3 (en) Satellite receiver with interfering signal cancellation
CA2791005A1 (en) Interference wave suppressing apparatus, relay apparatus, relay system, and interference wave suppressing method
US20170279589A1 (en) Co-time, co-frequency full-duplex terminal and system
JP6251605B2 (ja) ノイズキャンセラー装置
US20230246727A1 (en) Transport cable redundancy in a distributed antenna system using digital transport
US9215011B2 (en) Optical receiver and optical receiving method
JP6195183B2 (ja) 信号分離装置及び信号分離方法
EP3845009B1 (en) Code synchronization for analog spread spectrum systems
US9276618B1 (en) Systems and methods for sidelobe cancellation
JP2018186339A5 (ja)
JP2016046776A (ja) レピータシステム、レピータ装置及びタイミング信号生成方法
WO2009110629A1 (ja) 信号多重方法、信号分離方法、デジタル信号基準周波数補正方法、多重装置、分離装置、無線通信システム、およびデジタル信号基準周波数補正装置
CN114584184A (zh) 对多天线系统的快速训练
JP6049535B2 (ja) 無線通信システム
JP2010141866A (ja) 基地局装置
KR20150059979A (ko) 주파수 변환을 이용한 mimo 중계 시스템 및 그 방법
US8942307B2 (en) Antenna switching apparatus based on spatial modulation
JP6751114B2 (ja) レピータ装置、方法、及びプログラム
JP2015186180A (ja) 通信システム
KR101580663B1 (ko) Atsc dtv방송에 대한 신호중계방법 및 신호중계장치
KR100997768B1 (ko) 중계기의 간섭신호 제거를 위한 디엘엠에스 디지털회로
JP6314573B2 (ja) 信号分離装置、信号分離方法、信号分離プログラム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15770056

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15124947

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2016509922

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15770056

Country of ref document: EP

Kind code of ref document: A1